CN111883496A - 基于圆片重构工艺的三维堆叠封装散热结构及其制作方法 - Google Patents

基于圆片重构工艺的三维堆叠封装散热结构及其制作方法 Download PDF

Info

Publication number
CN111883496A
CN111883496A CN202010896600.6A CN202010896600A CN111883496A CN 111883496 A CN111883496 A CN 111883496A CN 202010896600 A CN202010896600 A CN 202010896600A CN 111883496 A CN111883496 A CN 111883496A
Authority
CN
China
Prior art keywords
heat dissipation
dissipation structure
layer
plastic package
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010896600.6A
Other languages
English (en)
Inventor
朱思雄
李祝安
王成迁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CETC 58 Research Institute
Original Assignee
CETC 58 Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC 58 Research Institute filed Critical CETC 58 Research Institute
Priority to CN202010896600.6A priority Critical patent/CN111883496A/zh
Publication of CN111883496A publication Critical patent/CN111883496A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H01L23/467—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing gases, e.g. air
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H01L21/4882—Assembly of heatsink parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本发明公开一种基于圆片重构工艺的三维堆叠封装散热结构及其制作方法，属于微电子封装领域。基于圆片重构工艺的三维堆叠封装散热结构包括上层封装散热结构、下层封装散热结构和PCB；所述下层封装散热结构与所述PCB电连；所述上层封装散热结构与所述下层封装散热结构电连。本发明通过圆片重构工艺，构建了芯片到自然环境和芯片到PCB的双向散热通道，能有效解决三维堆叠结构的散热问题；采用塑封圆片重构工艺，不仅可以实现各层芯片封装的批量化生产，降低制造成本，而且可以实现各层封装结构的微型化，满足市场对系统三维堆叠封装结构的微型化要求。

Description

基于圆片重构工艺的三维堆叠封装散热结构及其制作方法
技术领域
本发明涉及微电子封装技术领域，特别涉及一种基于圆片重构工艺的三维堆叠封装散热结构及其制作方法。
背景技术
采用三维堆叠封装方式能显著减少电路中各个互连信号的延迟，提高系统高集成度，满足市场对芯片的多功能化、低加工成本等需求，是未来微电子封装领域的发展方向。然而，系统封装结构的微型化将导致功率密度的急剧升高，使得封装结构内各个芯片稳定工作时产生大量的热，难以有效散出，这也是制约微型化三维堆叠封装发展的主要原因之一。
针对三维堆叠封装的散热问题，专利申请号201610810942.5的发明专利提出了一种使用风冷散热的三维堆叠封装结构进行散热。这种封装结构可以实现较好的散热，但存在如下问题：
(1)芯片通过基板形式进行转接，会导致关于封装的尺寸（长度、宽度、厚度）的微型化受到局限，达不到系统进行三维封装结构的微型化目标；
(2)三维堆叠封装体的强度减弱，由于各层基板在沿中心线区域设置较多的通孔，导致该结构的整体强度下降，在实际工况下容易导弯曲，甚至致断裂失效；
(3)采用的传统的基板型载板，使得三维堆叠结构的组装过程繁琐，生产效率低。
发明内容
本发明的目的在于提供一种基于圆片重构工艺的三维堆叠封装散热结构及其制作方法，以解决传统三维堆叠结构的散热问题。
为解决上述技术问题，本发明提供了一种基于圆片重构工艺的三维堆叠封装散热结构，包括上层封装散热结构、下层封装散热结构和PCB；
所述下层封装散热结构与所述PCB电连；所述上层封装散热结构与所述下层封装散热结构电连。
可选的，所述上层封装散热结构包括若干上层芯片，所述上层芯片通过上层塑封料包封形成第一塑封体；
所述第一塑封体的正面设有上层RDL层，所述上层RDL层对应位置上的UBM制作有上层焊球；所述上层芯片通过所述上层RDL层与所述上层焊球连接；
所述第一塑封体的背面通过第一导热粘接胶贴装有第一散热片，所述第一导热粘接胶和所述第一散热片覆盖所述第一塑封体的整个背面。
可选的，所述第一导热粘接胶的固化温度高于所述上层塑封料。
可选的，所述下层封装散热结构包括若干下层芯片，所述下层芯片的背面通过第二导热粘接胶贴装有第二散热片，并通过下层塑封料包封形成第二塑封体；
所述第二塑封体的正面设有下层RDL层，所述下层RDL层对应位置上的UBM制作有下层焊球；所述下层芯片通过所述下层RDL层与所述下层焊球连接；
所述第二塑封体四周制作有TMV通孔，所述TMV通孔内通过电镀填充有铜。
可选的，所述第二导热粘接胶的固化温度高于所述下层塑封料。
本发明还提供了一种基于圆片重构工艺的三维堆叠封装散热结构的制作方法，包括：
制作上层封装散热结构和下层封装散热结构；
提供PCB，将下层封装散热结构中的下层焊球对应到PCB的焊盘进行回流处理，然后将上层封装散热结构中的上层焊球对应到下层封装结构的焊盘进行回流处理。
可选的，制作上层封装散热结构包括：
使用上层塑封料对若干个上层芯片进行固化包封，形成第一塑封体；
对所述第一塑封体的背面进行减薄，至露出上层芯片背部；
采用Fan-out工艺，对第一塑封体的正面进行一系列电镀、光刻、显影、去胶工艺，将上层芯片的电源及信号引至上层RDL层；
在上层RDL层对应位置上的UBM进行回流植球形成上层焊球；
在第一塑封体的背面涂上第一导热粘接胶，然后将第一散热片贴装在第一导热粘接胶上，得到上层封装散热结构。
可选的，制作下层封装散热结构包括：
在若干个下层芯片的背面涂上第二导热粘接胶，将第二散热片贴装到第二导热粘接胶上；
使用下层塑封料对其进行固化包封，形成第二塑封体；
对第二塑封体的背面进行减薄，至露出第二散热片的背部；
对第二塑封体的四周进行通孔成型处理形成TMV通孔；
对所述TMV通孔进行种子层溅镀，然后电镀填充铜；
采用Fan-out工艺，对第二塑封体的正面进行一系列电镀、光刻、显影、去胶工艺，将下层芯片的电源及信号引至下层RDL层；
在下层RDL层对应位置上的UBM进行回流植球形成下层焊球，得到下层封装散热结构。
在本发明提供的基于圆片重构工艺的三维堆叠封装散热结构及其制作方法中，包括上层封装散热结构、下层封装散热结构和PCB；所述下层封装散热结构与所述PCB电连；所述上层封装散热结构与所述下层封装散热结构电连。
本发明具有如下优点：
（1）实现了从上层封装到下层封装的垂直散热结构，层与层的间隙通过自然对流可以将部分芯片热量散出；上层芯片多余的热量通过下层封装传递到PCB上，实现了热到空气、PCB的双通道散热，使散热效果更为明显；
（2）采用了塑封圆片重构工艺，能够更好地兼容现有工艺，实用性强；
（3）采用的圆片重构工艺，可以多套芯片的多道工艺同时加工，因此成本更低。
附图说明
图1是本发明提供的基于圆片重构工艺的三维堆叠封装散热结构示意图；
图2是上层塑封料对上层芯片进行包封形成第一塑封体的示意图；
图3是对第一塑封体背面进行减薄的示意图；
图4是将上层芯片的电源及信号引至上层RDL层的示意图；
图5是在上层RDL层对应位置上的UBM进行回流植球形成上层焊球的示意图；
图6是在第一塑封体的背面涂上第一导热粘接胶的示意图；
图7是上层封装散热结构的示意图；
图8是在下层芯片的背面涂上第二导热粘接胶并贴装第二散热片的示意图；
图9是用下层塑封料包封形成第二塑封体的示意图；
图10是对第二塑封体的背面进行减薄的示意图；
图11是对第二塑封体的四周进行通孔成型处理形成TMV通孔的示意图；
图12是对TMV通孔进行种子层溅镀，然后电镀填充铜的示意图；
图13是将下层芯片的电源及信号引至下层RDL层的示意图；
图14是下层封装散热结构的示意图。
具体实施方式
为了使本发明的上述目的、特征和优点能够更加明显易懂，下面结合具体附图对本发明的具体实施方式作进一步的说明。
在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其他不同于在此描述的其它方式来实施例，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施例的限制。
其次，本发明结合示意图进行详细描述，在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实施制作中应包含长度、宽度及深度的三维空间尺寸。
实施例一
本发明提供了一种基于圆片重构工艺的三维堆叠封装散热结构，其整体结构如图1所示，包括上层封装散热结构、下层封装散热结构和PCB 3；所述下层封装散热结构与所述PCB3电连；所述上层封装散热结构与所述下层封装散热结构电连。
请继续参阅图1，所述上层封装散热结构包括若干上层芯片101，所述上层芯片101通过上层塑封料102包封形成第一塑封体；所述第一塑封体的正面设有上层RDL（Re-Distribution-Layer，再布线层）层103，所述上层RDL层103对应位置上的UBM（Under-Bump-Metallized，凸点下金属化层）制作有上层焊球104；所述上层芯片101通过所述上层RDL层103与所述上层焊球104连接；所述第一塑封体的背面通过第一导热粘接胶105贴装有第一散热片106，所述第一导热粘接胶105和所述第一散热片106覆盖所述第一塑封体的整个背面。所述第一导热粘接胶105的固化温度高于所述上层塑封料102。
所述下层封装散热结构包括若干下层芯片201，所述下层芯片201的背面通过第二导热粘接胶205贴装有第二散热片206，并通过下层塑封料202包封形成第二塑封体；所述第二塑封体的正面设有下层RDL层203，所述下层RDL层203对应位置上的UBM制作有下层焊球204；所述下层芯片201通过所述下层RDL层203与所述下层焊球204连接；所述第二塑封体四周制作有TMV通孔（图1中未示出），所述TMV通孔内通过电镀填充有铜208。所述第二导热粘接胶205的固化温度高于所述下层塑封料202。
实施例二
本发明还提供了一种基于圆片重构工艺的三维堆叠封装散热结构的制作方法，包括如下步骤：
制作上层封装散热结构：
使用上层塑封料102对若干个上层芯片101进行固化包封，形成第一塑封体100，如图2所示；
如图3所示，对所述第一塑封体100的背面进行减薄，至露出上层芯片101的背部；
采用Fan-out工艺，对第一塑封体100的正面进行一系列电镀、光刻、显影、去胶工艺，将上层芯片的电源及信号引至上层RDL层103，如图4所示；
如图5所示，在上层RDL层103对应位置上的UBM进行回流植球形成上层焊球104；
如图6所示，在第一塑封体100的背面涂上第一导热粘接胶105，
然后将第一散热片106贴装在第一导热粘接胶105上，得到如图7所示的上层封装散热结构。
制作下层封装散热结构：
如图8所示，在若干个下层芯片201的背面涂上第二导热粘接胶205，将第二散热片206贴装到第二导热粘接胶205上；
使用下层塑封料202对其进行固化包封，形成第二塑封体200，如图9所示；
如图10所示，对第二塑封体200的背面进行减薄，至露出第二散热片206的背部；
如图11所示，对第二塑封体200的四周进行通孔成型处理形成TMV通孔207；通孔成型方法可以是激光打孔工艺，或机械钻孔工艺；
对所述TMV通孔207进行种子层溅镀，然后电镀填充铜208，如图12所示；
如图13所示，采用Fan-out工艺，对第二塑封体200的正面进行一系列电镀、光刻、显影、去胶工艺，将下层芯片的电源及信号引至下层RDL层203；
在下层RDL层203对应位置上的UBM进行回流植球形成下层焊球204，得到如图14所示的下层封装散热结构。
先将如图14所示的下层封装散热结构的下层焊球204对应到PCB 3的焊盘进行回流处理，然后将如图7所示的上层封装散热结构的上层焊球104对应到下层封装散热结构的焊盘进行回流处理，得到如图1所示的整个三维堆叠封装散热结构。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。

Claims (8)

1.一种基于圆片重构工艺的三维堆叠封装散热结构，其特征在于，包括上层封装散热结构、下层封装散热结构和PCB；
所述下层封装散热结构与所述PCB电连；所述上层封装散热结构与所述下层封装散热结构电连。
2.如权利要求1所述的基于圆片重构工艺的三维堆叠封装散热结构，其特征在于，所述上层封装散热结构包括若干上层芯片（101），所述上层芯片（101）通过上层塑封料（102）包封形成第一塑封体；
所述第一塑封体的正面设有上层RDL层（103），所述上层RDL层（103）对应位置上的UBM制作有上层焊球（104）；所述上层芯片（101）通过所述上层RDL层（103）与所述上层焊球（104）连接；
所述第一塑封体的背面通过第一导热粘接胶（105）贴装有第一散热片（106），所述第一导热粘接胶（105）和所述第一散热片（106）覆盖所述第一塑封体的整个背面。
3.如权利要求2所述的基于圆片重构工艺的三维堆叠封装散热结构，其特征在于，所述第一导热粘接胶（105）的固化温度高于所述上层塑封料（102）。
4.如权利要求1所述的基于圆片重构工艺的三维堆叠封装散热结构，其特征在于，所述下层封装散热结构包括若干下层芯片（201），所述下层芯片（201）的背面通过第二导热粘接胶（205）贴装有第二散热片（206），并通过下层塑封料（202）包封形成第二塑封体；
所述第二塑封体的正面设有下层RDL层（203），所述下层RDL层（203）对应位置上的UBM制作有下层焊球（204）；所述下层芯片（201）通过所述下层RDL层（203）与所述下层焊球（204）连接；
所述第二塑封体四周制作有TMV通孔（207），所述TMV通孔内通过电镀填充有铜（208）。
5.如权利要求4所述的基于圆片重构工艺的三维堆叠封装散热结构，其特征在于，所述第二导热粘接胶（205）的固化温度高于所述下层塑封料（202）。
6.一种基于圆片重构工艺的三维堆叠封装散热结构的制作方法，其特征在于，包括：
制作上层封装散热结构和下层封装散热结构；
提供PCB，将下层封装散热结构中的下层焊球对应到PCB的焊盘进行回流处理，然后将上层封装散热结构中的上层焊球对应到下层封装结构的焊盘进行回流处理。
7.如权利要求6所述的基于圆片重构工艺的三维堆叠封装散热结构的制作方法，其特征在于，制作上层封装散热结构包括：
使用上层塑封料对若干个上层芯片进行固化包封，形成第一塑封体；
对所述第一塑封体的背面进行减薄，至露出上层芯片背部；
采用Fan-out工艺，对第一塑封体的正面进行一系列电镀、光刻、显影、去胶工艺，将上层芯片的电源及信号引至上层RDL层；
在上层RDL层对应位置上的UBM进行回流植球形成上层焊球；
在第一塑封体的背面涂上第一导热粘接胶，然后将第一散热片贴装在第一导热粘接胶上，得到上层封装散热结构。
8.如权利要求6所述的基于圆片重构工艺的三维堆叠封装散热结构的制作方法，其特征在于，制作下层封装散热结构包括：
在若干个下层芯片的背面涂上第二导热粘接胶，将第二散热片贴装到第二导热粘接胶上；
使用下层塑封料对其进行固化包封，形成第二塑封体；
对第二塑封体的背面进行减薄，至露出第二散热片的背部；
对第二塑封体的四周进行通孔成型处理形成TMV通孔；
对所述TMV通孔进行种子层溅镀，然后电镀填充铜；
采用Fan-out工艺，对第二塑封体的正面进行一系列电镀、光刻、显影、去胶工艺，将下层芯片的电源及信号引至下层RDL层；
在下层RDL层对应位置上的UBM进行回流植球形成下层焊球，得到下层封装散热结构。
CN202010896600.6A 2020-08-31 2020-08-31 基于圆片重构工艺的三维堆叠封装散热结构及其制作方法 Pending CN111883496A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010896600.6A CN111883496A (zh) 2020-08-31 2020-08-31 基于圆片重构工艺的三维堆叠封装散热结构及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010896600.6A CN111883496A (zh) 2020-08-31 2020-08-31 基于圆片重构工艺的三维堆叠封装散热结构及其制作方法

Publications (1)

Publication Number Publication Date
CN111883496A true CN111883496A (zh) 2020-11-03

Family

ID=73199368

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010896600.6A Pending CN111883496A (zh) 2020-08-31 2020-08-31 基于圆片重构工艺的三维堆叠封装散热结构及其制作方法

Country Status (1)

Country Link
CN (1) CN111883496A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113270325A (zh) * 2021-04-26 2021-08-17 青岛歌尔智能传感器有限公司 一种封装结构的制作方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113270325A (zh) * 2021-04-26 2021-08-17 青岛歌尔智能传感器有限公司 一种封装结构的制作方法

Similar Documents

Publication Publication Date Title
US11417643B2 (en) Package-on-package with redistribution structure
US10446520B2 (en) 3D semiconductor package interposer with die cavity
US11133265B2 (en) Integrated fan-out package and method of fabricating the same
US8581402B2 (en) Molded chip interposer structure and methods
US20180233441A1 (en) PoP Device
TW201801279A (zh) 積體扇出型封裝體
CN110323143B (zh) 包括多芯片模块的电子卡
CN112687551A (zh) 三维半导体封装及其制造方法
US20200411439A1 (en) Semiconductor device and method of fabricating the same
US10985101B2 (en) Semiconductor package and manufacturing method thereof
US11574857B2 (en) Semiconductor package and manufacturing method thereof
US10772205B1 (en) Circuit board, semiconductor device including the same, and manufacturing method thereof
KR102524244B1 (ko) 반도체 패키지들에서의 방열 및 그 형성 방법
TW202240806A (zh) 半導體晶粒封裝及其形成方法
CN212434607U (zh) 基于圆片重构工艺的三维堆叠封装散热结构
CN111883496A (zh) 基于圆片重构工艺的三维堆叠封装散热结构及其制作方法
US20150091154A1 (en) Substrateless packages with scribe disposed on heat spreader
TWI806163B (zh) 封裝結構、半導體裝置、及封裝結構的製造方法
TWI765601B (zh) 半導體裝置及製造方法
US11721644B2 (en) Semiconductor package with riveting structure between two rings and method for forming the same
US20230067664A1 (en) Package structure and manufacturing method thereof
US11915994B2 (en) Package structure comprising a semiconductor die with a thermoelectric structure and manufacturing method thereof
US20230335523A1 (en) Semiconductor package and manufacturing method thereof
US20240071857A1 (en) Semiconductor device
US20230154862A1 (en) 3D-Interconnect with Electromagnetic Interference ("EMI") Shield and/or Antenna

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination