CN113921473A - 封装结构和封装结构制造方法 - Google Patents

封装结构和封装结构制造方法 Download PDF

Info

Publication number
CN113921473A
CN113921473A CN202010663411.4A CN202010663411A CN113921473A CN 113921473 A CN113921473 A CN 113921473A CN 202010663411 A CN202010663411 A CN 202010663411A CN 113921473 A CN113921473 A CN 113921473A
Authority
CN
China
Prior art keywords
cavity
warpage adjusting
warpage
manufacturing
interposer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010663411.4A
Other languages
English (en)
Inventor
林耀剑
杨丹凤
徐晨
何晨烨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
JCET Group Co Ltd
Original Assignee
Jiangsu Changjiang Electronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangsu Changjiang Electronics Technology Co Ltd filed Critical Jiangsu Changjiang Electronics Technology Co Ltd
Priority to CN202010663411.4A priority Critical patent/CN113921473A/zh
Priority to US18/015,324 priority patent/US20230275039A1/en
Priority to PCT/CN2021/094563 priority patent/WO2022007506A1/zh
Publication of CN113921473A publication Critical patent/CN113921473A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/564—Details not otherwise provided for, e.g. protection against moisture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09136—Means for correcting warpage

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明提供一种封装结构，包括转接板、芯片和翘曲调整结构，所述转接板包括第一面和与其相对的第二面，所述转接板内部设有连通所述第一面和所述第二面的导通结构，所述芯片电性连接于所述转接板第一面；所述翘曲调整结构以所述第一面的中心呈基本对称式分布；所述翘曲调整结构包括翘曲调整件和/或内部填充有塑封料的空腔，所述翘曲调整件设于所述第一面上，所述空腔位于所述导通结构外侧，沿所述第一面向内凹陷。通过填充有塑封料的所述空腔和所述翘曲调整件的共同作用，能够同时减小所述转接板在水平方向和竖直方向上的翘曲。

Description

封装结构和封装结构制造方法
技术领域
本发明涉及封装技术领域，具体地涉及一种封装结构和封装结构制造方法。
背景技术
目前，随着电子产品进一步向着集成化、微型化和智能化发展，传统的芯片封装结构已经不能满足其发展需要。通过转接板(或称中介层)实现多功能芯片系统级集成封装越来越受到关注。
然而，在利用转接板的封装结构中，由于硅材质的转接板和塑封料的热膨胀系数差距较大，在制程过程中，尤其是回流焊工艺中，两者的膨胀率不同会带来翘曲。特别是在当封装体比较大且芯片面积占比较小时，翘曲的问题更加明显，或者在封装体较薄时，严重的翘曲问题会显著降低封装结构的可靠性。
发明内容
本发明的目的在于提供一种封装结构和封装结构制造方法。
本发明提供一种封装结构，包括转接板和芯片，所述转接板包括第一面和与其相对的第二面，所述转接板内部设有连通所述第一面和所述第二面的导通结构，所述芯片电性连接于所述转接板第一面；
所述封装结构还包括多个翘曲调整结构，所述翘曲调整结构以所述第一面的中心呈基本对称式分布；
所述翘曲调整结构包括翘曲调整件和/或内部填充有塑封料的空腔，所述翘曲调整件设于所述第一面上，所述空腔位于所述导通结构外侧，沿所述第一面向内凹陷。
作为本发明的进一步改进，所述翘曲调整结构分布于所述转接板的四个角上和/或四条边上。
作为本发明的进一步改进，当同时设有所述翘曲调整件和所述空腔时，所述所述翘曲调整件与所述空腔间隔分布或至少有部分所述翘曲调整件叠设于所述空腔上方。
作为本发明的进一步改进，当所述翘曲调整件叠设于所述空腔上方时，所述翘曲调整件底面至少有部分相接于与所述空腔相邻的所述第一面，且所述翘曲调整件底面与所述第一面的接触面积大于其位于所述空腔开口上方的面积。
作为本发明的进一步改进，所述翘曲调整件为叠层的复合结构，包括第一填充层和设于所述第一填充层上方的第二填充层，所述第一填充层所用材料为高分子复合材料或金属，所述第二填充层所用材料为硅或金属。
作为本发明的进一步改进，所述第一填充层所用材料的热膨胀系数大于5ppm/K。
作为本发明的进一步改进，所述第一填充层的厚度分别大于所述第二填充层和所述转接板的厚度。
作为本发明的进一步改进，所述转接板内还设有去耦沟槽硅基电容，和/或主动电路，和/或被动电路。
本发明还提供一种封装结构的制作方法，包括步骤：
提供一基材，在所述基材内形成导通结构，并在所述基材第一面形成连接线路；
在所述基材上相邻转接板之间的区域形成翘曲调整结构，包括制作空腔和/或设置翘曲调整件，将芯片与所述连接线路键合连接；
塑封所述芯片；
将所述基材背面减薄露出所述导通结构，并形成连接于所述导通结构的电接触件，切割所述基材以形成单个封装体。
作为本发明的进一步改进，所述翘曲调整接结构的位置以所述转接板表面的中心呈基本对称式分布。
作为本发明的进一步改进，当同时设有所述翘曲调整件和所述空腔时，所述所述翘曲调整件与所述空腔间隔分布或至少有部分所述翘曲调整件叠设于所述空腔上方。
作为本发明的进一步改进，当所述翘曲调整件叠设于所述空腔上方时，所述翘曲调整件底面至少有部分相接于与所述空腔相邻的所述第一面，且所述翘曲调整件底面与所述第一面的接触面积大于其位于所述空腔开口上方的面积。
作为本发明的进一步改进，制作所述空腔具体包括：
在所述基材上相邻转接板之间的区域形成向下凹陷的所述空腔；
塑封所述芯片时，同时在所述空腔内填充所述塑封料。
作为本发明的进一步改进，设置所述翘曲调整件具体包括步骤：
制作翘曲调整件；
将所述翘曲调整件通过胶层或金属键合的方式连接在所述基材上相邻转接板之间的区域。
作为本发明的进一步改进，制作所述翘曲调整件具体包括步骤：
提供一载板；
减薄、切割形成多个大小均匀的硅片或金属片；
在所述载板上设置胶层，将所述硅片或所述金属片通过所述胶层均匀间隔连接在所述载板上；
填充塑封料包覆所述硅片或压合高分子复合材料包覆所述硅片或所述金属片；
去除所述载板以及所述胶层；
切割所述塑封料或高分子复合材料以形成单个包含双层结构的翘曲调整件。
作为本发明的进一步改进，制作所述翘曲调整件具体包括步骤：
在硅片或金属片第一面形成间隔均匀分布的凹槽；
在所述凹槽及所述硅片第一面填充塑封料或压合复合高分子材料层；
将所述硅片或所述金属片背面减薄至露出所述凹槽；
切割所述塑封料或高分子复合材料以形成单个包含双层结构的翘曲调整件。
作为本发明的进一步改进，形成单个所述转接板后还包括步骤：将所述封装体键合在基板之上。
本发明的有益效果是：一方面，本发明通过在转接板的边缘处设置基本对称分布的空腔，并在空腔内填充塑封料，使得在空腔内的热膨胀系数较大的塑封料在高温下膨胀时，于水平方向上对转接板施加一个反向的作用力，从而可在一定程度上抵消转接板翘曲的力，减小封装件的整体翘曲。另外，空腔内的塑封料与基板上的底填材料有较好的集成性能从而获得更好的可靠性。
另一方面，本发明还通过在转接板上设置基本对称分布的双层结构翘曲调整件，使得其具有大热膨胀系数的第一填充层在高温下膨胀时，于竖直方向上对转接板施加一个反向的作用力，从而也能够起到抑制翘曲的作用。另外，翘曲调整件背面裸露有利于封装体与热介质材料的结合从而提高散热效率。
附图说明
图1是本发明中的封装结构示意图。
图2是本发明中的封装结构中的转接板、芯片及翘曲调整结构的示意图。
图3是本发明实施例一中的封装结构中的转接板、芯片及翘曲调整件的示意图。
图4至图10是本发明实施例一中的翘曲调整件不同分布位置的示意图。
图11是本发明实施例二中的封装结构中的转接板、芯片及空腔的示意图。
图12至图15是本发明实施例二中的空腔不同分布位置的示意图。
图16是本发明实施例三中的封装结构中的转接板、芯片、翘曲调整件及空腔的示意图。
图17和图18是本发明实施例三中的翘曲调整件和空腔不同分布位置的示意图。
图19是本发明提供的一种封装结构制作方法的流程示意图。
图20-图24本发明封装结构制作方法一实施方式中各个步骤示意图。
图25是本发明提供的制作空腔的流程示意图。
图26是本发明提供的设置翘曲调整件的流程示意图。
图27是本发明提供的翘曲调整件制作方法的第一流程示意图。
图28-图31本发明翘曲调整件制作方法的第一流程示意图中各个步骤示意图。
图32是本发明提供的翘曲调整件制作方法的第二流程示意图。
图33-图36本发明翘曲调整件制作方法的第二流程示意图中各个步骤示意图。
具体实施方式
为使本申请的目的、技术方案和优点更加清楚，下面将结合本申请具体实施方式及相应的附图对本申请技术方案进行清楚、完整地描述。显然，所描述的实施方式仅是本申请一部分实施方式，而不是全部的实施方式。基于本申请中的实施方式，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施方式，都属于本申请保护的范围。
下面详细描述本发明的实施方式，实施方式的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施方式是示例性的，仅用于解释本发明，而不能理解为对本发明的限制。
为方便说明，本文使用表示空间相对位置的术语来进行描述，例如“上”、“下”、“后”、“前”等，用来描述附图中所示的一个单元或者特征相对于另一个单元或特征的关系。空间相对位置的术语可以包括设备在使用或工作中除了图中所示方位以外的不同方位。例如，如果将图中的装置翻转，则被描述为位于其他单元或特征“下方”或“上方”的单元将位于其他单元或特征“下方”或“上方”。因此，示例性术语“下方”可以囊括下方和上方这两种空间方位。
如图1所示，本发明提供一种封装结构，其包括基板4、转接板1和芯片2，所述转接板1设于所述基板4之上，所述芯片2设于所述转接板1之上，所述芯片2和所述基板4通过所述转接板1电性导通。
在本发明的一些其他实施方式中，所述基板4的正面或背面上还设有其他可选的加强筋42、去耦电容43、被动元器件、散热片等结构。于另一些实施方式中，所述基板4上还设有塑封于上述结构件可选塑封层7，且所述可选塑封层7还可设于所述基板4的侧面或设置保护涂层以起保护作用。
如图2所示，所述转接板1包括第一面11和与其相对的第二面12，所述转接板1内部设有连通所述第一面11和所述第二面12的导通结构13。
所述导通结构13可以是内壁面镀有和填充有诸如Ta、TaN、Cu、W、Ti、TiN或包含上述材料的复合材料的硅通孔，或者其他结构，如导电多晶硅填充的硅通孔等，只要能够实现所述第一面11和所述第二面12的电性导通即可。
所述转接板1第一面11设有连接线路层14，所述连接线路层14与所述导通结构13相连。
所述转接板1材质为硅、锗、砷化镓、磷化铟、碳化硅、氮化镓等硅基异质晶圆材料。
进一步的，所述芯片2通过倒装或异质键合等方式电性连接于所述第一面11的连接线路层14。所述芯片2与所述转接板1之间还可选地填充有一次底填材料6。所述转接板1背面设有电接触件15，所述芯片2通过所述导通结构13电性连接于所述电接触件15。
所述电接触件15为带球下金属层的焊球或带锡帽的复合结构，如铜-镍-锡银结构。
在本发明的一些实施方式中，所述转接板1上还设有去耦沟槽硅基电容17、晶体管、金属/绝缘/金属电容等器件，所述第二面12上可选的设有第二重布线层121。
在本发明的另一些其他实施方式中，所述连接线路层14上方还设有第一重布线层111，所述第一重布线层111和所述第二重布线层121通过所述导通结构13电性连接。所述第一重布线层111可以与连接线路层14共同形成薄膜集成被动器件结构，包含可选的金属/绝缘/金属电容、电阻和电感，以增强器件的整体电学性能。
所述封装结构还包括多个翘曲调整结构，所述翘曲调整结构以所述第一面的中心呈基本对称式分布，所述翘曲调整结构包括翘曲调整件3和/或内部填充有塑封料的空腔16，所述翘曲调整件3设于所述第一面上，所述空腔16位于所述导通结构13外侧，沿所述第一面11向内凹陷。
所述芯片2、所述转接板1、所述翘曲调整结构，以及可选的转接板内去耦沟槽硅基电容17或表面的被动元件形成一次封装体。一次封装体键合于所述基板4，并在其间填充可选的二次底填材料41。所述二次塑封料41塑封住所述加强筋42、一次塑封体及表面去耦电容43，并露出所述芯片2与加强筋42。
在本发明中，所述翘曲调整件和所述空腔有多种分布方式，下面将就不同实施例进行具体说明。
如图3所示，在本发明的实施例一中，所述转接板1侧边沿设有至少两个所述翘曲调整件3，而未设置所述空腔16。
所述翘曲调整件3通过粘胶层33或金属键合的方式固定于所述转接板1表面。
进一步的，所述翘曲调整件3为叠层的复合结构，包括第一填充层31和设于所述第一填充层31上方的第二填充层32。
具体的，所述第一填充层31所用材料为高分子复合材料或金属，其热膨胀系数大于5ppm/K。用具有较大热膨胀系数的材料作为所述第一填充层31，可在诸如回流焊等工艺流程中，使得在所述热膨胀系数较大的第一填充层31材料在高温下膨胀，对所述转接板1施加一个向下的作用力，可在一定程度上抵消所述转接板1向上翘曲的力，从而减小封装件的整体翘曲。将所述翘曲调整件3设为以所述第一面11的中心呈中心基本对称式分布，可以对所述转接板1施各处加均衡的作用力，而避免施加的力不均衡而出现加剧翘曲的情况。
所述第二填充层32所用材料为硅。通过在第一填充层31上方设置硅片，一方面，通过将其上表面暴露至空气，可以起到对被所述翘曲调整件3所覆盖区域加强散热的作用；另一方面，通过在翘曲调整件3内设置硅片，可以提高封装结构的刚度。
优选的，所述第一填充层31的厚度分别大于所述第一填充层31和所述转接板1的厚度，从而可以使所述第一填充层31能产生更大的膨胀体积，来加强对翘曲的抑制作用。
所述翘曲调整件3的大小可以根据所述转接板1未被所述芯片2覆盖的区域的大小而进行适应性调整，以最大化所述翘曲调整件3对翘曲的抑制作用。
将所述翘曲调整件3设于所述转接板1的角或边缘处，可以在基材晶圆上的两个相邻转接板1的交界边处设置所述翘曲调整件3，或是在四个相邻转接板1的交界角处设置所述翘曲调整件3，将切割道设于所述翘曲调整件3上，从而在基材上切割出单块转接板1后，即可通过一次设置所述翘曲调整件3并配合切割流程同时在多块所述转接板1上设置了所述翘曲调整件3，简化了工艺流程。
另一方面，将所翘曲调整件3设于角或边缘处，当第一填充层31热膨胀后可以对所述转接板1提供一个更大的力矩，提高抑制翘曲的作用。
依据切割前所述翘曲调整件3的结构，设于单个所述转接板1上的所述翘曲调整件3的第二填充层32的侧边可以暴露至所述转件板的侧面，也可被所述第一填充层31所包覆。
具体的，实施例一中的翘曲调整件3具有多种排布方式，现就一些较佳排布方式进行具体说明。
需要说明的是，所述翘曲调整件3的排布方式可根据所述转接板1上的所述芯片2的不同数量及大小而进行适应性调整。
如图4所示，所述翘曲调整件3形状一致，分别位于所述转接板1的四个角处，所述第二填充层32的四条侧边均暴露至所述转件板的侧面。
这里，所述芯片2的数量为三个，包括设一大芯片21以及设于所述大芯片一侧的两个小芯片22，两个所述小芯片22之间的间距至少为所述小芯片与所述大芯片21之间的间距的1.2倍，以调整应力。
如图5所示，所述翘曲调整件3形状一致，分别位于所述转接板1的四个角处，所述第二填充层32的两条侧边暴露至所述转件板的侧面。
如图6所示，所述翘曲调整件3形状一致，分别位于所述转接板1的四个角处，所述第二填充层32的侧边被所述第一填充层31所包覆。
如图7所示，所述翘曲调整件3形状一致，分别位于所述转接板1的两条相对边上，所述第二填充层32的两条侧边暴露至所述转件板的侧面。
如图8所示，所述翘曲调整件3形状一致，分别位于所述转接板1的两条相对边上，所述第二填充层32的侧边被所述第一填充层31所包覆。
如图9所示，所述翘曲调整件3分别位于所述转接板1的四个角处，其中位于所述转接板1未覆盖芯片2区域的所述翘曲调整件3体积更大，所述第二填充层32的两条侧边暴露至所述转件板的侧面。
如图10所示，所述翘曲调整件3分别位于所述转接板1的四个角处，其中位于所述转接板1未覆盖芯片2区域的所述翘曲调整件3体积更大，所述第二填充层32的侧边被所述第一填充层31所包覆。
如图11所示，本发明实施例二提供一种封装结构，其相较于实施例一，所述转接板1侧边沿设有至少两个沿所述第一面1向内凹陷的空腔16，而未设置所述翘曲调整件3，所述空腔16位于所述导通结构13外侧。
近一步的，所述空腔16内填充有塑封料5。
这里，在所述转接板1上设置空腔16，并在内填充所述所述塑封料5，可在诸如回流焊等工艺流程中，使得在所述空腔16内的热膨胀系数较大的所述塑封料5在高温下膨胀，于水平方向上对所述转接板1施加反向作用力，从而抑制所述转接板1在水平方向上的翘曲。
将所述空腔16设于所述转接板1的角或边缘处，可以在基材晶圆上的两个相邻转接板1的交界边处进行空腔16制作，或是在四个相邻转接板1的交界角处进行空腔16制作，将切割道设于所述空腔16内，从而在基材上切割出单块转接板1后，即可通过一次空腔制作流程在多块所述转接板1上形成所述空腔16，简化了工艺流程。
优选的，所述空腔16开口的位置以所述第一面11的中心呈基本对称式分布。
对称布局的所述空腔16，可以对所述转接板1施各处加均衡的作用力，更好地抑制翘曲，并可避免施加的力不均衡而出现加剧翘曲的情况。
所述空腔16的深度并不做具体限制，所述空腔16的深度可以根据所述转接板1及所述芯片2的尺寸及结构进行调整，以使抑制翘曲的效果发挥最佳。
所述空腔16的形状为正方形、或长方形、或带倒角的正方形、或带倒角的长方形、或直角扇形。
具体的，实施例二中的所述空腔16具有多种排布方式，现就一些较佳排布方式进行具体说明。
如图12所示，所述空腔16为正方形凹槽，分别位于所述转接板1的四个角处。
如图13所示，所述空腔16为直角扇形凹槽，分别位于所述转接板1的四个角处。
如图14所示，所述空腔16为具有大长宽比的长方形凹槽，其中四个位于四个角处，分别沿一对相对的边向内延伸，另两个所述空腔16设于另两条边上，并分别沿边的中间处向两端延伸。
如图15所示，所述空腔16为直角扇形和半圆形凹槽，直角扇形所述空腔16分别位于所述转接板1的四个角处，半圆形所述空腔16分别位于所述转接板1四条边的中间处。
如图16所示，本发明实施例三提供一种封装结构，其相较于实施例一，区别在于，所述封装结构同时设有所述空腔16和所述翘曲调整件3，所述空腔16和所述翘曲调整件3设置于所述转接板1的侧边沿，以所述第一面11的中心呈基本对称式分布。
通过同时设置所述空腔16和所述翘曲调整件3，可以同时对所述转接板1在水平方向上以及竖直方向上的翘曲起到抑制作用。
所述空腔16和所述翘曲调整件3在所述第一面11的侧边沿交替间隔分布。
具体的，实施例三中的所述空腔16和翘曲调整件3具有多种排布方式，现就一些较佳排布方式进行具体说明。
如图17所示，所述空腔16别位于所述转接板1的四个角处，所述翘曲调整件3位于所述转接板1的四条边上。
如图18所示，所述空腔16别位于所述转接板1的四条边上，所述翘曲调整件3位于所述转接板1的四个角处。
在本实施例的另一些实施方式中，所述所述翘曲调整件3也可叠设于所述空腔16上方，且所述翘曲调整件3底面至少有部分相接于与所述空腔16相邻的所述第一面11，所述翘曲调整件3底面与所述第一面11的接触面积大于其位于所述空腔16开口上方的面积。
可以理解的是，所述翘曲调整件3也可与所述空腔16完全没有接触。
优选的，所述翘曲调整件3与所述空腔16在水平方向的重叠面积小于所述翘曲调整件3底面积的30％。
通过限制所述翘曲调整件3与所述空腔16的重叠面积，可以保证所述翘曲调整件3与所述转接板1之间键合结构的稳定性，并保证所述翘曲调整件3抑制翘曲的作用能够有效发挥。
如图19所示，本发明还提供一种封装结构的制作方法，包括步骤：
S1：如图20所示，提供一基材，在所述基材内形成导通结构13，并在所述基材第一面形成连接线路层14。
所述导通结构13可以是内壁面镀有金属导电层的硅通孔，或者其他结构。
可选的，在本发明的一些其他实施方式中，还可在所述基材上设置去耦沟槽硅基电容17、晶体管、金属/绝缘/金属电容、重布线层等结构或部件。
S2：如图21所示，在所述基材上相邻转接板之间的区域形成翘曲调整结构，包括制作空腔和/或设置翘曲调整件，将芯片2与所述连接线路键合连接。
进一步的，所述芯片2通过倒装或异质键合等方式电性连接于所述连接线路层14。所述芯片2与所述转接板1之间还可选地填充有一次底填材料6
S3：如图22所示，用塑封料5塑封所述芯片2。
S4：如图23所示，将所述基材背面减薄露出所述导通结构13，并形成连接于所述导通结构13的电接触件15，减薄所述塑封料5并切割所述基材以形成单个封装体结构。
S5：如图24所示，将包含所述转接板1的封装体结构键合在基板4之上，并在封装体结构和所述基板4之间填充二次底填材料41。
可选的，在本发明的一些其他实施方式中，所述基板4的正面或背面上还设有其他可选的去耦电容43、加强筋42、被动元器件、散热片等结构，所述基板4上还可填充有塑封于上述结构件可选塑封层7，且所述可选塑封层7还可设于所述基板4的侧面或额外设置保护涂层。
如图25所示，在本发明的一些实施方式中，制作所述空腔16具体包括步骤：
S2a1：在所述基材上相邻转接板之间的区域形成向下凹陷的所述空腔；
具体的，可以通过激光、或者机械研磨、或切磨，或选择性干法、或湿法刻蚀等等方式对所述基材上表面进行加工以制造形成所述空腔16。
优选的，所述空腔16开口的位置以所述转接板1表面的中心呈基本对称式分布。
在本发明的一些实施方式中，所述空腔16也可在键合所述芯片2与填充底填材料之后制备。
S2a2：塑封所述芯片2时，同时在所述空腔16内填充所述塑封料5。
如图26所示，在本发明的一些实施方式中，设置所述翘曲调整件3具体包括步骤：
S2b1：制作翘曲调整件。
S2b2：将所述翘曲调整件通过胶层或金属键合的方式连接在所述基材上相邻转接板之间的区域。
进一步的，当同时设有所述翘曲调整件3和所述空腔16时，所述所述翘曲调整件3与所述空腔16间隔分布或至少有部分所述翘曲调整件3叠设于所述空腔16上方。
当所述翘曲调整件3叠设于所述空腔16上方时，所述翘曲调整件3底面至少有部分相接于与所述空腔16相邻的所述第一面，且所述翘曲调整件底面3与所述第一面的接触面积大于其位于所述空腔16开口上方的面积。
具体的，所述翘曲调整件3有多种制造方式，下面就两种制作所述翘曲调整件3的流程进行具体说明。
如图27所示，为第一流程：
S2b1a1：如图28所示，提供一载板3a1，在所述载板上设置胶层，减薄、切割形成多个大小均匀的硅片3a2，将所述硅片通过所述胶层3a3均匀间隔连接在所述载板上。
再本发明的另一些实施方式中，也可采用金属片代替所述硅片3a2。
S2b1a2：如图29所示，填充塑封料3a4包覆所述硅片3a2或压合高分子复合材料包覆所述硅片3a2。
S2b1a3：如图30所示，去除所述载板3a1以及所述胶层3a3；
S2b1a4：如图31所示，切割所述塑封料或高分子复合材料以形成单个包含双层结构的所述翘曲调整件3。
如图32所示，为第二流程：
S2b1b1：如图33所示，在完整硅片3b1第一面形成间隔均匀分布的凹槽3b2；
再本发明的另一些实施方式中，也可采用金属片代替所述完整硅片3b1。
S2b1b2：如图34所示，在所述凹槽及所述硅片第一面填充塑封料3b3或压合复合高分子材料层；
S2b1b3：如图35所示，将所述完整硅片3b1背面减薄至露出所述凹槽3b2；
S2b1b4：如图36所示，切割所述塑封料3b3或高分子复合材料以形成单个包含双层结构的所述翘曲调整件3。
综上所述，一方面，本发明通过在转接板的边缘处设置基本对称分布的空腔，并在空腔内填充塑封料，使得在空腔内的热膨胀系数较大的塑封料在高温下膨胀时，于水平方向上对转接板施加一个反向的作用力，从而可在一定程度上抵消转接板翘曲的力，减小封装件的整体翘曲。另外，空腔内的塑封料与基板上的底填材料有较好的集成性能从而获得更好的可靠性。
另一方面，本发明还通过在转接板上设置基本对称分布的双层结构翘曲调整件，使得其具有大热膨胀系数的第一填充层在高温下膨胀时，于竖直方向上对转接板施加一个反向的作用力，从而也能够起到抑制翘曲的作用。另外，翘曲调整件背面裸露有利于封装体与热介质材料的结合从而提高散热效率。
应当理解，虽然本说明书按照实施方式加以描述，但并非每个实施方式仅包含一个独立的技术方案，说明书的这种叙述方式仅仅是为清楚起见，本领域技术人员应当将说明书作为一个整体，各实施方式中的技术方案也可以经适当组合，形成本领域技术人员可以理解的其他实施方式。
上文所列出的一系列的详细说明仅仅是针对本发明的可行性实施方式的具体说明，并非用以限制本发明的保护范围，凡未脱离本发明技艺精神所作的等效实施方式或变更均应包含在本发明的保护范围之内。

Claims (17)

1.一种封装结构，包括转接板和芯片，所述转接板包括第一面和与其相对的第二面，所述转接板内部设有连通所述第一面和所述第二面的导通结构，所述芯片电性连接于所述转接板第一面，其特征在于，
所述封装结构还包括多个翘曲调整结构，所述翘曲调整结构以所述第一面的中心呈基本对称式分布；
所述翘曲调整结构包括翘曲调整件和/或内部填充有塑封料的空腔，所述翘曲调整件设于所述第一面上，所述空腔位于所述导通结构外侧，沿所述第一面向内凹陷。
2.根据权利要求1所述的封装结构，其特征在于，所述翘曲调整结构分布于所述转接板的四个角上和/或四条边上。
3.根据权利要求2所述的封装结构，其特征在于，当同时设有所述翘曲调整件和所述空腔时，所述所述翘曲调整件与所述空腔间隔分布或至少有部分所述翘曲调整件叠设于所述空腔上方。
4.根据权利要求3所述的封装结构，其特征在于，当所述翘曲调整件叠设于所述空腔上方时，所述翘曲调整件底面至少有部分相接于与所述空腔相邻的所述第一面，且所述翘曲调整件底面与所述第一面的接触面积大于其位于所述空腔开口上方的面积。
5.根据权利要求1所述的封装结构，其特征在于，所述翘曲调整件为叠层的复合结构，包括第一填充层和设于所述第一填充层上方的第二填充层，所述第一填充层所用材料为高分子复合材料或金属，所述第二填充层所用材料为硅或金属。
6.根据权利要求5所述的封装结构，其特征在于，所述第一填充层所用材料的热膨胀系数大于5ppm/K。
7.根据权利要求5所述的封装结构，其特征在于，所述第一填充层的厚度分别大于所述第二填充层和所述转接板的厚度。
8.根据权利要求1所述的封装结构，其特征在于，所述转接板内还设有去耦沟槽硅基电容17、晶体管、金属/绝缘/金属电容、重布线层中的一种或多种。
9.一种封装结构的制作方法，其特征在于，包括步骤：
提供一基材，在所述基材内形成导通结构，并在所述基材第一面形成连接线路；
在所述基材上相邻转接板之间的区域形成翘曲调整结构，包括制作空腔和/或设置翘曲调整件，将芯片与所述连接线路键合连接；
塑封所述芯片；
将所述基材背面减薄露出所述导通结构，并形成连接于所述导通结构的电接触件，切割所述基材以形成单个封装体。
10.根据权利要求9所述的封装结构的制作方法，其特征在于，所述翘曲调整接结构的位置以所述转接板表面的中心呈基本对称式分布。
11.根据权利要求9所述的封装结构的制作方法，其特征在于，当同时设有所述翘曲调整件和所述空腔时，所述所述翘曲调整件与所述空腔间隔分布或至少有部分所述翘曲调整件叠设于所述空腔上方。
12.根据权利要求9所述的封装结构的制作方法，其特征在于，当所述翘曲调整件叠设于所述空腔上方时，所述翘曲调整件底面至少有部分相接于与所述空腔相邻的所述第一面，且所述翘曲调整件底面与所述第一面的接触面积大于其位于所述空腔开口上方的面积。
13.根据权利要求9所述的封装结构的制作方法，其特征在于，制作所述空腔具体包括：
在所述基材上相邻转接板之间的区域形成向下凹陷的所述空腔；
塑封所述芯片时，同时在所述空腔内填充所述塑封料。
14.根据权利要求9所述的封装结构的制作方法，其特征在于，设置所述翘曲调整件具体包括步骤：
制作翘曲调整件；
将所述翘曲调整件通过胶层或金属键合的方式连接在所述基材上相邻转接板之间的区域。
15.根据权利要求14所述的封装结构的制作方法，其特征在于，制作所述翘曲调整件具体包括步骤：
提供一载板；
减薄、切割形成多个大小均匀的硅片或金属片；
在所述载板上设置胶层，将所述硅片或所述金属片通过所述胶层均匀间隔连接在所述载板上；
填充塑封料包覆所述硅片或压合高分子复合材料包覆所述硅片或所述金属片；
去除所述载板以及所述胶层；
切割所述塑封料或高分子复合材料以形成单个包含双层结构的翘曲调整件。
16.根据权利要求14所述的封装结构的制作方法，其特征在于，制作所述翘曲调整件具体包括步骤：
在硅片或金属片第一面形成间隔均匀分布的凹槽；
在所述凹槽及所述硅片第一面填充塑封料或压合复合高分子材料层；
将所述硅片或所述金属片背面减薄至露出所述凹槽；
切割所述塑封料或高分子复合材料以形成单个包含双层结构的翘曲调整件。
17.根据权利要求9所述的封装结构的制作方法，其特征在于，形成单个所述转接板后还包括步骤：将所述封装体键合在基板之上。
CN202010663411.4A 2020-07-10 2020-07-10 封装结构和封装结构制造方法 Pending CN113921473A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202010663411.4A CN113921473A (zh) 2020-07-10 2020-07-10 封装结构和封装结构制造方法
US18/015,324 US20230275039A1 (en) 2020-07-10 2021-05-19 Package structure and manufacturing method thereof
PCT/CN2021/094563 WO2022007506A1 (zh) 2020-07-10 2021-05-19 封装结构和封装结构制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010663411.4A CN113921473A (zh) 2020-07-10 2020-07-10 封装结构和封装结构制造方法

Publications (1)

Publication Number Publication Date
CN113921473A true CN113921473A (zh) 2022-01-11

Family

ID=79232493

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010663411.4A Pending CN113921473A (zh) 2020-07-10 2020-07-10 封装结构和封装结构制造方法

Country Status (3)

Country Link
US (1) US20230275039A1 (zh)
CN (1) CN113921473A (zh)
WO (1) WO2022007506A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115332195A (zh) * 2022-10-13 2022-11-11 江苏长电科技股份有限公司 双面SiP封装结构及其制作方法

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003243588A (ja) * 2002-02-15 2003-08-29 Phoenix Precision Technology Corp キャビティーダウンプラスチックチップキャリアへのヒートシンク取り付け方法
US7042072B1 (en) * 2002-08-02 2006-05-09 Amkor Technology, Inc. Semiconductor package and method of manufacturing the same which reduces warpage
CN101794738A (zh) * 2009-01-15 2010-08-04 索尼公司 半导体装置及其制造方法
CN102034718A (zh) * 2009-09-23 2011-04-27 新科金朋有限公司 半导体器件和在tsv转接板中形成开口腔以在wlcsmp中容纳半导体裸片的方法
US20130003319A1 (en) * 2011-06-30 2013-01-03 Pramod Malatkar Bumpless build-up layer package warpage reduction
KR101253514B1 (ko) * 2011-10-27 2013-04-11 아페리오(주) 열팽창수축률 차이로 인한 기판 휨 문제 해결방법 및 이를 적용한 전자부품 내장형 인쇄회로기판
CN105428260A (zh) * 2015-12-22 2016-03-23 成都锐华光电技术有限责任公司 一种基于载体的扇出2.5d/3d封装结构的制造方法
CN107749411A (zh) * 2017-09-25 2018-03-02 江苏长电科技股份有限公司 双面SiP的三维封装结构
CN109216289A (zh) * 2017-07-03 2019-01-15 台湾积体电路制造股份有限公司 半导体装置封装以及形成半导体装置封装的方法
CN111128914A (zh) * 2019-12-25 2020-05-08 上海先方半导体有限公司 一种低翘曲的多芯片封装结构及其制造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017017238A (ja) * 2015-07-03 2017-01-19 株式会社ジェイデバイス 半導体装置及びその製造方法
CN107622957B (zh) * 2017-09-25 2019-11-01 江苏长电科技股份有限公司 双面SiP的三维封装结构的制造方法
US10535608B1 (en) * 2018-07-24 2020-01-14 International Business Machines Corporation Multi-chip package structure having chip interconnection bridge which provides power connections between chip and package substrate
CN208608194U (zh) * 2018-09-20 2019-03-15 深圳铨力半导体有限公司 一种半导体双面封装结构
CN110676240A (zh) * 2019-10-16 2020-01-10 上海先方半导体有限公司 一种2.5d封装结构及其制造方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003243588A (ja) * 2002-02-15 2003-08-29 Phoenix Precision Technology Corp キャビティーダウンプラスチックチップキャリアへのヒートシンク取り付け方法
US7042072B1 (en) * 2002-08-02 2006-05-09 Amkor Technology, Inc. Semiconductor package and method of manufacturing the same which reduces warpage
CN101794738A (zh) * 2009-01-15 2010-08-04 索尼公司 半导体装置及其制造方法
CN102034718A (zh) * 2009-09-23 2011-04-27 新科金朋有限公司 半导体器件和在tsv转接板中形成开口腔以在wlcsmp中容纳半导体裸片的方法
US20130003319A1 (en) * 2011-06-30 2013-01-03 Pramod Malatkar Bumpless build-up layer package warpage reduction
KR101253514B1 (ko) * 2011-10-27 2013-04-11 아페리오(주) 열팽창수축률 차이로 인한 기판 휨 문제 해결방법 및 이를 적용한 전자부품 내장형 인쇄회로기판
CN105428260A (zh) * 2015-12-22 2016-03-23 成都锐华光电技术有限责任公司 一种基于载体的扇出2.5d/3d封装结构的制造方法
CN109216289A (zh) * 2017-07-03 2019-01-15 台湾积体电路制造股份有限公司 半导体装置封装以及形成半导体装置封装的方法
CN107749411A (zh) * 2017-09-25 2018-03-02 江苏长电科技股份有限公司 双面SiP的三维封装结构
CN111128914A (zh) * 2019-12-25 2020-05-08 上海先方半导体有限公司 一种低翘曲的多芯片封装结构及其制造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
翁寿松;: "3D封装的发展动态与前景", 电子与封装, no. 01, 20 January 2006 (2006-01-20) *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115332195A (zh) * 2022-10-13 2022-11-11 江苏长电科技股份有限公司 双面SiP封装结构及其制作方法
CN115332195B (zh) * 2022-10-13 2023-01-31 江苏长电科技股份有限公司 双面SiP封装结构及其制作方法

Also Published As

Publication number Publication date
WO2022007506A1 (zh) 2022-01-13
US20230275039A1 (en) 2023-08-31

Similar Documents

Publication Publication Date Title
US10748878B2 (en) Semiconductor device assembly with heat transfer structure formed from semiconductor material
US11239095B2 (en) Stacked semiconductor die assemblies with high efficiency thermal paths and molded underfill
US10636678B2 (en) Semiconductor die assemblies with heat sink and associated systems and methods
EP3469628B1 (en) Semiconductor device assembly with through-mold cooling channel
US9461029B2 (en) Semiconductor packages and methods for fabricating the same
JP6122863B2 (ja) 複数の熱経路を備える積み重ねられた半導体ダイアセンブリ、ならびに関連するシステムおよび方法
TWI680543B (zh) 具有底部填充控制腔之半導體裝置總成
US11222868B2 (en) Thermal transfer structures for semiconductor die assemblies
US20080142954A1 (en) Multi-chip package having two or more heat spreaders
TWI436470B (zh) 封裝製程及封裝結構
CN113921473A (zh) 封装结构和封装结构制造方法
TWI771242B (zh) 雙晶片半導體封裝及其製備方法
CN118263207A (zh) 倒装芯片球栅阵列的散热器结构及其制作方法
US20090115069A1 (en) Semiconductor chip package and method of manufacturing the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination