CN109216289A - 半导体装置封装以及形成半导体装置封装的方法 - Google Patents

半导体装置封装以及形成半导体装置封装的方法 Download PDF

Info

Publication number
CN109216289A
CN109216289A CN201810344148.5A CN201810344148A CN109216289A CN 109216289 A CN109216289 A CN 109216289A CN 201810344148 A CN201810344148 A CN 201810344148A CN 109216289 A CN109216289 A CN 109216289A
Authority
CN
China
Prior art keywords
semiconductor device
warpage
encapsulating material
back side
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810344148.5A
Other languages
English (en)
Other versions
CN109216289B (zh
Inventor
林柏尧
洪成佾
许峯诚
陈硕懋
郑心圃
叶书伸
李光君
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN109216289A publication Critical patent/CN109216289A/zh
Application granted granted Critical
Publication of CN109216289B publication Critical patent/CN109216289B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3731—Ceramic materials or glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3738—Semiconductor materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

一种半导体装置封装包括重布线结构、第一半导体装置、多个第二半导体装置、至少一个翘曲调整组件及包封材料。所述第一半导体装置设置在重布线结构上。所述第二半导体装置设置在重布线结构上且环绕第一半导体装置。所述至少一个翘曲调整组件设置在所述多个第二半导体装置中的至少一者上。所述包封材料包封第一半导体装置、第二半导体装置及翘曲调整组件，其中所述翘曲调整组件的杨氏模量大于或等于所述包封材料的杨氏模量。

Description

半导体装置封装以及形成半导体装置封装的方法
技术领域
本公开涉及一种半导体装置封装以及形成半导体装置封装的方法。
背景技术
在对集成电路进行封装过程中，将可在垂直方向上以及在水平方向上堆叠的装置管芯封装到重布线结构上。可使用倒装芯片结合(flip chip bonding)的方式将装置管芯结合到重布线结构的一个侧上，并执行回焊以使用以将管芯与重布线结构进行内连接的焊料球熔融。然后，在此封装上施加模塑化合物，其中模塑化合物覆盖装置管芯及焊料球。
然而，在封装中的各材料的热膨胀系数(Coefficient of Thermal Expansion，CTE)之间存在显著的不同。举例来说，重布线结构及模塑化合物的热膨胀系数比装置管芯的热膨胀系数高得多。因此，在所得封装中，存在显著的翘曲(warpage)。封装衬底的翘曲可造成不规则的连接件及/或凸块裂缝。翘曲可能因装置管芯在重布线结构之上的非对称安排而进一步恶化。因此，对封装工艺的良率产生不利影响。
发明内容
本公开是针对一种半导体装置封装以及形成半导体装置封装的方法，其可提升半导体装置封装的良率。
根据本公开的一些实施例，一种半导体装置封装包括重布线结构、第一半导体装置、多个第二半导体装置、至少一个翘曲调整组件及包封材料。所述第一半导体装置设置在重布线结构上。所述第二半导体装置设置在重布线结构上且环绕第一半导体装置。所述至少一个翘曲调整组件设置在所述多个第二半导体装置中的至少一者上。所述包封材料包封第一半导体装置、第二半导体装置及翘曲调整组件，其中所述翘曲调整组件的杨氏模量大于或等于所述包封材料的杨氏模量。
根据本公开的一些实施例，一种形成半导体装置封装的方法包括：在载体上形成重布线结构；在所述重布线结构上设置多个第二半导体装置；设置至少一个翘曲调整组件在所述多个第二半导体装置中的至少一者上；在所述重布线结构上设置第一半导体装置；在所述重布线结构上形成包封材料，以包封所述第一半导体装置、所述第二半导体装置及所述翘曲调整组件；移除所述载体以露出所述重布线结构的底表面；以及在所述重布线结构的所述底表面上形成多个电端子。
根据本公开的一些实施例，一种半导体装置封装包括重布线结构、第一半导体装置、多个第二半导体装置、包封材料及翘曲调整框架。所述第一半导体装置设置在重布线结构上。所述第二半导体装置设置在重布线结构上且环绕第一半导体装置。所述包封材料包封所述第一半导体装置及所述第二半导体装置。所述翘曲调整框架设置在所述包封材料上且叠设(superimposed)于所述第二半导体装置上。
附图说明
结合附图阅读以下详细说明，会最好地理解本公开的各方面。应注意，根据本行业中的标准惯例，各种特征并非按比例绘制。事实上，为论述清晰起见，可任意增大或减小各种特征的尺寸。
图1示出根据本公开一些示例性实施例的半导体装置封装的剖视图。
图2示出根据本公开一些示例性实施例的半导体装置封装的俯视图。
图3示出根据本公开一些示例性实施例的半导体装置封装的俯视图。
图4示出根据本公开一些示例性实施例的半导体装置封装的剖视图。
图5到图11示出根据本公开一些示例性实施例的在半导体装置封装的制造过程中的中间阶段的剖视图。
图12到图16示出根据本公开一些示例性实施例的在半导体装置封装的制造过程中的中间阶段的剖视图。
图17示出根据本公开一些示例性实施例的半导体装置封装的俯视图。
图18示出根据本公开一些示例性实施例的半导体装置封装的俯视图。
图19示出根据本公开一些示例性实施例的半导体装置封装的俯视图。
[符号的说明]
100、100a、100b、200、200a、200b：半导体装置封装
105、205：载体
110、210：重布线结构
110a：封装衬底
112：重布线
112a：导电电路
113：保护层
114、214：介电层
114a：核心层
115：凸块下金属结构
116：导通孔
120、220：第一半导体装置/半导体装置
122、132、222、232：背面
130、230：第二半导体装置/半导体装置
140、140a、140b、140c、140d：翘曲调整组件
142：管芯贴合膜
150、150a、250、250a：包封材料
160、260：电端子
170、270：底部填充胶
180、280：连接件
212：扇出型重布线
220a：第一半导体装置
230a：第二半导体装置
240、240a、240b：翘曲调整框架
242：粘合剂
252：顶表面
255：经包封封装
T1、T2、T3、T4、T5：厚度
具体实施方式
以下公开内容提供用于实作所提供主题的不同特征的许多不同实施例或实例。以下阐述组件及安排形式的具体实例以简化本公开内容。当然，这些仅为实例而非旨在进行限制。举例来说，在以下说明中，在第二特征之上或在第二特征上形成第一特征可包括其中第一特征与第二特征被形成为直接接触的实施例，且也可包括其中在第一特征与第二特征之间可形成附加特征、从而使得第一特征与第二特征可能不直接接触的实施例。另外，本公开在各种实例中可能重复使用参考编号及/或字母。此种重复使用是为了简单及清晰起见，且自身并不指出所论述的各种实施例及/或配置之间的关系。
此外，为易于说明起见，本文中可能使用例如“在...下面”、“在...下方”、“下部”、“在…上方”、“上部”等空间相对性用语来阐述图中所示一个元件或特征与另一(其他)元件或特征的关系。除了图中所绘示的定向之外，所述空间相对性用语旨在涵盖装置在使用或操作中的不同定向。设备可被另外定向(旋转90度或处于其他定向)，且本文所使用的空间相对性描述词可同样相应地进行解释。
另外，为易于说明起见，本文中可能使用例如“第一”、“第二”、“第三”、“第四”等用语来阐述图中所示相似或不同的元件或特征，且可依据存在的次序或说明的上下文而互换使用。
下文所述的各种实施例涉及让使用多芯片封装工艺而形成的封装减少翘曲(warpage)。图1示出根据本公开一些示例性实施例的半导体装置封装的剖视图。图2示出根据本公开一些示例性实施例的半导体装置封装的俯视图。图3示出根据本公开一些示例性实施例的半导体装置封装的俯视图。参照图1到图3，在一些实施例中，半导体装置封装100包括重布线结构110、第一半导体装置120、多个第二半导体装置130、至少一个翘曲调整组件140及包封材料150。第一半导体装置120及第二半导体装置130设置在重布线结构110上，且第二半导体装置130可环绕第一半导体装置120，如图2所示。在一些实施例中，第一半导体装置120及第二半导体装置130可通过多个连接件180(例如焊料接头)结合到重布线结构110。
在一些实施例中，第一半导体装置120与第二半导体装置130可为具有不同大小的不同类型的半导体装置。举例来说，第一半导体装置120可为系统芯片(system on chip，SOC)，而多个第二半导体装置130中的每一者可为动态随机存取存储器(dynamic randomaccess memory，DRAM)芯片级封装(chip-scale package，CSP)且通过重布线结构110电连接到第一半导体装置120。在一些实施例中，第一半导体装置120的厚度T4大于多个第二半导体装置130中的每一者的厚度T2，且包封材料露出第一半导体装置的背面。在各实作方式中的一种中，第一半导体装置120的厚度T4可约为770微米(μm)，而多个第二半导体装置130中的每一者的厚度T2可约为400μm，但本公开并非仅限于此。
在一些实施例中，所述至少一个翘曲调整组件140如图1所示设置在多个第二半导体装置130中的至少一者上，且包封材料150包封第一半导体装置120、多个第二半导体装置130及翘曲调整组件140。在一些实施例中，包封材料150的热膨胀系数(CTE)比第一半导体装置120的热膨胀系数及第二半导体装置130的热膨胀系数高得多。另外，在一些实作方式中，第一半导体装置120的大小与第二半导体装置130的大小可为不同的。举例来说，第一半导体装置120的厚度可如图1所示大于多个第二半导体装置130中的每一者的厚度，且包封材料150可露出第一半导体装置120的背面122但在第二半导体装置130之上延伸。如此，所得的半导体装置封装中存在显著的翘曲。
因此，将翘曲调整组件140的杨氏模量(Young's modulus)设计成大于或等于包封材料150的杨氏模量，且将翘曲调整组件140的热膨胀系数设计成小于包封材料150的热膨胀系数。由此，翘曲调整组件140被配置成设置在第二半导体装置130上，以减少所得半导体装置封装的热膨胀系数失配(mismatch)并改善所得半导体装置封装的翘曲轮廓。在各实作方式中的一种中，翘曲调整组件140可为伪管芯(dummy die)，所述伪管芯可不执行任何电功能且与半导体装置封装100中的其他组件(例如，重布线结构110及/或半导体装置120/130)电隔离。举例来说，翘曲调整组件140可为大体上纯硅块，以增加此封装中的半导体材料的量并减少半导体装置封装100的热膨胀系数失配。在其他实施例中，翘曲调整组件140可包含用于减小半导体装置封装100的有效热膨胀系数的其他合适的材料(例如，玻璃)。另外，通过在第二半导体装置130上设置翘曲调整组件140，半导体装置封装100的翘曲轮廓可得到改善，因而无需在重布线结构上留出额外的空间来在重布线结构上设置保持环(retaining ring)。由此，半导体装置封装100的大小可减小。
应注意的是，为了更好地示出在包封材料之下的装置配置状况，半导体装置封装100、100a的包封材料在图2及图3中被省略。在一些实施例中，半导体装置封装100可包括多于一个翘曲调整组件140，其设置在第二半导体装置130中的至少一组上。在图2所示实施例中，多个翘曲调整组件140分别设置在多个第二半导体装置130上。翘曲调整组件140的大小约可等于或甚至略大于第二半导体装置130的大小，且各个翘曲调整组件140的大小约可相同。作为另一选择，在图3所示实施例中，翘曲调整组件140可仅设置在一组第二半导体装置130(例如，如图3所示四个第二半导体装置130)上，且翘曲调整组件140的大小约小于第二半导体装置130的大小。在一些实施例中，翘曲调整组件140中的一者的大小约不同于翘曲调整组件140中的另一者的大小。即，所有翘曲调整组件140的大小可能未必相同。在图3所示实施例中，翘曲调整组件140a、140b、140c、140d的大小彼此不同。
参照图1，在一些实施例中，翘曲调整组件140的厚度T1可大体上等于或大于50μm，且小于包封材料150的厚度T5减去第二半导体装置130的厚度T2。在实作方式中的一种中，翘曲调整组件140的厚度T1可介于50μm到400μm范围内。在一些实施例中，翘曲调整组件140的厚度T1对第二半导体装置130的厚度T2的比率可介于0.1到2范围内。在实作方式中的一种中，此比率可约为0.2。在一些实施例中，翘曲调整组件140的宽度可大体上等于或大于50μm，且小于第二半导体装置130的宽度。在各实作方式中的一种中，翘曲调整组件140的宽度可为约28.4μm。在一些实施例中，翘曲调整组件140的宽度对第二半导体装置130的宽度的比率可介于0.1到1范围内。在各实作方式中的一种中，此比率可约为1。即，翘曲调整组件140的宽度与第二半导体装置130的宽度可大体上相同。在一些实施例中，包封材料150超过翘曲调整组件140的厚度T3可大于50μm。在实作方式中的一种中，此厚度T3可介于225μm到275μm范围内。所属领域中的技术人员应理解，实施例中所示翘曲调整组件140的大小及配置形式仅用于说明。翘曲调整组件140的大小及数目可根据半导体装置封装的翘曲模拟结果来调整。
在一些实施例中，用于对半导体装置封装100、100a的翘曲进行模拟的翘曲模拟可为例如用于根据不同模塑工艺参数来预测翘曲的有限元方法(finite element method，FEM)数值建模。翘曲调整组件140的大小及数目可根据翘曲模拟的结果来设计，以帮助减少半导体装置封装100、100a的翘曲。在一些实施例中，翘曲调整组件140中的每一者经由管芯贴合膜(die attach film，DAF)142贴合到对应的第二半导体装置130的背面132，其中背面132背离重布线结构110。
在一些实施例中，重布线结构110可为扇出型(fan-out)重布线结构110，其包括彼此交替堆叠的多条扇出型重布线(redistribution line，RDL)112与多个介电层114，且包封材料150在重布线结构110之上延伸，如图1所示。即，半导体装置封装是多芯片扇出型封装。作为另一选择，参照图4，在半导体装置封装100b中，重布线结构110可为封装衬底110a，封装衬底110a包括用于在核心层114a的相对的两侧之间路由(route)电信号的导电电路112a及导通孔116。核心层114a可使用有机材料，例如可容易层压(laminated)的材料。在一些实施例中，核心层114a可包括单面或双面铜箔层压板(copper clad laminate)、环氧树脂、树脂、玻璃纤维、模塑化合物、塑料(例如聚氯乙烯(PolyVinylChloride，PVC)、丙烯腈、丁二烯及苯乙烯(Acrylonitril,Butadiene&Styrene，ABS)、聚丙烯(Polypropylene，PP)、聚乙烯(Polyethylene，PE)、聚苯乙烯(PolyStyrene，PS)、聚甲基丙烯酸甲酯(PolymethylMethacrylate，PMMA)、聚对苯二甲酸乙二酯(Polyethylene Terephthalate，PET)、聚碳酸酯(Polycarbonate，PC)、聚苯硫醚(Polyphenylene sulfide，PPS))、上述的任意组合、上述的任意多层结构及其类似物等。在一些实施例中，导通孔116可延伸穿过核心层114a，以提供设置在核心层114a的任一侧上的导电电路112a之间的电连接。导通孔116可在一些实施例中被形成为导电管道(conductive pipes)，且此类导通孔116的内部空间可填充有介电材料及/或空气隙(air gap)。
图5到图11示出根据本公开一些示例性实施例的在半导体装置封装的制造过程中的中间阶段的剖视图。在一些实施例中，形成以上所述的半导体装置封装的方法可包括以下步骤。为清晰及简单起见，可省略对相同或相似特征的详细说明，且相同或相似的参考编号标示相同或相似的组件。
参照图5到图7，可在载体105上形成重布线结构110。在一种实作方式中，可在载体105上彼此交替地形成多条重布线112与多个介电层114，如图5所示。在一些实施例中，重布线112可包含铜、钛、铝、镍、金、其合金及/或组合及/或其他材料中的一种或多种。重布线112可在垂直方向上进行内连，且可包括各种导电接垫、导电线及/或导通孔。
然后，可在最顶部重布线112上形成保护层113。举例来说，保护层113可为阻焊剂材料或低温聚酰亚胺其可经过沉积及回蚀(etched back)以暴露出最顶部重布线112的一部分。可毯覆形成(blanket formed)保护层113并对保护层113进行图案化以形成开口，在所述开口中形成凸块下金属(under bump metallization，UBM)结构115。保护层113可由氮化物、氧化物、聚酰亚胺、低温聚酰亚胺、阻焊剂及/或类似材料形成。保护层113中的开口可利用光刻技术来形成，以使开口暴露出最顶部重布线112的一些部分。凸块下金属结构115是由一个或多个导电材料层形成，且提供最顶部重布线112与将在随后的工艺中形成的连接件180之间的电连接。凸块下金属结构115可例如由铬、铬-铜合金、铜、金、钛、钛钨、镍、上述的任意组合或类似材料的一个或多个层形成。应注意，保护层113可充当应力缓冲层以减少电连接件中的应力量。
参照图8，可通过多个连接件180(例如，球栅阵列(ball grid array，BGA)球、受控塌陷芯片连接件(controlled collapse chip connector，C4)凸块、微凸块、焊料接头或类似连接件)将第二半导体装置130结合(例如，倒装芯片结合)到重布线结构110。在一些实施例中，第二半导体装置130可为动态随机存取存储器芯片级封装。然而，在其他实施例中，第二半导体装置130可为任何类型的集成电路，例如处理器、逻辑电路系统、存储器、模拟电路(analog circuit)、数字电路、混合信号等。
然后，设置至少一个翘曲调整组件140在多个第二半导体装置130中的至少一者上。在一些实施例中，分别在多个第二半导体装置130上设置多个翘曲调整组件140，但本公开并非仅限于此。在实作方式中的一种中，可经由管芯贴合膜或任何其他合适的粘合剂将翘曲调整组件140贴合到对应的第二半导体装置130的背面132。在一些实施例中，可首先将翘曲调整组件140贴合到第二半导体装置130，且然后将第二半导体装置130结合到重布线结构110。
参照图9，可通过连接件180(例如，球栅阵列(BGA)球、受控塌陷芯片连接件凸块、微凸块、焊料接头或类似连接件)将第一半导体装置120结合(例如，倒装芯片结合)到重布线结构110。在一些实施例中，第一半导体装置120可为系统芯片。然而，在其他实施例中，第一半导体装置120可为任何类型的集成电路，例如处理器、逻辑电路系统、存储器、模拟电路、数字电路、混合信号等。在一些实施例中，第一半导体装置120是在第二半导体装置130之后设置在重布线结构110上。作为另一选择，第一半导体装置120也可在第二半导体装置130之前设置在重布线结构110上。第一半导体装置120、第二半导体装置130及翘曲调整组件140的设置次序并不以此为限。
参照图10，可形成底部填充胶170，以使底部填充胶170填充在第一半导体装置120与重布线结构110之间，并填充在第二半导体装置130与重布线结构110之间。在一些实施例中，底部填充胶170可如图10所示涂布(dispensed)在连接件180周围。设置底部填充胶170是为了对连接件180提供结构支撑及保护。然后，在重布线结构110上形成包封材料150a，以包封第一半导体装置120、第二半导体装置130及翘曲调整组件140。在一些实施例中，包封材料150a可为模塑化合物，所述模塑化合物包含聚合物材料(例如，环氧树脂、树脂等)，且具有或不具有硬化剂、填料(例如，二氧化硅填料、玻璃填料、氧化铝、氧化硅等)、助粘剂、其任意组合及类似物等。
然后，参照图10及图11，可移除载体105以露出重布线结构110的底表面。在一些实施例中，可通过使载体105上的粘合层失去或减小粘合力来从重布线结构110上剥离载体105。然后将粘合层与载体105一起移除。举例来说，可将载体105上的粘合层暴露于紫外光下，以使得粘合层失去或减小粘合力，因而可从重布线结构110上移除载体105。在移除载体105之后，可在重布线结构110的底表面上形成多个电端子160以电连接到重布线结构110的重布线。
另外，可执行研磨工艺以对包封材料150a(以及或许一部分的第一半导体装置120)进行研磨，直到露出第一半导体装置120的背面122，从而可获得如图1所示的半导体装置封装100。在此实施例中，包封材料150的经研磨的顶表面与第一半导体装置120的背面122大体上共平面。在一些实施例中，可执行研磨工艺直到露出第一半导体装置120及翘曲调整组件140两者。作为另一选择，在一些实施例中，研磨工艺可被省略。
图12到图16示出根据本公开一些示例性实施例的在半导体装置封装的制造过程中的中间阶段的剖视图。应注意，图16所示半导体装置封装200包含与前面通过图1到图4公开的半导体装置封装100、100a、100b相同或相似的许多特征。另外，图12到图16所示半导体装置封装200的制造工艺包含与前面通过图5到图11公开的半导体装置封装的制造工艺相同或相似的许多特征。为清晰及简单起见，可省略对相同或相似特征的详细说明，且相似的参考编号标示相同或相似的组件。图12到图16所示实施例与图1到图11所示实施例之间的主要不同之处阐述如下。
参照图12，在提供在载体205上的重布线结构210上设置第一半导体装置220a及多个第二半导体装置230a。在一些实施例中，可通过多个连接件280(例如焊料接头)将第一半导体装置220a及第二半导体装置230a结合到重布线结构210。在一些实作方式中，第一半导体装置220a与第二半导体装置230a可为具有不同大小的不同类型的半导体装置。举例来说，第一半导体装置220a可为系统芯片，而第二半导体装置230a中的每一者可为动态随机存取存储器芯片级封装。在一种实作方式中，第二半导体装置230a可环绕第一半导体装置220a且通过重布线结构210电连接到第一半导体装置220a。在一些实施例中，重布线结构210是包括交替地堆叠在彼此的顶部上的多条扇出型重布线(RDL)212与多个介电层214的扇出型重布线结构210。作为另一选择，在其他实施例中，重布线结构可为封装衬底，所述封装衬底包括用于在衬底的相对的两侧之间路由电信号的导电电路及导通孔。本公开并不限制重布线结构210的形成。
参照图13，可形成底部填充胶270以填充在第一半导体装置220a与重布线结构210之间，并填充在第二半导体装置230a与重布线结构210之间。在一些实施例中，底部填充胶270可如图13所示涂布在连接件280的周围。设置底部填充胶270是为了对连接件280提供结构支撑及保护。然后，在重布线结构210上形成包封材料250a以包封第一半导体装置220a及第二半导体装置230a，而不先在第二半导体装置230a的背面上设置任何翘曲调整组件。在一些实施例中，包封材料250a可为模塑化合物，所述模塑化合物包含具有或不具有硬化剂的聚合物材料(例如，环氧树脂、树脂等)、填料(例如，二氧化硅填料、玻璃填料、氧化铝、氧化硅等)、助粘剂、其任意组合及类似物等。
然后，参照图14，可视需要执行研磨工艺，直到露出第一半导体装置220的背面222及第二半导体装置230的背面232。即，包封材料250的顶表面252、第一半导体装置220的背面及第二半导体装置230的背面彼此共平面。在一些实施例中，可执行研磨工艺直到露出第一半导体装置220而仍将第二半导体装置230包封在包封材料250中。在一些实施例中，可执行研磨工艺直到露出第一半导体装置220及第二半导体装置230两者。作为另一选择，在一些实施例中，研磨工艺可被省略。在说明书通篇中，将图15所示的包括第一半导体装置220、第二半导体装置230及包封材料250的所得结构称为经包封封装(encapsulated package)255。
图17示出根据本公开一些示例性实施例的半导体装置封装的俯视图。参照图15及图17，在经包封封装255上设置翘曲调整框架240。在一些实施例中，翘曲调整框架240设置在包封材料250上且至少部分地与第二半导体装置230重叠。在一些实施例中，翘曲调整框架240如图15及图17所示呈盖(或板)形式。因此，在其中施加研磨工艺的实施例中，翘曲调整框架240如图15所示可接触包封材料250的顶表面252、第一半导体装置220的背面222及第二半导体装置230的背面232。
在一些实施例中，可使用粘合剂242将翘曲调整框架240贴合到此封装。举例来说，所述粘合剂可包括热界面材料(thermal interface material，TIM)粘合胶带或任何其他合适的粘合剂。翘曲调整框架240可被贴合到此封装以减少半导体装置封装200的翘曲。举例来说，翘曲调整框架240的材料可包括金属(例如，不锈钢、铜、铝、钨等)或任何其他合适的刚性材料，以进一步增加半导体装置封装200的刚性。在一些实施例中，翘曲调整框架240的厚度可大体上大于200μm。此外，当翘曲调整框架240包含热膨胀系数高于半导体装置220、230中的硅的热膨胀系数的金属时，半导体装置封装200的热膨胀系数失配会减少，因而半导体装置封装200的翘曲可进一步减少。另外，通过在经包封封装255的顶部上设置翘曲调整框架240，半导体装置封装200的翘曲轮廓可得到改善，因而无需在重布线结构上留出额外的空间来在重布线结构上设置保持环。由此，半导体装置封装200的大小可缩减。
然后，参照图15及图16，可移除载体205以露出重布线结构210的底表面。在一些实施例中，通过使载体205上的粘合层失去或减小粘合力来从重布线结构210剥离载体205。在移除载体205之后，可在重布线结构210的底表面上形成多个电端子260以电连接到重布线结构210的重布线，从而可获得如图16所示的半导体装置封装200。
图18示出根据本公开一些示例性实施例的半导体装置封装的俯视图。图19示出根据本公开一些示例性实施例的半导体装置封装的俯视图。应注意，图18及图19所示半导体装置封装200a、200b包含与前面通过图16到图17公开的半导体装置封装200相同或相似的许多特征。为清晰及简单起见，可省略对相同或相似特征的详细说明，且相似的参考编号标示相同或相似的组件。图18及图19所示半导体装置封装200a、200b与图16到图17所示半导体装置封装200之间的主要不同之处阐述如下。
在一些实施例中，除了呈盖形式以全面地覆盖包封材料250、第一半导体装置220及第二半导体装置230以外，翘曲调整框架240a、240b也可呈环形式以局部地覆盖包封材料250、第一半导体装置220及第二半导体装置230。在一些实施例中，翘曲调整框架240a、240b可接触包封材料250及第二半导体装置230的背面，且翘曲调整框架240a、240b可露出第一半导体装置220的背面。参照图18，翘曲调整框架240被配置在此封装的外围区的顶部上，以使得翘曲调整框架240a接触包封材料250及第二半导体装置230的背面的一部分。在此实施例中，翘曲调整框架240a可露出第一半导体装置220的整个背面。参照图19，翘曲调整框架240b呈具有设计图案的环形状，以使得翘曲调整框架240b接触包封材料250及第二半导体装置230的背面的一部分。在此实施例中，翘曲调整框架240b可露出第一半导体装置220的整个背面，或局部地覆盖第一半导体装置220的背面。翘曲调整框架240、240a及240b的形成可根据半导体装置封装200、200a及200b的翘曲轮廓来调整。
根据本公开的一些实施例，一种半导体装置封装包括重布线结构、第一半导体装置、多个第二半导体装置、至少一个翘曲调整组件及包封材料。所述第一半导体装置设置在重布线结构上。所述第二半导体装置设置在重布线结构上且环绕第一半导体装置。所述至少一个翘曲调整组件设置在所述多个第二半导体装置中的至少一者上。所述包封材料包封所述第一半导体装置、所述多个第二半导体装置及所述翘曲调整组件，其中所述翘曲调整组件的杨氏模量大于或等于所述包封材料的杨氏模量。
根据本公开的一些实施例，所述重布线结构是扇出型重布线结构，所述扇出型重布线结构包括彼此交替堆叠的多条重布线(RDL)与多个介电层，且所述包封材料在所述重布线结构之上延伸。
根据本公开的一些实施例，所述翘曲调整组件的热膨胀系数小于所述包封材料的热膨胀系数。
根据本公开的一些实施例，其中所述第一半导体装置是系统芯片(SOC)，且所述多个第二半导体装置中的每一者是动态随机存取存储器(DRAM)芯片级封装(CSP)。
根据本公开的一些实施例，其中所述翘曲调整组件经由管芯贴合膜贴合到所述多个第二半导体装置中的所述至少一者的背面，且所述背面背离所述重布线结构。
根据本公开的一些实施例，其中所述翘曲调整组件的数目是多个，且所述多个翘曲调整组件分别设置在所述多个第二半导体装置中的至少一组上。
根据本公开的一些实施例，其中所述翘曲调整组件的大小相同。
根据本公开的一些实施例，其中所述翘曲调整组件中的一者的大小与所述翘曲调整组件中的另一者的大小不同。
根据本公开的一些实施例，其中所述第一半导体装置的厚度大于所述多个第二半导体装置中的每一者的厚度，且所述包封材料露出所述第一半导体装置的背面。
根据本公开的一些实施例，一种形成半导体装置封装的方法包括：在载体上形成重布线结构；在所述重布线结构上设置多个第二半导体装置；设置至少一个翘曲调整组件在所述多个第二半导体装置中的至少一者上；在所述重布线结构上设置第一半导体装置；在所述重布线结构上形成包封材料，以包封所述第一半导体装置、所述多个第二半导体装置及所述翘曲调整组件；移除所述载体以露出所述重布线结构的底表面；以及在所述重布线结构的所述底表面上形成多个电端子。
根据本公开的一些实施例，其中所述翘曲调整组件的杨氏模量大于或等于所述包封材料的杨氏模量，且所述翘曲调整组件的热膨胀系数(CTE)小于所述包封材料的热膨胀系数。
根据本公开的一些实施例，其中所述第一半导体装置是系统芯片(SOC)，所述多个第二半导体装置中的每一者是动态随机存取存储器(DRAM)芯片级封装(CSP)，且所述多个第二半导体装置环绕所述第一半导体装置。
根据本公开的一些实施例，其中设置所述至少一个翘曲调整组件在所述多个第二半导体装置中的所述至少一者上包括：将所述至少一个翘曲调整组件贴合到所述多个第二半导体装置中的所述至少一者的背面，其中所述背面背离所述重布线结构。
根据本公开的一些实施例，其中所述翘曲调整组件的数目是多个，且所述多个翘曲调整组件分别设置在所述多个第二半导体装置中的至少一组上。
根据本公开的一些实施例，所述方法还包括：在形成所述包封材料之前形成底部填充胶，以使底部填充胶填充在所述第一半导体装置与所述重布线结构之间，并填充在所述多个第二半导体装置与重布线结构之间。
根据本公开的一些实施例，一种半导体装置封装包括重布线结构、第一半导体装置、多个第二半导体装置、包封材料及翘曲调整框架。所述第一半导体装置设置在重布线结构上。所述多个第二半导体装置设置在重布线结构上且环绕第一半导体装置。所述包封材料包封所述第一半导体装置及所述第二半导体装置。所述翘曲调整框架设置在所述包封材料上且叠设于所述多个第二半导体装置上。
根据本公开的一些实施例，其中所述翘曲调整框架的材料包括不锈钢、铜、铝或钨。
根据本公开的一些实施例，其中所述包封材料露出所述第一半导体装置的背面及所述多个第二半导体装置的多个背面，且所述包封材料的顶表面与所述第一半导体装置的所述背面及所述多个第二半导体装置的所述多个背面共平面。
根据本公开的一些实施例，其中所述翘曲调整框架呈环形式，所述翘曲调整框架接触所述包封材料及所述多个第二半导体装置的所述多个背面，而露出所述第一半导体装置的所述背面。
根据本公开的一些实施例，其中所述翘曲调整框架呈盖形式，所述翘曲调整框架接触所述包封材料、所述第一半导体装置的所述背面及所述多个第二半导体装置的所述多个背面。
以上概述了若干实施例的特征，以使所属领域中的技术人员可更好地理解本发明的各方面。所属领域中的技术人员应理解，他们可容易地使用本公开作为设计或修改其他工艺及结构的基础来施行与本文中所介绍的实施例相同的目的及/或实现与本文中所介绍的实施例相同的优点。所属领域中的技术人员还应认识到，此类等效构造并不背离本公开的精神及范围，且他们可在不背离本公开的精神及范围的条件下对其作出各种改变、代替及变更。

Claims (10)

1.一种半导体装置封装，其特征在于，包括：
重布线结构；
第一半导体装置，设置在所述重布线结构上；
多个第二半导体装置，设置在所述重布线结构上；
至少一个翘曲调整组件，设置在所述多个第二半导体装置中的至少一者上；以及
包封材料，包封所述第一半导体装置、所述多个第二半导体装置及所述翘曲调整组件，其中所述翘曲调整组件的杨氏模量大于或等于所述包封材料的杨氏模量。
2.根据权利要求1所述的半导体装置封装，所述翘曲调整组件的热膨胀系数小于所述包封材料的热膨胀系数。
3.根据权利要求1所述的半导体装置封装，所述第一半导体装置是系统芯片，且所述多个第二半导体装置中的每一者是动态随机存取存储器芯片级封装，或者所述第一半导体装置的厚度大于所述多个第二半导体装置中的每一者的厚度，而所述包封材料露出所述第一半导体装置的背面。
4.根据权利要求1所述的半导体装置封装，所述翘曲调整组件经由管芯贴合膜贴合到所述多个第二半导体装置中的所述至少一者的背面，且所述背面背离所述重布线结构，或者所述翘曲调整组件的数目是多个，而所述多个翘曲调整组件分别设置在所述多个第二半导体装置中的至少一组上。
5.一种形成半导体装置封装的方法，其特征在于，包括：
在载体上形成重布线结构；
在所述重布线结构上设置多个第二半导体装置；
设置至少一个翘曲调整组件在所述多个第二半导体装置中的至少一者上；
在所述重布线结构上设置第一半导体装置；
在所述重布线结构上形成包封材料以包封所述第一半导体装置、所述多个第二半导体装置及所述翘曲调整组件；
移除所述载体以露出所述重布线结构的底表面；以及
在所述重布线结构的所述底表面上形成多个电端子。
6.根据权利要求5所述的形成半导体装置封装的方法，设置所述至少一个翘曲调整组件在所述多个第二半导体装置中的所述至少一者上包括：
将所述至少一个翘曲调整组件贴合到所述多个第二半导体装置中的所述至少一者的背面，其中所述背面背离所述重布线结构。
7.根据权利要求5所述的形成半导体装置封装的方法，还包括：
在形成所述包封材料之前形成底部填充胶，以使所述底部填充胶填充在所述第一半导体装置与所述重布线结构之间，并填充在所述多个第二半导体装置与所述重布线结构之间。
8.一种半导体装置封装，其特征在于，包括：
重布线结构；
第一半导体装置，设置在所述重布线结构上；
多个第二半导体装置，设置在所述重布线结构上；
包封材料，包封所述第一半导体装置及所述多个第二半导体装置；以及
翘曲调整框架，设置在所述包封材料上且叠设于所述多个第二半导体装置上。
9.根据权利要求8所述的半导体装置封装，所述包封材料露出所述第一半导体装置的背面及所述多个第二半导体装置的多个背面，且所述包封材料的顶表面与所述第一半导体装置的所述背面及所述多个第二半导体装置的所述多个背面共平面。
10.根据权利要求8所述的半导体装置封装，所述翘曲调整框架呈环形式，所述翘曲调整框架接触所述包封材料及所述多个第二半导体装置的所述多个背面，而露出所述第一半导体装置的所述背面，或者所述翘曲调整框架呈盖形式而接触所述包封材料、所述第一半导体装置的所述背面及所述多个第二半导体装置的所述多个背面。
CN201810344148.5A 2017-07-03 2018-04-17 半导体装置封装以及形成半导体装置封装的方法 Active CN109216289B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201762528160P 2017-07-03 2017-07-03
US62/528,160 2017-07-03
US15/854,762 2017-12-27
US15/854,762 US10276551B2 (en) 2017-07-03 2017-12-27 Semiconductor device package and method of forming semiconductor device package

Publications (2)

Publication Number Publication Date
CN109216289A true CN109216289A (zh) 2019-01-15
CN109216289B CN109216289B (zh) 2022-07-01

Family

ID=64739065

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810344148.5A Active CN109216289B (zh) 2017-07-03 2018-04-17 半导体装置封装以及形成半导体装置封装的方法

Country Status (3)

Country Link
US (4) US10276551B2 (zh)
CN (1) CN109216289B (zh)
TW (1) TWI678778B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111668108A (zh) * 2019-03-08 2020-09-15 矽磐微电子(重庆)有限公司 半导体封装方法
WO2022007506A1 (zh) * 2020-07-10 2022-01-13 江苏长电科技股份有限公司 封装结构和封装结构制造方法

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9922964B1 (en) * 2016-09-19 2018-03-20 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure with dummy die
US10276551B2 (en) * 2017-07-03 2019-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device package and method of forming semiconductor device package
KR102397902B1 (ko) * 2018-01-29 2022-05-13 삼성전자주식회사 반도체 패키지
KR102530322B1 (ko) 2018-12-18 2023-05-10 삼성전자주식회사 반도체 패키지
US11031353B2 (en) 2019-08-23 2021-06-08 Micron Technology, Inc. Warpage control in microelectronic packages, and related assemblies and methods
US11282772B2 (en) * 2019-11-06 2022-03-22 Advanced Semiconductor Engineering, Inc. Package structure, assembly structure and method for manufacturing the same
DE102020106518A1 (de) * 2020-03-10 2021-09-16 Infineon Technologies Ag Halbleitervorrichtungen mit parallelen elektrisch leitenden Schichten
US11437291B2 (en) * 2020-04-29 2022-09-06 Semiconductor Components Industries, Llc Multichip module supports and related methods
US20220157777A1 (en) * 2020-11-13 2022-05-19 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device package having dummy dies and method of forming the same
KR20220116922A (ko) * 2021-02-16 2022-08-23 삼성전자주식회사 열 통로를 갖는 반도체 패키지
KR20220131635A (ko) * 2021-03-22 2022-09-29 삼성전자주식회사 반도체 패키지
TWI802167B (zh) * 2021-04-08 2023-05-11 胡迪群 半導體封裝結構及其製作方法
US11705406B2 (en) * 2021-06-17 2023-07-18 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and method for forming the same
US11798858B2 (en) 2021-07-15 2023-10-24 Advanced Semiconductor Engineering, Inc. Semiconductor package structure including reinforcement component and method for manufacturing the same
US20220028764A1 (en) * 2021-07-16 2022-01-27 Infineon Technologies Ag Semiconductor devices comprising wireless transmitters and/or wireless receivers
CN114093772A (zh) * 2021-11-04 2022-02-25 盛合晶微半导体(江阴)有限公司 一种扇出型封装结构及封装方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103715104A (zh) * 2012-09-28 2014-04-09 新科金朋有限公司 在半导体管芯上形成支撑层的半导体器件和方法
US20150021754A1 (en) * 2009-11-25 2015-01-22 Stats Chippac, Ltd. Semiconductor Device and Method of Forming Thermal Lid for Balancing Warpage and Thermal Management
CN104377170A (zh) * 2013-08-12 2015-02-25 矽品精密工业股份有限公司 半导体封装件及其制法
US20150380388A1 (en) * 2013-01-18 2015-12-31 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-Out Package Structure and Methods for Forming the Same
CN106328608A (zh) * 2015-07-02 2017-01-11 台湾积体电路制造股份有限公司 用于芯片封装件的结构和形成方法

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW565728B (en) * 1997-10-15 2003-12-11 Sharp Kk Tape-carrier-package semiconductor device and a liquid crystal panel display using such a device as well as a method for testing the disconnection thereof
US20100109169A1 (en) * 2008-04-29 2010-05-06 United Test And Assembly Center Ltd Semiconductor package and method of making the same
US8034661B2 (en) * 2009-11-25 2011-10-11 Stats Chippac, Ltd. Semiconductor device and method of forming compliant stress relief buffer around large array WLCSP
US9048233B2 (en) 2010-05-26 2015-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Package systems having interposers
US9064879B2 (en) 2010-10-14 2015-06-23 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging methods and structures using a die attach film
US8797057B2 (en) 2011-02-11 2014-08-05 Taiwan Semiconductor Manufacturing Company, Ltd. Testing of semiconductor chips with microbumps
US9000584B2 (en) 2011-12-28 2015-04-07 Taiwan Semiconductor Manufacturing Company, Ltd. Packaged semiconductor device with a molding compound and a method of forming the same
US9111949B2 (en) 2012-04-09 2015-08-18 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus of wafer level package for heterogeneous integration technology
KR102152590B1 (ko) * 2012-05-15 2020-09-08 다우 실리콘즈 코포레이션 캡슐화된 반도체 소자의 제조 방법 및 캡슐화된 반도체 소자
US9263511B2 (en) 2013-02-11 2016-02-16 Taiwan Semiconductor Manufacturing Co., Ltd. Package with metal-insulator-metal capacitor and method of manufacturing the same
US9048222B2 (en) 2013-03-06 2015-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating interconnect structure for package-on-package devices
US9059155B2 (en) * 2013-03-14 2015-06-16 Infineon Technologies Austria Ag Chip package and method for manufacturing the same
US9368460B2 (en) 2013-03-15 2016-06-14 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out interconnect structure and method for forming same
US20150001713A1 (en) * 2013-06-29 2015-01-01 Edmund Goetz Multiple level redistribution layer for multiple chip integration
US9324698B2 (en) * 2013-08-13 2016-04-26 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-chip structure and method of forming same
US9281254B2 (en) 2014-02-13 2016-03-08 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of forming integrated circuit package
US9496189B2 (en) 2014-06-13 2016-11-15 Taiwan Semiconductor Manufacturing Company, Ltd. Stacked semiconductor devices and methods of forming same
US20160035677A1 (en) * 2014-08-04 2016-02-04 Infineon Technologies Ag Method for forming a package arrangement and package arrangement
US9548273B2 (en) * 2014-12-04 2017-01-17 Invensas Corporation Integrated circuit assemblies with rigid layers used for protection against mechanical thinning and for other purposes, and methods of fabricating such assemblies
CN104538318B (zh) * 2014-12-24 2017-12-19 通富微电子股份有限公司 一种扇出型圆片级芯片封装方法
US9761540B2 (en) * 2015-06-24 2017-09-12 Micron Technology, Inc. Wafer level package and fabrication method thereof
US9559081B1 (en) * 2015-08-21 2017-01-31 Apple Inc. Independent 3D stacking
KR20170036235A (ko) * 2015-09-24 2017-04-03 주식회사 에스에프에이반도체 웨이퍼 레벨의 팬 아웃 패키지 및 그 제조 방법
US9704825B2 (en) * 2015-09-30 2017-07-11 Taiwan Semiconductor Manufacturing Company, Ltd. Chip packages and methods of manufacture thereof
US9748184B2 (en) * 2015-10-15 2017-08-29 Micron Technology, Inc. Wafer level package with TSV-less interposer
WO2017095094A2 (ko) * 2015-11-30 2017-06-08 하나마이크론(주) 메탈 코어 솔더 볼 인터커넥터 팬-아웃 웨이퍼 레벨 패키지 및 그 제조 방법
CN106971993B (zh) * 2016-01-14 2021-10-15 三星电子株式会社 半导体封装件
US9865566B1 (en) * 2016-06-15 2018-01-09 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method thereof
US10629545B2 (en) * 2017-03-09 2020-04-21 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device
US10276551B2 (en) * 2017-07-03 2019-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device package and method of forming semiconductor device package

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150021754A1 (en) * 2009-11-25 2015-01-22 Stats Chippac, Ltd. Semiconductor Device and Method of Forming Thermal Lid for Balancing Warpage and Thermal Management
CN103715104A (zh) * 2012-09-28 2014-04-09 新科金朋有限公司 在半导体管芯上形成支撑层的半导体器件和方法
US20150380388A1 (en) * 2013-01-18 2015-12-31 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-Out Package Structure and Methods for Forming the Same
CN104377170A (zh) * 2013-08-12 2015-02-25 矽品精密工业股份有限公司 半导体封装件及其制法
CN106328608A (zh) * 2015-07-02 2017-01-11 台湾积体电路制造股份有限公司 用于芯片封装件的结构和形成方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111668108A (zh) * 2019-03-08 2020-09-15 矽磐微电子(重庆)有限公司 半导体封装方法
CN111668108B (zh) * 2019-03-08 2022-05-31 矽磐微电子(重庆)有限公司 半导体封装方法
WO2022007506A1 (zh) * 2020-07-10 2022-01-13 江苏长电科技股份有限公司 封装结构和封装结构制造方法

Also Published As

Publication number Publication date
US10276551B2 (en) 2019-04-30
TWI678778B (zh) 2019-12-01
TW201907527A (zh) 2019-02-16
US20200286878A1 (en) 2020-09-10
US20200098739A1 (en) 2020-03-26
US10504880B2 (en) 2019-12-10
US20190252363A1 (en) 2019-08-15
US20190006341A1 (en) 2019-01-03
US10714463B2 (en) 2020-07-14
CN109216289B (zh) 2022-07-01
US11508710B2 (en) 2022-11-22

Similar Documents

Publication Publication Date Title
CN109216289A (zh) 半导体装置封装以及形成半导体装置封装的方法
TWI701790B (zh) 晶片封裝結構與其形成方法
TWI644402B (zh) 半導體封裝及其形成方法
KR101890535B1 (ko) 반도체 장치 및 제조 방법
CN104658989B (zh) 形成封装件衬底的机制
CN104051334B (zh) 半导体封装和封装半导体装置的方法
CN109786262A (zh) 互连芯片
KR101390628B1 (ko) 반도체 패키지 및 반도체 소자 패키징 방법
CN108074872A (zh) 封装件结构及其形成方法
CN107818974A (zh) 具有伪连接件的半导体封装件及其形成方法
CN108122861A (zh) 具有虚设管芯的扇出型封装结构
TW200834876A (en) Multi-chips package and method of forming the same
CN109560068A (zh) 封装结构及芯片结构
KR101532816B1 (ko) 반도체 패키지 및 반도체 소자 패키징 방법
CN104600058B (zh) 多芯片半导体封装结构及制作方法
CN106997853A (zh) 封装上封装构件及其制造方法
TW201931550A (zh) 半導體封裝及其製造方法
TW201724389A (zh) 終極薄扇出型晶片封裝構造及其製造方法
TWI789881B (zh) 封裝結構及其製造方法
CN110391191A (zh) 叠层封装结构
CN109326574A (zh) 衬底结构、包含衬底结构的半导体封装和其制造方法
TWI441312B (zh) 具有打線結構之三維立體晶片堆疊封裝結構
JP4649792B2 (ja) 半導体装置
US20220301970A1 (en) Semiconductor package and method of manufacturing semiconductor package
TWI426588B (zh) 封裝結構以及封裝製程

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant