CN109560068A - 封装结构及芯片结构 - Google Patents

封装结构及芯片结构 Download PDF

Info

Publication number
CN109560068A
CN109560068A CN201711225187.5A CN201711225187A CN109560068A CN 109560068 A CN109560068 A CN 109560068A CN 201711225187 A CN201711225187 A CN 201711225187A CN 109560068 A CN109560068 A CN 109560068A
Authority
CN
China
Prior art keywords
crystal grain
conducting connecting
connecting part
active surface
conductive shielding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201711225187.5A
Other languages
English (en)
Other versions
CN109560068B (zh
Inventor
江家纬
方立志
林基正
朱哲民
林俊德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Powertech Technology Inc
Original Assignee
Powertech Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Powertech Technology Inc filed Critical Powertech Technology Inc
Publication of CN109560068A publication Critical patent/CN109560068A/zh
Application granted granted Critical
Publication of CN109560068B publication Critical patent/CN109560068B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68372—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support a device or wafer when forming electrical connections thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/1183—Reworking, e.g. shaping
    • H01L2224/1184—Reworking, e.g. shaping involving a mechanical process, e.g. planarising the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73101—Location prior to the connecting process on the same surface
    • H01L2224/73103—Bump and layer connectors
    • H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

一种封装结构，其包括晶粒、多个第一导电连接件、与晶粒绝缘的第二导电连接件、重布线路层以及导电屏蔽件。晶粒包括主动面、背面以及侧壁，背面相对于主动面，侧壁将主动面连接至背面。第一导电连接件位于晶粒的主动面上，且第一导电连接件电连接至晶粒。第二导电连接件位于晶粒上且位于第一导电连接件旁边。重布线路层位于晶粒上且电连接至第一导电连接件以及第二导电连接件。导电屏蔽件耦合至重布线路层且围绕第二导电连接件以及至少部分的侧壁。晶粒与导电屏蔽件电性绝缘。一种芯片结构也被提出。

Description

封装结构及芯片结构
技术领域
本发明涉及一种封装结构及芯片结构，尤其涉及一种具有电磁干扰屏蔽(electromagnetic interference shielding；EMI shielding)的封装结构及芯片结构。
背景技术
近几年来，半导体封装技术的发展逐渐朝向体积较小、重量较轻、运作速度较快的产品迈进。然而，电磁干扰(electromagnetic interference；EMI)可能会对半导体封装的运作产生负面的影响，而热量可能会降低半导体封装的效率甚至造成损坏。因此，随着运作速度的增加以及封装尺寸的减小，传统的封装技术在提供具有电磁干扰屏蔽以及散热的半导体封装方面，受到了严重的挑战。
发明内容
本发明提供一种封装结构及芯片结构，其提供了具有可以有效控制电磁干扰的可靠结构。
本发明提供一种封装结构，其包括晶粒、多个第一导电连接件、第二导电连接件、重布线路层以及导电屏蔽件。晶粒包括主动面、背面以及侧壁，背面相对于主动面，侧壁将主动面连接至背面。第一导电连接件位于晶粒的主动面上，且第一导电连接件电连接至晶粒。第二导电连接件位于晶粒上且位于第一导电连接件旁边。第二导电连接件与晶粒电性绝缘。重布线路层位于晶粒上且电连接至第一导电连接件以及第二导电连接件。导电屏蔽件耦合至重布线路层且围绕第二导电连接件以及至少部分的侧壁。晶粒与导电屏蔽件电性绝缘。
本发明提供一种芯片结构，其包括晶粒、多个第一接垫、第二接垫以及多个导电连接件。晶粒具有主动面。第一接垫位于晶粒的主动面上。第二接垫位于晶粒的主动面上并且位于多个第一接垫旁边，第二接垫与晶粒电性绝缘。导电连接件位于晶粒的主动面上，且导电连接件电连接至第一接垫以及第二接垫。晶粒通过第一接垫电连接至导电连接件。
在本发明的一实施例中，晶粒的主动面包括中心区以及围绕中心区的周边区，第一接垫位于中心区中，且第二接垫位于周边区中。
在本发明的一实施例中，芯片结构还包括保护层。保护层暴露出晶粒的主动面，且保护层位于第二接垫以及晶粒的主动面之间，其中保护层将晶粒与第二接垫电性绝缘。
在本发明的一实施例中，芯片结构还包括介电层。介电层位于晶粒的主动面上，且介电层覆盖第一接垫以及连接至第一接垫的部分导电连接件。
在本发明的一实施例中，芯片结构还包括介电层。介电层位于晶粒的主动面上，且介电层位于导电屏蔽件的开口内。
在本发明的一实施例中，芯片结构还包括保护层。保护层位于晶粒以及导电屏蔽件之间，且保护层将晶粒与导电屏蔽件以及第二接垫电性绝缘。
基于上述，由于导电屏蔽件连接至重布线路层且围绕晶粒，所以可以在封装结构以及芯片结构中提供电磁干扰屏蔽的功能。因此，封装结构以及芯片结构可以提升屏蔽效能以及散热，而不会影响结构的可靠性(reliability)。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。
附图说明
图1A至图1G是依据本发明一实施例的封装结构的制造方法的剖面示意图。
图2是依据本发明一实施例的芯片结构的剖面示意图。
图3A至图3E是依据本发明一实施例的封装结构的制造方法的剖面示意图。
图4是依据本发明一实施例的封装结构的剖面示意图。
图5A至图5F是依据本发明一实施例的封装结构的制造方法的剖面示意图。
图6A至图6C是依据本发明一实施例的封装结构的制造方法的剖面示意图。
图7A至图7B是依据本发明一实施例的封装结构的制造方法的剖面示意图。
符号说明：
10、30、40、50、60、70：封装结构
20：芯片结构
100：晶粒
1000d、102：主动面
104：侧壁
106：背面
107、1070：第一接垫
108、1080：第二接垫
109、1090：晶种层
110、1100：保护层
1100a：开口
112、1120：第一部分
114、1140：第二部分
120、1200：介电层
200、2000：导电连接件
210、2100：第一导电连接件
220、2200：第二导电连接件
300、3000：重布线路层
310、3100：信号传输图案
320、3200：接地图案
400、4000：导电端子
600、6000：密封体
500、5000：导电屏蔽件
500a：开口
510、5100：第一导电部分
520、5200：第二导电部分
700、7000：接触接垫
1000：晶片
1001、1001'：载板
1002：去粘合层
1200、1200'：感光材料
3300：图案化介电层
1000a：第一区
1000b：第二区
1000c：沟槽
1120'：图案化保护层
1200'a：中心部分
1200'b：周边部分
6000a：顶面
CR：中心区
PR：周边区
具体实施方式
图1A至图1G是依据本发明一实施例的封装结构的制造方法的剖面示意图。请参照图1A，提供晶片1000。晶片1000可以包括多个第一区1000a以及多个第二区1000b。各个第一区1000a可以被一个第二区1000b所包围。在一些实施例中，可以从晶片1000的主动面1000d，而在晶片1000的第二区1000b上形成多个沟槽1000c。多个沟槽1000c可以通过半切割工艺(half-cut dicing process)、蚀刻工艺或其他适宜的工艺来形成。举例而言，沟槽1000c可以位于各个晶粒的两相对侧或是围绕各个晶粒，以使沟槽1000c可以于后续的工艺中有助于将晶片1000分离成单独的晶粒。
在一些实施例中，晶片1000的第二区1000b可以是电性绝缘的。举例而言，可以通过沉积工艺(例如：涂覆工艺、物理气相沉积工艺、化学气相沉积工艺)或其他适宜的工艺，将绝缘材料(未示出)共形(conformal)形成在主动面1000d以及沟槽1000c的内表面上。绝缘材料可以包括环氧树脂、无机材料(例如：氧化硅、氮化硅等)、有机聚合物材料(例如：聚酰亚胺(polyimide)，聚聚苯恶唑(polybenzoxazole)等)、光刻胶材料或其他适宜的绝缘材料。之后，绝缘材料可以被图案化以形成保护层1100的图案化保护层1120'。举例而言，部分的绝缘材料可以通过微影(lithography)以及蚀刻工艺或其他适宜的工艺移除，以形成多个开口1100a。在一些实施例中，图案化保护层1120'可以覆盖第二区1000b，并且通过开口1100a暴露出第一区1000a。
在一些其他实施例中，可以通过电镀工艺或其他适宜的工艺，以在晶片1000的主动面1000d上形成多个第一接垫1070以及多个第二接垫1080。举例而言，第一接垫1070可以形成在对应于第一区1000a的开口1100a中。在一些实施例中，第一接垫1070可以被称为凸块接垫，以在电路设计中作为传输电子信号或电源的用途。第二接垫1080可以形成在图案化保护层1120'上，并位于第二区1000b的周围区域，且远离沟槽1000c。在一些实施例中，第二接垫1080可以被称为接地接垫(ground pad)。第一接垫1070以及第二接垫1080的材质可以包括铜、铝、锡、金、镍或其他适宜的导电材料。
请参照图1B，多个导电连接件2000可以形成在晶片1000的主动面1000d上。多个导电连接件2000可以通过引线焊接(wire bonding)、电镀工艺或其他适宜的工艺来形成。举例而言，导电连接件2000可以包括多个第一导电连接件2100以及多个第二导电连接件2200，第一导电连接件2100形成在第一接垫1070上，且第二导电连接件2200形成在第二接垫1080上。换句话说，晶片1000可以通过图案化保护层1120'以与第二导电连接件2200电性绝缘。在一些实施例中，导电连接件2000可以是导电打线柱(conductive stud bump)(例如：铜导电打线柱、金导电打线柱等)或导电柱(例如铜柱、金柱等)或上述的组合。导电连接件2000可以为其他可能的形式和形状，于本发明中并不加以限制。在一些其他实施例中，第一导电连接件2100以及所对应的第一接垫1070可以通过相同的工艺和/或用相同的材料所形成。类似地，第二导电连接件2200以及所对应的第二接垫1080可以通过相同的工艺和/或用相同的材料所形成。
请参照图1C，可以在晶片1000的主动面1000d上形成感光材料1200'，感光材料1200'例如是含有环氧树脂的光刻胶材料。光刻胶材料可以通过沉积工艺(例如：涂覆工艺、物理气相沉积工艺、化学气相沉积工艺)或其他适宜的工艺形成。感光材料1200'可以包括中心部分1200'a以及周边部分1200'b，中心部分1200'a位于第一区1000a上，周边部分1200'b位于第二区1000b上且耦合至中心部分1200'a。在一些实施例中，中心部分1200'a可以包封第一导电连接件2100，且周边部分1200'b可以包封第二导电连接件2200。之后，可以对感光材料1200'进行曝光工艺。举例而言，在曝光工艺中可以使用遮罩(未示出)。值得注意的是，感光材料1200'可以包括正光刻胶或负光刻胶，只要周边部分1200'b可以被移除，且中心部分1200'a可以仍在晶片1000的主动面1000d上，以用于后续的工艺。
在一些实施例中，可以在晶片1000的主动面1000d上进行薄化工艺(例如：研磨工艺、抛光工艺或其他适宜的工艺)，以在进行曝光工艺之后减小结构的厚度。举例而言，可以移除部分包括第一导电连接件2100以及第二导电连接件2200的导电连接件2000。在进行薄化工艺之后，第一导电连接件2100远离于第一接垫1070的顶面(未标示)以及第二导电连接件2200远离于第二接垫1080的顶面(未标示)可以是共面(coplanar)。在一些其他实施例中，部分的感光材料1200'可以在减薄工艺中被移除，以使感光材料1200'远离于主动面1000d的顶面(未标示)可以与第一导电连接件2100的顶面以及第二导电连接件2200的顶面如图1C所示般地共面。在一些实施例中，在进行薄化工艺之后，感光材料1200'可以暴露出部分的第一导电连接件2100以及部分的第二导电连接件2200，以作为之后进一步的电连接。在一些其他实施例中，感光材料1200'的曝光工艺可以在薄化工艺之后进行。
请参照图1D，可以在感光材料1200'上形成重布线路层3000，以电连接至第一导电连接件2100以及第二导电连接件2200。换句话说，重布线路层3000可以形成在晶片1000的主动面1000d上。第一导电连接件2100可以将晶片1000电连接至重布线路层3000。在一些实施例中，在形成重布线路层3000期间，可以形成信号传输图案3100以及接地图案3200。信号传输图案3100以及接地图案3200可以电连接至导电连接件2000。在一些实施例中，接地图案3200可以形成在信号传输图案3100的外围。
举例而言，可以通过沉积工艺、微影以及蚀刻工艺或其他适宜的工艺，以在感光材料1200'的顶面上形成图案化的导电层(未示出)。在一些实施例中，电连接到第一导电连接件2100的部分图案化导电层可以被称为信号传输图案3100，且电连接到第二导电连接件2200的另一部分图案化导电层可以被称为接地图案3200。信号传输图案3100以及接地图案3200可以形成于相同或不同的图案化导电层中。信号传输图案3100以及接地图案3200的形成顺序于本发明中并不加以限制。
重布线路层3000可以还包括图案化介电层3300。举例而言，在形成信号传输图案3100和/或接地图案3200之后，可以在其上形成图案化介电层3300，以使信号传输图案3100和/或接地图案3200可以嵌入于图案化介电层3300中。在一些实施例中，图案化介电层3300可以形成于信号传输图案3100和/或接地图案3200之前。在一些其他实施例中，上述的步骤可以重复多次，以形成电路设计所要需的多层(multi-layered)重布线路层。最上面的图案化介电层3300可以具有开口，且开口至少暴露出部分的最上面的信号传输图案3100，以作为进一步地电连接。在一些实施例中，信号传输图案3100可以包括球下金属图案(Underbump metallurgy；UBM)，球下金属图案形成在最上面的图案化介电层3300的开口上，以用于后续的植球工艺。
在一些实施例中，多个导电端子4000可以形成在重布线路层3000的信号传输图案3100上，以使导电端子4000可以通过重布线路层3000以及第一导电连接件2100电连接至晶片1000。举例而言，导电端子4000可以包括导电球、导电柱、导电凸块或上述的组合。导电端子4000可以通过植球工艺、电镀工艺或其他适宜的工艺来形成。导电端子4000可以为其他可能的形式和形状，于本发明中并不加以限制。在一些实施例中，可以选择性地进行焊接工艺(soldering process)以及回焊工艺(reflowing process)，以提升导电端子4000与重布线路层3000之间的附着力。
请参照图1E，可以移除部分的晶片1000，以形成多个晶粒100。举例而言，可以在晶片1000相对于主动面1000d的背面(未示出)上进行研磨工艺，以移除部分的晶片1000，直到形成各别的晶粒100。可以通过其他可行的工艺来形成晶粒100。在一些实施例中，在形成晶粒100之前，可以将晶片1000上下翻转，以配置在作为暂时性支撑的载板1001上。其他合适的材料也可以作为载板1001，只要所述材料能够承载在其之上所形成的封装结构且能够承受后续的工艺即可，于本发明中并不加以限制。在一些其他实施例中，可以在载板1001上形成去粘合层1002，去粘合层1002例如是光热转换(light toheat conversion；LTHC)离型层或其他适宜材料，以于之后的工艺中提升载板1001以及重布线路层3000的离型性(releasability)。在一些其他实施例中，部分的图案化保护层1120'可以在研磨工艺时与部分的晶片1000一并移除。如此一来，图案化保护层1120'可以不是连续的膜层，以形成保护层1100的多个第一部分1120。
在一些实施例中，每个晶粒100可以包括主动面102、侧壁104以及背面106，晶粒100的主动面102可以为晶片1000的主动面1000d的一部分，侧壁104接到至主动面102，背面106相对于主动面102。保护层1100的第一部分1120可以覆盖侧壁104以及部分主动面102上，其中第二导电连接件2200位于前述的部分主动面102上。晶粒100可以通过第一导电连接件2100电连接至重布线路层3000，且通过保护层1100的第一部分1120与第二导电连接件2200电性绝缘。导电端子4000可以通过重布线路层3000以及第一导电连接件2100电连接至晶粒100。
由于在晶片1000的背面进行研磨工艺，因此可以暴露出感光材料1200'中至少一部分的周边部分1200’b。之后，可以通过显影工艺(developingprocess)移除周边部分1200'b，以使感光材料1200'的中心部分1200'a可以仍位于各个晶粒100以及重布线路层3000之间。在一些实施例中，在显影之后，覆盖第一导电连接件2100的中心部分1200'a可以被称为介电层1200。由于移除感光材料1200'的周边部分1200'b，因此可以暴露出位于第二接垫1080上的第二导电连接件2200。
请参照图1F，可以通过层压工艺(lamination process)或其他适宜的工艺，以形成保护层1100的第二部分1140，且第二部分1140覆盖各个晶粒100的背面106。第二部分1140可以连接至第一部分1120。保护层1100的第二部分1140的材质可以与保护层1100的第一部分1120的材质相同或相似。在形成第二部分1140之后，各个晶粒100可以被保护层1100电性绝缘。在一些实施例中，在形成保护层1100的第二部分1140之后，可以在重布线路层3000上形成导电屏蔽件5000，且导电屏蔽件5000共形覆盖保护层1100的第一部分1120以及第二部分1140。导电屏蔽件5000可以与晶粒100电性绝缘。在一些实施例中，导电屏蔽件5000可以覆盖位于第二接垫1080上的第二导电连接件2200。导电屏蔽件5000通过第二导电连接件2200电连接至重布线路层3000的接地图案3200，以屏蔽晶粒100而避免受到电磁干扰。在一些其他实施例中，导电屏蔽件5000可以提供放散热功能，且可以有效地排出从晶粒100所产生的热量。举例而言，导电屏蔽件5000可以包括通过注射工艺(injectingprocess)、涂布工艺或其他适宜的工艺所形成的导电材料(例如：铜、铝、锡、金、合金等类似物)。
请参照图1G，可以通过单一化工艺(singulation process)(如：切割)，并可以移除载板1001，以形成封装结构10。举例而言，可以例如将紫外光雷射、可见光或热等外部能量施加到至去粘合层1002，以移除载板1001。也可以对载板1001进行其他适宜的移除工艺。值得注意的是，在进行单一化工艺之后，相似的元件符号将用于单一化后的元件。举例而言，单一化后的介电层被称为介电层120，单一化后的第一导电连接件被称为第一导电连接件210，单一化后的重布线路层被称为重布线路层300等，诸如此类。其他单一化后的元件将依循上述相同的元件符号规则，于此不加以赘述。
在进行单一化工艺之后，封装结构10可以包括晶粒100、第一导电连接件210、第二导电连接件220、重布线路层300以及导电屏蔽件500。晶粒100具有主动面102。第一导电连接件210位于主动面102上且电连接至晶粒100。第二导电连接件220位于晶粒100上，且进一步围绕位于晶粒100上的第一导电连接件210。重布线路层300位于晶粒100上。导电屏蔽件500与重布线路层300耦合，且进一步围绕晶粒100。第二导电连接件220可以与晶粒100电性绝缘。重布线路层300可以电连接至第一导电连接件210以及第二导电连接件220。晶粒100可以与导电屏蔽件500电性绝缘。
在一些实施例中，封装结构10还可以包括保护层110、介电层120以及导电端子400。保护层110部分覆盖主动面102的周边区，并暴露出主动面102的中心区。介电层120位于晶粒100的主动面102，且包封第一导电连接件210。导电端子400位于重布线路层300远离于晶粒100的表面上。晶粒100可以通过保护层110与导电屏蔽件500以及第二导电连接件220电性绝缘。晶粒100还可以包括侧壁104以及背面106。侧壁104耦合至主动面102，且背面106相对于主动面102。举例而言，保护层110可以包括第一部分112以及第二部分114。第一部分112覆盖晶粒100的侧壁104以及部分的主动面102。第二部分114耦合至第一部分112，且覆盖晶粒100的背面106。导电屏蔽件500可以覆盖保护层110至少一部分的第一部分112以及第二部分114。导电端子400可以通过重布线路层300以及第一导电连接件210与晶粒100电连接。
在一些实施例中，重布线路层300可以包括信号传输图案310以及接地图案320。信号传输图案310耦合至第一导电连接件210。接地图案320耦合至第二导电连接件220。举例而言，晶粒100可以包括中心区CR以及围绕中心区CR的周边区PR。第一导电连接件210可以位于晶粒100的中心区CR内的主动面102上。围绕第一导电连接件210的第二导电连接件220可以位于晶粒100的周边区PR内。介电层120可以位于晶粒100的中心区CR内。封装结构10还可以包括围绕晶粒100的导电屏蔽件500，以用于提供电磁干扰屏蔽功能和/或散热功能。除此之外，封装结构10的保护层110包括第一部分112以及第二部分114，且可以电性绝缘晶粒100并提供保护。此外，在封装结构10中，由于第二导电连接件220位于在周边区PR内且耦合至接地图案320，且第一导电连接件210位于中心区CR内且耦合至信号传输图案310。如此一来，可以简化封装结构10，而使封装结构10的封装设计可以小型化。
图2是依据本发明一实施例的芯片结构的剖面示意图。请参照图2，芯片结构20的制造过程与图1A至图1G的实施例类似。芯片结构20可能需要与各种高阶元件应用(high-end device applications)以及先进前端技术节点(advanced front-end technologynode)相容，而前述的高阶元件应用以及先进前端技术节点可能需要电磁干扰屏蔽功能和/或散热功能。
举例而言，芯片结构20可以包括晶粒100、第一接垫107、第二接垫108以及导电连接件200。晶粒100具有主动面102。第一接垫107位于主动面102上。第二接垫108位于主动面102上且围绕第一接垫107。导电连接件200位于主动面102上且电连接至第一接垫107以及第二接垫108。举例而言，第二接垫108可以与晶粒100电性绝缘。晶粒100可以通过第一接垫107电连接至导电连接件200。
在一些实施例中，晶粒100的主动面102可以包括中心区CR以及围绕中心区CR的周边区PR。第一接垫107可以位于中心区CR中，且第二接垫108可以位于周边区PR中。在一些实施例中，芯片结构20可以包括部分覆盖晶粒100的保护层110。举例而言，保护层110可以位于晶粒100的主动面102以及第二接垫108之间，且位于连接于晶粒100连接于主动面102的侧壁以及导电屏蔽件500之间。在一些实施例中，介电层120可以位于晶粒100的主动面102上，且覆盖第一接垫107以及连接至第一接垫107的部分导电连接件200。在一些其他实施例中，导电屏蔽件500具有开口500a，且导电屏蔽件500可以包封且电性绝缘于晶粒100。举例而言，开口500a可以暴露出部份的主动面102，其中第一接垫107以及连接至第一接垫107的部分导电连接件200位于开口500a所暴露出的部份主动面102上。介电层120可以位于开口500a中。保护层110可以位于晶粒100和导电屏蔽件500之间，以将晶粒100以及导电屏蔽件500彼此电性绝缘。芯片结构20还包括围绕晶粒100的导电屏蔽件500，以用于提供电磁干扰屏蔽功能和/或提升散热功能。除此之外，覆盖晶粒100的保护层110可以将晶粒100与部分导电连接件200以及导电屏蔽件500电性绝缘，且还可以保护晶粒100。
图3A至图3E是依据本发明一实施例的封装结构的制造方法的剖面示意图。值得注意的是，部分的制造过程与图1A至图1B所示的制造过程相同或相似，为求简洁，于此不加以赘述。此外，感光材料1200'可以形成在晶片1000上，以于后续的曝光工艺中被曝光。形成以及曝光的工艺可以类似于图1C所示的工艺，为求简洁，于此不加以赘述。
请参照图3A，在进行感光材料1200'的曝光工艺之后，晶片可以配置在作为暂时性支撑的载板1001'上。其他合适的材料也可以作为载板1001'，只要所述材料能够承载在其之上所形成的封装结构且能够承受后续的工艺即可，于本发明中并不加以限制。在一些实施例中，去粘合层(未示出)可以位于载板1001'以及晶片之间，以提升于后续过程中的离型性。之后，可以通过例如切割工艺(dicing process)或其他适宜的分离工艺，以将晶片分离成单一的晶粒100。在一些实施例中，例如可以用将晶粒100之间的空间(未示出)扩大的方式来重组晶粒100，以用于后续的工艺。接下来，可以在相邻晶粒之间的空间中形成密封体6000，且密封体6000围绕各个晶粒100，以提升封装结构的刚性。换句话说，密封体6000可以围绕感光材料1200'的周边部分1200'b。举例而言，密封体6000可以是通过模塑工艺(molding process)所形成的模塑化合物(molding compound)。在一些实施例中，密封体6000可以是由例如是环氧树脂(epoxy)或其他适宜树脂等绝缘材料所形成。
在一些实施例中，在形成密封体6000之后，可以在密封体6000上进行薄化工艺(例如：研磨工艺、抛光工艺或其他适宜的工艺)，以减小结构的厚度。举例而言，可以在薄化工艺中移除部分包括第一导电连接件2100以及第二导电连接件2200的导电连接件2000。在一些实施例中，在进行薄化工艺之后，密封体6000的顶面6000a可以与导电连接件2000的顶面以及感光材料1200的顶面共面，其中密封体6000的顶面6000a相对于载板1001'，导电连接件2000的顶面相对于晶粒100，且感光材料1200的顶面相对于晶粒100。
请参照图3B，重布线路层3000可以包括信号传输图案3100、接地图案3200以及图案化介电层3300。信号传输图案3100耦合至第一导电连接件2100。接地图案3200耦合至第二导电连接件2200。图案化介电层3300位于密封体6000的顶面6000a上。在一些实施例中，导电端子4000可以位于重布线路层3000上，且导电端子4000可以通过重布线路层3000以及第一导电连接件2100电连接至晶粒100。换句话说，晶粒100可以利用重布线路层3000来扇出(fan out)导电端子4000。重布线路层3000以及导电端子4000的形成方式可以类似于图1D中所提及的形成方式，故于此不加以赘述。在形成导电端子4000之后，可以将载板1001'从晶粒100以及密封体6000分离。
请参照图3C，可以将晶粒100上下翻转，以配置在载板1001上。在一些实施例中，去粘合层1002可以形成于载板1001上，以用于结合至重布线路层3000。在一些其他实施例中，可以通过例如研磨工艺或其他适宜的工艺以移除部分的晶粒100，以暴露出感光材料1200'的部分的周边部分1200'b。之后，周边部分1200’b可以通过例如显影工艺移除，以形成介电层1200。介电层1200的形成方式可以类似于图1E中所提及的形成方式，故于此不加以赘述。如此一来，在进行完周边部分1200'b的移除工艺之后，密封体6000可以与介电层1200间隔开。
请参照图3D，形成保护层1100的第二部分1140，以覆盖晶粒100的背面106。在形成保护层1100的第二部分1140之后，可以在重布线路层3000上形成导电屏蔽件5000，且导电屏蔽件5000覆盖第二导电连接件2200、保护层1100的第一部分1120以及第二部分1140。保护层1100的第二部分1140以及导电屏蔽件5000的形成方式可以类似于图1F中所提及的形成方式。于此不加以赘述。在一些实施例中，密封体6000可以形成在重布线路层3000上，且在形成导电屏蔽件5000之后围绕导电屏蔽件5000。举例而言，在形成如图1F所示的导电屏蔽件5000之后，可以在晶粒100之间进行切割工艺以及重组工艺，以扩大相邻晶粒100之间的空间。密封体6000可以形成在相邻晶粒100之间的空间中，并围绕各个晶粒100。在一些替代实施例中，导电端子4000可以在形成导电屏蔽件5000之后形成。
请参照图3E，可以通过单一化工艺，并可以移除载板1001，以形成封装结构30。单一化工艺以及载板1001的移除工艺可以类似于图1G中提及的工艺。于此不加以赘述。值得注意的是，在进行单一化工艺之后，相似的元件符号将用于单一化后的元件。单一化后的元件将依循上述相同的元件符号规则，于此不加以赘述。
封装结构30以及封装结构10之间的差异在于：封装结构30的密封体600可以位于重布线路层300上，且围绕导电屏蔽件500。导电屏蔽件500可以位于密封体600以及晶粒100之间。导电屏蔽件500以及部分的重布线路层300可以位于密封体600两相对侧。换句话说，导电屏蔽件500可以覆盖密封体600的顶面以及侧面，其中侧面连接至顶面，而重布线路层300可以覆盖密封体600的底面，其中底面相对于顶面。如此一来，密封体600可以侧向地包封晶粒100以保护晶粒100。
图4是依据本发明一实施例的封装结构的剖面示意图。封装结构40的制造过程与封装结构30的制造过程类似。其差别在于：在执行单一化工艺之前，可以在导电屏蔽件上形成多个接触接垫，且接触接垫通过导电屏蔽件电连接至重布线路层。此外，密封体相对于重布线路层的表面可以被导电屏蔽件暴露。请参照图4，在进行单一化工艺之后，可以形成包括接触接垫700的封装结构40。在一些实施例中，导电屏蔽件500可以共形覆盖保护层110的第一部分112，且暴露出保护层110的第二部分114。举例而言，密封体600面向接触接垫700的顶面可以与导电屏蔽件500面向接触接垫700的表面共面。接触接垫700可以通过导电屏蔽件500以及第二导电连接件220耦合至接地图案320。接触接垫700可以在层叠封装(Package-on-Package；PoP)结构中，作为进一步电连接的接地接垫。在一些其他实施例中，接触接垫700可形成在导电屏蔽件500以及密封体600上，以覆盖导电屏蔽件500以及密封体600。接触接垫700可以与最外面的导电端子400对准，以与其他封装结构堆叠。举例而言，半导体封装结构(未示出)可以通过接触接垫700或导电端子400与封装结构30堆叠，以形成层叠封装结构。因此，产品可以具有多种可能。在一些实施例中，部分的密封体600可以部分地覆盖第二导电连接件220。
图5A至图5F是依据本发明一实施例的封装结构的制造方法的剖面示意图。请参照图5A，图5A的制造过程与图1A至图1G的制造过程类似，故详细的过程于此不加以赘述。本实施例的实施方式与图1所示的实施方式差异在于：在图5A中，晶种层1090可以共形形成在图案化保护层1120'上。举例而言，在晶片1000上形成图案化保护层1120'之后，可以通过沉积工艺、微影以及蚀刻工艺或其他适宜的工艺，以将晶种层1090共形覆盖于图案化保护层1120'上。晶种层1090的材质可以是铜、金、镍或其合金，但本发明不限于此。在一些实施例中，晶种材料(未示出)可以共形地形成在绝缘材料上。接着，晶种材料以及绝缘材料可以被图案化，以形成晶种层1090以及图案化保护层1120'。晶种层1090以及图案化保护层1120'可以暴露出晶片1000的第一区1000a。换句话说，晶种层1090可以包括对应于开口1100a的开口(未示出)。在一些其他实施例中，在形成晶种层1090之后，可以在主动面1000d上以及在开口1100a内形成第一接垫1070。第一接垫1070的材质以及形成方式可以类似于图1A中所提及的材质以及形成方式，故于此不加以赘述。
请参照图5B，导电连接件2000可以对应地形成在主动面1000d的第一区1000a以及第二区1000b上，且导电连接件2000包括第一导电连接件2100以及第二导电连接件2200。换句话说，第一导电连接件2100可以形成在第一接垫1070上，且第二导电连接件2200可以形成在晶种层1090上。第一导电连接件2100以及第二导电连接件2200的材质以及形成方式可以类似于图1B中所提及的材质以及形成方式，故于此不加以赘述。在本实施例中，晶种层1090可以提供与图1B所示的第二接垫1080相同的功能，和/或在后续工艺中形成导电屏蔽。
请参照图5C，介电层1200可以通过微影工艺形成在晶片1000的主动面1000d的第一区1000a上。举例而言，感光材料(未示出)可以形成在主动面1000d上。接着，感光材料可以通过曝光和显影工艺以图案化，而形成介电层1200。在一些实施例中，在形成介电层1200之后，相较于晶种层1090与第二导电连接件2200的整体高度和/或第一接垫1070与第一导电连接件2100的整体高度，介电层1200具有较小的厚度。
请参照图5D，导电屏蔽件5000的第一导电部分5100可以形成在主动面1000d的第二区1000b上。举例而言，可以通过电镀工艺或其他适宜的工艺，以在主动面1000d上形成导电材料(例如：铜、铝、锡、金、合金等类似物)。换句话说，可以在晶种层1090上形成导电材料。在一些实施例中，可以移除形成在第二区1000b之外的部分导电材料，以形成第一导电部分5100。在一些实施例中，可以在晶片1000的主动面1000d上进行薄化工艺(例如：研磨工艺、抛光工艺或其他适宜的工艺)，以减小结构的厚度。举例而言，可以在相同的工艺中移除部分包括第一导电连接件2100以及第二导电连接件2200的导电连接件2000、导电材料和/或部分的介电层1200。在进行薄化工艺之后，导电连接件2000远离于主动面1000d的顶面(未标示)、介电层1200的顶面(未标示)以及第一导电部分5100的顶面(未标示)可以是共面。
接着，在导电连接件2000上形成重布线路层3000，以电连接至第一导电连接件2100、第二导电连接件2200以及第一导电部分5100。在一些实施例中，导电端子4000可以形成在重布线路层3000上以电连接至信号传输图案3100。通过如此的方式，导电端子4000可以通过重布线路层3000以及第一导电连接件2100而与晶片1000电连接。重布线路层3000以及导电端子4000的形成方式可以类似于图1D中所提及的形成方式，故于此不加以赘述。
请参照图5E，可以将晶片1000上下翻转，以配置在作为暂时性支撑的载板1001上。在一些实施例中，去粘合层1002可以形成于载板1001上。载板1001以及去粘合层1002的材质可以类似于图1E中所提及的材质，故于此不加以赘述。在一些其他实施例中，部分的晶片1000可以被移除，且导电屏蔽件5000的第一导电部分5100可以被晶片1000暴露。在移除部分的晶片1000之后，可以形成多个各别的晶粒100。晶片1000的移除方式可以类似于图1E中所提及的移除方式，故于此不加以赘述。
在形成晶粒100之后，可以在晶粒100的背面106上形成保护层1100的第二部分1140。第二部分1140的形成方式可以类似于图1F中所提及的形成方式，故于此不加以赘述。在一些实施例中，在形成保护层1100的第二部分1140之后，可以通过电镀工艺或其他适宜的工艺，以在晶粒100的背面106上形成第二导电部分5200，以使第二导电部分5200连接至导电屏蔽件5000的第一导电部分5100。第二导电部分5200的材质可以与第一导电部分5100的材质相同或相似。在上述实施例或其他实施例中，导电屏蔽件5000可以包括第一导电部分5100以及第二导电部分5200，第一导电部分5100覆盖晶粒100的侧壁104以及部分的主动面102，第二导电部分5200覆盖晶粒100的背面106。举例而言，第一导电部分5100以及第二导电部分5200可以依据工艺上的需求，以相同或分离的方式形成。在一些实施例中，在形成第二导电部分5200之前，可以通过层压工艺或其他适宜的工艺，以至至少在保护层110的第二部分1140上形成金属层(未示出)。金属层可以用作晶种层，且第二导电部分5200可以形成在金属层上。
请参照图5F，可以通过单一化工艺，并可以移除载板1001，以形成封装结构50。单一化工艺以及载板1001的移除工艺可以类似于图1G中提及的工艺。于此不加以赘述。值得注意的是，在进行单一化工艺之后，相似的元件符号将用于单一化后的元件。单一化后的元件将依循上述相同的元件符号规则，于此不加以赘述。
封装结构30以及封装结构10之间的差异在于：封装结构50的晶种层109可以位于保护层110以及第二导电连接件220之间。换句话说，保护层110的第一部分112可以被晶种层109共形覆盖。导电屏蔽件500可以包括第一导电部分510以及连接至第一导电部分510的第二导电部分520，第一导电部分510覆盖保护层110的第一部分112，第二导电部分520覆盖保护层110的第二部分114。
图6A至图6C是依据本发明一实施例的封装结构的制造方法的剖面示意图。本实施例的制造方法与图5A至图5D的实施例相似，故详细的过程于此不加以赘述。请参照图6A，在进行薄化工艺但在如图5D所示的形成重布线路层之前，晶片可以被单一化以形成各别的晶粒100，且各个晶粒100在作为临时支撑的载板1001'上彼此分开配置。接着，密封体6000可以形成在相邻晶粒100之间的空间中，并围绕各个晶粒100，以作为保护。在一些实施例中，可以在密封体6000上进行薄化工艺，以减小结构的厚度。在一些其他实施例中，依据设计上的需要，可以在密封体6000的厚度减小的过程中，部分的晶粒100、位于晶粒100上的保护层1100的部分第一部分1120以及部分晶种层1090可以被移除，以暴露出在导电屏蔽件5000的第一导电部分5100中，远离于重布线路层3000的表面。举例而言，在薄化工艺之后，密封体6000远离于重布线路层3000的表面、第一导电部分5100的表面、晶粒100的背面106、第一部分1120的表面以及晶种层1090的表面可以共面。密封体6000的材质以及形成方式可以类似于图3A中所提及的材质以及形成方式，故于此不加以赘述。
接着，在密封体6000的顶面6000a上形成重布线路层3000，其中重布线路层3000包括信号传输图案3100、接地图案3200以及图案化介电层3300，以使信号传输图案3100可以耦合至第一导电连接件2100，且使接地图案3200可以耦合至第二导电连接件2200。在一些实施例中，导电端子4000可以形成在对应于晶粒100和/或密封体6000的重布线路层3000上。重布线路层3000以及导电端子4000的形成方式可以类似于图3B中所提及的形成方式，故于此不加以赘述。在形成导电端子4000之后，可以将载板1001'从晶粒100以及密封体6000分离。
请参照图6B，可以将晶粒100上下翻转，以配置在载板1001上，而使晶粒100的主动面102可以面向载板1001。在一些实施例中，去粘合层1002可以形成于载板1001上，以用于结合至重布线路层3000。在一些其他实施例中，可以通过研磨工艺以移除部分的晶粒100，以暴露出至少部分的第一导电部分5100。在进行移除工艺之后，密封体6000的表面(未示出)以及第一导电部分5100的表面(未示出)可以与晶粒100的背面106共面，其中密封体6000的表面相对于重布线路层3000，且第一导电部分5100的表面相对于重布线路层3000。
接着，可以在晶粒100的背面106上形成保护层1100的第二部分1140。第二部分1140的形成方式可以类似于图3D中所提及的形成方式，故于此不加以赘述。接着，导电屏蔽件5000的第二导电部分5200可以形成在晶粒100的背面106上，以覆盖密封体6000、晶种层1090以及保护层1100的第二部分1140，其中导电屏蔽件5000的第二导电部分5200连接至导电屏蔽件5000的第一导电部分5100。
请参照图6C，可以通过单一化工艺，并可以移除载板1001，以形成封装结构60。单一化工艺以及载板1001的移除工艺可以类似于图5F中提及的工艺。于此不加以赘述。值得注意的是，在进行单一化工艺之后，相似的元件符号将用于单一化后的元件。单一化后的元件将依循上述相同的元件符号规则，于此不加以赘述。封装结构60以及封装结构50之间的差异在于：封装结构60的密封体600可以围绕晶粒100，且位于第二导电部分520以及重布线路层300之间。换句话说，密封体600可以侧向地包封晶粒100以用于保护。导电屏蔽件500可以包括第一导电部分510以及连接至第一导电部分510的第二导电部分520，第一导电部分510覆盖保护层110的第一部分112，第二导电部分520覆盖保护层110的第二部分114。
图7A至图7B是依据本发明一实施例的封装结构的制造方法的剖面示意图。本实施例的制造方法与图6A至图6B的实施例相似，故详细的过程于此不加以赘述。请参照图7A，在形成保护层1100的第二部分1140之后，可以在第一导电部分5100上形成各个接触接垫7000的至少一部分。举例而言，接触接垫7000可围绕保护层1100的第二部分1140。在一些实施例中，所形成的接触接垫700可以与保护层1100的第二部分1140间隔开。在一些其他实施例中，接触接垫7000可以覆盖第一导电部分5100以及密封体6000。换句话说，接触接垫7000可以与最外面的导电端子4000对准，以与其他封装结构堆叠。
请参照图7B，在形成接触接垫7000之后，可以通过单一化工艺，并可以移除载板1001，以形成封装结构70。单一化工艺以及载板1001的移除工艺可以类似于图6C中提及的工艺。于此不加以赘述。值得注意的是，在进行单一化工艺之后，相似的元件符号将用于单一化后的元件。单一化后的元件将依循上述相同的元件符号规则，于此不加以赘述。
封装结构70以及封装结构60之间的差异在于：封装结构70的接触接垫700可以位在导电屏蔽件500的第一导电部分510上，以替代第二导电部分520。接触接垫700可以通过导电屏蔽件500以及第二导电连接件220耦合至接地图案320。接触接垫700可以在层叠封装结构中，作为进一步电连接的接地接垫。举例而言，半导体封装结构(未示出)可以通过接触接垫700或导电端子400与封装结构70堆叠，以形成层叠封装结构。因此，产品可以具有多种可能。
综上所述，围绕晶粒的导电屏蔽件可以提供电磁干扰屏蔽功能和/或散热功能，以形成具有电磁屏蔽和散热两者的封装结构。除此之外，保护层覆盖晶粒的第一部分以及第二部分可以将晶粒与第二导电连接件以及导电屏蔽件电性绝缘，且还可以保护晶粒。此外，在封装结构中，由于第二导电连接件位于在晶粒的周边区内且耦合至接地图案，且第一导电连接件位于晶粒的中心区内且耦合至信号传输图案。如此一来，可以简化封装结构，而使封装结构的封装设计可以小型化。此外，密封体可围绕导电屏蔽件以横向地包封晶粒。如此一来，可以提升封装结构的刚性和/或用于后续的扇出工艺。此外，位于封装结构的两相对侧上的接触接垫和/或导电端子可以提供进一步的电连接。因此，产品可以具有多种可能。
本发明的第一实施例揭示了一种封装结构。封装结构包括以下构件。晶粒，包括主动面、背面以及侧壁，所述背面相对于所述主动面，所述侧壁将所述主动面连接至所述背面。多个第一导电连接件，位于所述晶粒的所述主动面上，且所述多个第一导电连接件电连接至所述晶粒。第二导电连接件，位于所述晶粒上且围绕所述多个第一导电连接件，其中所述第二导电连接件与所述晶粒电性绝缘。重布线路层，位于所述晶粒上，其中所述重布线路层电连接至所述多个第一导电连接件以及所述第二导电连接件。导电屏蔽件，耦合至所述重布线路层且围绕所述第二导电连接件以及至少部分的所述侧壁，其中所述晶粒与所述导电屏蔽件电性绝缘。保护层，形成在所述晶粒上且暴露出所述晶粒的所述主动面，且所述保护层将所述晶粒与所述导电屏蔽件电性绝缘。所述重布线路层包括信号传输图案以及接地图案，所述多个第一导电连接件耦合至所述信号传输图案，且所述第二导电连接件电连接至所述接地图案。所述晶粒的所述主动面包括中心区以及围绕所述中心区的周边区，所述多个第一导电连接件位于所述中心区中，且所述第二导电连接件位于所述周边区中。介电层，位于所述晶粒的所述主动面上，且所述介电层覆盖所述多个第一导电连接件。多个导电端子，位于相对于所述晶粒的所述重布线路层上，且所述多个导电端子通过所述重布线路层以及所述多个第一导电连接件电连接至所述晶粒。
本发明的第二实施例揭示了一种芯片结构。芯片结构包括以下构件。晶粒，具有主动面。多个第一接垫，位于所述晶粒的所述主动面上。第二接垫，位于所述晶粒的所述主动面上并且位于所述多个第一接垫旁边，其中所述第二接垫与所述晶粒电性绝缘。多个导电连接件，位于所述晶粒的所述主动面上，且所述多个导电连接件电连接至所述多个第一接垫以及所述第二接垫，其中所述晶粒通过所述多个第一接垫电连接至所述多个导电连接件。导电屏蔽件，包封所述晶粒且与所述晶粒电性绝缘，其中所述导电屏蔽件包括暴露出部分所述主动面的开口，且于所述开口内，所述多个第一接垫以及部分所述多个导电连接件连接至所述多个第一接垫。介电层，位于所述晶粒的所述主动面上，且所述介电层位于所述导电屏蔽件的所述开口内。保护层，位于所述晶粒以及所述导电屏蔽件之间，且所述保护层将所述晶粒与所述导电屏蔽件以及所述第二接垫电性绝缘。
本发明的第三实施例揭示了一种封装结构。封装结构包括以下构件。晶粒，包括主动面、背面以及侧壁，所述背面相对于所述主动面，所述侧壁将所述主动面连接至所述背面。多个第一导电连接件，位于所述晶粒的所述主动面上，且所述多个第一导电连接件电连接至所述晶粒。第二导电连接件，位于所述晶粒上且围绕所述多个第一导电连接件，其中所述第二导电连接件与所述晶粒电性绝缘。重布线路层，位于所述晶粒上，其中所述重布线路层电连接至所述多个第一导电连接件以及所述第二导电连接件。导电屏蔽件，耦合至所述重布线路层且围绕所述第二导电连接件以及至少部分的所述侧壁，其中所述晶粒与所述导电屏蔽件电性绝缘。保护层，形成在所述晶粒上且暴露出所述晶粒的所述主动面，其中所述保护层将所述晶粒与所述导电屏蔽件以及所述第二导电连接件电性绝缘。所述保护层包括：覆盖至少部分的所述侧壁以及至少部分的所述晶粒的所述主动面的第一部分，且至少部分的所述第一部分位于所述晶粒以及所述导电屏蔽件的第一导电部分之间；以及覆盖至少部分的所述晶粒的所述背面的第二部分。密封体，位于所述重布线路层上且围绕所述导电屏蔽件，其中所述导电屏蔽位于所述密封体以及所述晶粒之间以覆盖所述晶粒以及所述密封体，且所述重布线路层还位于所述密封体上。所述重布线路层包括信号传输图案以及接地图案，所述多个第一导电连接件耦合至所述信号传输图案，且所述第二导电连接件电连接至所述接地图案。所述晶粒的所述主动面包括中心区以及围绕所述中心区的周边区，所述多个第一导电连接件位于所述中心区中，且所述第二导电连接件位于所述周边区中。介电层，位于所述晶粒的所述主动面上，其中所述介电层覆盖所述多个第一导电连接件。多个导电端子，位于所述重布线路层上且相对于所述晶粒，其中所述多个导电端子通过所述重布线路层以及所述多个第一导电连接件电连接至所述晶粒。
本发明的第四实施例揭示了一种封装结构。封装结构包括以下构件。晶粒，包括主动面、背面以及侧壁，所述背面相对于所述主动面，所述侧壁将所述主动面连接至所述背面。多个第一导电连接件，位于所述晶粒的所述主动面上，且所述多个第一导电连接件电连接至所述晶粒。第二导电连接件，位于所述晶粒上且围绕所述多个第一导电连接件，其中所述第二导电连接件与所述晶粒电性绝缘。重布线路层，位于所述晶粒上，其中所述重布线路层电连接至所述多个第一导电连接件以及所述第二导电连接件。导电屏蔽件，耦合至所述重布线路层且围绕所述第二导电连接件以及至少部分的所述侧壁，其中所述晶粒与所述导电屏蔽件电性绝缘。保护层，形成在所述晶粒上且暴露出所述晶粒的所述主动面，其中所述保护层将所述晶粒与所述导电屏蔽件以及所述第二导电连接件电性绝缘。所述保护层包括：覆盖至少部分的所述侧壁以及至少部分的所述晶粒的所述主动面的第一部分，且至少部分的所述第一部分位于所述晶粒以及所述导电屏蔽件的第一导电部分之间；以及覆盖至少部分的所述晶粒的所述背面的第二部分。密封体，位于所述重布线路层上且围绕所述导电屏蔽件，其中所述导电屏蔽位于所述密封体以及所述晶粒之间，且所述重布线路层还位于所述密封体上。多个接触接垫，位于至少部分的所述导电屏蔽件上，其中所述接触接垫通过所述导电屏蔽件电连接至所述重布线路层。所述重布线路层包括信号传输图案以及接地图案，所述多个第一导电连接件耦合至所述信号传输图案，且所述第二导电连接件电连接至所述接地图案。所述晶粒的所述主动面包括中心区以及围绕所述中心区的周边区，所述多个第一导电连接件位于所述中心区中，且所述第二导电连接件位于所述周边区中。介电层，位于所述晶粒的所述主动面上，其中所述介电层覆盖所述多个第一导电连接件。多个导电端子，位于所述重布线路层上且相对于所述晶粒，其中所述多个导电端子通过所述重布线路层以及所述多个第一导电连接件电连接至所述晶粒。
本发明的第五实施例揭示了一种封装结构。封装结构包括以下构件。晶粒，包括主动面、背面以及侧壁，所述背面相对于所述主动面，所述侧壁将所述主动面连接至所述背面。多个第一导电连接件，位于所述晶粒的所述主动面上，且所述多个第一导电连接件电连接至所述晶粒。第二导电连接件，位于所述晶粒上且围绕所述多个第一导电连接件，其中所述第二导电连接件与所述晶粒电性绝缘。重布线路层，位于所述晶粒上，其中所述重布线路层电连接至所述多个第一导电连接件以及所述第二导电连接件。导电屏蔽件，耦合至所述重布线路层且围绕所述第二导电连接件以及至少部分的所述侧壁，其中所述晶粒与所述导电屏蔽件电性绝缘。保护层，形成在所述晶粒上且暴露出所述晶粒的所述主动面，其中所述保护层将所述晶粒与所述导电屏蔽件以及所述第二导电连接件电性绝缘。晶种层，位于至少部分的所述保护层以及至少部分的所述主动面上。所述保护层包括：覆盖至少部分的所述侧壁以及至少部分的所述晶粒的所述主动面的第一部分，且至少部分的所述第一部分位于所述晶粒以及所述导电屏蔽件的第一导电部分之间；以及覆盖至少部分的所述晶粒的所述背面的第二部分，其中所述导电屏蔽件的第二导电部分连接至所述第一导电部分，且所述第二导电部分覆盖所述保护层的所述第二部分。所述重布线路层包括信号传输图案以及接地图案，所述多个第一导电连接件耦合至所述信号传输图案，且所述第二导电连接件电连接至所述接地图案。所述晶粒的所述主动面包括中心区以及围绕所述中心区的周边区，所述多个第一导电连接件位于所述中心区中，且所述第二导电连接件位于所述周边区中。介电层，位于所述晶粒的所述主动面上，其中所述介电层覆盖所述多个第一导电连接件。多个导电端子，位于所述重布线路层上且相对于所述晶粒，其中所述多个导电端子通过所述重布线路层以及所述多个第一导电连接件电连接至所述晶粒。
本发明的第六实施例揭示了一种封装结构。封装结构包括以下构件。晶粒，包括主动面、背面以及侧壁，所述背面相对于所述主动面，所述侧壁将所述主动面连接至所述背面。多个第一导电连接件，位于所述晶粒的所述主动面上，且所述多个第一导电连接件电连接至所述晶粒。第二导电连接件，位于所述晶粒上且围绕所述多个第一导电连接件，其中所述第二导电连接件与所述晶粒电性绝缘。重布线路层，位于所述晶粒上，其中所述重布线路层电连接至所述多个第一导电连接件以及所述第二导电连接件。导电屏蔽件，耦合至所述重布线路层且围绕所述第二导电连接件以及至少部分的所述侧壁，其中所述晶粒与所述导电屏蔽件电性绝缘。保护层，形成在所述晶粒上且暴露出所述晶粒的所述主动面，其中所述保护层将所述晶粒与所述导电屏蔽件以及所述第二导电连接件电性绝缘。晶种层，位于至少部分的所述保护层以及至少部分的所述主动面上。所述保护层包括：覆盖至少部分的所述侧壁以及至少部分的所述晶粒的所述主动面的第一部分，且至少部分的所述第一部分位于所述晶粒以及所述导电屏蔽件的第一导电部分之间；以及覆盖至少部分的所述晶粒的所述背面的第二部分，其中所述导电屏蔽件的第二导电部分连接至所述第一导电部分，且所述第二导电部分覆盖所述保护层的所述第二部分。密封体，位于所述重布线路层上且围绕所述导电屏蔽件，其中所述导电屏蔽位于所述密封体以及所述晶粒之间，且所述重布线路层还位于所述密封体上。所述导电屏蔽件的所述第二导电部分覆盖所述晶粒以及所述密封体。所述重布线路层包括信号传输图案以及接地图案，所述多个第一导电连接件耦合至所述信号传输图案，且所述第二导电连接件电连接至所述接地图案。所述晶粒的所述主动面包括中心区以及围绕所述中心区的周边区，所述多个第一导电连接件位于所述中心区中，且所述第二导电连接件位于所述周边区中。介电层，位于所述晶粒的所述主动面上，其中所述介电层覆盖所述多个第一导电连接件。多个导电端子，位于所述重布线路层上且相对于所述晶粒，其中所述多个导电端子通过所述重布线路层以及所述多个第一导电连接件电连接至所述晶粒。
本发明的第七实施例揭示了一种封装结构。封装结构包括以下构件。晶粒，包括主动面、背面以及侧壁，所述背面相对于所述主动面，所述侧壁将所述主动面连接至所述背面。多个第一导电连接件，位于所述晶粒的所述主动面上，且所述多个第一导电连接件电连接至所述晶粒。第二导电连接件，位于所述晶粒上且围绕所述多个第一导电连接件，重布线路层，位于所述晶粒上，其中所述重布线路层电连接至所述多个第一导电连接件以及所述第二导电连接件。导电屏蔽件，耦合至所述重布线路层且围绕所述第二导电连接件以及至少部分的所述侧壁，其中所述晶粒与所述导电屏蔽件电性绝缘。保护层，形成在所述晶粒上且暴露出所述晶粒的所述主动面，其中所述保护层将所述晶粒与所述导电屏蔽件以及所述第二导电连接件电性绝缘。晶种层，位于至少部分的所述保护层以及至少部分的所述主动面上。所述保护层包括：覆盖至少部分的所述侧壁以及至少部分的所述晶粒的所述主动面的第一部分，且至少部分的所述第一部分位于所述晶粒以及所述导电屏蔽件的第一导电部分之间；以及覆盖至少部分的所述晶粒的所述背面的第二部分，其中所述导电屏蔽件的第二导电部分连接至所述第一导电部分，且所述第二导电部分覆盖所述保护层的所述第二部分。密封体，位于所述重布线路层上且围绕所述导电屏蔽件，其中所述导电屏蔽位于所述密封体以及所述晶粒之间，且所述重布线路层还位于所述密封体上。多个接触接垫，位于至少部分的所述导电屏蔽件上，其中所述接触接垫通过所述导电屏蔽件电连接至所述重布线路层。所述重布线路层包括信号传输图案以及接地图案，所述多个第一导电连接件耦合至所述信号传输图案，且所述第二导电连接件电连接至所述接地图案。所述晶粒的所述主动面包括中心区以及围绕所述中心区的周边区，所述多个第一导电连接件位于所述中心区中，且所述第二导电连接件位于所述周边区中。介电层，位于所述晶粒的所述主动面上，其中所述介电层覆盖所述多个第一导电连接件。多个导电端子，位于所述重布线路层上且相对于所述晶粒，其中所述多个导电端子通过所述重布线路层以及所述多个第一导电连接件电连接至所述晶粒。
虽然本发明已以实施例揭示如上，然其并非用以限定本发明，任何所属技术领域中技术人员，在不脱离本发明的精神和范围内，当可作些许的更改与润饰，故本发明的保护范围当视所附的权利要求所界定者为准。

Claims (10)

1.一种封装结构，包括：
晶粒，包括主动面、背面以及侧壁，所述背面相对于所述主动面，所述侧壁将所述主动面连接至所述背面；
多个第一导电连接件，位于所述晶粒的所述主动面上，且所述多个第一导电连接件电连接至所述晶粒；
第二导电连接件，位于所述晶粒上且位于所述多个第一导电连接件旁边，其中所述第二导电连接件与所述晶粒电性绝缘；
重布线路层，位于所述晶粒上，其中所述重布线路层电连接至所述多个第一导电连接件以及所述第二导电连接件；以及
导电屏蔽件，耦合至所述重布线路层且围绕所述第二导电连接件以及至少部分的所述侧壁，其中所述晶粒与所述导电屏蔽件电性绝缘。
2.根据权利要求1所述的封装结构，还包括：
保护层，暴露出所述晶粒的所述主动面，其中所述保护层将所述晶粒与所述导电屏蔽件以及所述第二导电连接件电性绝缘。
3.根据权利要求2所述的封装结构，还包括：
晶种层，位于至少部分的所述保护层以及至少部分的所述主动面上。
4.根据权利要求2所述的封装结构，其中所述保护层包括第一部分以及第二部分，其中所述第一部分覆盖至少部分的所述侧壁以及至少部分的所述晶粒的所述主动面，且至少部分的所述第一部分位于所述晶粒以及所述导电屏蔽件的第一导电部分之间，所述第二部分覆盖至少部分的所述晶粒的所述背面。
5.根据权利要求4所述的封装结构，其中所述导电屏蔽件的第二导电部分连接至所述第一导电部分，且所述第二导电部分覆盖所述保护层的所述第二部分。
6.根据权利要求1所述的封装结构，还包括：
密封体，位于所述重布线路层上且围绕所述导电屏蔽件，其中所述导电屏蔽件位于所述密封体以及所述晶粒之间，且所述重布线路层还位于所述密封体上。
7.根据权利要求6所述的封装结构，其中部分的所述导电屏蔽件覆盖所述晶粒以及所述密封体。
8.根据权利要求6所述的封装结构，还包括：
多个接触接垫，位于至少部分的所述导电屏蔽件上，其中所述多个接触接垫通过所述导电屏蔽件电连接至所述重布线路层。
9.根据权利要求1所述的封装结构，还包括：
介电层，位于所述晶粒的所述主动面上，其中所述介电层覆盖所述多个第一导电连接件；以及
多个导电端子，位于所述重布线路层上且相对于所述晶粒，其中所述多个导电端子通过所述重布线路层以及所述多个第一导电连接件电连接至所述晶粒，其中：
所述重布线路层包括信号传输图案以及接地图案，所述多个第一导电连接件耦合至所述信号传输图案，且所述第二导电连接件电连接至所述接地图案；以及
所述晶粒的所述主动面包括中心区以及围绕所述中心区的周边区，所述多个第一导电连接件位于所述中心区中，且所述第二导电连接件位于所述周边区中。
10.一种芯片结构，包括：
晶粒，具有主动面；
多个第一接垫，位于所述晶粒的所述主动面上；
第二接垫，位于所述晶粒的所述主动面上并且位于所述多个第一接垫旁边，其中所述第二接垫与所述晶粒电性绝缘；
多个导电连接件，位于所述晶粒的所述主动面上，且所述多个导电连接件电连接至所述多个第一接垫以及所述第二接垫，其中所述晶粒通过所述多个第一接垫电连接至所述多个导电连接件；以及
导电屏蔽件，包封所述晶粒且与所述晶粒电性绝缘，其中所述导电屏蔽件包括暴露出部分所述主动面的开口，且所述多个第一接垫以及连接至所述多个第一接垫的部分所述多个导电连接件位于所述开口内。
CN201711225187.5A 2017-09-25 2017-11-29 封装结构及芯片结构 Active CN109560068B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/713,708 2017-09-25
US15/713,708 US10607860B2 (en) 2017-09-25 2017-09-25 Package structure and chip structure

Publications (2)

Publication Number Publication Date
CN109560068A true CN109560068A (zh) 2019-04-02
CN109560068B CN109560068B (zh) 2020-05-19

Family

ID=65807866

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711225187.5A Active CN109560068B (zh) 2017-09-25 2017-11-29 封装结构及芯片结构

Country Status (3)

Country Link
US (1) US10607860B2 (zh)
CN (1) CN109560068B (zh)
TW (1) TWI665775B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110854086A (zh) * 2019-11-25 2020-02-28 维沃移动通信有限公司 封装组件、电子设备及封装方法
CN113380768A (zh) * 2020-03-09 2021-09-10 南茂科技股份有限公司 芯片封装结构及其制造方法
WO2023015480A1 (zh) * 2021-08-11 2023-02-16 华为技术有限公司 扇出型芯片封装结构和制备方法
WO2023078006A1 (zh) * 2021-11-05 2023-05-11 寒武纪(西安)集成电路有限公司 加速器结构、生成加速器结构的方法及其设备
CN113380768B (zh) * 2020-03-09 2024-05-14 南茂科技股份有限公司 芯片封装结构及其制造方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10950554B2 (en) * 2018-07-16 2021-03-16 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor packages with electromagnetic interference shielding layer and methods of forming the same
CN109346415B (zh) * 2018-09-20 2020-04-28 江苏长电科技股份有限公司 封装结构选择性包封的封装方法及封装设备
US10756038B1 (en) * 2019-02-21 2020-08-25 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor package and manufacturing method thereof
WO2020185292A1 (en) * 2019-03-11 2020-09-17 Hrl Laboratories, Llc Method to protect die during metal-embedded chip assembly (meca) process
US10964616B2 (en) * 2019-06-17 2021-03-30 Advanced Semiconductor Engineering, Inc. Semiconductor package structure and method of manufacturing the same
US20220052667A1 (en) * 2020-08-14 2022-02-17 Qorvo Us, Inc. Electronic device with solder interconnect and multiple material encapsulant

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN201229937Y (zh) * 2008-07-15 2009-04-29 力成科技股份有限公司 具有非阵列凸块的倒装芯片封装结构
CN104051431A (zh) * 2013-03-14 2014-09-17 Nxp股份有限公司 具有射频屏蔽的系统、半导体器件及其制造方法
CN104137245A (zh) * 2012-02-23 2014-11-05 苹果公司 薄型、空间高效的电路屏蔽
CN105702664A (zh) * 2012-11-16 2016-06-22 日月光半导体制造股份有限公司 半导体封装构造及其制造方法
WO2017066239A1 (en) * 2015-10-12 2017-04-20 Invensas Corporation Embedded wire bond wires
CN108231743A (zh) * 2016-12-15 2018-06-29 矽格股份有限公司 晶圆级金属屏蔽封装结构及其制造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201214653A (en) 2010-09-23 2012-04-01 Siliconware Precision Industries Co Ltd Package structure capable of discharging static electricity and preventing electromagnetic wave interference
TWI452665B (zh) 2010-11-26 2014-09-11 矽品精密工業股份有限公司 具防靜電破壞及防電磁波干擾之封裝件及其製法
US9209154B2 (en) 2013-12-04 2015-12-08 Bridge Semiconductor Corporation Semiconductor package with package-on-package stacking capability and method of manufacturing the same
CN203787410U (zh) 2014-03-27 2014-08-20 江苏长电科技股份有限公司 一种高散热芯片嵌入式电磁屏蔽封装结构
US10043761B2 (en) * 2015-10-19 2018-08-07 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and manufacturing method thereof
TWI565025B (zh) 2015-10-22 2017-01-01 力成科技股份有限公司 半導體封裝體及其製作方法
US10224290B2 (en) 2015-12-24 2019-03-05 Intel Corporation Electromagnetically shielded electronic devices and related systems and methods

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN201229937Y (zh) * 2008-07-15 2009-04-29 力成科技股份有限公司 具有非阵列凸块的倒装芯片封装结构
CN104137245A (zh) * 2012-02-23 2014-11-05 苹果公司 薄型、空间高效的电路屏蔽
CN105702664A (zh) * 2012-11-16 2016-06-22 日月光半导体制造股份有限公司 半导体封装构造及其制造方法
CN104051431A (zh) * 2013-03-14 2014-09-17 Nxp股份有限公司 具有射频屏蔽的系统、半导体器件及其制造方法
WO2017066239A1 (en) * 2015-10-12 2017-04-20 Invensas Corporation Embedded wire bond wires
CN108231743A (zh) * 2016-12-15 2018-06-29 矽格股份有限公司 晶圆级金属屏蔽封装结构及其制造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110854086A (zh) * 2019-11-25 2020-02-28 维沃移动通信有限公司 封装组件、电子设备及封装方法
CN113380768A (zh) * 2020-03-09 2021-09-10 南茂科技股份有限公司 芯片封装结构及其制造方法
CN113380768B (zh) * 2020-03-09 2024-05-14 南茂科技股份有限公司 芯片封装结构及其制造方法
WO2023015480A1 (zh) * 2021-08-11 2023-02-16 华为技术有限公司 扇出型芯片封装结构和制备方法
WO2023078006A1 (zh) * 2021-11-05 2023-05-11 寒武纪(西安)集成电路有限公司 加速器结构、生成加速器结构的方法及其设备

Also Published As

Publication number Publication date
US20190096699A1 (en) 2019-03-28
CN109560068B (zh) 2020-05-19
TWI665775B (zh) 2019-07-11
US10607860B2 (en) 2020-03-31
TW201916312A (zh) 2019-04-16

Similar Documents

Publication Publication Date Title
CN109560068A (zh) 封装结构及芯片结构
US11362128B2 (en) Electronic device package and fabricating method thereof
US11776935B2 (en) Semiconductor device and method of manufacture
CN104051334B (zh) 半导体封装和封装半导体装置的方法
US10157900B2 (en) Semiconductor structure and manufacturing method thereof
TWI747127B (zh) 晶片封裝結構及其製造方法
US10276510B2 (en) Manufacturing method of package structure having conductive shield
TWI721038B (zh) 封裝結構、疊層封裝元件及其形成方法
CN109216289A (zh) 半导体装置封装以及形成半导体装置封装的方法
TW202006923A (zh) 半導體封裝及其製造方法
TW201804577A (zh) 半導體封裝
CN107424938A (zh) 封装结构及其制造方法
US9462704B1 (en) Extended landing pad substrate package structure and method
CN109727929A (zh) 半导体装置封装
CN104685624B (zh) 重组晶圆级微电子封装
TW201543583A (zh) 具有無通孔基板之積體電路封裝系統及其製造方法
TWI635579B (zh) 封裝結構及其製造方法
JP5607092B2 (ja) パッケージ構造およびその製造方法
CN109427700A (zh) 集成电路封装及其制作方法
TWI692819B (zh) 半導體封裝及其製造方法
CN114242683A (zh) 半导体封装件
KR20220030005A (ko) 반도체 패키지 및 반도체 패키지의 제조 방법
CN114334917A (zh) 电感器、半导体器件及其制造方法
CN103915397B (zh) 多裸晶、高电流晶圆级封装
KR20130016565A (ko) 반도체 패키지 및 그 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant