CN113380768B - 芯片封装结构及其制造方法 - Google Patents
芯片封装结构及其制造方法 Download PDFInfo
- Publication number
- CN113380768B CN113380768B CN202010655367.2A CN202010655367A CN113380768B CN 113380768 B CN113380768 B CN 113380768B CN 202010655367 A CN202010655367 A CN 202010655367A CN 113380768 B CN113380768 B CN 113380768B
- Authority
- CN
- China
- Prior art keywords
- metal frame
- chip
- electromagnetic shielding
- layer
- colloid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 40
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 39
- 239000002184 metal Substances 0.000 claims abstract description 112
- 229910052751 metal Inorganic materials 0.000 claims abstract description 112
- 239000000084 colloidal system Substances 0.000 claims abstract description 34
- 238000000034 method Methods 0.000 claims abstract description 28
- 238000005538 encapsulation Methods 0.000 claims abstract description 10
- 239000008393 encapsulating agent Substances 0.000 claims description 23
- 239000010410 layer Substances 0.000 description 57
- 239000000463 material Substances 0.000 description 8
- 230000000694 effects Effects 0.000 description 7
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 4
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 4
- 239000007769 metal material Substances 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 229910052742 iron Inorganic materials 0.000 description 2
- 238000000465 moulding Methods 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 208000032365 Electromagnetic interference Diseases 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 229920006336 epoxy molding compound Polymers 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052755 nonmetal Inorganic materials 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
- H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Toxicology (AREA)
- Electromagnetism (AREA)
- Health & Medical Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
本发明提供一种芯片封装结构，其包括重布线路层、芯片、封装胶体、电磁屏蔽结构以及多个导电端子。重布线路层具有第一表面与相对于第一表面的第二表面。芯片位于第一表面上。芯片具有面向重布线路层的有源面。封装胶体包封芯片。电磁屏蔽结构位于第一表面上且围绕封装胶体。电磁屏蔽结构包括金属框架与金属层，且金属框架覆盖所述封装胶体的侧壁，而金属层覆盖封装胶体的顶面。多个导电端子位于第二表面上。电磁屏蔽结构通过重布线路层与导电端子中的至少一接地端子电性连接。另提供一种芯片封装结构的制造方法。
Description
技术领域
本发明涉及一种封装结构及其制造方法，尤其涉及一种芯片封装结构及其制造方法。
背景技术
由于电子产品不断朝向小尺寸、多功能、高效能的趋势发展，使得集成电路芯片亦须符合微小化、高密度、高功率、高速的需求，因此电子信号受到电磁干扰(Electro-Magnetic Interference,EMI)的情况越来越严重。
为了避免电磁干扰的问题影响集成电路芯片使用时的稳定性，在现有的封装技术中，常常先形成单一化封装结构后，再于其上外加电磁屏蔽(EMI shielding)结构(如金属外壳)来减轻芯片所受到的电磁干扰。然而，前述制作过程很复杂，进而会产生制造成本高且制造工时长等问题。因此，如何在达到较佳的电磁屏蔽效果的同时还可以减少制造成本与缩短制造工时实已成目前亟欲解决的课题。
发明内容
本发明是针对一种芯片封装结构及其制造方法，其可以在达到较佳的电磁屏蔽效果的同时还可以减少制造成本与缩短制造工时。
根据本发明的实施例，一种芯片封装结构，其包括重布线路层、芯片、封装胶体、电磁屏蔽结构以及多个导电端子。重布线路层具有第一表面与相对于第一表面的第二表面。芯片位于第一表面上。芯片具有面向重布线路层的有源面。封装胶体包封芯片。电磁屏蔽结构位于第一表面上且围绕封装胶体。电磁屏蔽结构包括金属框架与金属层，且金属框架覆盖所述封装胶体的侧壁，而金属层覆盖封装胶体的顶面。多个导电端子位于第二表面上。电磁屏蔽结构通过重布线路层与导电端子中的至少一接地端子电性连接。
根据本发明的实施例，一种芯片封装结构的制造方法，至少包括以下步骤。提供金属框架，其中金属框架具有顶面、相对于顶面的底面以及至少一开口。配置至少一芯片于至少一开口中，其中至少一芯片具有面向至少一开口的有源面。形成封装胶体，以包封至少一芯片，其中封装胶体具有顶面以及相对于顶面的底面。形成金属层于金属框架的顶面与封装胶体的顶面上。金属框架与金属层电性连接，且金属框架与金属层构成围绕封装胶体的电磁屏蔽结构。形成重布线路层于有源面、封装胶体的底面与金属框架的底面上。形成多个导电端子于重布线路层上。电磁屏蔽结构通过重布线路层与导电端子中的至少一接地端子电性连接。
基于上述，本发明的芯片封装结构通过电磁屏蔽结构的配置可以在达到较佳的电磁屏蔽效果的同时还可以减少制造成本与缩短制造工时。具体而言，电磁屏蔽结构通过重布线路层与导电端子中的至少一接地端子电性连接，可以将电磁屏蔽结构进行接地，进而可以有效减轻芯片所受到的电磁干扰，达到较佳的电磁屏蔽效果。此外，可以使用较简易的方式，即通过将金属层形成于金属框架上，以形成围绕封装胶体与芯片的电磁屏蔽结构，省略于单一化芯片封装结构上另外配置电磁屏蔽结构的步骤，因此可以降低整体工艺的复杂度，进而可以减少芯片封装结构的制造成本与缩短制造工时。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。
附图说明
图1A至图1F是依照本发明一实施例的一种芯片封装结构的制造方法的剖面示意图；
图2是图1A的立体示意图。
附图标记说明
100:芯片封装结构；
110:载板；
110a:承载面；
120:电磁屏蔽结构；
122:金属框架；
122a:金属框架的顶面；
122b:金属框架的底面；
124:金属层；
130:芯片；
130a:芯片的有源面；
132:接垫；
140:封装胶体；
140a:封装胶体的顶面；
140b:封装胶体的底面；
140s:封装胶体的侧壁；
150:重布线路层；
150a:第一表面；
150b:第二表面；
160:导电端子；
160’:接地端子；
BS:切割道的底面；
C:空腔；
L:切割道；
OP:开口。
具体实施方式
现将详细地参考本发明的示范性实施例，示范性实施例的实例说明于附图中。只要有可能，相同元件符号在附图和描述中用来表示相同或相似部分。
本文所使用的方向用语(例如，上、下、右、左、前、后、顶部、底部)仅作为参看所绘附图使用且不意欲暗示绝对定向。
除非另有明确说明，否则本文所述任何方法绝不意欲被解释为要求按特定顺序执行其步骤。
参照本实施例的附图以更全面地阐述本发明。然而，本发明亦可以各种不同的形式体现，而不应限于本文中所述的实施例。附图中的层或区域的厚度、尺寸或大小会为了清楚起见而放大。相同或相似的参考号码表示相同或相似的元件，以下段落将不再一一赘述。
图1A至图1F是依照本发明一实施例的一种芯片封装结构的制造方法的剖面示意图。图2是图1A的立体示意图。在本实施例中，芯片封装结构100的制造方法可以包括以下步骤。
请参照图1A，可以提供载板110，其中载板110具有承载面110a。载板110的承载面110a可以是具有黏性，以用于贴附后续配置于其上的构件。其中，载板110为暂时性承载用板体，可以是由适宜的材料制作而成，所采用的材料例如是金属材料、非金属材料或硅衬底等等，且载板110的承载面110a可以具有黏着剂，但本发明不限于此。
请继续参照图1A，提供金属框架122，其中金属框架122具有顶面122a、相对于顶面122a的底面122b以及至少一开口OP。开口OP可以用于容置后续的芯片130，以通过金属框架122减轻芯片130所受到的电磁干扰。在本实施例中，可以将金属框架122配置于承载面110a上，且开口OP可以暴露出部分载板110，因此，金属框架122与载板110可以形成容置空间，但本发明不限于此。开口OP可以是暴露出部分载板110的承载面110a。金属框架122的材料例如是铁、镍、铜或其组合，金属框架122的开口OP例如是通过蚀刻工艺所形成，但本发明不限于此。金属框架122的材料与开口OP的形成方法可以视实际设计上的需求而定。
请同时参照图1A与图2，为了进一步缩短芯片封装结构100的制造工时，同时制造出多个具有电磁屏蔽功能的芯片封装结构100，金属框架122可以是具有多个开口OP，以同时容置多个芯片130，使多个芯片130可以同时进行后续工艺，但本发明不限于此。多个开口OP可以是以阵列方式排列于金属框架122上，因此，多个开口OP也可以是以阵列方式排列于载板110上。应说明的是，本发明不限制开口OP的数量与排列方式，可以视实际设计上的需求而定。
请继续参照图2，在一些实施例中，金属框架122例如是预成型金属框架。举例而言，可以先通过如蚀刻工艺形成具有开口OP的金属框架122(预成型金属框架)，再将具有开口OP的金属框架122(预成型金属框架)配置于承载面110a上，如此一来，可以进一步降低整体工艺的复杂度，进而可以进一步减少芯片封装结构100的制造成本与缩短制造工时，但本发明不限于此。
请继续参照图1A，在金属框架122具有多个开口OP的情况下，金属框架122还可以包括至少一切割道L，其中每一切割道L可以位于金属框架122的两相邻开口OP之间。切割道L的底面BS可以是高于载板110的承载面110a。换句话说，切割道L并未贯穿金属框架122，因此切割道L可以用于之后将金属框架122分离成多个部分。
请参照图1B，于开口OP中配置至少一芯片130(图1B示例性的示出三个芯片130)，其中芯片130具有面向开口OP的有源面130a。有源面130a可以是与金属框架122的底面122b实质上共面(coplanar)。在本实施例中，芯片130是以面朝下的方式配置于载板110上，其中芯片130具有设置于有源面130a上的多个接垫132，且接垫132可以是与载板110直接接触，但本发明不限于此。另一方面，芯片130的数量与开口OP的数量可以相同，且芯片130与开口OP可以是以一对一的方式配置。举例而言，一个芯片130可以对应配置于一个开口OP中。在此，芯片130可以是任何适宜的芯片。
请参照图1C，形成封装胶体140，以包封芯片130，其中封装胶体140具有顶面140a以及相对于顶面140a的底面140b。封装胶体140的材料例如是环氧模压树脂(EpoxyMolding Compound,EMC)，封装胶体140例如是通过模塑工艺所形成，但本发明不限于此。在本实施例中，部分封装胶体140可以是形成于载板110的承载面110a上，且填入开口OP与切割道L中。封装胶体140的顶面140a可以与金属框架122的顶面122a实质上共面。
请参照图1D，于金属框架122与封装胶体140上形成金属层124，以通过金属层124降低芯片130所受到的电磁干扰。举例而言，可以于金属框架122的顶面122a与封装胶体140的顶面140a上形成金属层124。金属框架122与金属层124电性连接，且金属框架122与金属层124共同构成围绕封装胶体140的电磁屏蔽结构120。如图1D所示，金属框架122与金属层124可以封盖住封装胶体140与被封装胶体140所包封的芯片130。换句话说，金属框架122可以覆盖封装胶体140的侧壁140s，而金属层124可以覆盖封装胶体140的顶面140a与切割道L。
在本实施例中，可以使用较简易的方式，即通过金属层124形成于金属框架122上形成围绕封装胶体140与芯片130的电磁屏蔽结构120，省略于单一化芯片封装结构上另外配置电磁屏蔽结构的步骤，因此可以降低整体工艺的复杂度，进而可以减少芯片封装结构100的制造成本与缩短制造工时。此外，在金属框架122具有多个开口OP的情况下，通过金属层124形成于金属框架122上可以于同一工艺中同时形成多个围绕封装胶体140与芯片130的电磁屏蔽结构120，进而可以进一步的减少芯片封装结构100的制造成本与缩短制造工时，但本发明不限于此。
进一步而言，由于金属框架122与金属层124是在不同步骤中所形成，因此金属框架122与金属层124之间可以具有介面。换句话说，金属框架122与金属层124不是于同一步骤中所形成，因此，金属框架122与金属层124构成的电磁屏蔽结构120为组装的结构，而不是一体成型的结构。
金属框架122的材料可以与金属层124的材料相同，但本发明不限于此。金属框架122的材料也可以与金属层124的材料不同。金属层124的材料例如是铁、镍、铜或其组合的单层或多层金属材料。金属层124的形成例如是通过溅镀工艺、电镀工艺或其组合所形成。
请参照图1E，于芯片130、封装胶体140与金属框架122上形成重布线路层150。举例而言，可以于芯片130的有源面130a、封装胶体140的底面140b与金属框架122的底面122b上形成重布线路层150。重布线路层150具有第一表面150a与相对于第一表面150a的第二表面150b，芯片130与电磁屏蔽结构120可以是位于第一表面150a上，其中芯片130的有源面130a可以是面向重布线路层150。进一步而言，电磁屏蔽结构120、芯片130与重布线路层150之间共同构成空腔C，而封装胶体140可以填满于空腔C内。
在本实施例中，形成重布线路层150之前，更包括移除载板110，使暴露出的芯片130的有源面130a、封装胶体140的底面140b与金属框架122的底面122b实质上共面。因此，通过载板110的应用，可以使重布线路层150形成于较平坦表面上，以提升芯片封装结构100的可靠度。载板110可以通过适宜的工艺移除，本发明不限于此。
在本实施例中，重布线路层150可以包括多个介电层以及嵌入于介电层中的多个导电层(未标示)，以将芯片130的信号重新分布出去。举例而言，如图1E所示，重布线路层150可以包括两个介电层以及两个导电层。然而，本发明对于介电层与导电层的数量并不加以限制，可以基于电路的设计而进行调整。
请继续参照图1E，于重布线路层150的第二表面150b上形成多个导电端子160且多个导电端子160中包括至少一接地端子160’，其中电磁屏蔽结构120通过重布线路层150与至少一接地端子160’连接，透过接地端子160’可以将电磁屏蔽结构120进行接地，进而可以有效减轻芯片130所受到的电磁干扰，达到较佳的电磁屏蔽效果。
请参照图1F，在形成重布线路层150后，可以进行切割或切单(singulation)工艺，以获得多个芯片封装结构100。切单工艺例如包括以旋转刀片或激光光束进行切割。举例而言，可以对金属框架122上的切割道L进行切割，以较准确地分离成多个芯片封装结构100。经过上述工艺后即可大致上完成本实施例的芯片封装结构100的制作。
综上所述，本发明的芯片封装结构通过电磁屏蔽结构的配置可以在达到较佳的电磁屏蔽效果的同时还可以减少制造成本与缩短制造工时。具体而言，电磁屏蔽结构通过重布线路层与导电端子中的至少一接地端子电性连接，可以将电磁屏蔽结构进行接地，进而可以有效减轻芯片所受到的电磁干扰，达到较佳的电磁屏蔽效果。此外，可以使用较简易的方式，即通过将金属层形成于金属框架上，以形成围绕封装胶体与芯片的电磁屏蔽结构，省略于单一化芯片封装结构上另外配置电磁屏蔽结构的步骤，因此可以降低整体工艺的复杂度，进而可以减少芯片封装结构的制造成本与缩短制造工时。另一方面，在金属框架具有多个开口的情况下，通过金属层形成于金属框架上可以于同一工艺中同时形成多个围绕封装胶体与芯片的电磁屏蔽结构，进而可以进一步的减少芯片封装结构的制造成本与缩短制造工时。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。
Claims (11)
1.一种芯片封装结构，其特征在于，包括：
重布线路层，具有第一表面与相对于所述第一表面的第二表面；
芯片，位于所述第一表面上，其中所述芯片具有面向所述重布线路层的有源面；
封装胶体，包封所述芯片；
电磁屏蔽结构，位于所述第一表面上且围绕所述封装胶体，其中所述电磁屏蔽结构包括金属框架与金属层，且所述金属框架覆盖所述封装胶体的外侧壁，而所述金属层覆盖所述封装胶体的顶面，使得所述封装胶体仅位于所述电磁屏蔽结构围绕出的空间内；以及
多个导电端子，位于所述第二表面上，其中所述电磁屏蔽结构通过所述重布线路层与所述多个导电端子中的至少一接地端子电性连接。
2.根据权利要求1所述的芯片封装结构，其特征在于，所述电磁屏蔽结构、所述芯片与所述重布线路层之间具有空腔，所述封装胶体位于所述空腔。
3.根据权利要求1所述的芯片封装结构，其特征在于，所述金属框架与所述金属层之间具有介面。
4.一种芯片封装结构的制造方法，包括：
提供金属框架，其中所述金属框架具有顶面、相对于所述顶面的底面以及至少一开口；
配置至少一芯片于所述至少一开口中，其中所述至少一芯片具有面向所述至少一开口的有源面；
形成封装胶体，以包封所述至少一芯片，其中所述封装胶体具有顶面以及相对于所述顶面的底面；
形成金属层于所述金属框架的所述顶面与所述封装胶体的所述顶面上，其中所述金属框架与所述金属层电性连接，且所述金属框架与所述金属层构成围绕所述封装胶体的电磁屏蔽结构，其中所述金属框架覆盖所述封装胶体的外侧壁，而所述金属层覆盖所述封装胶体的顶面，使得所述封装胶体仅位于所述电磁屏蔽结构围绕出的空间内；
形成重布线路层于所述有源面、所述封装胶体的所述底面与所述金属框架的所述底面上；以及
形成多个导电端子于所述重布线路层上，其中所述电磁屏蔽结构通过所述重布线路层与所述多个导电端子中的至少一接地端子电性连接。
5.根据权利要求4所述的芯片封装结构的制造方法，其特征在于，还包括：
提供载板，其中所述载板具有承载面；
配置所述金属框架于所述承载面上，所述金属框架的所述至少一开口暴露出部分所述载板。
6.根据权利要求5所述的芯片封装结构的制造方法，其特征在于，形成所述重布线路层之前还包括移除所述载板，使暴露出的所述有源面、所述封装胶体的所述底面与所述金属框架的所述底面实质上共面。
7.根据权利要求5所述的芯片封装结构的制造方法，其特征在于，所述金属框架是预成型金属框架。
8.根据权利要求5所述的芯片封装结构的制造方法，其特征在于，所述至少一开口为多个开口，且所述多个开口以阵列方式排列于所述载板上。
9.根据权利要求8所述的芯片封装结构的制造方法，其特征在于，还包括：
至少一切割道，其中每一所述至少一切割道位于所述金属框架的两相邻所述多个开口之间，且部分所述封装胶体填入所述至少一切割道中。
10.根据权利要求9所述的芯片封装结构的制造方法，其特征在于，所述金属层覆盖所述至少一切割道。
11.根据权利要求4所述的芯片封装结构的制造方法，每一所述至少一芯片对应配置于每一所述至少一开口中。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW109107698 | 2020-03-09 | ||
| TW109107698A TWI720839B (zh) | 2020-03-09 | 2020-03-09 | 晶片封裝結構及其製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113380768A CN113380768A (zh) | 2021-09-10 |
| CN113380768B true CN113380768B (zh) | 2024-05-14 |
Family
ID=76035833
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010655367.2A Active CN113380768B (zh) | 2020-03-09 | 2020-07-09 | 芯片封装结构及其制造方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN113380768B (zh) |
| TW (1) | TWI720839B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI804094B (zh) * | 2021-12-09 | 2023-06-01 | 南茂科技股份有限公司 | 晶片封裝結構及其製造方法 |
| TWI826091B (zh) * | 2022-11-01 | 2023-12-11 | 矽品精密工業股份有限公司 | 電子封裝件及其製法 |
| TWI826277B (zh) * | 2023-03-02 | 2023-12-11 | 立錡科技股份有限公司 | 封裝方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1774804A (zh) * | 2003-04-15 | 2006-05-17 | 波零公司 | 用于电子元件封装的emi屏蔽 |
| CN105514150A (zh) * | 2016-01-22 | 2016-04-20 | 英麦科（厦门）微电子科技有限公司 | 一种防止开裂的晶圆结构及划片方法 |
| KR20170138604A (ko) * | 2016-06-07 | 2017-12-18 | 주식회사 네패스 | 반도체 패키지 및 이의 제조 방법 |
| CN109560068A (zh) * | 2017-09-25 | 2019-04-02 | 力成科技股份有限公司 | 封装结构及芯片结构 |
| CN110444539A (zh) * | 2018-05-03 | 2019-11-12 | 三星电子株式会社 | 半导体封装件 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20100110656A1 (en) * | 2008-10-31 | 2010-05-06 | Advanced Semiconductor Engineering, Inc. | Chip package and manufacturing method thereof |
| CN106816431B (zh) * | 2015-11-30 | 2019-08-30 | 讯芯电子科技（中山）有限公司 | 一种电磁屏蔽封装结构及其制造方法 |
| KR102098592B1 (ko) * | 2018-07-05 | 2020-04-08 | 삼성전자주식회사 | 반도체 패키지 |
| JP7106753B2 (ja) * | 2018-09-04 | 2022-07-26 | 中芯集成電路（寧波）有限公司 | ウェハレベルパッケージング方法及びパッケージング構造 |
-
2020
- 2020-03-09 TW TW109107698A patent/TWI720839B/zh active
- 2020-07-09 CN CN202010655367.2A patent/CN113380768B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1774804A (zh) * | 2003-04-15 | 2006-05-17 | 波零公司 | 用于电子元件封装的emi屏蔽 |
| CN105514150A (zh) * | 2016-01-22 | 2016-04-20 | 英麦科（厦门）微电子科技有限公司 | 一种防止开裂的晶圆结构及划片方法 |
| KR20170138604A (ko) * | 2016-06-07 | 2017-12-18 | 주식회사 네패스 | 반도체 패키지 및 이의 제조 방법 |
| CN109560068A (zh) * | 2017-09-25 | 2019-04-02 | 力成科技股份有限公司 | 封装结构及芯片结构 |
| CN110444539A (zh) * | 2018-05-03 | 2019-11-12 | 三星电子株式会社 | 半导体封装件 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113380768A (zh) | 2021-09-10 |
| TWI720839B (zh) | 2021-03-01 |
| TW202135245A (zh) | 2021-09-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN113380768B (zh) | 芯片封装结构及其制造方法 | |
| US10714431B2 (en) | Semiconductor packages with electromagnetic interference shielding | |
| US7629199B2 (en) | Method for fabricating semiconductor package with build-up layers formed on chip | |
| US10453762B2 (en) | Shielded fan-out packaged semiconductor device and method of manufacturing | |
| CN109560068B (zh) | 封装结构及芯片结构 | |
| US9449946B2 (en) | Semiconductor device and manufacturing method thereof | |
| US20110127654A1 (en) | Semiconductor Package and Manufacturing Methods Thereof | |
| CN110098130B (zh) | 一种系统级封装方法及封装器件 | |
| CN108735716B (zh) | 封装结构 | |
| US6876087B2 (en) | Chip scale package with heat dissipating part | |
| CN111146177A (zh) | 半导体封装件 | |
| US10910286B2 (en) | Wafer-level system-in-package packaging method and package structure thereof | |
| CN111613541A (zh) | 半导体装置和制造半导体装置的方法 | |
| CN111199927A (zh) | 封装模块 | |
| CN114566487A (zh) | 封装结构及其制造方法 | |
| US11837537B2 (en) | Fan-out semiconductor package | |
| CN112397462B (zh) | 半导体封装结构及其制造方法 | |
| US10269718B2 (en) | Rectangular semiconductor package and a method of manufacturing the same | |
| CN114566489A (zh) | 一种具有电磁屏蔽功能的扇出型封装结构及封装方法 | |
| CN110875281A (zh) | 晶圆级系统封装方法以及封装结构 | |
| US20230369161A1 (en) | Semiconductor Device and Method for Manufacturing the Same | |
| KR100319400B1 (ko) | 반도체패키지및그제조방법 | |
| CN216958002U (zh) | 电子元件 | |
| KR20110030090A (ko) | 반도체 패키지 및 그 제조방법 | |
| US20230142196A1 (en) | Semiconductor package and method of fabricating the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |