CN110444539A - 半导体封装件 - Google Patents

半导体封装件 Download PDF

Info

Publication number
CN110444539A
CN110444539A CN201811581373.7A CN201811581373A CN110444539A CN 110444539 A CN110444539 A CN 110444539A CN 201811581373 A CN201811581373 A CN 201811581373A CN 110444539 A CN110444539 A CN 110444539A
Authority
CN
China
Prior art keywords
via hole
hole
semiconductor package
package part
supporting member
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811581373.7A
Other languages
English (en)
Other versions
CN110444539B (zh
Inventor
郑景文
金哲奎
金硕焕
李京虎
朴成桓
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN110444539A publication Critical patent/CN110444539A/zh
Application granted granted Critical
Publication of CN110444539B publication Critical patent/CN110444539B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/315—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the encapsulation having a cavity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02331—Multilayer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02333—Structure of the redistribution layers being a bump
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02377—Fan-in arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02381—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明提供一种半导体封装件，所述半导体封装件包括：支撑构件，具有第一表面和第二表面并具有通孔；用于屏蔽的第一金属层，设置在所述通孔的内侧壁以及所述支撑构件的所述第一表面和所述第二表面上；连接构件，设置在所述支撑构件的所述第一表面上，并具有重新分布层；半导体芯片，设置在所述通孔中；包封剂，密封位于所述通孔中的所述半导体芯片，并覆盖所述支撑构件的所述第二表面；用于屏蔽的第二金属层，设置在所述包封剂上，并通过穿透所述包封剂的连接槽过孔连接到所述用于屏蔽的第一金属层；以及加强过孔，设置在所述支撑构件的与所述连接槽过孔重叠的区域中，并连接到所述用于屏蔽的第一金属层。

Description

半导体封装件
本申请要求于2018年5月3日在韩国知识产权局提交的第10-2018-0051379号韩国专利申请的优先权的权益，该韩国专利申请的全部内容通过引用包含于此。
技术领域
本公开涉及一种半导体封装件。
背景技术
随着移动显示器的尺寸增大，需要增大的电池容量。由于由电池所占据的面积会因为电池容量的增大而增加，因此需要减小印刷电路板(PCB)的尺寸。结果，由于组件的安装面积减小，因此对模块化持续存在兴趣。
作为根据现有技术的用于安装多个组件的技术，例证了板上芯片(COB)技术。COB是使用表面安装技术(SMT)将各个无源组件和半导体封装件安装在印刷电路板上的方法。然而，根据组件之间的最小间隔，可能存在需要大的安装面积的问题，组件之间的电磁干扰(EMI)高，并且由于半导体芯片和无源组件之间的相对长的距离而使得电噪声增大。
同时，在小型化的半导体封装件中，由于结构刚性的降低导致关于来自外部源的热载荷和/或机械冲击的可靠性问题非常显著，并且对于改善可靠性的封装结构的设计非常重要。
发明内容
本公开的一方面提供一种能够改善连接在组件之间的EMI屏蔽结构的可靠性的半导体封装件。
根据本公开的一方面，一种半导体封装件包括：支撑构件，具有彼此背对的第一表面和第二表面并具有通孔；用于屏蔽的第一金属层，设置在所述通孔的内侧壁以及所述支撑构件的所述第一表面和所述第二表面上；连接构件，设置在所述支撑构件的所述第一表面上，并具有重新分布层；半导体芯片，设置在所述通孔中，并具有连接到所述重新分布层的连接焊盘；包封剂，密封位于所述通孔中的所述半导体芯片，并覆盖所述支撑构件的所述第二表面；用于屏蔽的第二金属层，设置在所述包封剂上，并通过穿透所述包封剂的连接槽过孔连接到所述用于屏蔽的第一金属层；以及加强过孔，设置在所述支撑构件的与所述连接槽过孔重叠的区域中，并连接到所述用于屏蔽的第一金属层。
根据本公开的一方面，一种半导体封装件包括：支撑构件，具有彼此背对的第一表面和第二表面，并具有第一通孔和第二通孔；用于屏蔽的第一金属层，至少设置在所述第二通孔的内侧壁以及所述支撑构件的所述第一表面和所述第二表面上；连接构件，设置在所述支撑构件的所述第一表面上，并具有重新分布层；半导体芯片，设置在所述第一通孔中，并具有连接到所述重新分布层的连接焊盘；至少一个无源组件，设置在所述第二通孔中，并具有连接到所述重新分布层的连接端子；包封剂，密封所述半导体芯片和所述至少一个无源组件，并覆盖所述支撑构件的所述第二表面；用于屏蔽的第二金属层，设置在所述包封剂上；连接槽过孔，穿透所述包封剂，以将所述用于屏蔽的第一金属层连接到所述用于屏蔽的第二金属层，并且在与所述支撑构件的厚度方向垂直的平面图中围绕所述第一通孔和所述第二通孔；以及加强过孔，设置在所述支撑构件的与所述连接槽过孔重叠的区域的至少一部分中并连接到所述用于屏蔽的第一金属层。
附图说明
通过下面结合附图进行的详细描述，本公开的以上和其他方面、特征和优点将被更清楚地理解，在附图中：
图1是示出电子装置系统的示例的示意性框图；
图2是示出电子装置的示例的示意性透视图；
图3A和图3B是示出扇入型半导体封装件在被封装之前和封装之后的状态的示意性截面图；
图4是示出扇入型半导体封装件的封装工艺的示意性截面图；
图5是示出扇入型半导体封装件安装在中介基板上并且最终安装在电子装置的主板上的情况的示意性截面图；
图6是示出扇入型半导体封装件嵌入在中介基板中并且最终安装在电子装置的主板上的情况的示意性截面图；
图7是示出扇出型半导体封装件的示意性截面图；
图8是示出扇出型半导体封装件安装在电子装置的主板上的情况的示意性截面图；
图9是根据本公开的示例性实施例的半导体封装件的示意性截面图；
图10是沿I-I′线截取的图9中所示的半导体封装件的平面图；
图11A和图11B是示出根据本公开的各种示例性实施例的半导体封装件的平面图；
图12A和图12B是示出根据本公开的各种示例性实施例的半导体封装件的截面图；
图13和图14是根据本公开的示例性实施例的半导体封装件的截面图和平面图；以及
图15和图16是根据本公开的示例性实施例的半导体封装件的截面图和平面图。
具体实施方式
在下文中，将参照附图如下描述本公开的实施例。
然而，本公开可以以许多不同的形式例证，并且不应被解释为局限于这里所阐述的具体实施例。更确切的说，提供这些实施例以使本公开将是彻底的和完整的，并将要把本公开的范围充分地传达给本领域技术人员。
在整个说明书中，将理解的是，当诸如层、区域或晶圆(基板)的元件被称为“位于”另一元件“上”、“连接到”另一元件或“结合到”另一元件时，该元件可直接“位于”另一元件“上”、“连接到”另一元件或“结合到”另一元件，或者可存在介于两者之间的其他元件。相比之下，当元件被称为为“直接位于”另一元件“上”、“直接连接到”另一元件或“直接结合到”另一元件时，可能不存在介于两者之间的其他元件或层。同样的标号始终指示同样的元件。如这里所使用的，术语“和/或”包括相关所列项中的任意一个或者任意两个或更多个的任意组合。
将显而易见的是，虽然可在这里使用“第一”、“第二”、“第三”等的术语来描述各种构件、组件、区域、层和/或部分，但是任何这样的构件、组件、区域、层和/或部分不应受这些术语的限制。这些术语仅用于将一个构件、组件、区域、层或部分与另一构件、组件、区域、层或部分区分开。因而，在不脱离示例性实施例的教导的情况下，下面论述的第一构件、组件、区域、层或部分也可被称为第二构件、组件、区域、层或部分。
为了易于描述，这里可使用诸如“上方”、“上面”、“下方”以及“下面”等的空间相关术语来描述如附图中所示的一个元件相对于其他元件的关系。将理解的是，空间相关术语意图包含除了附图中所描绘的方位以外装置在使用或操作中的不同方位。例如，如果附图中的装置翻转，则描述为相对于其他元件位于“上方”或“上面”的元件于是将相对于其他元件位于“下方”或“下面”。因而，术语“上方”可根据附图的具体方向而包括“上方”和“下方”两种方位。装置可以以其他方式(旋转90度或处于其他方位)定位，并且可对这里使用的空间相关描述符做出相应解释。
这里使用的术语仅用于描述具体实施例，本公开不受此限制。除非上下文另外清楚地指出，否则如在这里所使用的单数形式也意图包括复数形式。还将理解的是，当在本说明书中使用术语“包含”和/或“包括”时，指定存在所陈述的特征、整数、步骤、操作、构件、元件和/或它们的组，但不排除存在或添加一个或更多个其他特征、整数、步骤、操作、构件、元件和/或它们的组。
在下文中，将参照示出本公开的实施例的示意图描述本公开的实施例。在附图中，例如，由于制造技术和/或公差，可估计所示出的形状的变形。因此，本公开的实施例不应解释为局限于这里所示的区域的具体形状，例如，包括在制造时导致的形状的改变。接下来的实施例也可单独构成、组合构成或部分组合构成。
下面描述的本公开的内容可具有各种构造并且在此仅提出所需的构造，但不限于此。
将在下文中参照附图描述本公开的实施例。为清楚起见，夸大了附图中示出的组件的形状或尺寸。
电子装置
图1是示出电子装置系统的示例的示意性框图。
参照图1，电子装置1000可将主板1010容纳在其中。主板1010可包括物理连接或者电连接到其的芯片相关组件1020、网络相关组件1030、其他组件1040等。这些组件可通过各种信号线1090连接到以下将描述的其他组件。
芯片相关组件1020可包括：存储器芯片，诸如易失性存储器(例如，动态随机存取存储器(DRAM))、非易失性存储器(例如，只读存储器(ROM))、闪存等；应用处理器芯片，诸如中央处理器(例如，中央处理单元(CPU))、图形处理器(例如，图形处理单元(GPU))、数字信号处理器、密码处理器、微处理器、微控制器等；以及逻辑芯片，诸如模拟数字转换器、专用集成电路(ASIC)等。然而，芯片相关组件1020不限于此，并且可包括其他类型的芯片相关组件。此外，芯片相关组件1020可彼此组合。
网络相关组件1030可包括被指定为根据诸如以下的协议操作的组件：无线保真(Wi-Fi)(电工电子工程师协会(IEEE)802.11族等)、全球微波接入互操作性(WiMAX)(IEEE802.16族等)、IEEE 802.20、长期演进(LTE)、演进数据最优化(Ev-DO)、高速分组接入+(HSPA+)、高速下行链路分组接入+(HSDPA+)、高速上行链路分组接入+(HSUPA+)、增强型数据GSM环境(EDGE)、全球移动通信系统(GSM)、全球定位系统(GPS)、通用分组无线业务(GPRS)、码分多址(CDMA)、时分多址(TDMA)、数字增强型无绳电信(DECT)、蓝牙、3G协议、4G协议和5G协议以及在上述协议之后指定的任意其他无线协议和有线协议。然而，网络相关组件1030不限于此，还可包括被指定为根据各种其他无线标准或协议或者有线标准或协议操作的组件。此外，网络相关组件1030可与上述芯片相关组件1020一起彼此组合。
其他组件1040可包括高频电感器、铁氧体电感器、功率电感器、铁氧体磁珠、低温共烧陶瓷(LTCC)、电磁干扰(EMI)滤波器、多层陶瓷电容器(MLCC)等。然而，其他组件1040不限于此，而是还可包括用于各种其他目的的无源组件等。此外，其他组件1040可与上述芯片相关组件1020或网络相关组件1030一起彼此组合。
根据电子装置1000的类型，电子装置1000包括可物理连接或电连接到主板1010或者可不物理连接或电连接到主板1010的其他组件。这些其他组件可包括例如相机1050、天线1060、显示器1070、电池1080、音频编解码器(未示出)、视频编解码器(未示出)、功率放大器(未示出)、指南针(未示出)、加速计(未示出)、陀螺仪(未示出)、扬声器(未示出)、大容量存储单元(例如，硬盘驱动器)(未示出)、光盘(CD)驱动器(未示出)、数字通用光盘(DVD)驱动器(未示出)等。然而，这些其他组件不限于此，而是还可根据电子装置1000的类型等而包括用于各种目的的其他组件。
电子装置1000可以是智能电话、个人数字助理(PDA)、数字摄像机、数码相机、网络系统、计算机、监视器、平板PC、膝上型PC、上网本PC、电视机、视频游戏机、智能手表、汽车组件等。然而，电子装置1000不限于此，并且可以是能够处理数据的任意其他电子装置。
图2是示出电子装置的示例的示意性透视图。
参照图2，半导体封装件可在如上所述的各种电子装置1000中用于各种目的。例如，母板1110可容纳在智能电话1100的主体1101中，并且各种电子组件1120可物理连接或者电连接到母板1110。另外，可物理连接或电连接到母板1110或者可不物理连接或电连接到母板1110的其他组件(诸如，相机模块1130)可容纳在主体1101中。电子组件1120中的一些可以是芯片相关组件，半导体封装件100可以是例如所述芯片相关组件中的应用处理器，但不限于此。电子装置不必然地局限于智能电话1100，而可以是如上所述的其他电子装置。
半导体封装件
通常，半导体芯片中集成了大量的微电子电路。然而，半导体芯片本身可能无法用作成品的半导体产品，并且可能会由于外部的物理冲击或者化学冲击而损坏。因此，半导体芯片本身可能不会被使用，而半导体芯片可被封装并且在封装的状态下在电子装置等中使用。
这里，就电连接而言，由于半导体芯片和电子装置的主板之间的电路宽度存在差异，因此需要半导体封装。详细地，半导体芯片的连接焊盘的尺寸和半导体芯片的连接焊盘之间的间距非常细小，而在电子装置中使用的主板的组件安装焊盘的尺寸和主板的组件安装焊盘之间的间距显著大于半导体芯片的连接焊盘的尺寸和半导体芯片的连接焊盘之间的间距。因此，可能难以将半导体芯片直接安装在主板上，并且需要用于缓解半导体芯片和主板之间的电路宽度的差异的封装技术。
通过封装技术制造的半导体封装件可根据其结构和目的而分为扇入型半导体封装件和扇出型半导体封装件。
在下文中，将参照附图更详细地描述扇入型半导体封装件和扇出型半导体封装件。
扇入型半导体封装件
图3A和图3B是示出扇入型半导体封装件在被封装之前和封装之后的状态的示意性截面图，图4是示出扇入型半导体封装件的封装工艺的示意性截面图。
参照图3A、图3B和图4，半导体芯片2220可以是例如处于裸态的集成电路(IC)，并且包括：主体2221，包括硅(Si)、锗(Ge)、砷化镓(GaAs)等；连接焊盘2222，形成在主体2221的一个表面上，并且包括诸如铝(Al)等的导电材料；以及诸如氧化物层、氮化物层等的钝化层2223，形成在主体2221的一个表面上并且覆盖连接焊盘2222的至少部分。在这种情况下，由于连接焊盘2222可能非常小，因此可能会难以将集成电路(IC)安装在中等尺寸等级的印刷电路板(PCB)以及电子装置的主板等上。
因此，根据半导体芯片2220的尺寸，可在半导体芯片2220上形成连接构件2240，以使连接焊盘2222重新分布。连接构件2240可通过如下步骤形成：使用诸如光可成像介电(PID)树脂的绝缘材料在半导体芯片2220上形成绝缘层2241，形成使连接焊盘2222暴露的通路孔2243h，然后形成布线图案2242和过孔2243。然后，可形成保护连接构件2240的钝化层2250，可形成开口2251，并且可形成凸块下金属层2260等。也就是说，可通过一系列工艺制造包括例如半导体芯片2220、连接构件2240、钝化层2250和凸块下金属层2260的扇入型半导体封装件2200。
如上所述，扇入型半导体封装件可具有半导体芯片的所有的连接焊盘(例如，输入/输出(I/O)端子)设置在半导体芯片的内部的封装件形式，可具有优异的电特性，并且可按照低成本生产。因此，安装在智能电话中的许多元件已经按照扇入型半导体封装件形式来制造。详细地，安装在智能电话中的许多元件已经被开发为在具有紧凑的尺寸的同时实现快速的信号传输。
然而，在扇入型半导体封装件中，由于所有的I/O端子需要设置在扇入型半导体封装件的内部，因此扇入型半导体封装件具有很大的空间局限性。因此，难以将此结构应用于具有大量的I/O端子的半导体芯片或者具有紧凑尺寸的半导体芯片。另外，由于上述缺点，可能无法在电子装置的主板上直接安装和使用扇入型半导体封装件。这里，即使在半导体芯片的I/O端子的尺寸和半导体芯片的I/O端子之间的间距通过重新分布工艺被增大的情况下，半导体芯片的I/O端子的尺寸和半导体芯片的I/O端子之间的间距可能仍不足以将扇入型半导体封装件直接安装在电子装置的主板上。
图5是示出扇入型半导体封装件安装在中介基板上并且最终安装在电子装置的主板上的情况的示意性截面图，图6是示出扇入型半导体封装件嵌入在中介基板中并且最终安装在电子装置的主板上的情况的示意性截面图。
参照图5和图6，在扇入型半导体封装件2200中，半导体芯片2220的连接焊盘2222(即，I/O端子)可通过中介基板2301重新分布，并且在扇入型半导体封装件2200安装在中介基板2301上的状态下，扇入型半导体封装件2200可最终安装在电子装置的主板2500上。在这种情况下，低熔点金属或合金球2270等可通过底部填充树脂2280等固定，并且半导体芯片2220的外侧可利用包封剂2290等覆盖。可选地，扇入型半导体封装件2200可嵌入在单独的中介基板2302中，在扇入型半导体封装件2200嵌入在中介基板2302中的状态下，半导体芯片2220的连接焊盘2222(即，I/O端子)可通过中介基板2302重新分布，并且扇入型半导体封装件2200可最终安装在电子装置的主板2500上。
如上所述，可能会难以在电子装置的主板上直接安装和使用扇入型半导体封装件。因此，扇入型半导体封装件可安装在单独的中介基板上然后通过封装工艺安装在电子装置的主板上，或者可在扇入型半导体封装件嵌入在中介基板中的状态下在电子装置的主板上安装和使用扇入型半导体封装件。
扇出型半导体封装件
图7是示出扇出型半导体封装件的示意性截面图。
参照图7，在扇出型半导体封装件2100中，例如，半导体芯片2120的外侧可通过包封剂2130保护，并且半导体芯片2120的连接焊盘2122可通过连接构件2140重新分布到半导体芯片2120的外部。在这种情况下，可在连接构件2140上进一步形成钝化层2150，并且可在钝化层2150的开口中进一步形成凸块下金属层2160。低熔点金属或合金球2170可进一步形成在凸块下金属层2160上。半导体芯片2120可以是包括主体2121、连接焊盘2122、钝化层(未示出)等的集成电路(IC)。连接构件2140可包括：绝缘层2141；重新分布层2142，形成在绝缘层2141上；以及过孔2143，使连接焊盘2122和重新分布层2142彼此电连接。
在如上所述的制造工艺中，在包封剂2130形成在半导体芯片2120的外部之后，可设置连接构件2140。在这种情况下，由于在密封半导体芯片2120之后执行形成连接构件2140，因此连接到重新分布层的过孔2143可形成为具有朝向半导体芯片2120变小的宽度(见放大区域)。
如上所述，扇出型半导体封装件可具有半导体芯片的I/O端子通过形成在半导体芯片上的连接构件重新分布并且设置在半导体芯片的外部的形式。如上所述，在扇入型半导体封装件中，半导体芯片的所有的I/O端子需要设置在半导体芯片的内部。因此，当半导体芯片的尺寸减小时，球的尺寸和节距需要减小，使得在扇入型半导体封装件中可能无法使用标准化的球布局。另一方面，如上所述，扇出型半导体封装件具有半导体芯片的I/O端子通过形成在半导体芯片上的连接构件重新分布并且设置在半导体芯片的外部的形式。因此，即使在半导体芯片的尺寸减小的情况下，在扇出型半导体封装件中仍可按照原样使用标准化的球布局，使得扇出型半导体封装件可在不使用单独的中介基板的情况下安装在电子装置的主板上，如下所述。
图8是示出扇出型半导体封装件安装在电子装置的主板上的情况的示意性截面图。
参照图8，扇出型半导体封装件2100可通过低熔点金属或合金球2170等安装在电子装置的主板2500上。也就是说，如上所述，扇出型半导体封装件2100包括连接构件2140，连接构件2140形成在半导体芯片2120上并且能够使连接焊盘2122重新分布到半导体芯片2120的尺寸的外部的扇出区域，使得可在扇出型半导体封装件2100中按照原样使用标准化的球布局。结果，扇出型半导体封装件2100可在不使用单独的中介基板等的情况下安装在电子装置的主板2500上。
如上所述，由于扇出型半导体封装件可在不使用单独的中介基板的情况下安装在电子装置的主板上，因此扇出型半导体封装件可按照比使用中介基板的扇入型半导体封装件的厚度小的厚度实现。因此，扇出型半导体封装件可被小型化和纤薄化。另外，扇出型半导体封装件具有优异的热特性和电特性，使得其特别适合于移动产品。因此，扇出型半导体封装件可按照比使用印刷电路板(PCB)的普通的层叠封装(POP)类型的形式紧凑的形式实现，并且可解决由于翘曲现象的发生而引起的问题。
同时，扇出型半导体封装指的是如上所述的用于将半导体芯片安装在电子装置的主板等上并且保护半导体芯片免受外部冲击的影响的封装技术，并且是与诸如中介基板的印刷电路板(PCB)等(具有与扇出型半导体封装件的规格、用途等不同的规格、用途等，并且具有嵌入其中的扇入型半导体封装件)的概念不同的概念。
在下文中，将参照附图更详细地描述本公开的各种示例性实施例。
图9是示出根据示例性实施例的半导体封装件的侧截面图，图10是沿I-I′线截取的图9中所示的半导体封装件的平面图。
参照图9和图10，根据示例性实施例的半导体封装件100可包括：支撑构件110，具有彼此背对的第一表面110A和第二表面110B并具有通孔110H；连接构件140，设置在支撑构件110的第一表面110A上并具有重新分布层142和143；半导体芯片120，设置在通孔110H中并具有连接到重新分布层142和143的连接焊盘120P；包封剂130，密封位于通孔110H中的半导体芯片120，并覆盖支撑构件110的第二表面110B。
如图9中所示，根据示例性实施例的半导体封装件100可包括设置在支撑构件110的表面上的用于屏蔽的第一金属层112以及设置在包封剂130的上表面上的用于屏蔽的第二金属层132。半导体封装件100可设置有保护层180，保护层180被设置为保护用于屏蔽的第二金属层132免受外部冲击的影响。
用于屏蔽的第一金属层112可包括：第一金属层112a和第二金属层112b，分别设置在支撑构件110的第一表面110A和第二表面110B上；以及第三金属层112c，连接到第一金属层112a和第二金属层112b并且设置在通孔110H的内侧壁上。用于屏蔽的第一金属层112可屏蔽由半导体芯片120产生的电磁波，并且可用作散热装置。
设置在包封剂130上的用于屏蔽的第二金属层132可通过穿过包封剂130的连接槽过孔133连接到用于屏蔽的第一金属层112。在平面图中，按照与如图10中所示的虚线所指示的区域133A相似的方式，连接槽过孔133可具有连续围绕通孔110H的槽结构。应用于示例性实施例的连接槽过孔133具有如上所述的连续的槽结构，因此有效地阻挡由设置在通孔110H中的半导体芯片120产生的电磁波而不会泄露。
如上所述，根据示例性实施例的屏蔽结构设置在各种组件的上方并具有连接的结构，因此可能由于诸如热膨胀等的热冲击导致具有低可靠性。
详细地，在热载荷的施加过程中，具有高的热膨胀系数的包封剂130膨胀，从而抬升用于屏蔽的第二金属层132。在这种情况下，此时产生的应力可集中在连接槽过孔133中。详细地，集中的应力可能导致在用于屏蔽的第一金属层112和支撑构件110之间的界面(对应于不同的材料之间的界面CA)分离的分离缺陷。此外，可能导致用于屏蔽的第一金属层112的一部分与另一部分分离的缺陷。
根据示例性实施例的半导体封装件100还可包括加强过孔115，加强过孔115在支撑构件110的与连接槽过孔133重叠的区域中连接到用于屏蔽的第一金属层112。加强过孔115具有与用于屏蔽的第一金属层112接触并延伸到支撑结构110的内部的金属结构，并且可使用于屏蔽的第一金属层112和支撑构件110之间的接触面积显著增加。加强过孔115可与支撑构件110的第二表面110B接触。结果，加强过孔115加强用于屏蔽的第一金属层112和支撑构件110之间的粘合，因此可有效地解决由于热应力导致的分离缺陷。
如图10中所示，加强过孔115可包括沿着与连接槽过孔133重叠的区域133A布置的多个过孔。所述多个过孔可以以预定的间隔分开。例如，根据设计细节，间隔可彼此相同。加强过孔115可包括与用于屏蔽的第一金属层112和用于屏蔽的第二金属层132以及连接槽过孔133相同或相似的金属。例如，加强过孔155可包括铜(Cu)。
应用于示例性实施例的支撑构件110不包括单独的布线结构。然而，在另一示例性实施例中，可引入连接到重新分布层142和143的布线结构(电路图案和/或过孔)。在这种情况下，应用于示例性实施例的加强过孔115不连接到支撑构件110的布线结构。即使当加强过孔连接到其他组件时，加强过孔也可被构造为仅连接到接地图案。
半导体封装件100可包括被设置为在与连接构件140的边缘相邻的区域中围绕连接构件140的屏蔽过孔143S。屏蔽过孔143S可屏蔽通过连接构件140发出的电磁波。屏蔽过孔143S也可具有连续围绕连接构件140的外边缘的槽结构。屏蔽过孔143S可连接到用于屏蔽的第一金属层112。可使用与形成重新分布层142和143的工艺相同的工艺设置屏蔽过孔143S。换句话说，屏蔽过孔143S可利用与重新分布层142和143的材料相同的材料形成。
支撑构件110可保持半导体封装件100的刚性，并且用于确保包封剂130的厚度的均匀性。诸如布线图案和过孔的重新分布层142和143可被引入到支撑构件110。在这种情况下，半导体封装件100可用作层叠封装(POP)类型的扇出型封装件。半导体芯片120被设置为在通孔110H中与支撑构件110的侧壁分开预定距离。半导体芯片120的侧表面可被支撑构件110围绕。然而，这样的形式仅是示例并且可各种修改以具有其他形式，并且可根据这样的形式执行另一功能。在示例性实施例中，可省略支撑构件110。
支撑构件110可包括绝缘层。例如，用于绝缘层的材料可以是诸如环氧树脂的热固性树脂、诸如聚酰亚胺树脂的热塑性树脂、热固性树脂或热塑性树脂与无机填料混合或与无机填料一起浸在诸如玻璃纤维(或玻璃布或玻璃织物)的芯材料中的树脂，例如，半固化片、ABF、FR-4、BT等。当使用诸如包含玻璃纤维的半固化片的具有高刚性的材料时，支撑构件110可用作用于半导体封装件100的翘曲控制的支撑构件。
半导体芯片120可以是按照在单个芯片中集成数量为数百至数百万或更多的元件而设置的集成电路(IC)。例如，半导体芯片120可以是诸如中央处理器(例如，中央处理单元(CPU))、图形处理器(例如，图形处理单元(GPU))、现场可编程门阵列(FPGA)、数字信号处理器、密码处理器、微处理器、微控制器等的处理器(详细地，应用处理器(AP))。然而，本公开不限于此，而是半导体芯片可以是诸如模数转换器(ADC)、专用集成电路(ASIC)等的逻辑芯片，或者是诸如易失性存储器(例如，动态随机存取存储器(DRAM))、非易失性存储器(例如，只读存储器(ROM))、闪存等的存储器芯片。此外，这些芯片也可组合。
半导体芯片120可在有效晶圆的基础上形成。在这种情况下，半导体芯片的主体的基体材料可以是硅(Si)、锗(Ge)、砷化镓(GaAs)等。连接焊盘120P可使半导体芯片120电连接到其他组件，并且可包括诸如铝(Al)的金属。半导体芯片120可以是裸片，如果需要，半导体芯片120可具有形成在形成有连接焊盘120P的表面(即，有效表面)上的重新分布层(未示出)以及连接到连接焊盘120P的导电凸块(未示出)。
包封剂130可被设置为具有用于保护诸如支撑构件110和半导体芯片120的电子组件的结构。包封剂形状没有具体限制，只要支撑构件110的至少一部分和半导体芯片120的至少一部分被包围即可。如在示例性实施例中，包封剂130可覆盖支撑构件110的第二表面110B和半导体芯片120，并且可填充通孔110H的内侧壁与半导体芯片120的侧表面之间的空间。在一些示例性实施例中，包封剂130可填充半导体芯片120与连接构件140之间的空间的至少一部分。包封剂130可填充通孔110H，因此根据特定材料用作粘合剂并减少屈曲。
例如，包封剂130可以是诸如环氧树脂的热固性树脂、诸如聚酰亚胺树脂的热塑性树脂、热固性树脂或热塑性树脂与无机填料混合或与无机填料一起浸在诸如玻璃纤维的芯材料中的树脂，例如，半固化片、ABF、FR-4、BT等。在一些示例性实施例中，PID树脂也可用作包封剂。
连接构件140可使半导体芯片120的连接焊盘120P重新分布。具有各种功能的半导体芯片120的数十至数百的连接焊盘120P可通过连接构件140重新分布，并且可根据功能通过电连接结构170物理连接或电连接到外部。连接构件140可设置在支撑构件110和半导体芯片120的有效表面上。
连接构件140可包括绝缘层141、设置在绝缘层141上的重新分布图案142以及穿透绝缘层141并将连接焊盘120P连接到重新分布图案142的重新分布过孔143。即，重新分布层142和143包括重新分布图案142和重新分布过孔143。重新分布图案142可与重新分布过孔143一起用于使连接焊盘120P重新分布。在示例性实施例中，以示例的方式，示出了单层重新分布结构。然而，可按照与示例性实施例不同的方式设置多层重新分布结构。
例如，除了前面所描述的绝缘材料之外，绝缘层141可包括诸如PID树脂的光敏绝缘材料。当使用光敏绝缘材料时，绝缘层141可被进一步设置得更薄，并且可更容易实现重新分布过孔143的精细节距。除了重新分布图案142之外，绝缘层141的在图案之间的厚度可以为约1μm至10μm。
重新分布图案142可根据其相应层的设计执行各种功能。例如，重新分布图案142可包括接地(GND)图案、电力(PWR)图案、信号(S)图案等。这里，S图案可包括除GND图案、PWR图案等之外的各种信号图案(例如，数据信号图案等)。另外，这里可包括用于过孔的焊盘图案和用于电连接结构的焊盘图案等。例如，重新分布图案142可包括诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金的导电材料。重新分布图案142的厚度可以为约0.5μm至15μm。
重新分布过孔143可用作用于连接在竖直方向上位于不同高度的导电元件(例如，形成在不同绝缘层上的重新分布图案或者连接焊盘与重新分布图案)的元件(层间连接元件)。例如，重新分布过孔143可包括诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金的导电材料。重新分布过孔143可完全填充有导电材料，或者导电材料也可沿着通路孔的壁形成。此外，重新分布过孔143可具有诸如锥形或圆柱形形状的各种形状。
凸块下金属(UBM)层160可改善电连接结构170的连接可靠性，以改善半导体封装件100(例如，扇出型半导体封装件)的板级可靠性。UBM层160设置在钝化层150中，以连接到连接构件140的重新分布图案142。应用于示例性实施例的UBM层160可通过穿透钝化层150的多个UBM过孔163连接到重新分布图案142。
电连接结构170将半导体封装件100物理连接或电连接到外部源。例如，扇出型半导体封装件100可通过电连接结构170安装在电子装置的主板上。电连接结构可利用例如诸如锡(Sn)-铝(Al)-铜(Cu)合金的低熔点合金的导电材料形成，但示例性实施例不限于此。电连接结构170可以是焊盘、球、引脚等。电连接结构170可包括单层或多层。当电连接结构包括多层时，电连接结构170可包括铜(Cu)柱和低熔点合金。电连接结构170的数量、间距、设置形式等不受具体地限制，而是本领域技术人员可根据设计细节进行充分地修改。例如，电连接结构170可根据连接焊盘120P的数量按照数十至数千的数量设置，或者可按照数十至数千或更多或者数十至数千或更少的数量设置。
电连接结构170的一部分可设置在扇出区域中。扇出区域指的是除了设置有半导体芯片120的区域之外的区域。与扇入型封装件相比，扇出型封装件可具有优异的可靠性，可允许实现多个输入/输出(I/O)端子，并且可便于3D互连。此外，与球栅阵列(BGA)封装件、栅格阵列(LGA)封装件等相比，扇出型封装件可被制造为具有小的厚度。
在示例性实施例中，通过示例的方式，加强过孔被描述为多个过孔的形式，但加强过孔可实现为用于加强用于屏蔽的第一金属层112和支撑构件110之间的粘合的结构的各种形式。
图11A和图11B是示出根据各种示例性实施例的半导体封装件的平面图，并且可被理解为如图9中所示的沿I-I′线截取的半导体封装件的平面图(与图10对应的附图)。
首先，如图11A中所示的半导体封装件100A可包括具有与连接槽过孔(图9的133)相似的方式的单个连续的槽结构的加强过孔115A。加强过孔115A可具有沿着与连接槽过孔133重叠的区域133A延伸的单个槽结构。
如图11B中所示的半导体封装件100B可包括具有沿着与连接槽过孔133重叠的区域133A布置的多个槽区域。多个槽区域可被布置为彼此分开预定间隔。
以示例的方式，应用于示例性实施例的加强过孔115A和115B可形成为具有比与连接槽过孔133重叠的区域133A的宽度大的宽度，但不限于此。例如，加强过孔115A和115B可形成为具有比与连接槽过孔133重叠的区域133A的宽度小的宽度，或者形成为和与连接槽过孔133重叠的区域133A的一部分重叠。
加强过孔具有修改的另一结构，以增强与支撑构件的结合强度，并且可因此进一步加强支撑构件和用于屏蔽的第一金属层之间的粘合。在图12A和图12B中示出了这样的示例性实施例。
图12A和图12B是示出根据各种示例性实施例的半导体封装件的截面图，并且可被理解为与图9对应的半导体封装件的截面。
首先，在如图12A中所示的半导体封装件100C中，当沿支撑构件的厚度方向上的截面观察时，加强过孔可包括具有梯形形状的加强过孔115′。在具有梯形形状的加强过孔115′中，加强过孔115′的位于支撑构件110中的宽度可被设置为大于其与用于屏蔽的第一金属层112接触的部分的宽度。因此，加强过孔115′可更稳固地结合到支撑构件110。因此，即使当盖(用于屏蔽的第二金属层132)被抬升的应力增大时，用于屏蔽的第一金属层112也可强有力地附着到支撑构件110的表面。
在图12B中示出的半导体封装件100D可包括加强过孔115″，加强过孔115″具有位于支撑构件110中的金属图案115b和连接到金属图案115b的过孔115a。金属图案115b位于支撑构件110中并具有相对大的面积，因此加强过孔115″可更稳固地结合到支撑构件110。
当连接到重新分布层142和143的布线结构(电路图案和/或过孔)应用到支撑构件100时，加强过孔115″的金属图案115b可以是金属图案(布线结构的一部分)。例如，金属图案115b可设置为接地图案。
图13是根据本公开的示例性实施例的半导体封装件的截面图，图14是沿II-II'线截取的图13中示出的半导体封装件的平面图。
参照图13和图14，除了加强过孔125具有双重结构之外，根据示例性实施例的半导体封装件100E可被理解为与图11A中示出的结构相似。除非另外具体地解释，否则根据示例性实施例的组件的描述可参考图11A中所示的半导体封装件100A的相同组件或相似组件的描述。
应用于示例性实施例的加强过孔125可包括与通孔110H具有不同间隔的第一过孔125a和第二过孔125b。以示例的方式，第一过孔125a和第二过孔125b中的每个被示出为具有单个槽结构，但第一过孔125a和第二过孔125b中的至少一个可被设置为过孔的布置(见图10)或多个槽的布置(见图11B)。第一过孔125a和第二过孔125b可被布置为与区域133A(与连接槽过孔133重叠)完全重叠。在另一示例性实施例中，第一过孔125a和第二过孔125b可被布置为仅与区域133A(与连接槽过孔133重叠)的一部分重叠。在另一示例性实施例中第一过孔125a和第二过孔125b可被设置在与连接槽过孔133重叠的区域133A的两侧。因此，可充分地改善用于屏蔽的第一金属层112和支撑构件110之间的粘合强度。根据示例性实施例的加强过孔125被设置为具有双重结构，从而进一步显著地改善粘合强度。
图15是示出根据示例性实施例的半导体封装件的截面图，图16是沿III-III'线截取的图15中示出的半导体封装件的平面图。
参照图15和图16，根据示例性实施例的半导体封装件200可包括：支撑构件110，具有彼此背对第一表面和第二表面并具有第一通孔110HA和第二通孔110HB；连接构件140，设置在支撑构件110的第一表面上并具有重新分布层142和143；半导体芯片120，设置在第一通孔110HA中并具有连接到重新分布层142和143的连接焊盘120P；无源组件125，设置在第二通孔110HB中并连接到重新分布层142和143；包封剂130，密封半导体芯片120和无源组件125并覆盖支撑构件110的第二表面。除非另外具体地解释，否则根据示例性实施例的组件的描述可参考图9和图10中所示的半导体封装件100的相同组件或相似组件的描述。
根据示例性实施例的半导体封装件200可包括：用于屏蔽的第一金属层112，设置在支撑构件110的第一表面上；用于屏蔽的第二金属层132，设置在包封剂130的上表面上。半导体封装件200可设置有保护层180，保护层180被设置为保护用于屏蔽的第二金属层132免受外部冲击的影响。
用于屏蔽的第一金属层112可屏蔽设置在彼此不同的第一通孔110HA和第二通孔110HB中的半导体芯片120和无源组件125之间的电磁干扰。
用于屏蔽的第一金属层112可包括设置在支撑构件110的第一表面上的第一金属层112a和设置在支撑构件110的第二表面上的第二金属层112b以及连接到第一金属层112a和第二金属层112b的第三金属层112c。如在示例性实施例中，第三金属层112c可设置在无源组件125位于其中的第二通孔110HB的内侧壁上。这里，第三金属层112c可形成在第一通孔110HA的内侧壁上。然而，即使在第三金属层形成在第二通孔110HB的内侧壁上时，也可期望组件之间的充分的屏蔽效果。
设置在包封剂130上的用于屏蔽的第二金属层132可通过穿透包封剂130的连接槽过孔133连接到用于屏蔽的第一金属层112。连接槽过孔133可被设置为具有连续围绕第一通孔110HA和第二通孔110HB的槽结构。用于屏蔽的第一金属层112和用于屏蔽的第二金属层132可通过连接槽过孔133被设置为具有单个屏蔽结构。
根据示例性实施例的半导体封装件200还可包括加强过孔215，加强过孔125在支撑构件110的与连接槽过孔133重叠的区域中连接到用于屏蔽的第一金属层112。加强过孔215具有与用于屏蔽的第一金属层112接触并延伸到支撑构件110的内部的金属结构，并且可使用于屏蔽的第一金属层112和支撑构件110之间的接触面积显著增大。因此，在包封剂130的热膨胀期间，有效地防止用于屏蔽的第一金属层112和支撑构件110之间的界面因为集中于连接槽过孔133上的应力而分离。
应用到示例性实施例的加强过孔215可被分为：第一加强过孔215a，位于半导体芯片120位于其中的第一通孔110H周围；第二加强过孔215b，沿着与支撑构件110的外边缘相邻的区域设置；第三加强过孔215c，位于支撑构件110的一部分中，将第一加强过孔215a连接到第二加强过孔215b。
加强过孔215是用于稳定地保持屏蔽结构(详细地，第一屏蔽结构和第二屏蔽结构)免受热应力的影响的结构，而非屏蔽装置。就这一点而言，可在考虑机械稳定性的情况下设置加强过孔。就这一点而言，加强过孔215无需设置在支撑构件的与连接槽过孔133重叠的所有区域中，且可仅设置在与连接槽过孔133重叠的区域的一部分中。例如，即使当仅设置与半导体封装件200的外边缘对应的第二加强过孔125b时，也可有效地防止屏蔽结构的分离。
连接构件140可设置有重新分布层，重新分布层包括绝缘构件141以及形成在绝缘构件141中的重新分布图案142和重新分布过孔143。应用于示例性实施例的重新分布层142和143被示出为具有三层结构，但不限于此。连接构件140可包括被设置为在与边缘相邻的区域中围绕连接构件的屏蔽过孔143S。应用于示例性实施例的屏蔽过孔143S连接到用于屏蔽的第一金属层112，并且可具有与每层的重新分布过孔143对应的过孔重叠的过孔堆叠结构。
应用于示例性实施例的连接构件140可包括位于半导体芯片120的有效表面上的散热结构HD。散热结构HD可连接到在形成重新分布层的工艺中一起形成的过孔堆叠体143B。散热结构HD通过电连接结构170连接到主板，以有效地释放由半导体芯片120产生的热。
设置在第一通孔110HA中的半导体芯片120(即，连接焊盘)和设置在第二通孔110HB中的无源组件125(即，连接端子)可连接到连接构件140的重新分布层142和143。钝化层150设置在连接构件140的下表面上，电连接到重新分布层142的凸块下金属层160可设置在钝化层150的开口中。电连接结构170可通过凸块下金属层160电连接到重新分布层142。
如上所阐述的，根据示例性实施例，连接到第一屏蔽层的用于加强粘合的加强过孔被设置到支撑构件，因此可解决由于在第一屏蔽层连接到第二屏蔽层(盖结构)的点处(即，第一屏蔽层和支撑构件的粘合弱点)的结构脆弱性导致的分离问题。
尽管上面已经示出并描述了示例性实施例，但是对于本领域技术人员将明显的是，可在不脱离本发明的由所附权利要求限定的范围的情况下做出修改和改变。

Claims (14)

1.一种半导体封装件，包括：
支撑构件，具有彼此背对的第一表面和第二表面并具有通孔；
用于屏蔽的第一金属层，设置在所述通孔的内侧壁以及所述支撑构件的所述第一表面和所述第二表面上；
连接构件，设置在所述支撑构件的所述第一表面上，并具有重新分布层；
半导体芯片，设置在所述通孔中，并具有连接到所述重新分布层的连接焊盘；
包封剂，密封位于所述通孔中的所述半导体芯片，并覆盖所述支撑构件的所述第二表面；
用于屏蔽的第二金属层，设置在所述包封剂上，并通过穿透所述包封剂的连接槽过孔连接到所述用于屏蔽的第一金属层；以及
加强过孔，设置在所述支撑构件的与所述连接槽过孔重叠的区域的至少一部分中，并连接到所述用于屏蔽的第一金属层。
2.根据权利要求1所述的半导体封装件，其中，所述加强过孔包括沿着与所述连接槽过孔重叠的所述区域布置的多个过孔。
3.根据权利要求1所述的半导体封装件，其中，所述加强过孔具有沿着与所述连接槽过孔重叠的所述区域延伸的单个槽结构。
4.根据权利要求1所述的半导体封装件，其中，所述加强过孔具有沿着与所述连接槽过孔重叠的区域以预定间隔分开的多个槽结构。
5.根据权利要求1所述的半导体封装件，其中，当在所述支撑构件的厚度方向上的截面中观察时，所述加强过孔具有梯形形状。
6.根据权利要求1所述的半导体封装件，其中，所述加强过孔连接到位于所述支撑构件中的金属图案。
7.根据权利要求1所述的半导体封装件，其中，在与所述支撑构件的厚度方向垂直的平面图中，所述连接槽过孔围绕所述通孔。
8.根据权利要求1所述的半导体封装件，所述半导体封装件还包括屏蔽过孔，所述屏蔽过孔在与所述连接构件的边缘相邻的区域中围绕所述连接构件并连接到所述用于屏蔽的第一金属层。
9.根据权利要求8所述的半导体封装件，其中，所述屏蔽过孔利用与所述重新分布层的材料相同的材料形成。
10.根据权利要求1所述的半导体封装件，所述半导体封装件还包括散热装置，所述散热装置设置在所述连接构件的与所述半导体芯片对应的区域中。
11.根据权利要求1所述的半导体封装件，其中，所述加强过孔包括第一过孔和第二过孔，所述第一过孔的一部分和所述第二过孔的一部分位于与和所述连接槽过孔重叠的区域相邻的区域中，所述第一过孔和所述第二过孔位于和所述连接槽过孔重叠的区域的两侧并围绕所述通孔。
12.一种半导体封装件，包括：
支撑构件，具有彼此背对的第一表面和第二表面，并具有第一通孔和第二通孔；
用于屏蔽的第一金属层，至少设置在所述第二通孔的内侧壁以及所述支撑构件的所述第一表面和所述第二表面上；
连接构件，设置在所述支撑构件的所述第一表面上，并具有重新分布层；
半导体芯片，设置在所述第一通孔中，并具有连接到所述重新分布层的连接焊盘；
至少一个无源组件，设置在所述第二通孔中，并具有连接到所述重新分布层的连接端子；
包封剂，密封所述半导体芯片和所述至少一个无源组件，并覆盖所述支撑构件的所述第二表面；
用于屏蔽的第二金属层，设置在所述包封剂上；
连接槽过孔，穿透所述包封剂，以将所述用于屏蔽的第一金属层连接到所述用于屏蔽的第二金属层，并且在与所述支撑构件的厚度方向垂直的平面图中围绕所述第一通孔和所述第二通孔；以及
加强过孔，设置在所述支撑构件的与所述连接槽过孔重叠的区域的至少一部分中并连接到所述用于屏蔽的第一金属层。
13.根据权利要求12所述的半导体封装件，其中，所述连接槽过孔具有沿着与所述支撑构件的外边缘相邻的区域设置的部分，并且所述加强过孔具有沿着与所述支撑构件的所述外边缘相邻的区域设置的部分。
14.根据权利要求12所述的半导体封装件，所述半导体封装件还包括屏蔽过孔，所述屏蔽过孔在与所述连接构件的边缘相邻的区域中围绕所述连接构件并具有连接到所述用于屏蔽的第一金属层的过孔堆叠结构。
CN201811581373.7A 2018-05-03 2018-12-24 半导体封装件 Active CN110444539B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2018-0051379 2018-05-03
KR1020180051379A KR102063470B1 (ko) 2018-05-03 2018-05-03 반도체 패키지

Publications (2)

Publication Number Publication Date
CN110444539A true CN110444539A (zh) 2019-11-12
CN110444539B CN110444539B (zh) 2024-03-19

Family

ID=68384174

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811581373.7A Active CN110444539B (zh) 2018-05-03 2018-12-24 半导体封装件

Country Status (4)

Country Link
US (1) US10504855B2 (zh)
KR (1) KR102063470B1 (zh)
CN (1) CN110444539B (zh)
TW (1) TWI705551B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112018055B (zh) * 2020-11-02 2021-01-05 甬矽电子(宁波)股份有限公司 电磁屏蔽散热封装结构及其制备方法
CN113380768A (zh) * 2020-03-09 2021-09-10 南茂科技股份有限公司 芯片封装结构及其制造方法
WO2022100161A1 (zh) * 2020-11-16 2022-05-19 华为技术有限公司 一种加强结构及电子设备

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102570902B1 (ko) * 2018-11-23 2023-08-25 삼성전자주식회사 반도체 패키지
KR20220027535A (ko) 2020-08-27 2022-03-08 삼성전자주식회사 반도체 패키지 및 반도체 패키지의 제조 방법

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200829098A (en) * 2006-12-22 2008-07-01 Phoenix Prec Technology Corp Circuit board structure having embedded electronic components
KR20090096809A (ko) * 2008-03-10 2009-09-15 대덕전자 주식회사 반도체 부품 내장형 인쇄회로기판 제조 방법
CN102024749A (zh) * 2009-09-17 2011-04-20 中芯国际集成电路制造(上海)有限公司 一种过孔的形成方法
CN103545250A (zh) * 2012-07-16 2014-01-29 美商新思科技有限公司 使用松弛的图案化曝光的自对准过孔互连
US20140048326A1 (en) * 2012-08-14 2014-02-20 Bridge Semiconductor Corporation Multi-cavity wiring board for semiconductor assembly with internal electromagnetic shielding
CN103716992A (zh) * 2012-10-02 2014-04-09 钰桥半导体股份有限公司 具有内嵌元件、内建定位件、及电磁屏障的线路板
KR20140097313A (ko) * 2011-11-09 2014-08-06 산미나 코포레이션 고대역 전송을 위한 내장형 전자 광 수동 소자를 구비한 인쇄 회로 기판
US9508683B1 (en) * 2015-12-30 2016-11-29 SK Hynix Inc. Semiconductor packages and methods for manufacturing the same
US20170103951A1 (en) * 2015-10-13 2017-04-13 Samsung Electro-Mechanics Co., Ltd. Fan-out semiconductor package and manufacturing method thereof
US20170287825A1 (en) * 2016-03-31 2017-10-05 Samsung Electro-Mechanics Co., Ltd. Fan-out semiconductor package and method of manufacturing same
US20170373029A1 (en) * 2016-06-23 2017-12-28 Samsung Electro-Mechanics Co., Ltd. Fan-out semiconductor package
CN107680912A (zh) * 2017-10-13 2018-02-09 中芯长电半导体（江阴）有限公司 Emi防护的芯片封装结构及封装方法
CN107768321A (zh) * 2016-08-18 2018-03-06 三星电机株式会社 半导体封装件和使用半导体封装件的电子装置模块

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09266268A (ja) * 1996-03-28 1997-10-07 Mitsubishi Electric Corp 半導体装置の製造方法および半導体装置のパッケージ
US5953594A (en) * 1997-03-20 1999-09-14 International Business Machines Corporation Method of making a circuitized substrate for chip carrier structure
US6221694B1 (en) * 1999-06-29 2001-04-24 International Business Machines Corporation Method of making a circuitized substrate with an aperture
US7957154B2 (en) 2005-12-16 2011-06-07 Ibiden Co., Ltd. Multilayer printed circuit board
DE102006007381A1 (de) * 2006-02-15 2007-08-23 Infineon Technologies Ag Halbleiterbauelement für einen Ultraweitband-Standard in der Ultrahochfrequenz-Kommunikation und Verfahren zur Herstellung desselben
US20100019374A1 (en) * 2008-07-25 2010-01-28 Stmicroelectronics, Inc. Ball grid array package
US8354304B2 (en) * 2008-12-05 2013-01-15 Stats Chippac, Ltd. Semiconductor device and method of forming conductive posts embedded in photosensitive encapsulant
US20120032337A1 (en) * 2010-08-06 2012-02-09 Taiwan Semiconductor Manufacturing Company, Ltd. Flip Chip Substrate Package Assembly and Process for Making Same
US9082780B2 (en) * 2012-03-23 2015-07-14 Stats Chippac, Ltd. Semiconductor device and method of forming a robust fan-out package including vertical interconnects and mechanical support layer
US8736033B1 (en) 2013-03-13 2014-05-27 Unimicron Technology Corp. Embedded electronic device package structure
US10079160B1 (en) * 2013-06-21 2018-09-18 Hrl Laboratories, Llc Surface mount package for semiconductor devices with embedded heat spreaders
JP2015076465A (ja) * 2013-10-08 2015-04-20 イビデン株式会社 プリント配線板、プリント配線板の製造方法、パッケージ−オン−パッケージ
JP6352644B2 (ja) * 2014-02-12 2018-07-04 新光電気工業株式会社 配線基板及び半導体パッケージの製造方法
US10971476B2 (en) * 2014-02-18 2021-04-06 Qualcomm Incorporated Bottom package with metal post interconnections
US9754897B2 (en) * 2014-06-02 2017-09-05 STATS ChipPAC, Pte. Ltd. Semiconductor device and method of forming electromagnetic (EM) shielding for LC circuits
US9449908B2 (en) * 2014-07-30 2016-09-20 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package system and method
US10199337B2 (en) 2015-05-11 2019-02-05 Samsung Electro-Mechanics Co., Ltd. Electronic component package and method of manufacturing the same
KR20160132751A (ko) 2015-05-11 2016-11-21 삼성전기주식회사 전자부품 패키지 및 그 제조방법
KR101933408B1 (ko) * 2015-11-10 2018-12-28 삼성전기 주식회사 전자부품 패키지 및 이를 포함하는 전자기기
KR102522322B1 (ko) 2016-03-24 2023-04-19 삼성전자주식회사 반도체 패키지
KR20170121666A (ko) 2016-04-25 2017-11-02 삼성전기주식회사 팬-아웃 반도체 패키지
US10622340B2 (en) * 2016-11-21 2020-04-14 Samsung Electronics Co., Ltd. Semiconductor package
US10529698B2 (en) * 2017-03-15 2020-01-07 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor packages and methods of forming same

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200829098A (en) * 2006-12-22 2008-07-01 Phoenix Prec Technology Corp Circuit board structure having embedded electronic components
KR20090096809A (ko) * 2008-03-10 2009-09-15 대덕전자 주식회사 반도체 부품 내장형 인쇄회로기판 제조 방법
CN102024749A (zh) * 2009-09-17 2011-04-20 中芯国际集成电路制造(上海)有限公司 一种过孔的形成方法
KR20140097313A (ko) * 2011-11-09 2014-08-06 산미나 코포레이션 고대역 전송을 위한 내장형 전자 광 수동 소자를 구비한 인쇄 회로 기판
CN103545250A (zh) * 2012-07-16 2014-01-29 美商新思科技有限公司 使用松弛的图案化曝光的自对准过孔互连
US20140048326A1 (en) * 2012-08-14 2014-02-20 Bridge Semiconductor Corporation Multi-cavity wiring board for semiconductor assembly with internal electromagnetic shielding
CN103716992A (zh) * 2012-10-02 2014-04-09 钰桥半导体股份有限公司 具有内嵌元件、内建定位件、及电磁屏障的线路板
US20170103951A1 (en) * 2015-10-13 2017-04-13 Samsung Electro-Mechanics Co., Ltd. Fan-out semiconductor package and manufacturing method thereof
US9508683B1 (en) * 2015-12-30 2016-11-29 SK Hynix Inc. Semiconductor packages and methods for manufacturing the same
US20170287825A1 (en) * 2016-03-31 2017-10-05 Samsung Electro-Mechanics Co., Ltd. Fan-out semiconductor package and method of manufacturing same
US20170373029A1 (en) * 2016-06-23 2017-12-28 Samsung Electro-Mechanics Co., Ltd. Fan-out semiconductor package
CN107768321A (zh) * 2016-08-18 2018-03-06 三星电机株式会社 半导体封装件和使用半导体封装件的电子装置模块
CN107680912A (zh) * 2017-10-13 2018-02-09 中芯长电半导体（江阴）有限公司 Emi防护的芯片封装结构及封装方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
徐高卫等: "基于埋置式基板的3D-MCM封装结构的研制", 《半导体学报》 *
徐高卫等: "基于埋置式基板的3D-MCM封装结构的研制", 《半导体学报》, no. 09, 15 September 2008 (2008-09-15) *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113380768A (zh) * 2020-03-09 2021-09-10 南茂科技股份有限公司 芯片封装结构及其制造方法
CN113380768B (zh) * 2020-03-09 2024-05-14 南茂科技股份有限公司 芯片封装结构及其制造方法
CN112018055B (zh) * 2020-11-02 2021-01-05 甬矽电子(宁波)股份有限公司 电磁屏蔽散热封装结构及其制备方法
WO2022100161A1 (zh) * 2020-11-16 2022-05-19 华为技术有限公司 一种加强结构及电子设备

Also Published As

Publication number Publication date
TW201947733A (zh) 2019-12-16
US20190341354A1 (en) 2019-11-07
US10504855B2 (en) 2019-12-10
CN110444539B (zh) 2024-03-19
KR102063470B1 (ko) 2020-01-09
TWI705551B (zh) 2020-09-21
KR20190127155A (ko) 2019-11-13

Similar Documents

Publication Publication Date Title
CN109755191B (zh) 扇出型半导体封装件
CN110444539A (zh) 半导体封装件
CN110707416B (zh) 天线基板和包括天线基板的天线模块
JP2019161214A (ja) 半導体パッケージ
TW201810575A (zh) 扇出型半導體封裝模組
CN110634827B (zh) 半导体封装件
CN109411434A (zh) 扇出型半导体封装件
CN110137149A (zh) 扇出型半导体封装件
CN109755234A (zh) 扇出型半导体封装件
KR20200068871A (ko) 안테나 모듈
US11171082B2 (en) Semiconductor package
CN110444514B (zh) 扇出型半导体封装件
TWI669790B (zh) 扇出型半導體封裝
CN109727930A (zh) 扇出型半导体封装模块
KR20200008886A (ko) 안테나 모듈
CN110970399A (zh) 半导体封装件
CN109686723A (zh) 半导体封装件
CN109411451A (zh) 扇出型半导体封装件
CN111223823B (zh) 半导体芯片和半导体封装件
CN109509726A (zh) 扇出型半导体封装件
CN110197816B (zh) 扇出型半导体封装件
CN111696958A (zh) 层叠封装件以及包括该层叠封装件的封装件连接系统
CN109962040A (zh) 半导体封装件以及堆叠型无源组件模块
CN111933637A (zh) 半导体封装件
CN111564432B (zh) 半导体封装件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant