CN107768321A - 半导体封装件和使用半导体封装件的电子装置模块 - Google Patents

半导体封装件和使用半导体封装件的电子装置模块 Download PDF

Info

Publication number
CN107768321A
CN107768321A CN201710610963.7A CN201710610963A CN107768321A CN 107768321 A CN107768321 A CN 107768321A CN 201710610963 A CN201710610963 A CN 201710610963A CN 107768321 A CN107768321 A CN 107768321A
Authority
CN
China
Prior art keywords
semiconductor package
package part
framework
building brick
electronic building
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710610963.7A
Other languages
English (en)
Other versions
CN107768321B (zh
Inventor
金泰贤
金锡庆
韩奎范
金兑勋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020170025309A external-priority patent/KR102656394B1/ko
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Priority to CN202010940213.8A priority Critical patent/CN112018072A/zh
Publication of CN107768321A publication Critical patent/CN107768321A/zh
Application granted granted Critical
Publication of CN107768321B publication Critical patent/CN107768321B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53219—Aluminium alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53233—Copper alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53242—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a noble metal, e.g. gold
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53242—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a noble metal, e.g. gold
    • H01L23/53247—Noble-metal alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/5328—Conductive materials containing conductive organic materials or pastes, e.g. conductive adhesives, inks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1035—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Health & Medical Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本发明提供一种半导体封装件和使用半导体封装件的电子装置模块。所述半导体封装件包括：框架，具有通孔；电子组件，设置在所述通孔中；金属层，设置在所述框架的内表面和所述电子组件的上表面中的任意一个或两者上；重新分配部，设置在所述框架和所述电子组件的下面；以及导电层，连接到所述金属层。

Description

半导体封装件和使用半导体封装件的电子装置模块
本申请要求于2016年8月18日在韩国知识产权局提交的第10-2016-0104868号以及于2017年2月27日在韩国知识产权局提交的第10-2017-0025309号韩国专利申请的优先权和权益，所述韩国专利申请的全部公开内容出于所有目的通过引用被包含于此。
技术领域
以下描述涉及一种半导体封装件。以下的描述还涉及一种使用这样的半导体封装件的电子装置模块。
背景技术
随着半导体封装件变得更薄、更轻以及更紧凑，电子组件运行时的散热导致的电力损耗已成为一个重要问题。由电子组件产生的热导致电子组件和半导体封装件劣化，从而导致可靠性降低和装置特性退化的问题。
此外，由于小型化的趋势，电子产品的尺寸已减小。结果，由于这样的小型化可发生各种装置之间的距离减小以及根据现有技术的电磁干扰(EMI)屏蔽方法的应用出现问题的问题。
因此，开发提高散热和EMI屏蔽性能的结构将有助于解决上述问题。
发明内容
提供本发明内容以按照简化形式介绍发明构思的选择，以下在具体实施方式中进一步描述该发明构思。本发明内容并不意在确定所要求保护的主题的关键特征或必要特征，也不意在用于帮助确定所要求保护的主题的范围。
在一个总体方面，一种半导体封装件包括：框架，包括通孔；电子组件，设置在所述通孔中；金属层，设置在所述框架的内表面和所述电子组件的上表面中的任意一个或两者上；重新分配部，设置在所述框架和所述电子组件的下面；以及导电层，连接到所述金属层。
所述框架可包括由绝缘材料形成的芯以及设置在所述芯的上表面和下表面中的任意一个或两者上的导体层。
所述导体层可包括银(Ag)、钯(Pd)、铝(Al)、镍(Ni)、钛(Ti)、金(Au)、铜(Cu)和铂(Pt)中的任意一种或者两种或更多种的任意组合。
所述框架可包括过孔，所述过孔被构造为将所述导体层和所述重新分配部电连接，并且所述过孔可将所述金属层和所述导电层连接到接地电极。
所述金属层可包括：第一金属层，设置在所述电子组件的上表面上；第二金属层，设置在所述框架的所述内表面上。
所述金属层可由铜(Cu)、镍(Ni)或者包括铜(Cu)和镍(Ni)中的一种的合金形成。
所述导电层可被构造为覆盖所述电子组件和所述框架的上部。
所述导电层可连接设置在所述电子组件的上表面上的金属层和设置在所述框架中的导体层。
所述导电层可呈带状。
所述导电层可由导电环氧树脂(例如银(Ag)环氧树脂)或焊料材料形成。
所述重新分配部可包括由绝缘材料形成的绝缘层和设置在所述绝缘层中的布线层。
所述绝缘层可延伸到由形成在所述框架的所述内表面上的所述金属层和所述电子组件的外表面形成的空间。
在另一总的方面，一种半导体封装件包括；框架，包括通孔和设置在所述框架的内表面上的第一金属层；电子组件，设置在所述通孔中；重新分配部，设置在所述框架和所述电子组件的下面；以及第二金属层，被构造为覆盖所述电子组件的上表面和所述框架的上表面。
所述框架可包括由绝缘材料形成的芯以及设置在所述芯的上表面和下表面中的任意一个或两者上的导体层。
所述导体层可包括银(Ag)、钯(Pd)、铝(Al)、镍(Ni)、钛(Ti)、金(Au)、铜(Cu)和铂(Pt)中的任意一种或者两种或更多种的任意组合。
所述框架可包括过孔，所述过孔被构造为将所述导体层和所述重新分配部电连接，并且所述过孔可将所述第一金属层和所述第二金属层连接到接地电极。
所述第一金属层和所述第二金属层可由铜(Cu)和镍(Ni)中的一种或者包含铜(Cu)和镍(Ni)中的一种的合金形成。
所述重新分配部可包括由绝缘材料形成的绝缘层和设置在所述绝缘层中的布线层，并且所述绝缘层可延伸到由形成在所述框架的所述内表面上的所述第一金属层和所述电子组件的外表面形成的空间。
在另一总的方面，一种电子装置模块包括：上述的半导体封装件以及安装在所述半导体封装件的表面上的电子装置。
在另一总的方面，一种电子装置模块包括：上述的半导体封装件以及安装在所述半导体封装件的表面上的叠层封装件。
通过以下具体实施方式、附图以及权利要求，其它特征和方面将显而易见。
附图说明
图1是根据第一示例的半导体封装件的示意性截面图。
图2至图9是示出制造根据第一示例的半导体封装件的方法的过程的示图。
图10是根据第二示例的半导体封装件的示意性截面图。
图11是根据第三示例的半导体封装件的示意性截面图。
图12至图19是示出制造根据第三示例的半导体封装件的方法的过程的示图。
图20是根据第一示例的电子装置模块的示意性截面图。
图21是根据第二示例的电子装置模块的示意性截面图。
图22是根据第三示例的电子装置模块的示意性截面图。
在整个附图和具体实施方式中，相同的标号指示相同的元件。附图可不按照比例绘制，为了清楚、说明以及方便起见，可夸大附图中元件的相对尺寸、比例和描绘。
具体实施方式
提供以下具体实施方式，以帮助读者获得对在此描述的方法、设备和/或系统的全面理解。然而，在理解了本申请的公开内容后，在此所描述的方法、设备和/或系统的各种改变、变型及等同物将是显而易见的。例如，在此描述的操作顺序仅仅是示例，且不限于在此所阐述的顺序，而是除了必须按照特定顺序发生的操作外，可在理解了本申请的公开内容后做出显而易见的改变。此外，为了增加清楚性和简洁性，可省略本领域中公知的特征的描述。
在此描述的特征可按照不同的形式实施，并且将不被解释为局限于在此描述的示例。更确切地说，已经提供在此描述的示例，仅仅为了示出在理解了本申请的公开内容后将是显而易见的实现在此描述的方法、设备和/或系统的多种可行方式中的一些可行方式。
在整个说明书中，当元件(诸如，层、区域或基板)被描述为“在”另一元件“上”、“连接到”另一元件或“结合到”另一元件时，其可直接“在”另一元件“上”、“连接到”另一元件或“结合到”另一元件，或者可存在介于它们之间的一个或更多个其它元件。相比之下，当元件被描述为“直接在”另一元件“上”、“直接连接到”另一元件或“直接结合到”另一元件时，可不存在介于它们之间的其它元件。
如在此使用的术语“和/或”包括相关所列项中的任何一个和任何两个或更多个的任何组合。
虽然诸如“第一”、“第二”和“第三”的术语可在此用于描述各种构件、组件、区域、层或部分，但是这些构件、组件、区域、层或部分不受这些术语限制。更确切地说，这些术语仅用于将一个构件、组件、区域、层或部分与另一构件、组件、区域、层或部分区分开。因此，在不脱离示例的教导的情况下，在此描述的示例中提及的第一构件、组件、区域、层或部分还可被称为第二构件、组件、区域、层或部分。
为了方便描述，在此可使用诸如“在……之上”、“上方”、“在……之下”以及“下方”的空间相关术语来描述如附图中所示的一个元件与另一元件之间的关系。这样的空间相对术语意于包含除了附图中描绘的方位之外的装置在使用或操作中的不同方位。例如，如果附图中的装置被翻转，则被描述为“在”另一元件“之上”或“上方”的元件将随后被描述为“在”另一元件“之下”或“下方”。因此，术语“在……之上”根据装置的空间方向包括“在……之上”和“在……之下”两种方位。装置还可以以另外的方式被定位(例如，旋转90度或处于其它方位)，并将对在此使用的空间相关术语做出相应的解释。
在此使用的术语仅是为了描述各种示例，而不被用来限制本公开。除非上下文另外清楚地指明，否则单数形式也意于包含复数形式。术语“包含”、“包括”以及“具有”列举存在所陈述的特征、数量、操作、构件、元件和/或它们的组合，但不排除存在或添加一个或更多个其它特征、数量、操作、构件、元件和/或它们的组合。
由于生产技术和/或公差，附图中所示出的形状可发生变化。因此，在此描述的示例并不限于附图中示出的特定的形状，而是包括制造过程中发生的形状的变化。
在此描述的示例的特征可以以在理解了本申请的公开内容后将显而易见的各种方式进行组合。此外，虽然在此描述的示例具有多种构造，但是在理解了本申请的公开内容后将显而易见的其它构造也是可行的。
在此使用的诸如“第一导电类型”和“第二导电类型”的表述可指的是诸如N和P导电类型的相反的导电类型，并且在此描述的使用这样的表述的示例也包括互补的示例。例如，第一导电类型是N和第二导电类型是P的示例包括第一导电类型是P和第二导电类型是N的示例。
随后，参照附图更详细地描述示例。
示例提供了可提高散热特性和EMI屏蔽性能的半导体封装件，以及使用这样的半导体封装件的电子装置模块。
图1是根据第一示例的半导体封装件的示意性截面图。
参照图1的示例，根据第一示例的半导体封装件100被构造为包括框架110、重新分配部120、电子组件130、金属层140以及导电层150。
在图1的示例中，框架110包括通孔112，电子组件130插入通孔112以设置在其中。例如，框架110被设置为围绕电子组件130。在示例中，框架110呈电子组件130设置在通孔112内的板形状。
在这样的示例中，多个过孔114形成在框架110中。例如，过孔114用于将导电层150和接地电极(下面将进一步描述)彼此连接。
在图1的示例中，框架110包括芯116和形成在芯116的上表面和下表面上的导体层118。然而，本发明不限于此，导体层118可仅形成在芯116的上表面和下表面中的一个表面上。
例如，芯116由诸如热固性树脂(诸如环氧树脂)、热塑性树脂(诸如聚酰亚胺)或者含有玻璃纤维或无机填料的增强材料的树脂(诸如半固化片树脂、ABF(Ajinomoto Bulid-up Film)树脂、FR-4树脂、双马来酰亚胺三嗪(BT)树脂等)的绝缘材料形成，但芯116的材料不限于这些示例材料，在其它示例中使用其它类似材料。此外，在示例中，在芯116的情况下，具有优异的刚性和导热性的金属设置在芯116中，并且在该示例中，使用铁-镍(Fe-Ni)基合金作为该金属，并在Fe-Ni基合金的表面上另外执行铜(Cu)镀覆。此外，在示例中，在芯116中设置有其它类型的玻璃、陶瓷、塑料材料等。
在一些示例中，导体层118包括从具有优异的导电性的金属银(Ag)、钯(Pd)、铝(Al)、镍(Ni)、钛(Ti)、金(Au)、铜(Cu)、铂(Pt)中选择的至少一种或至少两种的混合物。然而，在其它示例中，作为良好的导体的其它金属也用在导体层118中。例如，导体层118使用现有技术中常用的例如电解镀铜、非电镀铜的方法形成。然而，这些仅仅是示例，并且其它示例使用其它类似的方法来形成导体层118。更详细地，导体层118可能使用诸如化学气相沉积(CVD)、物理气相沉积(PVD)、溅射、减成工艺、加成工艺、半加成工艺(SAP)、改良型半加成工艺(MSAP)等方法形成，但导体层118的形成方法不限于这些示例，并在其它示例中使用其它类似的、适当的方法。
在图1的示例中，重新分配部120形成在框架110的下表面上，并且电子组件130安装在重新分配部120上。例如，重新分配部120包括绝缘层122和布线层124。焊料102形成在暴露到重新分配部120的下部的布线层124上。
此外，在图1的示例中，重新分配部120的布线层124电连接到过孔114。
在图1的示例中，重新分配部120的绝缘层122还形成在形成于电子组件130和形成在框架110上的金属层140之间的空间中。因此，电子组件130通过重新分配部120的绝缘层122固定在适当位置。
因此，电子组件130插入框架110的通孔112中以安装在重新分配部120上。在示例中，连接到重新分配部120的布线层124的连接电极暴露在电子组件130的底表面上。
作为示例，电子组件130可以是集成电路(IC)芯片，但不限于这种类型的组件。例如，可选地，电子组件130被设置为诸如图像传感器、存储芯片或在计算环境中使用的另一类型的芯片或元件的各种其它类型的芯片。
金属层140可设置在框架110的内表面和电子组件130的上表面中的任意一个或两者上。
在图1的示例中，金属层140包括形成在电子组件130的上表面上的第一金属层142。当形成电子组件130时形成第一金属层142。因此，其上已形成有第一金属层142的电子组件130设置在重新分配部120上。第一金属层142可由例如铜(Cu)和镍(Ni)中的一种或者由包含铜(Cu)或镍(Ni)的合金形成。然而，在其它示例中，使用除了铜和镍之外的具有类似的导电性质的其它金属，或者使用具有类似的导电性质的其它金属替代铜和镍。
金属层140还可包括形成在框架110的内表面上的第二金属层144。第二金属层144也可由例如如上所述的铜(Cu)和镍(Ni)中的一种或者由包含铜(Cu)或镍(Ni)的合金或者另一类似金属形成。
例如，可选地，金属层140电连接到接地电极。换句话说，在这样的示例中，第一金属层142和第二金属层144电连接到接地电极。
此外，由于金属层140形成在框架110的内表面上，因此由电子组件130产生的热通过金属层140被传递到重新分配部120和导体层118。结果，提高了散热效率。
此外，由于金属层140电连接到接地电极，因此还提高了电磁干扰(EMI)屏蔽性能。
根据图1的示例，导电层150形成为覆盖框架110的上表面和电子组件130的上表面。因此，如上形成的导电层150执行EMI屏蔽和散热功能。换句话说，导电层150用于将形成在框架110的上表面上的导体层118以及形成在电子组件130的上表面上的金属层140彼此连接，以执行EMI屏蔽和散热功能。
例如，导电层150由导电环氧树脂(例如，银(Ag)环氧树脂)或焊料材料形成。然而，根据其它示例，导电层150由具有适当的导电性质的另一类似材料形成。
因此，由于导电层150形成为覆盖框架110的上表面和电子组件130的上表面，因此与未形成导电层150的示例相比，提高了EMI屏蔽性能。例如，与形成EMC成型层的情况相比，形成导电层150时的EMI屏蔽性能得到提高。此外，还提高了散热性能。
如上所述，通过设置导电层150，因此提高了EMI屏蔽性能和散热性能。
随后，参照附图进一步描述制造根据第一示例的半导体封装件的方法。
图2至图9是示出制造根据第一示例的半导体封装件的方法的过程的示图。
首先，在框架110中形成通孔112和导通孔(via hole)114a，如图2的示例中所示。与所示的单独的导通孔114a的示例对应，可围绕通孔112形成多个导通孔114a。
在图2的示例中，框架110包括由绝缘材料形成的芯116以及形成在芯116的上表面和下表面上的导体层118。
随后，如图3所示，在框架110的内表面上形成金属层140(第二金属层144)。金属层140(第二金属层144)可由例如铜(Cu)和镍(Ni)中的一种或者包含铜(Cu)或镍(Ni)的合金形成。然而，铜和镍仅是示例，并且可视情况使用其它金属。
使用导电材料填充形成在框架110中的导通孔114a以形成过孔114。
随后，如图4的示例中所示，将第一载体10附着到框架110的下侧。第一载体10是用于提供用于形成电子组件130和导电层150的临时构造并且稍后会被去除。
当完成第一载体10的附着时，将电子组件130附着到第一载体10，如图5的示例中所示。这时，电子组件130设置为插入框架110的通孔112中。使用这样的方法，将电子组件130安装在第一载体10上并与形成在框架110的内表面上的金属层140(第二金属层144)分开预定距离。
在电子组件130的下表面上设置金属层140(第一金属层142)。形成在电子组件130的下表面上的金属层140(第一金属层142)是在制造电子组件130的过程中形成的组件，因此与形成在框架110的内表面上的金属层140(第二金属层144)分开形成。
例如，将其上已形成有金属层140(第一金属层142)的电子组件130安装在第一载体10上。
然而，金属层140的形成不限于这样的示例结构，可选地，也可在电子组件130已安装在第一载体10上的状态下形成金属层140(第二金属层144)。
随后，如图6中所示，在框架110的上端形成重新分配部120。重新分配部120包括绝缘层122和布线层124。布线层124可电连接到接地电极。
在这样的示例中，电子组件130还电连接到布线层124。
在由电子组件130和形成在框架110的内表面上的金属层140(第二金属层144)形成的空间中，也形成重新分配部120的绝缘层122，从而用于固定电子组件130。
随后，如图7的示例中所示，去除第一载体10，并将第二载体20安装在与框架的其上已安装过第一载体10并将第一载体10从其去除的表面背对的表面上。
然后，如图8的示例中所示，形成导电层150。导电层150形成为覆盖框架110的导体层118和形成在电子组件130上的金属层140(第一金属层142)。如上形成的导电层150执行EMI屏蔽和散热功能。
在这样的示例中，导电层150由例如导电环氧树脂(例如，Ag环氧树脂)或焊料材料形成，但这些仅是示例，并且在其它示例中，其它类似的材料被用于导电层150。
当完成导电层150的形成时，如图9的示例中所示，去除第二载体20。然后，在重新分配部120的下表面上形成焊料102。
如上所述，EMI屏蔽性能和散热性能通过形成导电层150而提高。
此外，电子组件130通过使用重新分配部120而被固定。
下面，参照附图进一步描述根据第二示例的半导体封装件。为了简洁起见，未详细提供与上述在前的示例中的组件相同的组件的描述，并且为了简洁起见，在适当的情况下完全省略其描述。
图10是根据第二示例的半导体封装件的示意性截面图。
参照图10，例如，根据第二示例的半导体封装件200包括框架110、重新分配部120、电子组件130、金属层140和导电层250。
由于框架110、重新分配部120、电子组件130和金属层140具有与根据第一示例的半导体封装件100的框架110、重新分配部120、电子组件130和金属层140的构造相同的构造，因此为了简洁起见，省略其详细的描述，并且其详细的描述应被理解为与半导体封装件100的描述对应。
根据图10的示例，导电层250形成为将框架110的导体层118和电子组件130的金属层140彼此连接。作为示例，导电层250呈矩形的带状。例如，由于形成在电子组件130的上表面上的金属层140最终连接到接地电极，因此提高了EMI屏蔽性能。
此外，由于由电子组件130产生的热通过导电层250进行传递，因此提高了散热效率。
导电层250可由导电环氧树脂(例如，Ag环氧树脂)或焊料材料形成，不过这些仅是示例，在其它示例中，使用其它类似的导电材料来形成导电层250。
同样地，由于导电层250形成为将导体层118和金属层140彼此连接，因此与未形成导电层250的示例相比，提高了EMI屏蔽性能。换句话说，与形成EMC成型层的示例相比，形成导电层250时的EMI屏蔽性能得到提高。此外，提高了散热性能。
此外，由于导电层250形成为呈将导体层118和金属层140彼此连接的带状，因此降低了制造成本并提高了制造成品率。
如上所述，EMI屏蔽性能和散热性能通过设置导电层250而被提高。此外，降低了制造成本并且提高了制造成品率。
随后，参照附图描述根据第三示例的半导体封装件。
图11是示出根据第三示例的半导体封装件的示意性截面图。
参照图11的示例，根据第三示例的半导体封装件300包括框架310、重新分配部320、电子组件330、第一金属层340和第二金属层350。
在图11的示例中，框架310包括通孔312，电子组件330插入通孔312以设置在其中。例如，框架310设置为围绕电子组件330，可选地，作为示例，框架310呈电子组件330设置在通孔312的内部的板状。
在示例中，多个过孔314形成在框架310中。在这样的示例中，过孔314用于将第一金属层340和第二金属层350与接地电极(下面将进一步描述)彼此连接。
在图11的示例中，框架310被构造为包括芯316和形成在芯316的上表面和下表面上的导体层318。
芯316可由绝缘材料形成。在一些示例中，绝缘材料可为诸如环氧树脂的热固性树脂、诸如聚酰亚胺的热塑性树脂，或者含有诸如玻璃纤维或无机填料的增强材料的树脂(例如，半固化片树脂、ABF(Ajinomoto Bulid-up Film)树脂、FR-4树脂、双马来酰亚胺三嗪(BT)树脂或者类似的材料)。然而，芯316的材料不限于这些示例，并且在其它示例中使用具有类似性质的其它材料来形成芯316。此外，在芯316的示例中，具有优异的刚性和导热性的金属设置在芯316中，并且在该情况下，使用铁-镍(Fe-Ni)基合金作为该金属，并在Fe-Ni基合金的表面上执行铜(Cu)镀覆。然而，这些仅是示例金属，具有类似导电性质的其它金属可用作这些金属。此外，可选地，在芯中存在其它玻璃、陶瓷、塑料材料，或其它类似的材料。
在示例中，导体层318包括从具有优异的导电性的银(Ag)、钯(Pd)、铝(Al)、镍(Ni)、钛(Ti)、金(Au)、铜(Cu)、铂(Pt)中选择的至少一种或至少两种的混合物，但这些仅是示例，并可使用具有类似导电性质的其它金属。在这样的示例中，导体层318使用现有技术中常用的例如电解镀铜、非电镀铜的方法形成，但其它示例也是可行的，并且其它示例使用其它类似方法。更详细地，导体层318可使用诸如化学气相沉积(CVD)、物理气相沉积(PVD)、溅射、减成工艺、加成工艺、半加成工艺(SAP)、改良型半加成工艺(MSAP)的方法或类似方法形成，但导体层118的形成方法不限于这些示例，在其它示例中使用其它适当的形成方法。
重新分配部320形成在框架310的下表面上，并且电子组件330安装在重新分配部320的上部上。例如，重新分配部320包括绝缘层322和布线层324。在这样的示例中，焊料302形成在暴露到重新分配部320的下部的布线层324上。
重新分配部320的布线层324电连接到过孔314。
重新分配部320的绝缘层322形成在形成于电子组件330和形成在框架310上的第一金属层340之间的空间中。因此，电子组件330被绝缘层322固定。
电子组件330插入框架310的通孔312中，以被安装在重新分配部320上。此外，连接到重新分配部320的布线层324的连接电极暴露在电子组件330的下表面上。
作为示例，电子组件330可以为IC芯片，但电子组件330不限于IC芯片。例如，在其它示例中，电子组件330变为由诸如图像传感器和存储芯片的其它各种类型的电子装置或芯片所代替。
在图11的示例中，第一金属层340形成在框架310的内表面上。第一金属层340由例如铜(Cu)和镍(Ni)中的一种或者包含铜(Cu)或镍(Ni)的合金形成。然而，这些仅是示例，在其它示例中，使用具有适当导电性质的其它材料。此外，作为示例，第一金属层340电连接到接地电极。
同样地，由于第一金属层340形成在框架310的内表面上，因此提高了散热特性。此外，由于第一金属层340连接到接地电极，因此提高了EMI屏蔽性能。
第二金属层350形成为覆盖电子组件330的上表面和框架310的上表面。第二金属层350由例如铜(Cu)和镍(Ni)中的一种或者包含铜(Cu)或镍(Ni)的合金形成。然而，这些仅是示例，在其它示例中，使用具有适当导电性质的其它材料。此外，第二金属层350电连接到接地电极。
因此，由于第二金属层350形成为覆盖电子组件330的上表面和框架310的上表面，因此提高了散热特性。此外，由于第二金属层350连接到接地电极，因此提高了EMI屏蔽性能。
可选地，在示例中，金属片或石墨层还形成在第二金属层350上，因此，散热特性进一步提高。
如上所述，当形成第一金属层340和第二金属层350时，提高了EMI屏蔽性能和散热性能。
此外，电子组件330被重新分配部320固定。
随后，参照附图进一步描述制造根据第三示例的半导体封装件的方法。
图12至图19是示出制造根据第三示例的半导体封装件的方法的过程的示图。
首先，在框架310中形成通孔312和导通孔314a，如图12的示例中所示。根据导通孔314a的示例，围绕通孔312形成多个导通孔314a。
框架310被构造为包括由绝缘材料形成的芯316以及形成在芯316的上表面和下表面上的导体层318。
随后，如图13的示例中所示，在框架310的内表面上形成第一金属层340。第一金属层340由例如铜(Cu)和镍(Ni)中的一种，或者包含铜(Cu)或镍(Ni)的合金形成。然而，这些仅是示例，在其它示例中，使用具有适当导电性质的其它材料。
使用诸如金属的材料填充形成在框架310中的导通孔314a，从而形成过孔314。
然后，如图14中的示例中所示，将第一载体30附着到框架310的下侧。第一载体310是用于安装电子组件330以及形成重新分配部320的临时构造。因此，稍后去除第一载体30。
当完成第一载体30的附着时，将电子组件330附着到第一载体30，如图15的示例中所示。此时，电子组件330插入框架310的通孔312中以设置在其中。因此，电子组件330安装在第一载体30上并与形成在框架310的内表面上的第一金属层340分开预定距离。
随后，如图16的示例中所示，在框架310的上端上形成重新分配部320。例如，重新分配部320包括绝缘层322和布线层324。在这样的示例中，电子组件330电连接到布线层324。
例如，重新分配部320的绝缘层322形成在形成于电子组件330和形成在框架310上的金属层340之间的空间中。因此，电子组件330被绝缘层322固定。
随后，如图17的示例中所示，去除第一载体30，并将第二载体40安装在与框架的其上已安装过第一载体30并随后已将第一载体30从其去除的表面背对的表面上。
随后，如图18的示例中所示，在电子组件330的上表面上和框架310的上表面上形成第二金属层350。虽然本示例通过示例的方式示出了第二金属层350还形成在形成于框架310上的导体层318上以与导体层318重叠，但本公开的示例不限于这样的构造。例如，第二金属层350仅形成在电子组件330上并连接到框架310的导体层318。
第二金属层350可由例如铜(Cu)和镍(Ni)中的一种或者包含铜(Cu)或镍(Ni)的合金形成。然而，这些仅是示例，在其它示例中，使用具有适当导电性质的其它材料。本示例通过示例的方式示出了第一金属层340和第二金属层350由相同的材料形成。然而，本公开的示例不限于该具体示例。例如，可选地，第一金属层340和第二金属层350由不同的材料形成。
随后，如图19的示例中所示，去除第二载体40，在重新分配部320的下表面上形成焊料302。
如上所述，通过包括第一金属层340和第二金属层350提高了散热特性，并且还提高了EMI屏蔽性能。
图20是根据第一示例的电子装置模块的示意性截面图。
参照图20的示例，根据第一示例的电子装置模块3000包括安装在上面参照图1的示例描述的半导体封装件100上的至少一个电子装置3100。此外，密封部3200设置为密封电子装置3100。
相对照地，根据第一示例的半导体封装件100设置有设置在半导体封装件100的两个表面上的连接焊盘402。因此，主基板安装在半导体封装件100的两个表面中的第一表面上，并且分开制造的电子装置3100安装在半导体封装件100的第二表面上。
使用有源元件和无源元件中的至少一种作为电子装置3100，密封部3200由环氧模塑料(EMC)形成。然而，这些仅是示例，在其它示例中，使用其它适当的替代物。
此外，在根据第一示例的半导体封装件100的示例中，多个连接焊盘402设置在半导体封装件100的整个第一表面上。在这个示例中，由于数量相对增多的电子装置3100安装在半导体封装件100中，因此增大了集成度。
虽然本示例通过示例的方式示出了使用根据第一示例的半导体封装件100，但本公开的示例不限于此，在其它示例中，使用半导体封装件的其它示例。
例如，在本发明中还可使用根据第二示例的半导体封装件200或根据第三示例的半导体封装件300。
图21是根据第二示例的电子装置模块的示意性截面图。
参照图21的示例，根据第二示例的电子装置模块400包括安装在上面参照图1的示例描述的半导体封装件100上的叠层封装件(PoP)410。
此外，在根据上述示例的半导体封装件100的示例中，连接焊盘402设置在半导体封装件100的两个表面上。因此，主基板安装在半导体封装件100的两个表面中的第一表面上，并且分开制造的叠层封装件(PoP)410安装在半导体封装件100的第二表面上。
作为示例，叠层封装件410以电子装置414安装在封装件基板412上并且电子装置414被密封部416密封这样的方式来构造，但是示例不限于该具体示例。在示例中，能够被安装在半导体封装件100的第一表面上的任何组件(诸如散热构件)被安装在半导体封装件100的第一表面上。
此外，在根据第一示例的半导体封装件100的示例中，多个连接焊盘402能够设置在半导体封装件100的整个第一表面上。结果，具有数量相对大的输入/输出(I/O)端子的封装件能够被安装在第一表面上。因此，增强了与安装在第二表面上的叠层封装件410的结合的可靠性。
虽然本示例通过说明的方式示出了使用根据第一示例的半导体封装件100，但本公开的示例不限于该具体示例，在其它示例中，使用半导体封装件的其它示例。
例如，可选地，在其它示例中使用根据第二示例的半导体封装件200或根据第三示例的半导体封装件300。
图22是根据第三示例的电子装置模块的示意性截面图。
参照图22的示例，根据第三示例的电子装置模块500包括安装在半导体封装件600上的叠层封装件(PoP)510。
在半导体封装件600内包括多个电子组件630。电子组件630插入框架610的通孔612内。在该示例中，半导体封装件600中包括的电子组件630的示例包括功率放大器、滤波器以及集成电路(IC)。然而，这些仅是示例，并且电子组件630的其它示例是可行的。例如，电子组件以裸片的形式嵌入。除了如上所述安装有多个电子组件630之外，半导体封装件600具有与根据第一示例的半导体封装件100的构造相同的构造。
与半导体封装件100相似，多个过孔614形成在框架610中，框架610包括芯616和形成在芯616的上表面和下表面上的导体层618。连接焊盘502设置在半导体封装件600的两个表面上，焊料602形成在重新分配部620的表面上并与连接焊盘502连接。重新分配部620包括绝缘层622和布线层624。
根据示例，叠层封装件510以多个电子装置514安装在封装件基板512上并且电子装置514被密封部516密封这样的方式构造。然而，叠层封装件510不限于此。
此外，盖构件520设置在根据第三示例的电子装置模块500的表面上。
盖构件520被设置为屏蔽电磁波。因此，盖构件520形成在由半导体封装件600和叠层封装件510形成的表面上。
在该示例中，绝缘材料530填充在半导体封装件600和叠层封装件510之间的空间中。
盖构件520不限于上述构造，并根据需要在示例中仅形成在半导体封装件600或者叠层封装件510的表面上。此外，盖构件520插设在设置于叠层封装件510中的电子装置514之间，以阻断电子装置514之间的干扰。
在根据上述示例的电子装置模块500的情况下，电子组件630以裸片的状态嵌入其中，并且连接端子502设置在电子装置模块的两个表面上。因此，以叠层封装件(PoP)结构来利用电子装置模块500，同时，作为电子装置模块500，还显著地减小了尺寸。
此外，由于电子装置中产生的热通过大块导体被有效地释放，因此在电子装置模块运行期间防止了电子装置模块的温度升高。
如上所述，根据示例，提高了散热特性和EMI屏蔽性能。
虽然本公开包括特定示例，但是在理解了本申请的公开内容后将显而易见的是，在不脱离权利要求及它们的等同物的精神和范围的情况下，可在这些示例中做出形式上和细节上的各种变化。在此所描述的示例将仅被理解为描述性含义，而非出于限制的目的。在每个示例中的特征或方面的描述将被认为是可适用于其它示例中的类似特征或方面。如果以不同的顺序执行描述的技术，和/或如果以不同的方式组合描述的系统、架构、装置或者电路中的组件和/或用其它组件或者它们的等同物替换或者补充描述的系统、架构、装置或者电路中的组件，则可获得适当的结果。因此，本公开的范围不由具体实施方式限定，而是由权利要求及它们的等同物限定，并且在权利要求及它们的等同物的范围内的所有变化将被解释为包含于本公开中。

Claims (20)

1.一种半导体封装件，包括：
框架，包括通孔；
电子组件，设置在所述通孔中；
金属层，设置在所述框架的内表面和所述电子组件的上表面中的任意一个或两者上；
重新分配部，设置在所述框架和所述电子组件的下面；以及
导电层，连接到所述金属层。
2.根据权利要求1所述的半导体封装件，其中，所述框架包括由绝缘材料形成的芯以及设置在所述芯的上表面和下表面中的任意一个或两者上的导体层。
3.根据权利要求2所述的半导体封装件，其中，所述导体层包括银、钯、铝、镍、钛、金、铜和铂中的任意一种或者两种或更多种的任意组合。
4.根据权利要求2所述的半导体封装件，其中，所述框架包括过孔，所述过孔被构造为将所述导体层和所述重新分配部电连接，并且
所述过孔将所述金属层和所述导电层连接到接地电极。
5.根据权利要求1所述的半导体封装件，其中，所述金属层包括：第一金属层，设置在所述电子组件的上表面上；第二金属层，设置在所述框架的所述内表面上。
6.根据权利要求5所述的半导体封装件，其中，所述金属层由铜、镍，或者包含铜和镍中的一种的合金形成。
7.根据权利要求1所述的半导体封装件，其中，所述导电层被构造为覆盖所述电子组件和所述框架的上部。
8.根据权利要求1所述的半导体封装件，其中，所述导电层连接设置在所述电子组件的上表面上的金属层和设置在所述框架中的导体层。
9.根据权利要求8所述的半导体封装件，其中，所述导电层呈带状。
10.根据权利要求1所述的半导体封装件，其中，所述导电层由银环氧树脂、导电环氧树脂或焊料材料形成。
11.根据权利要求1所述的半导体封装件，其中，所述重新分配部包括由绝缘材料形成的绝缘层和设置在所述绝缘层中的布线层。
12.根据权利要求11所述的半导体封装件，其中，所述绝缘层延伸到由形成在所述框架的所述内表面上的所述金属层和所述电子组件的外表面形成的空间。
13.一种半导体封装件，包括；
框架，包括通孔和设置在所述框架的内表面上的第一金属层；
电子组件，设置在所述通孔中；
重新分配部，设置在所述框架和所述电子组件的下面；以及
第二金属层，被构造为覆盖所述电子组件的上表面和所述框架的上表面。
14.根据权利要求13所述的半导体封装件，其中，所述框架包括由绝缘材料形成的芯以及设置在所述芯的上表面和下表面中的任意一个或两者上的导体层。
15.根据权利要求14所述的半导体封装件，其中，所述导体层包括银、钯、铝、镍、钛、金、铜和铂中的任意一种或者两种或更多种的任意组合。
16.根据权利要求14所述的半导体封装件，其中，所述框架包括过孔，所述过孔被构造为将所述导体层和所述重新分配部电连接，并且
所述过孔将所述第一金属层和所述第二金属层连接到接地电极。
17.根据权利要求14所述的半导体封装件，其中，所述第一金属层和所述第二金属层由铜和镍中的一种或者包含铜和镍中的一种的合金形成。
18.根据权利要求14所述的半导体封装件，其中，所述重新分配部包括由绝缘材料形成的绝缘层和设置在所述绝缘层中的布线层，并且
所述绝缘层延伸到由形成在所述框架的所述内表面上的所述第一金属层和所述电子组件的外表面形成的空间。
19.一种电子装置模块，包括：
如权利要求1-18中任一项所述的半导体封装件，以及
电子装置，安装在所述半导体封装件的表面上。
20.一种电子装置模块，包括：
如权利要求1-18中任一项所述的半导体封装件，以及
叠层封装件，安装在所述半导体封装件的表面上。
CN201710610963.7A 2016-08-18 2017-07-25 半导体封装件和使用半导体封装件的电子装置模块 Active CN107768321B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010940213.8A CN112018072A (zh) 2016-08-18 2017-07-25 半导体封装件和使用半导体封装件的电子装置模块

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR10-2016-0104868 2016-08-18
KR20160104868 2016-08-18
KR10-2017-0025309 2017-02-27
KR1020170025309A KR102656394B1 (ko) 2016-08-18 2017-02-27 반도체 패키지 및 이를 이용한 전자소자 모듈

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202010940213.8A Division CN112018072A (zh) 2016-08-18 2017-07-25 半导体封装件和使用半导体封装件的电子装置模块

Publications (2)

Publication Number Publication Date
CN107768321A true CN107768321A (zh) 2018-03-06
CN107768321B CN107768321B (zh) 2020-10-09

Family

ID=61192148

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201710610963.7A Active CN107768321B (zh) 2016-08-18 2017-07-25 半导体封装件和使用半导体封装件的电子装置模块
CN202010940213.8A Pending CN112018072A (zh) 2016-08-18 2017-07-25 半导体封装件和使用半导体封装件的电子装置模块

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202010940213.8A Pending CN112018072A (zh) 2016-08-18 2017-07-25 半导体封装件和使用半导体封装件的电子装置模块

Country Status (2)

Country Link
US (1) US10170410B2 (zh)
CN (2) CN107768321B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110444539A (zh) * 2018-05-03 2019-11-12 三星电子株式会社 半导体封装件
CN112542432A (zh) * 2019-09-20 2021-03-23 Nepes株式会社 半导体封装件及其制作方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102600004B1 (ko) 2018-12-26 2023-11-08 삼성전자주식회사 반도체 패키지
WO2020250795A1 (ja) * 2019-06-10 2020-12-17 株式会社ライジングテクノロジーズ 電子回路装置
KR20210047607A (ko) 2019-10-22 2021-04-30 삼성전자주식회사 반도체 패키지

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101653053A (zh) * 2008-01-25 2010-02-17 揖斐电株式会社 多层线路板及其制造方法
CN102306645A (zh) * 2011-09-29 2012-01-04 日月光半导体制造股份有限公司 具有电磁干扰屏蔽膜的半导体封装件及其制造方法
CN103367269A (zh) * 2013-07-15 2013-10-23 香港应用科技研究院有限公司 用于射频应用的隔离混合基板
CN104064532A (zh) * 2014-06-25 2014-09-24 中国科学院微电子研究所 一种带有散热结构的器件封装结构及制造方法
CN105575913A (zh) * 2016-02-23 2016-05-11 华天科技（昆山）电子有限公司 埋入硅基板扇出型3d封装结构

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008243966A (ja) 2007-03-26 2008-10-09 Toyota Industries Corp 電子部品が実装されたプリント基板及びその製造方法
KR101003585B1 (ko) 2008-06-25 2010-12-22 삼성전기주식회사 전자부품 내장형 인쇄회로기판 및 그 제조방법
TWI363411B (en) * 2008-07-22 2012-05-01 Advanced Semiconductor Eng Embedded chip substrate and fabrication method thereof
US9202769B2 (en) * 2009-11-25 2015-12-01 Stats Chippac, Ltd. Semiconductor device and method of forming thermal lid for balancing warpage and thermal management
KR101204233B1 (ko) * 2010-12-22 2012-11-26 삼성전기주식회사 전자부품 내장형 인쇄회로기판 및 그 제조방법
US20130249101A1 (en) * 2012-03-23 2013-09-26 Stats Chippac, Ltd. Semiconductor Method of Device of Forming a Fan-Out PoP Device with PWB Vertical Interconnect Units
US9842798B2 (en) * 2012-03-23 2017-12-12 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming a PoP device with embedded vertical interconnect units
KR101391089B1 (ko) 2012-09-24 2014-05-07 에스티에스반도체통신 주식회사 반도체 패키지 및 그 제조방법
US8736033B1 (en) * 2013-03-13 2014-05-27 Unimicron Technology Corp. Embedded electronic device package structure
US20160211221A1 (en) * 2015-01-16 2016-07-21 Amkor Technology, Inc. Semiconductor device and manufacturing method thereof

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101653053A (zh) * 2008-01-25 2010-02-17 揖斐电株式会社 多层线路板及其制造方法
CN102306645A (zh) * 2011-09-29 2012-01-04 日月光半导体制造股份有限公司 具有电磁干扰屏蔽膜的半导体封装件及其制造方法
CN103367269A (zh) * 2013-07-15 2013-10-23 香港应用科技研究院有限公司 用于射频应用的隔离混合基板
CN104064532A (zh) * 2014-06-25 2014-09-24 中国科学院微电子研究所 一种带有散热结构的器件封装结构及制造方法
CN105575913A (zh) * 2016-02-23 2016-05-11 华天科技（昆山）电子有限公司 埋入硅基板扇出型3d封装结构

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110444539A (zh) * 2018-05-03 2019-11-12 三星电子株式会社 半导体封装件
CN110444539B (zh) * 2018-05-03 2024-03-19 三星电子株式会社 半导体封装件
CN112542432A (zh) * 2019-09-20 2021-03-23 Nepes株式会社 半导体封装件及其制作方法
CN112542432B (zh) * 2019-09-20 2024-05-17 Nepes株式会社 半导体封装件及其制作方法

Also Published As

Publication number Publication date
US20180053719A1 (en) 2018-02-22
US10170410B2 (en) 2019-01-01
CN107768321B (zh) 2020-10-09
CN112018072A (zh) 2020-12-01

Similar Documents

Publication Publication Date Title
CN107768321A (zh) 半导体封装件和使用半导体封装件的电子装置模块
US10128214B2 (en) Substrate and the method to fabricate thereof
US7145226B2 (en) Scalable microelectronic package using conductive risers
US7999359B2 (en) Semiconductor package with electromagnetic shield
CN107818954A (zh) 半导体封装件、制造其的方法以及电子装置模块
US8942004B2 (en) Printed circuit board having electronic components embedded therein
US11488880B2 (en) Enclosure for an electronic component
CN110349938A (zh) 电子装置模块
CN104428892A (zh) 用于基板核心层的方法和装置
US10217686B2 (en) Air-cavity package with enhanced package integration level and thermal performance
JP2005251889A (ja) 立体的電子回路装置
CN101325182A (zh) 带有加强构件的配线基板
US20120206890A1 (en) Method for integration of circuit components into the build-up layers of a printed wiring board
KR102656394B1 (ko) 반도체 패키지 및 이를 이용한 전자소자 모듈
US9760132B2 (en) Stiffening electronic packages by disposing a stiffener ring between substrate center area and conductive pad
CN110475421A (zh) 电子装置模块及制造该电子装置模块的方法
KR20180029822A (ko) 반도체 패키지 및 이의 제조방법, 전자소자 모듈
US9799637B2 (en) Semiconductor package with lid having lid conductive structure
KR20120071938A (ko) 전자부품 내장형 인쇄회로기판 및 그 제조방법
US10314166B2 (en) Printed wiring board
KR102295103B1 (ko) 회로기판 및 회로기판 조립체
US20050231922A1 (en) Functional printed circuit board module with an embedded chip
US20200395260A1 (en) Electronic component module
KR20230111540A (ko) 회로 기판 및 이를 포함하는 반도체 패키지

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant