CN103367269A - 用于射频应用的隔离混合基板 - Google Patents

用于射频应用的隔离混合基板 Download PDF

Info

Publication number
CN103367269A
CN103367269A CN2013102958472A CN201310295847A CN103367269A CN 103367269 A CN103367269 A CN 103367269A CN 2013102958472 A CN2013102958472 A CN 2013102958472A CN 201310295847 A CN201310295847 A CN 201310295847A CN 103367269 A CN103367269 A CN 103367269A
Authority
CN
China
Prior art keywords
dielectric layer
plate
encapsulation
active element
loss tangent
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2013102958472A
Other languages
English (en)
Other versions
CN103367269B (zh
Inventor
杨丹
何松
任宇行
史训清
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hong Kong Applied Science and Technology Research Institute ASTRI
Original Assignee
Hong Kong Applied Science and Technology Research Institute ASTRI
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hong Kong Applied Science and Technology Research Institute ASTRI filed Critical Hong Kong Applied Science and Technology Research Institute ASTRI
Priority to CN201310295847.2A priority Critical patent/CN103367269B/zh
Publication of CN103367269A publication Critical patent/CN103367269A/zh
Application granted granted Critical
Publication of CN103367269B publication Critical patent/CN103367269B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/1423—Monolithic Microwave Integrated Circuit [MMIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Details Of Aerials (AREA)

Abstract

本发明提供一种用于小型RF信号系统的封装以及形成封装的方法，以使封装尺寸小型化，提高信号完整性，并降低制造成本。封装包括具有夹层结构的混合基板，其中混合基板包括由插板分离的具有不同介电性能的上层和下层，以提高电隔离和机械刚度。金属层形成在孔的侧壁上以包围有源元件，使得金属侧壁与上层和下层中的两个接地板一起构成封装中的自屏蔽外壳，以保护有源元件。

Description

用于射频应用的隔离混合基板
技术领域
本发明一般涉及射频信号系统，并且更具体地，涉及一种用于小型射频信号系统的封装和用于产生该封装的方法。
背景技术
当前，便携式/可佩带电子装置中的射频或混合信号系统急迫地需要异构集成(例如，射频、数字和电源系统的一体化)和降低的形状因数，以便满足使产品尺寸小型化的需要。诸如三维封装的先进封装技术是获得上述目标的可能的解决方案。
考虑到信号完整性，射频和数字/电源信号路径应该被电分离，并且诸如低温烧结陶瓷的低损耗基板被推荐用来路由高频或超高频信号。
在一个方面，另一关键问题在于作为敏感设备的射频集成电路应该被电磁屏蔽，但是其天线应该保持不受影响。
US6,657,523公开了一种通过叠层封装形成的堆叠的射频模块，每个封装安置单片微波集成电路(MMIC)以及颠倒地安装另一个封装，该另一个封装安置用于控制MMIC的控制电路。MMIC和控制电路均由金属密封盖密封在每个封装的空穴中，所述封装彼此在空间上完全分离。将射频信号和电源/控制信号的布线路径上的焊盘和接地焊盘设置在每个封装中，并且在封装的背面通过金凸点与对应焊盘接合。
US7,477,197提供一种天线和RF前端模块的集成，涉及一种包括具有第一表面和与第一表面相对的第二表面的基板的电子组件。该电子组件还包括耦接至基板的第一表面的RF前端模块，以及定位在基板的第二表面的接地平面层，在接地平面层上的绝缘层，其中接地平面层定位在第二表面和绝缘层之间。此外，该电子组件还包括在绝缘层上的天线层，其中绝缘层定位在天线层和接地平面层之间。
US8,335,084公开了一种包括嵌入式有源设备和分立式无源设备的电子系统或者模块，以及用于制备包含嵌入式有源设备和/或分立式无源设备的封装的方法。所述模块包括多个内建层，其定义电路互连并且包括一个或多个薄膜型嵌入式无源设备；至少一个空穴，其形成在内建层内；以及至少一个有源设备和/或至少一个分立式无源设备，其设置在空穴中并且电连接至内建层的电路互连。内建层可以安装至芯板，并且该芯板可以组装至印制电路板。
虽然如此，上述现有技术也不能够提供用于射频信号的封装系统，其同时在电特性、超小形状因数和低成本解决方案上实现了最优化性能。
发明内容
本发明提供一种用于小型射频(RF)信号系统的封装，以及形成封装的方法，以使封装的尺寸小型化，提高信号完整性，并且降低制造成本。
因此，本发明的第一方面在于提供一种用于小型RF信号系统的封装，包括带有夹层结构的混合基板，其中混合基板包括具有不同介电性能的上层和下层，所述上层和下层由插板分离以提高电隔离和机械刚度。位于插板上方的上层具有低损耗的介电材料，该上层包括一个或多个元件，其可操作用于将射频集成电路(RFIC)芯片的RF信号传输至布置在上层外侧上的天线。位于插板下方的下层具有高损耗的介电材料，该下层包括一个或多个元件，其可操作用于将RFIC芯片的低频信号传输至外部电路。低损耗介电材料的损耗角正切值低于高损耗介电材料的损耗角正切值，这帮助降低封装的传输损耗。RFIC芯片或者其他有源元件配置在混合基板中。根据本发明的某个实施方式，插板具有孔，其中RFIC芯片或者其他有源元件位于上层和下层之间。
根据本发明的实施方式，将金属层形成在孔的侧壁以包围RFIC芯片，使得金属侧壁与两个层中的两个接地板一起构成封装内的自屏蔽外壳，以保护RFIC芯片免受电磁干扰。
本发明的第二方面在于提供一种形成用于小型RF信号系统的封装的方法，包括贯穿插板钻孔或蚀刻一孔，在孔的侧壁上电镀或沉积屏蔽金属以包围RFIC芯片，在插板的上侧上层压或沉积上层，在插板的下侧上层压或沉积下层，电镀和图案化以形成金属化部分，从而重新分配输入/输出，在上层的外侧上印制或镀天线，以及制作微凸点和实现板级分离。
附图说明
在下文中，参考附图更加详细地描述本发明的实施方式，其中：
图1是根据本发明的一个实施方式的用于射频信号系统的封装的横截面视图；
图2是根据本发明的另一实施方式的用于射频信号系统的封装的横截面视图；
图3A是图2的封装的局部放大的横截面视图；
图3B是图2的封装的另一局部放大的横截面视图；
图4是根据本发明的一个实施方式的示出屏蔽外壳的封装的横截面视图；
图5是根据本发明的实施方式的指出用于混合基板的三个层的材料及其对应性能的图表；
图6A是根据本发明的第一示例性封装的横截面视图；
图6B是根据本发明的第二示例性封装的横截面视图；
图6C是根据本发明的第三示例性封装的横截面视图；
图6D是根据本发明的第四示例性封装的横截面视图；
图7是根据本发明的实施方式示出在板级封装下制备用于射频信号系统的封装的方法步骤的工艺流程图；以及
图8A-8H根据本发明的实施方式示出了在板级封装下制备用于射频信号系统的封装的工艺流程。
具体实施方式
在下面的说明中，将用于射频信号系统的封装作为优选例子阐述。对于所属领域技术人员而言，显而易见，可以在不背离本发明的范围和精神的情况下进行包括附加和/或替换的修改。具体的细节可以被省略以避免模糊本发明；但是，公开内容将被撰写成使所属领域技术人员能够在不需要过多实验的情况下实践本文中的教导。
图1示出了根据本发明的一个实施方式的用于射频(RF)信号系统的封装。封装101包括具有夹层结构的混合基板，所述夹层结构包括具有不同介电性能的上层102和下层103。上层102和下层103由插板104分离以提高封装101的电隔离和机械强度。插板104具有孔，其中射频集成电路(RFIC)芯片106布置在两层102和103之间。上层102使用低损耗介电材料，并且承载一个或多个元件105，其可操作用于向位于上层102外侧上的天线107传输RFIC芯片106的RF信号。元件105包括一个或多个平衡-不平衡转换器、耦合器或过滤器。在天线107和RFIC芯片106之间的RF信号路径108以虚线示出。下层103使用高损耗介电材料，并且承载一个或多个元件109，其可操作用于向外部电路传输RFIC芯片106的低频信号。元件109能够进一步传输电源和数字信号，并且包括一个或多个电容器或电感器。RFIC芯片106和外部电路之间的低频信号路径110以另一虚线示出。
低损耗介电材料的损耗角正切值低于高损耗介电材料的损耗角正切值，这帮助降低封装的传输损耗。损耗角正切指的是介电材料的参数，其量化介电材料的固有电磁能量耗散。低损耗介电材料的损耗角正切的优选范围低于0.01，而高损耗介电材料的损耗角正切的优选范围在0.01和1之间。通常，根据下列方程式，传输损耗(α)由传导损耗、介电损耗和辐射损耗构成：
α∝f(tanδ)εr 1/2
其中f表示频率，tanδ表示损耗角正切，以及εr表示相对介电常数。
根据本发明，通过降低上层的损耗角正切，很大程度地降低了传输损耗。
根据本发明的一个实施方式，低损耗介电材料的相对介电常数的值高于高损耗介电材料的相对介电常数的值，这帮助降低上层的厚度。
此外，孔不限于容纳RFIC芯片。诸如电源管理芯片或数字信号芯片的其他有源元件也能够安装在孔中。
金属层形成在孔的侧壁上以包围RFIC芯片106，使得金属侧壁111和两个层102和103中的两个接地板112和113构成封装101内的自屏蔽外壳，以保护RFIC芯片106。在RFIC芯片106和金属侧壁111之间存在粘合剂114，以固定RFIC芯片106的位置。相似地，也可以将包括电源管理芯片和数字信号芯片的其他有源元件安装在自屏蔽外壳内。
图2示出了根据本发明的另一实施方式用于RF信号系统的封装。上层中的路径201(以虚线示出)示出了从RFIC输入/输出(I/O)202至平衡-不平衡转换器/耦合器/过滤器203以及最终至天线204的RF信号传输(放大视图在图3A中示出)。焊盘205被设置以连接上层中的金属化部分和天线204。下层中的路径206(以另一虚线示出)示出了从另一RFICI/O207至贯穿基板的过孔208然后至电容器/电感器209的低频信号的传输(放大视图在图3B中示出)。保护膜211位于下层上。
本发明能够提供具有更好电性能的用于RF信号系统的封装。因为RF信号在低损耗介电材料中传输，而不相关的RF和电源/数字信号在高损耗介电材料中传输，所以在系统中能够获得低损耗传输。此外，具有不同介电性能的两个层被插板物理地分离，导致RF信号和不相关的RF信号之间的耦合效应的减小。
此外，因为金属侧壁设置在插板的孔内，所以外壳与两个层中的接地板一起形成以屏蔽RFIC，从而在封装内提供容易实现的自屏蔽。图4示出了根据本发明的实施方式的封装的屏蔽外壳401。该屏蔽外壳由金属侧壁402和403、上层中的接地板404和下层中的接地板405形成。此外，封装内的这种自屏蔽将不会影响位于封装上的天线。
因为上层使用高κ介电材料(表示具有高相对介电常数的材料)，所以根据以下方程式封装的层厚度能够被很大程度降低：
介电厚度∝1/(fεr 1/2)
其中f表示频率，εr表示相对介电常数。
此外，在封装中实现用于上层和下层的层压的薄膜(例如，聚四氟乙烯(PTFE)或聚酰亚胺(PI)薄膜)和嵌入内部的元件。通过无凸点的互连重新分配I/O，并且元件位于插板的孔内。以上结构能够进一步降低封装的尺寸，以获得超小的形状因数。
由于根据本发明的混合基板的结构，在封装设计中使用更多的高损耗叠层，而不是低损耗叠层。因为高损耗叠层的成本比低损耗叠层的成本低很多(例如，大约是1/10)，并且具有FR4的插板的成本也相对低，所以根据本发明的制造成本显著降低。
根据本发明的实施方式，用于混合基板的具有相似热膨胀系数(CTE)的内建层提供良好的热机械稳定性并且减少了翘曲现象。附加地，诸如(陶瓷-PTFE上层/FR4插板/PI下层)的夹层结构还提高了机械刚度，原因在于通过玻璃织物加固了FR4。
优选地，用于上层的材料可以是具有低损耗角正切但高相对介电常数的任何介电材料，例如陶瓷-PTFE复合材料。用于下层的材料可以是具有高损耗角正切但低相对介电常数的任何介电材料，例如聚酰亚胺、聚苯醚或BCB材料。用于插板的材料是具有高损耗角正切的任何介电材料，例如包括FR4或BT的具有玻璃纤维的环氧树脂。
总地来说，图5是指示用于三个层的材料及其对应性能的图表。对于上层，使用陶瓷-PTFE复合材料，其中εr＝10.2，tanδ＝0.002以及CTE＝47。对于插板，使用FR4环氧树脂，其是指由具有环氧树脂粘合剂的玻璃纤维织物布构成的复合材料，环氧树脂粘合剂是耐燃物，其中εr＝4.0，tanδ＝0.02和CTE＝50。对于下层，使用聚酰亚胺(PI)Kapton，其中εr＝3.5，tanδ＝0.01和CTE＝20。通常，用于插板和下层的材料成本比上层的材料成本低很多。
图6A示出了根据本发明的第一示例性封装。因为成本降低，在靠近上层613内的RFIC电源I/O612处，存在具有不同介电材料(优选地，高损耗电介质)的另一区域611。通过在区域611内靠近I/O612处插入嵌入式去耦电容器614，使电流循环路径最小化，并且也使RFIC的噪声降低。
图6B示出了根据本发明的第二示例性封装。插板与下层621成一体，使得封装的总体厚度能够被进一步降低。在该实施方式中，RFIC622配置在下层621的孔623中，并且元件624嵌入在下层621中。上层中的接地平面可以用于实现电隔离。此外，形成屏蔽外壳以保护RFIC622，该屏蔽外壳由金属侧壁和上层和下层中的接地平面构成。
图6C示出了根据本发明的第三示例性封装。RFIC631配置在上层632中。
图6D示出了根据本发明的第四示例性封装。RFIC641配置在下层642中。
图7图示了根据本发明的实施方式工艺流程图，其图示了在板级封装中形成用于RF信号系统的封装的方法的步骤。在步骤701，将金属电镀或沉积在插板孔的侧壁上，并且通过钻孔或蚀刻在插板中形成贯穿基板的过孔。在步骤702，通过拾取和放置工艺将集成电路(IC)插入在插板孔内。在步骤703，将插板与载体1临时结合，然后将IC与插板孔粘接。然后，通过一系列子层将下层层压或沉积在插板上。之后，通过电镀和随后的图案化形成金属化部分。在本发明中，图案化包括掩模对准、曝光、显影、金属蚀刻和掩模去除等。此外，在形成下层期间，将诸如电感器或电容器的元件嵌入在下层中。在步骤704，将下层临时地与载体2结合。在步骤705，翻转组件，并且解离载体1。在步骤706，通过一系列子层将上层层压或沉积在插板上。与步骤703相似，然后形成金属化部分，并且因而在上层中重新分配IC的I/O。此外，在形成上层期间，将诸如平衡-不平衡转换器或耦合器的元件嵌入在上层中。在步骤707，通过印制或镀将天线形成在上层上。在步骤708，解离载体2，并且实现凸点焊接和板级分离。
图8A-H示出了根据本发明的实施方式形成用于RF信号系统的封装的工艺流程。在图8A中，将金属电镀或沉积在基板插板801的钻孔或蚀刻的插板孔802侧壁上，以形成金属侧壁803。在基板插板801中产生贯穿基板的过孔804。在图8B中，将集成电路(IC)805插入到插板孔802中。在图8C中，将插板与载体1(806)临时结合，接着将IC805与插板孔802粘接。将下层807层压或沉积在插板801上。通过金属图案化形成接地板808。此外，在形成下层期间，还将元件809嵌入在下层807内。在图8D中，将载体2(810)临时结合在下层807上。在图8E中，翻转组件，并且解离载体1(806)。在图8F中(显示为放大的视图)，将上层812层压或沉积在插板801上。然后形成金属化部分，并且因而在上层中重新分配IC的I/O811。还通过金属图案化形成接地板813。此外，在形成上层期间，将元件814嵌入在上层812中。在图8G中，通过印制或镀能够获得附接在上层812上的天线815。备选地，在柔性基板上预先形成天线815，以及将天线815粘接在上层812上。在图8H中，解离载体2(810)，然后通过镀或丝网印刷将焊接凸点816形成在下层807上。最后，利用机械锯割或激光切割实施板级分离。
出于图示和说明的目的，提供了本发明的前述说明。其并不意味着耗尽或者将本发明限制在所公开的精确形式。对于所属领域技术人员而言，很多修改和变形是显而易见的。
为了更好地解释本发明的原理及其实际应用，选择和描述了多个实施方式，从而使得所属领域技术人员能够针对各个实施方式和适于预期的具体使用的各个修改而理解本发明。本发明的范围旨在由所附权利要求书及其等效物限定。

Claims (19)

1.一种用于小型射频信号系统的封装，包括：
具有夹层结构的混合基板，该混合基板包括由插板分离的第一介电层和第二介电层；
其中第一介电层位于插板的一侧上，具有第一损耗角正切值，该第一介电层承载一个或多个第一元件，该第一元件可操作用于向布置在第一介电层的外侧上的至少一个天线传输至少一个有源元件的射频信号；
其中第二介电层位于插板的另一侧上，具有第二损耗角正切值，该第二介电层承载一个或多个第二元件，该第二元件可操作用于向至少一个外部电路传输至少一个有源元件的低频信号；
其中所述至少一个有源元件配置在混合基板中；以及
其中第一损耗角正切值低于第二损耗角正切值。
2.根据权利要求1所述的封装，其中有源元件包括射频集成电路芯片、电源管理芯片或数字信号芯片。
3.根据权利要求1所述的封装，其中第一损耗角正切值低于0.01，以及第二损耗角正切值在0.01和1之间。
4.根据权利要求1所述的封装，其中第一介电层的第一相对介电常数值高于第二介电层的第二相对介电常数值。
5.根据权利要求1所述封装，其中至少一个孔贯通插板形成，以及有源元件配置在第一介电层和第二介电层之间的孔中。
6.根据权利要求5所述的封装，其中至少一个金属层形成在孔的侧壁上以包围有源元件，使得与第一介电层中的至少一个第一接地板和第二介电层中的至少一个第二接地板连接的金属侧壁构成封装内部的自屏蔽外壳，以保护有源元件。
7.根据权利要求6所述的封装，其中有源元件的输入/输出通过无凸点互连扇出。
8.根据权利要求1所述的封装，其中可操作用于传输射频信号的第一元件包括至少一个平衡-不平衡转换器或耦合器或过滤器。
9.根据权利要求1所述的封装，其中可操作用于传输低频信号的第二元件进一步用于传输电源和数字信号。
10.根据权利要求1所述的封装，其中用于传输低频信号的第二元件包括至少一个电容器或电感器。
11.根据权利要求1所述的封装，其中第一介电层由陶瓷-聚四氟乙烯复合材料制成，插板由具有玻璃纤维的环氧树脂制成，以及第二介电层由聚酰亚胺制成。
12.根据权利要求1所述的封装，其中第一介电层还包括具有与第一介电层不同介电材料的另一区域，至少一个去耦电容器嵌入在该另一区域中，该另一区域靠近有源元件的输入/输出。
13.根据权利要求1所述的封装，其中该至少一个有源元件配置在第一介电层中。
14.根据权利要求1所述的封装，其中该至少一个有源元件配置在第二介电层中。
15.一种用于小型射频信号系统的封装，包括：
具有第一损耗角正切值的第一介电层；
具有第二损耗角正切值的第二介电层，其位于第一介电层的一侧；
配置在第二介电层内的至少一个有源元件；
其中第一介电层承载一个或多个第一元件，该第一元件可操作用于向布置在第一介电层的外侧上的至少一个天线传输有源元件的射频信号；
其中第二介电层承载一个或多个第二元件，该第二元件可操作用于向至少一个外部电路传输有源元件的低频信号；以及
其中第一损耗角正切值低于第二损耗角正切值。
16.一种形成用于小型射频信号系统的封装的方法，包括：
提供插板；
将至少一个有源元件配置在插板之中或之上；
将第一介电层层压或沉积在插板的一侧上，其中第一介电层具有第一损耗角正切值；
电镀和图案化以形成金属化部分，从而重新分配第一介电层中的第一输入/输出；
将第二介电层层压或沉积在插板的另一侧上，其中第二介电层具有第二损耗角正切值，该第二损耗角正切值高于第一介电层的第一损耗角正切值；
电镀和图案化以形成金属化部分，从而重新分配第二介电层中的第二输入/输出；以及
将天线印刷或镀在第一介电层的外侧上。
17.根据权利要求16所述的方法，还包括：
镀或丝网印刷微凸点；以及
使用机械锯割或激光切割使板级分离。
18.根据权利要求16所述的方法，还包括：
通过插板钻孔或蚀刻至少一个孔；以及
将所述至少一个有源元件粘接在孔中。
19.根据权利要求18所述的方法，还包括：
将金属镀或沉积在孔的侧壁上；以及
在第一介电层中金属化形成至少一个第一接地板，以及在第二介电层中金属化形成至少一个第二接地板，用于形成屏蔽外壳。
CN201310295847.2A 2013-07-15 2013-07-15 用于射频应用的隔离混合基板 Expired - Fee Related CN103367269B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310295847.2A CN103367269B (zh) 2013-07-15 2013-07-15 用于射频应用的隔离混合基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310295847.2A CN103367269B (zh) 2013-07-15 2013-07-15 用于射频应用的隔离混合基板

Publications (2)

Publication Number Publication Date
CN103367269A true CN103367269A (zh) 2013-10-23
CN103367269B CN103367269B (zh) 2016-03-02

Family

ID=49368326

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310295847.2A Expired - Fee Related CN103367269B (zh) 2013-07-15 2013-07-15 用于射频应用的隔离混合基板

Country Status (1)

Country Link
CN (1) CN103367269B (zh)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103633060A (zh) * 2012-08-24 2014-03-12 钰桥半导体股份有限公司 具有内嵌元件及电磁屏障的线路板
CN104867912A (zh) * 2013-12-18 2015-08-26 英特尔公司 嵌入式毫米波相控阵列模块
WO2017193592A1 (zh) * 2016-05-13 2017-11-16 华为技术有限公司 设置有天线的集成电路封装装置及其制造方法
CN107768321A (zh) * 2016-08-18 2018-03-06 三星电机株式会社 半导体封装件和使用半导体封装件的电子装置模块
CN109411451A (zh) * 2017-08-18 2019-03-01 三星电机株式会社 扇出型半导体封装件
CN110085524A (zh) * 2014-05-12 2019-08-02 天工方案公司 用于处理单片化射频单元的设备和方法
CN111344898A (zh) * 2017-09-30 2020-06-26 高通股份有限公司 天线模块配置
CN111987088A (zh) * 2019-05-23 2020-11-24 中国科学院微电子研究所 集成天线和射频前端的有机基板埋入封装结构
CN112071808A (zh) * 2019-05-23 2020-12-11 中国科学院微电子研究所 集成天线和射频前端的有机基板埋入封装结构
CN112103269A (zh) * 2020-08-07 2020-12-18 珠海越亚半导体股份有限公司 一种具有屏蔽腔的嵌入式封装结构及其制造方法
CN112331621A (zh) * 2020-11-04 2021-02-05 日月光半导体制造股份有限公司 天线半导体封装装置及其制造方法
CN112599958A (zh) * 2018-03-15 2021-04-02 华为技术有限公司 一种天线和通信装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101118890A (zh) * 2006-08-03 2008-02-06 国际商业机器公司 带有集成无源元件的硅基封装装置
CN101456530A (zh) * 2007-12-13 2009-06-17 美国博通公司 用于集成电路封装内的mems开关的方法和系统
CN101625730A (zh) * 2008-07-07 2010-01-13 国际商业机器公司 射频集成电路芯片封装及其制造方法
US20120188138A1 (en) * 2011-01-21 2012-07-26 International Business Machines Corporation Laminated antenna structures for package applications
TW201328017A (zh) * 2011-12-30 2013-07-01 Ind Tech Res Inst 介質天線以及天線模組

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101118890A (zh) * 2006-08-03 2008-02-06 国际商业机器公司 带有集成无源元件的硅基封装装置
CN101456530A (zh) * 2007-12-13 2009-06-17 美国博通公司 用于集成电路封装内的mems开关的方法和系统
CN101625730A (zh) * 2008-07-07 2010-01-13 国际商业机器公司 射频集成电路芯片封装及其制造方法
US20120188138A1 (en) * 2011-01-21 2012-07-26 International Business Machines Corporation Laminated antenna structures for package applications
TW201328017A (zh) * 2011-12-30 2013-07-01 Ind Tech Res Inst 介質天線以及天線模組

Cited By (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103633060B (zh) * 2012-08-24 2016-08-17 钰桥半导体股份有限公司 具有内嵌元件及电磁屏障的线路板
CN103633060A (zh) * 2012-08-24 2014-03-12 钰桥半导体股份有限公司 具有内嵌元件及电磁屏障的线路板
CN104867912A (zh) * 2013-12-18 2015-08-26 英特尔公司 嵌入式毫米波相控阵列模块
US10658312B2 (en) 2013-12-18 2020-05-19 Intel Corporation Embedded millimeter-wave phased array module
CN110085524A (zh) * 2014-05-12 2019-08-02 天工方案公司 用于处理单片化射频单元的设备和方法
WO2017193592A1 (zh) * 2016-05-13 2017-11-16 华为技术有限公司 设置有天线的集成电路封装装置及其制造方法
CN107369673A (zh) * 2016-05-13 2017-11-21 华为技术有限公司 设置有天线的集成电路封装装置及其制造方法
US11049823B2 (en) 2016-05-13 2021-06-29 Huawei Technologies Co., Ltd. Integrated circuit package apparatus deployed with antenna and method for manufacturing integrated circuit package apparatus
CN107369673B (zh) * 2016-05-13 2019-11-05 华为技术有限公司 设置有天线的集成电路封装装置及其制造方法
CN112018072A (zh) * 2016-08-18 2020-12-01 三星电机株式会社 半导体封装件和使用半导体封装件的电子装置模块
CN107768321A (zh) * 2016-08-18 2018-03-06 三星电机株式会社 半导体封装件和使用半导体封装件的电子装置模块
CN107768321B (zh) * 2016-08-18 2020-10-09 三星电机株式会社 半导体封装件和使用半导体封装件的电子装置模块
CN109411451B (zh) * 2017-08-18 2022-07-29 三星电机株式会社 扇出型半导体封装件
CN109411451A (zh) * 2017-08-18 2019-03-01 三星电机株式会社 扇出型半导体封装件
CN111344898A (zh) * 2017-09-30 2020-06-26 高通股份有限公司 天线模块配置
CN111344898B (zh) * 2017-09-30 2022-05-06 高通股份有限公司 天线模块配置
US11245175B2 (en) 2017-09-30 2022-02-08 Qualcomm Incorporated Antenna module configurations
US11784417B2 (en) 2018-03-15 2023-10-10 Huawei Technologies Co., Ltd. Antenna and communications apparatus
US11309639B2 (en) 2018-03-15 2022-04-19 Huawei Technologies Co., Ltd. Antenna and communications apparatus
CN112599958A (zh) * 2018-03-15 2021-04-02 华为技术有限公司 一种天线和通信装置
CN112071808A (zh) * 2019-05-23 2020-12-11 中国科学院微电子研究所 集成天线和射频前端的有机基板埋入封装结构
CN112071808B (zh) * 2019-05-23 2022-10-21 中国科学院微电子研究所 集成天线和射频前端的有机基板埋入封装结构
CN111987088A (zh) * 2019-05-23 2020-11-24 中国科学院微电子研究所 集成天线和射频前端的有机基板埋入封装结构
JP2022031223A (ja) * 2020-08-07 2022-02-18 ズハイ アクセス セミコンダクター シーオー．，エルティーディー シールド室を有する埋め込み型パッケージ構造及びその製造方法
KR20220018949A (ko) * 2020-08-07 2022-02-15 주하이 엑세스 세미컨덕터 컴퍼니., 리미티드 차폐 캐비티를 구비한 임베디드 패키지 구조 및 이의 제조 방법
CN112103269A (zh) * 2020-08-07 2020-12-18 珠海越亚半导体股份有限公司 一种具有屏蔽腔的嵌入式封装结构及其制造方法
JP7158544B2 (ja) 2020-08-07 2022-10-21 ズハイ アクセス セミコンダクター シーオー．，エルティーディー シールド室を有する埋め込み型パッケージ構造及びその製造方法
KR102524298B1 (ko) * 2020-08-07 2023-04-21 주하이 엑세스 세미컨덕터 컴퍼니., 리미티드 차폐 캐비티를 구비한 임베디드 패키지 구조 및 이의 제조 방법
CN112331621A (zh) * 2020-11-04 2021-02-05 日月光半导体制造股份有限公司 天线半导体封装装置及其制造方法

Also Published As

Publication number Publication date
CN103367269B (zh) 2016-03-02

Similar Documents

Publication Publication Date Title
CN103367269B (zh) 用于射频应用的隔离混合基板
US9066424B2 (en) Partitioned hybrid substrate for radio frequency applications
US20210175637A1 (en) Antenna module and method of manufacturing the same
US9196951B2 (en) Millimeter-wave radio frequency integrated circuit packages with integrated antennas
JP6238175B2 (ja) 電磁共鳴結合器及び高周波伝送装置
US9153863B2 (en) Low temperature co-fired ceramic (LTCC) system in a package (SiP) configurations for microwave/millimeter wave packaging applications
KR100917508B1 (ko) 고주파 모듈 기판 장치
TWI506863B (zh) 具適用於量產之特徵的射頻積體電路封裝
CN103247581B (zh) 芯片封装和装置
US8400307B2 (en) Radio frequency IC device and electronic apparatus
US7808434B2 (en) Systems and methods for integrated antennae structures in multilayer organic-based printed circuit devices
US6917259B2 (en) High-frequency module substrate device
US20070200748A1 (en) Semiconductor Device for an Ultra Wideband Standard for Ultra-High-Frequency Communication, and Method for Producing the Same
US20210050651A1 (en) Chip antenna
CN110572926A (zh) 部件承载件中的rf功能和电磁辐射屏蔽
KR20080057190A (ko) 향상된 접지 성능과 매립된 안테나를 갖는 3ｄ 전자 패키징구조체
JP2013105992A (ja) 半導体装置内蔵基板モジュール及びその製造方法
US7064630B2 (en) High-frequency module and its manufacturing method
CN109309276B (zh) 部件承载件的腔体中位于高频电介质上的天线结构
US20180191051A1 (en) Wafer level package with at least one integrated antenna element
CN111971852B (zh) 一种天线封装结构
JP4479606B2 (ja) アンテナ装置
JP4448461B2 (ja) 半導体パッケージの作製方法
JP2013026438A (ja) 半導体装置内蔵基板モジュール及びその製造方法
US20230223683A1 (en) Antenna Layer Structures Separated by Fluid-Filled Cavity, an Antenna Inlay, and a Component Carrier

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20160302

CF01 Termination of patent right due to non-payment of annual fee