JP7158544B2 - シールド室を有する埋め込み型パッケージ構造及びその製造方法 - Google Patents

シールド室を有する埋め込み型パッケージ構造及びその製造方法 Download PDF

Info

Publication number
JP7158544B2
JP7158544B2 JP2021128682A JP2021128682A JP7158544B2 JP 7158544 B2 JP7158544 B2 JP 7158544B2 JP 2021128682 A JP2021128682 A JP 2021128682A JP 2021128682 A JP2021128682 A JP 2021128682A JP 7158544 B2 JP7158544 B2 JP 7158544B2
Authority
JP
Japan
Prior art keywords
shield
layer
copper
insulating layer
signal line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021128682A
Other languages
English (en)
Other versions
JP2022031223A (ja
Inventor
ケンメイ チェン
ミン グー
レイ フェン
リナ ジアン
ベンキア フアン
ウェンシ ウォン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhuhai Access Semiconductor Co Ltd
Original Assignee
Zhuhai Access Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhuhai Access Semiconductor Co Ltd filed Critical Zhuhai Access Semiconductor Co Ltd
Publication of JP2022031223A publication Critical patent/JP2022031223A/ja
Application granted granted Critical
Publication of JP7158544B2 publication Critical patent/JP7158544B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5225—Shielding layers formed together with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68368—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving at least two transfer steps, i.e. including an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/142—HF devices
    • H01L2924/1421—RF devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Packages (AREA)

Description

本発明は、電子デバイスのパッケージ構造に関するものであり、具体的にシールド室を有する埋め込み型パッケージ構造及びその製造方法に関するものである。
電磁干渉は、主に、マイクロプロセッサ、マイクロコントローラ、トランスミッター、静電気放電及び例えばメカトロリレー、スイッチング電源、雷などの瞬時電力アクチュエータを含む干渉源と、伝送経路と、高感度機器とからなる。マイクロコントローラシステムでは、クロック回路が最大の広帯域ノイズ発生器であり、このノイズは、周波数スペクトル全体に拡散され、大量の高速半導体デバイスの発展に伴い、エッジジャンプレートが速く、このような回路は、３００ＭＨｚまでの高調波干渉が発生する。
電磁干渉による電子システムや電子機器への危害は、強い電磁干渉により、過負荷により高感度電子機器が破壊されるおそれがあり、一般的には、シリコントランジスタのエミッタとベース間の逆方向破壊電圧は、２～５Ｖで破壊されやすく、またその逆方向破壊電圧は、温度の上昇につれて低下し、電磁干渉によるスパイク電圧は、エミッタ接合と集電接合中のある点の不純物の濃度を増加させて、トランジスタの破壊或いは内部短絡を招くことができ、強い高周波電磁場で動作するトランジスタは、十分なエネルギーを吸収して、接合温度を許容の温度上昇を超えて破損を招いてしまい、発電、送電、給電及び消費電力設備の付加損失を増加させ、設備を過熱させ、設備の効率と利用率を低下させ、高調波電流の周波数が基本波周波数の整数倍であるため、高周波電流が導体を流れると、表皮効果の作用により高調波電流に対する導体の実効抵抗が増加し、設備の電力損失、電気エネルギー損失が増加し、導体の発熱が深刻になってしまう。
従来の表面実装製品では、デバイスは、電磁干渉の干渉源やＩＧＢＴ（絶縁ゲートバイポーラトランジスタ）などの敏感な部分として、通常、パッケージ体の外部（５つの面）に金属ケースを追加することで、大量の電磁放射のオーバーフローや外部の電磁干渉を低減し、第６面にはピンがあり、シールドされていない。
従来技術の欠点は、１、パッケージ後の金属ケースシールド追加の方式は、埋め込み製品でなく、表面実装にのみ適用されることと、２、金属ケースを使用すると、５つの方向の電磁放射しか防止できず、シールドされていない別の面からの放射のオーバーフローや侵入を防ぐことができず、電磁放射や干渉は、ピンの位置から影響を与えることができることと、３、ピンは、半田ボールを介してマザーボードに半田付けされており、半田ボールの直径と高さは、現在１００ミクロンオーダーが一般的であり、この面は、シールドなしで信号の発信端から伝送路への全体的なシールドを実現し難いことと、という点にある。
そのため、現在、埋め込み型パッケージデバイスに対して、全面的な電磁シールドを実現可能なシールド構造が強く求められている。
本発明の実施形態は、上記の技術課題を解決するために、シールド室構造を有する埋め込み型パッケージ構造及びその製造方法を提供することに関するものである。
本発明は、埋め込み型デバイスの周囲の６つの面に、ほぼ完全に閉塞するシールド室構造を形成することにより、埋め込み型デバイスに対する完璧なシールド効果を実現することによって、隣接するデバイス間の距離を小さくしたり、集積度を高めたり、パッケージ体積を小さくしたりすることができる。
本発明の第一態様は、シールド室を有するパッケージ構造に関するものであり、絶縁層内に埋め込まれたデバイスと前記デバイスを閉塞するシールド室とを含み、前記シールド室は、前記絶縁層に埋め込まれ前記デバイスを周囲から囲繞するシールド壁及び前記シールド壁の第１の端面と第２の端面に被覆された第１の線路層と第２の線路層からなり、前記第１の線路層と第２の線路層は、前記シールド壁に電気的に接続されており、前記シールド壁の第１の端面と前記第１の線路層との間に信号線引出開口が形成されており、前記デバイスの端子を接続する信号線は、前記信号線引出開口を介して前記シールド室から引き出される。
ある実施形態において、前記シールド壁は、銅柱から形成される。
ある実施形態において、信号線が干渉を受けないように、前記信号線の両側に前記信号線に平行な接地シールド線が設けられている。
ある実施形態において、前記絶縁層は、パッケージ材料を含み、前記パッケージ材料は、通常ポリマー誘電体であり、プリプレグ、ビスマレイミド／トリアジン樹脂、ポリイミド、ポリ塩化ビニル、膜状有機樹脂、エポキシ樹脂またはポリフェニレンェーテルの１種または多種の組合せから選択されることが好ましい。
ある実施形態において、前記デバイスは、ベアチップ、受動デバイス及びパッケージ体の何れか１種または多種の組合せから選択され、好ましくは、前記デバイスは、コンデンサ、インダクタ、ＲＦチップまたは発振器等を含む。
ある実施形態において、前記シールド室は、接地する。
本発明の第二態様において、シールド室を有する埋め込み型パッケージ構造の製造方法を提供し、
（Ａ）貫通キャビティを有する、ポリマー誘電体と前記ポリマー誘電体に埋め込まれ前記貫通キャビティを囲繞するシールド銅柱とを含む枠を作製するステップと、
（Ｂ）前記貫通キャビティにデバイスを置き入れるとともに、パッケージ材料を充填して第１の絶縁層を形成するステップと、
（Ｃ）前記第１の絶縁層の第１の面にポリマー誘電体を施して第２の絶縁層を形成するステップと、
（Ｄ）前記第２の絶縁層に穴あけして前記シールド銅柱の第１の端面と前記デバイスの端子を露出させると同時に、所定の信号線引出開口位置のポリマー誘電体を保留するステップと、
（Ｅ）前記デバイスの端子を接続する、前記信号線引出開口位置を通過する信号線を前記第２の絶縁層に形成するステップと、
（Ｆ）前記シールド銅柱を第２の絶縁層を超えるように第１の端面から増層して延長させるステップと、
（Ｇ）前記シールド銅柱にポリマー誘電体を施して第３の絶縁層を形成するステップと、
（Ｈ）第１の絶縁層と第３の絶縁層を薄くして前記シールド銅柱の第１の端面と第２の端面を露出させるステップと、
（Ｉ）前記第３の絶縁層と第１の絶縁層に、前記シールド銅柱の第１の端面と第２の端面に被覆されるとともに前記シールド銅柱に電気的に接続される第１の線路層と第２の線路層を形成するステップと、を含む。
ある実施形態において、ステップＡは、
－ 犠牲支持板にフォトレジスト層を施して、露光現像により第１のパターンを形成することと、
－ 前記第１のパターンに金属銅をめっきして、シールド銅柱と犠牲銅柱を形成することと、
－ 前記フォトレジスト層を除去することと、
－ 前記シールド銅柱と犠牲銅柱を被覆するようにポリマー誘電体層を施すことと、
－ 前記シールド銅柱と犠牲銅柱の先端面を露出させるように前記ポリマー誘電体層を薄くすることと、
－ 前記犠牲支持板を除去することと、
－ 前記犠牲銅柱をエッチングして貫通キャビティを形成することであって、前記シールド銅柱が前記貫通キャビティを囲繞することにより、貫通キャビティを有する枠を取得することと、をさらに含む。
他の実施形態において、ステップＡは、
－ 犠牲支持板にフォトレジスト層を施して、露光現像により第１のパターンを形成することと、
－ 前記第１のパターンに金属銅をめっきして、シールド銅柱を形成することと、
－ 前記フォトレジスト層を除去することと、
－ ポリマー誘電体層を施して前記シールド銅柱を被覆することと、
－ 前記シールド銅柱の先端面を露出させるように前記ポリマー誘電体層を薄くすることと、
－ 前記犠牲支持板を除去することと、
－ 前記ポリマー誘電体層を機械的なプレスまたはレーザー穴あけで前記シールド銅柱により囲繞された貫通キャビティを形成することにより、貫通キャビティを有する枠を取得することと、をさらに含む、
ある実施形態において、ステップＢは、
－ 前記枠の一方の面にテープを施すことと、
－ 前記貫通キャビティにデバイスを置き入れるとともに、前記デバイスを前記テープに貼着させることと、
－ 前記枠の他方の面に、前記デバイスと枠との間の間隙を充填するパッケージ材料を施して、第１の絶縁層を形成することと、
－ 前記テープを除去することと、を含む。
ある実施形態において、前記ポリマー誘電体は、プリプレグ、ビスマレイミド／トリアジン樹脂、ポリイミド、ポリ塩化ビニル、膜状有機樹脂、エポキシ樹脂又はポリフェニレンェーテルの１種または多種の組合せから選択される。好ましくは、前記ポリマー誘電体は、例えば、感光型ポリイミドまたは感光型ポリフェニレンェーテルのような感光性樹脂材料でもよい。
ある実施形態において、ステップＥは、
－ 前記信号線の両側にシールド線を形成するとともに、前記シールド線は、前記信号線とともに前記信号線引出開口位置を通過することをさらに含む。
ある実施形態において、ステップＦは、
－ 前記第２の絶縁層にフォトレジスト層を施すことと、
－ 前記フォトレジスト層を露光現像して穴を形成して、前記シールド銅柱の第１の端面を露出させることと、
－ 前記穴に対して銅めっきして、増層シールド銅柱を形成することと、
－ 前記フォトレジストを除去することと、をさらに含む。
ある実施形態において、ステップＨは、
－ 機械的研磨またはプラズマエッチングで薄くすることをさらに含む。
ある実施形態において、ステップＩは、
－ 前記シールド銅柱の第１の端面と第２の端面が露出した第３の絶縁層と第１の絶縁層に、シード層を施すことと、
－ シード層にフォトレジスト層を施すことと、
－ パターニング化して線路パターンを形成することと、
－ 線路パターンに銅めっきすることと、
－ フォトレジストを剥離して除去することと、
－ シード層を除去することと、をさらに含む。
本発明をよりよく理解し、本発明の実施形態を示すために、以下、単に例を挙げて図面を参照する。
具体的に図面を参照して、強調しなければならないのは、特定の図面が例示であり、本発明の好ましい実施形態を模式的に検討する目的であり、かつ、本発明の原理と概念を説明するには、最も役に立つとともに、最も理解しやすい図面と思われるという理由で図面を提供するものである。これについては、本発明の構造の詳細を、本発明の基本的な理解に必要な詳細レベルを超えて図示しようとはしなかった。図面の簡単な説明を参照して、当業者が本発明のいくつかの形態をどのように実際に実施するかを意識する。図面において、図１～図２（ａ）～２（ｑ）は、以下を説明する。
図１は、本発明の一実施形態に基づくシールド室を有する埋め込み型パッケージ構造の断面模式図である。 図２（ａ）～２（ｑ）は、図１に示すパッケージ構造の製造方法の各ステップによる中間構造を示す模式図である。 同上 同上 同上 同上 同上
100：埋め込み型パッケージ構造
110：犠牲支持板
120：フォトレジスト層
121：第１の端面
122：第２の端面
130：犠牲銅柱
131：シールド銅柱
131：シールド壁
132：シールド線
133：信号線
135：第１の線路層
136：第２の線路層
140：ポリマー誘電体層
140：枠
141：第１の絶縁層
142：樹脂材料
142：第２の絶縁層
143：第３の絶縁層
150：貫通キャビティ
160：テープ
170：デバイス
170：第１の絶縁層１４１内に埋め込まれたデバイス
171：デバイス１７０の端子
171：デバイスの端子面
180：シールド室
181：リード開口
181：信号線引出開口
181：信号線引出開口位置
図１を参照して、埋め込み型パッケージ構造１００の断面模式図を示す。パッケージ構造１００は、第１の絶縁層１４１と、第１の絶縁層１４１内に埋め込まれたデバイス１７０と、デバイス１７０を囲繞して閉塞するシールド室１８０と、を含み、シールド室１８０は、ポリマー誘電体層１４０に埋め込まれデバイス１７０を周囲から囲繞するシールド壁１３１及びシールド壁１３１の第１の端面１２１と第２の端面１２２に被覆された第１の線路層１３５と第２の線路層１３６からなり、第１の線路層１３５と第２の線路層１３６は、シールド壁１３１に電気的に接続される。シールド壁１３１と第１の線路層１３５との間にリード開口１８１が形成されており、デバイス１７０の端子１７１を接続する信号線１３３は、信号線引出開口１８１を介してシールド室１８０から引き出される。
第１の絶縁層１４１は、パッケージ材料でもよく、通常、ポリマー誘電体であり、プリプレグ、ビスマレイミド／トリアジン樹脂、ポリイミド、ポリ塩化ビニル、膜状有機樹脂（ＡＢＦ）、エポキシ樹脂又はポリフェニレンェーテルの１種又は多種の組み合わせから選択されることが好ましい。好ましくは、第１の絶縁層１４１は、熱硬化性樹脂材料（例えば、Ｔａｉｙｏ Ｚａｒｉｓｔｏ９０９Ｓ）または感光性樹脂材料（例えば、Ｈｉｔａｃｈｉ ＰＶＦ－０２）でもよい。
埋め込みデバイス１７０は、電磁干渉を放射する、または電磁干渉に敏感なデバイスでもよく、ベアチップ、受動デバイス及びパッケージ体の何れか１種または多種の組合せでもよい。好ましくは、前記デバイスは、コンデンサ、インダクタ、ＲＦチップまたは発振器等を含む。
シールド壁１３１は、銅ビア柱からなる回字状構造でもよく、４つの面からデバイス１７０を囲繞して、横方向の電磁干渉を防止する。
デバイス１７０の端子１７１から引き出された信号線１３３の両側にシールド線１３２をさらに設けることができ、シールド線１３２は、シールド壁に接続されたり、接地したりすることができることによって、信号線１３３が伝送中に電磁干渉を受けないようにする。
信号線１３３は、シールド室１８０から引き出された後で、基板に電気的に接続するための端子を形成することができる。
図２（ａ）～２（ｏ）を参照して、図１のシールド室を有する埋め込み型パッケージ構造１００の製造方法の各ステップによる中間構造を示す模式図である。
埋め込み型パッケージ構造１００の製造方法は以下のステップを含む。
図２（ａ）に示すように、犠牲支持板１１０にフォトレジスト層１２０を施して、露光現像により第１のパターンを形成する。犠牲支持板１１０は、ガラス基板、犠牲銅箔又は銅張板（ＣＣＬ）でもよく、例えば、片面又は両面に二層銅箔が被覆された銅張板でもよい。本発明は、片面又は両面の増層を犠牲支持板により行うことができ、本実施形態において片面の増層のみを例に示している。
図２（ｂ）に示すように、第１のパターンに金属銅をめっきするとともにフォトレジスト層１２０を除去し、シールド銅柱１３１と犠牲銅柱１３０を形成する。金属銅をめっきするには、通常、電気めっきにより行うことができ、第１のパターンは、設計に応じて、例えば、導通特徴構造のための導通銅柱など、より多くの銅柱を含むことができる。
図２（ｃ）に示すように、シールド銅柱１３１と犠牲銅柱１３０を被覆するようにポリマー誘電体層１４０を施し、次にシールド銅柱１３１と犠牲銅柱１３０の先端面を露出させるようにポリマー誘電体層１４０を薄くする。ポリマー誘電体層１４０は、枠の本体を構成し、枠に剛性支持を提供し、通常、プリプレグ、ビスマレイミド／トリアジン樹脂、ポリイミド、ポリ塩化ビニル、膜状有機樹脂（ＡＢＦ）、エポキシ樹脂又はポリフェニレンェーテルの１種又は多種の組合せから選択される。
図２（ｄ）は、図２（ｃ）の平面図であり、図２（ｃ）は、図２（ｄ）のＡ－Ａ‘線に沿った断面図である。図２（ｄ）に示すように、シールド銅柱１３１と犠牲銅柱１３０は、シールド銅柱１３１が犠牲銅柱１３０を囲繞する「回」字状のパターンを形成する。
次に、図２（ｅ）に示すように、犠牲支持板１１０を除去する。
その後、図２（ｆ）に示すように、犠牲銅柱１３０をエッチングして、ポリマー誘電体層１４０に貫通キャビティ１５０を形成し、ここで、シールド銅柱１３１が貫通キャビティ１５０を囲繞することにより、貫通キャビティ１５０を有する枠１４０を取得する。犠牲支持板１１０が二層銅箔銅張板であると、二層銅箔は、物理的な圧着により接着されているため、簡単に二層銅箔を分離することで銅張板を除去することができ、枠１４０に接着された単層銅箔をエッチングで除去することができる。犠牲銅柱１３０をエッチングする方法は、フォトレジストでパターニング化してエッチングバリア層を形成し、エッチング
後にエッチングバリア層を除去するものでもよい。
代替方案として、貫通キャビティ１５０を有するものを形成する方法は、犠牲支持板１１０に「口」字状のシールド銅柱１３１のみを形成し、ポリマー誘電体層１４０を積層してシールド銅柱１３１の先端面を露出させるように薄くした後で、犠牲支持板１１０を除去し、ポリマー誘電体層１４０を機械的にプレスしまたはレーザ穴あけして、シールド銅柱１３１により囲繞された貫通キャビティ１５０を形成することにより、貫通キャビティ１５０を有する枠１４０を取得することをさらに含むことができる。
図２（ｇ）は図２（ｆ）の平面図であり、ここで、シールド銅柱１３１は、貫通キャビティ１５０を囲繞する「口」字状のシールド壁に形成されている。
次に、図２（ｈ）に示すように、枠１４０の一方の面にテープ１６０を施して、貫通キャビティ１５０にデバイス１７０を置き入れるとともに、デバイス１７０をテープ１６０に貼り付けて固定させる。テープ１６０は、熱分解型または光分解型のテープでもよく、加熱または紫外光を照射することにより崩壊することができる。エッチング後のキャビティ１５０の領域内にデバイス１７０を置き、デバイス１７０は、外部に対して電磁干渉を発生するコンデンサ、インダクタなどでもよいし、干渉に強いことが求められるＲＦチップ、発振器などの機能デバイスでもよい。デバイス１７０は、テープ１６０で仮固定され、デバイスの端子面１７１はテープ１６０に固定される。

複数のデバイス１７０は、機能や設計に応じて同一のキャビティ１５０内に貼り付けられてもよいし、異なるデバイス間の相互干渉を防止するために独立したシールド壁を有する独立したキャビティ内に貼り付けられてもよいし、シールドが不要な複数のデバイスが、シールド構造がない１つまたは複数のキャビティ内に設けられてもよい。
デバイス１７０の厚さとキャビティ１５０の深さとの間の高さの差は、５μｍ以上で、通常５～３０μｍのはずであるが、埋め込まれたデバイス１７０が極高圧条件で動作している場合、パッケージ材料の耐電圧性能に応じてデバイスの裏面とキャビティ１５０の上縁との間の高さの差を適切に大きくして、破壊されるのを防止することができ、例えば、埋め込まれたデバイスが１２Ｖの電圧で動作している場合、高さの差を１５μｍに抑えることができるが、埋め込まれたデバイスが６５０Ｖの電圧で動作している場合、高さの差を５０～７０μｍに抑えるべきである。勿論、この高さの差は、限定されるものではなく、パッケージ材料の耐電力性能を選択することで決定することができる。
その後、図２（ｉ）に示すように、枠１４０の他方の面にパッケージ材料を施して第１の絶縁層１４１を形成し、パッケージ材料をデバイス１７０と枠１４０との間の間隙を充填させる。パッケージ材料は、通常、良好な間隙充填能力を有することが必要であり、フィルム状、粉末状又は液状であることが好ましく、キャビティ１５０とデバイス１７０との間の間隙をフィルム貼り、射出、塗布／スクリーン印刷により充填することができ、ポリイミド、ポリ塩化ビニル、膜状有機樹脂（ＡＢＦ）、ポリフェニレンェーテル又はエポキシ樹脂等から選択されることが好ましく、ポリマー誘電体層１４０と同一又は異なるものでもよい。枠１４０は、通常、構造に剛性支持を提供する必要があり、パッケージ材料は、通常、良好な間隙充填能力を有する必要があるため、両者が異なるパッケージ材料を組み合わせて用いることが好ましく、例えば、プリプレグ（ＰＰ）やＢＴ樹脂を枠材料として用い、膜状有機樹脂（ＡＢＦ）を第１の絶縁層１４１として用いることができ、ＡＢＦは、良好な流動性を有して、デバイス間の間隙をよく充填することができ、ＰＰやＢＴはガラス繊維構造を有するため、十分な剛性支持を提供することができる。
次に、図２（ｊ）に示すように、テープ１６０を除去する。加熱または紫外光を照射することによりテープ１６０を崩壊させて除去することができる。
その後、図２（ｋ）に示すように、第１の絶縁層１４１の第１の面（下面）であるデバイスの端子面１７１に樹脂材料を施して板面全体を被覆し、第２の絶縁層１４２を形成する。第２絶縁層１４２の材料は、プリプレグ（ＰＰ）や、例えば、ＡＢＦ、ＰＩ、ＰＰＯなどのフィルム状の増層材料でもよい。
その後、シールド銅柱１３１の下端面とデバイス１７０の端子面１７１を露出させるように第２の絶縁層１４２に穴あけするが、信号線がシールド銅柱１３１に接触するのを回避するために、所定の信号線引出開口位置の樹脂は保留され、次に、図２（ｌ）に示すように、信号線１３３が信号線引出開口位置１８１を通過するように、デバイス１７０の端子１７１を接続する信号線１３３を第２の絶縁層１４２に形成する。同時に、導通銅柱がシールド銅柱１３１と同期して増層できるように、例えば、導通銅柱などの他の銅柱の下端面を開けて露出させることもできる。
第２の絶縁層１４２を開けて銅柱の下端面を露出させる方式は、レーザー穴あけが一般的であり、それに限定されるものではない。例えば、樹脂材料１４２が感光性樹脂材料（例えば、ＰＩ）を用いると、露光現像で直接行うことができる。
図２（ｌ）は、図２（ｋ）の底面図であり、ここで、図２（ｋ）は、図２（ｌ）のＢ－Ｂ’線に沿った断面図である。信号線１３３の両側に通常、信号線１３３と平行なシールド線１３２がそれぞれ設けられており、この信号線１３３と平行な２本のシールド線１３２は最終的に接地することによって、信号線１３３上の高周波信号による電磁誘導が直ちに地下に導入され、他の線路や周囲デバイスへの電磁干渉が回避される。
次に、図２（ｍ）に示すように、シールド銅柱１３１を露出した下端面から下方に向かって増層して、第２の絶縁層１４２を超えるように延長させる。同時に、例えば導通銅柱のような他の銅柱に対して同時に増層を行うことができる。この増層は、珠海越亜のコアレス基板増層工程を採用することができ、例えば、第２の絶縁層１４２にフォトレジスト層を施し、フォトレジスト層をパターニング化して穴を形成し、シールド銅柱１３１の下端面を露出させ、穴に対して銅めっきして増層し、増層シールド銅柱１３１を形成し、フォトレジストを除去する。
その後、図２（ｎ）に示すように、シールド銅柱１３１の下端面にポリマー誘電体を施して第３の絶縁層１４３を形成する。
次に、図２（ｏ）に示すように、両面を薄くし、シールド銅柱１３１の下端面と先端面を露出させるように、第１の絶縁層１４１と第３の絶縁層１４３を薄くする。同時に、さらに増層しやすいために、導通銅柱の２つの端面を露出させることもできる。薄くする工程は、化学機械的研磨又はプラズマエッチング（ｐｌａｓｍａエッチング）等を用いることができる。
最後に、図２（ｐ）に示すように、第１の線路層１３５と第２の線路層１３６がシールド銅柱１３１の先端面と下端面に被覆されるとともにシールド銅柱１３１に電気的に接続されるように、第３の絶縁層１４３と第１の絶縁層１４１に第１の線路層１３５と第２の線路層１３６をそれぞれ形成する。
通常、配線層は、銅又はアルミニウム製であり、層間導通銅柱を介して第１及び第２の線路層１３５、１３６を導通させることができる。第１の配線層１３５と第２の配線層１３６を形成する工程は、第３の絶縁層１４３の下面と第１の絶縁層１４１の上面にそれぞれ例えば銅、チタン等の金属のようなシード層をスパッタリングする工程を含むことができ、その後、フォトレジストを施して、パターニング化して貫通孔または特徴構造を形成してから、パターンに銅を電気めっきして、フォトレジストを剥離して除去した後で、露出したシード層をエッチングする。
その後、線路層１３５、１３６に絶縁層と特徴層をさらに施し続けて増層操作を行い、例えば、パッケージオンパッケージなどの多層相互接続構造を形成することができる。
これにより、「口」字状シールド銅柱１３１は、上下の二層線路層１３５、１３６とともにデバイス１７０を囲繞するシールド室１８０を形成する。信号線引出開口１８１を除いて、シールド室１８０はデバイス１７０をほとんど閉塞して封止する。信号線引出開口１８１の幅（即ち、第２の絶縁層の厚さ）は、信号線１３３の幅の２～４倍しかなく、信号線１３３の両側に平行なシールド線１３２があるため、本発明のシールド室１８０は、シールド室１８０におけるデバイスから発した、又は誘導した電磁干渉を最小化にするように、ほぼ完璧なデバイス電磁シールドを実現することができる。
シールド室１８０は、信号クロストークを回避するためにシールド室１８０の表面で発生した電磁誘導電流をリアルタイムで大地に導入するように、最終的に接地する必要がある。シールド線１３２は、シールド銅柱１３１を接続することで接地することができる。
図２（ｑ）は、図２（ｐ）のＡ－Ａ∧線に沿った断面図である。信号線１３３は、シールド線１３２とともに信号線引出開口１８１を介してシールド室１８０から引き出されることができる。デバイス１７０の端子１７１から引き出された信号線１３３は、例えば、ＰＣＢ基板のような基板を接続するために、穴あけ、銅充填などの工程により第３の絶縁層１４３に端子を形成することができる。
作製の最後に、パッケージパネル枠を分割して、個々のパッケージ部材に分割することができる。分割または切断は、例えばレーザのような回転鋸刃やその他の切断技術を用いて実現することができる。
当業者は、本発明が上記の具体的な図示と説明の内容に限らないことを意識する。そして、本発明の範囲は別紙の特許請求の範囲によって限定され、上記の各技術的特徴の組み合わせとサブ組み合わせ、およびその変化と改善を含めて、当業者は上記の説明を読んだ後、このような組み合わせ、変化と改善を予見し得る。
特許請求の範囲において、「含む」という用語および「包含」、「含有」のようなその変体とは、列挙される部材が含まれているが、他の部材を一般的に除外しないことを指す。

Claims (16)

  1. 絶縁層内に埋め込まれたデバイスと前記デバイスを閉塞するシールド室とを含み、前記シールド室は、前記絶縁層に埋め込まれ前記デバイスを周囲から囲繞するシールド壁及び前記シールド壁の第１の端面と第２の端面に被覆された第１の線路層と第２の線路層からなり、前記第１の線路層と第２の線路層は、前記シールド壁に電気的に接続されており、前記シールド壁の第１の端面と前記第１の線路層との間に信号線引出開口が形成されており、前記デバイスの端子を接続する信号線は、前記信号線引出開口を介して前記シールド室から引き出される、
    シールド室を有する埋め込み型パッケージ構造。
  2. 前記シールド壁は、銅柱から形成される、
    請求項１に記載の埋め込み型パッケージ構造。
  3. 前記信号線の両側に平行な接地シールド線を有する、
    請求項１に記載の埋め込み型パッケージ構造。
  4. 前記絶縁層は、パッケージ材料を含む、
    請求項１に記載の埋め込み型パッケージ構造。
  5. 前記パッケージ材料は、プリプレグ、ビスマレイミド／トリアジン樹脂、ポリイミド、ポリ塩化ビニル、膜状有機樹脂、エポキシ樹脂またはポリフェニレンェーテルの１種または多種の組合せから選択される、
    請求項４に記載の埋め込み型パッケージ構造。
  6. 前記デバイスは、ベアチップ、受動デバイス及びパッケージ体の何れか１種または多種の組合せから選択される、
    請求項１に記載の埋め込み型パッケージ構造。
  7. 前記シールド室は、接地する、
    請求項１に記載の埋め込み型パッケージ構造。
  8. （Ａ）貫通キャビティを有する、ポリマー誘電体と前記ポリマー誘電体に埋め込まれ前記貫通キャビティを囲繞するシールド銅柱とを含む枠を作製するステップと、
    （Ｂ）前記貫通キャビティにデバイスを置き入れるとともに、パッケージ材料を充填して第１の絶縁層を形成するステップと、
    （Ｃ）前記第１の絶縁層の第１の面にポリマー誘電体を施して第２の絶縁層を形成するステップと、
    （Ｄ）前記第２の絶縁層に穴あけして前記シールド銅柱の第１の端面と前記デバイスの端子を露出させると同時に、所定の信号線引出開口位置のポリマー誘電体を保留するステップと、
    （Ｅ）前記デバイスの端子を接続する、前記信号線引出開口位置を通過する信号線を前記第２の絶縁層に形成するステップと、
    （Ｆ）前記シールド銅柱を第２の絶縁層を超えるように第１の端面から増層して延長させるステップと、
    （Ｇ）前記シールド銅柱にポリマー誘電体を施して第３の絶縁層を形成するステップと、
    （Ｈ）第１の絶縁層と第３の絶縁層を薄くして前記シールド銅柱の第１の端面と第２の端面を露出させるステップと、
    （Ｉ）前記第３の絶縁層と第１の絶縁層に、前記シールド銅柱の第１の端面と第２の端面に被覆されるとともに前記シールド銅柱に電気的に接続される第１の線路層と第２の線路層を形成するステップと、を含む、
    シールド室を有する埋め込み型パッケージ構造の製造方法。
  9. ステップＡは、
    － 犠牲支持板にフォトレジスト層を施して、露光現像により第１のパターンを形成することと、
    － 前記第１のパターンに金属銅をめっきして、シールド銅柱と犠牲銅柱を形成することと、
    － 前記フォトレジスト層を除去することと、
    － 前記シールド銅柱と犠牲銅柱を被覆するようにポリマー誘電体層を施すことと、
    － 前記シールド銅柱と犠牲銅柱の先端面を露出させるように前記ポリマー誘電体層を薄くすることと、
    － 前記犠牲支持板を除去することと、
    － 前記犠牲銅柱をエッチングして貫通キャビティを形成することであって、前記シールド銅柱が前記貫通キャビティを囲繞することにより、貫通キャビティを有する枠を取得することと、をさらに含む、
    請求項８に記載の製造方法。
  10. ステップＡは、
    － 犠牲支持板にフォトレジスト層を施して、露光現像により第１のパターンを形成することと、
    － 前記第１のパターンに金属銅をめっきして、シールド銅柱を形成することと、
    － 前記フォトレジスト層を除去することと、
    － ポリマー誘電体層を施して前記シールド銅柱を被覆することと、
    － 前記シールド銅柱の先端面を露出させるように前記ポリマー誘電体層を薄くすることと、
    － 前記犠牲支持板を除去することと、
    － 前記ポリマー誘電体層を機械的なプレスまたはレーザー穴あけで前記シールド銅柱により囲繞された貫通キャビティを形成することにより、貫通キャビティを有する枠を取得することと、をさらに含む、
    請求項８に記載の製造方法。
  11. ステップＢは、
    － 前記枠の一方の面にテープを施すことと、
    － 前記貫通キャビティにデバイスを置き入れるとともに、前記デバイスを前記テープに貼着させることと、
    － 前記枠の他方の面に、前記デバイスと枠との間の間隙を充填するパッケージ材料を施して、第１の絶縁層を形成することと、
    － 前記テープを除去することことと、を含む、
    請求項８に記載の製造方法。
  12. 前記ポリマー誘電体は、プリプレグ、ビスマレイミド／トリアジン樹脂、ポリイミド、ポリ塩化ビニル、膜状有機樹脂、エポキシ樹脂又はポリフェニレンェーテルの１種または多種の組合せから選択される、
    請求項８に記載の製造方法。
  13. ステップＥは、
    － 前記信号線の両側にシールド線を形成するとともに、前記シールド線は前記信号線とともに前記信号線引出開口位置を通過することをさらに含む、
    請求項８に記載の製造方法。
  14. ステップＦは、
    － 前記第２の絶縁層にフォトレジスト層を施すことと、
    － 前記フォトレジスト層を露光現像して穴を形成して、前記シールド銅柱の第１の端面を露出させることと、
    － 前記穴に対して銅めっきして、増層シールド銅柱を形成することと、
    － 前記フォトレジストを除去することと、をさらに含む、
    請求項８に記載の製造方法。
  15. ステップＨは、
    － 機械的研磨またはプラズマエッチングで薄くすることをさらに含む、
    請求項８に記載の製造方法。
  16. ステップＩは、
    － 前記シールド銅柱の第１の端面と第２の端面が露出した第３の絶縁層と第１の絶縁層に、シード層を施すことと、
    － シード層にフォトレジスト層を施すことと、
    － パターニング化して線路パターンを形成することと、
    － 線路パターンに銅めっきすることと、
    － フォトレジストを剥離して除去することと、
    － シード層を除去することと、をさらに含む、
    請求項８に記載の製造方法。
JP2021128682A 2020-08-07 2021-08-05 シールド室を有する埋め込み型パッケージ構造及びその製造方法 Active JP7158544B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN202010791224.4A CN112103269B (zh) 2020-08-07 2020-08-07 一种具有屏蔽腔的嵌入式封装结构及其制造方法
CN202010791224.4 2020-08-07

Publications (2)

Publication Number Publication Date
JP2022031223A JP2022031223A (ja) 2022-02-18
JP7158544B2 true JP7158544B2 (ja) 2022-10-21

Family

ID=73753005

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021128682A Active JP7158544B2 (ja) 2020-08-07 2021-08-05 シールド室を有する埋め込み型パッケージ構造及びその製造方法

Country Status (5)

Country Link
US (1) US11450619B2 (ja)
JP (1) JP7158544B2 (ja)
KR (1) KR102524298B1 (ja)
CN (1) CN112103269B (ja)
TW (1) TWI792476B (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113451259B (zh) * 2021-05-14 2023-04-25 珠海越亚半导体股份有限公司 一种多器件分次嵌埋封装基板及其制造方法
CN113991004A (zh) * 2021-10-26 2022-01-28 东莞市中麒光电技术有限公司 Led基板制作方法、led基板、led器件制作方法及led器件

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006303202A (ja) 2005-04-21 2006-11-02 Cmk Corp 部品内蔵型プリント配線板とその製造方法
WO2007069789A1 (ja) 2005-12-16 2007-06-21 Ibiden Co., Ltd. 多層プリント配線板およびその製造方法
JP2013033776A (ja) 2009-12-04 2013-02-14 Panasonic Corp 回路基板、回路モジュール、及び電子機器
CN103367269A (zh) 2013-07-15 2013-10-23 香港应用科技研究院有限公司 用于射频应用的隔离混合基板

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11163539A (ja) * 1997-11-25 1999-06-18 Kyocera Corp 多層配線基板
US8455994B2 (en) * 2002-01-31 2013-06-04 Imbera Electronics Oy Electronic module with feed through conductor between wiring patterns
JP2012109307A (ja) * 2010-11-15 2012-06-07 Renesas Electronics Corp 半導体装置及び半導体装置の製造方法
JP2017139180A (ja) * 2016-02-05 2017-08-10 坂東電線株式会社 フレキシブルフラットケーブルおよびその製造方法
JP6648626B2 (ja) * 2016-04-27 2020-02-14 オムロン株式会社 電子装置およびその製造方法
KR101983185B1 (ko) * 2016-08-19 2019-05-29 삼성전기주식회사 팬-아웃 반도체 패키지
TWI676259B (zh) * 2016-09-02 2019-11-01 矽品精密工業股份有限公司 電子封裝件及其製法
TWI634640B (zh) * 2016-11-24 2018-09-01 矽品精密工業股份有限公司 電子封裝件及其製法
US10553542B2 (en) * 2017-01-12 2020-02-04 Amkor Technology, Inc. Semiconductor package with EMI shield and fabricating method thereof
KR102442623B1 (ko) * 2017-08-08 2022-09-13 삼성전자주식회사 반도체 패키지
CN110890285A (zh) * 2019-12-11 2020-03-17 江阴长电先进封装有限公司 一种芯片包覆封装结构及其封装方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006303202A (ja) 2005-04-21 2006-11-02 Cmk Corp 部品内蔵型プリント配線板とその製造方法
WO2007069789A1 (ja) 2005-12-16 2007-06-21 Ibiden Co., Ltd. 多層プリント配線板およびその製造方法
JP2013033776A (ja) 2009-12-04 2013-02-14 Panasonic Corp 回路基板、回路モジュール、及び電子機器
CN103367269A (zh) 2013-07-15 2013-10-23 香港应用科技研究院有限公司 用于射频应用的隔离混合基板

Also Published As

Publication number Publication date
TW202213670A (zh) 2022-04-01
US11450619B2 (en) 2022-09-20
KR20220018949A (ko) 2022-02-15
CN112103269A (zh) 2020-12-18
US20220045014A1 (en) 2022-02-10
CN112103269B (zh) 2022-09-20
KR102524298B1 (ko) 2023-04-21
TWI792476B (zh) 2023-02-11
JP2022031223A (ja) 2022-02-18

Similar Documents

Publication Publication Date Title
US9711441B2 (en) Reduced PTH pad for enabling core routing and substrate layer count reduction
US8345433B2 (en) Heterogeneous organic laminate stack ups for high frequency applications
KR101013325B1 (ko) 베이스에 부품을 삽입하고 콘택을 형성하는 방법
KR102594213B1 (ko) 통합 전자기 간섭 쉴드를 포함하는 전자 패키지 및 그 제작 방법
CN108074883B (zh) 半导体封装件、其制造方法以及使用其的电子元件模块
US8586875B2 (en) Wiring board and method for manufacturing the same
JP7158544B2 (ja) シールド室を有する埋め込み型パッケージ構造及びその製造方法
US9824977B2 (en) Semiconductor packages and methods of forming the same
JP2020529734A (ja) 統合相互接続構造を備えた電子機器パッケージおよびその製造方法
KR20160066311A (ko) 반도체 패키지 및 반도체 패키지의 제조방법
TWI772132B (zh) 一種嵌入式封裝結構及其製造方法
US11470714B2 (en) Component carrier with embedded component and horizontally elongated via
KR20230041595A (ko) 몰딩 성형 공정 기반의 패키지 기판 및 이의 제조 방법
TWI819851B (zh) 多器件分層嵌埋封裝結構及其製作方法
US9653322B2 (en) Method for fabricating a semiconductor package
CN112447533A (zh) 玻璃基板结构及封装方法
CN210167326U (zh) 玻璃基板结构
KR102277800B1 (ko) 방열판 일체형 파워 모듈 및 이의 제조방법
KR20120032946A (ko) 인쇄회로기판 및 그 제조방법
JP2005347287A (ja) 多層基板内シールド線、半導体チップ、電子回路素子、及びそれらの製造方法
JP2004327633A (ja) 配線基板
CN116013870A (zh) 嵌埋器件封装基板及其制作方法
JP2005175097A (ja) 配線基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210805

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220912

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220915

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20221011

R150 Certificate of patent or registration of utility model

Ref document number: 7158544

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150