CN210167326U - 玻璃基板结构 - Google Patents
玻璃基板结构 Download PDFInfo
- Publication number
- CN210167326U CN210167326U CN201921468045.6U CN201921468045U CN210167326U CN 210167326 U CN210167326 U CN 210167326U CN 201921468045 U CN201921468045 U CN 201921468045U CN 210167326 U CN210167326 U CN 210167326U
- Authority
- CN
- China
- Prior art keywords
- layer
- glass substrate
- hole
- wiring layer
- dielectric layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
本实用新型公开了一种玻璃基板结构,包括玻璃基板,玻璃基板上设置有穿透玻璃基板的第一通孔,玻璃基板上设置有覆盖玻璃基板的第一外层介质层,第一外层介质层填充第一通孔,在第一通孔对应的位置设置有穿透第一外层介质层的第二通孔,在第一外层介质层的底部、顶部和第二通孔内设有内层布线层,在内层布线层上设置第二外层介质层,第二外层介质层与第二通孔对应的位置设置有盲孔,在第二外层介质层上设有通过盲孔与内层布线层电连接的外层布线层,在外层布线层上设置有阻焊层。本实用新型,采用玻璃基板,在玻璃基板上封装内层线路层和外层布线层,并在外层布线层上设置阻焊层,形成热膨胀系数小的基板,减小热应力。
Description
技术领域
本实用新型涉及电子元件封装技术领域,尤其涉及一种玻璃基板结构。
背景技术
基板材料(Substrate Material)是制造半导体元件及印制电路板的基础材料,如半导体工业用的材料硅、砷化镓、硅外延针稼拓榴石等。使用时,通常需要将基板与芯片进行封装,形成半导体元件或者印制电路板,实现各种功能,为了满足高速信号传输,现有的基板通常采用高频基板,降低损耗。然而,现有的高频基板由于热膨胀系数(Coefficientof thermal expansion,CTE)较大,用于封装时容易产生较大的热应力,无法完成倒装焊形成的封装,通常只能实现引线键合,而引线键合产生的寄生感抗较高,引线传输损耗较大,引线电阻也会产生信号衰减,从而产生阻抗损耗,并且常规的高频基板表面由于不透明无法引导光波在其中传播,因此无法集成光波导。
实用新型内容
本实用新型的目的在于克服现有技术的高频基板热膨胀系数大,无法完成倒装焊形成的封装和集成光波导的不足,提供一种玻璃基板结构。
本实用新型的技术方案提供一种玻璃基板结构,包括玻璃基板,所述玻璃基板上设置有穿透所述玻璃基板的第一通孔,所述玻璃基板上设置有覆盖所述玻璃基板的第一外层介质层,所述第一外层介质层填充所述第一通孔,在所述第一通孔对应的位置设置有穿透所述第一外层介质层的第二通孔,在所述第一外层介质层的底部、顶部和所述第二通孔内设有内层布线层,在所述内层布线层上设置第二外层介质层,所述第二外层介质层与所述第二通孔对应的位置设置有盲孔,在所述第二外层介质层上设有通过所述盲孔与所述内层布线层电连接的外层布线层,在所述外层布线层上设置有阻焊层。
进一步的,所述内层布线层包括设置在所述第一外层介质层的底部、顶部和所述第二通孔内的第一金属层,在所述第一金属层上设置覆盖所述玻璃基板的第一电路图形。
进一步的,所述外层布线层包括设置在所述第二外层介质层的底部、顶部和所述盲孔内的第二金属层,在所述第二金属层上设置第二电路图形。
进一步的,所述阻焊层上设置有覆盖所述阻焊层的可焊性涂层。
进一步的,所述第一通孔的直径大于所述第二通孔的直径。
采用上述技术方案后,具有如下有益效果:通过采用玻璃基板,并在玻璃基板上封装内层线路层和外层布线层,并在外层布线层上设置阻焊层,形成热膨胀系数小的基板,在与芯片进行封装时,减小热应力,可以直接与芯片进行阳极键合,实现气密性封装,完成倒装焊形成的封装,同时通过玻璃基板可以在玻璃上直接集成光波导等无源器件,形成光互连。
附图说明
参见附图,本实用新型的公开内容将变得更易理解。应当理解:这些附图仅仅用于说明的目的,而并非意在对本实用新型的保护范围构成限制。图中:
图1是本实用新型一实施例提供的一种玻璃基板结构的结构示意图。
具体实施方式
下面结合附图来进一步说明本实用新型的具体实施方式。
容易理解,根据本实用新型的技术方案,在不变更本实用新型实质精神下,本领域的一般技术人员可相互替换的多种结构方式以及实现方式。因此,以下具体实施方式以及附图仅是对本实用新型的技术方案的示例性说明,而不应当视为本实用新型的全部或视为对实用新型技术方案的限定或限制。
在本说明书中提到或者可能提到的上、下、左、右、前、后、正面、背面、顶部、底部等方位用语是相对于各附图中所示的构造进行定义的,它们是相对的概念,因此有可能会根据其所处不同位置、不同使用状态而进行相应地变化。所以,也不应当将这些或者其他的方位用语解释为限制性用语。
如图1所示,图1是本实用新型一实施例提供的一种玻璃基板结构的结构示意图,该玻璃基板结构包括玻璃基板11,玻璃基板11上设置有穿透玻璃基板11的第一通孔,玻璃基板11上设置有覆盖玻璃基板11的第一外层介质层13,第一外层介质层13填充第一通孔,在第一通孔对应的位置设置有穿透第一外层介质层13的第二通孔,在第一外层介质层13的底部、顶部和第二通孔内设有内层布线层15,在内层布线层15上设置第二外层介质层16,第二外层介质层16与第二通孔对应的位置设置有盲孔,在第二外层介质层16上设有通过盲孔与内层布线层15电连接的外层布线层18,在外层布线层18上设置有阻焊层19。
具体的,玻璃基板结构采用以下步骤进行封装而成:
步骤S101,第一通孔制作:在玻璃基板11上通过机械或者激光钻孔工艺方式进行第一通孔的加工;
步骤S102,RDL绝缘层制作:在玻璃基板11的顶部和底部上压合铜箔材料和半固化材料,形成第一外层介质层13,并在第一通孔内填充半固化材料,该半固化材料可以为有机树脂也可以为无机的材料,制作方法包含有喷涂、甩胶、压膜、气相沉积等;
步骤S103,第二通孔制作:在第一通孔对应的位置采用机械或者激光钻孔工艺方式对第一外层介质层13上的铜箔材料和半固化材料进行第二通孔的加工,第二通孔的通孔直径小于第一通孔的通孔直径,在第一通孔中保留一层半固化材料,使第一通孔内壁上可以留下薄层树脂,在薄层树脂内可以便于化学镀铜,降低化学镀铜难度。需要说明的是,在制作第二通孔之前,先减薄第一外层介质层13上的铜箔减至3um以下,通过铜箔可以防止在制作第二通孔时第一外层介质层13上的绝缘材料进入第一通孔12内;
步骤S104,内层布线层制作:通过对第二通孔进行孔内粗化,除胶渣,然后去除铜箔材料进行整板化学镀铜,光刻图形电镀掩膜,图形电镀,剥膜,闪蚀等步骤实现对内层布线层15的制作;
步骤S105,RDL绝缘层制作:在内层布线层15上压合铜箔材料和半固化材料,形成第二外层介质层16,同样该半固化材料可以为有机树脂也可以为无机的材料,制作方法包含有喷涂、甩胶、压膜、气相沉积等;
优选地,为了便于制作盲孔,将内层布线层15上的铜箔厚度蚀刻到4-5um厚度。
步骤S106,RDL与芯片连接的盲孔制作:在第二通孔对应的位置通过一定的工艺方法将第二外层介质层16去除形成盲孔,并对盲孔粗化,除胶渣,该工艺方法可以为钻孔工艺、通过曝光显影工艺、也可以通过干法或湿法刻蚀工艺等方式制作;
步骤S107,外层线路制作:通过填孔电镀的工艺方法实现盲孔的电镀以及表层线路层金属的制作,并曝光显影图形转移和蚀刻等工艺手段实现外层布线层18制作;
步骤S108,阻焊绿油制作:在外层布线层18丝印或层压一层阻焊层19,通过曝光显影工艺方式实现焊接pad区域的开窗。
本实用新型提供的玻璃基板结构,通过采用玻璃基板,并在玻璃基板上封装内层线路层和外层布线层,并在外层布线层上设置阻焊层,形成热膨胀系数小的基板,在与芯片进行封装时,减小热应力,可以直接与芯片进行阳极键合,实现气密性封装,完成倒装焊形成的封装,同时通过玻璃基板可以在玻璃上直接集成光波导等无源器件,形成光互连。
在其中一个实施例中,为了实现玻璃基板11的内层的电互连,内层布线层15包括设置在第一外层介质层13的底部、顶部和第二通孔内的第一金属层151,在第一金属层151上设置覆盖玻璃基板11的第一电路图形153。
具体的,内层布线层15采用以下步骤封装而成:
步骤S201,去除面铜:去除第一外层介质层13上的铜箔材料;
步骤S202,整板化学镀铜:通过化学镀铜或者溅射Ti/Cu工艺在第一外层介质层13的底部、顶部和第二通孔内电镀种子层,形成第一金属层151;
步骤S203,电镀掩膜:通过光刻图形工艺在第一金属层151上电镀第一掩膜;
步骤S204,图形电镀:在第一掩膜的间隙内以及第二通孔内对整块玻璃基板11进行图形电镀,形成第一电路图形153;
步骤S205,内层布线层制作:去除第一掩膜,并通过快速蚀刻工艺将电镀种子层蚀刻掉,去除电镀线路图形以外的化学镀铜层,形成内层布线层15。
需要说明的是,内层布线层15也可以采用其他加工方式,如减成法、改良半加成法等,并不受本实施例的限制。
在其中一个实施例中,为了实现玻璃基板11的外层的电互连,外层布线层18包括设置在第二外层介质层16的底部、顶部和盲孔内的第二金属层181,在第二金属层181上设置第二电路图形183。
具体的,外层布线层18采用以下步骤封装而成:
步骤S301,化学镀铜:通过化学镀铜或者溅射Ti/Cu工艺在第二外层介质层16的底部、顶部和盲孔内电镀种子层,形成第二金属层181;
步骤S302,电镀掩膜:通过光刻图形工艺在第二金属层181上电镀第二掩膜;
步骤S303,图形电镀:在第二掩膜的间隙内进行图形电镀,形成第二电路图形183;
步骤S304,外层布线层制作:去除第二掩膜,并通过快速蚀刻工艺将电镀种子层蚀刻掉,去除电镀线路图形以外的化学镀铜层,形成外层布线层18。
需要说明的是,外层布线层18也可以采用其他加工方式,如减成法、改良半加成法等,并不受本实施例的限制。
在其中一个实施例中,阻焊层19上设置有覆盖阻焊层19的可焊性涂层20。
具体的,在阻焊层19的表面进行涂覆金属电极,形成可焊性涂层20,便于封装时与芯片进行电互连。
在其中一个实施例中,第一通孔的直径大于第二通孔的直径,使第一通孔内壁上可以留下薄层树脂,在薄层树脂内可以便于化学镀铜,降低化学镀铜难度。
综上所述,本实用新型提供的玻璃基板结构,通过采用玻璃基板,并在玻璃基板上封装内层线路层和外层布线层,并在外层布线层上设置阻焊层,形成热膨胀系数小的基板,在与芯片进行封装时,减小热应力,可以直接与芯片进行阳极键合,实现气密性封装,完成倒装焊形成的封装,同时通过玻璃基板可以在玻璃上直接集成光波导等无源器件,形成光互连。
以上所述的仅是本实用新型的原理和较佳的实施例。应当指出,对于本领域的普通技术人员来说,在本实用新型原理的基础上,还可以做出若干其它变型,也应视为本实用新型的保护范围。
Claims (5)
1.一种玻璃基板结构,其特征在于,包括玻璃基板,所述玻璃基板上设置有穿透所述玻璃基板的第一通孔,所述玻璃基板上设置有覆盖所述玻璃基板的第一外层介质层,所述第一外层介质层填充所述第一通孔,在所述第一通孔对应的位置设置有穿透所述第一外层介质层的第二通孔,在所述第一外层介质层的底部、顶部和所述第二通孔内设有内层布线层,在所述内层布线层上设置第二外层介质层,所述第二外层介质层与所述第二通孔对应的位置设置有盲孔,在所述第二外层介质层上设有通过所述盲孔与所述内层布线层电连接的外层布线层,在所述外层布线层上设置有阻焊层。
2.如权利要求1所述的玻璃基板结构,其特征在于,所述内层布线层包括设置在所述第一外层介质层的底部、顶部和所述第二通孔内的第一金属层,在所述第一金属层上设置覆盖所述玻璃基板的第一电路图形。
3.如权利要求1所述的玻璃基板结构,其特征在于,所述外层布线层包括设置在所述第二外层介质层的底部、顶部和所述盲孔内的第二金属层,在所述第二金属层上设置第二电路图形。
4.如权利要求1-3任一项所述的玻璃基板结构,其特征在于,所述阻焊层上设置有覆盖所述阻焊层的可焊性涂层。
5.如权利要求4所述的玻璃基板结构,其特征在于,所述第一通孔的直径大于所述第二通孔的直径。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201921468045.6U CN210167326U (zh) | 2019-09-04 | 2019-09-04 | 玻璃基板结构 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201921468045.6U CN210167326U (zh) | 2019-09-04 | 2019-09-04 | 玻璃基板结构 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN210167326U true CN210167326U (zh) | 2020-03-20 |
Family
ID=69796501
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201921468045.6U Active CN210167326U (zh) | 2019-09-04 | 2019-09-04 | 玻璃基板结构 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN210167326U (zh) |
-
2019
- 2019-09-04 CN CN201921468045.6U patent/CN210167326U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5932056B2 (ja) | 基板コア層を製造する方法 | |
TWI480987B (zh) | 在核心中具有電鍍通孔(pth)的設備及系統,和製作電鍍通孔(pth)於核心中的方法 | |
JP7277056B2 (ja) | 一体化された電磁干渉シールドを備えるエレクトロニクスパッケージおよびその製造方法 | |
JP4899604B2 (ja) | 三次元半導体パッケージ製造方法 | |
US20220254695A1 (en) | Embedded package structure and preparation method therefor, and terminal | |
US7358591B2 (en) | Capacitor device and semiconductor device having the same, and capacitor device manufacturing method | |
US9159693B2 (en) | Hybrid substrate with high density and low density substrate areas, and method of manufacturing the same | |
US8236690B2 (en) | Method for fabricating semiconductor package substrate having different thicknesses between wire bonding pad and ball pad | |
US20080296056A1 (en) | Printed circuit board, production method therefor, electronic-component carrier board using printed circuit board, and production method therefor | |
JP2005517287A (ja) | 構成要素をベースに埋め込み接触を形成する方法 | |
KR102186148B1 (ko) | 임베디드 기판 및 임베디드 기판의 제조 방법 | |
CN102686053A (zh) | 多层布线基板的制造方法 | |
US20110155438A1 (en) | Multilayer Wiring Substrate | |
KR102186146B1 (ko) | 패키지 기판, 패키지 기판 제조 방법 및 이를 이용한 반도체 패키지 | |
TWI772132B (zh) | 一種嵌入式封裝結構及其製造方法 | |
KR102254874B1 (ko) | 패키지 기판 및 패키지 기판 제조 방법 | |
CN108093572A (zh) | 一种带有无孔盘盲孔结构的印制电路板的制作方法 | |
JPWO2014162478A1 (ja) | 部品内蔵基板及びその製造方法 | |
KR20150137824A (ko) | 패키지 기판, 패키지, 적층 패키지 및 패키지 기판 제조 방법 | |
TW202213670A (zh) | 一種具有遮罩腔的嵌入式封裝結構及其製造方法 | |
WO2000022899A1 (en) | Deposited thin build-up layer dimensions as a method of relieving stress in high density interconnect printed wiring board substrates | |
KR102333083B1 (ko) | 패키지 기판 및 패키지 기판 제조 방법 | |
JP5184497B2 (ja) | 電子部品内装型プリント基板及びその製造方法 | |
KR20150065029A (ko) | 인쇄회로기판, 그 제조방법 및 반도체 패키지 | |
CN112447533A (zh) | 玻璃基板结构及封装方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |