CN112331621A - 天线半导体封装装置及其制造方法 - Google Patents

天线半导体封装装置及其制造方法 Download PDF

Info

Publication number
CN112331621A
CN112331621A CN202011218241.5A CN202011218241A CN112331621A CN 112331621 A CN112331621 A CN 112331621A CN 202011218241 A CN202011218241 A CN 202011218241A CN 112331621 A CN112331621 A CN 112331621A
Authority
CN
China
Prior art keywords
antenna
area
region
layer
thermal expansion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011218241.5A
Other languages
English (en)
Inventor
黄文宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Semiconductor Engineering Inc
Original Assignee
Advanced Semiconductor Engineering Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Engineering Inc filed Critical Advanced Semiconductor Engineering Inc
Priority to CN202011218241.5A priority Critical patent/CN112331621A/zh
Publication of CN112331621A publication Critical patent/CN112331621A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/2283—Supports; Mounting means by structural association with other equipment or articles mounted in or on the surface of a semiconductor substrate as a chip-type antenna or integrated with other components into an IC package

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Details Of Aerials (AREA)

Abstract

本公开提供了天线半导体封装装置及其制造方法。该天线半导体封装装置的一具体实施方式包括：线路层，具有第一区和第二区；天线层，设置于第二区上，并远离第一区，其中，第一区与第二区的封装材不同，第一区与天线层的封装材相同，第一区与天线层的厚度相同。该天线半导体封装装置通过采用不同的封装材料相结合并且采用对称性结构，得到最终的天线半导体封装装置，可以减少翘曲，以及实现了既降低天线半导体封装装置的厚度，又不大幅提高成本，同时还不降低天线的射频性能。

Description

天线半导体封装装置及其制造方法
技术领域
本公开涉及半导体封装装置技术领域，具体涉及天线半导体封装装置及其制造方法。
背景技术
随着人们对行动网路的依赖与无线通讯技术的演进，可利用的频带越来越有限，于是在第五代移动网络中(5th generation mobile networks，5G)，业界已纷纷注意到毫米波(Millimeter Wave，mmWave)这一重要的关键因素，相较于现行常用的2.4GHz与5GHz等有限频带，毫米波所定义出的30～300GHz频带则是相对充裕且干净的，其天线设计亦可更加微小化，以提升便携型产品的便利性。
目前，各种天线结构存在以下问题：
第一，非对称结构产生翘曲：AoP(Antenna on Package，封装上天线)考虑到天线辐射效果，已将天线侧的基板采用低介电(low dk/df)材质，但因其上下基板为非对称结构，所以存在整体结构翘曲大于5毫米，导致后续制程无法继续的问题。
第二，传统PP(PrePreg，预浸材料或称为半固化树脂、半固化片)基板厚度较厚：由于传统PP基板厚度较厚，不适合应用到高频线路以及不适合应用在需要厚度较小的便携型产品(例如，智能手机)中。
第三，低介电材质价格昂贵：如果基板全部采用低介电材质，由于低介电材质价格昂贵，因此存在经济较高无法大量使用的问题。
第四，复合结构：复合结构各自材料的热膨胀系数(CTE)不同导致热膨胀系数不匹配，也会产生翘曲，还可能因为属性不同导致介电材脱层，良率会接近于0％。
发明内容
本公开提出了天线半导体封装装置及其制造方法。
第一方面，本公开提供了一种天线半导体封装装置，该天线半导体封装装置包括：线路层，具有第一区和第二区；天线层，设置于所述第二区上，并远离所述第一区，其中，所述第一区与所述第二区的封装材不同，所述第一区与所述天线层的封装材相同，所述第一区与所述天线层的厚度相同。
在一些可选的实施方式中，所述天线半导体封装装置还包括：第一缓冲层，设置于所述第一区和所述第二区之间，其中，所述第一缓冲层的热膨胀系数大于等于第一热膨胀系数小于等于第二热膨胀系数，所述第一热膨胀系数为所述第一区的封装材的热膨胀系数和所述第二区的封装材的热膨胀系数中的较小者，所述第二热膨胀系数为所述第一区的封装材的热膨胀系数和所述第二区的封装材的热膨胀系数中的较大者。
在一些可选的实施方式中，所述天线半导体封装装置还包括：第二缓冲层，设置于所述第二区和所述天线层之间，其中，所述第二缓冲层的热膨胀系数大于等于第三热膨胀系数小于等于第四热膨胀系数，所述第三热膨胀系数为所述第二区的封装材的热膨胀系数和所述天线层的封装材的热膨胀系数中的较小者，所述第四热膨胀系数为所述第二区的封装材的热膨胀系数和所述天线层的封装材的热膨胀系数中的较大者。
在一些可选的实施方式中，所述第二区内设置有芯板，所述芯板将所述第二区分隔为第三区和第四区，所述第三区的线路层数与所述第四区的线路层数相同。
在一些可选的实施方式中，所述第二区的封装材的介电系数大于所述第一区和所述天线层的封装材的介电系数，和/或，所述第二区的封装材的介电损耗大于所述第一区和所述天线层的封装材的介电损耗。
在一些可选的实施方式中，所述天线层的封装材为低介电常数/介电损耗材料。
在一些可选的实施方式中，所述第一区的导孔孔径小于所述第二区的导孔孔径，和/或，所述第一区的导孔密度大于所述第二区的导孔密度。
在一些可选的实施方式中，所述第一缓冲层靠近所述第二区的表面的表面粗糙度小于1.3微米，和/或，所述第二缓冲层靠近所述第二区的表面的表面粗糙度小于1.3微米。
在一些可选的实施方式中，所述天线层的厚度大于所述第四区的厚度。
在一些可选的实施方式中，所述天线半导体封装装置还包括电连接所述第一区中线路的射频芯片。
第二方面，本公开提供了一种制造天线半导体封装装置的方法，该方法包括：提供第一线路层，形成第二区，所述第二区具有第一面和第二面；在所述第一面设置第二线路层作为第一区，其中，所述第一区和所述第二区组成线路层，其中，所述第一区与所述第二区的封装材不同；在所述第二面设置天线层，所述第一区与所述天线层的封装材相同，所述第一区与所述天线层的厚度相同。
在一些可选的实施方式中，所述提供第一线路层，形成第二区包括：提供芯板，其中，所述芯板具有第三面、第四面和通孔，所述芯板的通孔从所述第三面延伸至所述第四面；在所述第三面形成第三线路层，作为第三区；在所述第四面形成第四线路层，作为第四区，其中，所述第三区的线路层数与所述第四区的线路层数相同，所述第三区、所述芯板和所述第四区形成所述第二区。
在一些可选的实施方式中，在所述在所述第二面设置天线层之前，所述方法还包括：在所述第二区的第二面设置第二缓冲层；以及在所述第二缓冲层上设置天线层。
为解决现有技术中天线半导体封装结构中可能存在的翘曲、厚度较厚、成本较高、脱层问题，本公开提供的天线半导体封装装置及其制造方法，通过采用不同的封装材料相结合并且采用对称性结构，得到最终的天线半导体封装装置。进而，天线半导体封装装置可以实现包括但不限于以下技术效果：
(1)通过采用对称性结构，减少翘曲。
(2)通过采用不同的封装材料，而不是全部都采用成本较低的非低介电材料(例如，PP)，或者全部采用成本较高的低介电材料，实现了既降低天线半导体封装装置的厚度，又不大幅提高成本，同时不降低天线的射频性能。需要说明的是，这里，非低介电材料的介电常数/介质损耗大于低介电材料的介电常数/介质损耗。
附图说明
通过阅读参照以下附图所作的对非限制性实施例所作的详细描述，本公开的其它特征、目的和优点将会变得更明显：
图1A是根据本公开的天线半导体封装装置的一个实施例的剖面示意图；
图1B是根据本公开的天线半导体封装装置的又一个实施例的剖面示意图；
图1C是根据本公开的天线半导体封装装置的又一个实施例的剖面示意图；
图1D是根据本公开的天线半导体封装装置的又一个实施例的剖面示意图；
图1E是根据本公开的天线半导体封装装置的又一个实施例的剖面示意图；
图2A、图2B、图2C、图2D、图2E、图2F和图2G是根据本公开的一些实施例的在各个阶段制造的天线半导体封装装置2a、2b、2c、2d、2e、2f和2g的剖面示意图；
图2A1、图2A2、图2A3是根据本公开的一些实施例的在各个制造阶段的天线半导体封装装置2a的剖面示意图。
符号说明：
1 线路层 13 第一缓冲层
11 第一区 2 天线层
11a 外部电连接件 2a 天线
11b 通孔 3 第二缓冲层
12 第二区 4 射频芯片
12a 导线 123 芯板
12b 埋孔 123a 第三面
12c 第一面 123b 第四面
12d 第二面 123c 通孔
121 第三区 123d 电连接件
122 第四区
具体实施方式
下面结合附图和实施例对说明本公开的具体实施方式，通过本说明书记载的内容本领域技术人员可以轻易了解本公开所解决的技术问题以及所产生的技术效果。可以理解的是，此处所描述的具体实施例仅仅用于解释相关发明，而非对该发明的限定。另外，为了便于描述，附图中仅示出了与有关发明相关的部分。
需要说明的是，说明书附图中所绘示的结构、比例、大小等，仅用于配合说明书所记载的内容，以供本领域技术人员的了解与阅读，并非用以限定本公开可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本公开所能产生的功效及所能达成的目的下，均应仍落在本公开所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如“上”、“第一”、“第二”及“一”等用语，也仅为便于叙述的明了，而非用以限定本公开可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当也视为本公开可实施的范畴。
另外，在不冲突的情况下，本公开中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本公开。
包含天线或天线结构的天线半导体封装装置还可被称作封装中天线(AiP，Antenna in Package)或封装上天线(AoP，Antenna on Package)。
参考图1A，图1A示出了根据本公开的天线半导体封装装置1a的一个实施例的截面图。天线半导体封装装置1a可以是AiP/AoP的实例。天线半导体封装装置1a包括线路层1和天线层2。其中，线路层1具有第一区11和第二区12。天线层2，设置于第二区12上，并远离第一区11。第一区11与第二区12的封装材不同，第一区11与天线层2的封装材相同，第一区11与天线层2的厚度相同。
第一区11的表面中可以设置有外部电连接件11a。外部电连接件11a用于实现第一区与外部的电连接，例如，外部电连接件11a可以是导线、凸块、焊球等。
在一些可选的实施方式中，第一区11中还可以设置有通孔、埋孔或盲孔以实现线路连接。如图1A中示出的通孔11b。
第二区12中可以设置有至少一条导线12a。在一些可选的实施方式中，第二区12中还可以设置有通孔、埋孔或盲孔以实现线路连接。如图1A中示出的埋孔12b。需要说明的是，这里对通孔、埋孔或盲孔的大小或方向并不做具体限定。
如第一区11或第二区12中设置有通孔、埋孔或盲孔，则通孔、埋孔或盲孔中可以填充例如金属或金属合金的导电材料，或包含例如金属或金属合金的导电材料。这里，金属例如可以是金(Au)、银(Ag)、铝(Al)、铜(Cu)或其合金。
天线层2中可以设置有至少一根天线2a。外部电连接件11a、导线12a和天线2a可以是例如金属或金属合金的导电材料，或包含例如金属或金属合金的导电材料。这里，金属例如可以是金(Au)、银(Ag)、铝(Al)、铜(Cu)或其合金。
天线半导体封装装置1a可以实现的技术效果包括但不限于：
(1)通过第一区11与天线层2的封装材相同以及第一区11与天线层2的厚度相同，实现了对称性结构，减少翘曲。
(2)通过第一区11与第二区12的封装材不同，第一区11与天线层2的封装材相同，而不是全部都采用成本较低的非低介电材料，或者全部采用成本较高的低介电材料，实现了既降低天线半导体封装装置的厚度，又不大幅提高成本，同时还不降低天线的射频性能。
综上，实现了兼顾天线半导体封装装置1a的射频性能要求、减少翘曲、减薄厚度以及降低成本。
继续参考图1B，图1B中所示的天线半导体封装装置1b类似于图1A中所示的天线半导体封装装置1a，不同之处在于：天线半导体封装装置1b还包括：第一缓冲层13，设置于第一区11和第二区12之间。其中，第一缓冲层13的热膨胀系数大于等于第一热膨胀系数小于等于第二热膨胀系数。而第一热膨胀系数为第一区11的封装材的热膨胀系数和第二区12的封装材的热膨胀系数中的较小者，第二热膨胀系数为第一区11的封装材的热膨胀系数和第二区12的封装材的热膨胀系数中的较大者。即，第一缓冲层13的热膨胀系数介于第一区11的封装材的热膨胀系数和第二区12的封装材的热膨胀系数之间。作为示例，第一缓冲层13可以采用以下材料：ABF(Ajinomoto Build-up Film)、PBO(Polybenzoxazole，聚苯并噁唑)、PI(polyimide，聚亚酰胺)或Epoxy(环氧树脂)。
该天线半导体封装装置1b通过设置第一缓冲层13，可以进一步减少因第一区和第二区的封装材不同进而热膨胀系数不同可能产生的翘曲。另外，实践中，第一缓冲层通常具有粘性，因此通过设置第一缓冲层13还可以使得第一区11的封装材和第二区12的封装材之间粘合更好，提高天线半导体封装装置1b的抗冲击程度，以及进一步较少翘曲。
继续参考图1C，图1C中所示的天线半导体封装装置1c类似于图1A或图1B中所示的天线半导体封装装置1a或1b，不同之处在于：天线半导体封装装置1c还包括：第二缓冲层3，设置于第一区11和天线层2之间。其中，第二缓冲层3的热膨胀系数大于等于第三热膨胀系数小于等于第四热膨胀系数。第三热膨胀系数为第二区12的封装材的热膨胀系数和天线层2的封装材的热膨胀系数中的较小者，第四热膨胀系数为第二区12的封装材的热膨胀系数和天线层2的封装材的热膨胀系数中的较大者。即，第二缓冲层3的热膨胀系数介于第二区12的封装材的热膨胀系数和天线层2的封装材的热膨胀系数之间。作为示例，第二缓冲层3可以采用以下材料：ABF、PBO、PI或Epoxy。
该天线半导体封装装置1c通过设置第二缓冲层3，可以进一步减少因第二区12和天线层2的封装材不同进而热膨胀系数不同可能产生的翘曲。另外，实践中，第二缓冲层3通常具有粘性，因此通过设置第二缓冲层3还可以使得第二区12的封装材和天线层2的封装材之间粘合更好，提高天线半导体封装装置1c的抗冲击程度，以及进一步较少翘曲。
继续参考图1D，图1D中所示的天线半导体封装装置1d类似于图1A、图1B或图1C中所示的天线半导体封装装置1a、1b或1c，不同之处在于：第二区12内可以设置有芯板123，芯板123将第二区12分隔为第三区121和第四区122，第三区121的线路层数与第四区122的线路层数相同，即第三区121的厚度与第四区122的厚度相同。
芯板123可以设置有至少一个通孔123a，通孔123a可以实现电连接第三区121和第四区122。这里，芯板123的材料例如是玻璃纤维(例如纤维棉垫或填充特殊纤维)和树脂所组成，制作时使玻璃纤维浸泡于树脂液中，形成的芯板123是有如经纬线交错的玻璃纤维与树脂含浸混和而成。树脂材料例如是ABF树脂、BT(Bismaleimide Triazine，双马来酰亚胺三嗪)树脂、玻璃布基有环氧树脂(FR4、FR5)、PI树脂、液晶聚合树脂(LCP)、或环氧树脂(Epoxy)等。通孔123a中可以填充例如金属或金属合金的导电材料，或包含例如金属或金属合金的导电材料。这里，金属例如可以是金(Au)、银(Ag)、铝(Al)、铜(Cu)或其合金。
该天线半导体封装装置1d通过在第二区12内设置芯板123，可以提高天线半导体封装装置1c的强度和支撑度，抵抗翘曲。另外，芯板123内设置的通孔123a还可以成为连接第三区121和第四区122的线路，进而组成天线半导体封装装置1d的一部分。而且，由于芯板123将第二区分隔为第三区121和第四区122，且第三区121的线路层数与第四区122的线路层数相同，即第三区121的厚度与第四区122的厚度相同，进而可以确保天线半导体封装装置1d的对称性结构，减少翘曲。
在一些可选的实施方式中，第二区12的封装材的介电系数可以大于第一区11和天线层2的封装材的介电系数，和/或，第二区12的封装材的介电损耗可以大于第一区11和天线层2的封装材的介电损耗。这样，天线层2的封装材相对于第二区12的封装材具有更好的射频性能，可以确保天线半导体封装装置的射频性能。而由于第一区11与天线层2的封装材相同，可以确保天线半导体封装装置整体结构的对称性。
在一些可选的实施方式中，天线层2的封装材可以为低介电常数/介电损耗材料，即低介电材料。例如，可以包括但不限于氰酸酯(Triazine)、聚苯醚(PolyphenyleneOxide，PPO)、聚四氟乙烯(Poly tetra fluoroethylene，PTFE)、铁氟龙(Teflon)、及聚苯乙烯(Polystyrene)等。而第二区12的封装材可以为非低介电材料，例如PP。该可选实施方式可以实现的技术效果进一步包括：
(1)通过在第二区12中采用非低介电材料可以降低成本。
(2)通过在天线层2采用低介电材料作为封装材可以确保天线层的射频性能以及减薄厚度。
(3)通过在第一区11采用与天线层2的封装材同样的低介电材料且第一区11与天线层2的厚度相同，进而可以保证天线半导体封装装置1a的对称结构，继而减少翘曲。
基于上述可选实施方式，在一些可选的实施方式中，第一区11的导孔孔径可以小于第二区12的导孔孔径，和/或，第一区11的导孔密度大于第二区12的导孔密度。这是由于如果在第一区11中采用了低介电材料，由于低介电材料中没有纤维，相对于第二区12中的非低介电材料(例如，PP)而言，低介电材料中可以钻孔的导孔孔径会更小，从而导孔密度可以更大。这样，由于第一区11的导孔密度更大，为了实现相同的线路连接功能，第一区11中连接线路所需的线路层数可以更少，即第一区11的厚度可以更薄，进而减少天线半导体封装装置的整体厚度。
在一些可选的实施方式中，天线半导体封装装置1b、1c或1d中第一缓冲层13靠近第二区12的表面的表面粗糙度可以小于1.3微米，和/或，第二缓冲层3靠近第二区12的表面的表面粗糙度可以小于1.3微米。例如，可以通过对第一缓冲层13靠近第二区12的表面或者第二缓冲层3靠近第二区12的表面利用电浆或是化学品进行贴合前处理，让表面粗糙度变大来实现。该可选实施方式通过控制第一缓冲层13和/或第二缓冲层3靠近第二区的表面粗糙度，可以使得天线半导体封装装置产生更好的集肤效应，提高天线半导体封装装置的性能。同时，该可选实现方式还可以在第二区12和第一区11之间，和/或第二区12和天线层2之间形成A/B界面，以提高第二区12和第一区11之间，和/或第二区12和天线层2之间的贴合强度以抵抗翘曲所可能产生的内应力，进而减少翘曲的产生。
在一些可选的实施方式中，天线层2的厚度可以大于第四区122的厚度。该可选实施方式通过内层薄外层厚可以调整天线半导体封装装置的翘曲程度。
在一些可选的实施方式中，天线半导体封装装置1a、1b、1c或1d还可以包括电连接第一区中线路的射频芯片。
继续参考图1E，图1E中所示的天线半导体封装装置1e类似于图1A、图1B、图1C或1D中所示的天线半导体封装装置1a、1b、1c或1d，不同之处在于：天线半导体封装装置1e还包括与第一区11电连接的射频芯片4。在信号传输时，射频芯片4作为无线传送器(radiotransmitter)通过第一区11和第二区12向天线层2提供振荡无线射频(radio frequency)电流，天线层2将收到的振荡无线射频电流辐射能量作为电磁波向外发射。在信号接收时，天线层2将电磁波信号传输至第二区12和第一区11，第二区12和第一区11将电磁波信号转换成电压提供给射频芯片4。
射频芯片4可以通过各种方式电连接到第一区11，例如可以通过导线键合方式实现电连接第一区11。在一些实施例中，射频芯片4也可以通过倒装芯片安装(flip-chipmounting)的方式电连接到第一区11。
在一些实施例中，第一区11裸露的外部电连接件11a还可以通过焊球焊接到外部其他装置中。例如，可以焊接到印刷电路板(PCB，Printed Circuit Board)上，进而成为电子设备中的天线部分。
图2A、图2B、图2C、图2D、图2E、图2F和图2G是根据本公开的一些实施例的在各个阶段制造的天线半导体封装装置2a、2b、2c、2d、2e、2f和2g的剖面示意图。为了更好地理解本公开的各方面，已简化各图。
参考图2A，提供第一线路层，形成第二区12。这里，第二区12可以具有第一面12c和第二面12d。其中，第二区12中可以设置有至少一条导线12a。在一些可选的实施方式中，第二区12中还可以设置有通孔、埋孔或盲孔以实现线路连接。如图2A中示出的埋孔12b。
参考图2B，在第一面12c设置第二线路层作为第一区11。其中，第一区11和第二区12组成线路层1。这里，第一区11与第二区12的封装材不同。
第一区11的表面可以设置有外部电连接件11a。外部电连接件11a用于实现第一区与外部的电连接，例如，外部电连接件11a可以是导线、凸块、焊球等。
在一些可选的实施方式中，第一区11中还可以设置有通孔、埋孔或盲孔以实现线路连接。如图1A中示出的通孔11b。
参考图2C，在第二面12d设置天线层2。其中，第一区11与天线层2的封装材相同，第一区11与天线层2的厚度相同。天线层2中可以设置有至少一根天线2a。
外部电连接件11a、导线12a和天线2a可以是例如金属或金属合金的导电材料，或包含例如金属或金属合金的导电材料。这里，金属例如可以是金(Au)、银(Ag)、铝(Al)、铜(Cu)或其合金。
在一些可选的实施方式中，图2A中提供第一线路层，形成第二区12可以通过如下方式实现的：
首先，参考图2A1，提供芯板123，其中，芯板123具有第三面123a和第四面123b，芯板123还具有至少一个通孔123c，通孔123c从第三面123a延伸至第四面123b。芯板123还可以具有至少一个电连接件123d，电连接件123d用于实现通孔123c与外部的连接。
然后，参考图2A2，在芯板123的第三面123a设置第二线路层形成第三区121。
接着，参考图2A3，在芯板123的第四面123b设置第三线路层形成第四区122，第三区121、芯板123和第四区122共同组成第二区12。
这里，第三区121和第四区122的封装材可以是相同的。第三区121的线路层数与第四区122的线路层数相同。
按照上述可选实现方式所生成的第二区12所生成的天线半导体封装装置2d可以如图2D所示。
参考图2E，在一些实施例中，在图2D中在第二区的第一面12c设置第二线路层作为第一区11之前，还可以先在第一面12c，即在第三区121上设置第一缓冲层13。然后在第一缓冲层13上再设置第二线路层作为第一区11，所形成的天线半导体封装装置2e可以如图2E所示。作为示例，第一缓冲层13可以采用以下材料：ABF、PBO、PI或Epoxy。
在一些实施例中，在图2D或图2E中在第二区的第二面12d设置天线层2之前，还可以先在第二面12d，即在第四区122上设置第二缓冲层3。然后在第二缓冲层3上再设置天线层2，所形成的天线半导体封装装置2f可以如图2F所示。作为示例，第二缓冲层3可以采用以下材料：ABF、PBO、PI或Epoxy。
这里，第一线路层、第二线路层、第三线路层、第四线路层可以为重布线层(RDL，Redistribution Layer)。第一线路层、第二线路层、第三线路层、第四线路层可包含例如金(Au)、银(Ag)、镍(Ni)、铜(Cu)、其它金属或合金，或上述两种或更多种的组合。第一线路层、第二线路层、第三线路层、第四线路层可以包括导线，还可以包括各种导孔，如通孔、盲孔和盲孔。
参考图2G，还可以将第一区11与射频芯片4电连接。例如可以通过导线键合方式将第一区11与射频芯片4电连接。在一些实施例中，也可以将第一区11倒装焊接于射频芯片4。所形成的天线半导体封装装置2g可以如图2G所示，所形成的天线半导体封装装置2g也可与图1E中的天线半导体封装装置1e相同或类似。
尽管已参考本公开的特定实施例描述并说明本公开，但这些描述和说明并不限制本公开。所属领域的技术人员可清楚地理解，可进行各种改变，且可在实施例内替代等效元件而不脱离如由所附权利要求书限定的本公开的真实精神和范围。图示可能未必按比例绘制。归因于制造过程中的变量等等，本公开中的艺术再现与实际设备之间可能存在区别。可存在未特定说明的本公开的其它实施例。应将说明书和图式视为说明性的，而非限制性的。可作出修改，以使特定情况、材料、物质组成、方法或过程适应于本公开的目标、精神以及范围。所有此些修改都打算属于在此所附权利要求书的范围内。虽然已参考按特定次序执行的特定操作描述本文中所公开的方法，但应理解，可在不脱离本公开的教示的情况下组合、细分或重新排序这些操作以形成等效方法。因此，除非本文中特别指示，否则操作的次序和分组并不限制本公开。

Claims (10)

1.一种天线半导体封装装置，包括：
线路层，具有第一区和第二区；
天线层，设置于所述第二区上，并远离所述第一区，其中，所述第一区与所述第二区的封装材不同，所述第一区与所述天线层的封装材相同，所述第一区与所述天线层的厚度相同。
2.根据权利要求1所述的天线半导体封装装置，其中，所述天线半导体封装装置还包括：
第一缓冲层，设置于所述第一区和所述第二区之间，其中，所述第一缓冲层的热膨胀系数大于等于第一热膨胀系数小于等于第二热膨胀系数，所述第一热膨胀系数为所述第一区的封装材的热膨胀系数和所述第二区的封装材的热膨胀系数中的较小者，所述第二热膨胀系数为所述第一区的封装材的热膨胀系数和所述第二区的封装材的热膨胀系数中的较大者。
3.根据权利要求2所述的天线半导体封装装置，其中，所述天线半导体封装装置还包括：
第二缓冲层，设置于所述第二区和所述天线层之间，其中，所述第二缓冲层的热膨胀系数大于等于第三热膨胀系数小于等于第四热膨胀系数，所述第三热膨胀系数为所述第二区的封装材的热膨胀系数和所述天线层的封装材的热膨胀系数中的较小者，所述第四热膨胀系数为所述第二区的封装材的热膨胀系数和所述天线层的封装材的热膨胀系数中的较大者。
4.根据权利要求1-3中任一所述的天线半导体封装装置，其中，所述第二区内设置有芯板，所述芯板将所述第二区分隔为第三区和第四区，所述第三区的线路层数与所述第四区的线路层数相同。
5.根据权利要求4所述的天线半导体封装装置，其中，所述第一区的导孔孔径小于所述第二区的导孔孔径，和/或，所述第一区的导孔密度大于所述第二区的导孔密度。
6.根据权利要求5所述的天线半导体封装装置，其中，所述第二区的封装材的介电系数大于所述第一区和所述天线层的封装材的介电系数，和/或，所述第二区的封装材的介电损耗大于所述第一区和所述天线层的封装材的介电损耗。
7.根据权利要求6所述的天线半导体封装装置，其中，所述第一缓冲层靠近所述第二区的表面的表面粗糙度小于1.3微米，和/或，所述第二缓冲层靠近所述第二区的表面的表面粗糙度小于1.3微米。
8.一种制造天线半导体封装装置的方法，包括：
提供第一线路层，形成第二区，所述第二区具有第一面和第二面；
在所述第一面设置第二线路层作为第一区，其中，所述第一区和所述第二区组成线路层，其中，所述第一区与所述第二区的封装材不同；
在所述第二面设置天线层，所述第一区与所述天线层的封装材相同，所述第一区与所述天线层的厚度相同。
9.根据权利要求8所述的制造天线半导体封装装置的方法，其中，所述提供第一线路层，形成第二区包括：
提供芯板，其中，所述芯板具有第三面、第四面和通孔，所述芯板的通孔从所述第三面延伸至所述第四面；
在所述第三面形成第三线路层，作为第三区；
在所述第四面形成第四线路层，作为第四区，其中，所述第三区的线路层数与所述第四区的线路层数相同，所述第三区、所述芯板和所述第四区形成所述第二区。
10.根据权利要求8或9所述的制造天线半导体封装装置的方法，其中，在所述在所述第二面设置天线层之前，所述方法还包括：
在所述第二区的第二面设置第二缓冲层；以及
在所述第二缓冲层上设置天线层。
CN202011218241.5A 2020-11-04 2020-11-04 天线半导体封装装置及其制造方法 Pending CN112331621A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011218241.5A CN112331621A (zh) 2020-11-04 2020-11-04 天线半导体封装装置及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011218241.5A CN112331621A (zh) 2020-11-04 2020-11-04 天线半导体封装装置及其制造方法

Publications (1)

Publication Number Publication Date
CN112331621A true CN112331621A (zh) 2021-02-05

Family

ID=74323910

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011218241.5A Pending CN112331621A (zh) 2020-11-04 2020-11-04 天线半导体封装装置及其制造方法

Country Status (1)

Country Link
CN (1) CN112331621A (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN202695424U (zh) * 2012-06-12 2013-01-23 欣兴电子股份有限公司 具中介层的封装基板
CN103367269A (zh) * 2013-07-15 2013-10-23 香港应用科技研究院有限公司 用于射频应用的隔离混合基板
CN109074900A (zh) * 2016-03-31 2018-12-21 追踪有限公司 高频多层互连衬底及其制造方法
TW201919456A (zh) * 2017-11-08 2019-05-16 南韓商三星電機股份有限公司 印刷電路板
CN110401008A (zh) * 2018-04-25 2019-11-01 华为技术有限公司 带有封装天线的封装架构及通信设备

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN202695424U (zh) * 2012-06-12 2013-01-23 欣兴电子股份有限公司 具中介层的封装基板
CN103367269A (zh) * 2013-07-15 2013-10-23 香港应用科技研究院有限公司 用于射频应用的隔离混合基板
CN109074900A (zh) * 2016-03-31 2018-12-21 追踪有限公司 高频多层互连衬底及其制造方法
TW201919456A (zh) * 2017-11-08 2019-05-16 南韓商三星電機股份有限公司 印刷電路板
CN110401008A (zh) * 2018-04-25 2019-11-01 华为技术有限公司 带有封装天线的封装架构及通信设备

Similar Documents

Publication Publication Date Title
US20230130259A1 (en) Radio frequency device packages
KR100726922B1 (ko) Lga형 반도체장치용 배선기판, lga형 반도체장치 및 lga형 반도체장치용 배선기판의 제조방법
US9331030B1 (en) Integrated antenna package and manufacturing method thereof
US11444043B2 (en) Substrate having embedded electronic component
US11682601B2 (en) Semiconductor device package
JP5729186B2 (ja) 半導体装置及びその製造方法
US11342294B2 (en) Semiconductor device and method of forming protrusion e-bar for 3D SiP
KR102662572B1 (ko) 이산 안테나 모듈을 형성하기 위한 반도체 및 방법
US8802496B2 (en) Substrate for semiconductor package and method of manufacturing thereof
JP4194408B2 (ja) 補強材付き基板、半導体素子と補強材と基板とからなる配線基板
US20120018892A1 (en) Semiconductor device with inductor and flip-chip
CN111799181B (zh) 电子封装件及其制法
CN112331621A (zh) 天线半导体封装装置及其制造方法
CN115954647A (zh) 一种三维立体毫米波封装天线结构
CN112750793A (zh) 半导体设备封装和其制造方法
CN112038779B (zh) 天线半导体封装装置及其制造方法
CN115332162B (zh) 基于光刻技术的带屏蔽层金属化聚合物通孔制备方法
US20240021490A1 (en) Semiconductor Device and Method of Forming Thin Heat Sink Using E-Bar Substrate
CN217509357U (zh) 电子装置
TWI842142B (zh) 電子裝置
US11894314B2 (en) Semiconductor device and method of forming semiconductor package with RF antenna interposer having high dielectric encapsulation
US20230016061A1 (en) Semiconductor package
US20230027120A1 (en) Electronic package and manufacturing method thereof
US20240145908A1 (en) Electronic package and manufacturing method thereof
KR20240090728A (ko) 무선 주파수 디바이스 패키지

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination