CN117133759A - 电子装置 - Google Patents

电子装置 Download PDF

Info

Publication number
CN117133759A
CN117133759A CN202310539092.XA CN202310539092A CN117133759A CN 117133759 A CN117133759 A CN 117133759A CN 202310539092 A CN202310539092 A CN 202310539092A CN 117133759 A CN117133759 A CN 117133759A
Authority
CN
China
Prior art keywords
insulating layer
dielectric constant
electronic device
antenna
antenna pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310539092.XA
Other languages
English (en)
Inventor
林柏安
卓晖雄
吕世文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Semiconductor Engineering Inc
Original Assignee
Advanced Semiconductor Engineering Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Engineering Inc filed Critical Advanced Semiconductor Engineering Inc
Publication of CN117133759A publication Critical patent/CN117133759A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/165—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed inductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/024—Dielectric details, e.g. changing the dielectric material around a transmission line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/2283—Supports; Mounting means by structural association with other equipment or articles mounted in or on the surface of a semiconductor substrate as a chip-type antenna or integrated with other components into an IC package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/36—Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith
    • H01Q1/38—Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith formed by a conductive layer on an insulating support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q5/00—Arrangements for simultaneous operation of antennas on two or more different wavebands, e.g. dual-band or multi-band arrangements
    • H01Q5/30—Arrangements for providing operation on different wavebands
    • H01Q5/378—Combination of fed elements with parasitic elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q9/00—Electrically-short antennas having dimensions not more than twice the operating wavelength and consisting of conductive active radiating elements
    • H01Q9/04—Resonant antennas
    • H01Q9/0407—Substantially flat resonant element parallel to ground plane, e.g. patch antenna
    • H01Q9/0414—Substantially flat resonant element parallel to ground plane, e.g. patch antenna in a stacked or folded configuration
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10098—Components for radio transmission, e.g. radio frequency identification [RFID] tag, printed or non-printed antennas

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Details Of Aerials (AREA)

Abstract

本公开提供一种电子装置。所述电子装置包含第一绝缘层、第一天线图案、第二绝缘层和第二天线图案。所述第一天线图案被配置成在第一频率下操作且至少部分地安置在所述第一绝缘层上方。所述第二绝缘层安置在所述第一绝缘层上方。所述第二天线图案被配置成在不同于所述第一频率的第二频率下操作且至少部分地安置在所述第二绝缘层上方。所述第一绝缘层的介电常数不同于所述第二绝缘层的介电常数。

Description

电子装置
技术领域
本公开大体上涉及一种电子装置和一种制造电子装置的方法。
背景技术
为了减小电子装置封装的大小并实现更高集成度，已开发并实施若干封装解决方案，例如封装内天线(AiP)及封装上天线(AoP)。
然而，为了支持行业对增大电子功能性的需求，将不可避免地增大电子装置封装的大小和/或外观尺寸，且一些应用可能受限(例如，在便携式装置中)。
发明内容
在一些实施例中，一种电子装置包含第一绝缘层、第一天线图案、第二绝缘层和第二天线图案。所述第一天线图案被配置成在第一频率下操作且至少部分地安置在所述第一绝缘层上方。所述第二绝缘层安置在所述第一绝缘层上方。所述第二天线图案被配置成在不同于所述第一频率的第二频率下操作且至少部分地安置在所述第二绝缘层上方。所述第一绝缘层的介电常数不同于所述第二绝缘层的介电常数。
在一些实施例中，一种电子装置包含第一绝缘层、第一天线图案、第二绝缘层、第二天线图案和电路结构。第一绝缘层具有第一介电常数。第一天线图案至少部分地安置在第一绝缘层上方。第二绝缘层安置在第一绝缘层上方且具有第二介电常数。第二天线图案至少部分地安置在第二绝缘层上方。电路结构包含第三绝缘层且具有第三介电常数，其中第一介电常数与第三介电常数之间的差小于第一介电常数与第二介电常数之间的差。
在一些实施例中，一种电子装置包含第一绝缘层、第一天线图案、第二绝缘层、第二天线图案和包封物。第一天线图案至少部分地安置在第一绝缘层上方。第二绝缘层安置在第一绝缘层上方且具有第二介电常数。第二天线图案至少部分地安置在第二绝缘层上方。包封物安置在第二绝缘层上方且具有第三介电常数。第三介电常数与第二介电常数之间的差大于第三介电常数与第一介电常数之间的差。
附图说明
当结合附图阅读时，从以下详细描述最好地理解本公开的一些实施例的各方面。应注意，各种结构可能未按比例绘制，且出于论述的清楚起见，可任意增大或减小各种结构的尺寸。
图1A是根据本公开的实施例的电子装置的横截面图。
图1B是根据本公开的实施例的如图1A中所示的电子装置的透视图。
图2是根据本公开的实施例的电子装置的横截面图。
图3是根据本公开的实施例的电子装置的横截面图。
图4是根据本公开的实施例的电子装置的横截面图。
图5是根据本公开的实施例的电子装置的横截面图。
图6A是根据本公开的实施例的如图1A中所示的区R1的放大视图。
图6B是根据本公开的实施例的电子装置的横截面图。
图6C是根据本公开的实施例的电子装置的横截面图。
图7A是根据本公开的实施例的如图4中所示的区R2的放大视图。
图7B是根据本公开的实施例的电子装置的横截面图。
图8A、图8B和图8C说明根据本公开的实施例的制造电子装置的方法的一或多个阶段中的横截面图。
图9A和图9B说明根据本公开的实施例的制造电子装置的方法的一或多个阶段中的横截面图。
具体实施方式
贯穿图式和详细描述使用共同参考标号来指示相同或类似组件。根据以下结合附图进行的详细描述，将容易地理解本公开的实施例。
以下公开内容提供用于实施所提供主题的不同特征的许多不同实施例或实例。下文描述组件和布置的特定实例以解释本公开的某些方面。当然，这些仅是实例且并不意图为限制性的。举例来说，在以下描述中，第一特征在第二特征上方或上形成可包含第一特征和第二特征直接接触地形成或安置的实施例，且还可包含额外特征可在第一特征与第二特征之间形成或安置以使得第一特征和第二特征可不直接接触的实施例。另外，本公开可在各种实例中重复参考标号和/或字母。此重复是出于简化和清晰的目的，且本身并不指示所论述的各种实施例和/或配置之间的关系。
图1A是根据本公开的实施例的电子装置100a的横截面图。在一些实施例中，电子装置100a可以是或包含例如天线装置或天线封装。在一些实施例中，电子装置100a可以是或包含例如无线装置，例如用户设备(UE)、移动台、移动装置、与物联网(IoT)通信的设备等。在一些实施例中，电子装置100a可以是或包含便携式装置。
在一些实施例中，电子装置100a可包含电路结构10(其还可被称作载体)。电路结构10可具有表面10s1和与表面10s1相对的表面10s2。表面10s1还可被称作下表面。表面10s2还可被称作上表面。
在一些实施例中，电路结构10可以是或包含例如衬底。在一些实施例中，电路结构10可包含例如印刷电路板(print circuit board，PCB)，例如纸基铜箔层压板、复合铜箔层压板或聚合物浸渍的玻璃纤维基铜箔层压板。在一些实施例中，电路结构10可包含绝缘层11。在一些实施例中，绝缘层11可包含预浸复合纤维(例如，预浸料)。预浸料的实例可包含但不限于通过堆叠或层压多种预浸材料/片材而形成的多层结构。在一些实施例中，绝缘层11的介电常数(dk)可在约3至5的范围内，例如3、3.2、3.4、3.6、3.8、4、4.2、4.4、4.6、4.8或5。
在一些实施例中，电路结构10可包含绝缘层11中的一或多个重新分布层(未展示)。重新分布层可包含导电垫、迹线、通孔、层或其它互连。举例来说，电路结构10可包含一或多个传输线(例如，通信电缆)和一或多个接地线和/或接地平面。举例来说，电路结构10可包含接近、邻近于或嵌入且暴露于电路结构10的表面10s1和/或表面10s2的一或多个导电垫。
电路结构10可包含表面10s1和/或表面10s2上的阻焊剂(未展示)以完全暴露导电垫16或暴露所述导电垫16的至少一部分以用于电连接。
在一些实施例中，电子装置100a可包含电子组件12。电子组件12可邻近于电路结构10的表面10s1或安置在所述表面上。电子组件12可电连接到一或多个其它电组件(如果存在)且电连接到电路结构10(例如，电连接到互连结构)，并且电连接可通过倒装芯片、线接合技术、金属到金属接合(例如，Cu到Cu接合)或混合接合而达成。在一些实施例中，电子组件12可通过导电元件14电连接到电路结构10。在一些实施例中，导电元件14可包含例如焊料材料，例如金和锡焊料的合金或银和锡焊料的合金。
电子组件12可以是在其中包含半导体衬底、一或多个集成电路(IC)装置及一或多个上覆互连结构的芯片或裸片。IC装置可包含例如晶体管的有源装置和/或例如电阻器、电容器、电感器的无源装置，或其组合。举例来说，电子组件12可包含芯片上系统(system onchip，SoC)。举例来说，电子组件12可包含射频集成电路(radio frequency integratedcircuit，RFIC)、专用IC(application-specific IC，ASIC)、中央处理单元(centralprocessing unit，CPU)、微处理器单元(microprocessor unit，MPU)、图形处理单元(graphics processing unit，GPU)、微控制器单元(microcontroller unit，MCU)、现场可编程门阵列(field-programmable gate array，FPGA)，或另一类型的IC。
尽管图1A中存在一个电子组件，但电子组件的数目不限于此。在一些实施例中，取决于设计要求，可存在任何数目的电子组件。
在一些实施例中，电子装置100a可包含包封物18。在一些实施例中，包封物18可安置在电路结构10的表面10s1上或邻近于所述表面安置。包封物18可包含绝缘或介电材料。在一些实施例中，包封物18可由模制材料制成，所述模制材料可包含例如酚醛树脂、环氧基树脂、硅基树脂或其它另一合适的包封物。还可包含适合的填充剂，例如粉末SiO2。
在一些实施例中，电子装置100a可包含天线组件(antenna component)20。天线组件20可安置在电路结构10的表面10s2上或邻近于所述表面安置。在一些实施例中，天线组件20可被配置成辐射和/或接收电磁信号，例如射频(RF)信号。举例来说，天线组件20可被配置成在约10GHz与约40GHz之间的频率(例如10GHz、20GHz、30GHz或40GHz)下操作。在一些实施例中，天线组件20可包含绝缘层21和天线图案(antenna pattern)22。在一些实施例中，天线组件20可被配置成在约30GHz与约300GHz之间的频率下操作。在一些实施例中，天线组件20可被配置成在约300GHz与约10THz之间的频率下操作。
在一些实施例中，天线组件20的绝缘层21的介电常数可大于电路结构10的绝缘层11的介电常数。在一些实施例中，绝缘层21的介电常数可在约5至约10的范围内，例如5、6、7、8、9或10。绝缘层21可包含预浸复合纤维或陶瓷填充的聚四氟乙烯(PTFE)复合物。
在一些实施例中，天线图案22可包含多层堆叠。在一些实施例中，天线图案22可包含贴片(patch)22c1和贴片22c2，所述两个贴片位于不同水平层级且间隔开预定距离。举例来说，与贴片22c2相比，贴片22c1可位于更低水平层级且更接近电路结构10。贴片22c1和/或贴片22c2可部分地或完全地在绝缘层21内。在一些实施例中，贴片22c2的上表面(未在图中标注)可从绝缘层21暴露。在一些实施例中，贴片22c1可耦合到贴片22c2。贴片22c1和/或22c2可包含导电材料，例如铜(Cu)、钨(W)、钌(Ru)、铱(Ir)、镍(Ni)、锇(Os)、钌(Rh)、铝(Al)、钼(Mo)、钴(Co)、其合金、其组合或任何金属材料。
在一些实施例中，电子装置100a可包含天线组件30。天线组件30可安置在天线组件20上或邻近于所述天线组件安置。在一些实施例中，天线组件20可安置在电路结构10与天线组件30之间。在一些实施例中，天线组件30可被配置成辐射和/或接收不同于天线组件20的电磁信号的电磁信号。在一些实施例中，天线组件20和30可具有不同频率(或操作频率)或带宽(或操作带宽)。举例来说，天线组件20和30可被配置成在不同频率下操作。举例来说，天线组件30可在高于天线组件20的频率下操作。在一些实施例中，天线组件30可支持第五代(5G)通信，例如低于6GHz频带和/或毫米(mm)波频带。举例来说，天线组件30可并入有低于6GHz天线和毫米波天线两者。在一些实施例中，天线组件30可支持超过5G或6G的通信，例如太赫兹(THz)频带。在一些实施例中，天线组件30可包含绝缘层31和天线图案32。
在一些实施例中，绝缘层31的表面31s1(或侧表面)可与绝缘层21的表面21s1(或侧表面)基本上共面。在一些实施例中，天线组件30的绝缘层31的介电常数可小于电路结构10的绝缘层11的介电常数。在一些实施例中，天线组件30的绝缘层31的介电常数可小于天线组件20的绝缘层21的介电常数。在一些实施例中，绝缘层31的介电常数可在约1至约3的范围内，例如1、1.5、2、2.5或3。绝缘层31可包含预浸复合纤维、液晶聚合物层压板、陶瓷填充的PTFE复合物或聚酰亚胺基膜。
在一些实施例中，天线图案32可包含多层堆叠。在一些实施例中，天线图案32可包含贴片32c1和贴片32c2，所述两个贴片位于不同水平层级且间隔开预定距离。举例来说，与贴片32c2相比，贴片32c1可位于更低水平层级且更接近天线组件20。在一些实施例中，天线图案32可部分地在绝缘层31内(或上方)。举例来说，贴片32c1可完全在绝缘层31内，并且贴片32c2可部分地在绝缘层31内或外部。在一些实施例中，贴片32c2的上表面(未在图中标注)和侧表面(未在图中标注)可从绝缘层31暴露。在一些实施例中，贴片32c1可耦合到贴片32c2。贴片32c1和/或32c2可包含导电材料，例如铜、钨、钌、铱、镍、锇、钌、铝、钼、钴、其合金、其组合或任何金属材料。
在一些实施例中，天线图案22和32可被配置成在不同频率下操作。举例来说，天线图案32可被配置成在高于天线图案22的频率的频率下操作。天线图案22的贴片22c1和/或22c2可在xy平面中具有尺寸或宽度W1。天线图案32的贴片32c1和/或32c2可在xy平面中具有尺寸或宽度W2。在一些实施例中，宽度W2小于宽度W1。在一些实施例中，天线图案32的贴片32c1和/或32c2的侧边缘32e1沿着Z轴在电路结构10上的垂直投影可在电路结构10上位于由天线图案22的贴片22c1和/或22c2的侧边缘22e1的垂直投影界定的区域内。在一些实施例中，天线图案22的贴片22c1和/或22e1的侧边缘22c2可延伸超出或超过天线图案32的贴片32c1和/或32c2的侧边缘32e1。
在一些实施例中，天线组件20和30的整体可被视为一个天线组件或一个天线单元。
在一些实施例中，电子装置100a可包含馈送图案(feeding pattern)42。馈送图案42可包含迹线(未展示)，所述迹线嵌入介电层中，且电连接到天线图案20和/或30。在一些实施例中，馈送图案42可安置在电路结构10与天线组件20之间。在一些实施例中，馈送图案42可电连接到天线组件20的天线图案22，且将馈送信号提供到天线图案22。在一些实施例中，馈送图案42可电连接到天线组件30的天线图案32，且将馈送信号提供到天线图案32。馈送图案42的材料可与天线图案22的材料相同或类似。在一些实施例中，不连接到导电元件(例如，44和/或46)的馈送图案可电连接到接地(ground)。
在一些实施例中，电子装置100a可包含导电元件44和46。导电元件44和46中的每一者可安置在电路结构10与馈送图案42之间。在一些实施例中，导电元件44可电连接天线组件30的天线图案32和电路结构10。在一些实施例中，导电元件46可电连接天线组件20的天线图案22和电路结构10。导电元件44和46中的每一者可包含例如导电填充剂、焊料材料、金属或其它合适的材料。
在一些实施例中，电子装置100a可包含保护层(protective layer)50。在一些实施例中，保护层50可安置在天线组件30上或邻近于所述天线组件安置。在一些实施例中，保护层50可包含阻焊剂层，所述阻焊剂层可覆盖贴片32c2的上表面和侧表面(未在图中标注)以保护贴片32c2。在一些实施例中，天线图案32的贴片32c2可部分地或完全地在保护层50内。在一些实施例中，保护层50可覆盖天线图案32的贴片32c2。
在一些实施例中，电子装置100a可包含包封物(encapsulnt)60。在一些实施例中，包封物60可安置在保护层50上或邻近于所述保护层安置。在一些实施例中，包封物60可覆盖保护层50。在一些实施例中，包封物60可覆盖天线组件30和20。在一些实施例中，包封物60可被配置成增加例如天线图案22和/或32的天线频率的带宽。在一些实施例中，包封物60的介电常数可大于天线组件20的绝缘层21的介电常数。在一些实施例中，包封物60的厚度T1可大于保护层50的厚度T2。在一些实施例中，包封物60的介电常数可在约5至约20的范围内，例如5、5.5、6、6.5、7、7.5、8、8.5、9、9.5、10、12、14、15、17、19和20。
图1B是电子装置100a的透视图。在一些实施例中，电子装置100a可包含导电通孔(conductive via)23v1、33v1、33v2和33v3。导电通孔23v1和33v1可位于相同水平层级且嵌入绝缘层21中。导电通孔33v2可安置在导电通孔33v1上方且嵌入绝缘层21中。导电通孔33v3可安置在导电通孔33v2上方且嵌入绝缘层31中。在一些实施例中，导电元件44可通过导电通孔33v1、33v2和33v3电连接到天线图案32。在一些实施例中，导电元件46可通过导电通孔23v1电连接到天线图案22。在一些实施例中，导电通孔33v1可通过绝缘层21与天线图案22间隔开，所述绝缘层填充由贴片22c1界定的孔口(未在图中标注)。在一些实施例中，导电通孔33v2可通过绝缘层21与天线图案22间隔开，所述绝缘层填充由贴片22c2界定的孔口(未在图中标注)。此外，馈送图案42可在其中包含开口或孔(图1B中未展示)以符合设计要求。
在比较实例中，高频天线和低频天线两者安置在相同绝缘材料中。天线增益或天线图案的尺寸可能不满足当前要求。根据本公开的一些实施例，较高频天线(例如，天线图案32)和较低频天线(例如，天线图案22)安置在不同绝缘材料内。在此实施例中，较低频天线安置在具有相对较高介电常数的绝缘材料(例如，绝缘层21)中，这可由此减小天线图案22的尺寸或宽度(例如，W1)。较高频天线安置在具有相对较低介电常数的绝缘材料(例如，绝缘层31)中，这可由此将天线增益增强至少1dB。
图2是根据本公开的实施例的电子装置100b的横截面图。电子装置100b类似于如1A图中所示的电子装置100a，且下文描述其间的差异。
在一些实施例中，电子装置100b可包含垫(pad)34和导电元件72。在一些实施例中，垫34可安置在天线组件30上或邻近于所述天线组件安置。垫34可包含金属，例如铜、钨、钌、铱、镍、锇、钌、铝、钼、钴、其合金、其组合或任何金属材料。
在一些实施例中，导电元件72可安置在天线组件20与30之间。导电元件72可安置在天线组件20的上表面上且邻近于所述上表面安置。在一些实施例中，导电元件72可包含焊料材料，例如金和锡焊料的合金或银和锡焊料的合金。在一些实施例中，导电元件72可包含导电填充剂。
在一些实施例中，天线组件20和30可单独地制造，然后通过垫34和/或导电元件72集成，由此可简化制造过程。
图3是根据本公开的实施例的电子装置100c的横截面图。电子装置100c类似于如图1A中所示的电子装置100a，且下文描述其间的差异。
在一些实施例中，电子装置100c可包含接合层74和导电元件76。在一些实施例中，接合层74可安置在天线组件20与30之间。在一些实施例中，接合层74可将天线组件20与天线组件30物理上分离。接合层74可包含粘合剂、胶、底填充料或其它合适的材料。在一些实施例中，接合层74的介电常数不同于天线组件20的绝缘层21的介电常数。在一些实施例中，接合层74的介电常数不同于天线组件30的绝缘层31的介电常数。
在一些实施例中，导电元件76可安置在天线组件20与30之间。在一些实施例中，导电元件76可位于由接合层74界定的穿通孔74r内。导电元件76可包含电连接(electricalconnection)76c1和垫76c2。电连接76c1可安置在天线组件20上且邻近于所述天线组件安置。电连接76c1可包含焊料材料，例如金和锡焊料的合金或银和锡焊料的合金。垫76c2可安置在天线组件30上或邻近于所述天线组件安置。垫76c2的材料可与垫34的材料相同或类似。
在一些实施例中，天线组件20和30可单独地制造，然后通过接合层74和/或导电元件76集成，由此可简化制造过程。另外，接合层74可防止天线组件20与30之间的分层。
图4是根据本公开的实施例的电子装置100d的横截面图。电子装置100d类似于如1A图中所示的电子装置100a，且下文描述其间的差异。
在一些实施例中，电子装置100d可包含接合层48。在一些实施例中，接合层48可安置在电路结构10与天线组件20之间。接合层48可包含例如粘合剂、胶、底填充料或其它合适的材料。接合层48可界定用于容纳导电材料(例如，导电元件44和46)的多个穿通孔48r。
在一些实施例中，电路结构10和天线组件20可单独地制造，然后通过接合层48集成，由此可简化制造过程。另外，接合层48可防止电路结构10与天线组件20之间的分层。
图5是根据本公开的实施例的电子装置100e的横截面图。电子装置100e类似于如1A图中所示的电子装置100a，且下文描述其间的差异。
在一些实施例中，天线图案22可包含多个天线单元22p1、22p2、22p3和22p4。在一些实施例中，天线图案32可包含多个天线单元32p1、32p2、32p3和32p4。天线单元22p1、22p2、22p3和22p4中的每一者可分别与对应天线单元32p1、32p2、32p3和32p4垂直对准。在一些实施例中，天线单元22p1、22p2、22p3和22p4中的每一者可在不同频率下操作。在一些实施例中，天线单元32p1、32p2、32p3和32p4中的每一者可在不同频率下操作。
在一些实施例中，电子装置100e可包含屏蔽层82。在一些实施例中，屏蔽层82可安置在电路结构10的表面10s1上。屏蔽层82可安置在包封物18的外表面上。在一些实施例中，屏蔽层82可被配置成提供电磁干扰(electromagnetic interference，EMI)屏蔽保护。举例来说，屏蔽层82可被配置成提供EMI屏蔽以防止电子组件12被其它电子组件干扰，且反之亦然。在一些实施例中，屏蔽层82可包含铜(Cu)或其它导电材料，例如铝(Al)、铬(Cr)、锡(Sn)、金(Au)、银(Ag)、镍(Ni)或不锈钢、另一种金属，或其两者或更多者的混合物、合金或其它组合。在一些实施例中，屏蔽层82可以是或包含导电层或导电薄膜。在一些实施例中，屏蔽层82可以是或包含多层结构。举例来说，屏蔽层82从内部到外部的层可包含晶种层(例如多孔不锈钢、SUS)、导电层(例如Cu)和保护层(例如SUS)。
在一些实施例中，电子装置100e可包含连接器(connector)84。在一些实施例中，连接器84可安置在电路结构10的表面10s1上。在一些实施例中，连接器84可与天线单元22p1、22p2、22p3或22p4中的至少一者垂直地重叠。在一些实施例中，连接器84可与天线单元32p1、32p2、32p3或32p4中的至少一者垂直地重叠。连接器84可与包封物18间隔开。连接器84可被配置成提供外部连接。举例来说，连接器84可提供电子装置100e与外部组件(例如，外部电路或电路板)之间的电连接。在一些实施例中，连接器84可包含导电柱、焊球、导电线、板对板连接器、用于HotBar焊接的连接器、其组合，或任何其它可行的连接器。
图6A是根据本公开的实施例的如图1A中所示的区R1的放大视图。在一些实施例中，电路结构10可包含绝缘层11上的钝化层112(例如，阻焊剂)。钝化层112的上表面可被界定为电路结构10的表面10s2。在一些实施例中，电路结构10可包含绝缘层11上的垫114。在一些实施例中，垫114可与钝化层112间隔开。在一些实施例中，导电元件44可包含焊料材料44a。在一些实施例中，焊料材料44a可覆盖钝化层112的一部分。在一些实施例中，焊料材料44a可电连接到垫114。在一些实施例中，焊料材料44a可填充垫114与钝化层112之间的间隙(未在图中标注)。
图6B是根据本公开的实施例的电子装置的横截面图。在一些实施例中，绝缘层11的上表面(未在图中标注)的一部分由焊料材料44a暴露。在一些实施例中，焊料材料44a与钝化层112间隔开。在一些实施例中，钝化层112与焊料材料44a之间的间隙(未在图中标注)可填充有介电材料(例如，底填充料，图6B中未展示)或其它适合的材料。
图6C是根据本公开的实施例的电子装置的横截面图。在一些实施例中，钝化层112可覆盖垫114的一部分。焊料材料44a可与垫114的侧表面间隔开。
图7A是根据本公开的实施例的如图4中所示的区R2的放大视图。在一些实施例中，间隙G2可安置在垫114与钝化层112之间。在一些实施例中，接合层48可填充间隙G2。在一些实施例中，导电元件44可包含通孔44b。在一些实施例中，通孔44b可包含导电膏，例如铜膏。通孔44b可穿透接合层48。通孔44b可电连接到垫114。在一些实施例中，接合层48可与垫114的侧表面接触。
图7B是根据本公开的实施例的电子装置的横截面图。在一些实施例中，垫114的一部分可由钝化层112覆盖。在一些实施例中，接合层48可与垫114的侧表面间隔开。
图8A、图8B和图8C说明根据本公开的实施例的制造电子装置的方法的一或多个阶段中的横截面图。已经简化了这些图中的至少一些，以更好地理解本公开的各方面。在一些实施例中，可通过关于图8A、图8B和图8C所描述的操作来制造电子装置100b。
参考图8A，可提供电路结构10。电路结构10可具有表面10s1和与表面10s1相对的表面10s2。可将电子组件12附接到电路结构10的表面10s1。可在电路结构10的表面10s1上形成包封物18且所述包封物覆盖电子组件12。
在本实施例中，电路结构10可包含覆铜层压板(CCL)衬底，其包含若干载体单元，其中一个载体单元可通过划线(未展示)与另一载体单元分离。由于载体单元中的每一者在制造方法中经受类似或相同过程，因此为方便起见，仅如下详细描述一个示范性载体单元。
参考图8B，可在电路结构10的表面10s2上形成天线组件20。可通过导电元件44和46将天线组件20附接到电路结构10。
参考图8C，可在天线组件20上形成天线组件30、保护层50和包封物60，由此产生电子装置100b。在一些实施例中，可将天线组件30、保护层50和包封物60集成为结构，然后可将此结构通过导电元件72附接到天线组件20。在一些实施例中，可执行回焊过程以固化焊料材料，由此在天线组件20与30之间形成导电元件72。
图9A和图9B说明根据本公开的实施例的制造电子装置的方法的一或多个阶段的横截面图。已经简化了这些图中的至少一些，以更好地理解本公开的各方面。在一些实施例中，可通过关于图9A和图9B所描述的操作来制造电子装置100c。
参考图9A，其操作可在图8B的操作之后。可在天线组件20上形成接合层74。可移除接合层74的一部分以形成用于容纳导电材料的穿通孔74r。
参考图9B，可在天线组件20上形成天线组件30、保护层50和包封物60，由此产生电子装置100c。在一些实施例中，可将天线组件30、保护层50和包封物60集成为结构，然后通过导电元件76将所述结构附接到天线组件20，所述导电元件包含电连接76c1和垫76c2。
经考虑，如果天线组件20和30被集成为天线结构，则可以将包含天线组件20和30的所述天线结构层压在电路结构10上。因此，可以形成如图1A中所示的电子装置100a。
经考虑，如果天线组件20和30被集成为天线结构，则可以通过接合层48将包含天线组件20和30的所述天线结构接合到电路结构10。因此，可以形成如图4中所示的电子装置100d。
除非另外规定，否则例如“上方”、“下方”、“上”、“左”、“右”、“下”、“顶部”、“底部”、“垂直”、“水平”、“侧面”、“高于”、“低于”、“上部”、“在……上方”、“在……之下”等空间描述是相对于图中所示的定向而指示的。应理解，本文中所使用的空间描述仅出于说明的目的，且本文中所描述的结构的实际实施方案可以任何定向或方式在空间上布置，其前提是本公开的实施例的优点不会因此类布置而有偏差。
如本文中所使用，术语“大约”、“基本上”、“基本”以及“约”用于描述和解释较小变化。当与事件或情况结合使用时，所述术语可指事件或情况精确发生的例子以及事件或情况极近似地发生的例子。例如，当结合数值使用时，所述术语可指小于或等于所述数值的±10％的变化范围，例如小于或等于±5％、小于或等于±4％、小于或等于±3％、小于或等于±2％、小于或等于±1％、小于或等于±0.5％、小于或等于±0.1％，或小于或等于±0.05％。举例来说，如果两个数值之间的差小于或等于所述值的平均值的±10％(例如小于或等于±5％、小于或等于±4％、小于或等于±3％、小于或等于±2％、小于或等于±1％、小于或等于±0.5％、小于或等于±0.1％，或小于或等于±0.05％)，那么可认为所述两个数值“基本上”相同或相等。
如果两个表面之间的位移不大于5μm、不大于2μm、不大于1μm或不大于0.5μm，那么可认为所述两个表面是共面的或基本上共面。
如本文中所使用，除非上下文另外明确规定，否则单数术语“一(a/an)”和“所述”可包含多个提及物。
如本文中所使用，术语“导电(conductive/electrically conductive)”和“电导率(electrical conductivity)”是指输送电流的能力。导电材料通常指示对电流流动呈现极少或零对抗的那些材料。电导率的一个量度为西门子每米(S/m)。通常，导电材料是电导率大于大约104S/m(例如至少105S/m或至少106S/m)的一种材料。材料的电导率有时可随温度而改变。除非另外指定，否则材料的电导率是在室温下测量的。
另外，有时在本文中以范围格式呈现量、比率和其它数值。应理解，此类范围格式是为了便利和简洁而使用的，且应灵活理解为不仅包含明确地指定为范围极限的数值，而且还包含涵盖于所述范围内的所有个别数值或子范围，如同明确地指定每个数值和子范围一般。
虽然已参考本公开的具体实施例描述并说明本公开，但这些描述和说明并非限制性的。所属领域的技术人员应理解，可在不脱离如由所附权利要求书界定的本公开的真实精神和范围的情况下，作出各种改变且取代等效物。图示可能未必按比例绘制。由于制造过程和公差，本公开中的工艺再现与实际设备之间可能存在区别。可存在未特定说明的本公开的其它实施例。说明书和图式应被视为说明性的而非限制性的。可作出修改以使特定情形、材料、物质组成、方法或过程适宜于本公开的目标、精神和范围。所有此类修改意图在所附权利要求书的范围内。虽然本文中公开的方法已参考按特定次序执行的特定操作加以描述，但应理解，可在不脱离本公开的教示的情况下组合、细分或重新排序这些操作以形成等效方法。相应地，除非本文中特别指示，否则操作的次序及分组并非对本公开的限制。

Claims (20)

1.一种电子装置，其包括：
第一绝缘层；
第一天线图案，其被配置成在第一频率下操作且至少部分地安置在所述第一绝缘层上方；
第二绝缘层，其安置在所述第一绝缘层上方；以及
第二天线图案，其被配置成在不同于所述第一频率的第二频率下操作且至少部分地安置在所述第二绝缘层上方，
其中所述第一绝缘层的介电常数不同于所述第二绝缘层的介电常数。
2.根据权利要求1所述的电子装置，其进一步包括：
电路结构，其安置在所述第一绝缘层之下，其中所述电路结构包括第三绝缘层，并且所述第三绝缘层的介电常数大于所述第二绝缘层的所述介电常数。
3.根据权利要求2所述的电子装置，其中所述第三绝缘层的所述介电常数小于所述第一绝缘层的所述介电常数。
4.根据权利要求1所述的电子装置，其中在俯视图中所述第一天线图案延伸超出所述第二天线图案的侧边缘。
5.根据权利要求1所述的电子装置，其进一步包括：
包封物，其覆盖所述第二天线图案，其中所述包封物被配置成增加所述第二天线图案的天线带宽。
6.根据权利要求5所述的电子装置，其中所述包封物的介电常数大于所述第二绝缘层的所述介电常数。
7.根据权利要求5所述的电子装置，其中所述包封物覆盖所述第一天线图案，并且所述包封物被配置成增加所述第一天线图案的天线带宽。
8.根据权利要求7所述的电子装置，其中所述包封物的介电常数大于所述第一绝缘层的所述介电常数。
9.根据权利要求1所述的电子装置，其中所述第二频率大于所述第一频率。
10.根据权利要求9所述的电子装置，其中所述第一绝缘层的所述介电常数大于所述第二绝缘层的所述介电常数。
11.一种电子装置，其包括：
第一绝缘层，其具有第一介电常数；
第一天线图案，其至少部分地安置在所述第一绝缘层上方；
第二绝缘层，其安置在所述第一绝缘层上方且具有第二介电常数；
第二天线图案，其至少部分地安置在所述第二绝缘层上方；以及
电路结构，其包括具有第三介电常数的第三绝缘层，
其中所述第一介电常数与所述第三介电常数之间的差小于所述第一介电常数与所述第二介电常数之间的差。
12.根据权利要求11所述的电子装置，其进一步包括：
第一天线组件，其包括所述第一绝缘层和所述第一天线图案，其中所述第一天线组件通过接合层连接到所述电路结构。
13.根据权利要求12所述的电子装置，其进一步包括：
导电元件，其至少部分地在所述接合层内且将所述电路结构电连接到所述第一天线组件。
14.根据权利要求13所述的电子装置，其中所述导电元件包括导电填充剂。
15.根据权利要求12所述的电子装置，其中所述第一天线组件进一步包括所述第二绝缘层和所述第二天线图案。
16.根据权利要求12所述的电子装置，其进一步包括：
第二天线组件，其包括所述第二绝缘层和所述第二天线图案，其中所述第二天线组件通过焊料材料连接到所述第一天线组件。
17.根据权利要求11所述的电子装置，其中所述第一介电常数小于所述第二介电常数。
18.根据权利要求11所述的电子装置，其中所述第一天线图案被配置成在第一频率下操作，并且所述第二天线图案被配置成在大于所述第一频率的第二频率下操作。
19.一种电子装置，其包括：
第一绝缘层，其具有第一介电常数；
第一天线图案，其至少部分地安置在所述第一绝缘层上方；
第二绝缘层，其安置在所述第一绝缘层上方且具有第二介电常数；
第二天线图案，其至少部分地安置在所述第二绝缘层上方；以及
包封物，其安置在所述第二绝缘层上方且具有第三介电常数，
其中所述第三介电常数与所述第二介电常数之间的差大于所述第三介电常数与所述第一介电常数之间的差。
20.根据权利要求19所述的电子装置，其中所述第三介电常数大于所述第一介电常数。
CN202310539092.XA 2022-05-27 2023-05-15 电子装置 Pending CN117133759A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/827,546 2022-05-27
US17/827,546 US11997783B2 (en) 2022-05-27 2022-05-27 Electronic devices

Publications (1)

Publication Number Publication Date
CN117133759A true CN117133759A (zh) 2023-11-28

Family

ID=88861717

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310539092.XA Pending CN117133759A (zh) 2022-05-27 2023-05-15 电子装置

Country Status (2)

Country Link
US (1) US11997783B2 (zh)
CN (1) CN117133759A (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10978796B2 (en) * 2017-12-28 2021-04-13 Samsung Electro-Mechanics Co., Ltd. Antenna apparatus and antenna module
US11037891B2 (en) * 2018-09-21 2021-06-15 Advanced Semiconductor Engineering, Inc. Device package
TWI734945B (zh) * 2018-12-12 2021-08-01 欣興電子股份有限公司 複合基板結構及其製作方法
US11417959B2 (en) * 2019-04-11 2022-08-16 Samsung Electro-Mechanics Co., Ltd. Chip antenna module and electronic device
KR102603106B1 (ko) 2019-09-04 2023-11-15 삼성전기주식회사 어레이 안테나

Also Published As

Publication number Publication date
US20230389173A1 (en) 2023-11-30
US11997783B2 (en) 2024-05-28

Similar Documents

Publication Publication Date Title
US20230130259A1 (en) Radio frequency device packages
CN108933122B (zh) 半导体封装装置及其制造方法
CN108878407B (zh) 半导体封装装置及其制造方法
US11600901B2 (en) Semiconductor device package and method of manufacturing the same
US10332848B2 (en) Semiconductor package device and method of manufacturing the same
US11682601B2 (en) Semiconductor device package
CN108074886B (zh) 半导体装置封装及其制造方法
US10622318B2 (en) Semiconductor package device and method of manufacturing the same
JP5729186B2 (ja) 半導体装置及びその製造方法
US10546825B2 (en) Semiconductor package device
US11721884B2 (en) Semiconductor device package and method of manufacturing the same
US10847481B2 (en) Semiconductor package device
US20230268295A1 (en) Semiconductor device and method of manufacturing the same
US11997783B2 (en) Electronic devices
CN112750793A (zh) 半导体设备封装和其制造方法
US20240038678A1 (en) Electronic device
US20230187374A1 (en) Electronic device and method of manufacturing the same
US20240162612A1 (en) Electronic device
US11887967B2 (en) Semiconductor device package and method of manufacturing the same
CN115274576A (zh) 半导体封装装置及其制造方法
CN115313013A (zh) 天线结构及其电子封装件
JP2008227105A (ja) 伝送線路実装基板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication