CN109074900A - 高频多层互连衬底及其制造方法 - Google Patents

高频多层互连衬底及其制造方法 Download PDF

Info

Publication number
CN109074900A
CN109074900A CN201780020094.0A CN201780020094A CN109074900A CN 109074900 A CN109074900 A CN 109074900A CN 201780020094 A CN201780020094 A CN 201780020094A CN 109074900 A CN109074900 A CN 109074900A
Authority
CN
China
Prior art keywords
substrate
via conductors
layer
raw cook
outside via
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201780020094.0A
Other languages
English (en)
Other versions
CN109074900B (zh
Inventor
小更恒
外间尚记
二俣阳介
仁宫惠美
石本笃史
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nujira Ltd
SnapTrack Inc
Original Assignee
Nujira Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nujira Ltd filed Critical Nujira Ltd
Publication of CN109074900A publication Critical patent/CN109074900A/zh
Application granted granted Critical
Publication of CN109074900B publication Critical patent/CN109074900B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B3/00—Insulators or insulating bodies characterised by the insulating materials; Selection of materials for their insulating or dielectric properties
    • H01B3/02—Insulators or insulating bodies characterised by the insulating materials; Selection of materials for their insulating or dielectric properties mainly consisting of inorganic substances
    • H01B3/12—Insulators or insulating bodies characterised by the insulating materials; Selection of materials for their insulating or dielectric properties mainly consisting of inorganic substances ceramics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/36—Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith
    • H01Q1/38—Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith formed by a conductive layer on an insulating support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H01L21/4807—Ceramic parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/2283—Supports; Mounting means by structural association with other equipment or articles mounted in or on the surface of a semiconductor substrate as a chip-type antenna or integrated with other components into an IC package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q21/00—Antenna arrays or systems
    • H01Q21/0087—Apparatus or processes specially adapted for manufacturing antenna arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q21/00—Antenna arrays or systems
    • H01Q21/0087—Apparatus or processes specially adapted for manufacturing antenna arrays
    • H01Q21/0093—Monolithic arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q21/00—Antenna arrays or systems
    • H01Q21/06—Arrays of individually energised antenna units similarly polarised and spaced apart
    • H01Q21/061—Two dimensional planar arrays
    • H01Q21/065—Patch antenna array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q9/00—Electrically-short antennas having dimensions not more than twice the operating wavelength and consisting of conductive active radiating elements
    • H01Q9/04—Resonant antennas
    • H01Q9/0407—Substantially flat resonant element parallel to ground plane, e.g. patch antenna
    • H01Q9/0414—Substantially flat resonant element parallel to ground plane, e.g. patch antenna in a stacked or folded configuration
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/024—Dielectric details, e.g. changing the dielectric material around a transmission line
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4664—Adding a circuit layer by thick film methods, e.g. printing techniques or by other techniques for making conductive patterns by using pastes, inks or powders
    • H05K3/4667—Adding a circuit layer by thick film methods, e.g. printing techniques or by other techniques for making conductive patterns by using pastes, inks or powders characterized by using an inorganic intermediate insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0206—Materials
    • H05K2201/0209—Inorganic, non-metallic particles
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10015—Non-printed capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10098—Components for radio transmission, e.g. radio frequency identification [RFID] tag, printed or non-printed antennas
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/10—Using electric, magnetic and electromagnetic fields; Using laser light
    • H05K2203/107—Using laser light
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1131—Sintering, i.e. fusing of metal particles to achieve or improve electrical conductivity
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0029—Etching of the substrate by chemical or physical means by laser ablation of inorganic insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Inorganic Chemistry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

为了实现高可靠性及高功能化，同时抑制在与天线集成的微波或毫米波波带中使用的多层互连衬底中的特性变化。本发明提供了一种高频多层衬底，其具有形成在表面上的天线元件。所述高频多层衬底具有中间衬底。所述中间衬底由低温共烧玻璃陶瓷衬底组成，且具有由玻璃陶瓷及在这些中间绝缘层之间形成的内部导体组成的中间绝缘层。由具有低于玻璃陶瓷材料的介电常数的有机材料组成的表面绝缘层堆叠在所述中间衬底的表面上。穿透所述表面绝缘层的外侧通孔导体由烧结金属配置，所述烧结金属与所述衬底中的布线导体形成金属键。在烧结所述玻璃陶瓷多层衬底的同时形成所述外侧通孔导体。

Description

高频多层互连衬底及其制造方法
相关申请案交叉参考及优先权主张
本申请案主张于2016年3月31日提出申请的日本专利申请案第JP 2016-72802号的权益及优先权，所述日本专利申请案特此以全文引用的方式并入本文中。
技术领域
本发明涉及一种高频多层互连衬底及其制造方法，更特定来说涉及一种适用于使用例如微波或毫米波的高频的系统的高频多层互连衬底。
背景技术
近年来，正在积极地开发使用微波及毫米波的通信系统，并且还在开发用于这些仪器的高频装置。已知微波及毫米波具有例如宽带、高分辨率以及短波长的特性。由于这些特性实现大容量通信，高速数据传输以及仪器的尺寸及重量减小且同时具有例如对另一通信系统的干扰小的优点，近年来，在例如高速无线LAN或车载雷达的系统中的使用正在积极开发。
此系统通常由天线、例如高频振荡器或放大器的高频装置以及将天线与高频装置或高频装置彼此连接的传输线配置。
作为配置高频带系统的方法，正在积极地进行研究以试图以系统级封装(SOP)的形式实现所述系统以减小产品的尺寸并降低其成本。作为此系统级封装的技术，低温共烧陶瓷(LTCC)技术被认为最适合的技术中的一者。
低温共烧陶瓷技术基本上是使用多层衬底的技术，且具有在衬底内部具有例如电容器、电感器及滤波器的无源元件以便能够实现模块的尺寸减小及性能增加。
此外，在这些系统中，天线性能及传输线的损耗是功能上重要的元件。
从性能改进的观点出发，低温共烧陶瓷使用介电损耗小的玻璃陶瓷材料。玻璃陶瓷材料由于以下优点而为有效的装置：相对介电常数能够为相对较小，且具有低熔点及低电阻的金属材料(例如Cu、Ag或Ag-Pd)能够用于布线内层以及从减少损耗的观点来看用作衬底材料，且传输线(其通过布线内层来形成)中的损耗能够被减少。
此外，为了减少天线与高频装置之间的传输损耗，常规上使用传输损耗小的波导作为传输线；使用使用低温烧结陶瓷的多层衬底能够容易地模制其配置以期望提高性能也是近年来考虑的原因。
如上文所描述，在使用系统级封装的系统的配置中，天线性能被认为是影响所实施的系统的性能的核心组件。
通常，在生产在毫米波频带(特别是60GHz或更高的超高频带)中操作的贴片天线的情况下，信号的泄漏以沿着贴片天线中的介电衬底的表面流动的表面波的形式出现。衬底的厚度增加越多且衬底的介电常数越高，信号的此泄漏增加。信号的此泄漏导致贴片天线的辐射效率下降且降低天线增益。
目前，通过使用低温共烧陶瓷技术以系统级封装的形式形成毫米波带的产品化模块以降低成本。
然而，因为用于例如低温共烧陶瓷的陶瓷衬底的材料的介电常数高于有机衬底的介电常数，所以当安装天线功能时，辐射效率和高的增益介电常数天线减少了。因此，为了改进天线的效率，增加许多天线；然而，增加天线数量会增加面积，从而导致模块面积增加。因此，低温共烧陶瓷技术的成本降低及优点得不到充分利用。
因此，近年来，正在考虑在天线功能中使用低介电常数。
作为其实例，提出并考虑了通过具有比内层部分低的介电常数的陶瓷材料仅形成玻璃陶瓷多层互连衬底的表面层部分的结构以及将与天线部分预先模制在一起的树脂衬底贴附到玻璃陶瓷多层互连衬底的表面层部分的结构。
下面的专利文献1提出了组合具有不同介电常数的两个LTCC带系统(一个具有低k而另一个具有高k)。专利文献1提出了一种方法，借以可容易地制造具有低k材料及高k材料两者的性质的廉价衬底材料，用于单个整体式多层电路板以供收发器使用或例如接收器或发射器的另一电路使用。
此外，还考虑使用为低介电常数材料的树脂材料衬底来形成于天线一起模制的衬底且然后将此贴附到玻璃陶瓷多层互连衬底的结构。
然而，对于专利文献1，在衬底中使用例如需要大面积的天线阵列，可能出现安装故障，可能增加由于温度变化引起的热应力，且可能出现由于材料性质的差异而导致的缺陷，例如衬底的翘曲或破裂。
虽然还提出了将与天线一起模制的有机材料衬底贴附到玻璃陶瓷多层衬底上并将这些集成为模块的结构，但不仅在粘贴时难以定位，容易成为特性变化的原因，而且难以确保高粘合性，且存在改进可靠性的问题。
此外，在粘贴有机材料衬底的情况下，难以与玻璃陶瓷中的导体直接金属间键合，从而迫使通过焊接等进行金属间键合；然而，使用具有大电阻率的焊料会招致高频带中的电特性降低且并非优选的。
另外，如用于在为一种通常的树脂多层衬底的积层多层结构中，也可以想到在将树脂层涂覆在衬底上之后通过激光等加工通孔且通过电镀等在其中形成金属以形成用于连接的通孔导体。还可以想到使用此技术在玻璃陶瓷多层互连衬底上形成低介电常数的树脂层的同时进行布线。然而，在通过激光等加工的情况下，因为通孔是基于形成在玻璃陶瓷多层互连衬底上的对准标记形成的，所以在此对准与激光加工的位置检测时可能出现位置移位。
此外，在通过激光加工的情况下，通孔导体的上部部分与下部部分之间的尺寸差异容易增加，且此锥形导体在高频特性方面为不希望的。另外，在所形成的树脂层较厚的情况下，难以填充镀层，且在电镀导体中容易出现空隙；这在高频使用中再次为不希望的，特别是在形成及连接例如天线的元件时。
此外，在许多情况下，这些技术将布线作为对象，使得不考虑高频带中的通孔导体的质量。
引用列表
专利文献1 JP 2013-518029A
发明内容
技术问题
从此些观点出发，本发明的目的为提供一种高频多层电路板及其制造方法，所述多层电路板具有很小的特性变化以及不会造成电损耗的天线功能。
问题的解决方案
为达到上述目的，根据本发明的高频多层互连衬底为高频多层互连衬底，包括：
i)中间衬底，其中在由玻璃陶瓷组成的多个中间绝缘层之间或在中间绝缘层的表面上形成预定图案的内部导体层；
ii)中间通孔导体，其穿透中间绝缘层并将存在于不同层间位置中的内部导体层彼此连接；
iii)表面绝缘层，其由整体形成在所述中间衬底的至少一个表面上的有机材料组成；及
iv)外侧通孔导体，其穿过表面绝缘层并连接内部电极层或中间通孔电极及安置在表面绝缘层的外侧上的天线元件；其中所述外侧通孔导体由与所述内部导体层或所述中间通孔导体整体烧结的烧结金属配置，且所述表面绝缘层的相对介电常数低于所述中间绝缘层的相对介电常数。
通过采用上述结构，可能通过在由玻璃陶瓷多层互连衬底组成的中间衬底的表面上精确且不会导致电损耗地形成低介电常数层来进行布线。
此外，通过采用上述结构，玻璃陶瓷多层衬底中的预定图案的内部导体层与穿透由有机材料组成的表面绝缘层的外侧通孔导体由整体烧结的烧结金属配置，在其之间实现金属间键合。这在例如毫米波或微波的高频带中实现电信号损失抑制，且为抑制高频带中的特性降低的元件。
此外，由于通过内部导体层或中间通孔电极发生金属间键合，且外侧通孔导体由整体烧结的烧结金属配置，因此可提供具有优异的位置精度及小渐缩的外侧通孔导体。因此，可能使天线特性最大化，且可提供具有很小质量变化且由具有优异特性的天线形成的高频多层电路板。
此外，因为在为低介电常数层的表面绝缘层上形成天线元件减小了与空气的介电常数的差异，所以电磁波更容易在电介质衬底表面上传播且更容易沿垂直于天线面的方向辐射到空间中；因此，预期天线的增益改进及辐射效率改进。
优选地，外侧通孔导体的最窄部分与最宽部分之间的倾斜比为10％或更小。
此处，上述倾斜率可定义如下。
倾斜比(％)＝[(通孔导体4a、4b沿垂直于发射电信号的方向的方向的横截面中的重心与外周部分之间的最大距离)-(通孔导体4a、4b沿垂直于发射电信号的方向的方向的横截面中的重心与外周部分之间的最短距离)]/(通孔导体4a、4b沿垂直于发射电信号的方向的方向的横截面中的重心与外周部分之间的最长距离)
以此方式，通过使用沿垂直于使用烧结金属在导体中发射电信号的方向的方向的横截面形状的变化很小的导体，实现与在不损害通孔导体的质量的情况下使有机材料层变厚的相容性。这也使得能够形成具有很小电损耗的通孔导体而不考虑例如有机材料层的厚度的设计因素。
优选地，在中间衬底与表面绝缘层之间的界面处的中间衬底的表面粗糙度Ra(μm)在0.1≤Ra≤1.0的范围中。
通过如上文控制由玻璃陶瓷材料组成的中间衬底的表面状态，可确保高键合及粘合，且可实现无质量问题的模块。
通常，对于有机材料及玻璃陶瓷材料，不仅线性膨胀系数存在差异，而且难以通过化学键合改进粘合性。因此，希望通过粗糙化玻璃陶瓷面上发生粘合的表面来通过物理锚进行粘合；但是，如果粗糙度太小，那么不能充分确保粘合，这成为剥离的原因。此外，在太粗糙的情况下，当粘附有机材料时，在界面处更容易残留空隙，且由于生产后的水分等的影响而降低可靠性成为问题。因此，认为提供适当的表面粗糙度为能够实现高粘附性的原因。
在中间衬底与表面绝缘层之间的界面处的中间衬底的最外层中的陶瓷填料的平均颗粒大小D50(μm)可为0.2≤D50≤5.0。通过以此方式配置，中间衬底与表面绝缘层之间的更稳定的粘合变得可能。
玻璃陶瓷材料由玻璃及陶瓷填料配置；然而，在烧制时的玻璃陶瓷的表面状态容易受到填料的形状的影响，且其形式取决于填料。
由此，可使用化学蚀刻或例如喷砂的物理蚀刻作为粗糙化的手段；然而，由于在如何蚀刻玻璃及陶瓷填料方面存在差异，填料形状为形成表面状态的重要因素。
认为通过将形状控制在例如在中间衬底的表面上方的范围内，进入可预期高粘附性的表面状态。由此，认为由于填料形状而形成微观粗糙度，借此能够实现适合于粘合的粗糙度为一个原因。此外，作为另一种元素，这被认为是因为通过用作此填料的陶瓷存在于表面附近，可能将有机材料粘附到比玻璃更加化学稳定的陶瓷上，从而使得能够实现更稳定的粘合。
优选地，表面绝缘层的相对介电常数为2或更大及4或更小。通过使介电常数变小，可实现包含具有更有利性能的天线的系统。通常，有机材料的材料损失大于陶瓷的材料损失，但通过使介电常数足够小，可增加天线的辐射效率。
优选地，中间衬底为低温烧结的玻璃陶瓷衬底。提供与天线整体形成在形成于此中间衬底的表面上的低介电常数的表面绝缘层上的模块通过具有内置于衬底内的例如电容器、电感器及滤光器的无源组件使模组的大小减小及成本降低的优点最大化。
一种制造本发明的高频多层互连衬底的方法，其包括：
i)准备用于收缩抑制的生片(green sheet)的步骤，其中将成为外侧通孔导体的导电膏以预定图案嵌入以便穿透表面及背面；
ii)分别在作为中间衬底的生片堆叠体的两面上堆叠用于收缩抑制的生片的步骤；
iii)将生片堆叠体与用于收缩抑制的生片一起烧制的步骤；
iv)将所述用于收缩抑制的所烧制生片移除，在所述所烧制生片堆叠体的表面上留下由所烧制导电膏组成的外侧通孔导体以形成具有外侧通孔导体的中间衬底的步骤；及
v)在具有外侧通孔导体的中间衬底的表面上形成由有机材料组成的表面绝缘层的步骤。
根据本发明的制造高频多层互连衬底的方法，可在抑制中间衬底的翘曲的同时有效地制造上文所描述的本发明的高频多层互连衬底。也就是说，多层互连衬底可通过无收缩烧制形成。
通过使用无收缩烧制技术，可精确且更容易地实现陶瓷多层衬底中的布线导体与通孔导体之间的金属间键合。由此，利用能够在无收缩烧制时使用的烧制时间处未烧结的收缩抑制片中形成用于连接的通孔导体，有利于促进形成具有大高度及小渐缩的通孔导体。
附图说明
图1A为根据本发明的一个实施例的高频多层互连衬底的示意性横截面图。
图1B为根据本发明的另一实施例的高频多层互连衬底的示意性横截面图。
图2为图1A中所说明的中间衬底的示意性横截面图。
图3为说明图1A中所说明的高频多层互连衬底的制造工艺的示意性横截面图。
图4为说明从图3继续的步骤的示意性横截面图。
图5为说明从图4继续的步骤的示意性横截面图。
图6为说明从图5继续的步骤的示意性横截面图。
图7为说明从图6继续的步骤的示意性横截面图。
图8为说明从图7继续的步骤的示意性横截面图。
图9A为说明渐缩外侧通孔导体与中间通孔导体之间的位置关系的部分示意性横截面图。
图9B为说明锥形外侧通孔导体的倾斜比的示意图。
图10A为说明外侧通孔导体与中间导体之间的位置移位的部分示意性横截面图。
图10B为说明位置移位的示意性平面图。
具体实施方式
下面参考附图详细描述根据本发明的一个实施例的高频多层互连衬底及制造方法。
第一实施例
本实施例的高频多层互连衬底为适合用作高频模块的组件的衬底。图1中所说明的高频的多层互连衬底10具有中间衬底1及经堆叠接触中间衬底1的两个面的由有机材料组成的表面绝缘层3a、3b。
中间绝缘衬底1具有多个由玻璃陶瓷组成堆叠及集成的中间绝缘层2a到2d，且是由可在例如1000℃或更低的低温下烧制的玻璃陶瓷配置的低温烧制(LTCC)衬底。在每一中间绝缘层2a到2d之间或在中间绝缘层2a到2d的外侧表面上以预定电极图案形成内部导体层5。为了电连接每一内部导体层5，在中间绝缘层2a到2d中形成穿透表面及背面的通孔，且在此通孔中嵌入中间通孔导体6，将内部导体层5连接至每一其它者。注意，中间通孔导体6还具有将积聚在中间衬底1内部的热量散发到外部的作用。
此外，虽然未说明，但是例如电感器、电容器及滤波器的元件可内置在中间衬底1内部。作为配置中间衬底1的陶瓷材料，可使用在此类型的陶瓷多层衬底中使用的任何一般的玻璃陶瓷材料。
配置中间衬底1的中间绝缘层2a到2d的玻璃陶瓷通常由玻璃及陶瓷填料配置。作为玻璃，可提及由(1)非晶玻璃材料及(2)结晶玻璃材料中的至少一种类型组成的玻璃粉末。特定来说，(2)结晶玻璃材料为在加热及烧制时大量细晶沉淀成玻璃组件的材料，且通过赋予高结晶度，可减少介电损耗，使其适合使用在微波或毫米波带。
作为(2)结晶玻璃材料，例如，存在(i)含有SiO2、B2O3、Al2O3及碱土金属氧化物的玻璃，及(ii)含有SiO2、CaO、MgO、Al2O3，及SrO2的透辉石晶体玻璃，但此材料不限于此，且可酌情使用任何材料只要其可在1,000℃或更低下烧结。
陶瓷填料由陶瓷填料配置，所述陶瓷填料由包含选自由以下各项组成的群组中至少一种类型的材料形成：氧化铝、氧化镁、尖晶石、二氧化硅、莫来石、镁橄榄石、滑石、堇青石、锶长石、石英、硅酸锌、氧化锆以及二氧化钛。
陶瓷填料的比例优选为玻璃陶瓷烧结体的20质量％到40质量％的含量。除了上述组件之外的组件可包含在不损害例如介电损耗的特性的范围内。
中间通孔导体6及中间衬底1的内部导体层5由烧结金属组成。配置这些的导电材料没有特别限制，但，例如，可使用例如Ag、Pd、Au或Cu的金属。注意，下面所描述的外侧通孔导体4a、4b由与中间通孔导体6及/或内部导体层5相同的导电材料配置，且优选地与接触其的中间通孔导体6及/或内部导体层5集成在一起。
由有机材料组成的外侧绝缘层3a、3b由树脂材料配置。可使用任何树脂材料，只要其为可模塑成片状、膜状等的树脂材料即可。例如，可使用热塑性树脂及热固性树脂两者作为树脂材料；具体来说，存在环氧树脂、酚醛树脂、双马来酰亚胺-三嗪树脂，氰酸酯树脂、聚酰胺、聚烯烃树脂、聚酯、聚苯醚树脂、液晶聚合物、硅树脂、氟树脂等，且这些可单独使用或多个组合的方式使用。此外，树脂材料可能含有无机填料，例如陶瓷。
通过使用如上文所述的材料，表面绝缘层3a、3b的低介电常数变得可能；然而，从改进天线部分的特性的观点出发，期望借以使相对介电常数为4或更小的材料。
此外，如上文所描述，从调整介电常数及机械性质的观点来看，可含有例如陶瓷的无机填料；然而，从改进天线部分的特性的观点出发，期望相对介电常数为4或更小。
由烧结金属导体(由烧结金属组成)组成的外侧通孔导体4a、4b经形成穿过由有机材料组成的外侧绝缘层3a、3b。在此类型的衬底中使用的任何金属均都可用作可用作烧结金属导体的材料，只要其为烧结状态的金属即可；例如，与内部导体层5类似，可使用例如Ag、Pd、Au或Cu的金属；其合金；等，在这些中优选使用Ag。
此外，从确保烧结金属导体中的低电阻率及降低收缩抑制片的残留物的粘附性的观点来看，烧结金属导体可包含上述金属氧化物组件及玻璃组件，但从电特性的观点来看期望具有至少95％或更多的金属含量。
如图2中所说明，由烧结金属导体组成的外侧通孔导体4a、4b可以柱形形状形成，且经赋予有例如用于定位由有机材料组成的外侧绝缘层3a、3b的图案的标记的功能。作为定位，例如，可说明定位在形成在外侧绝缘层3a、3b的表面上的天线方向图与外侧通孔导体4a、4b之间；定位在中间衬底1的内部导体层与形成在外侧绝缘层3a、3b的表面上的表面层导体(未说明)之间；等等。以此方式，由烧结金属导体组成的外侧通孔导体4a、4b不仅可经赋予有作为层间连接通孔的功能而且还可赋予有作为用于定位的标记的独立功能等。
在由玻璃陶瓷构成的中间衬底1的表面上提供由有机材料组成的外侧绝缘层3a、3b也能够减少由玻璃陶瓷组成的中间衬底1的表面的翘曲及不均匀性，其与传统的陶瓷多层衬底相比，其可显著改进表面光滑度。
此外，由于以此方式改进表面平滑性，在多层互连衬底10的表面上形成天线的情况下，可增加光刻的分辨率；因此，可实现具有高尺寸精度的天线模制，且还可预期天线特性变化的减小。
下面说明图1A中所说明的高频多层互连衬底10的制造方法的一个实例。首先，描述概述。在本实施例中，由陶瓷多层衬底组成的中间衬底1通过使用所谓无收缩烧制法制造，且同时形成穿透由有机材料组成的表面绝缘层3a、3b的外侧通孔导体。注意，所谓的无收缩烧制方法为用于抑制玻璃陶瓷衬底的生片在面内方向上的收缩且允许仅在厚度方向上收缩的方法。
通过在烧制由玻璃陶瓷多层衬底组成的中间衬底1的同时形成用于连接的外侧通孔导体4a、4b，实现中间衬底1中的内部导体层5的导体图案与外侧通孔导体4a、4b之间的位置精度的改进。
通过在烧制中间衬底1的同时形成外侧通孔导体4a、4b，可使一方面中间通孔导体6与中间衬底1中的内部导体层5的导体图案之间的位置关系且另一方面外侧通孔导体4a、4b不受烧制时的尺寸收缩及变形的变化的影响。
具体来说，首先，如图3中所说明，准备将配置由陶瓷多层衬底组成的中间衬底1的陶瓷层2a到2d的用于衬底的生片12a到12d。用于衬底的生片12a到12d通过以浆料形成介电膏而形成，所述浆料形式通过混合玻璃陶瓷粉末及有机载体并通过刮刀法等在例如聚对苯二甲酸乙二醇酯(PET)片材的支座上形成膜而获得。可使用任何众所周知的陶瓷粉末及有机载体。
在形成可在低温下烧制的玻璃陶瓷多层衬底作为中间衬底1的情况下，陶瓷粉末及玻璃粉末混合在要使用的介电膏中。此时，有利的是基于目标相对介电常数及烧制温度酌情地选择此玻璃组件及陶瓷组件。
根据需要，用于衬底的生片12a到12d形成有用于内层15的导电膏，其将成为图1A中所说明的内部导体层5，且嵌入有用于中间通孔的导电膏16，其将成为图1A中所说明的中间通孔导体6。此外，虽然未说明，但可在片材12a到12d中内置用于形成例如电感器、电容器及滤波器的电子元件的导体图案以及另一功能层。用于中间通孔的导电膏16填充在形成于用于衬底的生片12a到12d中的预定位置的通孔中。
此外，内部导体图案15通过丝网印刷等在用于衬底的生片12a到12d的表面上或在相对侧的面上以预定形状印刷由银或其类似者组成的金属导电膏。
通过捏合由例如Ag、Pd、Au或Cu的各种类型的导电金属或其合金以及有机载体组成的导电材料来准备导电膏。有机载体以粘合剂户溶剂为主要成分；虽然与导电材料等的混合比为任意的，但有机载体通常与导电材料混合，因此粘合剂为1到15质量％，溶剂为10到50质量％。根据需要，可向导电膏中添加选自各种类型的分散剂、增塑剂等的添加剂。
同时，如图4中所说明，准备组件，其中在用于具有收缩抑制效果的收缩抑制的生片18a、18b中形成通孔，且将用于外侧通孔的导电膏14a、14b填充在此通孔中。这些用于收缩抑制的生片18a、18b用于在烧制时抑制衬底的生片12a到12d在面内方向上的收缩并在中间衬底1的表面中形成由烧结金属导体组成的外侧通孔导体4a、4b。
在本实施例中，与用于收缩抑制的一般生片不同，用于收缩抑制的生片18a、18b具有如图4中所说明形成在对应于形成在由图1A中所说明的有机材料组成的表面绝缘层3a、3b中的通孔的位置中的通孔，且其中填充有用于外侧通孔的导电膏14a、14b。也就是说，本实施例的用于收缩抑制的生片18a、18b使将成为外侧通孔导体4a、4b的导电膏14a、14b以预定图案嵌入以便穿透表面及背面。
用于收缩抑制的生片18a、18b为由在烧制温度下不收缩的陶瓷材料配置的生片；其将有机粘合剂等添加到选自例如石英、氧化铝、氧化锰、氧化锆、碳酸钙、莫来石、熔融石英、堇青石等中的至少一种类型的陶瓷粉末中，并通过刮刀法等制成片形状。
用于收缩抑制的生片18a、18b通过以下步骤而获得：混合包含从如上文所描述的石英、方石英及鳞石英当中选择的至少一种类型的组合物和烧结助剂(或通过烧制而烧结以获得陶瓷衬底的包含鳞石英的组合物和未通过此烧制而烧结的氧化物)以及有机载体以形成呈浆料形式的膏，以及通过刮刀法等在例如聚对苯二甲酸乙二醇酯(PET)片的支座上以片形状形成其薄膜。
接下来，在用于收缩抑制的生片18a、18b中提供通孔，所述通孔具有对应于外侧通孔导体4a、4b的形状。提供通孔时的加工方法没有特别限制；例如，可提及通过模具进行压制或冲压加工、激光加工等。为了形成具有小渐缩的外侧通孔导体4a、4b(在深度方向上孔的直径没有改变)，期望通过模具进行冲压或加工。
接下来，将用于外侧通孔的导电膏14a、14b填充在形成于用于收缩抑制的生片18a、18b中的通孔中。填充导电膏的方法没有特别限制；例如，可提及例如丝网印刷等的印刷方法。作为导电膏14a、14b，可使用用于形成陶瓷衬底1的内部导体图案的相同导电膏。
通过将导电膏14a、14b填充在通孔中，获得用于形成外侧通孔导体的片材20a、20b，其由用于收缩抑制的生片18a、18b组成。在图4中，用于内层15的导电膏作为导电膏印刷在用于形成由用于收缩抑制的生片18a组成的外侧通孔导体的片材20a的一侧(印刷面)的表面上。注意，用于内层15的导电膏不是可印刷在用于形成由用于收缩抑制的生片18b组成的外侧通孔导体的片材20b的一侧(印刷面)的表面上。印刷在用于形成外侧通孔导体的片材20a的表面上的用于内层15的导电膏将成为图1A中所说明的中间衬底1的最外面的导体。
接下来，将用于收缩抑制的生片18a、用于衬底的生片12a到12d及用于收缩抑制的生片18b顺序堆叠平坦基底上，所述平坦基底并未经说明成堆叠用于形成导体的片材及用于形成衬底的生片。此时，用于与支撑件分离的衬底的生片12a到12d及用于收缩抑制的生片18a、18b可经堆叠使得每一印刷面朝下，且这些可在堆叠时加压。
然后，烧制用于收缩抑制的生片18a、18b及用于衬底的生片12a到12d的堆叠体。作为烧制气氛，例如可使用氧化气氛、还原气氛等；具体来说，使用所述气氛为有利的。由于通过用于收缩抑制的生片13a，13b的作用配置用于形成外侧通孔导体的片材20a、20b抑制了烧制时用于衬底的生片12a到12d在面内方向上的收缩且这些收缩仅在厚度方向，因此在将要获得的陶瓷衬底1中实现例如±1％或更小的收缩率。此时的尺寸精度为0.1％或更小，且为极其有利。此外，通过进一步优化收缩率，可确保0.05％或更小的更优异的尺寸精度。注意，为了增加收缩抑制效果，可在用于形成外侧通孔导体的片材20a、20b的外侧上进一步堆叠没有形成通孔的用于收缩抑制的正常生片。
此外，通过执行烧制，用于外侧通孔的导电膏14a、14b分别保持在配置用于形成外侧通孔导体的片材20a、20b的用于收缩抑制的生片18a、18b中，且用于内层15的导电膏粘附到图5中所说明的烧制的中间衬底1的表面及背面。此外，用于外侧通孔的导电膏14a、14b与用于内层15的导电膏中的金属的烧结反应继续进行。由此，用于外侧通孔的导电膏14a、14b与用于内层15的导电膏或用于中间通孔的导电膏16烧结在一起，且如图5中所说明，获得与中间通孔导体6或内部导体层5集成的外侧通孔导体4a、4b。
烧制后，配置用于导体的片材20a、20b的用于收缩抑制的生片18a、18b由于未在用于衬底的生片12a到12d的烧成温度下烧结而处于易于剥离的状态。因此，在烧制结束后，这些用于收缩抑制的生片18a、18b被移除，留下外侧通孔导体4a、4b。
作为仅去除生片18a、18b并留下外侧通孔导体4a、4b的方法，例如喷砂方法、湿式喷砂方法及通过水中超声波进行的处理等方法为可想象的。由此，如图6中所说明，可获得中间衬底1，其中与中间通孔导体6或内部导体层5集成的外侧通孔导体4a、4b从中间衬底1的表面及背面突出。
此时，通过将成为具有电连接功能的外侧通孔导体4a、4b的烧结金属导体4(参见图9中的(B))，通孔导体的最窄部分的尺寸d1与其最宽部分的尺寸d2之间的差异期望为最宽部分的尺寸d2的10％或更小。在此尺寸差异较大的情况下，在例如毫米波及微波的高频带中电损耗可能增加。这被认为是电损耗的一个原因，此归因于在存在形状的变化的情况下更可能在借以传递电信号的导体中出现电场中的局部集中。
例如，在图9中的(B)的情况下，此处所提及的配置通孔导体4a、4b的烧结金属导体4的最窄部分与最宽部分之间的尺寸差可表示为(d2-d1)，其中烧结金属导体4的最窄部分的尺寸为d1，且其最宽部分的尺寸为d1。注意，图9中的(B)说明配置通孔导体4a、4b的烧结金属导体4的中心部分的横截面。
此时，应理解，具有适当烧结性的烧结金属导体4对于获得稳定的形状为理想的。具体地，认为烧结金属的烧结密度为80到95％为理想的。当烧结密度较低时，更可能出现例如电镀渗透的质量缺陷，且在烧结密度过高的情况下，难以控制形状。这被认为是因为在用于收缩抑制的片材18a、18b中进行烧结，其中基本上不会出现尺寸变化；因此，当收缩应力过强时，与周边部分的收缩行为的差异变得过大，导致不太可能保持预烧结形状。
据认为，通过适当的烧结密度，可减少由于收缩行为的差异而出现应力，从而致使形状变得稳定。在模制大高度的通孔导体4a、4b的情况下，这些控制变得更加重要。
注意，烧结密度为烧结金属的横截面中金属的占有面积比。
接下来，如图7及图8中所说明，通过在图6中所说明的中间衬底1的表面及背面上形成由有机材料组成的表面绝缘层3a、3b，获得图1A中所说明的高频多层互连衬底10。作为贴附由陶瓷多层衬底组成的中间衬底1及由有机材料组成的表面绝缘层3a、3b的方法，也可考虑一般的压制等，但陶瓷多层衬底容易损坏成为问题。因此，为了在防止中间衬底1损坏的同时实现中间衬底1与表面绝缘层3a、3b之间的适当粘附，使用按各向同性压制的原理操作的压制装置(例如，如下文的真空层压装置)进行粘附为优选的。
用于形成图8中所说明的表面绝缘层3a、3b的树脂片13a、13b如下文形成。即，产生通过混合树脂粉末及有机载体获得的浆料形式的树脂膏，并通过刮刀法等将其涂覆在支座上并干燥成片形状。在支座上制成薄膜的树脂材料优选在贴附时处于具有足够流动性的状态，且例如置于半固化状态(B阶段状态)。
在使用热固性树脂作为树脂材料的情况下，通过应用热处理使其处于半固化状态。通过将树脂材料置于半固化状态，当将树脂片13a、13b粘附到由陶瓷多层衬底组成的中间衬底1上时到中间衬底1的表面的粘附性得到改进，由于由烧结金属导体组成的外侧通孔导体4a、4b所致的不均匀性的填充性得到改进，且实现了最终获得的高频多层互连衬底10中的表面平滑度的进一步改进。
顺便提及，还可能甚至通过在加热和熔化同时贴附不具有半固化状态(B阶段状态)的热塑性树脂薄膜来在形成有部分突出的外侧通孔导体4a、4b的中间衬底1的表面及背面上形成表面绝缘层3a、3b。
有利的是，根据由有机材料组成的表面绝缘层3a、3b的厚度、中间衬底1的表面状态及需要的类似者酌情设置将成为图8中所说明的表面绝缘层3a、3b的图7中所说明的树脂片13a、13b中的树脂材料的膜厚度；然而，需要至少大于或等于中间衬底1的表面的翘曲或不均匀的高度的厚度，其被制成例如50μm到300μm。
此外，如上文所描述，针对此时由有机材料组成的表面绝缘层3a、3b，可通过设计酌情选择各种类型的厚度，但还从配置天线的角度来看，约50至300μm为所期望的。在安置天线的情况下，通常类似地形成用于连接的布线，且在此情况下，此布线的特性阻抗需要50Ω等的恒定阻抗。在表面绝缘层3a、3b的厚度薄的情况下，布线的宽度需要变窄，这在制造方面是困难的；相反，在此为厚的情况下，布线的宽度需要加宽，这需要面积，且从大小减小的观点来看为非所期望的。
作为用于形成图7中所说明的树脂片13a、13b的支座，例如，可使用例如聚对苯二甲酸乙二醇酯的树脂膜或例如铜箔的金属箔。
注意，可在树脂片13a、13b的粘贴处理之前对由陶瓷多层衬底构成的中间衬底1进行表面处理。例如，在将树脂片贴附到中间衬底1的表面之前，可通过硅烷偶联材料处理中间衬底1的表面。通过这样做，在贴附树脂片13a、13b与中间衬底1的一致性具可得以改进，从而改进其之间的贴附性。
在执行贴附之后，配置树脂片13a、13b的树脂材料固化。例如，在树脂片13a、13b由热固性树脂形成的情况下，有利的是通过真空层压装置贴附树脂片13a、13b，然后在相同的真空层压机装置中继续执行加热及加压。由此，可执行树脂材料的固化，且如图8中所展示，由树脂片13a、13b组成的表面绝缘层3a、3b形成在中间衬底1的表面上。
在使用真空层压机装置的情况下的固化条件需要根据表面绝缘层3a、3b(树脂片13a，13b的树脂材料)的类型酌情设置；例如，使温度为150℃到180℃。此外，有利的是使固化时的压力为1MPa到0.8MPa。加压所需的时间根据表面绝缘层3a、3b的类型而波动，但为约1小时到10小时。
通过例如上文的制造方法，表面绝缘层3a、3b分别形成在由陶瓷多层衬底组成的中间衬底1的表面和背面上，且获得例如图1A中所说明的高频多层互连衬底。
注意，在例如在形成由有机材料组成的表面绝缘层3a、3b之后，由烧结金属导体组成的外侧通孔导体4a、4b不穿透表面绝缘层3a、3b的情况下，可研磨表面绝缘层3a、3b的表面以使外侧通孔导体4a、4b的部分暴露于表面绝缘层3a、3b的表面。
接下来，如图1A中所说明，在由有机材料组成的表面绝缘层3a、3b的表面上形成将成为用于天线的图案导体的外侧导体层7b，且将成为用于安装的端子导体图案的外侧导体层7a形成在其相对面上。形成这些导体图案的方法无特别限制。例如，有利的是通过溅射处理、电镀处理等在表面绝缘层3a、3b上形成Cu等导体膜，且然后通过光刻技术以及蚀刻等将导体膜加工成预定图案。外侧通孔导体7a形成在表面绝缘层3a的外表面上且电连接到外侧通孔导体4a。外侧导电层7b形成在表面绝缘层3b的外表面上且电连接到外侧通孔导体4b。
如上文所描述，在本实施例中，在形成由在例如由陶瓷多层衬底组成的中间衬底1的表面上以例如柱形状突出的烧结金属导体组成的外侧通孔导体4a、4b之后，表面绝缘层3a、3b经形成以由由烧结金属导体组成的外侧通孔导体4a、4b穿透。通过以此方式配置，可能精确且不损害电特性地用天线形成高频多层互连衬底。
此外，在本实施例中，可能通过在由玻璃陶瓷多层互连衬底组成的中间衬底1的表面上精确且不会导致电损耗地形成由具有低介电常数的有机材料组成的表面绝缘层3a、3b来进行布线。
此外，在本实施例中，由玻璃陶瓷多层衬底组成的中间衬底1中的预定图案的内部导体层15或中间通孔导体6及穿透由有机材料组成的表面绝缘层3a、3b的外侧通孔导体4a、4b由整体烧结的烧结金属配置，在其之间实现金属间键合。这在例如毫米波及微波的高频带中实现电信号损失抑制，且为抑制高频带中的特性降低的元件。
此外，由于通过内部导体层5或中间通孔电极6发生金属间键合，且外侧通孔导体4a、4b由整体烧结的烧结金属配置，因此可提供具有优异的位置精度及小渐缩的外侧通孔导体4a、4b。因此，可能使天线特性最大化，且可提供具有很小质量变化且由具有优异特性的天线形成的高频多层电路板10。
此外，因为在为低介电常数层的表面绝缘层3a、3b上形成天线元件减小了与空气的介电常数的差异，所以电磁波更容易在电介质衬底表面上传播且更容易沿垂直于天线面的方向辐射到空间中；因此，预期天线的增益改进及辐射效率改进。
此外，在本实施例中，外侧通孔导体4a、4b的最窄部分与最宽部分之间的倾斜比为10％或更小。即，通过将成为外侧通孔导体4a、4b的烧结金属导体4(参见图9中的(B))，通孔导体的最窄部分的尺寸d1与其最宽部分的尺寸d2之间的差异为最宽部分的尺寸d2的10％或更小。
此处，上述倾斜率可定义如下。
倾斜比(％)＝[(通孔导体4a、4b沿垂直于发射电信号的方向的方向的横截面中的重心与外周部分之间的最大距离)-(通孔导体4a、4b沿垂直于发射电信号的方向的方向的横截面中的重心与外周部分之间的最短距离)]/(通孔导体4a、4b沿垂直于发射电信号的方向的方向的横截面中的重心与外周部分之间的最长距离)
以此方式，通过使用沿垂直于使用烧结金属在导体中发射电信号的方向的方向的横截面形状的变化很小的导体，实现与在不损害通孔导体4a、4b的质量的情况下使由有机材料组成的表面绝缘层3a、3b变厚的相容性。这也使得能够以很小的电损耗形成通孔导体4a、4b，而不考虑例如由有机材料组成的表面绝缘层3a、3b的厚度之类的设计因素。
此外，在本实施例中，在中间衬底1与表面绝缘层3a、3b之间的界面处的中间衬底1的表面粗糙度Ra(μm)在0.1≤Ra≤1.0的范围中。
通过如上文控制由玻璃陶瓷材料组成的中间衬底1的表面状态，可确保高键合及粘合，且可实现无质量问题的模块。
通常，对于有机材料及玻璃陶瓷材料，不仅线性膨胀系数存在差异，而且难以通过化学键合改进粘合性。因此，希望通过粗糙化玻璃陶瓷面上发生粘合的表面来通过物理锚进行粘合；但是，如果粗糙度太小，那么不能充分确保粘合，这成为剥离的原因。此外，在太粗糙的情况下，当粘附有机材料时，在界面处更容易残留空隙，且由于生产后的水分等的影响而降低可靠性成为问题。因此，认为提供适当的表面粗糙度为能够实现高粘附性的原因。
此外，在本实施例中，在中间衬底1与表面绝缘层3a、3b之间的界面处的中间衬底的最外层中的陶瓷填料的平均颗粒大小D50(μm)可为0.2≤D50≤5.0。通过以此方式配置，中间衬底1与表面绝缘层3a、3b之间的更稳定的粘合变得可能。
玻璃陶瓷材料由玻璃及陶瓷填料配置；然而，在烧制时的玻璃陶瓷的表面状态容易受到填料的形状的影响，且其形式取决于填料。
由此，可使用化学蚀刻或例如喷砂的物理蚀刻作为粗糙化的手段；然而，由于在如何蚀刻玻璃及陶瓷填料方面存在差异，填料形状为形成表面状态的重要因素。
认为通过将形状控制在例如在中间衬底1的表面上方的范围内，进入可预期高粘附性的表面状态。由此，认为由于填料形状而形成微观粗糙度，借此能够实现适合于粘合的粗糙度为一个原因。此外，作为另一种元素，这被认为是因为通过用作此填料的陶瓷存在于表面附近，可能将有机材料粘附到比玻璃更加化学稳定的陶瓷上，从而使得能够实现更稳定的粘合。
在本实施例中，表面绝缘层3a、3b的相对介电常数为2或更大及4或更小。通过使介电常数变小，可实现包含具有更有利性能的天线的系统。通常，有机材料的材料损失大于陶瓷的材料损失，但通过使介电常数足够小，可增加天线的辐射效率。
在本实施例中，中间衬底1由低温烧结的玻璃陶瓷衬底配置。提供与天线整体形成在形成于此中间衬底1的表面上的低介电常数的表面绝缘层3a、3b上的模块通过具有内置于衬底内的例如电容器、电感器及滤光器的无源组件使模组的大小减小及成本降低的优点最大化。
根据本实施例的制造高频多层互连衬底10的方法，可在抑制中间衬底的翘曲的同时有效地制造上文所描述的本发明的高频多层互连衬底10。也就是说，多层互连衬底10可通过无收缩烧制形成。
通过使用无收缩烧制技术，可精确且更容易地实现由陶瓷多层衬底或中间通孔导体6组成的中间衬底1中的布线导体组成的内部导体层5与外侧通孔导体4a、4b之间的金属间键合。由此，利用能够在无收缩烧制时使用的烧制时间处未烧结的收缩抑制片18a、18b中形成用于连接的通孔导体4a、4b，有利于促进形成具有大高度及小渐缩的通孔导体4a、4b。
第二实施例
高频多层互连衬底不限于上文所描述的实施例，且说明各种结构的那些。例如，其可为高频多层互连衬底10a，例如图1B中所说明。此高频多层互连衬底10a类似于图1A中所说明的高频多层互连衬底10。除了如下文所说明之外，具有类似的作用及效果；省略对共同部分的描述。
也就是说，在此高频多层互连衬底10a中，安置在表面绝缘层3a中的外侧通孔导体4a的外侧上的电容器7c1或IC元件7c2的端子连接到外侧通孔导体4a。此外，安置在形成于表面绝缘层3b中的外侧通孔导体4b的外侧上的天线元件7d连接到外侧通孔导体4b。此外，在本实施例中，配置中间衬底1的中间绝缘层2a到2e的堆叠次数以及内部导体层5与中间通孔导体6的形状及安置与上文所描述实施例不同。其它配置、作用及效果类似。
注意，本发明不限于上文所描述实施例，且可在本发明的范围内进行各种修改。
例如，外侧通孔导体4a、4b可经形成与内部导体层5或中间导体6整体地烧结在一起，而不使用用于收缩抑制的生片18a、18b及使用另一片材或另一装置。
实例
下文基于更详细的实例描述本发明，但本发明不限于这些实例。
用于玻璃陶瓷多层衬底的生片的形成
首先，准备氧化铝玻璃介电材料作为用于中间衬底的陶瓷材料。将此与有机粘合剂及有机溶剂混合，且通过刮刀法形成厚度为40μm的用于中间衬底的生片。此时，使用主要为含有SiO2、CaO、MgO、Al2O3，及SrO2的透辉石晶体的玻璃粉末作为玻璃。此外，使用平均颗粒大小D50＝0.50μm的氧化铝粉末作为氧化铝。注意，设计组合物使得烧制后的相对介电常数为7.5。
通过上文所描述方法在用于中间衬底的生片中提供通孔，且通过在此通孔中填充导电膏来形成中间通孔导体。通过在用于衬底的生片上印刷预定形状的导电膏来形成内部导体图案。使用导电膏，使用平均颗粒大小为1.5μm的Ag颗粒作为导电材料，通过将导电材料与有机粘合剂及有机溶剂混合来准备导电膏。
用于收缩抑制的生片的形成
准备平均颗粒大小D50＝1.4μm的氧化铝材料作为抑制收缩的材料，且通过将此与有机粘合剂及有机溶剂混合，通过刮刀方法形成用于收缩抑制的生片(没有通孔)。酌情且根据需要确定厚度。
用于形成导体的片材的形成
准备平均颗粒大小D50＝1.4μm的氧化铝粉末作为抑制收缩的材料，且通过将此与有机粘合剂及有机溶剂混合，通过刮刀方法形成厚度为150μm的用于收缩抑制的生片。通过在用于收缩抑制的此生片中冲压以按预定图案间距形成孔直径为100μm的通孔。接下来，通过丝网印刷将外侧通孔的导电膏填充在此通孔中以获得用于形成导体的片材。导电膏使用平均颗粒大小为1.5μm的Ag颗粒作为导电材料，且通过将此导电材料与有机粘合剂及有机溶剂混合来准备。
树脂片A的形成
通过刮刀法在PET膜上涂覆树脂涂层，将其干燥，并应用热处理，使树脂涂层进入半固化状态(B阶段状态)，从而形成树脂片。通过包含相对介电常数为4的环氧树脂作为树脂材料及球形二氧化硅作为填料(10体积％)并通过球磨机分散和混合来准备树脂涂层。PET膜上的树脂材料的膜厚度控制在约120μm。
树脂片B的形成
通过刮刀法在PET膜上涂覆树脂涂层，将其干燥，并应用热处理，使树脂涂层进入半固化状态(B阶段状态)，从而形成树脂片B。通过包含相对介电常数为2.4的环氧树脂作为树脂材料及球形二氧化硅作为填料(10体积％)并通过球磨机分散和混合来准备树脂涂层。PET膜上的树脂材料的膜厚度控制在约120μm。
树脂片C的形成
通过刮刀法在PET膜上涂覆树脂涂层，将其干燥，并应用热处理，使树脂涂层进入半固化状态(B阶段状态)，从而形成树脂片C。通过包含相对介电常数为4的环氧树脂作为树脂材料及钛酸钙作为填料(20体积％)并通过球磨机分散和混合来准备树脂涂层。PET膜上的树脂材料的膜厚度控制在约120μm。
实例1
堆叠多个如上文形成的用于中间衬底的生片，将用于形成导体的片材堆叠在用于衬底的堆叠生片的两面上，且进一步执行堆叠，因此将厚度为150μm的用于收缩抑制的生片堆叠在其两面上。此时，如图9中的(A)中所说明，在经定位以匹配位置时，堆叠用于玻璃陶瓷多层互连衬底的生片12α中的用于中间通孔的导电膏16α及用于形成在用于形成导体的片材20α中的外侧通孔的导电膏14α。注意，在实例中，省略了对于除了用于形成通孔导体的导电膏之外的组件的描述。
然后，以此方式获得的叠层体放置在正常模具中，其中上冲及下冲为平坦的，在700kg/cm2加压7分钟，且后来在900℃下烧制。在烧制之后，用于形成导体的片材的烧制产品和放置在用于中间衬底的堆叠生片的两侧上的用于收缩抑制的生片通过喷砂器(产品名称：Pneuma喷砂器；由日本富士制造有限公司(Fuji Manufacturing Co.Ltd.)制造)移除。使用1,000目氧化铝在0.17MPa到0.2MPa的空气压力下执行喷砂。
由此，获得在由陶瓷多层衬底组成的中间衬底1的表面上提供有由高度约140μm的柱状烧结银导体组成的外侧通孔导体的陶瓷多层衬底。烧制的陶瓷衬底整体上不会在平面方向上收缩，而仅在厚度方向上收缩很大。此时陶瓷衬底的尺寸为150mm×150mm×0.5mm。
接下来，将厚度为150μm的一个树脂片A各自放置与烧结的银导体一起形成在表面上的陶瓷多层衬底的两侧上，且使用真空层压机装置(型号VAII-700，由日本名机有限公司(Meiki Co.Ltd.)制造)来贴附这些。对于贴附条件，使温度为110℃，且使加压时间为60秒。使贴附时的压力为0.5MPa。自其继续，使树脂材料在真空层压机装置中固化。对于固化条件，使温度为180℃并使压力为0.5MPa。固化花费4个小时。
使用研磨抛光机(由DISCO制造)研磨固化衬底的树脂面，以将烧结的银导体的上表面暴露于树脂层的表面。研磨抛光在1μm/秒的抛光速度的条件下进行，且抛光树脂层的20μm的厚度。
接下来，为了确保与树脂层的粘合，通过Ti及Cu溅射形成下伏电极膜。
然后，将光敏膜贴附在表面及背面上，并以预定图案曝光及显影，以形成表面及背面的导体将形成的图案；然后，通过在光敏膜的开口部分上镀铜来执行膜形成。
接下来，在剥离光敏膜之后，通过蚀刻移除通过溅射形成并暴露于表面的Ti和Cu溅射膜。
经由上述步骤，在玻璃陶瓷多层互连衬底的表面上形成有机材料层，并在其表面上形成由天线元件形成的多层互连衬底。
实例2
除了形成在表面及背面上的树脂片为树脂片B之外，以与实例1相同的方式形成在表面上形成有天线元件的多层互连衬底。
实例3
除了用于形成导体的生片的厚度为50μm且形成在表面及背面上的树脂片A的厚度为60μm之外，以与实例1完全相同的方式形成在表面上形成有天线元件的多层互连衬底。
实例4
除了用于形成导体的生片的厚度为280μm且形成在表面及背面上的树脂片A的厚度为300μm之外，以与实例1完全相同的方式形成在表面上形成有天线元件的多层互连衬底。
比较实例1
将多个所形成的用于玻璃陶瓷多层衬底的生片堆叠，进执行堆叠，使厚度为75μm的用于收缩抑制的生片(没有填充有通孔导体膏的通孔)堆叠在用于衬底的堆叠生片的两面上。注意，经安置以匹配穿透在后续步骤中模制的有机材料层的通孔导体的位置的通孔导体膏安置在用于衬底的堆叠生片的最外层上以便进行暴露。以此方式得到的堆叠体放置在正常模具中，其中上冲及垂直冲为平坦的，在700kg/cm2处加压7分钟，且后来在900℃下烧制。在烧制之后，通过移除用于收缩抑制的生片中的氧化铝颗粒，形成玻璃陶瓷多层互连衬底。
通过上述，获得提供有暴露于陶瓷多层衬底的表面的通孔导体的陶瓷多层衬底。烧制的陶瓷多层衬底整体上不会在平面方向上收缩，而仅在厚度方向上收缩很大。此时陶瓷多层衬底的尺寸为150mm×150mm×0.5mm。
接下来，将厚度为150μm的一个树脂片A各自放置在陶瓷多层衬底的两侧上，且使用真空层压机装置(型号VAII-700，由日本名机有限公司(Meiki Co.Ltd.)制造)来贴附这些。对于贴附条件，使温度为110℃，且使加压时间为60秒。使贴附时的压力为0.5MPa。自其继续，使树脂材料在真空层压机装置中固化。对于固化条件，使温度为180℃并使压力为0.5MPa。固化花费4个小时。
接下来，通过CO2激光在表面的预定位置中形成直径为100μm的通孔。通过此时的定位，使用预先在玻璃陶瓷多层衬底上形成的对准标记来执行通孔的定位。
然后，通过使用电镀的工艺模制通过镀铜的通孔导体。此时，在有机材料层的表面上也同时形成镀铜膜；此外，在将光敏膜贴附在表面及背面上并以预定图案曝光及显影以形成表面及背面的导体将形成的抗蚀图案之后，通过蚀刻移除抗蚀剂开口部分的镀铜膜，借此形成由天线等的预定图案形成的多层互连衬底。
比较实例2
除了形成在陶瓷多层衬底的两侧上的树脂片A的厚度为60μm之外，在与比较实例1完全相同的条件下形成多层互连衬底。
比较实例3
除了形成在陶瓷多层衬底的两侧上的树脂片A的厚度为300μm之外，在与比较实例1完全相同的条件下形成多层互连衬底。
评估1：穿透有机材料的通孔导体的位置精度评估
在表1中说明了评估穿透上述实例1到4及比较实例1到3的有机材料的通孔导体的位置精度的结果。
注意，作为评估方法，如图10中的(A)及(B)中所说明，评估由烧结的玻璃陶瓷多层衬底组成的中间衬底1α中的通孔导体6α与穿透由有机材料组成的表面绝缘层3α的通孔导体4α之间的位置移位量。
测量在作为上文所描述实例1到4及比较实例1到3所形成的衬底当中的所有预定衬底上共同的二十五个预定位置的移位量，且将其平均值作为移位量。也就是说，通过图像处理寻找中间衬底1α中的通孔导体6α的中心6αa及穿透由有机材料组成的表面绝缘层3α的通孔导体4α的中心4αa，且将这些位置移位量的平均值寻求量视为表1中所说明的通孔—导体移位量。
表1
从上文所描述结果，可确认，与在模制玻璃陶瓷多层衬底之后模制通孔导体的情况相比，通过如在实例中在烧结玻璃陶瓷多层衬底同时模制穿透由有机材料组成的表面绝缘层的通孔导体使得能够更精确地连接玻璃陶瓷多层衬底中的通孔导体与穿透连接最外面的导体图案的有机材料的通孔导体。移位小表明不太可能出现连接部分的电损耗的增加，且认为获得优异高频布线衬底。
对于比较实例1到3，因为在模制玻璃陶瓷多层衬底之后通过与下部的衬底进行定位来形成通孔导体，所以需要使用玻璃陶瓷多层衬底上的对准标记来进行定位。因此，在烧制时衬底的变形及识别对玻璃陶瓷衬底上不利的对准标记被认为是在模制玻璃陶瓷多层衬底之后模制通孔导体的情况下降低位置精度的原因。
特定来说，认为如在比较实例3中有机材料层较厚的情况下，依据上文进行辨识变得更加困难，从而扩大了移位。
评估2：穿透有机材料的通孔导体的形状评估
对于上文的实例1到4及比较实例1到3，还评估穿透有机材料的通孔导体的形状，在表1中说明其结果。
注意，作为评估方法，根据上文所描述的倾斜比(％)评估通孔导体的最窄部分与最宽部分之间的差异。也就是说，倾斜比较小指示厚度变化小的笔直导体。例如，如图9中的(B)中所说明，其表示笔直导体，其中通孔导体4α中最窄部分与厚部分之间的尺寸差(d2-d1)较小。
在本发明的实例中，确认在通孔导体4α穿透由有机材料组成的表面绝缘层3α时，可使在垂直于电信号流动方向的方向上的横截面的形状变化较小。
还从关于电特性的特性改进及特性变化抑制两者的观点来看，形状变化变小提供了优异性。
实例5到10
准备实例，其中用于玻璃陶瓷多层互连衬底的生片中的氧化铝填料的粒度D50(μm)分别为0.5、2及4。
在使用每种氧化铝填料形成用于玻璃陶瓷多层衬底的生片之后，根据类似于实例1的程序，在衬底的表面上形成具有约140μm高度的柱状烧结银导体的陶瓷衬底。
接下来，在形成由有机材料组成的表面绝缘层3α之前，使用氟化氢水溶液执行中间衬底1α的表面的粗糙化。此时，通过改变例如时间量的粗糙化条件，形成具有不同表面粗糙度的衬底。表2中说明所形成的中间衬底1α中的氧化铝填料粒度(D50)及表面粗糙度(LTCC-部分表面粗糙度Ra(μm))。
然后，通过与实例1相同的方法形成由有机材料组成的表面绝缘层3α，并形成在表面上形成有天线元件的多层互连衬底。
实例11到13
准备实例，其中用于玻璃陶瓷多层衬底的生片中的氧化铝填料的粒度D50(μm)为0.5、0.1及0.8。
在使用每种氧化铝填料形成用于玻璃陶瓷多层衬底的生片之后，根据类似于实例1的程序，在衬底的表面上形成具有约140μm高度的柱状烧结银导体的陶瓷衬底。
接下来，在形成有机材料层之前，使用氟化氢水溶液执行衬底表面的粗糙化，与实例5到10类似。此时，通过改变例如时间量的粗糙化条件，形成具有不同表面粗糙度的衬底。表2中说明所形成的衬底中的氧化铝填料粒度及表面的粗糙度。
然后，通过与实例1相同的方法形成有机材料层，并形成在表面上形成有天线元件的多层互连衬底。
评估3：与有机材料层与玻璃陶瓷多层衬底之间的粘附性有关的评估
在表2中说明评估由有机材料组成的表面绝缘层与由上文实例5到13的玻璃陶瓷多层衬底组成的中间衬底之间的粘附性的结果。
为评估方法，评估在使用刀片切割玻璃陶瓷多层互连衬底时由有机材料组成的表面绝缘层3α与由玻璃陶瓷衬底组成的中间衬底1α的界面处的剥离量(μm)。
作为切割(通过旋转刀片切割)条件，使用例如下文的条件。在以下条件下执行切割：使用金属作为切割刀片的材料，网眼的粒度为800μm，使用刀片宽度为0.2mm的刀片，刀片旋转速度为30,000rpm，以及切割速度为10mm/秒。
表2
已确认，通过使LTCC衬底表面的粗糙度适当，可实现不发生由于切割时的应力所致的任何剥离的状态—也就是说，粘合性较强的状态。
此外，还确认关于玻璃陶瓷中填料的颗粒大小过小会降低粘合性，且确认适当的颗粒大小能够实现较高的粘合性。
以此方式，认为通过控制LTCC衬底表面的粗糙度及玻璃陶瓷中填料的形状以进一步增加由LTCC衬底组成的中间衬底1α与由有机材料组成的表面绝缘层之间的界面处的粘附性致使实现高可靠性。
比较实例4
将多个所形成的用于LTCC多层互连衬底的生片堆叠，进执行堆叠，使厚度为75μm的用于收缩抑制的生片(没有嵌入有用于通孔的导电膏的通孔)堆叠在用于衬底的堆叠生片的两面上。以此方式获得的堆叠体放置在正常模具中，其中上冲及下冲为平坦的且在700kg/cm2处加压7分钟且然后在900℃下烧制。
注意，在本结构中，不使用用于形成通孔导体的片材；对于安置在用于最外层上的LTCC多层互连衬底的生片上的天线元件预先进行图案形成，且通过在烧制之后移除用于收缩抑制的生片中的氧化铝颗粒，形成在表面上形成有天线元件的多层互连衬底表面。在比较实例4中，在衬底的表面上没有形成由有机材料组成的表面绝缘层，且天线元件直接形成在LTCC衬底的表面上。
实例14
除了在陶瓷多层衬底的两侧上形成树脂片B之外，在与实例1相同的条件下形成多层互连衬底。
此时陶瓷多层衬底的尺寸为150mm×150mm×0.75mm。
实例15
除了在陶瓷多层衬底的两侧上形成树脂片C之外，在与实例1相同的条件下形成多层互连衬底。
此时陶瓷多层衬底的尺寸为150mm×150mm×0.75mm。
评估4：在形成有机材料层的情况下与天线特性有关的评估
针对上文实例1、14及15以及比较实例4评估天线特性。表3中说明其结果。注意，对于每一者，使用经设计使得天线的中心频率为79GHz的天线方向图。表中的相对介电常数为通过封闭圆柱波导方法测量的相对介电常数。
表3
已确认，通过如在本实例中将具有低介电常数的有机材料形成到顶层的天线部分中，改进作为天线的特性。此外，还同时确认较低介电常数作为有机材料层的介电常数更有利。
工业适用性
通过在表面上形成有天线元件的多层互连衬底中能够实现很小的变化及高性能，可能提供多层互连模块衬底，可预期其今后的发展，其可有助于高速数据传输系统、车载雷达或例如微波或毫米波的高频带中使用的类似者的尺寸减小及高功能化。
附图标记列表
1 中间衬底
2a到2e 中间绝缘层
3a,3b 表面绝缘层
4a,4b 外侧通孔导体
5 内部导体层
6 中间通孔导体
7a,7b 外侧导体层
7c1 电容器
7c2 IC元件
7d 天线元件
10 高频多层互连衬底
12a到12d 用于衬底的生片
14a,14b 用于外侧通孔的导电膏
15 内部导体图案
16 用于中间通孔的导电膏
18a,18b 用于收缩抑制的生片
20a,20b 用于形成外侧通孔导体的片材

Claims (7)

1.一种高频多层互连衬底，其包括：
中间衬底，其中在由玻璃陶瓷组成的中间绝缘层之间或在所述中间绝缘层的表面上形成预定图案的内部导体层；
中间通孔导体，其穿透所述中间绝缘层并将存在于不同层间位置的所述内部导体层彼此连接；
表面绝缘层，其由整体形成在所述中间衬底的至少一个表面上的有机材料组成；及
外侧通孔导体，其穿透所述表面绝缘层，其中：
所述外侧通孔导体由与所述内部导体层或所述中间通孔导体整体烧结的烧结金属构成；且
所述表面绝缘层的相对介电常数低于所述中间绝缘层的相对介电常数。
2.根据权利要求1所述的高频多层互连衬底，其中所述外侧通孔导体的最窄部分与最宽部分之间的倾斜比为10％或更小。
3.根据权利要求1或2所述的高频多层互连衬底，其中在所述中间衬底与所述表面绝缘层之间的界面处所述中间衬底的表面粗糙度Ra(μm)为在0.1≦Ra≦1.0的范围内。
4.根据权利要求3所述的高频多层互连衬底，其中所述中间衬底与所述表面绝缘层之间的所述界面处所述中间衬底的最外层中的所述陶瓷填料的平均颗粒大小D50(μm)为0.2≦D50≦5.0。
5.根据权利要求1到4中任一权利要求所述的高频多层互连衬底，其中所述表面绝缘层的所述相对介电常数为2或更大以及4或更小。
6.根据权利要求1到5中任一权利要求所述的高频多层互连衬底，其中所述中间衬底为低温烧结的玻璃陶瓷衬底。
7.一种制造根据权利要求1到6中任一权利要求所述的高频多层互连衬底的方法，其包括：
准备用于收缩抑制的生片，其中将成为外侧通孔导体的导电膏以预定图案嵌入以便穿透表面及背面；
在将成为中间衬底的生片堆叠体的两面上分别堆叠所述用于收缩抑制的生片；
将所述生片堆叠体与所述用于收缩抑制的生片一起烧制；
将所述用于收缩抑制的所烧制生片移除，其中在所述所烧制生片堆叠体的所述表面上留下由所述所烧制导电膏组成的所述外侧通孔导体以形成具有外侧通孔导体的中间衬底；及
在具有所述外侧通孔导体的所述中间衬底的表面上形成由有机材料组成的表面绝缘层。
CN201780020094.0A 2016-03-31 2017-03-31 高频多层互连衬底及其制造方法 Active CN109074900B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016-072802 2016-03-31
JP2016072802A JP2017183653A (ja) 2016-03-31 2016-03-31 高周波用多層配線基板とその製造方法
PCT/US2017/025521 WO2017173350A1 (en) 2016-03-31 2017-03-31 Multilayer interconnection substrate for high frequency and manufacturing method thereof

Publications (2)

Publication Number Publication Date
CN109074900A true CN109074900A (zh) 2018-12-21
CN109074900B CN109074900B (zh) 2020-02-21

Family

ID=58501816

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780020094.0A Active CN109074900B (zh) 2016-03-31 2017-03-31 高频多层互连衬底及其制造方法

Country Status (4)

Country Link
US (1) US20190089044A1 (zh)
JP (1) JP2017183653A (zh)
CN (1) CN109074900B (zh)
WO (1) WO2017173350A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111786096A (zh) * 2019-04-03 2020-10-16 北京小米移动软件有限公司 天线及电子设备
CN111901985A (zh) * 2020-05-25 2020-11-06 重庆星轨科技有限公司 一种基于微波电路板的复合层压方法
CN112331621A (zh) * 2020-11-04 2021-02-05 日月光半导体制造股份有限公司 天线半导体封装装置及其制造方法
TWI770783B (zh) * 2020-02-12 2022-07-11 美商高通公司 包括包含應力緩衝層的基板的封裝

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110178269B (zh) * 2017-01-12 2020-11-24 株式会社村田制作所 天线模块
KR102028714B1 (ko) * 2017-12-06 2019-10-07 삼성전자주식회사 안테나 모듈 및 안테나 모듈 제조 방법
US10424550B2 (en) * 2017-12-19 2019-09-24 National Chung Shan Institute Of Science And Technology Multi-band antenna package structure, manufacturing method thereof and communication device
CN111602294B (zh) * 2018-01-18 2023-09-05 株式会社村田制作所 带天线基板、以及天线模块
KR102576638B1 (ko) 2018-07-02 2023-09-11 삼성전자주식회사 유전 손실이 다른 복수의 유전체들을 갖는 절연층을 포함하는 회로 기판, 및 이를 포함하는 전자 장치
JP7237532B2 (ja) * 2018-11-02 2023-03-13 京セラ株式会社 配線基板
JP6883059B2 (ja) * 2019-04-18 2021-06-09 株式会社フジクラ アンテナ
US11557544B2 (en) * 2020-08-27 2023-01-17 Nxp Usa, Inc. Semiconductor device having a translation feature and method therefor
JP2022047385A (ja) * 2020-09-11 2022-03-24 キオクシア株式会社 プリント配線基板およびメモリシステム
EP4170359A1 (en) 2021-10-22 2023-04-26 Université de Rennes 1 Device for electromagnetic exposure assessment comprising a field enhancing element
EP4170360A1 (en) 2021-10-22 2023-04-26 Université de Rennes 1 Phantom device and electromagnetic dosimetry system associated
EP4170361A1 (en) 2021-10-22 2023-04-26 Université de Rennes 1 Device for electromagnetic dosimetry comprising an integrating element
WO2024035054A1 (en) * 2022-08-11 2024-02-15 Corning Incorporated Devices to direct the path of electromagnetic radiation
EP4332588A1 (en) 2022-09-02 2024-03-06 Université de Rennes Device and method for thermal and electromagnetic dosimetry

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1595649A (zh) * 2003-09-10 2005-03-16 Tdk株式会社 电子元件模件及其制造方法
CN1662116A (zh) * 2004-02-27 2005-08-31 Tdk株式会社 多层陶瓷基板及其制造方法
US20070108586A1 (en) * 2005-11-14 2007-05-17 Tdk Corporation Composite wiring board and manufacturing method thereof
CN101772994A (zh) * 2007-07-26 2010-07-07 株式会社村田制作所 多层陶瓷基板及其制造方法
CN101933409A (zh) * 2008-01-31 2010-12-29 株式会社村田制作所 陶瓷多层基板的制造方法及陶瓷多层基板
US9006028B2 (en) * 2008-09-12 2015-04-14 Ananda H. Kumar Methods for forming ceramic substrates with via studs

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4880684A (en) * 1988-03-11 1989-11-14 International Business Machines Corporation Sealing and stress relief layers and use thereof
JP2996510B2 (ja) * 1990-11-30 2000-01-11 株式会社日立製作所 電子回路基板
JP5236379B2 (ja) * 2007-08-24 2013-07-17 日本特殊陶業株式会社 Ｉｃ検査装置用基板及びその製造方法
CN101874429B (zh) * 2007-11-30 2013-04-03 株式会社村田制作所 陶瓷复合多层基板及其制造方法以及电子元器件
US8633858B2 (en) 2010-01-29 2014-01-21 E I Du Pont De Nemours And Company Method of manufacturing high frequency receiving and/or transmitting devices from low temperature co-fired ceramic materials and devices made therefrom

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1595649A (zh) * 2003-09-10 2005-03-16 Tdk株式会社 电子元件模件及其制造方法
CN1662116A (zh) * 2004-02-27 2005-08-31 Tdk株式会社 多层陶瓷基板及其制造方法
US20070108586A1 (en) * 2005-11-14 2007-05-17 Tdk Corporation Composite wiring board and manufacturing method thereof
CN101772994A (zh) * 2007-07-26 2010-07-07 株式会社村田制作所 多层陶瓷基板及其制造方法
CN101933409A (zh) * 2008-01-31 2010-12-29 株式会社村田制作所 陶瓷多层基板的制造方法及陶瓷多层基板
US9006028B2 (en) * 2008-09-12 2015-04-14 Ananda H. Kumar Methods for forming ceramic substrates with via studs

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111786096A (zh) * 2019-04-03 2020-10-16 北京小米移动软件有限公司 天线及电子设备
CN111786096B (zh) * 2019-04-03 2023-02-21 北京小米移动软件有限公司 天线及电子设备
TWI770783B (zh) * 2020-02-12 2022-07-11 美商高通公司 包括包含應力緩衝層的基板的封裝
CN111901985A (zh) * 2020-05-25 2020-11-06 重庆星轨科技有限公司 一种基于微波电路板的复合层压方法
CN112331621A (zh) * 2020-11-04 2021-02-05 日月光半导体制造股份有限公司 天线半导体封装装置及其制造方法

Also Published As

Publication number Publication date
CN109074900B (zh) 2020-02-21
US20190089044A1 (en) 2019-03-21
JP2017183653A (ja) 2017-10-05
WO2017173350A1 (en) 2017-10-05

Similar Documents

Publication Publication Date Title
CN109074900A (zh) 高频多层互连衬底及其制造方法
KR100478984B1 (ko) 절연 시트 및 다층배선 기판과 그 제조방법
US6734542B2 (en) Component built-in module and method for producing the same
JP2006210911A (ja) 回路基板内で使用されるコンデンサ材料と、コンデンサ材料を利用する回路基板と、回路基板の製造方法及び回路基板を利用する情報処理システム
KR102093157B1 (ko) 다층 세라믹 기판
US7018494B2 (en) Method of producing a composite sheet and method of producing a laminate by using the composite sheet
KR20070059991A (ko) 유전체 구조체, 유전체 구조체의 제조방법 및 유전체구조체를 포함한 배선기판
JP3199637B2 (ja) 多層配線基板の製造方法
JP3152852B2 (ja) 配線基板及びその製造方法
US20090133806A1 (en) Method of manufacturing dielectric sheet and multilayer ceramic substrate
JPH11103165A (ja) 多層配線基板及びその製造方法
JP2001015878A (ja) 高周波用配線基板およびその製造方法
JP2004356308A (ja) 配線基板用絶縁層及びそれを用いた配線基板とその製造方法
JP2002329949A (ja) 転写用配線パターン形成材とその製造方法およびそれを用いた配線基板とその製造方法
JP3232002B2 (ja) 配線基板
JP2009200294A (ja) 積層基板およびその製造方法
KR20170034712A (ko) 인쇄회로기판 및 인쇄회로기판의 제조방법
JP3610156B2 (ja) 多層配線基板の製造方法
JP2005243791A (ja) 配線基板およびその製造方法
JP3199661B2 (ja) 多層配線基板
JP2003007367A (ja) 複合セラミック部品の実装面用樹脂シート、および、複合セラミック部品とその製造方法
JPH1098270A (ja) 配線基板
CN116916526A (zh) 一种多层陶瓷电路板结构及其制备方法
JPH1174649A (ja) 配線基板およびその製造方法
JPH1075061A (ja) 配線基板の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant