JP2009200294A - 積層基板およびその製造方法 - Google Patents

積層基板およびその製造方法 Download PDF

Info

Publication number
JP2009200294A
JP2009200294A JP2008041251A JP2008041251A JP2009200294A JP 2009200294 A JP2009200294 A JP 2009200294A JP 2008041251 A JP2008041251 A JP 2008041251A JP 2008041251 A JP2008041251 A JP 2008041251A JP 2009200294 A JP2009200294 A JP 2009200294A
Authority
JP
Japan
Prior art keywords
via hole
ceramic substrate
insulating film
wiring
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008041251A
Other languages
English (en)
Inventor
Tomonori Oguchi
友規 小口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koa Corp
Original Assignee
Koa Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koa Corp filed Critical Koa Corp
Priority to JP2008041251A priority Critical patent/JP2009200294A/ja
Publication of JP2009200294A publication Critical patent/JP2009200294A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】簡単な製造工程で、処理に要する時間が短く、高密度且つ低抵抗損失の配線パターンが実現できる低温焼成積層セラミックス基板およびその製造方法を提供する。
【解決手段】アルミナとホウケイ酸ガラスを主成分とし、低温で焼成したセラミックス基板11と、セラミックス基板に設けた第1ビアホール12と、第1ビアホールに充填した充填導体13と、セラミックス基板の表面に形成したポリイミド樹脂等からなる絶縁膜15と、第1ビアホールの直上部に絶縁膜15に形成され、第1ビアホールよりも小径の第2ビアホール16と、第2ビアホール内と充填導体を覆ってスパッタリング等により形成した下地膜17と、下地膜17上に形成した、銅、ニッケル、金のメッキ層等からなる金属薄膜配線18と、を備えた。
【選択図】図1

Description

本発明は、表層に金属薄膜配線パターンを備え、内層にも金属配線パターンを備えた積層基板、例えば、低温焼成積層セラミックス基板(LTCC基板)に係り、特に表層の金属薄膜配線パターン周辺の構造およびその製造方法に関する。
従来から、セラミックス粉末とガラス粉末とを混合・分散したスラリーからセラミックスグリーンシートを形成し、該セラミックスグリーンシートに金属ペーストを用いて配線パターンを形成し、該セラミックスグリーンシートを積層して、金属の融点未満の比較的低温で焼成することで製造する低温焼成積層セラミックス基板(LTCC基板)が知られている。そして、焼成した積層セラミックス基板の表層に金属薄膜配線パターンを形成し、電子部品搭載用等の用途に対応した積層基板を製造する。
係る積層基板は、基材がセラミックスであるため、耐熱性・耐湿性に優れる他、高周波回路において良好な低損失特性(周波数特性)が得られる。また、配線パターンを表層・内層に形成できるので、多層化が容易であり、高周波モジュールやLSIパッケージ用の基板として広く利用することができる。そのような電子部品の小型化の要求から、配線パターンをより微細化することが求められている。
しかしながら、焼成後のセラミックス基板の表面には、粒子による凹凸、ボイドが存在するため、その表面に形成できる金属薄膜配線パターンの微細化には限界がある。また、セラミックス基板に設けたビアの周辺にはクラックが生じやすく、該クラックを覆うためのビアパッドが必要となり、ビアピッチの微細化が困難であった。
このため、セラミックス基板の表面に、ガラス層または有機絶縁層を被覆し、これをセラミックス基板の配線パッド面が露出するまで平面研削し、その上に金属薄膜配線パターンを形成することが提案されている(特許文献1)。また、セラミックス基板の表面を研磨により平坦化し、平坦化されたセラミックス基板の表面に高分子材料からなる薄膜絶縁層を形成し、さらにこの表面を研磨して薄膜スルーホールを有する第1薄膜絶縁層を形成し、その上に金属薄膜配線パターンを形成することが提案されている(特許文献2)。
特開平6−112648号公報 特開平8−162759号公報
しかしながら、上記の金属薄膜配線パターンの形成方法は、研磨の工程を含み、工程が複雑となり、処理に時間を要するという問題がある。そこで、本発明は、簡単な製造工程で、処理に要する時間が短く、高密度且つ低抵抗損失の微細配線パターンを実現したセラミックスの積層基板およびその製造方法を提供することを目的とする。
本発明の積層基板は、アルミナとホウケイ酸ガラスを主成分としたセラミックス基板と、前記セラミックス基板を貫通する第1ビアホールと、第1ビアホールに充填された充填導体と、セラミックス基板の表面に形成した絶縁膜と、第1ビアホールの直上部において絶縁膜を貫通し、第1ビアホールよりも小径とした第2ビアホールと、第2ビアホール内、および、第2ビアホール内における充填導体の露出面に形成された下地膜と、下地膜上に形成され、該下地膜よりも厚く形成した金属配線と、を備えたことを特徴とする。
本発明の積層基板の製造方法は、アルミナとホウケイ酸ガラスを主成分とし、第1ビアホールと、第1ビアホール内に充填された充填導体と、配線パターンとを備えたセラミックス基板を形成し、セラミックス基板の表面に絶縁材料を塗布して絶縁膜を形成し、該絶縁膜に、第1ビアホールに充填された充填導体が露出するように第2ビアホールを形成し、第2ビアホール内、および、第2ビアホール内に露出した充填導体を覆って金属薄膜の下地膜を形成し、該下地膜の表面に、メッキにより下地膜よりも厚い金属配線を形成することを特徴とする。
本発明によれば、凹凸またはボイドを有するセラミックス基板の表面に絶縁膜を形成することで、セラミックス基板の表面の平坦度を向上させることができる。このため積層基板の表面に微細パターンを形成できるので、高密度且つ低損失の金属薄膜配線パターンを備えた積層基板を実現できる。更に、表面が平坦であることから、本発明の積層基板の表面に形成される配線パターン同士の段差も緩和される。このため、本発明の積層基板の表面に他のチップ部品を実装する場合、かかるチップ部品の端子と配線パターンとの接続が安定する。
以下、本発明の実施形態について、添付図面を参照して説明する。なお、図中、同一または相当する部材または要素には、同一の符号を付して説明する。
図1は、本発明の一実施形態である低温焼成積層セラミックス基板の要部を示す。セラミックス基板11は、アルミナとホウケイ酸ガラスを主成分とし、セラミックス基板に形成される配線パターンに用いられる銀の融点である900℃以下の温度(本願ではこれを低温という)で焼成されている。セラミックス基板の内部の配線に用いられる導電材料の融点以下の温度で焼成するため、内部に配線パターンが形成された状態での焼成が可能である。セラミックス基板11は、内部に形成された配線をセラミックス基板11の表面側に形成された配線と接続導通させるため、第1ビアホール12と、これに導電材料を充填して形成される充填導体13を備えている。充填導体13には銀が用いられる。図示しないが、セラミックス基板11は、複数のセラミックスグリーンシートの積層体が焼成して形成されたものであり、それぞれのセラミックスグリーンシートには必要に応じて銀を用いた配線パターンが形成され、配線パターンを層間にわたって立体的に接続するために、セラミックスグリーンシートの厚み方向に形成された接続ビアを備えている。
セラミックス基板11の表面には、絶縁膜15が形成されている。絶縁膜15としては、ポリイミド樹脂、エポキシ樹脂などの有機材料や、ガラスなどの無機材料を用いることができる。セラミックス基板11表面の凹凸やボイドに浸透するように、加工時において流動性を有する液状またはペースト状の絶縁材料を用いる。より好ましくは感光性を有するポリイミド樹脂であり、以下、これを用いた場合の例を説明する。セラミックス基板11の表面には、アルミナ等の粒子による凹凸やボイドが有るため、この表面に直接金属薄膜配線パターンを形成するには、確実な導通の確保からも線幅を20μm程度以上にする必要がある。しかしながら、感光性ポリイミド樹脂等からなる絶縁膜15をセラミックス基板11の表面に形成することで、配線幅を5μm以下とし、配線ピッチ(配線の間隔)を10μm以下とした微細金属薄膜配線パターンの形成が可能である。
絶縁膜15には、第1ビアホール12の直上部において絶縁膜15を貫通する第2ビアホール16が設けられている。第2ビアホール16は第1ビアホール12よりも小径としている。本実施例では、第2ビアホール16の直径は30〜50μmであり、セラミックス基板11に設けた第1ビアホール12のサイズ80〜200μmと比べて小径である。これにより表層の金属薄膜配線の配線密度を向上することができる。
第2ビアホール16内における充填導体13の露出部分と、第2ビアホール16の内部と、絶縁膜15の表面には、下地膜17が形成されている。下地膜17は、スパッタリング法、蒸着法などの金属薄膜形成技術により形成したものであり、後述するメッキ層を形成するためのシード層となる。下地膜17上にはメッキにより形成された金属薄膜配線18(金属配線)が形成されている。第2ビアホール16を介して、絶縁膜15の表面側の金属薄膜配線18と、セラミックス基板11の内層に形成された回路と接続された充填導体13とが接続される。
金属薄膜配線18は、メッキ層18a,18b,18cの3層構造で構成される。金属薄膜配線18は下地膜17よりも厚く形成されている。メッキ層18aは銅であり、シード層としての下地膜17の表面に3〜5μmと比較的厚く形成されている。メッキ層18bはニッケルからなり、厚さ2μm程度である。メッキ層18cは金からなり、厚さ0.05μm程度である。これらの層18b,18cは、銅のメッキ層の酸化防止とハンダ喰われの防止のため、銅のメッキ層を被覆するように設けたものである。
本発明の積層基板では、絶縁膜15によってセラミックス基板11表面の凹凸に対してその平坦度を向上させることができる。このため、金属薄膜配線18の配線幅を5μm以下、配線ピッチを10μm以下とすることができ、高密度微細配線を実現できる。また、第2ビアホール16の径を第1ビアホール12の径よりも小径としても導通を確保でき、高密度微細配線の実現に寄与する。従来必要であったビアパッドが不要となる。金属薄膜配線18は、比較的厚く形成された銅のメッキ層を含み、セラミックス基板11の内層の配線には銀が用いられているので、第1ビアホール12と第2ビアホール16とを介してこれらを接続することで、積層基板に形成される回路全体としての損失を小さなものとすることができる。
次に、本発明の積層基板の製造方法について、図2を参照して説明する。図2(a)に示すセラミックス基板11は、内部に形成された配線を外部(即ち金属薄膜配線18)と接続導通させるための、第1ビアホール12と、該第1ビアホール12に充填した充填導体13を備え、焼成した段階であり、その表面には凹凸やボイドが存在する。図示しないが、セラミックス基板11は、数層〜十数層のセラミックスグリーンシートが積層され、焼成して形成されたものであり、内層に銀導体の配線パターンを備え、各層の配線パターンはビアホールを介して相互に接続されていることは上述したとおりである。
なお、セラミックス基板11の製造工程は概略以下のとおりである。まず、アルミナ粉末とホウケイ酸ガラス粉末とを一定比率で混合し、有機系のバインダーと溶剤を加え、スラリーを作成する。そして、製膜装置でPETフィルム上に一定の厚さでスラリーを塗布し、乾燥し、所定の大きさに切断して、セラミックスグリーンシートを作成する。次に、上下層にわたる配線の導通を確保する為に、打ち抜き等によりセラミックスグリーンシートの一部に厚み方向に貫通した孔である第1ビアホールを形成する。次に、銀ペーストをスクリーン印刷することで第1ビアホールへの導体の充填と、必要な配線パターンの形成を行い、一層分が出来上がる。その他、設計に応じて接続ビアやその他配線パターンを形成したセラミックスグリーンシートを作成し、これらを積層工程で圧着・積層し、さらに、積層体に圧力を加え、銀の融点未満である900℃以下の低温で焼成し、積層基板(低温焼成積層セラミックス基板)を形成する。
次に、図2(b)に示すように、感光性ポリイミド樹脂をセラミックス基板11の表面にスピンコートにて塗布することにより絶縁膜15を形成する。絶縁膜15の膜厚は、乾燥後、10−20μm程度となるようにすることが好ましい。これにより、セラミックス基板11の表面の平坦度を向上させることができ、更に、ビアホールに起因してセラミックス基板に発生するクラックをカバーすることができる。このため、従来セラミックス基板のビアホールに充填した導体に接続するビアパッドが不要となり、配線密度をさらに向上することができる。
次に、図2(c)に示すように、絶縁膜15を乾燥後、フォトリソグラフィの手法を用いて、絶縁膜15をパターニングする。即ち、感光性の樹脂である絶縁膜15をマスクパターンに従って露光および現像し、現像した部分に絶縁膜15を貫通する第2ビアホール16を形成する。第2ビアホール16は、セラミックス基板11の充填導体13が第2ビアホール16内において露出するように第1ビアホール12の直上部に形成する。そして、400℃程度の温度で絶縁膜15を加温硬化する。絶縁膜15として感光性のポリイミド樹脂を用いることで、第2ビアホール16の形成は容易となる。
次に、下地膜17をスパッタリングによりセラミックス基板11の表面全面に形成する。具体的には、先ずチタンの薄膜を形成し、次に銅の薄膜を形成することで下地膜17を形成する。下地膜17は、第2ビアホール16内と、第2ビアホール16内に露出している充填導体13と、絶縁膜15の表面にわたって形成される。また、この下地膜17は、後に形成する銅メッキ層のシード層となるものであり、例えば0.1μm程度の極めて薄い金属膜である。次に、下地膜17を含む絶縁膜15表面にフォトレジスト19を塗布し、マスクパターンに従って露光および現像して、配線パターンに対応した形状に下地膜17が露出するようにフォトレジスト19に開口を形成する。図2(d)は、この状態を示す。
次に、露出した下地膜17上に、電解メッキにより銅のメッキ層18aを形成する。メッキ層18aは、第2ビアホール16内に導電材料を充填するとともに、金属薄膜配線パターンとしての損失を十分に小さなものとするように、下地膜17よりも厚く、厚さ3〜5μmに形成する。次に、フォトレジスト19と、メッキ層18aに覆われていない部分の下地膜17と、をレジストリムーバおよびエッチャントを用いて除去する。こうして、下地膜17およびメッキ層18aからなる配線パターンを形成する。次に、メッキ層18a上に無電解メッキにより厚さ2μm程度のニッケルのメッキ層18bを形成し、更に、メッキ層18b上に無電解メッキにより厚さ0.05μm程度の金のメッキ層18cを形成する。メッキ層18b,18cにより、銅の酸化とハンダ喰われを防止する。このようにして絶縁膜15の表面に形成される配線パターンである金属薄膜配線18が形成される。この状態を図2(e)に示す。この金属薄膜配線18の一部は、第2ビアホール16を介して、セラミックス基板11の内層の充填導体13に接続される。
さらに必要に応じて、金属薄膜配線18を被覆して保護するオーバコート絶縁層(樹脂絶縁層)を形成する。このオーバコート絶縁層にビアホールを設け、さらに上層に金属薄膜配線パターンを形成し、複数のオーバコート絶縁層と複数の金属薄膜配線パターン層とを設けるようにしてもよい。
絶縁膜15として感光性の材料を用いない例について説明する。先ず、感光性を有しない絶縁膜を形成した後、かかる絶縁膜の表面にレジスト膜を形成する。かかるレジスト膜を、フォトリソグラフィ法を用いて、露光、現像により第2ビアホールに対応した部分に開口が形成されるようにパターニングする。更に開口部分をエッチングすることで、絶縁膜の所定の個所に第2ビアホールを形成し、レジスト膜を除去する。その他の工程は上述と同じである。
図2(d)では、現像された後のフォトレジスト19の開口部分(下地膜17が露出する部分)を、配線パターンに対応した形状とする方法について説明したが、第2ビアホールを形成した部分を含み最終的に配線パターンとして残す部分を覆うように、現像された後のフォトレジスト19が配線パターンに対応した形状となるようにしてもよい。この場合、フォトレジストに覆われていない下地膜17の露出部分をエッチングにより除去し、その後、フォトレジストを除去することにより、下地膜のパターニングが完了する。その後、下地膜17上にメッキ層を形成する。
これまで本発明の一実施形態について説明したが、本発明は上述の実施形態に限定されず、その技術的思想の範囲内において種々異なる形態にて実施することができる。
本発明の一実施形態である低温焼成積層セラミックス基板の要部を示す断面図である。 上記低温焼成積層セラミックス基板の製造工程を示す各段階の断面図である。
符号の説明
11 セラミックス基板
12 第1ビアホール
13 充填導体
15 絶縁膜
16 第2ビアホール
17 下地膜
18 金属薄膜配線
19 フォトレジスト

Claims (3)

  1. アルミナとホウケイ酸ガラスを主成分としたセラミックス基板と、
    前記セラミックス基板に設けられた第1ビアホールと、
    前記第1ビアホールに充填された充填導体と、
    前記セラミックス基板の表面に形成した絶縁膜と、
    前記第1ビアホールの直上部において前記絶縁膜を貫通し、前記第1ビアホールよりも小径とした第2ビアホールと、
    前記第2ビアホール内、および、前記第2ビアホール内における前記充填導体の露出面に形成された金属薄膜からなる下地膜と、
    前記下地膜上に形成され、該下地膜よりも厚く形成した金属配線と、
    を備えたことを特徴とする積層基板。
  2. 前記絶縁膜は、感光性を有する樹脂であることを特徴とする請求項1に記載の積層基板。
  3. アルミナとホウケイ酸ガラスを主成分とし、第1ビアホールと、第1のビアホール内に充填された導体と、配線パターンとを備えたセラミックス基板を形成し、
    前記セラミックス基板の表面に絶縁材料を塗布して絶縁膜を形成し、
    前記絶縁膜に、前記第1ビアホールに充填された導体が露出するように第2ビアホールを形成し、
    前記第2ビアホール内、および、前記第2ビアホール内に露出した導体を覆って金属薄膜の下地膜を形成し、
    前記下地膜の表面に、メッキにより前記下地膜よりも厚い金属配線を形成することを特徴とする積層基板の製造方法。
JP2008041251A 2008-02-22 2008-02-22 積層基板およびその製造方法 Pending JP2009200294A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008041251A JP2009200294A (ja) 2008-02-22 2008-02-22 積層基板およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008041251A JP2009200294A (ja) 2008-02-22 2008-02-22 積層基板およびその製造方法

Publications (1)

Publication Number Publication Date
JP2009200294A true JP2009200294A (ja) 2009-09-03

Family

ID=41143474

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008041251A Pending JP2009200294A (ja) 2008-02-22 2008-02-22 積層基板およびその製造方法

Country Status (1)

Country Link
JP (1) JP2009200294A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018051903A (ja) * 2016-09-28 2018-04-05 ブラザー工業株式会社 アクチュエータ装置、及び、液体吐出装置
JP2022095995A (ja) * 2016-09-28 2022-06-28 ブラザー工業株式会社 アクチュエータ装置、及び、液体吐出装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001007248A (ja) * 1999-06-25 2001-01-12 Ibiden Co Ltd パッケージ基板
JP2005294323A (ja) * 2004-03-31 2005-10-20 Ngk Spark Plug Co Ltd 配線基板の製造方法
JP2007235164A (ja) * 1997-10-14 2007-09-13 Ibiden Co Ltd 多層プリント配線板

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007235164A (ja) * 1997-10-14 2007-09-13 Ibiden Co Ltd 多層プリント配線板
JP2001007248A (ja) * 1999-06-25 2001-01-12 Ibiden Co Ltd パッケージ基板
JP2005294323A (ja) * 2004-03-31 2005-10-20 Ngk Spark Plug Co Ltd 配線基板の製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018051903A (ja) * 2016-09-28 2018-04-05 ブラザー工業株式会社 アクチュエータ装置、及び、液体吐出装置
US10862019B2 (en) 2016-09-28 2020-12-08 Brother Kogyo Kabushiki Kaisha Actuator device and liquid ejection apparatus
JP2021104682A (ja) * 2016-09-28 2021-07-26 ブラザー工業株式会社 アクチュエータ装置、及び、液体吐出装置
JP7074232B2 (ja) 2016-09-28 2022-05-24 ブラザー工業株式会社 アクチュエータ装置、及び、液体吐出装置
US11367828B2 (en) 2016-09-28 2022-06-21 Brother Kogyo Kabushiki Kaisha Actuator device and liquid ejection apparatus
JP2022095995A (ja) * 2016-09-28 2022-06-28 ブラザー工業株式会社 アクチュエータ装置、及び、液体吐出装置
JP7201116B2 (ja) 2016-09-28 2023-01-10 ブラザー工業株式会社 アクチュエータ装置、及び、液体吐出装置

Similar Documents

Publication Publication Date Title
WO2015151512A1 (ja) インターポーザ、半導体装置、インターポーザの製造方法、半導体装置の製造方法
US20090288873A1 (en) Wiring board and method of manufacturing the same
KR20110076804A (ko) 다층 배선기판의 제조방법 및 다층 배선기판
US8785789B2 (en) Printed circuit board and method for manufacturing the same
JP2015041630A (ja) 配線基板、半導体装置及び配線基板の製造方法
JP2008159973A (ja) 電子部品モジュールおよびこれを内蔵した部品内蔵回路基板
US20070227763A1 (en) Coreless thin substrate with embedded circuits in dielectric layers and method for manufacturing the same
WO2010067508A1 (ja) 多層基板およびその製造方法
KR100704920B1 (ko) 범프기판을 이용한 인쇄회로기판 및 제조방법
JP2015198093A (ja) インターポーザー、半導体装置、インターポーザーの製造方法、半導体装置の製造方法
JP2009200294A (ja) 積層基板およびその製造方法
JP2006041122A (ja) 電子部品内蔵要素、電子装置及びそれらの製造方法
JP2009004457A (ja) コンデンサ内蔵多層基板
TWI691243B (zh) 印刷電路板的製造方法
KR100689018B1 (ko) 동축 선로가 내장된 인쇄 회로 기판 및 제조 방법
JP5996971B2 (ja) 多層配線基板およびそれを用いたプローブカード
JP2008124124A (ja) コア基板の製造方法及び配線基板の製造方法
JP5206217B2 (ja) 多層配線基板及びそれを用いた電子装置
JP2004152915A (ja) 多層配線基板およびその製造方法
JP2007221093A (ja) 誘電体積層構造体及び配線基板
JP2005167048A (ja) 多層配線基板
KR101020735B1 (ko) 임베디드 캐패시터를 포함하는 인쇄회로 기판 제조 방법
KR100932535B1 (ko) 임베디드 저항이 포함된 인쇄회로기판 및 그 제조방법
JP4467341B2 (ja) 多層配線基板の製造方法
KR100468195B1 (ko) 다층 인쇄 회로 기판을 제조하는 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110209

A977 Report on retrieval

Effective date: 20120427

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120605

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20121113