JPH1075061A - 配線基板の製造方法 - Google Patents

配線基板の製造方法

Info

Publication number
JPH1075061A
JPH1075061A JP8228242A JP22824296A JPH1075061A JP H1075061 A JPH1075061 A JP H1075061A JP 8228242 A JP8228242 A JP 8228242A JP 22824296 A JP22824296 A JP 22824296A JP H1075061 A JPH1075061 A JP H1075061A
Authority
JP
Japan
Prior art keywords
semi
wiring board
insulating
sheets
wiring conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8228242A
Other languages
English (en)
Inventor
Shigeru Kamoi
茂 鴨井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP8228242A priority Critical patent/JPH1075061A/ja
Publication of JPH1075061A publication Critical patent/JPH1075061A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】 【課題】 ヴィアホール内の配線導体の電気抵抗率が大
きいため、微細な配線の小型・高密度の配線基板を得る
ことが困難である。 【解決手段】 熱硬化性樹脂と無機絶縁物とから成る半
硬化絶縁シート11a・11b・11cを準備し、シート11b
・11cにヴィアホールとなる貫通孔13b・13cを穿孔
し、貫通孔13b・13c内に熱硬化性樹脂と金属粉末とか
ら成る金属ペースト21b・21cを両端がシート11b・11
cの上下面より5乃至50μmの高さ突出するように充填
し、充填された金属ペースト21b・21cを上下から加圧
してその両端をシート11b・11cの上下面と同一面と
し、シート11a・11b・11c及び金属ペースト21b・21
cを完全に硬化させる工程から成る配線基板の製造方法
により、ヴィアホール内の配線導体の電気抵抗率が低く
なり、その直径を小さくして微細な配線導体とした小型
・高密度の配線基板が得られる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体素子を収容
するための半導体素子収納用パッケージや混成集積回路
基板等に用いられる配線基板の製造方法に関するもので
ある。
【0002】
【従来の技術】従来、配線基板、例えば半導体素子を収
容する半導体素子収納用パッケージに使用される配線基
板は、酸化アルミニウム質焼結体等のセラミックスから
成る絶縁層を複数積層して成り、その上面中央部に半導
体素子を収容するための凹部及び各絶縁層の所定位置に
導電路となるヴィアホールを有する絶縁基体と、その絶
縁基体の凹部周辺から各絶縁層に設けられたヴィアホー
ルを介して絶縁基体の下面に導出するタングステンやモ
リブデン等の高融点金属粉末から成る配線導体とから構
成されており、この絶縁基体の凹部底面に半導体素子を
ガラス・樹脂・ロウ材等の接着剤を介して接着固定する
とともにその半導体素子の各電極を例えばボンディング
ワイヤ等の電気的接続手段を介して配線導体に電気的に
接続し、しかる後、絶縁基体の上面に、絶縁基体の凹部
を塞ぐようにして金属やセラミックス等から成る蓋体を
ガラス・樹脂・ロウ材等の封止材を介して接合させ、絶
縁基体の凹部内に半導体素子を気密に収容することによ
って絶縁基板を用いた製品としての半導体装置となる。
そして、配線導体の絶縁基体下面に導出した部位を外部
の電気回路基板の配線導体に半田等の電気的接続手段を
介して接続することにより半導体素子収納用パッケージ
内部に収容する半導体素子が外部電気回路基板に電気的
に接続されることとなる。
【0003】この従来の配線基板はセラミックグリーン
シート積層法によって製造され、具体的には、先ず、酸
化アルミニウム・酸化珪素・酸化マグネシウム・酸化カ
ルシウム等のセラミック原料粉末に適当な有機バインダ
ーや溶剤等を添加混合して泥漿状となすとともにこれを
従来周知のドクターブレード法を採用してシート状とす
ることによって複数のセラミックグリーンシートを得
る。しかる後、そのセラミックグリーンシートに凹部と
なる開口やヴィアホールとなる貫通孔を従来周知の打ち
抜き加工を採用して穿孔し、次に配線導体となる金属ペ
ーストを各セラミックグリーンシートのヴィアホールと
なる貫通孔内に充填するとともに各セラミックグリーン
シートの上下面に所定パターン印刷塗布する。最後にそ
れらセラミックグリーンシートを所定の順に上下に積層
して生セラミック成形体となし、その生セラミック成形
体を還元雰囲気中約1600℃の高温で焼成することによっ
て製造される。
【0004】しかしながら、この従来の配線基板は、絶
縁基体を構成する酸化アルミニウム質焼結体等のセラミ
ックスが硬くて脆い性質を有するため、搬送工程や半導
体装置製作の自動ライン等において配線基板同士あるい
は配線基板と半導体装置製作自動ラインの一部とが激し
く衝突すると絶縁基体に欠けや割れ・クラック等が発生
し、それにより半導体素子を気密に収容することができ
ず、半導体素子を長期間にわたり正常且つ安定に作動さ
せることができなくなるという欠点を有していた。
【0005】また、上述の配線基板の製造方法によれ
ば、生セラミック成形体を焼成する際に生セラミック成
形体に不均一な焼成収縮が発生して、得られる配線基板
に反り等の変形や寸法のばらつきが発生するため、半導
体素子と配線導体とを電気的に正確且つ確実に接続する
ことが困難であるという欠点を有していた。
【0006】そこで、配線基板の絶縁基体を従来のセラ
ミックスに代えて無機絶縁物粉末を熱硬化性樹脂で結合
した材料で形成するとともに配線導体を従来の高融点金
属メタライズに代えて金属粉末を熱硬化性樹脂で結合し
た材料で形成した配線基板が提案されている。
【0007】この無機絶縁物粉末を熱硬化性樹脂により
結合して成る絶縁基体に金属粉末を熱硬化性樹脂により
結合して成る配線導体が被着されて成る配線基板によれ
ば、絶縁基体となる無機絶縁物粉末及び配線導体となる
金属粉末を靭性に優れる熱硬化性樹脂により結合して成
ることから、配線基板同士あるいは配線基板と半導体装
置製作自動ラインの一部とが激しく衝突しても絶縁基体
に欠けや割れ・クラック等が発生することは一切ないと
いうものである。
【0008】また、この無機絶縁物粉末を熱硬化性樹脂
により結合して成る絶縁基体に金属粉末を熱硬化性樹脂
により結合して成る配線導体が被着されて成る配線基板
の製造方法は、先ず、熱硬化性樹脂と無機絶縁物とから
成る半硬化絶縁シートを準備するとともにその半硬化絶
縁シートに凹部となる開口及びヴィアホールとなる貫通
孔を穿孔する。次に、熱硬化性樹脂と金属粉末とから成
る金属ペーストをその貫通孔内に通常その両端が半硬化
絶縁シートの上下面と略同じ高さとなるように充填する
とともに半硬化絶縁シートの表面に所定パターン、所定
厚みに印刷塗布する。しかる後、それら半硬化絶縁シー
トを上下に重ねて加圧積層するとともに加熱して半硬化
絶縁シート及び金属ペーストを完全に硬化させることに
より製造される。このように、絶縁基体及び配線導体に
含有される熱硬化性樹脂を熱硬化させることにより製作
されることから、焼成に伴う不均一な収縮による変形や
寸法のばらつきが発生することはないというものであ
る。
【0009】なお、この無機絶縁物粉末を熱硬化性樹脂
により結合して成る絶縁基体に金属粉末を熱硬化性樹脂
により結合して成る配線導体が被着されて成る配線基板
は、配線導体中に樹脂が含有されているため樹脂により
配線導体中の金属粉末同士の接触が阻害されやすい。そ
こで、上述の配線基板の製造方法において絶縁基体とな
る半硬化絶縁シートを重ねて加圧積層する際に、加圧の
圧力により金属ペーストに含有される金属粉末同士を圧
接することにより配線導体の電気抵抗を小さいものとし
ている。
【0010】
【発明が解決しようとする課題】しかしながら、上述の
配線基板の製造方法によると、各半硬化絶縁シートの表
面に印刷塗布された金属ペーストはいずれもその厚みの
分だけ各半硬化絶縁シートの表面から突出しているた
め、半硬化絶縁シートを上下に重ねて積層する際に積層
の圧力が大きく印加されても、ヴィアホールとなる貫通
孔内に充填された金属ペーストはその上下両端が半硬化
シートの上下面と略同一平面上にあることから積層する
際の圧力が大きく印加されず、その結果、ヴィアホール
となる貫通孔内で金属粉末同士が十分に圧接されずにヴ
ィアホールにおける配線導体の電気抵抗率が1×10-4Ω
・cm以上の大きなものとなっていた。また、上述の配
線基板の製造方法によりヴィアホールの直径を例えば約
0.2mm以下と小さくして配線導体を緻密なものとし、
小型・高密度の配線基板を得ようとすると、ヴィアホー
ル部における配線導体の電気抵抗が極めて高いものとな
ってしまい、配線導体に所定の信号を伝搬させることが
不可能となり、その結果、配線導体を緻密なものとして
小型・高密度の配線基板を得ることができなかった。
【0011】本発明の目的は、ヴィアホール内の配線導
体の電気抵抗率が極めて低いものとなり、ヴィアホール
の直径を小さくして配線導体を微細なものとした小型・
高密度の配線基板が得られる配線基板の製造方法を提供
することにある。
【0012】
【課題を解決するための手段】本発明の配線基板の製造
方法は、熱硬化性樹脂と無機絶縁物とから成る半硬化絶
縁シートにヴィアホールとなる貫通孔を穿孔する工程
と、前記貫通孔内に熱硬化性樹脂と金属粉末とから成る
金属ペーストをその両端が前記半硬化絶縁シートの上下
面より5乃至50μmの高さ突出するようにして充填する
工程と、前記貫通孔内に充填された金属ペーストを上下
から加圧し、前記半硬化絶縁シートの上下面と金属ペー
ストの両端とを同一面とする工程と、しかる後、前記半
硬化絶縁シート及び金属ペーストを硬化させる工程とか
ら成ることを特徴とするものである。
【0013】本発明の配線基板の製造方法によれば、半
硬化絶縁シートに穿孔されたヴィアホールとなる貫通孔
内に熱硬化性樹脂と金属粉末とから成る金属ペーストを
その両端が半硬化絶縁シートの上下面より5乃至50μm
の高さ突出するようにして充填する工程と、その貫通孔
内に充填された金属ペーストを上下から加圧して、半硬
化絶縁シートの上下面と金属ペーストの両端とが同一面
とする工程とを含むことから、貫通孔内に圧縮された金
属ペースト中の金属粉末同士が加圧の圧力により十分に
圧接された状態となり、その結果、ヴィアホール内の配
線導体の電気抵抗率が極めて低いものとなる。
【0014】
【発明の実施の形態】次に、本発明を添付の図面に基づ
き、詳細に説明する。
【0015】図1は、本発明の製造方法により製造され
る配線基板を半導体素子を収容する半導体素子収納用パ
ッケージに適用した場合の実施の形態の一例を示し、同
図において1は絶縁基体、2は配線導体である。これら
絶縁基体1及び配線導体2により配線基板が構成されて
いる。
【0016】絶縁基体1は、例えば酸化珪素・酸化アル
ミニウム・窒化アルミニウム・炭化珪素・チタン酸バリ
ウム・ゼオライト等の無機絶縁物粉末をエポキシ樹脂・
ビスマレイミドトリアジン樹脂・ポリイミド樹脂・熱硬
化性ポリフェニレンエーテル樹脂等の熱硬化性樹脂によ
り結合した材料から成る3層の絶縁層1a〜1cを積層
して成る。その上面中央部には半導体素子3を収容する
ための凹部Aが形成されており、凹部Aの底面には半導
体素子3が樹脂等の接着剤を介して接着固定される。
【0017】絶縁層1a〜1cは、無機絶縁物粉末を靭
性に優れる熱硬化性樹脂により結合して成ることから、
搬送工程や半導体装置製作の自動ライン等において配線
基板同士が衝突した際等に絶縁基体1に欠けや割れ・ク
ラック等が発生することは一切ない。
【0018】なお、絶縁層1a〜1cは、その中に含有
される無機絶縁物粉末の含有量が60重量%未満であると
絶縁基体1の熱膨張係数が半導体素子3の熱膨張係数と
比較して極めて大きなものとなり、半導体素子3が作動
時に発生する熱が半導体素子3と絶縁基体1とに印加さ
れると両者の熱膨張係数の相違に起因して大きな熱応力
が発生し、半導体素子3に絶縁基体1からの剥離や割れ
を発生させやすい傾向にある。一方、無機絶縁物粉末の
含有量が95重量%を超えると無機絶縁物粉末を熱硬化性
樹脂で強固に結合することが困難となる傾向にある。従
って、絶縁基板1a〜1cは、その中に含有される無機
絶縁物粉末の含有量を60乃至95重量%の範囲としておく
ことが好ましい。
【0019】また絶縁基体1は、その内部から絶縁層1
b・1cを貫通して下面に至るヴィアホールBが形成さ
れており、凹部A周辺で絶縁層1b上面から絶縁層1a
と絶縁層1bとの間及びヴィアホールBを介して絶縁層
1c下面に導出する、例えば銅・銀・金等の金属粉末を
エポキシ樹脂等の熱硬化性樹脂により結合した配線導体
2が被着形成されている。
【0020】配線導体2は、凹部Aに収容する半導体素
子3を外部電気回路に電気的に接続する作用を為し、そ
の凹部A周辺の部位には半導体素子3の各電極がボンデ
ィングワイヤ4を介して電気的に接続され、またその絶
縁基体1下面に導出する部位は外部電気回路基板に電気
的に接続される。
【0021】なお、配線導体2に含有される金属粉末
は、配線導体2における含有量が70重量%未満では配線
導体2の導電性が悪くなる傾向にあり、一方、95重量%
を超えると金属粉末を熱硬化性樹脂で強固に結合するこ
とが困難となる傾向にある。従って、配線導体2に含有
される金属粉末は、配線導体2における含有量が70乃至
95重量%の範囲にあることが好ましい。
【0022】また、配線導体2に含有される金属粉末
は、その平均粒径が 0.5μm未満であると金属粉末同士
の接触抵抗が増加して配線導体2の電気抵抗が高いもの
となる傾向にあり、一方、50μmを超えると絶縁基体1
に形成される所定パターンの配線導体2の線幅を一般に
要求される50乃至 200μmとするのが困難となる傾向に
ある。従って、配線導体2に含有される金属粉末は、そ
の平均粒径を 0.5乃至50μmとしておくことが好まし
い。
【0023】更に、配線導体2は、その露出する表面に
ニッケルや金等の耐食性に優れ且つ良導電性の金属をメ
ッキ法により 1.0乃至20.0μmの厚みに層着させておく
と、配線導体2の酸化腐食を有効に防止することができ
るとともに配線導体2とボンディングワイヤ4とを強固
に電気的に接続させることができる。従って、通常、配
線導体2の露出する表面には、必要に応じてニッケルや
金等の耐食性に優れ且つ良導電性の金属がメッキ法によ
り 1.0乃至20.0μmの厚みに層着される。
【0024】かくしてこの配線基板によれば、絶縁基体
1の凹部A底面に半導体素子3を接着固定するとともに
半導体素子3の各電極をボンディングワイヤ4を介して
配線導体2に電気的に接続し、最後に絶縁基体1の上面
に蓋体5を封止材を介して接合させることにより配線基
板を用いた製品としての半導体装置となる。
【0025】次に、上述の半導体素子収納用パッケージ
に使用される配線基板を例に、本発明の配線基板の製造
方法について図2に基づき説明する。
【0026】先ず、図2(a)に示すように無機絶縁物
粉末と熱硬化性樹脂とから成る3枚の半硬化絶縁シート
11a・11b・11cを準備する。
【0027】これら3枚の半硬化絶縁シート11a・11b
・11cは、例えば無機絶縁物粉末が酸化珪素から成り、
熱硬化性樹脂がエポキシ樹脂から成る場合、粒径が 0.1
〜100 μm程度の酸化珪素粉末にビスフェノールA型エ
ポキシ樹脂・ノボラック型エポキシ樹脂・グリシジルエ
ステル型エポキシ樹脂等のエポキシ樹脂及びアミン系硬
化剤・イミダゾール系硬化剤・酸無水物系硬化剤等の硬
化剤等を添加混合して得た絶縁ペーストを従来周知のド
クターブレード法を採用して紙や金属・樹脂等から成る
キャリアシート上に所定の厚みに塗布し、次にそのキャ
リアシート上に塗布された絶縁ペーストに温風や赤外線
による熱を印加して絶縁ペーストを半硬化させるととも
にこれをキャリアシートから剥離することにより形成さ
れる。
【0028】なお、半硬化絶縁シート11a・11b・11c
は、そのガラス転移点温度が−20乃至40℃の範囲となる
ように半硬化させておくと、後述するように3枚の半硬
化絶縁シート11a・11b・11cにそれぞれ打ち抜き加工
を施したり配線導体2となる金属ペーストを印刷塗布す
る際等に、半硬化絶縁シート11a・11b・11cに変形や
クラックをさせることなく正確且つ確実に打ち抜き加工
や金属ペーストの印刷を行うことができ、その結果、所
望の配線基板を正確且つ確実に製造することができる。
従って、半硬化絶縁シート11a・11b・11cはそのガラ
ス転移点温度を−20乃至40の範囲としておくことが好ま
しい。
【0029】また、半硬化絶縁シート11a・11b・11c
は、その空隙率が10%を超えると、後述するように半硬
化絶縁シート11a・11b・11cを積層する際にその積層
の圧力により半硬化絶縁シート11a・11b・11cが変形
して所定形状の配線基板を得ることが困難となる傾向が
ある。従って、半硬化絶縁シート11a・11b・11cは、
その空隙率が10%以下であることが好ましい。
【0030】次に、図2(b)に示すように3枚の半硬
化絶縁シート11a・11b・11cのうち2枚の半硬化絶縁
シート11a・11bに凹部Aとなる開口12a・12bを、2
枚の半硬化絶縁シート11b・11cに配線導体2を引き回
すためのヴィアホールBとなる貫通孔13b・13cを各々
形成する。
【0031】これら開口12a・12b及び貫通孔13b・13
cは、半硬化絶縁シート11a・11b・11cに例えば従来
周知のパンチング加工法を施し、半硬化絶縁シート11a
・11b・11cの各々に所定形状の孔を穿孔することによ
って形成される。
【0032】次に、図2(c)に示すように、半硬化絶
縁シート11b・11cに形成されたヴィアホールBとなる
貫通孔13b・13c内に配線導体2でヴィアホールB部位
となる金属ペースト21b・21cを従来周知の圧入充填法
や印刷充填を採用して充填するとともに、半硬化絶縁シ
ート11b・11cの上下面に配線導体2で絶縁層1b上面
及び絶縁層1c下面部位となる金属ペースト22b・22c
を従来周知のスクリーン印刷法等により所定パターンに
印刷塗布する。このとき、半硬化絶縁シート11b・11c
のヴィアホールBとなる貫通孔13b・13cに充填された
金属ペースト21b・21cの上下両端が半硬化絶縁シート
11b・11cの上下面よりそれぞれ5〜50μmの高さ突出
するようにして充填する。
【0033】このように半硬化シート11b・11cのヴィ
アホールBとなる貫通孔13b・13cに充填された金属ペ
ースト21b・21cの上下両端が半硬化絶縁シート11b・
11cの上下面よりそれぞれ5〜50μmの高さ突出するよ
うにして充填するには、充填を複数回繰り返す方法や充
填の圧力を高いものとする方法が採用され得る。
【0034】なお、半硬化絶縁シート11b・11cのヴィ
アホールBとなる貫通孔13b・13cに充填された金属ペ
ースト21b・21cは、その両端が半硬化絶縁シート11b
・11c上下面より突出する高さが5μm未満では、後述
する積層工程において金属ペースト21b・21cに含有さ
れる金属粉末同士を強く圧接することにより配線導体2
の電気抵抗率を小さなものとすることができず、配線の
緻密な小型・高密度の配線基板を製造することが困難と
なり、またその突出する高さが50μmを超えると、後述
する積層工程において金属ペースト21b・21cの半硬化
絶縁シート11b・11c上下面より突出した両端を半硬化
絶縁シート11b・11cの上下面と同一面となるようにヴ
ィアホールBとなる貫通孔13b・13c内に良好に圧縮す
ることができず、突出した端部が横に潰れて隣接する配
線導体2同士に短絡を引き起こしやすいものとなる傾向
がある。従って、半硬化絶縁シート11b・11cのヴィア
ホールBとなる貫通孔13b・13cに充填された金属ペー
スト21b・21cは、その両端が半硬化絶縁シート11b・
11c上下面より突出する高さが5乃至50μmの範囲にあ
ることが好ましい。
【0035】なお、配線導体2となる金属ペースト21b
・21c・22b・22cとしては、例えば粒径が 0.1〜20μ
m程度の銅等の金属粉末にビスフェノールA型エポキシ
樹脂・ノボラック型エポキシ樹脂・グリシジルエステル
型エポキシ樹脂等のエポキシ樹脂及びアミン系硬化剤・
イミダゾール系硬化剤・酸無水物系硬化剤等の硬化剤等
を添加混合しペースト状となしたものが使用される。
【0036】そして、図2(d)に示すように3枚の半
硬化絶縁シート11a・11b・11cを上下に重ね、これら
を従来周知のプレス法等により上下から5乃至 500kg
f/cm2 の圧力で加圧すると同時に80〜300 ℃の温度
を印加して半硬化絶縁シート11a・11b・11cを積層す
る。このとき、半硬化絶縁シート11b・11cのヴィアホ
ールBとなる貫通孔13b・13cに充填された金属ペース
ト21b・21cは、その両端が半硬化絶縁シート11b・11
c上下面より突出していることから、積層の際の圧力が
半硬化絶縁シート11b・11c表面に印刷されている金属
ペースト22b・22cに印加されるのと同様に金属ペース
ト21b・21cに充分に良好に印加され、これより金属ペ
ースト21b・21cの両端部が半硬化絶縁シート11b・11
c上下面と同一面となるようにヴィアホールBとなる貫
通孔13b・13c内に圧縮されるとともに、金属ペースト
21b・21cに含有される金属粉末同士が圧接される。
【0037】この場合、金属ペースト21b・21c・22b
・22cは、半硬化絶縁シート11a・11b・11cを積層す
る際の圧力によりこれらに含有される金属粉末同士が圧
接されているので、得られる配線基板の配線導体2の電
気抵抗率が約7×10-6Ω・cm以下と極めて低いものと
なる。従って、ヴィアホールBの直径を 0.2mm以下の
小さなものとして配線導体2を緻密なものとし、小型・
高密度の配線基板を得ることができる。
【0038】そして最後に積層された半硬化絶縁シート
11a・11b・11c及び金属ペースト21b・21c・22b・
22cを80〜300 ℃の温度で硬化させることにより、図1
に示すような絶縁基体1に配線導体2を被着させた配線
基板が完成する。
【0039】この場合、半硬化絶縁シート11a・11b・
11c及び金属ペースト21b・21c・22b・22cは熱硬化
時に収縮することは殆どなく、従って、得られる配線基
板に変形や寸法のばらつきが発生することがなくなるた
め、半導体素子3と配線導体2とを正確に接続すること
が可能となる。
【0040】なお、本発明は上述の実施の形態に限定さ
れるものではなく、本発明の要旨を逸脱しない範囲での
種々の変更は可能である。例えば、上述の実施の形態に
おいては本発明の配線基板を半導体素子を収容する半導
体素子収納用パッケージに適用した場合を例にとって説
明したが、これを混成集積回路基板等に用いられる配線
基板に適用してもよい。
【0041】また、上述の実施の形態では配線基板は3
層の絶縁層が積層されることにより形成されていたが、
配線基板は1層や2層、あるいは4層以上の絶縁層が積
層されることにより形成されていてもよい。
【0042】また更に、上述の実施の形態では配線導体
2は金属粉末を熱硬化性樹脂で結合することによって形
成されていたが、金属粉末を半田等の低融点金属及び熱
硬化性樹脂により結合することにより形成されていても
良い。この場合、配線導体2となる金属ペースト中に半
田等の低融点金属を適宜量含有させておき、配線導体2
となる金属ペーストを熱硬化させる前、あるいは熱硬化
させるのと同時に金属ペーストに含有された低融点金属
を溶融させることによって金属粉末を低融点金属により
結合する方法が採用され得る。
【0043】
【発明の効果】本発明の配線基板の製造方法によれば、
半硬化絶縁シートに穿孔されたヴィアホールとなる貫通
孔内に熱硬化性樹脂と金属粉末とから成る金属ペースト
をその両端が前記半硬化絶縁シートの上下面より5乃至
50μmの高さ突出するようにして充填する工程と、その
貫通孔内に充填された金属ペーストを上下から加圧して
半硬化絶縁シートの上下面と金属ペーストの両端とを同
一面とする工程とを含むことから、ヴィアホールとなる
貫通孔内に圧縮された金属ペースト中の金属粉末同士が
充分に圧接された状態となり、得られる配線基板のヴィ
アホール内の配線導体の電気抵抗率が極めて低いものと
なる。その結果、ヴィアホールの直径を小さくして配線
導体を微細なものとした小型・高密度の配線基板が得ら
れる配線基板の製造方法を提供することができた。
【図面の簡単な説明】
【図1】本発明の配線基板の製造方法の実施の形態の一
例を示す断面図である。
【図2】(a)〜(d)は、それぞれ本発明の配線基板
の製造方法の実施の形態の一例を説明するための工程毎
の断面図である。
【符号の説明】
11a、11b、11c・・・絶縁基板 13b、13c・・・・・・貫通孔 21b、21c・・・・・・金属ペースト

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 熱硬化性樹脂と無機絶縁物とから成る半
    硬化絶縁シート半硬化絶縁シートにヴィアホールとなる
    貫通孔を穿孔する工程と、前記貫通孔内に熱硬化性樹脂
    と金属粉末とから成る金属ペーストをその両端が前記半
    硬化絶縁シートの上下面より5乃至50μmの高さ突出
    するようにして充填する工程と、前記貫通孔内に充填さ
    れた金属ペーストを上下から加圧し、前記半硬化絶縁シ
    ートの上下面と金属ペーストの両端とを同一面とする工
    程と、しかる後、前記半硬化絶縁シート及び金属ペース
    トを硬化させる工程とから成ることを特徴とする配線基
    板の製造方法。
JP8228242A 1996-08-29 1996-08-29 配線基板の製造方法 Pending JPH1075061A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8228242A JPH1075061A (ja) 1996-08-29 1996-08-29 配線基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8228242A JPH1075061A (ja) 1996-08-29 1996-08-29 配線基板の製造方法

Publications (1)

Publication Number Publication Date
JPH1075061A true JPH1075061A (ja) 1998-03-17

Family

ID=16873394

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8228242A Pending JPH1075061A (ja) 1996-08-29 1996-08-29 配線基板の製造方法

Country Status (1)

Country Link
JP (1) JPH1075061A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006253189A (ja) * 2005-03-08 2006-09-21 Fujitsu Ltd 多層回路基板及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006253189A (ja) * 2005-03-08 2006-09-21 Fujitsu Ltd 多層回路基板及びその製造方法

Similar Documents

Publication Publication Date Title
JP3152852B2 (ja) 配線基板及びその製造方法
JPH1117348A (ja) 配線基板およびその製造方法
JPH1074858A (ja) 配線基板及びその製造方法
JP3274971B2 (ja) 配線基板
JPH1075061A (ja) 配線基板の製造方法
JP3305574B2 (ja) 配線基板
JP3145621B2 (ja) 配線基板及びその製造方法
JP3301907B2 (ja) 配線基板の製造方法
JP3292623B2 (ja) 配線基板及びその製造方法
JP3297574B2 (ja) 配線基板及びその製造方法
JP3398310B2 (ja) 配線基板の製造方法
JP3292646B2 (ja) 配線基板及びその製造方法
JP3292645B2 (ja) 配線基板及びその製造方法
JP3266508B2 (ja) 配線基板及びその製造方法
JP3297572B2 (ja) 配線基板の製造方法
JP3297576B2 (ja) 配線基板及びその製造方法
JP3398305B2 (ja) 配線基板およびその製造方法
JP3297573B2 (ja) 配線基板及びその製造方法
JP3323060B2 (ja) 配線基板
JP3181019B2 (ja) 配線基板の製造方法
JP3605235B2 (ja) 配線基板の製造方法
JPH1012759A (ja) 配線基板及びその製造方法
JP3297575B2 (ja) 配線基板及びその製造方法
JP3145619B2 (ja) 配線基板及びその製造方法
JPH1098270A (ja) 配線基板