JP3323060B2 - 配線基板 - Google Patents

配線基板

Info

Publication number
JP3323060B2
JP3323060B2 JP13193496A JP13193496A JP3323060B2 JP 3323060 B2 JP3323060 B2 JP 3323060B2 JP 13193496 A JP13193496 A JP 13193496A JP 13193496 A JP13193496 A JP 13193496A JP 3323060 B2 JP3323060 B2 JP 3323060B2
Authority
JP
Japan
Prior art keywords
insulating
insulating layer
thermosetting resin
wiring conductor
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP13193496A
Other languages
English (en)
Other versions
JPH09321179A (ja
Inventor
英典 鹿田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP13193496A priority Critical patent/JP3323060B2/ja
Publication of JPH09321179A publication Critical patent/JPH09321179A/ja
Application granted granted Critical
Publication of JP3323060B2 publication Critical patent/JP3323060B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1515Shape
    • H01L2924/15153Shape the die mounting substrate comprising a recess for hosting the device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/1615Shape
    • H01L2924/16195Flat cap [not enclosing an internal cavity]

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

【発明の詳細な説明】
【0001】
【発明が属する技術分野】本発明は、半導体素子を収容
するための半導体素子収納用パッケージや混成集積回路
基板等に用いられる配線基板に関するものである。
【0002】
【従来の技術】従来、配線基板、例えば半導体素子を収
容する半導体素子収納用パッケージに使用される配線基
板は、酸化アルミニウム質焼結体等のセラミックスから
成る絶縁層が複数層積層されているとともにその上面中
央部に半導体素子を収容する凹部を有する絶縁基体と、
前記絶縁基体の凹部周辺から下面にかけて導出されたタ
ングステン、モリブデン等の高融点金属粉末から成る配
線導体とから構成されており、前記絶縁基体の凹部底面
に半導体素子をガラス、樹脂、ロウ材等の接着剤を介し
て接着固定するとともに該半導体素子の各電極(電源電
極、接地電極、信号電極)を例えばボンディングワイヤ
等の電気的接続手段を介して配線導体に電気的に接続
し、しかる後、前記絶縁基体の上面に、金属やセラミッ
クス等から成る蓋体を絶縁基体の凹部を塞ぐようにして
ガラス、樹脂、ロウ材等の封止材を介して接合させ、絶
縁基体の凹部内に半導体素子を気密に収容することによ
って製品としての半導体装置となり、配線導体の絶縁基
体下面に導出した部位を外部電気回路基板の配線導体に
接続することによって半導体素子の各電極が外部電気回
路基板に電気的に接続されることとなる。
【0003】また、この従来の配線基板では、半導体素
子に接続される電源電圧及び接地電圧の変動によって半
導体素子に誤動作が生じないようにする目的で、絶縁基
体内部に容量素子が内蔵されており、具体的には、前記
絶縁基体内部に該絶縁基体を構成する絶縁層の一つを挟
んで互いに対向するタングステン、モリブデン等の高融
点金属粉末から成る広面積の一対の対向電極を配設する
ことにより該一対の対向電極間に静電容量素子を形成
し、前記対向電極の一方を半導体素子の電源電極に、他
方を半導体素子の接地電極に電気的に接続することによ
り半導体素子に接続される電源電圧及び接地電圧の変動
を抑制するようになっている。
【0004】更に上記配線基板では、前記一対の対向電
極の間に挟まれる絶縁層にタングステン、モリブデン等
の高融点金属粉末を分散させ、該絶縁層の誘電率を大と
することにより一対の対向電極間に形成される容量素子
に大きな静電容量を付与する工夫もなされている。
【0005】尚、従来の配線基板は、セラミックグリー
ンシート積層法によって製作され、具体的には、酸化ア
ルミニウム、酸化珪素、酸化マグネシウム、酸化カルシ
ウム等のセラミック原料粉末に適当な有機バインダー、
溶剤等を添加混合して泥漿状となすとともにこれを従来
周知のドクターブレード法を採用してシート状とするこ
とによって複数のセラミックグリーンシートを得、しか
る後、前記セラミックグリーンシートに適当な打ち抜き
加工を施すとともに配線導体及び対向電極となる金属ペ
ーストを所定パターンに印刷塗布し、最後に前記セラミ
ックグリーンシートを所定の順に上下に積層して生セラ
ミック成形体となすとともに該生セラミック成形体を還
元雰囲気中約1600℃の高温で焼成することによって
製作される。
【0006】
【発明が解決しようとする課題】しかしながら、この従
来の配線基板は、絶縁基体を構成する酸化アルミニウム
質焼結体等のセラミックスが硬くて脆い性質を有するた
め、搬送工程や半導体装置製作の自動ライン等において
配線基板同士が、あるいは配線基板と半導体装置製作自
動ラインの一部とが激しく衝突すると絶縁基体に欠けや
割れ、クラック等が発生し、その結果、半導体素子を気
密に収容することができず、半導体素子を長期間にわた
り正常、且つ安定に作動させることができなくなるとい
う欠点を有していた。
【0007】更にこの従来の配線基板は、絶縁基体を構
成する酸化アルミニウム質焼結体の比誘電率がせいぜい
10程度と低いため、絶縁基体内部に該絶縁基体を構成
する絶縁層を挟んで一対の対向電極を対向させることに
より形成される容量素子に大きな静電容量を付与するこ
とが困難であり、また前記一対の対向電極の間に挟まれ
る絶縁層にタングステン、モリブデン等高融点金属粉末
を分散させて該絶縁層の誘電率を大きなものとした場合
でも分散させる高融点金属粉末の量が増加するに従い徐
々に絶縁層の誘電率を大きなものとすることができるも
のの、絶縁層内で高融点金属粉末同士が接触して対向電
極間に電気的短絡が発生したり、あるいは容量素子の耐
電圧性が低下してしまい半導体素子を正常、且つ安定に
作動させるこができないとい欠点を有していた。
【0008】尚、前記一対の対向電極間に挟まれる絶縁
層を例えばチタン酸バリウム磁器等の高誘電体材料で形
成し、対向電極間の電気的絶縁を保ちつつ対向電極間に
形成される容量素子の静電容量を大とすることも考えら
れるが、この場合、前記チタン酸バリウム等の高誘電体
材料は、その焼成温度や焼成雰囲気、あるいは焼成収縮
率が酸化アルミニウム質焼結体やタングステン、モリブ
デン等の高融点金属粉末の焼成温度や焼成雰囲気、ある
いは焼成収縮率と大きく異なることから酸化アルミニウ
ム質焼結体やタングステン、モリブデン等の高融点金属
粉末との同時焼成が困難であり、所定の配線基板を得る
ことができない。
【0009】
【課題を解決するための手段】本発明の配線基板は、6
0乃至95重量%の無機絶縁物粉末と5乃至40重量%
の熱硬化性樹脂とから成り、前記無機絶縁物粉末を熱硬
化性樹脂により結合して成る前駆体シートを複数、上下
に積層して熱硬化させた、前記無機絶縁物粉末を前記熱
硬化性樹脂により結合した複数枚の絶縁層を積層して成
る絶縁基体の前記絶縁層間に金属粉末を熱硬化樹脂に
より結合した配線導体が被着されて成る配線基板であっ
て、前記絶縁層はその少なくとも一層が20以上の比誘
電率を有し、且つ該比誘電率が20以上の絶縁層の上下
面に少なくとも一対の対向電極が配設されていることを
特徴とするものであり、絶縁基体が無機絶縁物粉末を靭
性に優れる熱硬化樹脂で結合することによって形成さ
れていることから配線基板同士あるいは配線基板と半導
体装置製作自動ラインの一部とが激しく衝突しても絶縁
基体に欠けや割れ、クラック等が発生することはなく、
また比誘電率が20以上の絶縁層の上下面に少なくとも
一対の対向電極を配設させたことから該一対の対向電極
間に静電容量の大きな容量素子を得ることができる。
【0010】
【発明の実施の形態】次に、本発明を添付の図面に基づ
き、詳細に説明する。図1は、本発明の配線基板を半導
体素子を収容する半導体素子収納用パッケージに適用し
た場合の一実施例を示し、1は絶縁基体、2は配線導体
である。
【0011】前記絶縁基体1は、五層の絶縁層1a、1
b、1c、1d、1eが積層されて成り、その上面中央
部に半導体素子を収容するための段状の凹部Aを有して
おり、該凹部A底面には半導体素子3が樹脂等の接着剤
を介して接着固定される。
【0012】前記絶縁基体1を構成する絶縁層1a、1
b、1c、1d、1e は、酸化珪素、酸化アルミニウ
ム、窒化アルミニウム、炭化珪素、チタン酸バリウム、
チタン酸ストロンチウム、ゼオライト等の無機絶縁物粉
末をエポキシ樹脂、フェノール樹脂、ポリイミド樹脂、
ビスマレイミド樹脂、熱硬化性ポリフェニレンエーテル
樹脂等の熱硬化性樹脂により結合することによって形成
されており、絶縁基体1を構成する絶縁層1a、1b、
1c、1d、1e はその各々が無機絶縁物粉末を靭性
に優れるエポキシ樹脂等の熱硬化性樹脂で結合すること
によって形成されていることから絶縁基体1に外力が印
加されても該外力によって絶縁基体1に欠けや割れ、ク
ラック等が発生することはない。
【0013】尚、前記無機絶縁物粉末を熱硬化性樹脂で
結合して成る絶縁基体1を構成する絶縁層1a、1b、
1c、1d、1e は、これに含有される無機絶縁物粉
末の含有量が60重量%未満であると絶縁基体1の熱膨
張係数が半導体素子3の熱膨張係数に対して大きく相違
し、半導体素子3が作動時に熱を発し、該熱が半導体素
子3と絶縁基体1の両者に印可されると、両者間に両者
の熱膨張係数の相違に起因する大きな熱応力が発生し、
この大きな熱応力によって半導体素子3が絶縁基体1か
ら剥離したり、半導体素子3に割れや欠けが発生してし
まう。従って、前記絶縁基体1を構成する絶縁層1a、
1b、1c、1d、1e は、その各々の内部に含有さ
れる無機絶縁物粉末の量が60乃至95重量%の範囲に
特定される。
【0014】また前記絶縁基体1を構成する絶縁層1a
〜1eのうち少なくとも一層の絶縁層1dはその比誘電
率が20以上であり、これにより後述するように絶縁層
1dの上下面に一対の対向電極5を配設し、該対向電極
5間に容量素子を形成した場合、容量素子の静電容量は
絶縁層1dの比誘電率が20以上と高いことから極めて
大きな静電容量となすことができる。
【0015】また前記絶縁層1dに含有される無機絶縁
物粉末は、電気を通さないことから、絶縁層1dを挟ん
で対向する対向電極5間に電気的短絡や耐電圧性の低下
が起こることは一切ない。
【0016】前記絶縁層1dの比誘電率を20以上とす
るには、絶縁層1dに含有させる無機絶縁物粉末として
例えばチタン酸バリウムやチタン酸ストロンチウム等の
高誘電体材料の粉末を用いることにより絶縁層1dの比
誘電率を20以上とする方法が好適に採用され得る。
【0017】前記絶縁基体1は、例えば粒径が0.1〜
100μm程度の酸化珪素、酸化アルミニウム、窒化ア
ルミニウム、炭化珪素、チタン酸バリウム、チタン酸ス
トロンチウム、ゼオライト等の無機絶縁物粉末にビスフ
ェノールA型エポキシ樹脂、ノボラック型エポキシ樹
脂、グリシジルエステル型エポキシ樹脂等のエポキシ樹
脂及びアミン系硬化剤、イミダゾール系硬化剤、酸無水
物系硬化剤等の硬化剤等を添加混合して得たペーストを
従来周知のドクターブレード法等のシート成形法を採用
してシート状となすことによって絶縁基体1における絶
縁層1a、1b、1c、1eとなる複数枚の前駆体シー
トを得るとともに該前駆体シートのうち、絶縁層1cと
なる前駆体シートの下面もしくは絶縁層1eとなる前駆
体シート上面に、例えばチタン酸バリウム、チタン酸ス
トロンチウム等の高誘電体材料から成る無機絶縁物粉末
にビスフェノールA型エポキシ樹脂、ノボラック型エポ
キシ樹脂、グリシジルエステル型エポキシ樹脂等のエポ
キシ樹脂及びアミン系硬化剤、イミダゾール系硬化剤、
酸無水物系硬化剤等の硬化剤等を添加混合して得たペー
ストを従来周知のスクリーン印刷法を採用して所定厚み
に印刷塗布して絶縁層1cとなる前駆体シートの下面も
しくは絶縁層1eとなる前駆体シート上面に絶縁層1d
と成るコーティング層を形成し、しかる後、前記前駆体
シートの各々に必要に応じて適当な打ち抜き加工を従来
周知のパンチング法を採用して施すとともに前記打ち抜
き加工が施された前駆体シートを所定の順に積層圧着
し、最後に前記積層圧着された前駆体シート及びコーテ
ィング層を約80〜300℃の温度で約10秒〜24時
間加熱し熱硬化させることによって製作される。
【0018】尚、この場合、前記絶縁層1dとなるコー
ティング層は絶縁層1cとなる前駆体シートの下面もし
くは絶縁層1eとなる前駆体シート上面にスクリーン印
刷法等の印刷法により形成されることから、その厚みを
50μm以下の薄いものとすることが可能であり、その
結果、絶縁層1dの厚みを50μm以下の薄いものとし
て該絶縁層1dを挟んで対向する一対の電極間に形成さ
れる容量素子に大きな静電容量を付与することができ
る。
【0019】また更に、この場合、前記絶縁層1dとな
るコーティング層は、他の絶縁層となる前駆体シートに
含有される樹脂及び硬化剤と同様の樹脂及び硬化剤を含
有することから、他の絶縁層となる前駆体シートと同じ
硬化条件で同時に熱硬化させることが可能であり、これ
により容量素子を構成するための対向電極5の間に挟ま
れる絶縁層1dを特別な困難を伴うことなく絶縁基体1
中に一体に形成することができる。
【0020】また前記絶縁基体1には、絶縁層1b上面
で凹部Aの段上から絶縁層1b〜1eを貫通して絶縁層
1e下面に導出する、銅、銀、金等の金属粉末をエポキ
シ樹脂等の熱硬化性樹脂により結合した複数の配線導体
2が被着形成されている。
【0021】前記配線導体2は、内部に収容する半導体
素子3を外部電気回路に電気的に接続する作用を為し、
該配線導体2で凹部Aの段上部位には半導体素子3の電
極(電源電極、接地電極、信号電極)がボンディングワ
イヤ4を介して電気的に接続され、絶縁層1e下面に導
出する部位は外部電気回路基板の配線導体に電気的に接
続される。
【0022】前記配線導体2に含有される金属粉末は、
配線導体2に導電性を付与する作用を為し、配線導体2
における含有量が70重量%未満では配線導体2の導電
性が悪くなる傾向にあり、また配線導体2における含有
量が95重量%を越えると金属粉末を熱硬化性樹脂で強
固に結合することが困難となる傾向にある。従って、前
記配線導体2に含有される金属粉末は、配線導体2にお
ける含有量が70乃至95重量%の範囲が好ましい。
【0023】尚、前記配線導体2に含有される金属粉末
は、その平均粒径が0.5μm未満であると金属粉末同
士の接触抵抗が増加して配線導体2の電気抵抗が高いも
のとなる傾向にあり、また50μmを越えると絶縁基体
1に所定パターンの配線導体2を一般に要求される50
乃至200μmの線幅に形成するのが困難となる傾向に
ある。従って、前記配線導体2に含有される金属粉末
は、その平均粒径を0.5乃至50μmとしておくこと
が好ましい。
【0024】また、前記配線導体2に含有される熱硬化
性樹脂は、前記金属粉末同士を互いに接触させた状態で
結合させるとともに配線導体2を絶縁基体1に被着させ
る作用を為し、ビスフェノールA型エポキシ樹脂、ノボ
ラック型エポキシ樹脂、グリシジルエステル型エポキシ
樹脂等のエポキシ樹脂や、フェノール樹脂、ポリイミド
樹脂、ビスマレイミド樹脂、熱硬化性ポリフェニレンエ
ーテル樹脂等の熱硬化性樹脂から成る。
【0025】前記熱硬化性樹脂は、配線導体2における
含有量が5重量%未満では金属粉末同士を強固に結合で
きないとともに配線導体2を絶縁基体1に強固に被着さ
せることが困難となり、また配線導体2における含有量
が30重量%を越えると金属粉末同士を十分に接触させ
ることが困難となり、配線導体2の電気抵抗が大きなも
のとなる傾向にある。従って、前記配線導体2に含有さ
れる熱硬化性樹脂は、配線導体2における含有量が5乃
至30重量%の範囲が好ましい。
【0026】また、前記配線導体2は、その露出する表
面にニッケル、金等の耐食性に優れ、且つ良導電性の金
属をメッキ法により1.0乃至20.0μmの厚みに層
着させておくと配線導体2の酸化腐食を有効に防止する
ことができるとともに配線導体2とボンディングワイヤ
4とを強固に電気的に接続させることができる。従っ
て、通常、前記配線導体2の露出する表面には、必要に
応じてニッケルや金等の耐食性に優れ、且つ良導電性の
金属がメッキ法により1.0乃至20.0μmの厚みに
層着される。
【0027】尚、前記配線導体2は、例えば該配線導体
に含有される金属粉末が銅で、熱硬化性樹脂がエポキシ
樹脂から成る場合、粒径が0.1〜20μm程度の銅等
粉末にビスフェノールA型エポキシ樹脂、ノボラック型
エポキシ樹脂、グリシジルエステル型エポキシ樹脂等の
エポキシ樹脂及びアミン系硬化剤、イミダゾール系硬化
剤、酸無水物系硬化剤等の硬化剤等を添加混合しペース
ト状となすとともに該ペーストを絶縁基体1となる前駆
体シート及びコーティング層に従来周知のスクリーン印
刷法を採用して所定パターンに印刷塗布し、これを絶縁
基体1となる前駆体シート及びコーティング層とともに
熱硬化させることによって絶縁基体1の所定位置に被着
形成される。
【0028】更に、前記絶縁基体1内部には、絶縁層1
dを挟んで一対の対向電極5が配設されており、該一対
の対向電極5の一方は前記配線導体2のうち半導体素子
3の電源電極に接続される配線導体2に、他方は前記配
線導体2のうち半導体素子3の接地電極に接続される配
線導体2に電気的に接続されている。
【0029】前記一対の対向電極5は、例えば銅、銀、
金等の金属粉末をエポキシ樹脂等の熱硬化樹脂により
結合して成り、該対向電極5間に、絶縁層1dの誘電率
及び絶縁層1dの厚みに応じた静電容量を有する容量素
子を形成する作用を為す。
【0030】前記対向電極5間に挟まれた絶縁層1d
は、前述したように比誘電率が20以上と高い誘電率を
有することから、またスクリーン印刷法等の印刷技術を
採用して50μm以下に薄く形成することが可能なこと
から対向電極5間に極めて大きな静電容量の容量素子を
形成することができ、この大きな静電容量の容量素子に
より半導体素子3の誤動作を有効に防止することができ
る。
【0031】前記対向電極5に含有される金属粉末は、
対向電極に導電性を付与する作用を為し、対向電極5に
おける含有量が70重量%未満では対向電極5の導電性
が悪くなる傾向にあり、また対向電極5における含有量
が95重量%を越えると金属粉末を熱硬化性樹脂で強固
に結合することが困難となる傾向にある。従って、前記
対向電極5に含有される金属粉末は、対向電極5におけ
る含有量が70乃至95重量%の範囲が好ましい。
【0032】尚、前記対向電極5に含有される金属粉末
は、その平均粒径が0.5μm未満であると金属粉末同
士の接触抵抗が増加して対向電極5の電気抵抗が高いも
のとなる傾向にある。従って、前記対向電極5に含有さ
れる金属粉末は、その平均粒径を0.5μm以上として
おくことが好ましい。
【0033】また、前記対向電極5に含有される熱硬化
性樹脂は、前記金属粉末同士を互いに接触させた状態で
結合させるとともに対向電極5を絶縁基体1に被着させ
る作用を為し、ビスフェノールA型エポキシ樹脂、ノボ
ラック型エポキシ樹脂、グリシジルエステル型エポキシ
樹脂等のエポキシ樹脂や、フェノール樹脂、ポリイミド
樹脂、ビスマレイミド樹脂、熱硬化性ポリフェニレンエ
ーテル樹脂等の熱硬化性樹脂から成る。
【0034】前記熱硬化性樹脂は、対向電極5における
含有量が5重量%未満では金属粉末同士を強固に結合で
きないとともに対向電極5を絶縁基体1に強固に被着さ
せることが困難となり、また対向電極5における含有量
が30重量%を越えると金属粉末同士を十分に接触させ
ることが困難となり、対向電極5の電気抵抗が大きなも
のとなる傾向にある。従って、前記対向電極5に含有さ
れる熱硬化性樹脂は、対向電極5における含有量が5乃
至30重量%の範囲が好ましい。
【0035】尚、前記対向電極5は、例えば該対向電極
5に含有される金属粉末が銅で、熱硬化性樹脂がエポキ
シ樹脂から成る場合、粒径が0.1〜20μm程度の銅
等粉末にビスフェノールA型エポキシ樹脂、ノボラック
型エポキシ樹脂、グリシジルエステル型エポキシ樹脂等
のエポキシ樹脂及びアミン系硬化剤、イミダゾール系硬
化剤、酸無水物系硬化剤等の硬化剤等を添加混合しペー
スト状となすとともに該ペーストを絶縁基体1となる前
駆体シート及びコーティング層に従来周知のスクリーン
印刷法を採用して所定パターンに印刷塗布し、これを絶
縁基体1となる前駆体シート及びコーティング層ととも
に熱硬化させることによって絶縁基体1の所定位置に被
着形成される。
【0036】かくして本発明の配線基板によれば、絶縁
基体1の凹部A底面に半導体素子3を樹脂等の接着剤を
介して接着固定するとともに半導体素子3の各電極をボ
ンディングワイヤ4を介して配線導体2に電気的に接続
し、最後に前記絶縁基体1の上面に蓋体6を樹脂等から
成る封止材を介して接合させ、絶縁基体1と蓋体6とか
ら成る容器内部に半導体素子3を気密に収容することに
より製品としての半導体装置が完成する。
【0037】尚、本発明は、上述の実施の形態に限定さ
れるものではなく、本発明の要旨を逸脱しない範囲であ
れば、種々の変更は可能であり、例えば上述の実施例で
は、本発明の配線基板を半導体素子を収容する半導体素
子収納用パッケージに適用した場合を例に採って説明し
たが、例えば混成集積回路等他の用途に使用される配線
基板に適用してもよい。
【0038】また、上述の実施の形態では、五層の絶縁
層を積層することによって配線基板を製作したが、四枚
以下、あるいは六枚以上の絶縁層を積層して配線基板を
製作してもよい。
【0039】更に、上述の実施例では、絶縁基体は、無
機絶縁物粉末と熱硬化性樹脂とから成っていたが、これ
らに更にガラス繊維やカーボン繊維、アラミド繊維、ア
ルミナ繊維、チタン酸カリウムウィスカー、ホウ酸アル
ミニウムウィスカー等の短繊維を配合させてもよい。
【0040】また更に、上述の実施例では配線導体及び
対向電極は、金属粉末を熱硬化性樹脂で結合することに
よって形成されていたが、金属粉末を半田等の低融点金
属及び熱硬化性樹脂により結合することにより形成され
ていても良い。この場合、配線導体及び対向電極となる
金属ペースト中に半田等の低融点金属を適宜量含有させ
ておき、該配線導体及び対向電極となる金属ペーストを
熱硬化させる前、あるいは熱硬化させるのと同時に金属
ペーストに含有された低融点金属を熔融させることによ
って金属粉末を低融点金属により結合する方法が採用さ
れ得る。
【0041】
【発明の効果】本発明の配線基板によれば、絶縁基体
が、無機絶縁物粉末を靱性に優れる熱硬化性樹脂で結合
することにより形成されていることから、配線基板同士
あるいは配線基板と半導体装置の一部とが激しく衝突し
ても絶縁基体に欠けや割れ、クラック等が発生すること
はない。
【0042】また本発明の配線基板によれば、比誘電率
が20以上の絶縁層の上下面に対向する少なくとも一対
の対向電極が配設されていることから該一対の対向電極
間に静電容量の大きな容量素子を形成することができ
る。
【0043】更に本発明の配線基板によれば、一対の対
向電極に挟まれた絶縁層が他の絶縁層上にペースト状の
絶縁材料を塗布することによって形成されていることか
ら、対向電極に挟まれた絶縁層の厚みを50μm以下の
薄いものとなすことができ、これによって一対の対向電
極間に静電容量の大きな容量素子を形成することができ
る。
【図面の簡単な説明】
【図1】本発明の配線基板を半導体素子収納用パッケー
ジに適用した場合の一実施例を示す断面図である。
【符号の説明】
1・・・・・・・絶縁基体 1a〜1e・・・絶縁層 2・・・・・・・配線導体 3・・・・・・・半導体素子 5・・・・・・・対向電極

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】60乃至95重量%の無機絶縁物粉末と5
    乃至40重量%の熱硬化性樹脂とから成り、前記無機絶
    縁物粉末を前記熱硬化性樹脂により結合して成る前駆体
    シートを複数、上下に積層して熱硬化させた、前記無機
    絶縁物粉末を前記熱硬化性樹脂により結合した複数枚の
    絶縁層を積層して成る絶縁基体の前記絶縁層間に金属粉
    末を熱硬化樹脂により結合した配線導体が被着されて
    成る配線基板であって、前記絶縁層はその少なくとも一
    層が20以上の比誘電率を有し、且つ前記比誘電率が2
    0以上の絶縁層の上下面に少なくとも一対の対向電極が
    配設されていることを特徴とする配線基板。
  2. 【請求項2】前記一対の対向電極に挟まれた比誘電率が
    20以上の絶縁層は、他の絶縁層上にペースト状の絶縁
    材料を塗布することによって形成されていることを特徴
    とする請求項1に記載の配線基板。
JP13193496A 1996-05-27 1996-05-27 配線基板 Expired - Lifetime JP3323060B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13193496A JP3323060B2 (ja) 1996-05-27 1996-05-27 配線基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13193496A JP3323060B2 (ja) 1996-05-27 1996-05-27 配線基板

Publications (2)

Publication Number Publication Date
JPH09321179A JPH09321179A (ja) 1997-12-12
JP3323060B2 true JP3323060B2 (ja) 2002-09-09

Family

ID=15069636

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13193496A Expired - Lifetime JP3323060B2 (ja) 1996-05-27 1996-05-27 配線基板

Country Status (1)

Country Link
JP (1) JP3323060B2 (ja)

Also Published As

Publication number Publication date
JPH09321179A (ja) 1997-12-12

Similar Documents

Publication Publication Date Title
JPH1074858A (ja) 配線基板及びその製造方法
JP3323060B2 (ja) 配線基板
JPH1117348A (ja) 配線基板およびその製造方法
JP3152852B2 (ja) 配線基板及びその製造方法
JP3274971B2 (ja) 配線基板
JP3305574B2 (ja) 配線基板
JP3292623B2 (ja) 配線基板及びその製造方法
JP3145621B2 (ja) 配線基板及びその製造方法
JP3297576B2 (ja) 配線基板及びその製造方法
JP3297574B2 (ja) 配線基板及びその製造方法
JP3297572B2 (ja) 配線基板の製造方法
JP3292646B2 (ja) 配線基板及びその製造方法
JP3292624B2 (ja) 配線基板及びその製造方法
JP3297573B2 (ja) 配線基板及びその製造方法
JP3266508B2 (ja) 配線基板及びその製造方法
JP3292645B2 (ja) 配線基板及びその製造方法
JP3393768B2 (ja) 配線基板及びその製造方法
JP3297575B2 (ja) 配線基板及びその製造方法
JP3393745B2 (ja) 配線基板
JP3181019B2 (ja) 配線基板の製造方法
JPH10335764A (ja) 配線基板
JPH1027970A (ja) 配線基板
JPH1012759A (ja) 配線基板及びその製造方法
JPH08288596A (ja) 配線基板及びその製造方法
JPH1075061A (ja) 配線基板の製造方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 7

Free format text: PAYMENT UNTIL: 20090628

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090628

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100628

Year of fee payment: 8