KR102576638B1 - 유전 손실이 다른 복수의 유전체들을 갖는 절연층을 포함하는 회로 기판, 및 이를 포함하는 전자 장치 - Google Patents

유전 손실이 다른 복수의 유전체들을 갖는 절연층을 포함하는 회로 기판, 및 이를 포함하는 전자 장치 Download PDF

Info

Publication number
KR102576638B1
KR102576638B1 KR1020180076370A KR20180076370A KR102576638B1 KR 102576638 B1 KR102576638 B1 KR 102576638B1 KR 1020180076370 A KR1020180076370 A KR 1020180076370A KR 20180076370 A KR20180076370 A KR 20180076370A KR 102576638 B1 KR102576638 B1 KR 102576638B1
Authority
KR
South Korea
Prior art keywords
layer
insulating layer
disposed
antenna
electronic device
Prior art date
Application number
KR1020180076370A
Other languages
English (en)
Other versions
KR20200003509A (ko
Inventor
박성원
손동일
하상원
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020180076370A priority Critical patent/KR102576638B1/ko
Priority to EP19831151.6A priority patent/EP3766129A4/en
Priority to PCT/KR2019/007659 priority patent/WO2020009361A1/en
Priority to CN201980040353.5A priority patent/CN112335126B/zh
Priority to US16/460,937 priority patent/US11605891B2/en
Publication of KR20200003509A publication Critical patent/KR20200003509A/ko
Application granted granted Critical
Publication of KR102576638B1 publication Critical patent/KR102576638B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q21/00—Antenna arrays or systems
    • H01Q21/06—Arrays of individually energised antenna units similarly polarised and spaced apart
    • H01Q21/061—Two dimensional planar arrays
    • H01Q21/065—Patch antenna array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q9/00—Electrically-short antennas having dimensions not more than twice the operating wavelength and consisting of conductive active radiating elements
    • H01Q9/04—Resonant antennas
    • H01Q9/0407—Substantially flat resonant element parallel to ground plane, e.g. patch antenna
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/2283—Supports; Mounting means by structural association with other equipment or articles mounted in or on the surface of a semiconductor substrate as a chip-type antenna or integrated with other components into an IC package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q21/00—Antenna arrays or systems
    • H01Q21/28—Combinations of substantially independent non-interacting antenna units or systems
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q9/00—Electrically-short antennas having dimensions not more than twice the operating wavelength and consisting of conductive active radiating elements
    • H01Q9/04—Resonant antennas
    • H01Q9/0407—Substantially flat resonant element parallel to ground plane, e.g. patch antenna
    • H01Q9/0414—Substantially flat resonant element parallel to ground plane, e.g. patch antenna in a stacked or folded configuration
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04M—TELEPHONIC COMMUNICATION
    • H04M1/00—Substation equipment, e.g. for use by subscribers
    • H04M1/02—Constructional features of telephone sets
    • H04M1/0202—Portable telephone sets, e.g. cordless phones, mobile phones or bar type handsets
    • H04M1/026—Details of the structure or mounting of specific components
    • H04M1/0277—Details of the structure or mounting of specific components for a printed circuit board assembly
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/024—Dielectric details, e.g. changing the dielectric material around a transmission line
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0277—Bendability or stretchability details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/165—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed inductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/24—Supports; Mounting means by structural association with other equipment or articles with receiving set
    • H01Q1/241—Supports; Mounting means by structural association with other equipment or articles with receiving set used in mobile communications, e.g. GSM
    • H01Q1/242—Supports; Mounting means by structural association with other equipment or articles with receiving set used in mobile communications, e.g. GSM specially adapted for hand-held use
    • H01Q1/243—Supports; Mounting means by structural association with other equipment or articles with receiving set used in mobile communications, e.g. GSM specially adapted for hand-held use with built-in antennas
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0187—Dielectric layers with regions of different dielectrics in the same layer, e.g. in a printed capacitor for locally changing the dielectric properties

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Support Of Aerials (AREA)
  • Transceivers (AREA)

Abstract

통신 회로, 및 상기 통신 회로와 전기적으로 연결되는 회로 기판을 포함하고, 상기 회로 기판은 제1 부분과 제2 부분을 포함하고, 상기 제1 부분은, 상기 제1 표면부터 상기 제1 표면에 대향하는 제2 표면까지 배선 층과 제1 절연 층이 반복적으로 배치되는 제1 레이어 구조를 가지고, 상기 제2 부분은, 상기 제1 표면부터 상기 제1 표면과 상기 제2 표면의 사이에 마련된 제1 레이어까지 상기 배선 층과 상기 제1 절연 층이 반복적으로 배치되는 제2 레이어 구조, 및 상기 제1 레이어 위에서 상기 제2 표면까지 배치되고, 상기 제2 표면의 일부를 형성하는 제2 절연 층을 가지고, 적어도 하나의 안테나 패치가 상기 제2 절연 층 위에 또는 상기 제2 절연 층 내부에 배치되고, 상기 제2 레이어 구조 및 상기 제2 절연 층의 적어도 일부를 관통하고, 상기 적어도 하나의 안테나 패치와 상기 통신 회로를 전기적으로 연결하는 도전 라인이 형성되고, 상기 제1 절연 층은 제1 손실 탄젠트 값을 가지고, 상기 제2 절연 층은 상기 제1 손실 탄젠트보다 작은 제2 손실 탄젠트의 값을 갖는 전자 장치가 개시된다. 이 외에도 명세서를 통해 파악되는 다양한 실시 예가 가능하다.

Description

유전 손실이 다른 복수의 유전체들을 갖는 절연층을 포함하는 회로 기판, 및 이를 포함하는 전자 장치{CIRCUIT BOARD INCLUDING INSULATING LAYER HAVING A PLURALITY OF DIELECTRICS WITH DIFFERENT DIELECTRIC LOSS, AND ELECTRONIC DEVICE INCLUDING THE CIRCUIT BOARD}
본 문서에서 개시되는 실시 예들은 RF(radio frequency) 신호를 전달하는 안테나 구조에서 손실 특성을 개선한 절연층을 적용하는 기술과 관련된다.
무선 통신을 지원하는 전자 장치(예: 스마트 폰(smartphone) 또는 웨어러블(wearable) 기기)는 RF(radio frequency) 신호를 송수신한다. 전자 장치는 안테나 패치에서 수신한 RF 신호를 PCB(printed circuit board) 또는 FPCB(flexible printed circuit board)를 이용하여 RFIC(radio frequency integrated chip)로 전달한다. RFIC는 RF 신호를 프로세서(processor)로 전달한다.
PCB 또는 FPCB는 배선 층 및 절연 층이 반복적으로 배치되는 레이어 구조를 갖는다. 레이어 구조에서 절연 층은 배선 층 사이에 배치되어 서로 다른 배선 층을 서로 구분시킨다. 절연 층은 서로 다른 배선 층 사이의 단락을 방지한다.
한편, 절연 층을 구성하는 유전 물질은 손실 탄젠트(loss tangent, tanδ) 값을 갖는다. 손실 탄젠트 값은 유전 물질의 복소 유전 상수의 허수부 대비 실수부의 비율을 탄젠트 함수에 입력한 값이다. 절연 층을 구성하는 유전 물질의 손실 탄젠트 값이 작을수록 절연 층을 구성하는 비용이 증가한다. 절연 층을 구성하는 일반적인 유전 물질의 손실 탄젠트 값은 0.02 이상 0.03 이하이다.
안테나 패치는 지정된 주파수 대역(frequency band)을 이용하여 RF 신호를 송수신할 수 있다. 안테나 패치와 연결된 PCB 또는 FPCB는 RF 신호를 전달하는 안테나 구조를 이룰 수 있다. 보다 구체적으로, PCB는 일반 기판을 이루는 경우도 있고, 안테나 구조를 이루는 경우도 있다. 또한, 일반 기판을 이루는 PCB와 안테나 구조를 이루는 PCB가 있는 경우, 안테나 구조와 PCB를 연결하는 FPCB가 마련될 수 있다. PCB 또는 FPCB에는 절연 층이 포함될 수 있다. PCB 또는 FPCB에서는 절연 층의 손실 탄젠트 값에 따른 RF 신호의 손실(loss)이 발생할 수 있다. RF 신호의 주파수가 증가하는 경우, 절연 층에서 발생하는 RF 신호의 손실이 증가할 수 있다.
손실 탄젠트 값이 0.02 이상 0.03 이하인 유전 물질로 이루어진 절연 층을 PCB 또는 FPCB에 적용하는 경우, 높은 주파수 대역을 이용하는 전자 장치에서 RF 신호의 선로 손실이 증가하는 문제가 발생할 수 있다.
본 문서에 개시되는 일 실시 예에 따른 전자 장치는, 통신 회로, 및 상기 통신 회로와 전기적으로 연결되는 회로 기판을 포함하고, 상기 회로 기판은 제1 부분(a first portion)과 제2 부분(a second portion)을 포함하고, 상기 제1 부분은, 상기 제1 표면부터 상기 제1 표면에 대향하는 제2 표면까지 배선 층과 제1 절연 층이 반복적으로(alternatively) 배치되는 제1 레이어 구조(a first layered structure)를 가지고, 상기 제2 부분은, 상기 제1 표면부터 상기 제1 표면과 상기 제2 표면의 사이에 마련된 제1 레이어까지 상기 배선 층과 상기 제1 절연 층이 반복적으로 배치되는 제2 레이어 구조(a second layered structure), 및 상기 제1 레이어 위에서 상기 제2 표면까지 배치되고, 상기 제2 표면의 일부를 형성하는 제2 절연 층을 가지고, 적어도 하나의 안테나 패치가 상기 제2 절연 층 위에 또는 상기 제2 절연 층 내부에 배치되고, 상기 제2 레이어 구조 및 상기 제2 절연 층의 적어도 일부를 관통하고, 상기 적어도 하나의 안테나 패치와 상기 통신 회로를 전기적으로 연결하는 도전 라인이 형성되고, 상기 제1 절연 층은 제1 손실 탄젠트(loss tangent) 값을 가지고, 상기 제2 절연 층은 상기 제1 손실 탄젠트보다 작은 제2 손실 탄젠트의 값을 가질 수 있다.
또한, 본 문서에 개시되는 일 실시 예에 따른 안테나 구조는, 통신 회로, 및 회로 기판을 포함하고, 상기 회로 기판은, 제1 도전 층, 상기 제1 도전 층 아래에 배치된 제2 도전 층, 상기 제1 도전 층과 상기 제2 도전 층 사이에, 제1 유전 손실(dielectric loss)을 갖는 제1 유전체를 포함하는 제1 절연 층, 지정된 영역에 적어도 하나의 안테나 및 상기 안테나와 적어도 하나의 배선을 통해 전기적으로 연결된 상기 통신 회로가 배치되고, 상기 제2 도전 층 아래에 배치된 제3 도전 층, 및 상기 제2 도전 층 및 상기 제3 도전 층의 상기 지정된 영역 사이에, 상기 제1 유전 손실 보다 낮은 제2 유전 손실을 갖는 제2 유전체가 형성된 제2 절연 층을 포함할 수 있다.
또한, 본 문서에 개시되는 일 실시 예에 따른 전자 장치는, 안테나 구조, 및 상기 안테나 구조와 연결 배선을 통해 연결되는 IFIC를 포함하고, 상기 안테나 구조는, PCB, 상기 PCB의 일 측과 연결된 FPCB, 및 상기 FPCB의 표면에 배치된 적어도 하나의 RF 배선을 포함하고, 상기 FPCB는, 적어도 하나의 배선 층, 상기 적어도 하나의 배선 층 사이에 배치된 제1 연성 층, 및 상기 적어도 하나의 배선 층 사이에 배치된 제2 연성 층을 포함하고, 상기 제1 연성 층은 제1 손실 탄젠트 값을 가지고, 상기 제2 연성 층은 상기 제1 손실 탄젠트보다 작은 제2 손실 탄젠트의 값을 가질 수 있다.
본 문서에 개시되는 실시 예들에 따르면, 절연 층의 손실 탄젠트 값을 감소시키는 경우, 절연 층에서 발생하는 RF 신호의 손실을 감소시킬 수 있다. 이에 따라, 안테나 구조에서 RF 신호의 손실이 감소하여 효율적으로 RF 신호를 전송할 수 있다.
또한, 손실 탄젠트 값이 낮은 유전체를 안테나 구조, PCB, 또는 FPCB에 적용하는 경우, 안테나 구조, PCB, 또는 FPCB에서의 신호 감쇄를 최소화할 수 있다. 특히, 전자 장치의 안테나 구조에서 높은 주파수 대역을 이용할수록 RF 신호의 손실 특성이 개선되는 비율이 증가할 수 있다. 이에 따라, 안테나 구조를 높은 주파수 대역에서 사용할 수 있어, 안테나 구조의 주파수 대역의 폭이 증가할 수 있다.
이 외에, 본 문서를 통해 직접적 또는 간접적으로 파악되는 다양한 효과들이 제공될 수 있다.
도 1은 다양한 실시 예에 따른 네트워크 환경 내의 전자 장치의 블록도이다.
도 2는 일 실시 예에 따른 5G 통신을 지원하는 전자 장치를 나타낸 도면들이다.
도 3a 및 도 3b는 일 실시 예에 따른 안테나 구조 및 RFIC를 나타낸 도면들이다.
도 4는 일 실시 예에 따른 안테나 구조 및 RFIC를 제조하는 과정을 나타낸 흐름도이다.
도 5a 내지 도 5d는 일 실시 예에 따른 안테나 구조의 PCB를 나타낸 도면들이다.
도 6a 및 도 6b는 일 실시 예에 따른 안테나 구조의 PCB 및 FPCB를 나타낸 도면들이다.
도 7은 일 실시 예에 따른 FPCB를 나타낸 도면이다.
도 8은 일 실시 예에 따른 주파수에 따른 제1 절연 층 및 제2 절연 층의 S-파라미터 값들을 나타낸 그래프이다.
도 9a는 일 실시 예에 따른 메인 보드, 통신 모듈들, 및 FPCB들을 포함하는 전자 장치를 나타낸 도면이다.
도 9b는 다른 실시 예에 따른 메인 보드 및 통신 모듈들을 포함하는 전자 장치를 나타낸 도면이다.
도 10은 일 실시 예에 따른 주파수에 따른 제1 절연 층 및 제2 절연 층을 적용한 안테나 구조의 효율을 나타낸 그래프이다.
도 11은 일 실시 예에 따른 전자 장치의 안테나 클립, IFIC(inter frequency integrated circuit), 및 RF 배선 구간의 연결 배선을 나타낸 도면이다.
도 12는 일 실시 예에 따른 RF 배선 구간을 나타낸 도면이다.
도 13은 일 실시 예에 따른 주파수에 따른 제1 절연 층 및 제2 절연 층을 적용한 RF 배선 구간의 S-파라미터 값들을 나타낸 그래프이다.
도 14는 일 실시 예에 따른 전자 장치의 안테나 구조에 제2 절연 층을 적용한 구조를 나타낸 도면이다.
도면의 설명과 관련하여, 동일 또는 유사한 구성요소에 대해서는 동일 또는 유사한 참조 부호가 사용될 수 있다.
이하, 본 발명의 다양한 실시 예가 첨부된 도면을 참조하여 기재된다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 실시 예의 다양한 변경(modification), 균등물(equivalent), 및/또는 대체물(alternative)을 포함하는 것으로 이해되어야 한다.
도 1은, 다양한 실시 예들에 따른, 네트워크 환경(100) 내의 전자 장치(101)의 블록도이다. 도 1을 참조하면, 네트워크 환경(100)에서 전자 장치(101)는 제1 네트워크(198)(예: 근거리 무선 통신 네트워크)를 통하여 전자 장치(102)와 통신하거나, 또는 제2 네트워크(199)(예: 원거리 무선 통신 네트워크)를 통하여 전자 장치(104) 또는 서버(108)와 통신할 수 있다. 일 실시 예에 따르면, 전자 장치(101)는 서버(108)를 통하여 전자 장치(2104)와 통신할 수 있다. 일 실시 예에 따르면, 전자 장치(101)는 프로세서(120), 메모리(130), 입력 장치(150), 음향 출력 장치(155), 표시 장치(160), 오디오 모듈(170), 센서 모듈(176), 인터페이스(177), 햅틱 모듈(179), 카메라 모듈(180), 전력 관리 모듈(188), 배터리(189), 통신 모듈(190), 가입자 식별 모듈(196), 또는 안테나 모듈(197)을 포함할 수 있다. 어떤 실시 예에서는, 전자 장치(101)에는, 이 구성요소들 중 적어도 하나(예: 표시 장치(160) 또는 카메라 모듈(180))가 생략되거나, 하나 이상의 다른 구성 요소가 추가될 수 있다. 어떤 실시 예에서는, 이 구성요소들 중 일부들은 하나의 통합된 회로로 구현될 수 있다. 예를 들면, 센서 모듈(176)(예: 지문 센서, 홍채 센서, 또는 조도 센서)은 표시 장치(160)(예: 디스플레이)에 임베디드된 채 구현될 수 있다
프로세서(120)는, 예를 들면, 소프트웨어(예: 프로그램(140))를 실행하여 프로세서(120)에 연결된 전자 장치(101)의 적어도 하나의 다른 구성요소(예: 하드웨어 또는 소프트웨어 구성요소)을 제어할 수 있고, 다양한 데이터 처리 또는 연산을 수행할 수 있다. 일 실시 예에 따르면, 데이터 처리 또는 연산의 적어도 일부로서, 프로세서(120)는 다른 구성요소(예: 센서 모듈(176) 또는 통신 모듈(190))로부터 수신된 명령 또는 데이터를 휘발성 메모리(132)에 로드하고, 휘발성 메모리(132)에 저장된 명령 또는 데이터를 처리하고, 결과 데이터를 비 휘발성 메모리(134)에 저장할 수 있다. 일 실시 예에 따르면, 프로세서(120)는 메인 프로세서(121)(예: 중앙 처리 장치 또는 어플리케이션 프로세서), 및 이와는 독립적으로 또는 함께 운영 가능한 보조 프로세서(123)(예: 그래픽 처리 장치, 이미지 시그널 프로세서, 센서 허브 프로세서, 또는 커뮤니케이션 프로세서)를 포함할 수 있다. 추가적으로 또는 대체적으로, 보조 프로세서(123)은 메인 프로세서(121)보다 저전력을 사용하거나, 또는 지정된 기능에 특화되도록 설정될 수 있다. 보조 프로세서(123)는 메인 프로세서(121)와 별개로, 또는 그 일부로서 구현될 수 있다.
보조 프로세서(123)는, 예를 들면, 메인 프로세서(121)가 인액티브(inactive)(예: 슬립(sleep)) 상태에 있는 동안 메인 프로세서(121)를 대신하여, 또는 메인 프로세서(121)가 액티브(예: 어플리케이션 실행) 상태에 있는 동안 메인 프로세서(121)와 함께, 전자 장치(101)의 구성요소들 중 적어도 하나의 구성요소(예: 표시 장치(160), 센서 모듈(176), 또는 통신 모듈(190))와 관련된 기능 또는 상태들의 적어도 일부를 제어할 수 있다. 일 실시 예에 따르면, 보조 프로세서(123)(예: 이미지 시그널 프로세서 또는 커뮤니케이션 프로세서)는 기능적으로 관련 있는 다른 구성 요소(예: 카메라 모듈(180) 또는 통신 모듈(190))의 일부로서 구현될 수 있다.
메모리(130)는, 전자 장치(101)의 적어도 하나의 구성요소(예: 프로세서(120) 또는 센서모듈(176))에 의해 사용되는 다양한 데이터를 저장할 수 있다. 데이터는, 예를 들어, 소프트웨어(예: 프로그램(140)) 및, 이와 관련된 명령에 대한 입력 데이터 또는 출력 데이터를 포함할 수 있다. 메모리(130)는, 휘발성 메모리(132) 또는 비 휘발성 메모리(134)를 포함할 수 있다.
프로그램(140)은 메모리(130)에 소프트웨어로서 저장될 수 있으며, 예를 들면, 운영 체제(142), 미들 웨어(144) 또는 어플리케이션(146)을 포함할 수 있다.
입력 장치(150)는, 전자 장치(101)의 구성요소(예: 프로세서(120))에 사용될 명령 또는 데이터를 전자 장치(101)의 외부(예: 사용자)로부터 수신할 수 있다. 입력 장치(150)는, 예를 들면, 마이크, 마우스, 또는 키보드를 포함할 수 있다.
음향 출력 장치(155)는 음향 신호를 전자 장치(101)의 외부로 출력할 수 있다. 음향 출력 장치(155)는, 예를 들면, 스피커 또는 리시버를 포함할 수 있다. 스피커는 멀티미디어 재생 또는 녹음 재생과 같이 일반적인 용도로 사용될 수 있고, 리시버는 착신 전화를 수신하기 위해 사용될 수 있다. 일 실시 예에 따르면, 리시버는 스피커와 별개로, 또는 그 일부로서 구현될 수 있다.
표시 장치(160)는 전자 장치(101)의 외부(예: 사용자)로 정보를 시각적으로 제공할 수 있다. 표시 장치(160)는, 예를 들면, 디스플레이, 홀로그램 장치, 또는 프로젝터(projector) 및 해당 장치를 제어하기 위한 제어 회로를 포함할 수 있다. 일 실시 예에 따르면, 표시 장치(160)는 터치를 감지하도록 설정된 터치 회로(touch circuitry), 또는 상기 터치에 의해 발생되는 힘의 세기를 측정하도록 설정된 센서 회로(예: 압력 센서)를 포함할 수 있다.
오디오 모듈(170)은 소리를 전기 신호로 변환시키거나, 반대로 전기 신호를 소리로 변환시킬 수 있다. 일 실시 예에 따르면, 오디오 모듈(170)은, 입력 장치(150)를 통해 소리를 획득하거나, 음향 출력 장치(155), 또는 전자 장치(101)와 직접 또는 무선으로 연결된 외부 전자 장치(예: 전자 장치(102))(예: 스피커 또는 헤드폰))를 통해 소리를 출력할 수 있다.
센서 모듈(176)은 전자 장치(101)의 작동 상태(예: 전력 또는 온도), 또는 외부의 환경 상태(예: 사용자 상태)를 감지하고, 감지된 상태에 대응하는 전기 신호 또는 데이터 값을 생성할 수 있다. 일 실시 예에 따르면, 센서 모듈(176)은, 예를 들면, 제스처 센서, 자이로 센서, 기압 센서, 마그네틱 센서, 가속도 센서, 그립 센서, 근접 센서, 컬러 센서, IR(infrared) 센서, 생체 센서, 온도 센서, 습도 센서, 또는 조도 센서를 포함할 수 있다.
인터페이스(177)는 전자 장치(101)가 외부 전자 장치(예: 전자 장치(102))와 직접 또는 무선으로 연결되기 위해 사용될 수 있는 하나 이상의 지정된 프로토콜들을 지원할 수 있다. 일 실시 예에 따르면, 인터페이스(177)는, 예를 들면, HDMI(high definition multimedia interface), USB(universal serial bus) 인터페이스, SD카드 인터페이스, 또는 오디오 인터페이스를 포함할 수 있다.
연결 단자(178)는, 그를 통해서 전자 장치(101)가 외부 전자 장치(예: 전자 장치(102))와 물리적으로 연결될 수 있는 커넥터를 포함할 수 있다. 일 실시 예에 따르면, 연결 단자(178)는, 예를 들면, HDMI 커넥터, USB 커넥터, SD 카드 커넥터, 또는 오디오 커넥터(예: 헤드폰 커넥터)를 포함할 수 있다.
햅틱 모듈(179)은 전기적 신호를 사용자가 촉각 또는 운동 감각을 통해서 인지할 수 있는 기계적인 자극(예: 진동 또는 움직임) 또는 전기적인 자극으로 변환할 수 있다. 일 실시 예에 따르면, 햅틱 모듈(179)은, 예를 들면, 모터, 압전 소자, 또는 전기 자극 장치를 포함할 수 있다.
카메라 모듈(180)은 정지 영상 및 동영상을 촬영할 수 있다. 일 실시 예에 따르면, 카메라 모듈(180)은 하나 이상의 렌즈들, 이미지 센서들, 이미지 시그널 프로세서들, 또는 플래시들을 포함할 수 있다.
전력 관리 모듈(188)은 전자 장치(101)에 공급되는 전력을 관리할 수 있다. 일 실시 예에 따르면, 전력 관리 모듈(188)은, 예를 들면, PMIC(power management integrated circuit)의 적어도 일부로서 구현될 수 있다.
배터리(189)는 전자 장치(101)의 적어도 하나의 구성 요소에 전력을 공급할 수 있다. 일 실시 예에 따르면, 배터리(189)는, 예를 들면, 재충전 불가능한 1차 전지, 재충전 가능한 2차 전지 또는 연료 전지를 포함할 수 있다.
통신 모듈(190)은 전자 장치(101)와 외부 전자 장치(예: 전자 장치(102), 전자 장치(104), 또는 서버(108))간의 직접(예: 유선) 통신 채널 또는 무선 통신 채널의 수립, 및 수립된 통신 채널을 통한 통신 수행을 지원할 수 있다. 통신 모듈(190)은 프로세서(120)(예: 어플리케이션 프로세서)와 독립적으로 운영되고, 직접(예: 유선) 통신 또는 무선 통신을 지원하는 하나 이상의 커뮤니케이션 프로세서를 포함할 수 있다. 일 실시 예에 따르면, 통신 모듈(190)은 무선 통신 모듈(192)(예: 셀룰러 통신 모듈, 근거리 무선 통신 모듈, 또는 GNSS(global navigation satellite system) 통신 모듈) 또는 유선 통신 모듈(194)(예: LAN(local area network) 통신 모듈, 또는 전력선 통신 모듈)을 포함할 수 있다. 이들 통신 모듈 중 해당하는 통신 모듈은 제1 네트워크(198)(예: 블루투스, WiFi direct 또는 IrDA(infrared data association) 같은 근거리 통신 네트워크) 또는 제2 네트워크(199)(예: 셀룰러 네트워크, 인터넷, 또는 컴퓨터 네트워크(예: LAN 또는 WAN)와 같은 원거리 통신 네트워크)를 통하여 외부 전자 장치와 통신할 수 있다. 이런 여러 종류의 통신 모듈들은 하나의 구성 요소(예: 단일 칩)으로 통합되거나, 또는 서로 별도의 복수의 구성 요소들(예: 복수 칩들)로 구현될 수 있다. 무선 통신 모듈(192)은 가입자 식별 모듈(196)에 저장된 가입자 정보(예: 국제 모바일 가입자 식별자(IMSI))를 이용하여 제1 네트워크(198) 또는 제2 네트워크(199)와 같은 통신 네트워크 내에서 전자 장치(101)를 확인 및 인증할 수 있다.
안테나 모듈(197)은 신호 또는 전력을 외부(예: 외부 전자 장치)로 송신하거나 외부로부터 수신할 수 있다. 일 실시 예에 따르면, 안테나 모듈(197)은 하나 이상의 안테나들을 포함할 수 있고, 이로부터, 제1 네트워크(198) 또는 제2 네트워크(199)와 같은 통신 네트워크에서 사용되는 통신 방식에 적합한 적어도 하나의 안테나가, 예를 들면, 통신 모듈(190)에 의하여 선택될 수 있다. 신호 또는 전력은 상기 선택된 적어도 하나의 안테나를 통하여 통신 모듈(190)과 외부 전자 장치 간에 송신되거나 수신될 수 있다.
상기 구성요소들 중 적어도 일부는 주변 기기들간 통신 방식(예: 버스, GPIO(general purpose input and output), SPI(serial peripheral interface), 또는 MIPI(mobile industry processor interface))를 통해 서로 연결되고 신호(예: 명령 또는 데이터)를 상호간에 교환할 수 있다.
일 실시 예에 따르면, 명령 또는 데이터는 제2 네트워크(199)에 연결된 서버(108)를 통해서 전자 장치(101)와 외부의 전자 장치(104) 간에 송신 또는 수신될 수 있다. 전자 장치(102, 104) 각각은 전자 장치(101)와 동일한 또는 다른 종류의 장치일 수 있다. 일 실시 예에 따르면, 전자 장치(101)에서 실행되는 동작들의 전부 또는 일부는 외부 전자 장치들(102, 104, or 108) 중 하나 이상의 외부 장치들에서 실행될 수 있다. 예를 들면, 전자 장치(101)가 어떤 기능이나 서비스를 자동으로, 또는 사용자 또는 다른 장치로부터의 요청에 반응하여 수행해야 할 경우에, 전자 장치(101)는 기능 또는 서비스를 자체적으로 실행시키는 대신에 또는 추가적으로, 하나 이상의 외부 전자 장치들에게 그 기능 또는 그 서비스의 적어도 일부를 수행하라고 요청할 수 있다. 상기 요청을 수신한 하나 이상의 외부 전자 장치들은 요청된 기능 또는 서비스의 적어도 일부, 또는 상기 요청과 관련된 추가 기능 또는 서비스를 실행하고, 그 실행의 결과를 전자 장치(2101)로 전달할 수 있다. 전자 장치(101)는 상기 결과를, 그대로 또는 추가적으로 처리하여, 상기 요청에 대한 응답의 적어도 일부로서 제공할 수 있다. 이를 위하여, 예를 들면, 클라우드 컴퓨팅, 분산 컴퓨팅, 또는 클라이언트-서버 컴퓨팅 기술이 이용될 수 있다.
도 2는 일 실시 예에 따른 5G 통신을 지원하는 전자 장치(101)를 나타낸 도면들이다.
일 실시 예에서, 도 2의 전자 장치(101)(예: 도 1의 전자 장치(101))는 커버(210), 프로세서(120)(예: 도 1의 프로세서(120)), 회로 기판들(221~224), 및 회로 기판들 각각에 대응하는 통신 회로들(231~234)(예: 도 1의 통신 모듈(190))을 포함할 수 있다.
일 실시 예에서, 커버(210)는 전자 장치(101)의 다른 구성요소들을 보호할 수 있다. 커버(210)는 전자 장치(101)의 전면, 후면, 및 측면을 형성할 수 있다. 예를 들어, 커버(210)는 전면 플레이트(front plate), 전면 플레이트와 반대 방향을 향하는(facing away) 후면 플레이트(rear plate), 및 후면 플레이트에 부착되거나 후면 플레이트와 일체로 형성되고, 전면 플레이트와 후면 플레이트 사이의 공간을 둘러싸는 측면 부재(예: 메탈 프레임)를 포함할 수 있다. 커버(210)는 X축 및 Y축이 이루는 평면인 XY평면과 평행하게 배치될 수 있다.
일 실시 예에서, 프로세서(120)는 CPU(central processing unit, 중앙 처리 장치), AP(application processor, 어플리케이션 프로세서), GPU(graphic processing unit, 그래픽 처리 장치), 및 카메라의 ISP(image signal processor, 이미지 신호 프로세서) 중 적어도 하나를 포함할 수 있다. 일 실시 예에 따르면, 프로세서(120)는 SoC(system on chip) 또는 SiP(system in package)으로 구현될 수 있다.
일 실시 예에서, 전자 장치(101)는 회로 기판들(221~224)을 포함할 수 있다. 회로 기판들(221~224)은 커버(210)의 내부에 배치될 수 있다. 예를 들어, 커버(210)의 내부에는 제1 회로 기판(221), 제2 회로 기판(222), 제3 회로 기판(223), 및 제4 회로 기판(224)이 배치될 수 있다. 회로 기판들(221~224)은 PCB(printed circuit board) 또는 FPCB(flexible printed circuit board)일 수 있다. 회로 기판들(221~224)은 RF(radio frequency) 신호를 송수신하는 안테나를 포함할 수 있다.
일 실시 예에서, 도 2에 도시된 회로 기판들(221~224)의 위치 및 개수는 예시적일 수 있다. 회로 기판들(221~224)은 전자 장치(101)의 일 측 가장자리 영역 상에 배치될 수 있다. 그러나 이에 한정되지 않으며, 회로 기판들(221~224)은 전자 장치(101)의 내부에 배치될 수 있다. 또한, 회로 기판들(221~224)은 4개 이상 또는 4개 미만 배치될 수 있다.
일 실시 예에서, 도 2와 같이 회로 기판들(221~224) 각각에 대응하는 통신 회로들(231~234)은 회로 기판들(221~224)의 제1 표면에 위치할 수 있다. 회로 기판들(221~224) 각각의 제1 표면에 통신 회로들(231~234)이 일대일 대응하도록 위치할 수 있다. 통신 회로들(231~234)은 RFIC(radio frequency integrated circuit, 무선 주파수 집적 회로)일 수 있다. 제1 표면은 회로 기판들(221~224)의 Z축 방향에 마련된 일면일 수 있다. 예를 들어, 제1 표면은 Z축 방향을 기준으로 회로 기판들(221~224)의 하부 면일 수 있다. 그러나 이에 한정되지 않고, 통신 회로들(231~234) 각각은 배선을 통해 회로 기판들(221~224)과 연결될 수도 있다.
일 실시 예에서, 회로 기판들(221~224)에 포함된 안테나는 회로 기판들(221~224)의 제2 표면에 위치할 수 있다. 안테나는 회로 기판들(221~224)의 적어도 일부 영역 상에 형성될 수 있다.
일 실시 예에서, 프로세서(120)는 BP(band processor)를 더 포함할 수 있다. BP는 프로세서(120)와 하나의 모듈을 형성할 수 있다. 예를 들어, BP는 프로세서(120)와 통합적으로 형성(integrately formed)될 수 있다. 또 다른 예를 들어, BP는 하나의 칩 내에 배치되거나, 또는 독립된 칩 형태로 형성될 수 있다. 일 실시 예에 따르면, 프로세서(120)와 적어도 하나의 BP(예: 제1 BP)는 하나의 칩(SoC chip)내에 통합적으로 형성되고, 다른 BP(예: 제2 BP)는 독립된 칩으로 형성될 수 있다.
일 실시 예에서, 통신 회로들(231~234)은 BP를 더 포함할 수 있다. 전자 장치(101)는 BP와 프로세서(120) 사이에 칩(chip) 간의 통신을 지원하기 위한 하나 이상의 인터페이스를 더 포함할 수 있다. 예를 들어, 프로세서(120)와 BP는 칩 간 인터페이스(inter processor communication channel)를 사용하여 데이터를 송수신할 수 있다.
일 실시 예에서, 제1 BP 또는 제2 BP는 다른 개체들과 통신을 수행하기 위한 인터페이스를 제공할 수 있다. 제1 BP는, 예를 들어, 제1 네트워크(예: 도 1의 제1 네트워크(198))에 대한 무선 통신을 지원할 수 있다. 제2 BP는, 예를 들어, 제2 네트워크(예: 도 1의 제2 네트워크(199))에 대한 무선 통신을 지원할 수 있다.
일 실시 예에서, 제1 네트워크는 4G(4th generation) 네트워크를 포함할 수 있다. 제2 네트워크는 5G(5th generation) 네트워크를 포함할 수 있다. 4G 네트워크는 예를 들어, 3GPP에서 규정되는 LTE(long term evolution) 프로토콜을 지원할 수 있다. 4G 네트워크는 약 850㎒에서 약 10㎒의 주파수 밴드(frequency band)를 지원하고, 약 1.8㎓에서 약 10㎒의 주파수 밴드를 지원할 수 있다. 5G 네트워크는 예를 들어, 3GPP에서 규정되는 NR(new radio) 프로토콜을 지원할 수 있다. 5G 네트워크는 약 3.5㎓에서 약 300㎒의 주파수 밴드를 지원하고, 약 28㎓에서 약 1㎓의 주파수 밴드를 지원할 수 있다.
도 3a는 일 실시 예에 따른 안테나 구조(300a) 및 RFIC(360)를 나타낸 도면이다. 도 3b는 다른 실시 예에 따른 안테나 구조(300b) 및 RFIC(360)를 나타낸 도면이다. 도 3a 및 도 3b의 안테나 구조(300a, 300b)는 도 2의 안테나를 포함하는 회로 기판들(221~224) 중 어느 하나의 회로 기판과 실질적으로 동일한 역할 및 기능을 수행할 수 있다. 도 3a 및 도 3b의 RFIC(360)는 도 2의 통신 회로들(231~234) 중 어느 하나의 통신 회로와 실질적으로 동일한 역할 및 기능을 수행할 수 있다. 다양한 실시 예들에 따른 안테나 구조(300a, 300b)는 제1 부분(a first portion)(301) 및 제2 부분(a second portion)(302)을 포함할 수 있다.
일 실시 예에서, 제1 부분(301)은 안테나 구조(300a, 300b)의 제1 표면부터 제1 표면에 대향하는 제2 표면까지 배선 층(312, 314, 316, 318)과 제1 절연 층(311, 313, 315, 317, 319)이 반복적으로(alternatively) 배치되는 제1 레이어 구조(a first layered structure)(310)를 가질 수 있다. 제1 표면은 Z축 방향을 기준으로 안테나 구조(300a, 300b)의 하부 면일 수 있다. 제2 표면은 Z축 방향을 기준으로 안테나 구조(300a, 300b)의 상부 면일 수 있다.
일 실시 예에서, 제1 레이어 구조(310)에서는 배선 층(312, 314, 316, 318)과 제1 절연 층(311, 313, 315, 317, 319)이 교대로 적층될 수 있다. 도 3a 및 도 3b에 도시된 바와 같이, 5층의 제1 절연 층(311, 313, 315, 317, 319)과 4층의 배선 층(312, 314, 316, 318)이 교대로 적층될 수 있다. 그러나 이에 한정되지 않으며, 제1 레이어 구조(310)를 이루는 배선 층(312, 314, 316, 318) 및 제1 절연 층(311, 313, 315, 317, 319)의 개수는 다양할 수 있다.
일 실시 예에서, 배선 층(312, 314, 316, 318)은 적어도 하나의 도전 라인을 포함할 수 있다. 적어도 하나의 도전 라인은 배선 층(312, 314, 316, 318)의 표면을 따라 XY 평면 상에 형성될 수 있다. 적어도 하나의 도전 라인은 배선 층(312, 314, 316, 318)의 내부에 형성될 수 있다. 적어도 하나의 도전 라인은 배선 층(312, 314, 316, 318) 내에서 생성한 다양한 신호들 및 전압들을 다른 배선 층(312, 314, 316, 318)으로 전달할 수 있다. 적어도 하나의 도전 라인은 금속(예: 구리 또는 은)으로 이루어질 수 있다.
일 실시 예에서, 도 3a와 같이 제2 부분(302)은 제2 레이어 구조(a second layered structure)(320), 제2 절연 층(330), 적어도 하나의 안테나 패치(341, 342), 및 도전 라인(351, 352)을 포함할 수 있다. 다른 실시 예에서, 도 3b와 같이 제2 부분(302)은 제2 레이어 구조(320), 제2 절연 층(330), 적어도 하나의 안테나 패치(343~346), 및 도전 라인(353, 354)을 포함할 수 있다.
일 실시 예에서, 제2 레이어 구조(320) 내부에는 제1 표면(예: Z축을 기준으로 안테나 구조(221)의 하부 면)부터 제1 레이어까지 배선 층(312, 314)과 제1 절연 층(311, 313, 315)이 반복적으로 배치될 수 있다. 제2 레이어 구조(320)는 제1 레이어 구조(310) 중 제1 레이어(315)의 하부 부분과 동일한 적층 구조로 형성될 수 있다. 제1 레이어는 제1 표면과 제2 표면(예: Z축을 기준으로 안테나 구조(221)의 상부 면) 사이의 층일 수 있다. 예를 들어, 도 3a 및 도 3b에서 제1 레이어는 Z축을 기준으로 중간 층에 배치된 제1 절연 층(315)일 수 있다.
일 실시 예에서, 제1 레이어 구조(310)의 제1 표면부터 제1 레이어(315)까지의 구조와 제2 레이어 구조(320)는 동일한 적층 구조를 가질 수 있다. 제1 표면부터 제1 레이어(315)까지의 제1 레이어 구조(310) 및 제2 레이어 구조(320)는 배선 층(312, 314)과 제1 절연 층(311, 313, 315)이 배치된 구조가 동일할 수 있다. 이에 따라, 제1 표면부터 제1 레이어(315)까지 제1 레이어 구조(310) 및 제2 레이어 구조(320)를 동시에 형성할 수 있다.
일 실시 예에서, 제2 절연 층(330)은 제1 레이어(315) 위에서 제2 표면까지 배치되고, 제2 표면의 일부를 형성할 수 있다. 제2 절연 층(330)의 상부 면의 높이는 제1 레이어 구조(310)의 상부 면의 높이보다 낮을 수 있다. 그러나 이에 한정되지 않고, 제2 절연 층(330)의 상부 면의 높이는 제1 레이어 구조(310)의 상부 면의 높이와 같거나 상부 면의 높이보다 높을 수 있다.
일 실시 예에서, 도 3a와 같이 적어도 하나의 안테나 패치(341, 342)는 제2 절연 층(330) 위에 배치될 수 있다. 예를 들어, 적어도 하나의 안테나 패치(341, 342)는 제2 절연 층(330)의 제2 표면 상에 배치될 수 있다. 이 경우, 제2 절연 층(330)은 제2 레이어 구조(320)의 상부 면에서 적어도 하나의 안테나 패치(341, 342)의 하부 면까지 단일층으로 형성될 수 있다. 적어도 하나의 안테나 패치(341, 342)의 개수는 2개보다 많거나 적을 수 있다. 적어도 하나의 안테나 패치(341, 342)의 형태는 사각형 또는 원형일 수 있다. 적어도 하나의 안테나 패치(341, 342)는 RFIC(360)와 전기적으로 연결되어 RF 신호를 송수신할 수 있다.
일 실시 예에서, 제2 절연 층(330)의 상부 면의 높이는 제1 레이어 구조(310)의 상부 면의 높이 이하일 수 있다. 이에 따라, 적어도 하나의 안테나 패치(341, 342)를 제2 절연 층(330) 위에 배치하더라도, 적어도 하나의 안테나 패치(341, 342)에 의하여 커버(210)의 상부 면이 돌출되는 것을 방지할 수 있다.
일 실시 예에서, 도 3b와 같이 적어도 하나의 안테나 패치(343~346)는 제2 절연 층(330)의 표면 중 적어도 일부 및 제2 절연 층(330) 내부에 배치될 수 있다. 예를 들어, 적어도 하나의 안테나 패치(343~346) 중 제1 안테나 패치(343, 344)는 제2 절연 층(330)의 상부인 제2 표면 상에 배치되어 RF 신호를 송수신할 수 있다. 또한, 적어도 하나의 안테나 패치(343~346) 중 제2 안테나 패치(345, 346)는 제2 절연 층(330)의 내부에 배치되어 RFIC(360)와 전기적으로 연결될 수 있다. 제1 안테나 패치(343~344)와 제2 안테나 패치(345~346)는 커플링(coupling)될 수 있다.
일 실시 예에서, 적어도 하나의 안테나 패치(341~346)는 다양한 종류의 안테나로 대체될 수 있다. 예를 들어, 적어도 하나의 안테나 패치(341~346)는 패치(patch) 안테나, 단축형 패치(shorted patch), 다이폴(dipole), 루프(loop), 또는 슬롯(slot) 안테나로 대체될 수 있다.
일 실시 예에서, 도전 라인(351~354)은 제2 레이어 구조(320)의 적어도 일부를 관통할 수 있다. 도전 라인(351~354)은 제2 레이어 구조(320)의 제1 절연 층(311, 313, 315)을 관통할 수 있다. 도전 라인(351~354)은 제2 레이어 구조(320)의 배선 층(312, 314)과 연결될 수 있다. 예를 들어, 도전 라인(351~354)은 제2 레이어 구조(320)의 배선 층(312, 314) 중 적어도 일부 영역이 고립(isolation)되어 RFIC(360)와 연결될 수 있다. 다른 예를 들어, 도전 라인(351~354)은 제2 레이어 구조(320)의 배선 층(312, 314)에 포함된 적어도 하나의 도전 라인과 연결될 수 있다.
일 실시 예에서, 도 3a와 같이 도전 라인(351, 352)은 제2 절연 층(330) 전체를 관통할 수 있다. 적어도 하나의 안테나 패치(341, 342)가 제2 절연 층(330) 위에 배치된 경우, 도전 라인(351, 352)은 적어도 하나의 안테나 패치(341, 342)의 하부 면과 연결될 수 있다. 제2 절연 층(330)에 형성된 도전 라인(351, 352)은 적어도 하나의 안테나 패치(341, 342)의 하부 면으로부터 제1 레이어(315)까지 형성될 수 있다. 도전 라인(351, 352)은 제2 절연층(330)을 제1 레이어(315)부터 제2 표면까지 관통할 수 있다.
일 실시 예에서, 도 3b와 같이 도전 라인(353, 354)은 제2 절연 층(330)의 일부를 관통할 수 있다. 제2 안테나 패치(345, 346)가 제2 절연 층(330)의 내부에 배치된 경우, 도전 라인(353, 354)은 제2 안테나 패치(345, 346)의 하부 면과 연결될 수 있다. 제2 절연 층(330)에 형성된 도전 라인(353, 354)은 제2 안테나 패치(345, 346)의 하부 면으로부터 제1 레이어(315)까지 형성될 수 있다. 도전 라인(353, 354)은 제2 절연층(330)을 제1 레이어(315)부터 제2 안테나 패치(345, 346)까지 관통할 수 있다.
일 실시 예에서, 도전 라인(351~354)은 적어도 하나의 안테나 패치(341, 342, 345, 346)와 RFIC(360)를 전기적으로 연결할 수 있다. 도전 라인(351~354)은 적어도 하나의 안테나 패치(341, 342, 345, 346)와 제2 레이어 구조(320)의 배선 층(312, 314)을 서로 연결할 수 있다. 도전 라인(351~354)은 제2 레이어 구조(320)의 배선 층(312, 314)을 서로 연결할 수 있다. 도전 라인(351~354)은 제2 레이어 구조(320)의 배선 층(312, 314)과 RFIC(360)를 서로 연결할 수 있다. 예를 들어, 도전 라인(351~354)은 배선 층(312, 314) 중 고립된 영역과 RFIC(360)를 서로 연결할 수 있다.
일 실시 예에서, 제1 절연 층(311, 313, 315, 317, 319)은 제1 손실 탄젠트(loss tangent, tanδ) 값을 가질 수 있다.
일 실시 예에서, 제2 절연 층(330)은 제1 손실 탄젠트보다 작은 제2 손실 탄젠트 값을 가질 수 있다. 제2 절연 층(330)을 제1 절연 층(311, 313, 315, 317, 319)보다 손실 탄젠트 값이 작은 저손실 탄젠트(low Df) 물질로 구성하는 경우, 제2 절연 층(330)에 의한 고주파의 RF 신호의 손실을 감소시킬 수 있다. 이에 따라, 적어도 하나의 안테나 패치(341~346)로부터 RFIC(360)로 RF 신호를 전달할 때 제2 절연층(330)의 손실 특성을 개선할 수 있다.
다양한 실시 예에 따르면, 전자 장치(101)에는 통신 회로(예: RFIC(360)) 및 회로 기판(예: 안테나 구조(300a, 300b))을 포함하고, 상기 회로 기판은, 적어도 하나의 안테나(예: 안테나 패치(341, 342))가 제1 영역(예: 제2 표면)에 형성된 제1 도전 층, 상기 적어도 하나의 안테나와 적어도 하나의 관통홀(via hole)(예: 도전 라인(351~354))을 통해 전기적으로 연결된 상기 통신 회로가 상기 제1 영역과 대면하는 제2 영역(예: 제1 표면)에 배치되고, 상기 제1 도전 층 아래에 배치된 제2 도전 층, 및 상기 제1 도전 층과 상기 제2 도전 층 사이에, 제1 유전 손실(dielectric loss)을 갖는 제1 유전체(예: 제1 절연 층(311, 313, 315)) 및 상기 제1 유전 손실 보다 낮은 제2 유전 손실을 갖는 제2 유전체(예: 제2 절연 층(330))를 포함하는 절연 층을 포함하고, 상기 제2 유전체는 상기 제1 영역과 상기 제2 영역 사이에 배치될 수 있다.
도 4는 일 실시 예에 따른 안테나 구조(300a, 300b) 및 RFIC(360)를 제조하는 과정을 나타낸 흐름도이다.
과정 401은 일 실시 예에 따른 안테나 구조(300a, 300b)의 제1 부분(301)에서 제1 레이어 구조(310)를 제1 레이어(315)까지 형성하면서 제2 부분(302)에서 제2 레이어 구조(320)를 형성하는 동작일 수 있다. 이에 따라, 과정 401에서는 제1 레이어 구조(310)의 적어도 일부 및 제2 레이어 구조(320)를 형성할 수 있다. 과정 401에서, 제1 부분(301)에는 제1 레이어 구조(310)의 제1 레이어(315)의 하부 부분까지 형성할 수 있다. 과정 401에서, 제2 부분(302)에는 제2 레이어 구조(320)를 이루는 제1 절연 층(311, 313, 315) 및 배선 층(312, 314)을 형성할 수 있다. 과정 401에서, 제1 절연 층(311, 313, 315) 및 배선 층(312, 314)은 교대로 적층될 수 있다.
일 실시 예에서, 제2 레이어 부분(320)의 제1 절연 층(311, 313, 315)에는 서로 다른 층에 배치된 배선 층(312, 314)을 연결할 수 있는 관통홀이 형성될 수 있다. 예를 들어, 관통홀은 제1 절연 층(311, 313, 315)의 지정된 부분을 Z축 방향으로 뚫은 비아(via) 홀일 수 있다.
일 실시 예에서, 도전성 라인(예: 도 3a의 도전 라인(351, 352) 또는 도 3b의 도전 라인(353, 354))은 관통홀의 내부에 형성될 수 있다. 예를 들어, 도전성 라인은 관통홀의 내부 벽에 금속을 도금하여 형성할 수 있다. 도전성 라인은 서로 다른 층에 배치된 배선 층(312, 314)을 전기적으로 연결할 수 있다.
과정 402는 일 실시 예에 따른 안테나 구조(300a, 300b)의 제2 부분(302)을 마스킹(masking)하고 제1 부분(301)에서 제1 레이어 구조(310)를 형성하는 동작일 수 있다. 과정 402에서는 제2 부분(302)을 마스킹한 상태에서 나머지 제1 레이어 구조(310)를 적층할 수 있다. 과정 402에서, 제1 부분(301)에는 제1 레이어(315) 위에 형성되는 제1 절연 층(317, 319) 및 배선 층(316, 318)이 교대로 적층될 수 있다. 과정 402에서, 제1 레이어 구조(310)는 제2 표면까지 형성될 수 있다. 과정 402에서, 마스킹을 수행하는 마스크가 커버하는 제2 부분(302)에서는 제1 절연 층(317, 319) 및 배선 층(316, 318)으로 이루어진 레이어 구조가 형성되지 않을 수 있다.
과정 403은 일 실시 예에 따른 안테나 구조(300a, 300b)의 마스크를 제거한 후 제2 부분(302)에 제2 절연 층(330)을 적층하는 동작일 수 있다. 과정 403에서는 제2 절연 층(330)은 제2 부분(302)에 형성될 수 있다. 과정 403에서, 제2 절연 층(330)은 제2 표면까지 형성될 수 있다.
과정 404는 일 실시 예에 따른 안테나 구조(300a, 300b)의 제2 절연 층(330)에 관통홀을 형성한 후 관통홀을 따라 도전 라인(351~354)을 형성하는 동작일 수 있다. 과정 404에서, 제2 절연 층(330)에는 제2 레이어 구조(320)와 연결될 수 있는 관통홀이 형성될 수 있다. 예를 들어, 관통홀은 제2 절연 층(330)의 지정된 부분을 Z축 방향으로 뚫은 비아(via) 홀일 수 있다.
과정 405는 일 실시 예에 따른 안테나 구조(300a, 300b)의 적어도 하나의 안테나 패치(341~346)를 형성하고, 별도로 생성한 RFIC(360)를 부착하는 동작일 수 있다. 과정 405에서, RFIC(360)는 안테나 구조(300a, 300b)의 제1 표면 상에 부착될 수 있다. 과정 405에서, 적어도 하나의 안테나 패치(341~346)는 안테나 구조(300a, 300b)의 제2 표면 상에 형성될 수 있다. 적어도 하나의 안테나 패치(341~346) 및 RFIC(360)는 SMD(surface mount device)로 형성될 수 있다. 적어도 하나의 안테나 패치(341~346) 및 RFIC(360)는 도전 라인(351~354)을 이용하여 전기적으로 연결될 수 있다.
도 5a 내지 도 5d는 일 실시 예에 따른 안테나 구조(500a~500d)의 PCB를 나타낸 도면들이다. 도 5a 내지 도 5d의 안테나 구조(500a~500d)는 도 2의 안테나 구조들(221~224) 중 어느 하나의 안테나 구조와 실질적으로 동일한 기능을 수행할 수 있다. PCB는 복수 개의 스택 업(stack up) 구조로 형성된 제1 레이어 구조(510)를 가질 수 있다. 제1 레이어 구조(510)는 배선 층(512, 514) 및 제1 절연 층(511, 513)을 포함할 수 있다.
일 실시 예에서, PCB는 통신 모듈(예: 도 1의 통신 모듈(190))로 수신된 RF 신호를 적어도 하나의 RF 배선을 이용하여 전달할 수 있다. PCB는 적어도 하나의 안테나(예: 도 3a의 안테나 패치(341, 342) 또는 도 3b의 안테나 패치(343~346))로부터 RF 신호를 전달받을 수 있다. PCB는 RFIC(예: 도 3a의 RFIC(360))에 RF 신호를 전달할 수 있다.
일 실시 예에서, PCB의 일 면에는 적어도 하나의 안테나가 배치되고, PCB의 반대측 면에는 RFIC가 배치될 수 있다. 예를 들어, PCB의 상부 면에는 적어도 하나의 안테나가 배치되고, PCB의 하부 면에는 RFIC가 위치할 수 있다. 그러나 이에 한정되지 않고, PCB는 전송 선로를 이용하여 RFIC와 연결될 수 있다. 전송 선로는 송신 및 수신 RF 신호(예: 밀리미터 웨이브(mm wave) 신호) 또는 IF(intermediate frequency) 신호를 전달할 수 있다.
일 실시 예에서, 도 5a와 같이 제2 절연 층(520)은 안테나 구조(500a)을 이루는 PCB의 전체 영역 상에서 단일한 층으로 형성될 수 있다. 제2 절연 층(520)은 제1 레이어 구조(510)의 내부 또는 제1 레이어 구조의 일면에 배치될 수 있다. 예를 들어, 제2 절연 층(520)은 제1 레이어 구조(510)의 상부에 배치될 수 있다.
일 실시 예에서, 도 5b와 같이 안테나 구조(500b)는 제1 부분(501) 및 제2 부분(502)을 포함할 수 있다. 제1 부분(501)의 제1 레이어 구조(510)는 제1 절연 층(511, 513, 515)과 배선 층(512, 514)이 교대로 배치된 구조일 수 있다. 제2 절연 층(530)은 제2 부분(502)에 배치될 수 있다. 제2 절연 층(530)은 제1 레이어 구조(510)의 제1 절연 층(511, 513, 515)과 동일한 층에 배치될 수 있다. 예를 들어, 제2 절연 층(530)은 제1 레이어 구조(510) 제1 절연 층(511, 513, 515) 중 상부에 배치된 제1 절연 층(515)과 동일한 층에 배치될 수 있다.
일 실시 예에서, 도 5c와 같이 안테나 구조(500c)의 제2 절연 층(530, 540, 550)은 제2 부분(502)에서 다층으로 형성될 수 있다. 제1 레이어 구조(510)는 제1 절연 층(511, 513, 515)과 배선 층(512, 514)이 교대로 배치된 구조일 수 있다. 제2 절연 층(530, 540, 550)은 제2 부분(502)에 배치될 수 있다. 제2 절연 층(530, 540, 550)은 제1 레이어 구조(510)의 제1 절연 층(511, 513, 515)과 동일한 층에 복수의 층으로 배치될 수 있다. 예를 들어, 제2 절연 층(530, 540, 550)은 제2 부분(502)에서 제1 레이어 구조(510)의 제1 절연 층(511, 513, 515)과 동일한 층에 모두 배치될 수 있다.
일 실시 예에서, 제1 절연 층(511, 513, 515)을 이루는 유전 물질의 손실 탄젠트 값인 제1 손실 탄젠트 값은 0.02 이상 0.03 이하일 수 있다. 예를 들어, 제1 손실 탄젠트 값은 약 0.03일 수 있다. 제2 절연 층(520, 530, 540, 550)을 이루는 유전 물질의 손실 탄젠트 값인 제2 손실 탄젠트 값은 0.001 이상 0.01 이하일 수 있다. 예를 들어, 제2 손실 탄젠트 값은 약 0.002일 수 있다.
일 실시 예에서, 탄젠트 함수는 0 이상 0.03 이하의 값을 입력하는 경우 실질적으로 입력 값과 동일한 값을 출력하므로, 제1 손실 탄젠트 값 및 제2 손실 탄젠트 값을 이용하여 제1 절연 층(511, 513, 515) 및 제2 절연 층(330)을 이루는 유전 물질의 복소 유전 상수의 허수부 대비 실수부의 비율을 용이하게 산출할 수 있다. 제1 손실 탄젠트 값 및 제2 손실 탄젠트 값은 제1 절연 층(511, 513, 515) 및 제2 절연 층(520, 530, 540, 550)을 이루는 유전 물질의 복소 유전 상수의 실수부가 감소하거나 허수부가 증가할수록 감소할 수 있다. 특히, 유전 물질의 복소 유전 상수의 실수부를 감소시키는 경우, 유전 물질과 인접하게 흐르는 전기적인 신호의 손실량이 감소할 수 있다.
일 실시 예에서, 제2 절연 층(520, 530, 540, 550)의 손실 탄젠트의 값은 제1 절연 층(511, 513, 515)의 손실 탄젠트의 값보다 1/30배 이상 1/2배 이하일 수 있다. 이에 따라 제2 절연 층(520, 530, 540, 550)에 의해 발생하는 RF 신호의 손실을 1/30배 이상 1/2배 이하로 감소시킬 수 있다.
일 실시 예에서, 도 5d와 같이 안테나 구조(500d)의 PCB는 제2 표면(예: 도 3a의 제2 표면) 중 제1 부분(501)과 제2 부분(502)의 경계선 상에 배치된 보강 부재(560)를 더 포함할 수 있다. 보강 부재(560)는 제1 부분(501) 및 제2 부분(502)의 적어도 일부와 중첩될 수 있다. 보강 부재(560)는 제2 표면에 부착될 수 있다.
예를 들어, 보강 부재(560)는 SMD로 형성되어 제1 부분(501)과 제2 부분(502)의 경계선 상에 부착될 수 있다. SMD로 보강재를 부착하기 위해 PCB 상에 별도의 최상층(516)이 형성될 수 있다. PCB의 최상층(516)에는 도전 레이어로 이루어진 패드를 마련할 수 있다.
다른 예로, 보강 부재(560)는 PCB 상에 바로 부착할 수 있다. 보강 부재(560)를 압착하여 PCB의 제2 표면에 보강 부재(560)를 부착할 수 있다. 이 경우, PCB의 제2 표면에 보강 부재(560)를 고정시키기 위해 별도의 접착 성분이 보강 부재(560)에 포함될 수 있다.
일 실시 예에서, 보강 부재(560)가 배치되는 경우 제2 표면에서 제1 부분(501)과 제2 부분(502) 사이의 경계선에서 크랙(crack)이 발생하는 문제를 방지할 수 있다. 또한, 보강 부재(560)가 배치되는 경우 제2 표면에 인접한 제1 절연 층(515)과 제2 절연 층(530) 사이의 경계선을 따라 안테나 구조(500d)가 분리되는 문제를 방지할 수 있다.
다양한 실시 예에 따르면, 회로 기판(예: 안테나 구조(500c, 500d)의 PCB)에는 제1 도전 층(예: 배선 층(514)), 상기 제1 도전 층 아래에 배치된 제2 도전 층(예: 배선 층(512)), 및 상기 제1 도전 층과 상기 제2 도전 층 사이에, 제1 유전 손실(dielectric loss)을 갖는 제1 유전체(예: 제1 절연 층(513)) 및 상기 제1 유전 손실 보다 낮은 제2 유전 손실을 갖는 제2 유전체(예: 제2 절연 층(540))를 포함하는 절연 층이 형성될 수 있다.
도 6a 및 도 6b는 일 실시 예에 따른 안테나 구조(600a, 600b)의 PCB(601) 및 FPCB(602)를 나타낸 도면들이다. 도 6a 및 도 6b의 안테나 구조(600a, 600b)는 도 2의 안테나 구조들(221~224) 중 어느 하나의 안테나 구조와 실질적으로 동일한 기능을 수행할 수 있다.
일 실시 예에서, 도 6a와 같이 안테나 구조(600a)의 PCB(601)는 복수 개의 스택 업 구조로 형성된 제1 절연 층(611, 612) 및 제2 절연 층(630)을 가질 수 있다. PCB(601)는 제1 절연 층(611, 612)의 사이 또는 제1 절연층(612)과 제2 절연 층(630) 사이에 형성된 배선 층(621~624) 및 연성 층(641, 642)을 가질 수 있다. FPCB(602)는 배선 층(621~624) 및 연성 층(641, 642)을 가질 수 있다.
다른 실시 예에서, 도 6b와 같이 안테나 구조(600b)의 PCB(601)는 복수 개의 스택 업 구조로 형성된 제1 절연 층(611~613) 및 제2 절연 층(631~633)을 가질 수 있다. PCB(601)는 제1 절연 층(611~613)의 사이 또는 제2 절연층(631~633)의 사이에 형성된 배선 층(621~624) 및 연성 층(643~646)을 가질 수 있다. FPCB(602)는 배선 층(621~624) 및 연성 층(643~646)을 가질 수 있다.
일 실시 예에서, 도 6a와 같이 PCB(601)는 제1 절연 층(611, 612)이 Z축을 기준으로 하부 층들에 배치되고, 제2 절연 층(630)이 Z축을 기준으로 상부 층에 배치될 수 있다. 도 6b와 같이 PCB(601)는 제1 절연 층(611~613)이 제1 부분(예: 도 3a의 제1 부분(301))(651)에 배치되고, 제2 절연 층(631~633)이 제2 부분(예: 도 3a의 제2 부분(302))(652)에 배치될 수 있다. PCB(601)는 제1 절연 층(611~613) 및 제2 절연 층(630~633)에 의해 지정된 형태를 유지할 수 있다.
일 실시 예에서, PCB(601)는 배선 층(621~624)을 이용하여 FPCB(602)로부터 RF 신호를 전달받거나 RF 신호를 전달할 수 있다. FPCB(602)는 RFIC(예: 도 3a의 RFIC(360))와 전기적으로 연결될 수 있다. 예를 들어, FPCB(602)는 RFIC의 일 측과 연결되거나, RFIC를 실장할 수 있다.
일 실시 예에서, 연성 층(641~646)은 배선 층(621~624)의 사이에 배치될 수 있다. 연성 층(641~646)은 임의의 탄성력을 가질 수 있다. 예를 들어, 연성 층(641~646)은 폴리이미드(polyimide)로 이루어질 수 있다. 연성 층(641~646)은 FPCB(602)가 가요성을 갖도록 할 수 있다. 연성 층(641~646)은 제1 연성 층(641, 643, 645) 및 제2 연성 층(642, 644, 646)을 포함할 수 있다.
일 실시 예에서, 제1 연성 층(641, 643, 645)은 제1 손실 탄젠트 값을 가질 수 있다. 제2 연성 층(642, 644, 646)은 제2 손실 탄젠트 값을 가질 수 있다. 제2 손실 탄젠트 값은 제1 손실 탄젠트 값보다 작을 수 있다. 제2 연성 층(642, 644, 646)은 제1 연성 층(641, 643, 645)보다 배선 층(621~624)에서 발생하는 RF 신호의 손실을 감소시킬 수 있다.
일 실시 예에서, 도 6a와 같이 제2 연성 층(642)은 PCB(601) 및 FPCB(602)에 포함되는 단일한 층으로 형성될 수 있다. 예를 들어, RFIC 또는 RF 신호를 전달하는 RF 배선이 Z축을 기준으로 상부에 배치된 배선 층(623, 624)에 배치된 경우, 제2 연성 층(642)은 제2 절연 층(630)에 인접한 상부에서 단일한 층으로 형성될 수 있다.
일 실시 예에서, 도 6b와 같이 제2 연성 층(644, 646)은 PCB(601) 중 제2 부분(652) 및 FPCB(602)에서 다층으로 형성될 수 있다. 예를 들어, FPCB(602)에 RFIC가 배치된 경우, FPCB(602)의 손실 특성을 개선하기 위해 제2 연성 층(644, 646)을 모든 배선 층(621~624)와 인접하도록 형성할 수 있다.
일 실시 예에서, FPCB(602)가 RFIC와 연결되는 경우, FPCB(602) 상에는 RFIC로 다양한 신호들을 전달하기 위한 배선들이 형성될 수 있다.
다양한 실시 예에 따르면, 안테나 구조(600a, 600b)는 통신 회로(예: 도 2의 통신 회로(231~234)) 및 회로 기판(예: 도 2의 회로 기판(221~224))을 포함하고, 상기 회로 기판은, 제1 도전 층(624), 상기 제1 도전 층 아래에 배치된 제2 도전 층(623), 상기 제1 도전 층과 상기 제2 도전 층 사이에, 제1 유전 손실(dielectric loss)을 갖는 제1 유전체를 포함하는 제1 절연 층(645), 지정된 영역에 적어도 하나의 안테나 및 상기 안테나와 적어도 하나의 배선을 통해 전기적으로 연결된 상기 통신 회로가 배치되고, 상기 제2 도전 층 아래에 배치된 제3 도전 층(622), 및 상기 제2 도전 층 및 상기 제3 도전 층의 상기 지정된 영역 사이에, 상기 제1 유전 손실 보다 낮은 제2 유전 손실을 갖는 제2 유전체가 형성된 제2 절연 층(632)을 포함할 수 있다.
도 7은 일 실시 예에 따른 FPCB(602)를 나타낸 도면이다. FPCB(602)는 RF 배선(710), 그라운드 배선(720), 및 BB(base band) 배선(730)을 포함할 수 있다.
일 실시 예에서, RF 배선(710)은 하나 이상의 도전 라인(711, 712)을 포함할 수 있다. RF 배선(710)은 배선 층(예: 도 6a의 Z축을 기준으로 상부의 배선 층(624))에 형성될 수 있다. RF 배선(710)은 RFIC(예: 도 3a의 RFIC(360))와 연결되어 RF 신호를 전달할 수 있다.
일 실시 예에서, 그라운드 배선(710)은 하나 이상의 도전 라인(721, 722)을 포함할 수 있다. 그라운드 배선(720)은 RF 배선(710)과 이격되어 배치될 수 있다. 예를 들어, 그라운드 배선(720)은 X축을 기준으로 RF 배선(710)의 일 측 또는 양 측으로 배치될 수 있다. 그라운드 배선(720)은 FPCB(602)의 그라운드 전압을 설정할 수 있다.
일 실시 예에서, BB 배선(730)은 하나 이상의 도전 라인(731, 732)을 포함할 수 있다. BB 배선(730)은 RF 배선(710) 및 그라운드 배선(720)과 이격되어 배치될 수 있다. 예를 들어, BB 배선(730)은 X축을 기준으로 RF 배선(710) 및 그라운드 배선(720)의 일 측으로 배치될 수 있다. BB 배선(730)은 기저 주파수 대역의 신호들을 전달할 수 있다.
일 실시 예에서, 제2 연성 층(646)의 일면은 RF 배선(710)과 접촉할 수 있다. 제2 연성 층(646)은 배선 층(624)의 일면과 접촉할 수 있다. 이에 따라, 제2 연성 층(646)은 배선 층(624)을 이루는 RF 배선(710)과 접촉할 수 있다. 제1 연성 층(645)보다 손실 탄젠트 값이 작은 제2 연성 층(646)이 RF 배선(710)과 접촉하는 경우, RF 배선(710)에서 전달되는 RF 신호의 손실을 감소시킬 수 있다.
일 실시 예에서, 그라운드 배선(720) 및 BB 배선(730)은 제2 연성 층(646)의 일면과 접촉할 수 있다. 그라운드 배선(720) 및 BB 배선(730)은 RF 배선(710)과 동일한 층에 배치될 수 있다. 이에 따라, 제2 연성 층(646)은 배선 층(624)을 이루는 그라운드 배선(720) 및 BB 배선(730)과 접촉할 수 있다. 제1 연성 층(645)보다 손실 탄젠트 값이 작은 제2 연성 층(646)이 그라운드 배선(720) 및 BB 배선(730)과 접촉하는 경우, 그라운드 배선(720) 및 BB 배선(730)에서 전달되는 그라운드 전압 및 기저 주파수 대역의 신호들의 손실을 감소시킬 수 있다.
도 8은 일 실시 예에 따른 주파수에 따른 제1 절연 층 및 제2 절연 층의 S-파라미터 값들을 나타낸 그래프이다.
일 실시 예에서, 제1 절연 층의 S-파라미터 값은 주파수가 증가함에 따라 감소할 수 있다. 약 28㎓의 주파수에서 S-파라미터 값은 약 -3㏈일 수 있다. S-파라미터가 약 -3㏈인 경우, 입력부로 입력되는 신호의 강도와 비교하여 출력부로 출력되는 신호의 강도가 약 0.7배일 수 있다. 이에 따라, 제1 절연 층은 약 28㎓ 이상의 주파수에서는 손실되는 신호의 양이 입력되는 신호의 양의 0.3배 이상이 된다. 제1 절연 층을 약 28㎓ 이상의 주파수를 사용하는 RF 신호의 송수신에 적용하는 경우 손실되는 신호가 증가하고, 소모되는 전력이 증가할 수 있다.
일 실시 예에서, 제2 절연 층의 S-파라미터 값은 주파수가 증가함에 따라 제1 절연 층보다 적게 감소할 수 있다. 약 28㎓의 주파수에서 S-파라미터 값은 약 -0.7㏈일 수 있다. -0.7㏈에서는 입력부로 입력되는 전압의 크기와 비교하여 출력부로 출력되는 전압의 크기가 약 0.92배일 수 있다. 제2 절연 층(330)을 적용하는 경우, 약 28㎓의 주파수에서 입력되는 신호 중 약 8%의 신호만이 손실될 수 있다. 제2 절연 층을 약 28㎓ 이상의 주파수를 사용하는 RF 신호의 송수신에 적용하는 경우 손실되는 신호가 감소하고, 소모되는 전력을 감소시킬 수 있다.
도 9a는 일 실시 예에 따른 메인 보드(910), 통신 모듈들(921, 922), 및 FPCB들(931, 932)을 포함하는 전자 장치(101)를 나타낸 도면이다.
일 실시 예에서, 메인 보드(910)는 전자 장치(101)를 구동시키고, 전자 장치(101)가 출력하는 RF 신호를 생성할 수 있다. 메인 보드(910)는 PCB로 이루어질 수 있다. 메인 보드(910)는 복수의 배선 층들 및 복수의 절연 층들을 포함할 수 있다. 메인 보드(910)는 프로세서(예: 도 1의 프로세서(120))를 포함할 수 있다. 메인 보드(910)는 프로세서를 이용하여 통신 모듈들(921, 922)로 RF 신호를 전달할 수 있다.
일 실시 예에서, 통신 모듈들(921, 922)은 제1 및 제2 통신 모듈(921, 922)을 포함할 수 있다. 제1 및 제2 통신 모듈(921, 922)은 메인 보드(910)와 이격되어 배치될 수 있다. 제1 및 제2 통신 모듈(921, 922)은 메인 보드(910)로부터 RF 신호를 전달받을 수 있다.
일 실시 예에서, FPCB들(931, 932)은 메인 보드(910)와 통신 모듈들(921, 922)을 연결시킬 수 있다. FPCB들(931, 932)은 제1 및 제2 FPCB(931, 932)를 포함할 수 있다. 제1 FPCB(931)는 메인 보드(910)로부터 제1 통신 모듈(921)로 RF 신호를 전달할 수 있다. 제2 FPCB(932)는 메인 보드(910)로부터 제2 통신 모듈(922)로 RF 신호를 전달할 수 있다.
일 실시 예에서, 제1 및 제2 FPCB(931, 932)는 제2 손실 탄젠트 값을 갖는 제2 연성 층(예: 도 6a의 제2 절연 층(642))을 적어도 일부 포함할 수 있다. 제1 및 제2 FPCB(931, 932)는 메인 보드(910)의 절연 층을 이루는 유전체보다 낮은 손실 탄젠트 값을 가질 수 있다. 이에 따라, 제1 및 제2 FPCB(931, 932)는 메인 보드(910)와 통신 모듈들(921, 922) 사이의 RF 신호의 손실을 감소시켜 RF 신호 감쇄를 최소화할 수 있다.
도 9b는 다른 실시 예에 따른 메인 보드(910) 및 통신 모듈들(941, 942)을 포함하는 전자 장치(101)를 나타낸 도면이다.
일 실시 예에서, 통신 모듈들(941, 942)에 포함된 제1 및 제2 통신 모듈(941, 942)은 메인 보드(910)의 내부에 배치될 수 있다. 제1 및 제2 통신 모듈(941, 942)은 메인 보드(910)로부터 RF 신호를 전달받을 수 있다.
일 실시 예에서, 제1 및 제2 통신 모듈(941, 942)는 제2 손실 탄젠트 값을 갖는 제2 절연 층(예: 도 3a의 제2 절연 층(330))을 적어도 일부 포함할 수 있다. 제1 및 제2 통신 모듈(941, 942)은 메인 보드(910)의 절연 층을 이루는 유전체보다 낮은 손실 탄젠트 값을 가질 수 있다. 이에 따라, 제1 및 제2 통신 모듈(941, 942)이 메인 보드(910)로부터 RF 신호를 전달받을 때 발생하는 RF 신호의 손실을 감소시켜 RF 신호 감쇄를 최소화할 수 있다.
도 10은 일 실시 예에 따른 주파수에 따른 제1 절연 층 및 제2 절연 층을 적용한 안테나 구조의 전달 효율을 나타낸 그래프이다. 전달 효율은 입력한 신호 대비 출력되는 신호의 비율로 정의할 수 있다.
일 실시 예에서, 제1 절연 층을 적용한 안테나 구조는 약 0.8㎓의 주파수에서 최대의 전달 효율을 가질 수 있다. 제1 절연 층을 적용한 안테나 구조는 약 0.85㎓ 이상의 주파수에서 주파수가 증가함에 따라 전달 효율이 감소할 수 있다. 약 0.89㎓의 주파수에서 효율은 -7.3㏈일 수 있다. -7.3㏈에서는 신호의 대부분이 차단될 수 있다. 이에 따라, 제1 절연 층을 적용한 안테나 구조는 약 0.89㎓의 신호의 송수신에는 적용하지 못할 수 있다.
일 실시 예에서, 제2 절연 층을 적용한 안테나 구조는 약 0.8㎓의 주파수에서 최대의 전달 효율을 가질 수 있다. 제2 절연 층을 적용한 안테나 구조는 약 0.85㎓ 이상의 주파수에서 주파수가 증가함에 따라 전달 효율이 제1 절연 층보다 적게 감소할 수 있다. 약 0.89㎓의 주파수에서 S-파라미터 값은 약 -4.9㏈일 수 있다. -4.9㏈에서는 보다 많은 신호가 전달될 수 있다. 이에 따라, 제2 절연 층을 적용한 안테나 구조는 약 0.89㎓의 신호의 송수신에 적용할 수 있다.
일 실시 예에서, 제1 절연 층을 적용하는 경우보다 제2 절연 층을 적용하는 경우 손실되는 신호가 감소하고, 전달 효율이 증가함을 알 수 있다. 이에 따라, 제2 절연 층을 전자 장치의 안테나 구조의 내부에 적용하는 것에 한정되지 않고, 제2 절연 층을 안테나 구조의 외부 또는 안테나 구조 이외의 구성 요소에도 적용할 수 있다.
도 11은 일 실시 예에 따른 전자 장치(101)의 안테나 클립(antenna clip)(1010), IFIC(inter frequency integrated circuit)(1020), 및 RF 배선 구간(1000)의 연결 배선(1030)을 나타낸 도면이다.
일 실시 예에서, 안테나 클립(1010)은 안테나 구조가 배치된 영역 중 일부일 수 있다. 안테나 클립(1010)의 일 측에는 RF 배선 구간(1000)의 연결 배선(1030)이 연결될 수 있다. 안테나 클립(1010)은 RF 신호를 연결 배선(1030)으로 출력할 수 있다.
일 실시 예에서, IFIC(1020)는 주파수를 업 컨버팅(up converting) 또는 다운 컨버팅(down converting) 할 수 있다. 예를 들어, IFIC(1020)는 IF(intermediate frequency, 중간 주파수)신호를 밀리미터 웨이브(mm wave)의 RF 신호로 업 컨버팅 할 수 있다. IFIC(1020)는 업 컨버팅된 RF 신호를 연결 배선(1030)을 통해 안테나 클립(1010)으로 전달할 수 있다. 다른 예로, IFIC(1020)는 밀리미터 웨이브의 RF 신호를 다운 컨버팅 할 수 있다. IFIC(1020)는 다운 컨버팅된 IF 신호를 기저 주파수 대역(baseband) 모뎀(modem)으로 전달할 수 있다.
일 실시 예에서, RF 배선 구간(1000)은 안테나 클립(1010)과 IFIC(1020) 사이에 배치될 수 있다. RF 배선 구간(1000)은 전자 장치(101)의 일 측 가장자리에 마련될 수 있다. RF 배선 구간(1000)은 연결 배선(1030)을 포함할 수 있다.
일 실시 예에서, 연결 배선(1030)은 안테나 클립(1010)과 IFIC(1020)를 연결할 수 있다. 연결 배선(1030)은 RF 신호를 안테나 클립(1010)에서 IFIC(1020)로 전달할 수 있다. 연결 배선(1030)은 RF 신호를 IFIC(1020)에서 안테나 클립(1010)으로 전달할 수 있다.
도 12는 일 실시 예에 따른 RF 배선 구간(1000)을 나타낸 도면이다. RF 배선 구간(1000)은 제1 절연 층(1110), RF 그라운드 배선(1121, 1122), 제2 절연 층 (1130), 및 연결 배선(1141, 1142)을 포함할 수 있다.
일 실시 예에서, 제1 절연 층(1110)은 복수 개의 레이어(1111, 1112)로 이루어질 수 있다. 예를 들어, 제1 절연 층(1110)은 RF 그라운드 배선(1121)을 기준으로 하부 레이어(1111) 및 상부 레이어(1112)를 포함할 수 있다. 제1 절연 층(1110)은 RF 그라운드 배선(1121, 1122)을 충격으로부터 보호하고, RF 그라운드 배선(1121, 1122)이 Z축을 기준으로 하부로 이탈하는 것을 방지할 수 있다. 제1 절연 층(1110)은 제1 손실 탄젠트 값을 가질 수 있다.
일 실시 예에서, RF 그라운드 배선(1121, 1122)은 제1 절연 층(1110)과 제2 절연 층(1130)의 경계 레이어에 배치될 수 있다. RF 그라운드 배선(1121, 1122)은 서로 연결될 수 있다. RF 그라운드 배선(1121, 1122)은 RF 배선 구간(1000)의 그라운드 전압을 설정할 수 있다.
일 실시 예에서, 제2 절연 층(1130)은 제1 절연 층(1110)의 상부에 배치될 수 있다. 제2 절연 층(1130)은 RF 그라운드 배선(1121, 1122)과 연결 배선(1141, 1142)의 사이에 배치될 수 있다. 제2 절연 층(1130)은 RF 그라운드 배선(1121, 1122)과 연결 배선(1141, 1142)을 분리시킬 수 있다. 제2 절연 층(1130)은 제2 손실 탄젠트 값을 가질 수 있다.
일 실시 예에서, 연결 배선(1141, 1142)은 제2 절연 층(1130)의 일면 상에 배치될 수 있다. 예를 들어, 연결 배선(1141, 1142)은 Z축을 기준으로 제2 절연 층(1130)의 상부 표면에 배치될 수 있다. 연결 배선(1141, 1142)은 안테나(예: 도 11의 안테나 클립(1010))와 통신 모듈(예: 도 11의 IFIC(1020))를 연결할 수 있다.
일 실시 예에서, 연결 배선(1141, 1142)과 이격된 RF 그라운드 배선(1121, 1122)이 더 배치될 수 있다. 예를 들어, Z축을 기준으로 연결 배선(1141, 1142)의 하부에 RF 그라운드 배선(1121, 1122)이 배치될 수 있다.
일 실시 예에서, RF 그라운드 배선(1122)의 하부에는 제1 손실 탄젠트의 값을 가지는 제1 절연 층(1110)이 배치되고, 연결 배선(1141, 1142)과 RF 그라운드 배선(1122) 사이에는 제1 손실 탄젠트보다 작은 제2 손실 탄젠트의 값을 가지는 제2 절연 층이 배치될 수 있다. 이에 따라, 연결 배선(1141, 1142)을 이용하여 전달되는 RF 신호의 손실이 감소할 수 있다.
도 13은 일 실시 예에 따른 주파수에 따른 제1 절연 층(예: 도 12의 제1 절연 층(1110)) 및 제2 절연 층(예: 도 12의 제2 절연 층(1130))을 적용한 RF 배선 구간(예: 도 11의 RF 배선 구간(1000))의 S-파라미터 값들을 나타낸 그래프이다.
일 실시 예에서, 제1 절연 층의 S-파라미터 값은 주파수가 증가함에 따라 감소할 수 있다. 약 10㎓의 주파수에서 S-파라미터 값은 약 -4.7㏈일 수 있다. S-파라미터가 약 -4.7㏈인 경우, RF 배선 구간에서 전달되는 RF 신호의 손실이 큰 것으로 판단될 수 있다. 이에 따라, 제1 절연 층을 약 10㎓ 이상의 주파수를 사용하는 RF 신호의 송수신에 적용하는 경우 소모하는 전력이 증가할 수 있다.
일 실시 예에서, 제2 절연 층의 S-파라미터 값은 주파수가 증가함에 따라 제1 절연 층보다 적게 감소할 수 있다. 약 10㎓의 주파수에서 S-파라미터 값은 약 -1.8㏈일 수 있다. -1.8㏈에서는 RF 배선 구간에서 전달되는 RF 신호의 손실이 적은 것으로 판단될 수 있다. 이에 따라, 제2 절연 층을 약 10㎓ 이상의 주파수를 사용하는 RF 신호의 송수신에 적용하는 경우 소모하는 전력을 감소시킬 수 있다.
도 14는 일 실시 예에 따른 전자 장치(101)의 회로 기판(221)에 제2 절연 층(1330)을 적용한 구조를 나타낸 도면이다.
일 실시 예에서, 회로 기판(221)은 전자 장치(101)의 일 측 가장자리에 인접하게 배치될 수 있다. 예를 들어, 회로 기판(221)은 전자 장치(101)의 일 측 모서리 또는 일 측 꼭지점에 인접하게 배치될 수 있다. 회로 기판(221)은 적어도 하나의 안테나 패치(1320)를 포함할 수 있다.
일 실시 예에서, 제1 절연 층(1310)은 전자 장치(101)에서 회로 기판(221)을 제외한 영역에 적용될 수 있다. 예를 들어, 제1 절연 층(1310)은 전자 장치(101)에서 안테나를 배치하지 않는 영역의 PCB 및 FPCB를 설계할 때 적용될 수 있다. 제1 절연 층(1310)은 PCB 및 FPCB의 배선 층 사이를 서로 분리할 수 있다.
일 실시 예에서, 제2 절연 층(1330)은 회로 기판(221)에 포함될 수 있다. 예를 들어, 제2 절연 층(1330)은 회로 기판(221)의 적어도 하나의 안테나 패치(1320) 각각을 서로 분리하면서, 적어도 하나의 안테나 패치(1320) 하부에 배치될 수 있다. 제2 절연 층(1330)은 제1 절연 층(1310)보다 낮은 손실 탄젠트 값 및 낮는 유전 손실을 갖는다. 이에 따라, 회로 기판(221)이 제2 절연 층(1330)을 포함하는 경우, 회로 기판(221)에서 발생하는 RF 신호의 손실을 감소시킬 수 있다.
본 문서에 개시된 다양한 실시 예들에 따른 전자 장치는 다양한 형태의 장치가 될 수 있다. 전자 장치는, 예를 들면, 휴대용 통신 장치(예: 스마트폰), 컴퓨터 장치, 휴대용 멀티미디어 장치, 휴대용 의료 기기, 카메라, 웨어러블 장치, 또는 가전 장치를 포함할 수 있다. 본 문서의 실시 예에 따른 전자 장치는 전술한 기기들에 한정되지 않는다.
본 문서의 다양한 실시 예들 및 이에 사용된 용어들은 본 문서에 기재된 기술적 특징들을 특정한 실시 예들로 한정하려는 것이 아니며, 해당 실시 예의 다양한 변경, 균등물, 또는 대체물을 포함하는 것으로 이해되어야 한다. 도면의 설명과 관련하여, 유사한 또는 관련된 구성요소에 대해서는 유사한 참조 부호가 사용될 수 있다. 아이템에 대응하는 명사의 단수 형은 관련된 문맥상 명백하게 다르게 지시하지 않는 한, 상기 아이템 한 개 또는 복수 개를 포함할 수 있다. 본 문서에서, "A 또는 B", "A 및 B 중 적어도 하나", “A 또는 B 중 적어도 하나,”"A, B 또는 C," "A, B 및 C 중 적어도 하나,”및 “A, B, 또는 C 중 적어도 하나"와 같은 문구들 각각은 그 문구들 중 해당하는 문구에 함께 나열된 항목들의 모든 가능한 조합을 포함할 수 있다. "제1", "제2", 또는 "첫째" 또는 "둘째"와 같은 용어들은 단순히 해당 구성요소를 다른 해당 구성요소와 구분하기 위해 사용될 수 있으며, 해당 구성요소들을 다른 측면(예: 중요성 또는 순서)에서 한정하지 않는다. 어떤(예: 제1) 구성요소가 다른(예: 제2) 구성요소에, “기능적으로” 또는 “통신적으로”라는 용어와 함께 또는 이런 용어 없이, “커플드” 또는 “커넥티드”라고 언급된 경우, 그것은 상기 어떤 구성요소가 상기 다른 구성요소에 직접적으로(예: 유선으로), 무선으로, 또는 제 3 구성요소를 통하여 연결될 수 있다는 것을 의미한다.
본 문서에서 사용된 용어 "모듈"은 하드웨어, 소프트웨어 또는 펌웨어로 구현된 유닛을 포함할 수 있으며, 예를 들면, 로직, 논리 블록, 부품, 또는 회로 등의 용어와 상호 호환적으로 사용될 수 있다. 모듈은, 일체로 구성된 부품 또는 하나 또는 그 이상의 기능을 수행하는, 상기 부품의 최소 단위 또는 그 일부가 될 수 있다. 예를 들면, 일 실시 예에 따르면, 모듈은 ASIC(application-specific integrated circuit)의 형태로 구현될 수 있다.
본 문서의 다양한 실시 예들은 기기(machine)(예: 전자 장치(101)) 의해 읽을 수 있는 저장 매체(storage medium)(예: 내장 메모리(136) 또는 외장 메모리(138))에 저장된 하나 이상의 명령어들을 포함하는 소프트웨어(예: 프로그램(140))로서 구현될 수 있다. 예를 들면, 기기(예: 전자 장치(101))의 프로세서(예: 프로세서(120))는, 저장 매체로부터 저장된 하나 이상의 명령어들 중 적어도 하나의 명령을 호출하고, 그것을 실행할 수 있다. 이것은 기기가 상기 호출된 적어도 하나의 명령어에 따라 적어도 하나의 기능을 수행하도록 운영되는 것을 가능하게 한다. 상기 하나 이상의 명령어들은 컴파일러에 의해 생성된 코드 또는 인터프리터에 의해 실행될 수 있는 코드를 포함할 수 있다. 기기로 읽을 수 있는 저장매체 는, 비일시적(non-transitory) 저장매체의 형태로 제공될 수 있다. 여기서, ‘비일시적’은 저장매체가 실재(tangible)하는 장치이고, 신호(signal)(예: 전자기파)를 포함하지 않는다는 것을 의미할 뿐이며, 이 용어는 데이터가 저장매체에 반영구적으로 저장되는 경우와 임시적으로 저장되는 경우를 구분하지 않는다.
일 실시 예에 따르면, 본 문서에 개시된 다양한 실시 예들에 따른 방법은 컴퓨터 프로그램 제품(computer program product)에 포함되어 제공될 수 있다. 컴퓨터 프로그램 제품은 상품으로서 판매자 및 구매자 간에 거래될 수 있다. 컴퓨터 프로그램 제품은 기기로 읽을 수 있는 저장 매체(예: compact disc read only memory (CD-ROM))의 형태로 배포되거나, 또는 어플리케이션 스토어(예: 플레이 스토어TM)를 통해 또는 두 개의 사용자 장치들(예: 스마트폰들) 간에 직접, 온라인으로 배포(예: 다운로드 또는 업로드)될 수 있다. 온라인 배포의 경우에, 컴퓨터 프로그램 제품의 적어도 일부는 제조사의 서버, 어플리케이션 스토어의 서버, 또는 중계 서버의 메모리와 같은 기기로 읽을 수 있는 저장 매체에 적어도 일시 저장되거나, 임시적으로 생성될 수 있다.
다양한 실시 예들에 따르면, 상기 기술한 구성요소들의 각각의 구성요소(예: 모듈 또는 프로그램)는 단수 또는 복수의 개체를 포함할 수 있다. 다양한 실시 예들에 따르면, 전술한 해당 구성요소들 중 하나 이상의 구성요소들 또는 동작들이 생략되거나, 또는 하나 이상의 다른 구성요소들 또는 동작들이 추가될 수 있다. 대체적으로 또는 추가적으로, 복수의 구성요소들(예: 모듈 또는 프로그램)은 하나의 구성요소로 통합될 수 있다. 이런 경우, 통합된 구성요소는 상기 복수의 구성요소들 각각의 구성요소의 하나 이상의 기능들을 상기 통합 이전에 상기 복수의 구성요소들 중 해당 구성요소에 의해 수행되는 것과 동일 또는 유사하게 수행할 수 있다. 다양한 실시 예들에 따르면, 모듈, 프로그램 또는 다른 구성요소에 의해 수행되는 동작들은 순차적으로, 병렬적으로, 반복적으로, 또는 휴리스틱하게 실행되거나, 상기 동작들 중 하나 이상이 다른 순서로 실행되거나, 생략되거나, 또는 하나 이상의 다른 동작들이 추가될 수 있다.
101: 전자 장치 120: 프로세서
221~224: 안테나 구조 231~234: RFIC
310: 제1 레이어 구조 320: 제2 레이어 구조
330: 제2 절연 층 341~346: 안테나 패치
351~354: 도전 라인

Claims (20)

  1. 전자 장치에 있어서,
    통신 회로; 및
    상기 통신 회로와 전기적으로 연결되는 회로 기판을 포함하고,
    상기 회로 기판은 제1 부분(a first portion)과 제2 부분(a second portion)을 포함하고,
    상기 제1 부분은, 상기 회로 기판의 제1 표면부터 상기 제1 표면에 대향하는 상기 회로 기판의 제2 표면까지 배선 층과 제1 절연 층이 반복적으로(alternatively) 배치되는 제1 레이어 구조(a first layered structure)를 가지고,
    상기 제2 부분은, 상기 제1 표면부터 상기 제1 표면과 상기 제2 표면의 사이에 마련된 제1 레이어까지 상기 배선 층과 상기 제1 절연 층이 반복적으로 배치되는 제2 레이어 구조(a second layered structure), 및
    상기 제1 레이어 위에서 상기 제2 표면까지 배치되고, 상기 제2 표면의 일부를 형성하는 제2 절연 층을 가지고,
    적어도 하나의 안테나 패치가 상기 제2 절연 층 위에 또는 상기 제2 절연 층 내부에 배치되고,
    상기 적어도 하나의 안테나 패치와 상기 통신 회로를 전기적으로 연결하는 도전 라인이 형성되고,
    상기 제1 절연 층은 제1 손실 탄젠트(loss tangent) 값을 가지고, 상기 제2 절연 층은 상기 제1 손실 탄젠트보다 작은 제2 손실 탄젠트의 값을 가지며,
    상기 통신 회로는 상기 제1 표면 상에 배치되며,
    상기 도전 라인은 상기 제2 절연 층의 적어도 일부 및 상기 제2 레이어 구조에 포함되는 제1 절연 층의 일부를 관통하며, 상기 도전 라인은 상기 제2 절연 층의 하부에 배치되는 상기 제2 레이어 구조의 상기 배선 층과 연결되는, 전자 장치.
  2. 청구항 1에 있어서,
    상기 제1 손실 탄젠트 값은 0.02 이상 0.03 이하이고,
    상기 제2 손실 탄젠트 값은 0.001 이상 0.01 이하인, 전자 장치.
  3. 청구항 1에 있어서,
    상기 제1 레이어 구조의 상기 제1 표면부터 상기 제1 레이어까지의 구조와 상기 제2 레이어 구조는 동일한 적층 구조를 갖는, 전자 장치.
  4. 삭제
  5. 청구항 1에 있어서,
    상기 제2 절연 층은 상기 제2 레이어 구조의 상부 면에서 상기 적어도 하나의 안테나 패치의 하부 면까지 단일층으로 형성된, 전자 장치.
  6. 청구항 5에 있어서,
    상기 도전 라인은 상기 적어도 하나의 안테나 패치의 하부 면과 연결된, 전자 장치.
  7. 청구항 1에 있어서,
    상기 적어도 하나의 안테나 패치는,
    상기 제2 절연 층의 표면 중 적어도 일부 상에 배치되는 제1 안테나 패치; 및
    상기 제2 절연 층 내부에 배치되는 제2 안테나 패치를 포함하는, 전자 장치.
  8. 청구항 7에 있어서,
    상기 도전 라인은 상기 제2 안테나 패치의 하부 면과 연결된, 전자 장치.
  9. 청구항 1에 있어서,
    상기 제2 표면 중 상기 제1 부분과 상기 제2 부분의 경계선 상에 배치된 보강 부재를 더 포함하는, 전자 장치.
  10. 안테나 구조에 있어서,
    통신 회로; 및
    제1 표면과, 상기 제1 표면과 대향하는 제2 표면을 포함하는 회로 기판을 포함하고, 상기 회로 기판은,
    복수의 제1 도전 층;
    상기 복수의 제1 도전 층 상에 배치된 제2 도전 층;
    제1 유전 손실(dielectric loss)을 갖는 제1 유전체를 포함하는 제1 절연 층;
    지정된 영역에 배치되며, 적어도 하나의 도전 라인을 통해 상기 통신 회로와 전기적으로 연결되는 적어도 하나의 안테나;
    상기 제2 도전 층 상에 배치된 제3 도전 층; 및
    상기 제2 도전 층 및 상기 제3 도전 층 사이 및 상기 지정된 영역에 배치되며, 상기 제1 유전 손실 보다 낮은 제2 유전 손실을 갖는 제2 유전체가 형성된 제2 절연 층을 포함하며,
    상기 복수의 제1 도전층과 상기 복수의 제1 절연층 각각은 상기 제1 표면으로부터, 상기 제1 표면과 상기 제2 표면 사이에 배치되는 제1 레이어까지 교번되게 배치되며,
    상기 통신 회로는 상기 제1 표면 상에 배치되며,
    상기 적어도 하나의 도전 라인은 상기 제2 절연 층의 적어도 일부 및 상기 제1 표면과 상기 제1 레이어 사이에 배치되는 상기 제1 절연 층의 일부를 관통하며,
    상기 적어도 하나의 도전 라인은 상기 제2 절연 층의 하부에 배치되면서 상기 제1 표면과 상기 제1 레이어 사이에 배치되는 상기 복수의 제1 도전 층과 연결되는 안테나 구조.
  11. 청구항 10에 있어서,
    상기 지정된 영역 이외의 영역에는 상기 제1 유전체가 형성된, 안테나 구조.
  12. 청구항 10에 있어서,
    상기 적어도 하나의 도전 라인은 적어도 하나의 관통홀(via hole)을 이용하여 상기 제1 절연 층의 적어도 일부 및 상기 제2 절연 층의 적어도 일부를 관통하는, 안테나 구조.
  13. 청구항 10에 있어서,
    상기 제2 절연 층은 상기 지정된 영역에서 적층 구조로 형성된, 안테나 구조.
  14. 청구항 10에 있어서,
    상기 제2 절연 층은 상기 제2 도전 층 및 상기 제3 도전 층 사이의 전체 영역에서 단일한 층으로 형성된, 안테나 구조.
  15. 청구항 11에 있어서,
    상기 제2 절연 층의 상부 면의 높이는 상기 지정된 영역 이외의 영역에 형성되는 상기 제1 유전체를 포함하는 제1 레이어 구조의 상부 면의 높이 이하인, 안테나 구조.
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
KR1020180076370A 2018-07-02 2018-07-02 유전 손실이 다른 복수의 유전체들을 갖는 절연층을 포함하는 회로 기판, 및 이를 포함하는 전자 장치 KR102576638B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020180076370A KR102576638B1 (ko) 2018-07-02 2018-07-02 유전 손실이 다른 복수의 유전체들을 갖는 절연층을 포함하는 회로 기판, 및 이를 포함하는 전자 장치
EP19831151.6A EP3766129A4 (en) 2018-07-02 2019-06-25 PRINTED CIRCUIT BOARD INCLUDING AN INSULATING LAYER HAVING A PLURALITY OF DIELECTRICS HAVING DIFFERENT DIELECTRIC LOSSES, AND ELECTRONIC DEVICE INCLUDING THE PRINTED CIRCUIT BOARD
PCT/KR2019/007659 WO2020009361A1 (en) 2018-07-02 2019-06-25 Circuit board including insulating layer having a plurality of dielectrics with different dielectric loss, and electronic device including the circuit board
CN201980040353.5A CN112335126B (zh) 2018-07-02 2019-06-25 包括具有介电损耗不同的多种电介质的绝缘层的电路板以及包括该电路板的电子装置
US16/460,937 US11605891B2 (en) 2018-07-02 2019-07-02 Circuit board including insulating layer having a plurality of dielectrics with different dielectric loss, and electronic device including the circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180076370A KR102576638B1 (ko) 2018-07-02 2018-07-02 유전 손실이 다른 복수의 유전체들을 갖는 절연층을 포함하는 회로 기판, 및 이를 포함하는 전자 장치

Publications (2)

Publication Number Publication Date
KR20200003509A KR20200003509A (ko) 2020-01-10
KR102576638B1 true KR102576638B1 (ko) 2023-09-11

Family

ID=69008412

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180076370A KR102576638B1 (ko) 2018-07-02 2018-07-02 유전 손실이 다른 복수의 유전체들을 갖는 절연층을 포함하는 회로 기판, 및 이를 포함하는 전자 장치

Country Status (5)

Country Link
US (1) US11605891B2 (ko)
EP (1) EP3766129A4 (ko)
KR (1) KR102576638B1 (ko)
CN (1) CN112335126B (ko)
WO (1) WO2020009361A1 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11081453B2 (en) * 2018-07-03 2021-08-03 Mediatek Inc. Semiconductor package structure with antenna
US20200212536A1 (en) * 2018-12-31 2020-07-02 Texas Instruments Incorporated Wireless communication device with antenna on package
KR20220042692A (ko) * 2020-09-28 2022-04-05 엘지이노텍 주식회사 안테나 기판
WO2022177339A1 (ko) * 2021-02-18 2022-08-25 삼성전자 주식회사 안테나 및 그것을 포함하는 전자 장치
US20230010770A1 (en) * 2021-07-09 2023-01-12 Cree, Inc. High Performance Semiconductor Device
CN115003019B (zh) * 2021-10-26 2023-09-01 荣耀终端有限公司 一种电子设备及电路板
WO2023090982A1 (ko) * 2021-11-22 2023-05-25 삼성전자 주식회사 안테나를 포함하는 전자 장치
KR20230139240A (ko) * 2022-03-25 2023-10-05 엘지이노텍 주식회사 안테나 기판 및 이를 포함하는 안테나 장치
TWI823424B (zh) * 2022-06-14 2023-11-21 廣達電腦股份有限公司 穿戴式裝置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020132898A1 (en) * 1999-12-28 2002-09-19 Tdk Corporation Composite dielectric material, composite dielectric substrate, prepreg, coated metal foil, molded sheet, composite magnetic substrate, substrate, double side metal foil-clad substrate, flame retardant substrate, polyvinylbenzyl ether resin composition, thermosetting polyvinylbenzyl ether resin composition, and method for preparing thermosetting polyvinylbenzyl ether resin composition
US20110149519A1 (en) * 2009-12-18 2011-06-23 Choudhury Debabani Apparatus and method for embedding components in small-form-factor, system-on-packages
US20140145883A1 (en) * 2012-11-26 2014-05-29 International Business Machines Corporation Millimeter-wave radio frequency integrated circuit packages with integrated antennas

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3464277B2 (ja) * 1994-06-20 2003-11-05 株式会社東芝 円偏波パッチアンテナ
JP3230219B2 (ja) 1994-09-27 2001-11-19 松下電工株式会社 多層配線板及びその製造方法
EP1351301B1 (en) * 2002-04-03 2009-06-17 Panasonic Corporation Semiconductor built-in millimeter-wave band module
JP2007096159A (ja) * 2005-09-30 2007-04-12 Alaxala Networks Corp 多層プリント配線板
KR100824679B1 (ko) 2006-06-29 2008-04-24 요업기술원 저 손실 유전체 기판 소재용 필러 조성물 및 저 손실유전체 기판 소재
JP4969993B2 (ja) 2006-11-01 2012-07-04 日本メクトロン株式会社 多層フレキシブルプリント配線板およびその製造法
US8384596B2 (en) * 2008-06-19 2013-02-26 Broadcom Corporation Method and system for inter-chip communication via integrated circuit package antennas
WO2010009381A1 (en) 2008-07-18 2010-01-21 World Properties, Inc. Circuit materials, circuits laminates, and method of manufacture thereof
JP5211185B2 (ja) * 2011-02-10 2013-06-12 株式会社フジクラ プリント配線板
US9066424B2 (en) 2013-07-15 2015-06-23 Hong Kong Applied Science and Technology Research Institute Company Limited Partitioned hybrid substrate for radio frequency applications
CN205213161U (zh) 2013-09-06 2016-05-04 株式会社村田制作所 多层基板
US9332637B2 (en) 2013-11-04 2016-05-03 Novoset Llc Ultra low loss dielectric thermosetting resin compositions and high performance laminates manufactured therefrom
KR102552614B1 (ko) 2016-02-26 2023-07-06 주식회사 기가레인 연성회로기판
JP2017183653A (ja) 2016-03-31 2017-10-05 スナップトラック・インコーポレーテッド 高周波用多層配線基板とその製造方法
JP2019036587A (ja) 2017-08-10 2019-03-07 株式会社フジクラ 回路基板および電子装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020132898A1 (en) * 1999-12-28 2002-09-19 Tdk Corporation Composite dielectric material, composite dielectric substrate, prepreg, coated metal foil, molded sheet, composite magnetic substrate, substrate, double side metal foil-clad substrate, flame retardant substrate, polyvinylbenzyl ether resin composition, thermosetting polyvinylbenzyl ether resin composition, and method for preparing thermosetting polyvinylbenzyl ether resin composition
US20110149519A1 (en) * 2009-12-18 2011-06-23 Choudhury Debabani Apparatus and method for embedding components in small-form-factor, system-on-packages
US20140145883A1 (en) * 2012-11-26 2014-05-29 International Business Machines Corporation Millimeter-wave radio frequency integrated circuit packages with integrated antennas

Also Published As

Publication number Publication date
CN112335126B (zh) 2023-09-01
WO2020009361A1 (en) 2020-01-09
US20200006853A1 (en) 2020-01-02
EP3766129A1 (en) 2021-01-20
CN112335126A (zh) 2021-02-05
EP3766129A4 (en) 2021-04-21
US11605891B2 (en) 2023-03-14
KR20200003509A (ko) 2020-01-10

Similar Documents

Publication Publication Date Title
KR102576638B1 (ko) 유전 손실이 다른 복수의 유전체들을 갖는 절연층을 포함하는 회로 기판, 및 이를 포함하는 전자 장치
US11450949B2 (en) Antenna structure and electronic device comprising antenna
US20220201861A1 (en) Antenna device and electronic device including the same
KR102466531B1 (ko) 초고주파 대역을 지원하는 안테나들을 배치하기 위한 장치 및 방법
EP3861597B1 (en) Antenna using slot and electronic device including the same
US10653046B2 (en) Structure having circuit board disposed on upper face of shield can disposed on circuit board, and electronic device including same
US11367945B2 (en) Electronic device and method comprising antenna
EP3800733A1 (en) Antenna and electronic device including same
CN114207944A (zh) 具有柔性印刷电路板的电子装置
US11617257B2 (en) Printed circuit board for transmitting signal in high-frequency band and electronic device including same
US20210044026A1 (en) Antenna module and electronic device for using the antenna module
EP3703264B1 (en) Dual band antenna module
EP3855628B1 (en) Electronic device for processing radio signal and operating method thereof
KR20210011765A (ko) 인터포저 및 이를 포함하는 전자 장치
KR20210026334A (ko) 안테나 모듈을 포함하는 전자 장치
EP3912333B1 (en) Antenna module and electronic device including the same
KR102664682B1 (ko) 도전성 측면 부재를 이용한 안테나 및 그것을 포함하는 전자 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant