CN104064532A - 一种带有散热结构的器件封装结构及制造方法 - Google Patents

一种带有散热结构的器件封装结构及制造方法 Download PDF

Info

Publication number
CN104064532A
CN104064532A CN201410295040.3A CN201410295040A CN104064532A CN 104064532 A CN104064532 A CN 104064532A CN 201410295040 A CN201410295040 A CN 201410295040A CN 104064532 A CN104064532 A CN 104064532A
Authority
CN
China
Prior art keywords
chip
salient point
limit
height
heating panel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410295040.3A
Other languages
English (en)
Inventor
于中尧
郭学平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
National Center for Advanced Packaging Co Ltd
Original Assignee
Institute of Microelectronics of CAS
National Center for Advanced Packaging Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS, National Center for Advanced Packaging Co Ltd filed Critical Institute of Microelectronics of CAS
Priority to CN201410295040.3A priority Critical patent/CN104064532A/zh
Publication of CN104064532A publication Critical patent/CN104064532A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92222—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92225—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明公开了一种带有散热结构的器件封装结构及制造方法，通过在所述基板的第一面上设置所述芯片和所述限高凸点；所述散热板与所述基板的第一面、所述限高凸点、所述芯片形成第一空间；所述塑封树脂填充所述第一空间；所述限高凸点与所述散热板连接，使得所述基板的地电极与所述散热板通过所述限高凸点相连，形成电屏蔽，达到成本较低，散热性能好、接地性能好、信号屏蔽效果好的技术效果。

Description

一种带有散热结构的器件封装结构及制造方法
技术领域
本发明涉及半导体技术领域，尤其涉及一种带有散热结构的器件封装结构及制造方法。
背景技术
在半导体技术领域中，常用的倒装芯片塑封结构及方法通常是将芯片倒装焊接在基板上，然后进行涂胶填充，然后在通过模具进行塑封，进而将整个芯片上方用树脂包封后，在基板的背面进行凸点制造，即可完成整个封装过程。
但是，本领域的技术人员通过研究发现现有技术中存在如下不足：
1.这种塑封结构和方法虽然简单且易于量产，但是需要制作高精度的模具，且对于不同封装高度，需要制造不同的模具，由于模具制作成本高昂，导致这个制作成本高昂。
2.这种塑封结构和方法由于对于需要芯片使用过程中易于发热的芯片封装结构不利于热量的散出。
3.这种塑封结构和方法对于芯片传输高速信号的封装来说，不利于高速信号的传输。
发明内容
本发明实施例提供一种带有散热结构的器件封装结构及制造方法，用于解决现有技术中倒装芯片塑封结构成本高昂，且散热能力较差、接地性能差、信号屏蔽效果差的技术问题，具有成本较低，散热性能好、接地性能好、信号屏蔽效果好的技术效果。
本申请通过本申请的一实施例提供如下技术方案：
一种带有散热结构的器件封装结构，所述结构包括：芯片；基板，所述基板的第一面上设置所述芯片；限高块，所述限高块设置于所述基板的第一面上；散热板，所述散热板设置于所述芯片和所述限高块上，且所述散热板与所述基板的第一面、所述限高块、所述芯片形成第一空间；塑封树脂，所述塑封树脂填充所述第一空间；限高凸点，所述限高凸点的一端设置于所述基板上，且所述限高凸点的另一端与所述散热板连接，使得所述基板的地电极与所述散热板通过所述限高凸点相连，形成电屏蔽。
进一步的，所述芯片还包括：金属层，所述金属层设置于所述芯片的背面；其中，所述芯片通过金属层与所述散热层形成热传导。
进一步的，所述限高凸点为金属焊球材料。
进一步的，所述限高凸点为有铅焊球或者为无铅焊球。
进一步的，所述散热板为金属散热板。
本申请通过本申请的一实施例还提供另一技术方案：
一种带有散热结构的器件封装的制造方法，所述方法包括：在基板的第一面上植限高凸点；在所述基板的第一面上贴芯片；将散热板放在所述限高凸点和所述芯片上，并经过回流将所述散热板与所述芯片、所述限高凸点键合起来；填充树脂；在所述基板的第二面植球，形成接地凸点。
进一步的，所述填充树脂还包括：将塑料材料通过毛细作用灌入所述封装结构中。
进一步的，所述方法还包括：通过真空排气的方法排除灌封过程中的气泡。
进一步的，所述将所述散热板放在所述限高凸点和所述芯片上，并经过回流将所述散热板与所述芯片、所述限高凸点键合起来，还包括：将所述基板的接地电路通过所述限高凸点、所述散热板与所述芯片的背面焊接在一起。将所述芯片采用倒装焊方式键合到所述基板上。
本发明实施例的有益效果如下：
本发明一实施例提供的一种带有散热结构的器件封装结构及制造方法，通过在基板的第一面上设置芯片和限高凸点；在散热板与基板的第一面、限高凸点、所述芯片形成第一空间；所述塑封树脂填充所述第一空间；限高凸点与散热板连接，使得基板的地电极与散热板通过限高凸点相连，形成电屏蔽，达到成本较低，散热性能好、接地性能好、信号屏蔽效果好的技术效果。
进一步的，通过将芯片背面与散热板焊接在一起，有效的将芯片工作时产生的热量散失掉，保证了芯片的有效散热和正常工作。
附图说明
图1为本发明一实施例中提供的一种带有散热结构的器件封装结构示意图；
图2为本发明一实施例中提供的一种带有散热结构的器件封装结构的制造方法的流程示意图；
图3-8为本发明一实施例中提供的一种带有散热结构的器件封装结构的制造方法的示意图。
具体实施方式
本发明一实施例提供的一种带有散热结构的器件封装结构及制造方法，通过在基板的第一面上设置芯片和限高凸点；散热板与基板的第一面、限高凸点、芯片形成第一空间；塑封树脂填充第一空间；限高凸点与散热板连接，使得基板的地电极与散热板通过限高凸点相连，形成电屏蔽，达到成本较低，散热性能好、接地性能好、信号屏蔽效果好的技术效果。
为使本申请一实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
【实施例一】
为使本领域技术人员能够更详细了解本发明，以下结合附图对本发明进行详细描述。
如图1所述，图1为本发明一实施例中一种带有散热结构的倒装芯片塑封结构，其中，所述结构包括：
芯片1；
基板2，所述基板2的第一面21上设置有所述芯片；
限高凸点6，所述限高凸点6设置于所述基板2的第一面21上；
散热板3，所述散热板3设置于所述芯片1和所述限高凸点6上，且所述散热板3与所述基板2的第一面21、所述限高凸点6、所述芯片1形成第一空间4；所述限高凸点6与所述散热板3连接，使得所述基板2的地电极与所述散热板3通过所述限高凸点6相连，形成电屏蔽；
塑封树脂5，所述塑封树脂5填充所述第一空间4。
进一步的，所述芯片1还包括：
金属层11，所述金属层11设置于所述芯片1的背面；其中，所述芯片1通过金属层11与所述散热层3形成热传导。
进一步的，所述限高凸点6为金属焊球材料，其中所述限高凸点6为有铅焊球或者为无铅焊球。
进一步的，所述散热板为金属散热板。其中，所述金属散热板可以是金属，如铜，也可以是合金材料或者高热导率材料，比如聚四氟乙烯板，或者表面涂有聚四氟乙烯的金属板。
进一步的，所述塑封树脂5可以是普通塑封树脂，也可以是底涂材料，也可以是同时能够完成底涂和塑封的MUF树脂。
进一步的，所述结构还包括接地凸点7。
进一步的，所述限高块可以是金属、塑料、硅等物质，所述限高块既可以作为所述封装结构的支撑件，也可以作为散热板3与所述基板2的地电极的连接通道。
进一步的，所述基板的地电极网络通过限高凸点与芯片背面的散热板连接在芯片最近的区域形成了良好的屏蔽结构，对于芯片传输高速信号有良好的去耦作用，减少了信号串扰。
进一步的，本发明提供的结构和方法，不仅适用于批量生产，也适用于小批量的样品制造，具有较好的灵活性。
【实施例二】
如图2-8所示，本发明实施例还提供一种带有散热结构器件封装的制造方法，所述方法包括：
步骤110：在基板2的第一面21上植限高凸点6；
步骤120：在所述基板2的第一面21上贴所述芯片1；
步骤130：将散热板3放在所述限高凸点6和所述芯片1上，并经过回流将所述散热板3与所述芯片1、所述限高凸点6键合起来；
步骤140：填充塑封树脂5；
步骤150：在所述基板2的第二面22植球，形成接地凸点7。
进一步的，所述步骤140填充塑封树脂5还包括：
将塑料材料通过毛细作用灌入所述封装结构中。
通过真空排气的方法排除灌封过程中的气泡。
进一步的，步骤130所述将所述散热板3放在所述限高凸点6和所述芯片1上，并经过回流将所述散热板3与所述芯片1、所述限高凸点6键合起来，还包括：
将所述基板2的接地电路通过所述限高凸点6、所述散热板3与所述芯片1的背面焊接在一起。
将所述芯片1采用倒装焊方式键合到所述基板2上。
本发明所提供的一种带有散热结构的器件封装结构及制造方法具有如下技术效果：
本发明一实施例提供的一种带有散热结构的器件封装结构及制造方法，通过在所述基板的第一面上设置所述芯片和所述限高凸点；所述散热板与所述基板的第一面、所述限高凸点、所述芯片形成第一空间；所述塑封树脂填充所述第一空间；所述限高凸点与所述散热板连接，使得所述基板的地电极与所述散热板通过所述限高凸点相连，形成电屏蔽，达到成本较低，散热性能好、接地性能好、信号屏蔽效果好的技术效果。
进一步的，通过将芯片背面与散热板焊接在一起，有效的将芯片工作时产生的热量散失掉，保证了芯片的有效散热和正常工作。
进一步的，由于在制造过程中不需要使用高精度的模具，大幅度降低了封装制造和加工成本，具有成本低的技术效果。
进一步的，散热板和芯片焊接、限高块同时完成，具有制造高效的技术效果。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (9)

1.一种带有散热结构的器件封装结构，其特征在于，所述结构包括：
芯片；
基板，所述基板的第一面上设置有所述芯片；
限高凸点，所述限高凸点设置于所述基板的第一面上；
散热板，所述散热板设置于所述芯片和所述限高凸点上，且所述散热板与所述基板的第一面、所述限高凸点、所述芯片形成第一空间；所述限高凸点与所述散热板连接，使得所述基板的地电极与所述散热板通过所述限高凸点相连，形成电屏蔽；
塑封树脂，所述塑封树脂填充所述第一空间。
2.如权利要求1所述的结构，其特征在于，所述芯片还包括：
金属层，所述金属层设置于所述芯片的背面；
其中，所述芯片通过金属层与所述散热层形成热传导。
3.如权利要求1所述的结构，其特征在于，所述限高凸点为金属焊球材料。
4.如权利要求3所述的结构，其特征在于，所述限高凸点为有铅焊球或者为无铅焊球。
5.如权利要求1所述的结构，其特征在于，所述散热板为金属散热板。
6.一种带有散热结构的器件封装的制造方法，其特征在于，所述方法包括：
在基板的第一面上植限高凸点；
在所述基板的第一面上贴芯片；
将散热板放在所述限高凸点和所述芯片上，并经过回流将所述散热板与所述芯片、所述限高凸点键合起来；
填充树脂；
在所述基板的第二面植球，形成接地凸点。
7.如权利要求6所述的方法，其特征在于，所述填充树脂还包括：
将塑料材料通过毛细作用灌入所述封装结构中。
8.如权利要求7所述的方法，其特征在于，所述方法还包括：
通过真空排气的方法排除灌封过程中的气泡。
9.如权利要求6所述的方法，其特征在于，所述将所述散热板放在所述限高凸点和所述芯片上，并经过回流将所述散热板与所述芯片、所述限高凸点键合起来，还包括：
将所述基板的接地电路通过所述限高凸点、所述散热板与所述芯片的背面焊接在一起；
将所述芯片采用倒装焊方式键合到所述基板上。
CN201410295040.3A 2014-06-25 2014-06-25 一种带有散热结构的器件封装结构及制造方法 Pending CN104064532A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410295040.3A CN104064532A (zh) 2014-06-25 2014-06-25 一种带有散热结构的器件封装结构及制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410295040.3A CN104064532A (zh) 2014-06-25 2014-06-25 一种带有散热结构的器件封装结构及制造方法

Publications (1)

Publication Number Publication Date
CN104064532A true CN104064532A (zh) 2014-09-24

Family

ID=51552179

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410295040.3A Pending CN104064532A (zh) 2014-06-25 2014-06-25 一种带有散热结构的器件封装结构及制造方法

Country Status (1)

Country Link
CN (1) CN104064532A (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107768321A (zh) * 2016-08-18 2018-03-06 三星电机株式会社 半导体封装件和使用半导体封装件的电子装置模块
CN111128980A (zh) * 2019-12-04 2020-05-08 珠海欧比特宇航科技股份有限公司 一种三维立体封装内部器件的散热处理方法
CN111968951A (zh) * 2020-08-19 2020-11-20 华进半导体封装先导技术研发中心有限公司 功率放大器散热结构及其制备方法
CN116093046A (zh) * 2023-04-10 2023-05-09 北京华封集芯电子有限公司 单颗芯片的制备方法及芯片结构
CN118366953A (zh) * 2024-06-14 2024-07-19 苏州华太电子技术股份有限公司 芯片模块、电路板及芯片制造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040125568A1 (en) * 2002-12-30 2004-07-01 Advanced Semiconductor Engineering, Inc. Thermal enhance package and manufacturing method thereof
CN1641865A (zh) * 2004-01-09 2005-07-20 日月光半导体制造股份有限公司 覆晶封装体
CN1799141A (zh) * 2003-05-30 2006-07-05 霍尼韦尔国际公司 集成的散热器盖
CN1855450A (zh) * 2005-04-25 2006-11-01 矽品精密工业股份有限公司 高散热性的半导体封装件及其制法
CN101887872A (zh) * 2009-05-12 2010-11-17 日月光半导体制造股份有限公司 半导体芯片的散热封装构造
CN103811472A (zh) * 2012-11-05 2014-05-21 三星电子株式会社 半导体封装件和制造半导体封装件的方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040125568A1 (en) * 2002-12-30 2004-07-01 Advanced Semiconductor Engineering, Inc. Thermal enhance package and manufacturing method thereof
CN1799141A (zh) * 2003-05-30 2006-07-05 霍尼韦尔国际公司 集成的散热器盖
CN1641865A (zh) * 2004-01-09 2005-07-20 日月光半导体制造股份有限公司 覆晶封装体
CN1855450A (zh) * 2005-04-25 2006-11-01 矽品精密工业股份有限公司 高散热性的半导体封装件及其制法
CN101887872A (zh) * 2009-05-12 2010-11-17 日月光半导体制造股份有限公司 半导体芯片的散热封装构造
CN103811472A (zh) * 2012-11-05 2014-05-21 三星电子株式会社 半导体封装件和制造半导体封装件的方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107768321A (zh) * 2016-08-18 2018-03-06 三星电机株式会社 半导体封装件和使用半导体封装件的电子装置模块
CN107768321B (zh) * 2016-08-18 2020-10-09 三星电机株式会社 半导体封装件和使用半导体封装件的电子装置模块
CN112018072A (zh) * 2016-08-18 2020-12-01 三星电机株式会社 半导体封装件和使用半导体封装件的电子装置模块
CN111128980A (zh) * 2019-12-04 2020-05-08 珠海欧比特宇航科技股份有限公司 一种三维立体封装内部器件的散热处理方法
CN111968951A (zh) * 2020-08-19 2020-11-20 华进半导体封装先导技术研发中心有限公司 功率放大器散热结构及其制备方法
CN116093046A (zh) * 2023-04-10 2023-05-09 北京华封集芯电子有限公司 单颗芯片的制备方法及芯片结构
CN118366953A (zh) * 2024-06-14 2024-07-19 苏州华太电子技术股份有限公司 芯片模块、电路板及芯片制造方法
CN118366953B (zh) * 2024-06-14 2024-10-18 苏州华太电子技术股份有限公司 芯片模块、电路板及芯片制造方法

Similar Documents

Publication Publication Date Title
US7622793B2 (en) Flip chip shielded RF I/O land grid array package
CN104241218A (zh) 一种带有散热结构的倒装芯片塑封结构及制造方法
CN106898591A (zh) 一种散热的多芯片框架封装结构及其制备方法
CN104064532A (zh) 一种带有散热结构的器件封装结构及制造方法
CN105070671A (zh) 一种芯片封装方法
TWI628760B (zh) 用於經封裝半導體晶粒之內部熱擴散之設備及方法
CN104241217A (zh) 一种芯片背面裸露的扇出型封装结构及制造方法
CN105489571A (zh) 一种带散热片的半导体封装及其封装方法
CN103887256A (zh) 一种高散热芯片嵌入式电磁屏蔽封装结构及其制作方法
CN104051397A (zh) 包括非整数引线间距的封装器件及其制造方法
CN208077964U (zh) 高功率密度塑封式ipm模块的封装结构
CN103354228A (zh) 半导体封装件及其制造方法
CN104900612B (zh) 一种具有凹陷型散热片底座的封装体堆叠散热结构及其制作方法
CN104134633A (zh) 大功率芯片柔性基板封装结构及封装工艺
CN104851860B (zh) 一种集成电路管芯及制造方法
US9559036B1 (en) Integrated circuit package with plated heat spreader
CN1172369C (zh) 具散热片的半导体封装件
CN104064557B (zh) 一种芯片背面裸露的重构晶圆结构及制造方法
CN104241216A (zh) 一种封装高度可控的扇出型封装结构及制造方法
CN106935520A (zh) 一种内绝缘封装结构及其制造工艺
CN107833866A (zh) 一次封装成型的增强散热的封装结构及制造方法
CN104701292A (zh) 一种高速ic-qfn封装协同优化设计方法
CN103441085A (zh) 一种芯片倒装bga封装方法
CN103560117B (zh) 一种用于PoP封装的散热结构
CN203787410U (zh) 一种高散热芯片嵌入式电磁屏蔽封装结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20140924