CN104900612B - 一种具有凹陷型散热片底座的封装体堆叠散热结构及其制作方法 - Google Patents

一种具有凹陷型散热片底座的封装体堆叠散热结构及其制作方法 Download PDF

Info

Publication number
CN104900612B
CN104900612B CN201510313831.9A CN201510313831A CN104900612B CN 104900612 B CN104900612 B CN 104900612B CN 201510313831 A CN201510313831 A CN 201510313831A CN 104900612 B CN104900612 B CN 104900612B
Authority
CN
China
Prior art keywords
package substrate
chip
layer package
packaging body
cooling fin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510313831.9A
Other languages
English (en)
Other versions
CN104900612A (zh
Inventor
徐健
孙鹏
周鸣昊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Center for Advanced Packaging Co Ltd
Original Assignee
National Center for Advanced Packaging Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Center for Advanced Packaging Co Ltd filed Critical National Center for Advanced Packaging Co Ltd
Priority to CN201510313831.9A priority Critical patent/CN104900612B/zh
Publication of CN104900612A publication Critical patent/CN104900612A/zh
Application granted granted Critical
Publication of CN104900612B publication Critical patent/CN104900612B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本发明公开了一种具有凹陷型散热片底座的封装体堆叠散热结构及其制作方法，在下层封装基板的下表面焊接有第二锡球，在下层封装基板的中部上方位置设有上层封装基板，在上层封装基板的下表面焊接有第一锡球，第一锡球与下层封装基板的上表面接触，在第一锡球外侧位置的下层封装基板的上表面通过第二灌封胶倒装有第二芯片，在上层封装基板的上表面设有塑封体，在对应塑封体内部位置的上层封装基板的上表面通过第一灌封胶倒装有第一芯片，在对应所述凹陷外侧位置的散热片底座的下表面通过第二导热胶与第二芯片的上表面相连，所述凹陷底面与第一芯片的上表面通过第一导热胶相连。本发明热阻明显减小，可以有效地避免PoP封装具备过热的问题。

Description

一种具有凹陷型散热片底座的封装体堆叠散热结构及其制作 方法
技术领域
本发明公开了一种具有凹陷型散热片底座的封装体堆叠散热结构，本发明还公开了一种具有凹陷型散热片底座的封装体堆叠散热结构的制作方法，本发明属于芯片封装技术领域。
背景技术
消费者期望电子产品在各方面都比较紧凑，这也是主要电子产品日益缩小的主要动力。所以，企业在不断地缩小终端产品的总体尺寸，而这要利用较小的半导体封装来实现。因此，缩小封装是半导体封装行业的一个主要发展趋势。
PoP(Package on Package)是一种典型的三维封装解决方案，可以同时集成逻辑芯片和存储芯片，已经成为不断追求更小更薄的手持设备市场上的重要组成部分。和芯片堆叠的封装形式相比，PoP封装的优点在于装配前各个器件可以单独测试，保障了更高的良品率，总的堆叠装配成本可降至最低。同时器件的组合选择有更大的自由度，对于移动电话，数码像机等产品是优选的装配方案。
但是，PoP封装通常采用两层的封装堆叠结构，这种在垂直方向上的堆叠使得PoP封装结构较为复杂，上下两层封装体之间的空气流动性变差，PoP封装散热主要通过上层封装体和底部基板做为主要途径，造成PoP封装的散热性能变差。尤其是在移动设备高频化的今天，芯片功耗的不断增大使得PoP的散热问题更为严重，很容易导致封装内芯片的温度过高而超过热学规范的要求。
发明内容
本发明的目的之一是克服现有技术中存在的不足，提供一种热阻减小、可以有效避免PoP封装具备过热问题的具有凹陷型散热片底座的封装体堆叠散热结构。
本发明的另一目的是提供一种具有凹陷型散热片底座的封装体堆叠散热结构的制作方法。
按照本发明提供的技术方案，所述具有凹陷型散热片底座的封装体堆叠散热结构，包括下层封装基板、第二锡球、第二芯片、第二灌封胶、第一导热胶、第二导热胶、上层封装基板、第一芯片、第一锡球、第一灌封胶、塑封体与散热片，所述散热片具有一体式散热片底座，在散热片底座的下表面中部位置设有凹陷；在下层封装基板的下表面焊接有第二锡球，在下层封装基板的中部上方位置设有上层封装基板，在上层封装基板的下表面焊接有第一锡球，第一锡球与下层封装基板的上表面接触，在第一锡球外侧位置的下层封装基板的上表面通过第二灌封胶倒装有第二芯片，在上层封装基板的上表面设有塑封体，在对应塑封体内部位置的上层封装基板的上表面通过第一灌封胶倒装有第一芯片，在对应所述凹陷外侧位置的散热片底座的下表面通过第二导热胶与第二芯片的上表面相连，所述凹陷底面与第一芯片的上表面通过第一导热胶相连。
所述下层封装基板的材料为陶瓷、印刷线路板或金属。
所述第二灌封胶的材料为有机树脂。
所述第一导热胶的材料为有机导热树脂，且第一导热胶的厚度为20~60μm。
所述第二导热胶的材料为有机导热树脂，且第二导热胶的厚度为20~60μm。
所述上层封装基板的材料为陶瓷、印刷线路板或金属。
所述第一灌封胶的材料为有机树脂。
所述塑封体的材料为有机材料。
一种具有凹陷型散热片底座的封装体堆叠散热结构的制作方法包括以下步骤：
a、选择上层封装基板，在上层封装基板的上表面倒装第一芯片；
b、对第一芯片进行底填胶水灌封，底填胶水灌封时温度控制在65~75℃，底填胶水灌封结束形成第一灌封胶；
c、在对应第一芯片位置的上层封装基板的上表面进行塑封成型，塑封成型时温度控制在170~180℃，塑封成型结束形成塑封体，塑封体将第一芯片封装，由塑封体完成对第一芯片的保护；
d、在上层封装基板的下表面焊接第一锡球，得到上层封装体；
e、选择下层封装基板，在下层封装基板的上表面中部外侧位置倒装第二芯片；
f、对第二芯片进行底填胶水灌封，底填胶水灌封时温度控制在65~75℃，底填胶水灌封结束形成第二灌封胶，得到下层封装体；
g、将下层封装体设置在上层封装体的下方，下层封装体与上层封装体通过第一锡球实现互联，形成堆叠封装体；
h、在堆叠封装体中的下层封装基板的下表面焊接第二锡球，为堆叠封装体与外界电路板的连接做好准备；
i、将具有凹陷结构散热片底座的散热片倒扣在堆叠封装体上面，通过第二导热胶实现凹陷外侧位置的散热片底座的下表面与第二芯片上表面的固定，通过第二导热胶实现凹陷底面与第一芯片上表面的固定。
本发明通过对散热片进行凹陷处理，使得散热片可以直接贴装在下层封装体的第二芯片上方，下层封装体的主要散热途径不再通过上封装体，而通过散热片结构，热阻明显减小，可以有效地避免PoP封装具备过热的问题。
本发明的制作方法具有步骤简单、便于操作等优点。
附图说明
图1是本发明中具有凹陷型散热片底座的封装体堆叠散热结构的结构示意图。
图2是本发明中上层封装基板的结构示意图。
图3是倒装有第一芯片的上层封装基板的结构示意图。
图4是对第一芯片进行底填胶水灌封后的结构示意图。
图5是对上层封装基板的上表面进行塑封成型后的结构示意图。
图6是焊接第一锡球后的上层封装体的结构示意图。
图7是本发明中下层封装基板的结构示意图。
图8是倒装第二芯片后的下层封装基板的结构示意图。
图9是对第二芯片进行底填胶水灌封后的结构示意图。
图10是下层封装体与上层封装体实现互联后的结构示意图。
图11是堆叠封装体焊接第二锡球后的结构示意图。
图12是安装了散热片的堆叠封装体的结构示意图。
具体实施方式
下面结合具体实施例对本发明作进一步说明。
该具有凹陷型散热片底座的封装体堆叠散热结构，包括下层封装基板1、第二锡球2、第二芯片3、第二灌封胶4、第一导热胶5、第二导热胶6、上层封装基板7、第一芯片8、第一锡球9、第一灌封胶10、塑封体11与散热片12，所述散热片12具有一体式散热片底座，在散热片底座的下表面中部位置设有凹陷；在下层封装基板1的下表面焊接有第二锡球2，在下层封装基板1的中部上方位置设有上层封装基板7，在上层封装基板7的下表面焊接有第一锡球9，第一锡球9与下层封装基板1的上表面接触，在第一锡球9外侧位置的下层封装基板1的上表面通过第二灌封胶4倒装有第二芯片3，在上层封装基板7的上表面设有塑封体11，在对应塑封体11内部位置的上层封装基板7的上表面通过第一灌封胶10倒装有第一芯片8，在对应所述凹陷外侧位置的散热片底座的下表面通过第二导热胶6与第二芯片3的上表面相连，所述凹陷底面与第一芯片8的上表面通过第一导热胶5相连。
所述下层封装基板1的材料为陶瓷、印刷线路板或金属。
所述第二灌封胶4的材料为有机树脂。
所述第一导热胶5的材料为有机导热树脂，且第一导热胶5的厚度为20~60μm。
所述第二导热胶6的材料为有机导热树脂，且第二导热胶6的厚度为20~60μm。
所述上层封装基板7的材料为陶瓷、印刷线路板或金属。
所述第一灌封胶10的材料为有机树脂。
所述塑封体11的材料为有机材料。
一种具有凹陷型散热片底座的封装体堆叠散热结构的制作方法包括以下步骤：
a、选择上层封装基板7，在上层封装基板7的上表面倒装第一芯片8；
b、对第一芯片8进行底填胶水灌封，底填胶水灌封时温度控制在65~75℃，底填胶水灌封结束形成第一灌封胶10；
c、在对应第一芯片8位置的上层封装基板7的上表面进行塑封成型，塑封成型时温度控制在170~180℃，塑封成型结束形成塑封体11，塑封体11将第一芯片8封装，由塑封体11完成对第一芯片8的保护；
d、在上层封装基板7的下表面焊接第一锡球9，得到上层封装体；
e、选择下层封装基板1，在下层封装基板1的上表面中部外侧位置倒装第二芯片3；
f、对第二芯片3进行底填胶水灌封，底填胶水灌封时温度控制在65~75℃，底填胶水灌封结束形成第二灌封胶4，得到下层封装体；
g、将下层封装体设置在上层封装体的下方，下层封装体与上层封装体通过第一锡球9实现互联，形成堆叠封装体；
h、在堆叠封装体中的下层封装基板1的下表面焊接第二锡球2，为堆叠封装体与外界电路板的连接做好准备；
i、将具有凹陷结构散热片底座的散热片12倒扣在堆叠封装体上面，通过第二导热胶6实现凹陷外侧位置的散热片底座的下表面与第二芯片3上表面的固定，通过第二导热胶5实现凹陷底面与第一芯片8上表面的固定。

Claims (8)

1.一种具有凹陷型散热片底座的封装体堆叠散热结构的制作方法，其特征是，该方法包括以下步骤：
a、选择上层封装基板（7），在上层封装基板（7）的上表面倒装第一芯片（8）；
b、对第一芯片（8）进行底填胶水灌封，底填胶水灌封时温度控制在65~75℃，底填胶水灌封结束形成第一灌封胶（10）；
c、在对应第一芯片（8）位置的上层封装基板（7）的上表面进行塑封成型，塑封成型时温度控制在170~180℃，塑封成型结束形成塑封体（11），塑封体（11）将第一芯片（8）封装，由塑封体（11）完成对第一芯片（8）的保护；
d、在上层封装基板（7）的下表面焊接第一锡球（9），得到上层封装体；
e、选择下层封装基板（1），在下层封装基板（1）的上表面中部外侧位置倒装第二芯片（3）；
f、对第二芯片（3）进行底填胶水灌封，底填胶水灌封时温度控制在65~75℃，底填胶水灌封结束形成第二灌封胶（4），得到下层封装体；
g、将下层封装体设置在上层封装体的下方，下层封装体与上层封装体通过第一锡球（9）实现互联，形成堆叠封装体；
h、在堆叠封装体中的下层封装基板（1）的下表面焊接第二锡球（2），为堆叠封装体与外界电路板的连接做好准备；
i、将具有凹陷结构散热片底座的散热片（12）倒扣在堆叠封装体上面，通过第二导热胶（6）实现凹陷外侧位置的散热片底座的下表面与第二芯片（3）上表面的固定，通过第一导热胶（5）实现凹陷底面与第一芯片（8）上表面的固定。
2.根据权利要求1所述的具有凹陷型散热片底座的封装体堆叠散热结构的制作方法，其特征是：所述下层封装基板（1）的材料为陶瓷、印刷线路板或金属。
3.根据权利要求1所述的具有凹陷型散热片底座的封装体堆叠散热结构的制作方法，其特征是：所述第二灌封胶（4）的材料为有机树脂。
4.根据权利要求1所述的具有凹陷型散热片底座的封装体堆叠散热结构的制作方法，其特征是：所述第一导热胶（5）的材料为有机导热树脂，且第一导热胶（5）的厚度为20~60μm。
5.根据权利要求1所述的具有凹陷型散热片底座的封装体堆叠散热结构的制作方法，其特征是：所述第二导热胶（6）的材料为有机导热树脂，且第二导热胶（6）的厚度为20~60μm。
6.根据权利要求1所述的具有凹陷型散热片底座的封装体堆叠散热结构的制作方法，其特征是：所述上层封装基板（7）的材料为陶瓷、印刷线路板或金属。
7.根据权利要求1所述的具有凹陷型散热片底座的封装体堆叠散热结构的制作方法，其特征是：所述第一灌封胶（10）的材料为有机树脂。
8.根据权利要求1所述的具有凹陷型散热片底座的封装体堆叠散热结构的制作方法，其特征是：所述塑封体（11）的材料为有机材料。
CN201510313831.9A 2015-06-09 2015-06-09 一种具有凹陷型散热片底座的封装体堆叠散热结构及其制作方法 Active CN104900612B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510313831.9A CN104900612B (zh) 2015-06-09 2015-06-09 一种具有凹陷型散热片底座的封装体堆叠散热结构及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510313831.9A CN104900612B (zh) 2015-06-09 2015-06-09 一种具有凹陷型散热片底座的封装体堆叠散热结构及其制作方法

Publications (2)

Publication Number Publication Date
CN104900612A CN104900612A (zh) 2015-09-09
CN104900612B true CN104900612B (zh) 2017-10-27

Family

ID=54033186

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510313831.9A Active CN104900612B (zh) 2015-06-09 2015-06-09 一种具有凹陷型散热片底座的封装体堆叠散热结构及其制作方法

Country Status (1)

Country Link
CN (1) CN104900612B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105470220A (zh) * 2015-12-09 2016-04-06 华天科技（西安）有限公司 一种可预防溢料的散热片贴装封装件
CN105470211A (zh) * 2015-12-25 2016-04-06 华天科技（西安）有限公司 一种可预防溢料的散热片贴装封装件
CN109887849A (zh) * 2019-01-31 2019-06-14 通富微电子股份有限公司 一种散热片贴装芯片的方法及系统

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103594432A (zh) * 2013-10-31 2014-02-19 中国科学院微电子研究所 一种刚柔结合板的三维封装散热结构
CN103620772A (zh) * 2011-04-22 2014-03-05 泰塞拉公司 具有堆叠的面朝下连接的裸片的多芯片模块
CN104538372A (zh) * 2014-12-29 2015-04-22 华进半导体封装先导技术研发中心有限公司 散热型封装结构及其制作方法、散热型封装基板

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI242863B (en) * 2003-09-15 2005-11-01 Siliconware Precision Industries Co Ltd Heat dissipating structure and semiconductor package with the heat dissipating structure
US20080001277A1 (en) * 2006-06-30 2008-01-03 Tsrong Yi Wen Semiconductor package system and method of improving heat dissipation of a semiconductor package

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103620772A (zh) * 2011-04-22 2014-03-05 泰塞拉公司 具有堆叠的面朝下连接的裸片的多芯片模块
CN103594432A (zh) * 2013-10-31 2014-02-19 中国科学院微电子研究所 一种刚柔结合板的三维封装散热结构
CN104538372A (zh) * 2014-12-29 2015-04-22 华进半导体封装先导技术研发中心有限公司 散热型封装结构及其制作方法、散热型封装基板

Also Published As

Publication number Publication date
CN104900612A (zh) 2015-09-09

Similar Documents

Publication Publication Date Title
US11239095B2 (en) Stacked semiconductor die assemblies with high efficiency thermal paths and molded underfill
CN103811430B (zh) 层叠封装结构及其形成方法
CN102738094B (zh) 用于堆叠的半导体封装构造及其制造方法
CN103515326B (zh) 具有用于翘曲控制的基于聚合物的材料的堆叠式封装结构
JP6625599B2 (ja) 高効率熱経路を有する積層半導体ダイアセンブリおよび関連システム
CN102414815A (zh) 具有散热器的多管芯半导体封装
CN104458101A (zh) 侧通气压力传感器装置
CN104064535B (zh) 半导体封装件及其制造方法
CN104900612B (zh) 一种具有凹陷型散热片底座的封装体堆叠散热结构及其制作方法
CN104241218A (zh) 一种带有散热结构的倒装芯片塑封结构及制造方法
JP6469660B2 (ja) 半導体装置の製造方法
CN215377395U (zh) 一种用于半导体芯片的封装结构
CN102593090B (zh) 具有安装在隔离引线的基座上的管芯的引线框封装
CN101882606B (zh) 散热型半导体封装构造及其制造方法
CN104064532A (zh) 一种带有散热结构的器件封装结构及制造方法
JP2015220235A (ja) 半導体装置
CN102194707B (zh) 制造半导体结构的方法
CN105047617B (zh) 一种整体堆叠封装结构及其制作方法
CN103295920A (zh) 非绝缘型功率模块及其封装工艺
CN206116378U (zh) 半导体封装构造
CN208923107U (zh) Dfn集成电路封装器件
CN210443552U (zh) 用于系统级封装的散热结构
CN200976345Y (zh) 芯片封装结构
CN104900613A (zh) 一种堆叠模组散热结构及其制作方法
CN106098676A (zh) 多通道堆叠封装结构及封装方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant