CN110444514B - 扇出型半导体封装件 - Google Patents

扇出型半导体封装件 Download PDF

Info

Publication number
CN110444514B
CN110444514B CN201910368806.9A CN201910368806A CN110444514B CN 110444514 B CN110444514 B CN 110444514B CN 201910368806 A CN201910368806 A CN 201910368806A CN 110444514 B CN110444514 B CN 110444514B
Authority
CN
China
Prior art keywords
fan
layer
semiconductor package
electromagnetic wave
wave shielding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910368806.9A
Other languages
English (en)
Other versions
CN110444514A (zh
Inventor
韩美子
朴大贤
李晟焕
李尚锺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN110444514A publication Critical patent/CN110444514A/zh
Application granted granted Critical
Publication of CN110444514B publication Critical patent/CN110444514B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/315—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the encapsulation having a cavity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H01L23/4855—Overhang structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08151—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/08221—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/08225—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145—Organic substrates, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/564—Details not otherwise provided for, e.g. protection against moisture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Toxicology (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本公开提供了一种扇出型半导体封装件。所述扇出型半导体封装件包括：连接构件，包括绝缘层和重新分布层；半导体芯片，设置在所述连接构件上；包封剂，包封所述半导体芯片；以及电磁波屏蔽层，设置在所述半导体芯片上，并包括多个排气孔。所述电磁波屏蔽层包括所述排气孔的密度彼此不同的第一区域和第二区域，所述第一区域的所述排气孔的密度高于所述第二区域中的所述排气孔的密度。

Description

扇出型半导体封装件
本申请要求于2018年5月4日在韩国知识产权局提交的第10-2018-0051914号韩国专利申请的优先权的权益，该韩国专利申请的公开内容通过引用全部包含于此。
技术领域
本公开涉及一种扇出型半导体封装件。
背景技术
近来，与半导体芯片相关的技术发展的显著趋势是减小了组件的尺寸。因此，在封装领域中，随着对小尺寸半导体芯片等的需求的快速增加，已经需要实现在包括大量的引脚的同时具有紧凑尺寸的半导体。
提出满足技术需求的半导体封装技术的一种类型是扇出型半导体封装件。这样的扇出型封装件具有紧凑的尺寸，并且可通过使连接端子重新分布到设置有半导体芯片的区域的外部来实现大量的引脚。
因为当电磁波影响半导体芯片等时可能发生问题，所以半导体封装件需要有效的电磁波屏蔽结构。
发明内容
本公开的一方面提供了一种具有高的电磁波屏蔽效率并且能够有效地去除在产品的内部可能出现的气体的扇出型半导体封装件。
根据本公开的一方面，一种扇出型半导体封装件包括：连接构件，包括绝缘层和重新分布层；半导体芯片，设置在所述连接构件上；包封剂，包封所述半导体芯片；以及电磁波屏蔽层，设置在所述半导体芯片上，并包括多个排气孔。所述电磁波屏蔽层包括所述多个排气孔的密度彼此不同的第一区域和第二区域，所述第一区域的所述排气孔的密度高于所述第二区域中的所述排气孔的密度。
所述第二区域可设置在与所述半导体芯片对应的区域中。
所述电磁波屏蔽层还可包括未形成有所述排气孔的第三区域。
所述第三区域可设置在与所述半导体芯片对应的区域中。
所述扇出型半导体封装件还可包括芯构件，所述芯构件具有通孔，所述半导体芯片设置在所述通孔中，并且所述第三区域可设置在与所述芯构件对应的区域中。
所述芯构件可包括金属层，所述金属层至少覆盖所述通孔的壁表面。
所述金属层可从所述通孔的所述壁表面延伸到所述芯构件的上表面和所述芯构件的下表面中的一者或二者。
所述芯构件的所述金属层和所述电磁波屏蔽层可通过穿过所述包封剂的导电过孔连接。
所述扇出型半导体封装件还可包括设置在所述连接构件上的多个无源组件。
所述第一区域可设置在与所述多个无源组件中的至少一部分对应的区域中。
从所述多个无源组件中的至少部分的上表面到所述包封剂的上表面的距离可彼此不同，并且在从所述多个无源组件中的所述至少部分的所述上表面到所述包封剂的所述上表面的不同距离中的距所述包封剂的所述上表面的距离越长的区域中，所述排气孔的密度可越高。
所述电磁波屏蔽层还可包括未形成有所述排气孔的第三区域，并且所述第三区域可设置在从所述多个无源组件中的所述至少部分的所述上表面到所述包封剂的所述上表面的不同距离中的距所述包封剂的所述上表面的距离较短的区域中。
所述多个无源组件可包括电容器和电感器，并且与所述电容器对应的区域中的所述排气孔的密度可高于与所述电感器对应的区域中的所述排气孔的密度。
所述电磁波屏蔽层还可包括未形成有所述排气孔的第三区域，并且所述第三区域可设置在与所述电感器对应的区域中。
所述第一区域和所述第二区域中的所述排气孔的尺寸可彼此相等，并且所述第一区域中的每单位面积的所述排气孔的数量可高于所述第二区域中的每单位面积的所述排气孔的数量。
所述多个排气孔的平均尺寸可小于或等于60μm。
所述电磁波屏蔽层可包括第一层和覆盖所述第一层的第二层。
所述第一层和所述第二层可以是镀层。
所述第二层可完全覆盖所述第一层的上表面和所述第一层的侧表面。
所述电磁波屏蔽层还可包括被所述第一层完全覆盖的种子层。
所述扇出型半导体封装件还可包括覆盖所述电磁波屏蔽层的钝化层。
所述钝化层的部分可填充所述电磁波屏蔽层的所述多个排气孔。
所述钝化层的填充所述电磁波屏蔽层的所述多个排气孔的所述部分可与所述包封剂直接接触。
所述电磁波屏蔽层可在所述扇出型半导体封装件的边缘之间连续延伸。
根据本公开的另一方面，一种扇出型半导体封装件包括：连接构件，包括绝缘层和重新分布层；半导体芯片，设置在所述连接构件上；包封剂，包封所述半导体芯片；以及电磁波屏蔽层，设置在所述半导体芯片上，并包括多个排气孔。所述电磁波屏蔽层包括第一层和覆盖所述第一层的第二层。
所述第二层可完全覆盖所述第一层的上表面和所述第一层的侧表面。
所述电磁波屏蔽层还可包括被所述第一层完全覆盖的种子层。
根据本公开的另一方面，一种扇出型半导体封装件包括：连接构件，包括绝缘层和重新分布层；芯构件，设置在所述连接构件上并具有彼此分开的第一通孔和第二通孔；半导体芯片，设置在所述连接构件上并且位于所述芯构件的所述第一通孔中；第一无源组件，设置在所述连接构件上并且位于所述芯构件的所述第二通孔中；包封剂，包封所述半导体芯片的部分、所述第一无源组件的部分和所述芯构件的部分；以及电磁波屏蔽层，设置在所述包封剂上并包括排气孔。在所述连接构件上堆叠所述半导体芯片、所述第一无源组件和所述芯构件中的至少一者所沿的方向上，一单位面积中的与所述第一无源组件或所述半导体芯片叠置的所述排气孔的面积的总和大于一单位面积中的与所述芯构件的使所述第一通孔和所述第二通孔分开的壁叠置的所述排气孔的面积的总和。
一单位面积中的与所述半导体芯片叠置的所述排气孔的面积的总和可小于一单位面积中的与所述无源组件叠置的所述排气孔的面积的总和。
所述排气孔可不与所述半导体芯片以及所述芯构件的使所述第一通孔和所述第二通孔分开的所述壁叠置。
所述扇出型半导体封装件还可包括设置在所述连接构件上的第二无源组件，并且与所述第二无源组件叠置的所述排气孔的数量可小于与所述第一无源组件叠置的所述排气孔的数量。
从所述电磁波屏蔽层到所述第二无源组件的距离可小于从所述电磁波屏蔽层到所述第一无源组件的距离。
所述第一无源组件可以是电感器，并且所述第二无源组件可以是电容器。
所述扇出型半导体封装件还可包括覆盖所述电磁波屏蔽层的钝化层，并且所述钝化层的部分可填充所述电磁波屏蔽层的所述排气孔。
所述扇出型半导体封装件还可包括金属层，所述金属层设置在所述芯构件的表面上，并且通过穿过所述包封剂的过孔电连接到所述电磁波屏蔽层。
附图说明
通过下面结合附图进行的详细描述，本公开的以上和其他方面、特征和优点将被更清楚地理解，在附图中：
图1是示出电子装置系统的示例的示意性框图；
图2是示出电子装置的示例的示意性透视图；
图3A和图3B是示出扇入型半导体封装件在被封装之前和封装之后的状态的示意性截面图；
图4是示出扇入型半导体封装件的封装工艺的示意性截面图；
图5是示出扇入型半导体封装件安装在中介基板上并且最终安装在电子装置的主板上的情况的示意性截面图；
图6是示出扇入型半导体封装件嵌入在中介基板内并且最终安装在电子装置的主板上的情况的示意性截面图；
图7是示出扇出型半导体封装件的示意性截面图；
图8是示出扇出型半导体封装件安装在电子装置的主板上的情况的示意性截面图；
图9和图10示意性示出了扇出型半导体封装件的示例，并且分别对应于扇出型半导体封装件的截面图和俯视图；
图11示出了图9和图10的示例性实施例中可采用的电磁波屏蔽层的形式；
图12示出了变型的实施例中可采用的电磁波屏蔽层的形式；
图13是示出屏蔽效率根据电磁波屏蔽层中的排气孔的尺寸而改变的方面的仿真曲线图；以及
图14和图15示出了变型示例中可采用的电磁波屏蔽层的详细形式。
具体实施方式
在下文中，将参照附图描述本公开中的示例性实施例。在附图中，为了清楚起见，可夸大或缩小组件的形状、尺寸等。
电子装置
图1是示出电子装置系统的示例的示意性框图。
参照图1，电子装置1000将主板1010容纳在其中。主板1010可包括物理连接和/或电连接到其的芯片相关组件1020、网络相关组件1030、其他组件1040等。组件可通过各种信号线1090连接到以下将描述的其他组件。
芯片相关组件1020可包括：存储芯片，诸如易失性存储器(例如，动态随机存取存储器(DRAM))、非易失性存储器(例如，只读存储器(ROM))、闪存等；应用处理器芯片，诸如中央处理器(例如，CPU)、图形处理器(例如，GPU)、数字信号处理器、密码处理器、微处理器、微控制器等；以及逻辑芯片，诸如模拟数字转换器、专用IC(ASIC)等。然而，芯片相关组件1020不限于此，而是还可包括其他类型的芯片相关组件。此外，芯片相关组件1020中包括的组件可彼此组合。
网络相关组件1030可包括被指定为根据诸如以下协议操作的组件：Wi-Fi(IEEE802.11族等)、WiMAX(IEEE 802.16族等)、IEEE 802.20、长期演进技术(LTE)、Ev-DO、HSPA+、HSDPA+、HSUPA+、EDGE、GSM、GPS、GPRS、CDMA、TDMA、DECT、蓝牙、3G、4G、5G以及在上述协议之后指定的任意其他无线协议和有线协议。然而，网络相关组件不限于此，而是还可包括被指定为根据各种其他无线标准或协议或者有线标准或协议中的任意操作的组件。此外，网络相关组件1030中包括的组件可与芯片相关组件1020一起彼此组合。
其他组件1040的示例可包括高频电感器、铁氧体电感器、功率电感器、铁氧体磁珠、低温共烧陶瓷(LTCC)、电磁干扰(EMI)滤波器、多层陶瓷电容器(MLCC)等。然而，其他组件1040不限于此，而是还可包括用于其他各种用途的无源组件等。此外，其他组件1040中包括的组件可与芯片相关组件1020和/或网络相关组件1030一起彼此组合。
根据电子装置1000的类型，电子装置1000可包括可物理连接和/或电连接到主板1010或者可不物理连接和/或电连接到主板1010的其他组件。这些其他组件的示例可包括相机1050、天线1060、显示器1070、电池1080、音频编解码器(未示出)、视频编解码器(未示出)、功率放大器(未示出)、指南针(未示出)、加速计(未示出)、陀螺仪(未示出)、扬声器(未示出)、大容量存储单元(例如，硬盘驱动器)(未示出)、光盘(CD)(未示出)、数字通用光盘(DVD)(未示出)等。然而，这些其他组件的示例不限于此，并且还可根据电子装置1000的类型等而包括用于各种用途的其他组件。
电子装置1000可以是智能电话、个人数字助理、数字摄像机、数码相机、网络系统、计算机、监视器、平板PC、膝上型计算机、上网本、电视机、视频游戏机、智能手表、汽车组件等。然而，电子装置1000不限于此，并且可以是处理数据的任意其他电子装置。
图2是示出电子装置的示例的示意性透视图。
参照图2，半导体封装件可应用于上述的各种电子装置以用于各种用途。例如，母板1110容纳在智能电话1100的主体1101的内部，并且各种组件1120物理连接和/或电连接到母板1110。另外，可物理连接和/或电连接到母板1110或者可不物理连接和/或电连接到母板1110的其他组件(诸如相机1130)可容纳在主体1101中。组件1120中的一部分可以是芯片相关组件，扇出型半导体封装件100可以是芯片相关组件中的应用处理器，但不限于此。电子装置不必限于智能电话1100，而可以是如上所述的其他电子装置。
半导体封装件
通常，半导体芯片中集成了大量的微电子电路。然而，半导体芯片本身可能无法用作成品的半导体产品，并且会由于外部物理冲击或者化学冲击而损坏。因此，半导体本身可能不会被使用，而是可被封装并且在封装的状态下在电子装置等中使用。
就电连接而言，由于半导体芯片和电子装置的主板之间的电路宽度存在差异，因此需要半导体封装。详细地，在半导体芯片的情况下，连接焊盘的尺寸和连接焊盘之间的间距相对细小，而在电子装置中使用的主板的情况下，组件安装焊盘的尺寸和组件安装焊盘之间的间距显著大于半导体芯片的规格(例如，连接焊盘的尺寸和连接焊盘之间的间距)。因此，可能难以将半导体芯片直接安装在这样的主板上，因此需要用于缓解半导体芯片和主板之间的电路宽度的差异的封装技术。
通过封装技术制造的半导体封装件可根据其结构和用途而分为扇入型半导体封装件和扇出型半导体封装件。
在下文中，将参照附图更详细地描述扇入型半导体封装件和扇出型半导体封装件。
扇入型半导体封装件
图3A和图3B是示出扇入型半导体封装件在被封装之前和封装之后的状态的示意性截面图。
图4是示出扇入型半导体封装件的封装工艺的示意性截面图。
参照图3A至图4，半导体芯片2220可以是例如处于裸态(bare state)的集成电路(IC)，并且包括：主体2221，包括硅(Si)、锗(Ge)、砷化镓(GaAs)等；连接焊盘2222，包括诸如铝(Al)等的导电材料，并且形成在主体2221的一个表面上；以及诸如氧化物膜、氮化物膜等的钝化层2223，形成在主体2221的一个表面上并且覆盖连接焊盘2222的至少一部分。在这种情况下，由于连接焊盘2222非常小，因此会难以将集成电路(IC)安装在中等级尺寸的印刷电路板(PCB)以及电子装置的主板等上。
因此，根据半导体芯片的尺寸，可在半导体芯片2220上形成连接构件2240，以使连接焊盘2222重新分布。连接构件2240可通过如下步骤形成：使用诸如感光介电(PID)树脂的绝缘材料在半导体芯片2220上形成绝缘层2241，形成使连接焊盘2222暴露的通路孔2243h，然后形成布线图案2242和过孔2243。然后，可形成保护连接构件2240的钝化层2250，可形成开口2251，然后可形成凸块下金属层2260等。详细地，可通过一系列工艺制造包括例如半导体芯片2220、连接构件2240、钝化层2250和凸块下金属层2260的扇入型半导体封装件2200。
如上所述，扇入型半导体封装件具有半导体芯片的所有的连接焊盘(例如，输入/输出(I/O)端子)设置在装置的内部的封装件形式，可具有优异的电特性，并且可按照相对低的成本生产。因此，安装在智能电话中的许多元件已经按照扇入型半导体封装件形式来制造，详细地，安装在智能电话中的许多元件已经被开发为在具有紧凑的尺寸的同时实现快速的信号传输。
然而，由于所有的I/O端子需要设置在半导体芯片的内部，因此扇入型半导体封装件具有相对大的空间局限性。因此，可能难以将这样的结构应用于具有相对大量的I/O端子的半导体芯片或者具有紧凑尺寸的半导体芯片。另外，由于如上所述的负面属性，可能无法在电子装置的主板上直接安装和使用扇入型半导体封装件。即使在半导体芯片的I/O端子的尺寸和半导体芯片的I/O端子之间的间距通过重新分布工艺被增大的情况下，半导体芯片的I/O端子的尺寸和半导体芯片的I/O端子之间的间距可能仍不足以将扇入型半导体封装件直接安装在电子装置的主板上。
图5是示出扇入型半导体封装件安装在中介基板上并且最终安装在电子装置的主板上的情况的示意性截面图。
图6是示出扇入型半导体封装件嵌入在中介基板内并且最终安装在电子装置的主板上的情况的示意性截面图。
参照图5，在扇入型半导体封装件2200中，半导体芯片2220的连接焊盘2222(例如，输入/输出(I/O)端子)通过中介基板2301再次重新分布，并且在扇入型半导体封装件2200安装在中介基板2301上的状态下，扇入型半导体封装件2200可最终安装在电子装置的主板2500上。在这种情况下，焊球2270等可通过底部填充树脂2280等固定，并且半导体芯片的外侧可利用模制材料2290等覆盖。可选地，参照图6，扇入型半导体封装件2200也可嵌入在单独的中介基板2302内，在扇入型半导体封装件2200嵌入在中介基板2302内的状态下，半导体芯片2220的连接焊盘2222(例如，I/O端子)可通过中介基板2302重新分布，并且扇入型半导体封装件2200可最终安装在电子装置的主板2500上。
如上所述，会难以在电子装置的主板上直接安装和使用扇入型半导体封装件。因此，扇入型半导体封装件需要安装在单独的中介基板上然后通过封装工艺安装在电子装置的主板上，或者需要在扇入型半导体封装件嵌入在中介基板内的状态下在电子装置的主板上安装和使用扇入型半导体封装件。
扇出型半导体封装件
图7是示出扇出型半导体封装件的示意性截面图。
参照图7，在扇出型半导体封装件的情况下，例如，半导体芯片2120的外侧可通过包封剂2130保护，并且半导体芯片2120的连接焊盘2122可通过连接构件2140重新分布到半导体芯片的外部。在这种情况下，钝化层2150还可形成在连接构件2140上，并且凸块下金属层2160还可形成在钝化层2150的开口中。焊球2170还可形成在凸块下金属层2160上。半导体芯片2120可以是包括主体2121、连接焊盘2122、钝化层(未示出)等的集成电路(IC)。连接构件2140可包括：绝缘层2141；重新分布层2142，形成在绝缘层2141上；以及过孔2143，使连接焊盘2122和重新分布层2142等电连接。
因此，扇出型半导体封装件具有I/O端子通过形成在半导体芯片上的连接构件重新分布并且设置在半导体芯片的外部的形式。如上所述，在扇入型半导体封装件的情况下，半导体芯片的所有的I/O端子需要设置在半导体芯片的内部。因此，当装置尺寸减小时，球的尺寸和节距需要减小，使得在扇入型半导体封装件的情况下可能无法使用标准化的球布局本身。另一方面，扇出型半导体封装件具有半导体芯片的I/O端子通过形成在半导体芯片上的连接构件重新分布并且设置在半导体芯片的外部的形式，因此，即使在半导体芯片的尺寸减小的情况下，在扇出型半导体封装件中可按照原样使用标准化的球布局，使得扇出型半导体封装件可在不使用单独的中介基板的情况下安装在电子装置的主板上，如下所述。
图8是示出扇出型半导体封装件安装在电子装置的主板上的情况的示意性截面图。
参照图8，扇出型半导体封装件2100可通过焊球2170等安装在电子装置的主板2500上。详细地，如上所述，在扇出型半导体封装件2100的情况下，能够使连接焊盘2122重新分布到半导体芯片2120的尺寸之外的扇出区域的连接构件2140可形成在半导体芯片2120上，使得可在扇出型半导体封装件中按照原样使用标准化的球布局。结果，扇出型半导体封装件可在不使用单独的中介基板等的情况下安装在电子装置的主板2500上。
如上所述，由于扇出型半导体封装件可在不使用单独的中介基板的情况下安装在电子装置的主板上，因此与使用中介基板的扇入型半导体封装件的厚度相比，扇出型半导体封装件可实现为具有减小的厚度。因此，扇出型半导体封装件可被小型化和纤薄化。另外，扇出型半导体封装件可具有优异的热特性和电特性，以适合于例如移动产品。此外，扇出型半导体封装件可实现为具有比使用印刷电路板(PCB)的普通的层叠封装(POP)的尺寸更紧凑的尺寸，并且可实现为防止由于翘曲现象的发生而发生的问题。
扇出型半导体封装指的是如上所述的保护半导体芯片免受外部冲击的影响并且使半导体芯片安装在电子装置的主板等上的封装技术，并且具有与诸如中介基板的印刷电路板(PCB)等(具有与扇出型半导体封装件的规格、用途等不同的规格、用途等，并且具有嵌入其中的扇入型半导体封装件)的概念不同的概念。
在下文中，将参照附图描述根据本公开中的示例性实施例的扇出型半导体封装件。
图9和图10示意性示出了扇出型半导体封装件的示例并且分别对应于截面图和俯视图。图11示出了图9和图10的示例性实施例中可采用的电磁波屏蔽层的形式。图12示出了变型的示例性实施例中可采用的电磁波屏蔽层的形式。图13是示出屏蔽效率根据电磁波屏蔽层中的排气孔的尺寸而改变的仿真曲线图。
参照图9和图10，根据示例性实施例的扇出型半导体封装件100可包括半导体芯片120、包封剂130、连接构件140和电磁波屏蔽层131。电磁波屏蔽层131可包括多个排气孔H，以提供气体排放路径。另外，扇出型半导体封装件100可包括芯构件110、无源组件121和122、钝化层150和180、凸块下金属层160、电连接结构170等。
连接构件140可使半导体芯片120的连接焊盘120P重新分布。此外，当设置无源组件121和122时，连接构件140可使半导体芯片120与无源组件121和122电连接。为了实现这样的功能，连接构件140可包括：绝缘层141；重新分布层142，设置在绝缘层141上；以及过孔143，穿过绝缘层141以使重新分布层142连接到过孔143。连接构件140可利用单层形成，或者可设计为利用比附图中示出的层多的多个层形成。
例如，可使用感光绝缘材料作为形成绝缘层141的材料。例如，绝缘层141可设置为感光绝缘层。例如，当绝缘层141具有感光性质时，绝缘层141可形成为具有相对减小的厚度，并且可更容易地获得过孔143的精细间距。绝缘层141可以是包括绝缘树脂和无机填料的感光绝缘层。例如，当绝缘层141具有多个层时，多个层的材料可彼此相同，并且如果需要，也可彼此不同。当绝缘层141利用多个层形成时，多个层可根据工艺彼此成为一体，使得它们之间的边界可以不容易明显。
重新分布层142可用于使连接焊盘120P重新分布，并且可使用诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金的导电材料作为重新分布层的材料。重新分布层142可根据相关层的设计执行各种功能。例如，接地图案、电力图案、信号图案等可包括在重新分布层中。在这种情况下，信号图案可包括除接地图案、电力图案等之外的各种信号图案(例如，数据信号图案等)。另外，重新分布层可包括过孔焊盘、连接端子焊盘等。
过孔143使形成在彼此不同的层上的重新分布层142、连接焊盘120P等电连接，结果在扇出型半导体封装件100中形成电连接路径。过孔143可利用诸如铜(Cu)、铝(Al)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金的导电材料形成。过孔143可以是完全填充有导电材料的形态，或者可以是导电材料覆盖孔(通路孔)的内周壁的形态。另外，可使用本领域已知的所有形状(诸如锥形形状、圆柱形形状等)作为过孔143的形状。
半导体芯片120设置在连接构件140上，并且可以是集成电路(IC)。半导体芯片120可以是以诸如中央处理器(例如，CPU)、图形处理器(例如，GPU)、现场可编程门阵列(FPGA)、数字信号处理器、密码处理器、微处理器、微控制器等为例的处理器芯片，详细地，半导体芯片120可以是应用处理器(AP)，但不限于此。
半导体芯片120可在有效晶圆的基础上形成。在这种情况下，主体的基体材料可以是硅(Si)、锗(Ge)、砷化镓(GaAs)等。各种电路可形成在主体中。连接焊盘120P可使半导体芯片120电连接到其他组件，并且可使用诸如铝(Al)的导电材料作为连接焊盘120P的形成材料，而没有任何具体限制。使连接焊盘暴露的钝化膜可形成在主体上，钝化膜可以是氧化物膜、氮化物膜等，或者可以是氧化物膜和氮化物膜的双层。还可在所需位置上设置绝缘层等。尽管半导体芯片120可以是裸片，但是根据需要还可在有效表面上形成重新分布层。
除了半导体芯片120之外，无源组件121和122可设置在连接构件140上。无源组件121和122可包括电感器121、电容器122等。在这种情况下，无源组件121和122可具有不同的尺寸，例如，电感器121的尺寸可大于电容器122的尺寸。除了这样的尺寸差异之外，在电感器121的情况下，由于就电感器组件特性而言电磁波屏蔽的必要性相对高，因此可基于根据示例性实施例的电感器设计电磁波屏蔽层131，这将在后面描述。此外，除了电感器121和电容器122之外，无源组件121和122还可包括电阻元件。
包封剂130可包封半导体芯片120、无源组件121和122等。包封剂130包括绝缘材料。可使用包括无机填料和绝缘树脂的材料(例如，诸如环氧树脂的热固性树脂、诸如聚酰亚胺的热塑性树脂、或者诸如无机填料的增强材料包括在如上所述的树脂中的树脂，详细地，ABF、FR-4、BT树脂等)作为绝缘材料。另外，也可使用本领域已知的模制材料(诸如EMC等)，并且根据需要也可使用感光包封剂(PIE)。根据需要，可使用诸如热固性树脂或热塑性树脂的绝缘树脂浸在诸如无机填料和/或玻璃纤维(或玻璃布或玻璃织物)的芯材料中的材料。
芯构件110可设置在连接构件140上，并且可具有通孔，半导体芯片120等设置在该通孔中。在扇出型半导体封装件100封装半导体芯片120以及无源组件121和122的情况下，可设置多个通孔，并且多个通孔可通过壁分开。例如，半导体芯片120可设置在多个通孔中的一个中，并且无源组件121和122可设置在多个通孔中的另一个或更多个中。芯构件110还可改善扇出型半导体封装件100的刚性，并且可用于确保包封剂130的厚度的均匀性。芯构件110的材料不受具体限制。例如，可使用绝缘材料，并且可使用诸如环氧树脂的热固性树脂、诸如聚酰亚胺的热塑性树脂、或者热固性树脂或热塑性树脂树脂与无机填料一起浸在诸如玻璃纤维(或玻璃布或玻璃织物)的芯材料中的树脂(例如，半固化片、ABF(AjinomotoBuild up Film)、FR-4、双马来酰亚胺三嗪(BT))等作为绝缘材料。根据需要，也可使用感光介电(PID)树脂。
芯构件110可包括覆盖形成通孔的壁表面的金属层111。金属层111可有效地屏蔽从半导体芯片120以及无源组件121和122发射的电磁波。如所示的，金属层111可延伸到芯构件110的上表面和/或下表面，并且可通过穿过包封剂130的导电过孔112连接到电磁波屏蔽层131。
电磁波屏蔽层131可设置在半导体芯片120等的上部上，并且可包括有效地屏蔽电磁波的材料(例如，金属成分)。电磁波屏蔽层131包括多个排气孔H。电磁波屏蔽层131可在扇出型半导体封装件100的侧表面之间连续延伸。在通过在半导体芯片120等的外围上设置金属层111和电磁波屏蔽层131来增强屏蔽效果的情况下，从包封剂130等产生的气体可能难以排放到外部。在本公开中的示例性实施例的情况下，排气孔H可形成为在电磁波屏蔽层131的厚度方向上穿过电磁波屏蔽层131，使得气体可有效地被排放。此外，如图10和图11中所示，电磁波屏蔽层131可包括具有不同的形成密度的排气孔H的第一区域A1和第二区域A2，在这种情况下，第一区域A1中的排气孔H的形成密度高于第二区域A2中的排气孔H的形成密度。在示例性实施例中，在电磁波屏蔽的必要性相对高的区域中，可减小排气孔H的形成密度或者可不形成排气孔H，而在电磁波屏蔽的必要性不高或者气体排放效率应该相对高的区域中，可针对电磁波屏蔽层131的各个区域不同地设计排气孔H的形成密度，以增加排气孔H的形成密度。
排气孔H的形成密度可定义为电磁波屏蔽层131中每单位面积的排气孔H所占据的面积。例如，当第一区域A1和第二区域A2中的排气孔H的尺寸彼此相等时，与第二区域A2中的每单位面积的排气孔H的数量相比，第一区域A1中的每单位面积的排气孔H的数量可相对高。另外，每单位面积中的与第一无源组件或半导体芯片叠置的排气孔的面积的总和可大于每单位面积中的与芯构件的使第一通孔和第二通孔分开的壁叠置的排气孔的面积的总和。此外，在示例性实施例中，可精细地形成排气孔H以显著减小电磁波屏蔽效率的降低。另外，在第一区域A1和第二区域A2中，排气孔H的尺寸可彼此不同。图13的仿真曲线图示出了屏蔽效率根据排气孔的尺寸的改变，虚线表示电磁波屏蔽层的厚度t为10μm的情况，实线表示电磁波屏蔽层的厚度t为20μm的情况。电磁波屏蔽效率的测量是以1GHz的频率在距离电磁波屏蔽层大约1mm的距离处执行的。作为本实验的结果，电磁波屏蔽效率为60dB或更高的情况可被确定为具有优异的电磁波屏蔽效果，因此，排气孔H的平均尺寸D可以是大约60μm或更小。在这种情况下，排气孔H的尺寸D和排气孔H之间的间距(如图13中的“空间”所示)可采用相似的水平，并且可具有大体相同的值。详细地，排气孔H的尺寸D表示排气孔H的直径，并且当排气孔H的底表面不是圆形时，排气孔H的尺寸D是指等效圆直径。等效圆直径Dequ可由式Ahole＝π·(Dequ/2)2定义，其中，Ahole是非圆形排气孔的底表面的面积。
另一方面，电磁波屏蔽层131中具有相对低的形成密度的排气孔H的第二区域A2可设置在与半导体芯片120对应的区域中。换句话说，如图11中所示，考虑到从半导体芯片120发射的相对大量的电磁波，电磁波屏蔽层131可按这样的方式设置：电磁波屏蔽层131的具有相对低的形成密度的排气孔H的第二区域A2设置在与半导体芯片120对应的区域中。另外，在无源组件121和122的情况下，考虑到电磁波屏蔽的必要性相对低，可设置相对大量的排气孔H，以改善气体排放效率。详细地，电磁波屏蔽层131的第一区域A1可以是与多个无源组件121和122中的至少一部分对应的区域。在这种情况下，可根据无源组件121和122的尺寸和/或种类调节电磁波屏蔽层131的与无源组件121和122对应的区域中的排气孔H的形成密度。
详细地，如图9中所示，多个无源组件121和122中的至少部分可具有从其上表面到包封剂130的上表面的不同的距离d1和d2。在这种情况下，在多个无源组件121和122中的具有距包封剂130的上表面的不同距离的至少部分中，排气孔H的形成密度在与具有距包封剂130的上表面较长距离的无源组件122对应的区域中可相对高。换句话说，第一区域A1可设置在与相对小的无源组件122对应的区域中，第二区域A2可设置在与相对大的无源组件121对应的区域中。在相对小的无源组件122的情况下，因为包封剂130的厚度相对厚，所以排放的气体的量可能会大，因此，可在电磁波屏蔽层131中形成相对大量的排气孔H，而在相对大的无源组件121的情况下，可形成相对少量的排气孔H。
另外，如上所述，多个无源组件121和122可包括电感器121、电容器122等，并且在与电容器122对应的区域中，排气孔H的形成密度可相对高。换句话说，如图10和图11中所示，第一区域A1可对应于电容器122，第二区域A2可对应于电感器121。通过使与电磁波的发射相对高的电感器121对应的区域中的排气孔H的形成密度降低，可防止屏蔽效率降低。此外，尽管示例性实施例示出了电感器121的尺寸大于电容器122的尺寸，但是电感器121的尺寸不一定必须大于电容器122的尺寸。
如图11中所示，电磁波屏蔽层131还可包括未形成有排气孔H的第三区域A3，并且第三区域A3可设置在与具有相对低的气体排放必要性的芯构件110对应的区域中。因此，可在不降低气体排放效率的情况下显著增加电磁波屏蔽性能。此外，虽然在上述实施例中排气孔H以相对低的形成密度设置在与半导体芯片120或电感器121对应的区域中，但是可不设置排气孔H以进一步改善电磁波屏蔽性能，如图12的变型示例中所示的。在这种情况下，可将不具有排气孔的第三区域A3设置为对应于半导体芯片120。另外，第三区域A3可设置在从多个无源组件中的至少部分的上表面到包封剂130的上表面的距离较短的区域中。另外，第三区域A3可设置在与无源组件121和122中的电感器121对应的区域中。另一方面，第二区域A2不一定包括排气孔H，例如，在第二区域A2不包括排气孔H的情况下(根据图12中的示例性实施例)，因此，在图12中，与图11中示出的第二区域A2对应的第二区域A2由第三区域A3表示，第二区域A2和第三区域A3可不需要单独划分。换言之，与半导体芯片120对应的区域、与芯构件110的壁对应的区域以及与无源组件对应的区域中的至少一部分可设置为第三区域A3。
在下文中，将描述其他组件。钝化层150可保护连接构件140免受外部物理损坏和化学损坏等。钝化层150可具有使连接构件140的重新分布层142的至少一部分暴露的开口。可在钝化层150中形成数十至数千的开口。钝化层150包括绝缘树脂和无机填料，但是可不包括玻璃纤维。例如，钝化层150可以是ABF(Ajinomoto Build-up Film)，但不限于此。
凸块下金属层160改善了电连接结构170的连接可靠性，结果，可改善扇出型半导体封装件100的板级可靠性。凸块下金属层160连接到连接构件140的通过钝化层150的开口暴露的重新分布层142。可通过使用本领域已知的金属的金属化方法使用本领域已知的导电材料(例如，金属)来在开口中形成凸块下金属层160，但不限于此。
电连接结构170可以是将扇出型半导体封装件100物理连接和/或电连接到外部的附加构造。例如，扇出型半导体封装件100可通过电连接结构170安装在电子装置的主板上。作为示例，电连接结构170可利用导电材料(例如，焊料等)形成，并且材料不具体限制于此。电连接结构170可以是焊盘、焊球、引脚等。电连接结构170可利用多层或单层形成。作为示例，在多层的情况下，电连接结构170可包括铜柱和焊料，在单层的情况下，电连接结构170可包括锡-银焊料或铜。然而电连接结构170的材料不限于此。电连接结构170的数量、间距、设置形式等没有具体限制，并且可基于本领域的设计规范进行不同修改。例如，根据连接焊盘120P的数量，电连接结构170的数量可按照数十至数千的数量设置，并且也可按照更大数量或更小数量设置。
电连接结构170中的至少一个设置在扇出区域中。扇出区域意为设置有半导体芯片120的区域外部的区域。扇出型封装件比扇入型封装件更可靠，可实现多个I/O端子，并且有利于3D互连。另外，扇出型封装件可被制造得比球栅阵列(BGA)封装件、栅格阵列(LGA)封装件等薄，并且可在价格竞争力方面是优异的。
钝化层180设置在电磁波屏蔽层的上部上，以保护电磁波屏蔽层131免受外部物理损坏和化学损坏等。钝化层180包括绝缘树脂和无机填料，但是可不包括玻璃纤维。例如，钝化层180可以是ABF(Ajinomoto Build-up Film)，但不限于此。在本公开的另一示例性实施例中，钝化层180的部分可填充多个排气孔H。钝化层180的填充多个排气孔H的部分可与包封剂130直接接触。
图14和图15示出了变型示例中可采用的电磁波屏蔽层的详细形式。如上所述，当电磁波屏蔽层131降低到数十μm的等级时，可在不显著降低电磁波屏蔽效率的情况下形成排气孔H，使得需要精细地形成排气孔H。当在电磁波屏蔽层131中物理地形成孔时，形成具有精细尺寸的排气孔H会是困难的。
在本变型示例中，电磁波屏蔽层131形成为多层结构，如图14中所示，电磁波屏蔽层131可包括第一层132和覆盖第一层132的第二层133。详细地，在第一层132中形成孔，然后在第一层132的上表面和孔的壁表面上形成第二层133，以形成精细的排气孔H。第一层132和第二层133可以是包括Cu等的镀层，为此，可涂敷种子层(例如，种子金属层)S，种子层被第一层完全覆盖。另外，如图15中所示，电磁波屏蔽层131可具有相对精细尺寸的排气孔H，排气孔H形成为包括第一层132、第二层133和第三层134的三层结构。
电磁波屏蔽层的与诸如无源元件、半导体芯片和芯构件的元件对应的区域意为在扇出型半导体封装件的厚度方向上与这样的元件叠置的这样的区域。这里，厚度方向指的是扇出型半导体封装件的层彼此堆叠所沿的堆叠方向。
这里，与附图的截面相关的下侧、下部、下表面等用于指朝向扇出型半导体封装件的安装表面的方向，而上侧、上部、上表面等用于指与该方向相反的方向。然而，这些方向是为了便于说明而定义的，权利要求不被如上所述定义的方向具体限制。
在说明书中，组件与另一组件的“连接”的含义包括通过粘合层的间接连接以及两个组件之间的直接连接。另外，“电连接”意为包括物理连接和物理断开的概念。可理解的是，当利用“第一”和“第二”来提及元件时，该元件不由此限制。它们可仅用于将元件与其他元件相区分的目的，并且可不限制元件的顺序或重要性。在一些情况下，在不脱离这里所阐述的权利要求的范围的情况下，第一元件可被称为第二元件。类似地，第二元件也可被称为第一元件。
在此使用的术语“示例性实施例”不指同一示例性实施例，而是被提供来突出与另一示例性实施例的特征或特性不同的特定的特征或特性。然而，在此提供的示例性实施例被理解为能够通过彼此全部组合或部分组合来实现。例如，除非在此提供了相反或对立的描述，否则特定的示例性实施例中描述的一个元件即使其在另一示例性实施例中没有被描述，也可被理解为与另一示例性实施例相关的描述。
在此使用的术语仅用于描述示例性实施例，而非限制本公开。在这种情况下，除非上下文中另外解释，否则单数形式包括复数形式。
如上所述，根据本公开中的示例性实施例，可实现一种具有相对高的电磁波屏蔽效率并且还能够有效地去除产品内部可能出现的气体的扇出型半导体封装件。
尽管上面已经示出并描述了示例性实施例，但是对于本领域技术人员将明显的是，在不脱离本发明的由所附权利要求限定的范围的情况下，可进行修改和改变。

Claims (33)

1.一种扇出型半导体封装件，所述扇出型半导体封装件包括：
连接构件，包括绝缘层和重新分布层；
半导体芯片，设置在所述连接构件上；
包封剂，包封所述半导体芯片；以及
电磁波屏蔽层，设置在所述半导体芯片上，并包括多个排气孔，
其中，所述电磁波屏蔽层包括所述多个排气孔的密度彼此不同的第一区域和第二区域，所述第一区域的所述排气孔的密度高于所述第二区域中的所述排气孔的密度，
其中，所述电磁波屏蔽层包括位于所述包封剂上的第一镀层和覆盖所述第一镀层的第二镀层，
其中，所述第一镀层具有多个开口，并且
其中，所述第二镀层覆盖所述第一镀层的上表面和所述第一镀层的所述多个开口的内壁，并且限定所述多个排气孔。
2.根据权利要求1所述的扇出型半导体封装件，其中，所述第二区域设置在与所述半导体芯片对应的区域中。
3.根据权利要求1所述的扇出型半导体封装件，其中，所述电磁波屏蔽层还包括未形成有所述排气孔的第三区域。
4.根据权利要求3所述的扇出型半导体封装件，其中，所述第三区域设置在与所述半导体芯片对应的区域中。
5.根据权利要求3所述的扇出型半导体封装件，所述扇出型半导体封装件还包括芯构件，所述芯构件具有通孔，所述半导体芯片设置在所述通孔中，
其中，所述第三区域设置在与所述芯构件对应的区域中。
6.根据权利要求5所述的扇出型半导体封装件，其中，所述芯构件包括金属层，所述金属层至少覆盖所述通孔的壁表面。
7.根据权利要求6所述的扇出型半导体封装件，其中，所述金属层从所述通孔的所述壁表面延伸到所述芯构件的上表面和所述芯构件的下表面中的一者或二者。
8.根据权利要求7所述的扇出型半导体封装件，其中，所述芯构件的所述金属层和所述电磁波屏蔽层通过穿过所述包封剂的导电过孔连接。
9.根据权利要求1所述的扇出型半导体封装件，所述扇出型半导体封装件还包括设置在所述连接构件上的多个无源组件。
10.根据权利要求9所述的扇出型半导体封装件，其中，所述第一区域设置在与所述多个无源组件中的至少一部分对应的区域中。
11.根据权利要求9所述的扇出型半导体封装件，其中，从所述多个无源组件中的至少部分的上表面到所述包封剂的上表面的距离彼此不同，并且在所述电磁波屏蔽层中，与距所述包封剂的所述上表面的距离较短的所述无源组件所对应的区域相比，距所述包封剂的所述上表面的距离较长的所述无源组件所对应的区域中的所述多个排气孔的密度更高。
12.根据权利要求11所述的扇出型半导体封装件，其中，所述电磁波屏蔽层还包括未形成有所述排气孔的第三区域，并且所述第三区域设置在从所述多个无源组件中的所述至少部分的所述上表面到所述包封剂的所述上表面的不同距离中的距所述包封剂的所述上表面的距离较短的区域中。
13.根据权利要求9所述的扇出型半导体封装件，其中，所述多个无源组件包括电容器和电感器，并且与所述电容器对应的区域中的所述排气孔的密度高于与所述电感器对应的区域中的所述排气孔的密度。
14.根据权利要求13所述的扇出型半导体封装件，其中，所述电磁波屏蔽层还包括未形成有所述排气孔的第三区域，并且所述第三区域设置在与所述电感器对应的区域中。
15.根据权利要求1所述的扇出型半导体封装件，其中，所述第一区域和所述第二区域中的所述排气孔的尺寸彼此相等，并且所述第一区域中的每单位面积的所述排气孔的数量高于所述第二区域中的每单位面积的所述排气孔的数量。
16.根据权利要求1所述的扇出型半导体封装件，其中，所述多个排气孔的平均尺寸小于或等于60μm。
17.根据权利要求1所述的扇出型半导体封装件，其中，所述第二镀层完全覆盖所述第一镀层的所述上表面和所述第一镀层的所述多个开口的所述内壁。
18.根据权利要求1所述的扇出型半导体封装件，其中，所述电磁波屏蔽层还包括被所述第一镀层完全覆盖的种子层。
19.根据权利要求1所述的扇出型半导体封装件，所述扇出型半导体封装件还包括覆盖所述电磁波屏蔽层的钝化层。
20.根据权利要求19所述的扇出型半导体封装件，其中，所述钝化层的部分填充所述电磁波屏蔽层的所述多个排气孔。
21.根据权利要求20所述的扇出型半导体封装件，其中，所述钝化层的填充所述电磁波屏蔽层的所述多个排气孔的所述部分与所述包封剂直接接触。
22.根据权利要求1所述的扇出型半导体封装件，其中，所述电磁波屏蔽层在所述扇出型半导体封装件的边缘之间连续延伸。
23.一种扇出型半导体封装件，所述扇出型半导体封装件包括：
连接构件，包括绝缘层和重新分布层；
半导体芯片，设置在所述连接构件上；
包封剂，包封所述半导体芯片；以及
电磁波屏蔽层，设置在所述半导体芯片上，并包括多个排气孔，
其中，所述电磁波屏蔽层包括第一层和覆盖所述第一层的第二层，
其中，所述第一层具有多个开口，并且
其中，所述第二层覆盖所述第一层的上表面和所述第一层的所述多个开口的内壁，并且限定所述多个排气孔。
24.根据权利要求23所述的扇出型半导体封装件，其中，所述第二层完全覆盖所述第一层的上表面和所述第一层的侧表面。
25.根据权利要求23所述的扇出型半导体封装件，其中，所述电磁波屏蔽层还包括被所述第一层完全覆盖的种子层。
26.一种扇出型半导体封装件，所述扇出型半导体封装件包括：
连接构件，包括绝缘层和重新分布层；
芯构件，设置在所述连接构件上并具有彼此分开的第一通孔和第二通孔；
半导体芯片，设置在所述连接构件上并且位于所述芯构件的所述第一通孔中；
第一无源组件，设置在所述连接构件上并且位于所述芯构件的所述第二通孔中；
包封剂，包封所述半导体芯片的部分、所述第一无源组件的部分和所述芯构件的部分；以及
电磁波屏蔽层，设置在所述包封剂上并包括多个排气孔，
其中，在所述连接构件上堆叠所述半导体芯片、所述第一无源组件和所述芯构件中的至少一者所沿的方向上，一单位面积中的与所述第一无源组件或所述半导体芯片叠置的所述排气孔的面积的总和大于一单位面积中的与所述芯构件的使所述第一通孔和所述第二通孔分开的壁叠置的所述排气孔的面积的总和，
其中，所述电磁波屏蔽层包括位于所述包封剂上的第一镀层和覆盖所述第一镀层的第二镀层，
其中，所述第一镀层具有多个开口，并且
其中，所述第二镀层覆盖所述第一镀层的上表面和所述第一镀层的所述多个开口的内壁，并且限定所述多个排气孔。
27.根据权利要求26所述的扇出型半导体封装件，其中，一单位面积中的与所述半导体芯片叠置的所述排气孔的面积的总和小于一单位面积中的与所述第一无源组件叠置的所述排气孔的面积的总和。
28.根据权利要求27所述的扇出型半导体封装件，其中，所述排气孔不与所述半导体芯片以及所述芯构件的使所述第一通孔和所述第二通孔分开的所述壁叠置。
29.根据权利要求26所述的扇出型半导体封装件，所述扇出型半导体封装件还包括设置在所述连接构件上的第二无源组件，
其中，一单位面积中的与所述第二无源组件叠置的所述排气孔的数量小于一单位面积中的与所述第一无源组件叠置的所述排气孔的数量。
30.根据权利要求29所述的扇出型半导体封装件，其中，从所述电磁波屏蔽层到所述第二无源组件的距离小于从所述电磁波屏蔽层到所述第一无源组件的距离。
31.根据权利要求29所述的扇出型半导体封装件，其中，所述第一无源组件是电感器，并且所述第二无源组件是电容器。
32.根据权利要求26所述的扇出型半导体封装件，所述扇出型半导体封装件还包括覆盖所述电磁波屏蔽层的钝化层，
其中，所述钝化层的部分填充所述电磁波屏蔽层的所述多个排气孔。
33.根据权利要求26所述的扇出型半导体封装件，所述扇出型半导体封装件还包括金属层，所述金属层设置在所述芯构件的表面上，并且通过穿过所述包封剂的过孔电连接到所述电磁波屏蔽层。
CN201910368806.9A 2018-05-04 2019-05-05 扇出型半导体封装件 Active CN110444514B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020180051914A KR102061564B1 (ko) 2018-05-04 2018-05-04 팬-아웃 반도체 패키지
KR10-2018-0051914 2018-05-04

Publications (2)

Publication Number Publication Date
CN110444514A CN110444514A (zh) 2019-11-12
CN110444514B true CN110444514B (zh) 2023-06-23

Family

ID=68385523

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910368806.9A Active CN110444514B (zh) 2018-05-04 2019-05-05 扇出型半导体封装件

Country Status (5)

Country Link
US (1) US10923433B2 (zh)
JP (1) JP6770031B2 (zh)
KR (1) KR102061564B1 (zh)
CN (1) CN110444514B (zh)
TW (1) TWI712127B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102063469B1 (ko) * 2018-05-04 2020-01-09 삼성전자주식회사 팬-아웃 반도체 패키지
KR102098592B1 (ko) * 2018-07-05 2020-04-08 삼성전자주식회사 반도체 패키지
KR102620548B1 (ko) * 2018-07-09 2024-01-03 삼성전자주식회사 신호 배선을 둘러싸는 복수의 그라운드 배선들이 배치된 연성 회로기판을 포함하는 전자 장치
WO2020250795A1 (ja) * 2019-06-10 2020-12-17 株式会社ライジングテクノロジーズ 電子回路装置
CN219642809U (zh) * 2020-07-17 2023-09-05 株式会社村田制作所 模块

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011155223A (ja) * 2010-01-28 2011-08-11 Tdk Corp 回路モジュール
JP2013038162A (ja) * 2011-08-05 2013-02-21 Fujitsu Semiconductor Ltd 半導体装置及びその製造方法
JP2014146624A (ja) * 2013-01-25 2014-08-14 Murata Mfg Co Ltd モジュールおよびその製造方法
CN107424981A (zh) * 2016-04-12 2017-12-01 Tdk株式会社 电子电路模块以及其制造方法
TW201801268A (zh) * 2016-03-31 2018-01-01 南韓商三星電子股份有限公司 電子元件封裝
KR20180018232A (ko) * 2016-08-11 2018-02-21 삼성전기주식회사 팬-아웃 반도체 패키지
KR20180029822A (ko) * 2016-09-12 2018-03-21 삼성전기주식회사 반도체 패키지 및 이의 제조방법, 전자소자 모듈

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5835355A (en) * 1997-09-22 1998-11-10 Lsi Logic Corporation Tape ball grid array package with perforated metal stiffener
US6225687B1 (en) * 1999-09-02 2001-05-01 Intel Corporation Chip package with degassing holes
US6594153B1 (en) * 2000-06-27 2003-07-15 Intel Corporation Circuit package for electronic systems
WO2004093506A2 (en) * 2003-04-15 2004-10-28 Wavezero, Inc. Electomagnetic interference shielding for a printed circuit board
US7451539B2 (en) * 2005-08-08 2008-11-18 Rf Micro Devices, Inc. Method of making a conformal electromagnetic interference shield
JP4944024B2 (ja) * 2006-03-22 2012-05-30 三菱電機株式会社 送受信装置
US20080067650A1 (en) * 2006-09-15 2008-03-20 Hong Kong Applied Science and Technology Research Institute Company Limited Electronic component package with EMI shielding
KR20080046049A (ko) 2006-11-21 2008-05-26 엘지이노텍 주식회사 전자파 차폐장치 및 이를 갖는 고주파 모듈과 고주파 모듈제조방법
US7772046B2 (en) * 2008-06-04 2010-08-10 Stats Chippac, Ltd. Semiconductor device having electrical devices mounted to IPD structure and method for shielding electromagnetic interference
US9324700B2 (en) * 2008-09-05 2016-04-26 Stats Chippac, Ltd. Semiconductor device and method of forming shielding layer over integrated passive device using conductive channels
TW201013881A (en) * 2008-09-10 2010-04-01 Renesas Tech Corp Semiconductor device and method for manufacturing same
US8105872B2 (en) * 2010-06-02 2012-01-31 Stats Chippac, Ltd. Semiconductor device and method of forming prefabricated EMI shielding frame with cavities containing penetrable material over semiconductor die
JP5500095B2 (ja) * 2011-01-31 2014-05-21 Ｔｄｋ株式会社 電子回路モジュール部品及び電子回路モジュール部品の製造方法
JP2013058513A (ja) * 2011-09-07 2013-03-28 Sharp Corp 高周波モジュールおよびその製造方法
KR101994715B1 (ko) 2013-06-24 2019-07-01 삼성전기주식회사 전자 소자 모듈 제조 방법
KR101675012B1 (ko) 2014-03-31 2016-11-10 주식회사 엘지화학 배터리 셀 제조방법
US9754897B2 (en) * 2014-06-02 2017-09-05 STATS ChipPAC, Pte. Ltd. Semiconductor device and method of forming electromagnetic (EM) shielding for LC circuits
US9842789B2 (en) 2015-05-11 2017-12-12 Samsung Electro-Mechanics Co., Ltd. Electronic component package and method of manufacturing the same
KR101973425B1 (ko) 2015-05-11 2019-09-02 삼성전자주식회사 전자부품 패키지 및 그 제조방법
US10566289B2 (en) * 2015-10-13 2020-02-18 Samsung Electronics Co., Ltd. Fan-out semiconductor package and manufacturing method thereof
US9721903B2 (en) * 2015-12-21 2017-08-01 Apple Inc. Vertical interconnects for self shielded system in package (SiP) modules
KR20170112363A (ko) * 2016-03-31 2017-10-12 삼성전기주식회사 전자부품 패키지 및 그 제조방법
KR101837511B1 (ko) 2016-04-04 2018-03-14 주식회사 네패스 반도체 패키지 및 그 제조방법
US9824988B1 (en) 2016-08-11 2017-11-21 Samsung Electro-Mechanics Co., Ltd. Fan-out semiconductor package
KR101983185B1 (ko) * 2016-08-19 2019-05-29 삼성전기주식회사 팬-아웃 반도체 패키지
US10332843B2 (en) 2016-08-19 2019-06-25 Samsung Electro-Mechanics Co., Ltd. Fan-out semiconductor package
KR101942727B1 (ko) 2016-09-12 2019-01-28 삼성전기 주식회사 팬-아웃 반도체 패키지
US10068855B2 (en) 2016-09-12 2018-09-04 Samsung Electro-Mechanics Co., Ltd. Semiconductor package, method of manufacturing the same, and electronic device module

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011155223A (ja) * 2010-01-28 2011-08-11 Tdk Corp 回路モジュール
JP2013038162A (ja) * 2011-08-05 2013-02-21 Fujitsu Semiconductor Ltd 半導体装置及びその製造方法
JP2014146624A (ja) * 2013-01-25 2014-08-14 Murata Mfg Co Ltd モジュールおよびその製造方法
TW201801268A (zh) * 2016-03-31 2018-01-01 南韓商三星電子股份有限公司 電子元件封裝
CN107424981A (zh) * 2016-04-12 2017-12-01 Tdk株式会社 电子电路模块以及其制造方法
KR20180018232A (ko) * 2016-08-11 2018-02-21 삼성전기주식회사 팬-아웃 반도체 패키지
KR20180029822A (ko) * 2016-09-12 2018-03-21 삼성전기주식회사 반도체 패키지 및 이의 제조방법, 전자소자 모듈

Also Published As

Publication number Publication date
JP6770031B2 (ja) 2020-10-14
US20190341353A1 (en) 2019-11-07
KR20190127369A (ko) 2019-11-13
TW201947719A (zh) 2019-12-16
KR102061564B1 (ko) 2020-01-02
TWI712127B (zh) 2020-12-01
JP2019195034A (ja) 2019-11-07
CN110444514A (zh) 2019-11-12
US10923433B2 (en) 2021-02-16

Similar Documents

Publication Publication Date Title
US10886192B2 (en) Semiconductor package
CN110707416B (zh) 天线基板和包括天线基板的天线模块
US10714440B2 (en) Fan-out semiconductor package
CN110444514B (zh) 扇出型半导体封装件
US11909099B2 (en) Antenna module
US11476215B2 (en) Semiconductor package
US10741510B2 (en) Semiconductor package
CN109686723B (zh) 半导体封装件
US11171082B2 (en) Semiconductor package
CN110970399A (zh) 半导体封装件
CN110391219B (zh) 扇出型半导体封装件
US20200027833A1 (en) Electronic Component Package
CN111276464A (zh) 半导体封装件
CN111755426B (zh) 半导体封装件
US11069666B2 (en) Semiconductor package
US11380636B2 (en) Semiconductor package
CN111223851A (zh) 半导体封装件
CN110828421B (zh) 半导体封装件
TWI791818B (zh) 半導體封裝
CN109560077B (zh) 扇出型半导体封装模块
CN110444540B (zh) 扇出型半导体封装件
CN111223828B (zh) 半导体封装件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant