KR20080046049A - 전자파 차폐장치 및 이를 갖는 고주파 모듈과 고주파 모듈제조방법 - Google Patents

전자파 차폐장치 및 이를 갖는 고주파 모듈과 고주파 모듈제조방법 Download PDF

Info

Publication number
KR20080046049A
KR20080046049A KR1020060115489A KR20060115489A KR20080046049A KR 20080046049 A KR20080046049 A KR 20080046049A KR 1020060115489 A KR1020060115489 A KR 1020060115489A KR 20060115489 A KR20060115489 A KR 20060115489A KR 20080046049 A KR20080046049 A KR 20080046049A
Authority
KR
South Korea
Prior art keywords
conductive
module substrate
ground
high frequency
mold member
Prior art date
Application number
KR1020060115489A
Other languages
English (en)
Inventor
이기민
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020060115489A priority Critical patent/KR20080046049A/ko
Priority to PCT/KR2007/005821 priority patent/WO2008062982A1/en
Publication of KR20080046049A publication Critical patent/KR20080046049A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

본 발명은 전자파 차폐장치 및 이를 갖는 고주파 모듈과 고주파 모듈 제조방법에 관한 것이다.
본 발명의 실시 예에 따른 고주파 모듈은 그라운드부를 갖고 상면에 하나 이상의 칩 부품이 탑재된 모듈기판; 상기 칩 부품의 보호를 위해 모듈기판 위의 일정 높이에 형성되며, 상기 그라운드부에 대응되는 도전 홀을 갖는 몰드부재; 상기 몰드부재의 표면에 프린팅되며, 상기 그라운드부에 전기적으로 연결되는 도전 돌기를 갖는 도전막을 포함한다.
고주파 모듈, EMI, 몰드, 차폐

Description

전자파 차폐장치 및 이를 갖는 고주파 모듈과 고주파 모듈 제조방법{ELECTROMAGNETIC WAVE SHIELDING APPARATUS, HIGH-FREQUENCY MODULE WITH THEREOF AND MANUFACTURING METHOD THEREOF}
도 1은 종래의 쉴드캔을 갖는 고주파 모듈 제조 과정을 나타낸 도면.
도 2는 본 발명 실시 예에 따른 고주파 모듈을 나타낸 측 단면도.
도 3의 (a)~(e)는 본 발명 실시 예에 따른 고주파 모듈 제조과정을 나타낸 도면.
도 4는 도 3의 (c)를 나타낸 고주파 모듈의 사시도.
도 5는 본 발명 실시 예에 따른 고주파 모듈 제조방법을 나타낸 플로우 챠트.
<도면의 주요 부분에 대한 부호의 설명>
100 : 고주파 모듈 110 : 모듈기판
113 : 칩 부품 119 : 그라운드 비아
123 : 몰드부재 124 : 도전 홀
125 : 도전막 127 : 도전 돌기
본 발명은 전자파 차폐 장치 및 이를 갖는 고주파 모듈과 그 모듈 제조방법에 관한 것이다.
최근 휴대폰, PDA(Personal Digital Assistant), 스마트폰 등의 이동통신단말기, 각종 미디어용 단말기(예: MP3 기기)에 대한 다기능화 및 소형화 추세에 따라서, 단말기에 내장되는 각종 부품이 소형화 추세로 개발되고 있다. 또한 소형화를 위해 RF(Radio Frequency) 소자, IC 칩 등의 부품을 하나의 패키지로 구현하는 모듈(이하 고주파 모듈이라 함)화가 시도되고 있다.
대부분의 전자 기기에는 정도의 차이는 있지만 EMI/EMC와 같은 전자파 장해가 발생되며, 또한 전자 기기에서 발생된 전자 에너지는 어떠한 매질의 경로를 통해 방사(RE : Radiated Emission)되어 다른 기기에 장해를 주거나, 외부로부터 침입한 전자파 잡음이나 전도성 잡음(CE : Codducted Emission)에 의해 장해를 받게 된다. 이러한 전자파 장해는 전자 소자의 기능에 장애를 주게 되어 회로기능을 악화시키고, 기기의 오동작을 일으키는 요인으로 작용한다. 여기서, 전자파 잡음(무선 주파수 잡음)은 원하지 않는 전자파 에너지로, 전파법에서는 무선 주파수 범위를 10kHz~3,000GHz로 정의하고 있다.
이러한 전자파 장해 문제를 해소하기 위해, 금속(metal)재질의 쉴드캔이 사용되는데, 상기 쉴드캔은 PCB에 실장된 칩 부품을 낱개로 혹은 그룹을 지어 덮어씌움으로써 칩 부품 간 영향을 미치는 전파 간섭을 차단시키고 외부의 충격으로부터 전자소자를 보호하는 역할을 한다.
도 1은 종래 고주파 모듈에 쉴드캔을 결합되는 순서를 나타낸 도면이다.
도 1을 참조하면, 고주파 모듈(50)은 모듈기판(20) 상에 다양한 칩 부품(21)을 와이어 본딩이나 플립칩 본딩 방식으로 탑재되고, 외측에 접합 홀(22)이 형성된다.
이러한 모듈기판(20)을 지그 상에 고정시키고, 디스펜서(dispenser)(30)를 이용하여 상기 모듈기판(20)의 접합 홀(22)에 솔더 페이스트(10)를 토출시킨다.
그리고 사각 박스 형태의 쉴드캔(40)을 모듈기판(20) 위에 덮어씌우게 되면 상기 쉴드캔(40)의 접합 돌기(42)가 접합 홀(22)에 형성된 솔더 페이스트(10)에 위치하게 된다. 이때 리플로우 장비(미도시)로 솔더 페이스트(10)를 가열, 용해시킨 후 접합 돌기(42)를 본딩시켜 줌으로써, 쉴드캔(40)이 모듈기판(20)에 조립된다.
이러한 쉴드캔(40)은 칩 부품(21)에서 발생되는 유해한 전자파가 외부로 방사되는 것을 방지함과 동시에 전자 부품(21)을 외부 환경으로부터 보호해 준다.
그러나, 종래의 고주파 모듈(50)은 모듈기판(20)의 상부를 덮는 쉴드캔(40)을 별도로 제작하여야 하고, 쉴드캔(40)을 모듈기판(20)에 납땜 방식으로 조립하여야 하는 조립 공정이 추가되기 때문에, 제조원가를 상승시키고 조립작업이 번거로워져 작업생산성을 저하시키는 문제점이 있었다.
또한 모듈기판(20)과 쉴드캔(40)의 조립구조에서 상기 칩 부품(21)의 상단과 상기 쉴드캔(40)의 하면의 접촉에 의한 쇼트사고를 방지하기 위해서 일정간격을 유지해야함은 물론, 상기 쉴드캔(40)의 자체 판 두께에 의해서 고주파모듈(50)의 전 체두께가 커지기 때문에, 고주파 모듈(50)의 높이로 인해 이를 채용하는 완제품의 부피를 소형화하는데 한계가 있었다.
이와 더불어, 상기 모듈기판(20)의 각 변을 감싸는 쉴드캔(40)의 두께에 의해서 고주파 모듈(50)의 폭 및 길이도 커지기 때문에, 고주파 모듈(50)의 폭, 길이를 줄여 이를 채용하는 완제품의 부피를 소형화하는데 한계가 있었다.
본 발명은 전자파 차폐장치 및 이를 갖는 고주파 모듈과 고주파 모듈 제조방법을 제공한다.
본 발명은 몰드부재 표면의 도전막에 모듈기판의 그라운드 부분이 연결되도록 한 전자파 차폐 장치 및 이를 갖는 고주파 모듈과 고주파 모듈 제조방법을 제공한다.
본 발명은 도전막의 도전 돌기가 몰드부재를 관통하여 모듈기판의 그라운드 부분에 전기적인 접지가 이루어지도록 한 전자파 차폐 장치 및 이를 갖는 고주파 모듈과 고주파 모듈 제조방법을 제공한다.
본 발명에 의한 전자파 차폐장치는 모듈기판에 칩 부품이 실장된 고주파 모듈에 있어서, 도전 홀을 갖고, 상기 칩 부품 위에 형성되는 몰드부재; 상기 몰드부재 표면에 프린트 방식으로 형성되며, 상기 프린트된 일부분이 몰드부재의 도전 홀 을 통해 모듈기판의 그라운드부에 전기적으로 연결되는 도전막을 포함한다.
본 발명 실시 예에 따른 고주파 모듈은, 그라운드부를 갖고 상면에 하나 이상의 칩 부품이 탑재된 모듈기판; 상기 칩 부품의 보호를 위해 모듈기판 위의 일정 높이에 형성되며, 상기 그라운드부에 대응되는 도전 홀을 갖는 몰드부재; 상기 몰드부재의 표면에 프린팅되며, 상기 그라운드부에 전기적으로 연결되는 도전 돌기를 갖는 도전막을 포함한다.
본 발명 실시 예에 따른 고주파 모듈 제조방법은, 모듈기판에 하나 이상의 칩 부품을 탑재하는 단계; 상기 칩 부품의 보호를 위해 상기 모듈기판 위에 몰드부재를 형성하는 단계; 상기 몰드부재의 표면에서 모듈기판의 그라운드부까지 연통되는 하나 이상의 도전 홀을 형성하는 단계; 상기 몰드부재의 표면에 도전성 용제를 프린트하여 도전막이 형성되며, 상기 프린트된 도전성 용제의 일부가 상기 도전 홀에 삽입되어, 모듈기판의 그라운드부와 전기적으로 연결되는 단계를 포함한다.
이하에서 첨부된 도면을 참조하여 본 발명의 실시 예에 따른 전자파 차폐장치 및 이를 갖는 고주파 모듈에 대하여 상세히 설명한다.
도 2는 본 발명의 실시 예에 따른 고주파 모듈을 나타낸 측 단면도이다.
도 2를 참조하면, 고주파 모듈(100)은 모듈기판(110), 칩 부품(113), 몰드부재(123), 도전막(125)을 포함한다.
상기 모듈기판(110)은 HTCC(High temperature cofired ceramic) 혹은 LTCC(Low temperature co-fired ceramic)와 같은 세라믹 기판이나 PCB 기판 등을 포함한다. 이러한 모듈기판(110) 상면에는 사전에 설계된 배선 패턴(111) 및 하나 이상의 그라운드 비아(119)가 형성된다. 상기 그라운드 비아(119)는 모듈기판(110)에 관통되어 상면에 노출되거나, 모듈기판의 탑 층에 형성된 비아 또는/및 그라운드 패턴을 이용할 수도 있다. 또한 본 발명의 그라운드 구조는 쓰루 홀(Through hole), 비아 홀(via hole), 그라운드 패턴 등을 선택적으로 이용할 수도 있다.
여기서, 상기 그라운드 비아, 쓰루 홀, 비아 홀 또는 그라운드 패턴 중에서 하나 이상을 포함하여 그라운드부를 형성할 수 있다.
상기 모듈기판(110)의 그라운드 비아(119)는 칩 부품(113)이 탑재되지 않는 영역, 배선 패턴이 형성되지 않는 영역 중 어디라도 배치될 수 있다. 즉, 모듈기판의 내측 또는/및 외측 영역의 어느 위치에도 배치할 수 있다.
그리고 칩 부품(113)은 모듈기판(110)상에 탑재 가능한 부품소자를 포함할 수 있는 데, 예컨대 MLCC, 칩 인덕터, 칩 저항, 칩 스위치 등의 칩 부품, 다이오드 등의 회로 소자, 각종 필터, 집적모듈, 인쇄 저항이나 박막 콘덴서, 인덕터, 플레쉬 메모리 등을 포함할 수 있다. 이러한 칩 부품(113)은 모듈기판(110) 상에 하나 이상이 표면실장기술(SMT)을 통해 실장될 수 있으며, 고주파 모듈의 회로 또는 기능에 따라서 탑재되는 부품 개수가 변경될 수 있다.
또한 상기 칩 부품(113)은 배선패턴에 전기적으로 연결되는 방식으로서, 플립 칩 본딩, 와이어(117) 본딩 중에서 어느 한 방식으로 실장될 수 있다. 이에 따라 임의의 고주파 모듈은 모듈기판상에 와이어 본딩 구조가 없는 칩 부품으로만 구성될 수도 있다.
상기 몰드부재(123)는 에폭시 몰딩 컴파운드, 폴리페닐렌옥사이드(Poly Phenylene Oxide), 에폭시 시트 몰딩(ESM), 실리콘 등 중에서 어느 하나로 구현될 수 있다. 이러한 몰드부재(123)는 모듈기판(110) 상에 칩 부품(113)의 두께 이상으로 몰딩되거나, 와이어가 있는 경우 와이어 높이(약 100~600um) 이상으로 몰딩될 수 있으며, 예컨대 이동 단말기의 고주파 모듈에서의 몰드부재는 900~1000um 두께로 형성될 수 있다.
여기서 몰드부재(123)에는 도전 홀(124)이 형성되는 데, 상기 도전 홀(124)은 외부 금속이 그라운드 비아(119)와 연결되는 통로 역할을 하는 것으로, 그라운드 비아(119)에 대응되는 위치에 소정의 형상으로 각각 형성될 수 있다. 또한 상기 도전 홀(124)은 그라운드 패턴에 대응되는 위치에 형성될 수도 있다.
이러한 도전 홀(124)은 몰드부재(123)에 수직 관통되는 형상 즉, 원 기둥 형태로 형성되거나, 다각형(예: 직사각형 등) 또는 타원형 등의 형태로 형성될 수도 있다. 또한 도전 홀(124)은 부분 커팅(cutting) 작업으로 긴 판 형태로 형성될 수 있다.
상기 도전막(125)은 전자 차폐용 표면 도전층으로서, 상기 몰드부재(123)의 표면에 일정 두께로 형성된다. 이러한 도전막(125)에는 몰드부재(123)의 상면에 일정 두께로 형성되며, 도전 돌기(127)는 상기 도전막(125)으로부터 분기되는 형태로 상기 도전 홀(124)에 삽입, 형성된다.
이때, 도전 돌기(127)의 하단이 모듈기판(110)의 그라운드 비아(119)에 전기적으로 연결됨으로써, 도전막(125)의 전기적인 접지가 이루어진다. 이러한 도전막 (125)은 내부 칩 부품을 보호하는 동시에, 칩 부품에서 발생되는 유해 전자파 또는 외부에서 유입되는 유해 전자파를 차단하게 된다.
도 3 내지 도 5를 참조하여 고주파 모듈 제조 방법에 대해 설명하면 다음과 같다. 도 3의 (a)~(e)는 본 발명 실시 예에 따른 고주파 모듈 제조 공정을 나타낸 도면이며, 도 4는 도 3의 (c) 공정 결과를 나타낸 고주파 모듈 사시도이고, 도 5는 본 발명 실시 예에 따른 고주파 모듈 제조 방법을 나타낸 플로우 챠트이다.
도 3의 (a)는 모듈기판(110) 상에 칩 부품을 실장하는 공정(S101)으로서, 내부 전극, 수동소자가 세라믹 시트층에 구비된 세라믹과 같은 모듈기판(110)을 마련하고, 모듈기판(110)의 상면에 적어도 하나 이상의 칩 부품을 금속 와이어(117) 본딩 또는/및 플립칩 본딩 방식으로 탑재된다. 여기서, 임의의 모듈기판은 칩 부품을 와이어 공정 없이 실장될 수도 있다.
또한 모듈기판(110) 상면에는 배선 패턴 및 내부에는 하나 이상의 그라운드 비아(119)가 형성된다.
도 3의 (b)는 몰드부재(123)를 이용한 몰딩 공정(S103)으로서, 상기 몰드부재(123)는 모듈기판 전체에 부품소자의 높이 이상 또는 와이어 높이 이상까지 몰딩되어, 칩 부품을 보호하게 된다.
상기 몰드부재(123)를 형성하는 방법으로는 EMC를 이용한 트랜스퍼 몰딩(Transfer molding), 에폭시 시트를 열 압착하여 몰딩하는 방법, 액상 형태의 몰딩 재료를 토출하여 열 처리하는 방법, 주입 성형하는 방법 등이 모두 이용될 수 있다. 여기서 트랜스퍼 몰딩 방식을 사용하는 경우 칩 부품 영역 또는 모듈기판 전체 에 대해 형성될 수 있다.
도 3의 (c)는 몰드부재 내의 도전 홀 형성공정(S105)이다. 도 3의 (c) 및 도 4에 도시된 바와 같이, 도전 홀 형성 공정은 드릴(133) 또는 밀링 또는 커팅(cutting) 작업으로 몰드부재(123)의 표면에서 모듈기판(110)의 그라운드 비아(119) 상단까지 도전 홀(124)을 형성하게 된다. 이때의 도전 홀(124)의 위치는 그라운드 비아(119)의 좌표를 각각 이용할 수 있으며, 그 직경은 그라운드 비아의 직경 보다 크게 형성될 수 있다.
여기서 상기 도전 홀(124)은 그라운드 비아(119)의 위치에 대응되는 위치에 형성되며, 상기 그라운드 비아(119)는 임의의 위치 예컨대, 칩 부품 사이, 칩 부품의 비 실장 영역 등에 형성될 수도 있다.
도 3의 (d)는 도전성 용제를 이용한 프린트 및 진공 처리하는 공정(S107)으로서, 몰드부재(123)의 표면에 도전성 에폭시, 페이스트 및 겔 용제 등 중에서 어느 하나 이상의 도전성 용제(126)를 위치시킨 후 스퀴지(135)로 밀어 몰드부재(123) 표면에 얇은 도전막(예: 15~100um 정도)을 형성해 주게 된다. 여기서, 도전성 용제의 프린트 공정은 스퀴즈 프린트 방식뿐만 아니라 스크린 프린트 방식도 이용할 수 있다. 또한 은,동, 니켈 등의 도전성 재료와 합성 수지가 혼합된 도전성 수지 재료를 이용하여 도전성 용제로 사용할 수도 있다.
그리고, 도전성 용제(126)를 프린팅할 때 몰드부재(123)에 형성된 도전 홀(124)에 상기 도전성 용제가 유입되어 그라운드 비아(119) 상단과 전기적으로 연결된다.
그리고 프린트 과정이 끝나면, 모듈기판(110)을 진공 챔버 내에서 진공 처리함으로써, 도전 홀(124)과 도전성 용제 사이에 남아있는 공기를 빼낼 수 있게 된다. 이에 따라 도전 홀(124)에 삽입되는 도전성 용제와 그라운드 비아(119)의 전기적 연결 특성이 향상될 수 있다. 그리고 진공 처리 후 큐어 공정을 통해 열(예: 100~200℃)을 가함으로써, 도전성 용제가 경화되어, 도전막(125) 및 도전 돌기(127)로 기능한다. 이러한 도전막(125)은 전기적인 접지단자로 기능하여 EMI/EMC 현상을 차단하게 된다.
여기서 도전 돌기(127)는 모듈 기판(110)의 그라운드 비아 및/또는 그라운드 패턴에 연통되는 원 기둥 형상으로 형성되거나, 판 형상으로 형성될 수도 있다. 또한 도전 돌기(127)는 모듈 기판의 외측에서 도전막(125)의 측면 일부분 또는 측면 전체에 대응되는 판 형상으로 형성될 수도 있다.
도 3의 (e)는 모듈기판의 모듈 단위 커팅 공정(S109)이다. 모듈기판(110)에 몰드부재(123) 및 도전막(125)을 형성하는 패키징 공정을 거친 다음, 모듈기판(125)을 모듈 경계 라인(D)을 이용하여 모듈 단위로 커팅하게 된다. 즉, 모듈 경계 라인(D)에 위치한 모듈기판(110)에 대해 풀 커팅을 수행하게 됨으로써, 도 2와 같은 고주파 모듈(100)이 완성된다.
이러한 본 발명은 몰드부재를 이용한 부품 보호막 형성 후, 그 몰드부재의 표면과 모듈 기판에 구비된 그라운드 부분과 연통되는 도전 홀을 형성시킨 다음, 쉴드 도전막을 형성함과 동시에 상기의 그라운드 부분과의 전기적인 접지가 이루어지게 함으로써, 별도의 접지 공정을 수행하지 않고도 유해 전자파를 차단할 수 있 다.
이상에서 본 발명에 대하여 그 바람직한 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 발명의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 본 발명의 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
본 발명 실시 예에 따른 전자파 차폐 장치 및 이를 갖는 고주파 모듈, 고주파 모듈 제조방법에 의하면, 쉴드캔/단순 몰드 구조에 비해 고주파 모듈의 사이즈를 감소시켜 줄 수 있고, 칩 부품의 보호는 물론, 유해 전자파가 외부로 방사되는 것을 효과적으로 차단할 수 있다.
또한 쉴드캔을 이용하는 것에 비해 조립 부품 수를 줄이고, 고주파 모듈의 제조 공정을 단순화할 수 있어, 완제품의 제조원가를 절감하여 가격 경쟁력을 향상시킬 수 있다.
또한 몰드부재 및 도전막의 패키징 구조에 의해 고주파 모듈의 높이, 길이 및 폭이 축소될 수 있어, 모듈 부피를 줄이고 이를 채용하는 완제품을 소형화할 수 있다.
또한 도전막의 형성과 동시에 전기적인 접지가 이루어질 수 있도록 함으로써, 접지 구조를 간단하게 구현할 수 있다.
또한 와이어 본딩이 없는 고주파 모듈인 경우 와이어를 이용한 그라운드 연결 구조가 필요 없으므로, 별도의 와이어 공정을 하지 않아도 되는 효과가 있다.

Claims (18)

  1. 모듈기판에 칩 부품이 실장된 고주파 모듈에 있어서,
    도전 홀을 갖고, 상기 칩 부품 위에 형성되는 몰드부재;
    상기 몰드부재 표면에 프린트 방식으로 형성되며, 상기 프린트된 일부분이 몰드부재의 도전 홀을 통해 모듈기판의 그라운드부에 전기적으로 연결되는 도전막을 포함하는 전자파 차폐장치.
  2. 제 1항에 있어서,
    상기 도전 홀은 모듈기판의 그라운드부에 대응되는 위치에 각각 형성되는 전자파 차폐 장치.
  3. 제 1항에 있어서,
    상기 도전 홀 및 그라운드부는 하나 이상 형성되는 전자파 차폐 장치.
  4. 제 1항에 있어서,
    상기 그라운드부는 모듈기판의 칩 부품 사이 및 부품 탑재 영역 이외의 영역에 선택적으로 형성되는 전자파 차폐장치.
  5. 제 1항에 있어서,
    상기 그라운드부는 그라운드 비아, 그라운드 패턴 중 적어도 하나를 포함하는 전자파 차폐장치.
  6. 그라운드부를 갖고 상면에 하나 이상의 칩 부품이 탑재된 모듈기판;
    상기 칩 부품의 보호를 위해 모듈기판 위의 일정 높이에 형성되며, 상기 그라운드부에 대응되는 도전 홀을 갖는 몰드부재;
    상기 몰드부재의 표면에 프린팅되며, 상기 그라운드부에 전기적으로 연결는 도전 돌기를 갖는 도전막을 포함하는 고주파 모듈.
  7. 제 6항에 있어서,
    상기 그라운드부는 모듈기판에 구비된 하나 이상의 그라운드 비아, 그라운드 패턴을 포함하는 고주파 모듈.
  8. 제 6항에 있어서,
    상기 도전 홀의 직경은 그라운드부의 비아 직경 이상으로 형성되는 고주파 모듈.
  9. 제 6항에 있어서,
    상기 도전막은 도전성 에폭시, 페이스트 및 겔 용제 중 하나 이상을 이용하는 고주파 모듈.
  10. 모듈기판에 하나 이상의 칩 부품을 탑재하는 단계;
    상기 칩 부품의 보호를 위해 상기 모듈기판 위에 몰드부재를 형성하는 단계;
    상기 몰드부재의 표면에서 모듈기판의 그라운드부까지 연통되는 하나 이상의 도전 홀을 형성하는 단계;
    상기 몰드부재의 표면에 도전성 용제를 프린트하여 도전막이 형성되며, 상기 프린트된 도전성 용제의 일부가 상기 도전 홀에 삽입되어, 모듈기판의 그라운드부와 전기적으로 연결되는 단계를 포함하는 고주파 모듈 제조방법.
  11. 제 10항에 있어서,
    상기 그라운드부는 모듈 기판에 구비된 하나 이상의 그라운드 비아 또는 그라운드 패턴을 포함하는 고주파 모듈 제조방법.
  12. 제 10항에 있어서,
    상기 도전성 용제는 도전성 에폭시, 페이스트 및 겔 용제 중 하나 이상을 포함하는 고주파 모듈 제조방법.
  13. 제 10항에 있어서,
    상기 도전 홀은 드릴, 밀링 또는 커팅 장비를 이용하여 형성하는 고주파 모듈 제조방법.
  14. 제 10항에 있어서,
    상기 도전성 용제의 일부가 상기 도전 홀에 삽입되면, 진공 챔버에 넣어 상기 도전 홀에 남아있는 공기를 제거하는 단계를 포함하는 고주파 모듈 제조방법.
  15. 제 10항에 있어서,
    상기 도전성 용제의 프린팅 후, 경화시키는 단계를 포함하는 고주파 모듈 제조방법.
  16. 제 10항에 있어서,
    상기 도전성 용제의 프린팅 단계 후, 모듈기판 간의 경계 라인을 따라 모듈기판 단위로 커팅하는 단계를 포함하는 고주파 모듈 제조방법.
  17. 제 10항에 있어서,
    상기 프린팅 단계는 스퀴즈 프린팅 방식 또는 스크린 프린팅 방식을 이용하는 고주파 모듈 제조방법.
  18. 제 10항에 있어서,
    상기 도전 홀은 원 기둥 또는 판 형상으로 형성되는 고주파 모듈 제조방법.
KR1020060115489A 2006-11-21 2006-11-21 전자파 차폐장치 및 이를 갖는 고주파 모듈과 고주파 모듈제조방법 KR20080046049A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020060115489A KR20080046049A (ko) 2006-11-21 2006-11-21 전자파 차폐장치 및 이를 갖는 고주파 모듈과 고주파 모듈제조방법
PCT/KR2007/005821 WO2008062982A1 (en) 2006-11-21 2007-11-20 Electromagnetic shielding device, radio frequency module having the same, and method of manufacturing the radio frequency module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060115489A KR20080046049A (ko) 2006-11-21 2006-11-21 전자파 차폐장치 및 이를 갖는 고주파 모듈과 고주파 모듈제조방법

Publications (1)

Publication Number Publication Date
KR20080046049A true KR20080046049A (ko) 2008-05-26

Family

ID=39663206

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060115489A KR20080046049A (ko) 2006-11-21 2006-11-21 전자파 차폐장치 및 이를 갖는 고주파 모듈과 고주파 모듈제조방법

Country Status (1)

Country Link
KR (1) KR20080046049A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10217711B2 (en) 2017-03-23 2019-02-26 Samsung Electro-Mechanics Co., Ltd. Semiconductor package and manufacturing method thereof
US10923433B2 (en) 2018-05-04 2021-02-16 Samsung Electronics Co., Ltd. Fan-out semiconductor package

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10217711B2 (en) 2017-03-23 2019-02-26 Samsung Electro-Mechanics Co., Ltd. Semiconductor package and manufacturing method thereof
US10923433B2 (en) 2018-05-04 2021-02-16 Samsung Electronics Co., Ltd. Fan-out semiconductor package

Similar Documents

Publication Publication Date Title
US11166399B2 (en) Overmolded electronic module with an integrated electromagnetic shield using SMT shield wall components
CN101401206B (zh) 电路组件和无线通信设备、以及电路组件的制造方法
EP2405731A2 (en) Module and portable terminal
CN101996962B (zh) 电子部件模块以及无线通信设备
KR100947943B1 (ko) 고주파 파워앰프 모듈
US8008753B1 (en) System and method to reduce shorting of radio frequency (RF) shielding
KR101991644B1 (ko) 전자 장치 및 그 제조 방법
US8558377B2 (en) Semiconductor package module
US20090321911A1 (en) Semiconductor Package and Manufacturing Method Thereof
US20130250528A1 (en) Circuit module
US9076801B2 (en) Module IC package structure
WO2008062982A1 (en) Electromagnetic shielding device, radio frequency module having the same, and method of manufacturing the radio frequency module
KR100737098B1 (ko) 전자파 차폐장치 및 그 제조 공정
KR100844790B1 (ko) 전자파 차폐장치 및 이를 갖는 고주파 모듈과 고주파 모듈제조방법
KR100495209B1 (ko) 블루투스용 안테나 일체형 ｒｆ모듈
KR20080046049A (ko) 전자파 차폐장치 및 이를 갖는 고주파 모듈과 고주파 모듈제조방법
CN101501842B (zh) 半导体封装及其制造方法
KR101053296B1 (ko) 전자파 차폐 기능을 갖는 전자 장치
KR20080046864A (ko) 전자파 차폐장치 및 이를 갖는 고주파 모듈과 고주파 모듈제조방법
KR20060100169A (ko) 표면실장 구조 및 방법
KR101338563B1 (ko) 고주파 모듈 제조방법
KR100844791B1 (ko) 전자파 차폐장치 및 이를 갖는 고주파 모듈과 고주파 모듈제조방법
CN107919351B (zh) 一种射频功放模块及其组装方法
WO2008093957A1 (en) High frequency module and manufacturing method thereof
JP2019121993A (ja) 無線通信モジュール、プリント基板、および製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application