CN107919351B - 一种射频功放模块及其组装方法 - Google Patents

一种射频功放模块及其组装方法 Download PDF

Info

Publication number
CN107919351B
CN107919351B CN201610887114.1A CN201610887114A CN107919351B CN 107919351 B CN107919351 B CN 107919351B CN 201610887114 A CN201610887114 A CN 201610887114A CN 107919351 B CN107919351 B CN 107919351B
Authority
CN
China
Prior art keywords
capacitor
circuit board
printed circuit
decoupling
amplifier module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610887114.1A
Other languages
English (en)
Other versions
CN107919351A (zh
Inventor
马强
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Innogration Suzhou Co ltd
Original Assignee
Innogration Suzhou Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Innogration Suzhou Co ltd filed Critical Innogration Suzhou Co ltd
Priority to CN201610887114.1A priority Critical patent/CN107919351B/zh
Publication of CN107919351A publication Critical patent/CN107919351A/zh
Application granted granted Critical
Publication of CN107919351B publication Critical patent/CN107919351B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/02—Arrangements of circuit components or wiring on supporting structure
    • H05K7/023—Stackable modules
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Amplifiers (AREA)

Abstract

本发明公开了一种射频功放模块及其组装方法，该射频功放模块包括：功率器件、散热板和印刷线路板；功率器件包括若干电子元件以及引线，不同电子元件之间通过引线相互连接，并且电子元件通过引线直接与印刷线路板连接；其中，电子元件至少包括第一电容；印刷线路板上还设置有第二电容；第一电容与第二电容通过引线连接，以形成LC解耦电路，其中，第二电容为LC解耦电路中的解耦电容。在本发明实施例中，LC解耦电路中的解耦电容设置在印刷线路板上，而非功率器件内部，因此，该解耦电容的尺寸不受空间和功率器件尺寸的限定。因此，本发明提供的射频功放模块结构有利于实现视频带宽的最大化。

Description

一种射频功放模块及其组装方法
技术领域
本发明涉及无线通信领域，尤其涉及一种射频功放模块及其组装方法。
背景技术
先进的无线通信系统需要日益升高的数据速度和带宽。信号带宽会限制RF射频功率器件无限制地放大。信号带宽和视频带宽(低频)对于满足无线通信系统的线性要求非常重要。其中，视频带宽是限制数字预失真系统性能提高的主要因素。
目前，为了提高RF射频功率器件的视频带宽，如图1所示，可以在功率器件内部结构中设置电子元件以在功率器件内部的电子元件之间形成解耦LC电路。然而，现有的主流大功率射频功放模块中，其功率器件的结构一般为陶瓷封装结构，该陶瓷封装结构内部空间有限且无法向外扩展，因而受空间和LC电路(大电容小电感)尺寸的约束，现有的功率器件结构很难实现视频带宽的最大化。
发明内容
有鉴于此，本发明提供了一种射频功放模块及其组装方法，以摆脱空间和LC电路尺寸对提高功率器件视频带宽的限制。
为了解决上述技术问题，本发明采用了如下技术方案：
一种射频功放模块，包括：功率器件、散热板和印刷线路板；
所述功率器件包括载体法兰、若干电子元件以及引线，其中，电子元件按设计要求贴在载体法兰上，不同电子元件之间通过引线相互连接，并且电子元件通过引线直接与印刷线路板连接；
所述印刷线路板上设置有容纳载体法兰的容腔；所述载体法兰嵌在印刷线路板的容腔内；
功率器件和印刷线路板焊接固定在散热板的上方；
其中，所述电子元件至少包括第一电容；印刷线路板上还设置有第二电容；所述第一电容与第二电容通过引线连接，以形成LC解耦电路，其中，第二电容为LC解耦电路中的解耦电容，连接第一电容和第二电容的引线为LC解耦电路中的解耦电感。
可选地，印刷线路板上还设置有预设电阻器件；所述预设电阻器件通过引线连接在第二电容和第一电容之间。
可选地，所述预设电阻器件的阻值小于1Ω。
可选地，所述第二电容为表面贴装电容器或电容器芯片。
可选地，所述第二电容的电容值大于1μF。
可选地，所述解耦电感小于等于0.2nH。
可选地，还包括保护盖，所述保护盖覆盖功率器件以及设置在印刷线路板上的第二电容，所述保护盖固定在印刷线路板上，并与印刷线路板构成封闭腔体。
一种如上述实施例所述的射频功放模块的组装方法，包括：
步骤A：根据载体法兰的尺寸在印刷线路板上设置一个容纳载体法兰的容腔；
步骤B：将设置有容腔的印刷线路板固定在散热板上；
步骤C：根据设计要求将功率器件包含的电子元件焊接在载体法兰上，所述电子元件至少包括第一电容；
步骤D：将焊接有功率器件的载体法兰嵌在印刷线路板的容腔内，以及将第二电容焊接在印刷线路板上；
步骤E：根据设计要求利用引线将电子元件之间实现连接，并利用引线将电子元件直接连接在印刷线路板上以及将第一电容与第二电容连接。
可选地，所述步骤D还包括：
将预设电阻器件焊接在印刷线路板上；
其中，第一电容与第二电容之间通过预设电阻器件和引线连接。
可选地，还包括：
在功率器件以及第二电容的上方设置保护盖，该保护盖固定焊接在印刷线路板上，与印刷线路板形成一封闭腔体。
相较于现有技术，本发明具有以下有益效果：
本发明提供的射频功放模块中，其功率器件不具有封装结构，其内的电子元件可以通过引线直接与印刷线路板连接，基于此，本发明为了提高功率器件的视频带宽，在印刷线路板上增设了一第二电容，并且该第二电容通过引线与功率器件内的第一电容连接，如此，功率器件、印刷线路板和及其上的第二电容构成的电路可以简化为如图2所示的LC解耦电路。其中，第二电容形成LC解耦电路中的解耦电容Cdecouple，连接第一电容和第二电容的引线形成LC解耦电路中的解耦电感Ldecouple。根据图2所示的电路图可知，当(1)解耦电感Ldecouple小于L1，L2和Lbias，和(2)较大的解耦电容Cdecouple时，LC解耦电路能够在视频带实现低阻抗。根据视频带宽计算公式可知，较低的解耦电感Ldecouple和并联电容Cshunt，能够提高视频带宽。
而且，在本发明实施例中，LC解耦电路中的解耦电容设置在印刷线路板上，而非功率器件内部，因此，该解耦电容的尺寸不受空间和功率器件尺寸的限定。设计该解耦电容的尺寸的灵活性较强，其可以根据需求任意设置。因此，本发明提供的射频功放模块结构有利于实现视频带宽的最大化。
附图说明
为了清楚地理解现有技术和本发明的具体实施方式，下面将描述现有技术和本发明具体实施方式时用到的附图做一简要说明。显而易见地，这些附图仅是本发明的部分实施例，本领域技术人员在未付出创造性劳动的前提下，还可以获得其它附图。
图1是现有技术中射频功放模块的俯视图；
图2是本发明实施例提供的射频功放模块的等效电路图；
图3是本发明实施例一提供的射频功放模块俯视图；
图4是图3所示的射频功放模块沿A-A方向的截面图；
图5是图3所示的射频功放模块沿B-B方向的截面图；
图6是本发明实施例二提供的射频功放模块俯视图；
图7是本发明实施例三提供的射频功放模块的组装方法流程示意图；
图8A至图8F是本发明实施例三提供的射频功放模块的一系列组装步骤对应的结构示意图。
附图标记：
100’：功率器件，1’：管芯，2’：输入输出管脚，3’：第一电容，4’：封装外壳，5’：电子元件，6’：引线；
1：功率器件，2：印刷线路板，3：散热板，4：电磁波干扰屏障，5：保护盖，11：载体法兰，12：引线，13：管芯，14：第一电容，21：容腔，22：第二电容，23：预设电阻器件。
具体实施方式
为使本发明的发明目的、技术方案和技术效果更加清楚、完整，下面将诶和附图对本发明的具体实施方式进行详细描述。
实施例一
图3是本发明实施例一提供的射频功放模块的俯视图，图4是图3所示的射频功放模块沿A-A方向的截面图，图5是图3所示的射频功放模块沿B-B方向的截面图。
如图3、图4和图5所示，该射频功放模块包括：
功率器件1、印刷线路板2和散热板3；如图4所示，功率器件1和印刷线路板2焊接固定在散热板3的上方。
所述功率器件1包括载体法兰11、若干电子元件以及引线12，其中，电子元件至少包括管芯13和第一电容14；管芯13和第一电容14按照设计要求贴在载体法兰11上，并且可以通过晶面焊接设备焊接在载体法兰11上。在功率器件1内部，不同电子元件之间通过引线12相互连接，然后再通过引线连接在印刷线路板2上，或者电子元件通过引线12直接与印刷线路板2连接；
所述印刷线路板2上设置有容纳载体法兰11的容腔21；所述载体法兰11嵌在印刷线路板2的容腔21内；作为本发明的一具体实施例，焊接在载体法兰11上的电子元件的上表面可以与印刷线路板2的上表面齐平。当载体法兰11的厚度明显大于印刷线路板的厚度时，可以在散热板3与印刷线路板2的容腔21相对应的位置也设置一个容纳载体法兰11的容腔，从而可以实现焊接在载体法兰11上的电子元件的上表面可以与印刷线路板2的上表面齐平，此时，载体法兰11嵌在印刷线路板2和散热板3的容腔内。
如图3所示，印刷线路板2上还设置有第二电容22；所述第一电容14与第二电容22通过引线12连接。如此，功率器件1、印刷线路板2和第二电容22构成的电路可以简化为如图2所示的LC解耦电路。其中，第二电容22为LC解耦电路中的解耦电容Cdecouple，与所述第二电容22连接的引线12为LC解耦电路中的解耦电感Ldecouple。需要说明，第二电容22可以为表面贴装电容器或电容器芯片。相较于设置在功率器件内部由高k材料制成的电容器芯片，该表面贴装电容器或电容器芯片的成本较低。
需要说明，本发明实施例不限定第一电容14的类型，作为示例，第一电容14可以为MOS电容，也可以为贴片电容(Bondable Capacitors)，还可以为MIM电容(Metal-Insulator-Metal，金属-绝缘体-金属)。
功率器件1内可以包括多个第一电容14，其中，至少一个第一电容14与第二电容22通过引线连接。另外，为了能够通过多条相互平行的引线将第一电容14和第二电容12连接，以形成较小的解耦电感，第一电容14上用于连接引线的那一侧的长度要足够长。作为示例，如图3所示，第一电容14的形状可以为L形，并且L形的短边与引线连接。此外，第一电容14的形状还可以为矩形。需要说明，本发明实施例对第一电容14的形状不做限定，而且，功率器件内部的多个第一电容14的形状可以不相同，作为示例，与第二电容连接的第一电容的形状可以为L形或宽边较长的矩形，不与第二电容连接的第一电容的形状可以为长条形或宽边较短的矩形。
如图3所示，用于与第二电容22连接的引线12可以为多条相互平行的引线。该多条相互平行的引线构成LC解耦电路的电感，如此，形成的LC解耦电路中的电感较小。
根据图2所示的电路图可知，当(1)解耦电感Ldecouple小于L1，L2和Lbias，和(2)较大的解耦电容Cdecouple时，LC解耦电路能够在视频带实现低阻抗。根据视频带宽计算公式可知，较低的解耦电感Ldecouple和并联电容Cshunt，能够提高视频带宽。
而且，在本发明实施例中，LC解耦电路中的解耦电容设置在印刷线路板上，而非功率器件内部，因此，该解耦电容的尺寸不受空间和功率器件尺寸的限定。设计该解耦电容的尺寸的灵活性较强，其可以根据需求任意设置。因此，本发明提供的射频功放模块结构有利于实现视频带宽的最大化。
本发明实施例提供的射频功放模块通过去除功率器件尺寸的限定以及通过引线(相当于解耦LC电路的电感)将功率器件直接连接在印刷线路板PCB板上的具有大电容值的第二电容，能够使得视频带宽大于200MHz。
此外，等效LC解耦电路的解耦电容设置在PCB板上，因此解耦电容的设置位置具有较大的灵活性。该较大的灵活性能够抑制外部器件的低频共振，从而能够提高器件的耐用性。
作为本发明的一个具体实施例，LC解耦电路的解耦电容可以大于100nF。更进一步地，解耦电容可以大于1μF。
另外，由于用于连接第一电容和第二电容的引线可以作为LC解耦电路的电感，所以，LC解耦电路的解耦电感可以很小。作为本发明的一具体实施例，解耦电感可以小于等于0.2nH。
此外，如图4或图5所示，本发明实施例提供的射频功放模块还可以包括用于保护印刷线路板和功率器件上的元器件的电磁波干扰屏障4，该电磁波干扰屏障4完全覆盖印刷线路板2，并形成一封闭空腔，将印刷线路板2以及功率器件1内部的电子元件覆盖其内。
此外，为了保护功率器件1内部的电子元件，如图4或图5所示，在功率器件外部还可以设置有保护盖5，该保护盖5固定在印刷线路板2上，并与印刷线路板2形成封闭腔体。该保护盖5覆盖功率器件1内的所有电子元器件，用于保护功率器件1防止杂物进入功率器件1。保护盖5可以通过卡槽连接固定在印刷线路板2上，如此可以方便地拆卸安装，便于功率器件1的后期调试与检查。
为了使得保护盖5的密封保护效果更好，印刷线路板2和保护盖5的边缘还涂覆有密封胶，通过密封胶将保护盖与印刷线路板之间的连接缝隙填补上。
此外，为了提高LC解耦电路的稳定性，本发明实施例还提供了射频功放模块的另一种具体实施方式。具体参见实施例二。
实施例二
实施例二提供的射频功放模块与实施例一提供的射频功放模块有诸多相似之处，为了简要起见，在此仅描述其不同之处，其相似之处请参见实施例一的相关描述。
图6为本发明实施例二提供的射频功放模块的俯视图。如图6所示，实施例二提供的射频功放模块是在实施例一提供的射频功放模块的基础上，在印刷线路板2上增设了一预设电阻器件23，该预设电阻器件23通过引线12连接在第二电容22和第一电容14之间。如此，相较于实施例一，实施例二在等效解耦电路的电感和电容之间增设了一预设电阻器件23，该预设电阻器件23的设置有利于提高LC解耦电路的稳定性。作为示例，该预设电阻器件23的电阻值可以小于1Ω。
实施例二提供的射频功放模块除了具有实施例一所述的射频功放模块的有益效果外，相较于实施例一，其稳定性也相对较高。
以上为本发明实施例提供的射频功放模块的具体实施方式。基于该射频功放模块，相应地，本发明还提供了射频功放模块的组装方法的具体实施方式，具体参见实施例三。
实施例三
图7是本发明实施例三提供的射频功放模块的组装方法流程示意图。如图7所示，该组装方法包括以下步骤：
S701、根据载体法兰的尺寸在印刷线路板上设置一个容纳载体法兰的容腔：
如图8A所示，根据载体法兰的尺寸在印刷线路板2上设置一个容纳载体法兰的容腔21。
S702、将设置有容腔的印刷线路板固定在散热板上：
如图8B所示，可以通过焊接工艺将设置有容腔21的印刷线路板2焊接固定在散热板3上。
S703、根据设计要求将功率器件包含的电子元件焊接在载体法兰上，所述电子元件至少包括第一电容：
如图8C所示，根据设计要求将功率器件包含的电子元件如管芯13和第一电容14焊接在载体法兰11上。
S704、将焊接有功率器件的载体法兰嵌在印刷线路板的容腔内，以及将第二电容22焊接在印刷线路板2上：
需要说明，将焊接有功率器件的载体法兰嵌在印刷线路板的容腔内与将第二电容焊接在印刷线路板上这两个过程可以同时进行，也可以分步进行。
此外，当设计要求要在印刷线路板上设置预设电阻器件时，该步骤还可以包括在印刷线路板2上焊接上预设电阻器件23。
该步骤对应的结构示意图如图8D所示。
S705、根据设计要求利用引线将电子元件之间实现连接，并利用引线将电子元件直接连接在印刷线路板上以及将第一电容与第二电容连接：
该步骤对应的结构示意图为图8E。
S706、将保护盖焊接在印刷线路板上：
如图8F所示，将用于保护功率器件和印刷线路板上的元器件的保护盖5焊接在印刷线路板2上。
为了使得保护盖5的密封保护效果更好，在印刷线路板和保护盖的边缘涂上密封胶，通过密封胶将保护盖与印刷线路板之间的连接缝隙填补上。
S707、在印刷线路板的上方罩上电磁波干扰屏障：
如图4所示，在印刷线路板的上方罩上电磁波干扰屏障4。
通过以上步骤即可完成射频功放模块的组装。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (6)

1.一种射频功放模块，其特征在于，包括：功率器件、散热板和印刷线路板；
所述功率器件包括载体法兰、若干电子元件以及引线，其中，电子元件按设计要求贴在载体法兰上，不同电子元件之间通过引线相互连接，并且电子元件通过引线直接与印刷线路板连接；
所述印刷线路板上设置有容纳载体法兰的容腔；所述载体法兰嵌在印刷线路板的容腔内；
功率器件和印刷线路板焊接固定在散热板的上方；
其中，所述电子元件至少包括第一电容；印刷线路板上还设置有第二电容；所述第一电容与第二电容通过多条平行的引线连接，以形成LC解耦电路，其中，第二电容为LC解耦电路中的解耦电容，连接第一电容和第二电容的引线为LC解耦电路中的解耦电感；与所述第二电容连接的所述第一电容的形状为L形；印刷线路板上还设置有预设电阻器件；所述预设电阻器件通过引线连接在第二电容和第一电容之间；
保护盖覆盖功率器件以及设置在印刷线路板上的第二电容，所述保护盖固定在印刷线路板上，并与印刷线路板构成封闭腔体。
2.根据权利要求1所述的射频功放模块，其特征在于，所述预设电阻器件的阻值小于1Ω。
3.根据权利要求1所述的射频功放模块，其特征在于，所述第二电容为表面贴装电容器或电容器芯片。
4.根据权利要求1-3任一项所述的射频功放模块，其特征在于，所述第二电容的电容值大于1μF。
5.根据权利要求1-3任一项所述的射频功放模块，其特征在于，所述解耦电感小于等于0.2nH。
6.一种如权利要求1所述的射频功放模块的组装方法，其特征在于，包括：
步骤A：根据载体法兰的尺寸在印刷线路板上设置一个容纳载体法兰的容腔；
步骤B：将设置有容腔的印刷线路板固定在散热板上；
步骤C：根据设计要求将功率器件包含的电子元件焊接在载体法兰上，所述电子元件至少包括第一电容；
步骤D：将焊接有功率器件的载体法兰嵌在印刷线路板的容腔内，以及将第二电容焊接在印刷线路板上；所述步骤D还包括：将预设电阻器件焊接在印刷线路板上；其中，第一电容与第二电容之间通过预设电阻器件和引线连接；
步骤E：根据设计要求利用引线将电子元件之间实现连接，并利用引线将电子元件直接连接在印刷线路板上以及将第一电容通过多条平行的引线与第二电容连接；与所述第二电容连接的所述第一电容的形状为L形；
在功率器件以及第二电容的上方设置保护盖，该保护盖固定焊接在印刷线路板上，与印刷线路板形成一封闭腔体。
CN201610887114.1A 2016-10-11 2016-10-11 一种射频功放模块及其组装方法 Active CN107919351B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610887114.1A CN107919351B (zh) 2016-10-11 2016-10-11 一种射频功放模块及其组装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610887114.1A CN107919351B (zh) 2016-10-11 2016-10-11 一种射频功放模块及其组装方法

Publications (2)

Publication Number Publication Date
CN107919351A CN107919351A (zh) 2018-04-17
CN107919351B true CN107919351B (zh) 2024-08-20

Family

ID=61891917

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610887114.1A Active CN107919351B (zh) 2016-10-11 2016-10-11 一种射频功放模块及其组装方法

Country Status (1)

Country Link
CN (1) CN107919351B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111510074B (zh) * 2019-01-31 2023-06-23 苏州远创达科技有限公司 一种高视频带宽的射频功率放大器

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102623416A (zh) * 2012-04-24 2012-08-01 苏州远创达科技有限公司 一种射频功放模块的功率器件无封装结构及其组装方法
CN104681552A (zh) * 2013-11-29 2015-06-03 恩智浦有限公司 封装rf功率晶体管器件和rf功率放大器
CN206194739U (zh) * 2016-10-11 2017-05-24 苏州远创达科技有限公司 一种射频功放模块

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU2003201121A1 (en) * 2002-01-24 2003-09-02 Koninklijke Philips Electronics N.V. Rf amplifier
EP2463905B1 (en) * 2010-12-10 2014-10-01 Nxp B.V. Packaged RF transistor with special supply voltage leads
CN104218018B (zh) * 2014-08-26 2017-08-29 深圳三星通信技术研究有限公司 一种射频功放模块及其组装方法、射频模块、基站

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102623416A (zh) * 2012-04-24 2012-08-01 苏州远创达科技有限公司 一种射频功放模块的功率器件无封装结构及其组装方法
CN104681552A (zh) * 2013-11-29 2015-06-03 恩智浦有限公司 封装rf功率晶体管器件和rf功率放大器
CN206194739U (zh) * 2016-10-11 2017-05-24 苏州远创达科技有限公司 一种射频功放模块

Also Published As

Publication number Publication date
CN107919351A (zh) 2018-04-17

Similar Documents

Publication Publication Date Title
US11108152B2 (en) Antenna-integrated wireless module and method for manufacturing antenna-integrated wireless module
US9743519B2 (en) High-frequency component and high-frequency module including the same
US10098229B2 (en) Module, module component composing the module, and method of manufacturing the module
US8942002B2 (en) Three dimensional passive multi-component structures
CN103715493A (zh) 复合模块以及包括该复合模块的电子设备
US9252476B2 (en) Circuit module including a splitter and a mounting substrate
US7501915B2 (en) High frequency module
CN218827106U (zh) 异构封装基板和异构封装模组
WO2018076797A1 (zh) 天线结构及移动终端
CN107919351B (zh) 一种射频功放模块及其组装方法
JP2004235184A (ja) 高周波装置
US20160381784A1 (en) Communication module and method of manufacturing communication module
JP4620528B2 (ja) Ｅｍｃシールド共振減衰を実現するための方法およびコンポーネント
US9824995B2 (en) Flexible circuit leads in packaging for radio frequency devices
CN206194739U (zh) 一种射频功放模块
CN111510074B (zh) 一种高视频带宽的射频功率放大器
US20220254765A1 (en) Power structure, preparation method, and device
KR101053296B1 (ko) 전자파 차폐 기능을 갖는 전자 장치
US20190297758A1 (en) Electromagnetic shielding cap, an electrical system and a method for forming an electromagnetic shielding cap
CN105187027A (zh) 一种声表面波滤波器的免匹配封装
JP2011035058A (ja) 高周波モジュールおよび高周波モジュールが実装されたプリント配線基板
KR20080046049A (ko) 전자파 차폐장치 및 이를 갖는 고주파 모듈과 고주파 모듈제조방법
US20220132665A1 (en) Electronic device module and method of manufacturing electronic device module
JP4460855B2 (ja) フィルタ
JP2001167974A (ja) 回路基板およびそれを用いた回路モジュールおよびそれを用いた電子装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant