CN104681552A - 封装rf功率晶体管器件和rf功率放大器 - Google Patents

封装rf功率晶体管器件和rf功率放大器 Download PDF

Info

Publication number
CN104681552A
CN104681552A CN201410693875.4A CN201410693875A CN104681552A CN 104681552 A CN104681552 A CN 104681552A CN 201410693875 A CN201410693875 A CN 201410693875A CN 104681552 A CN104681552 A CN 104681552A
Authority
CN
China
Prior art keywords
lead
wire
power transistor
transistor device
encapsulation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410693875.4A
Other languages
English (en)
Other versions
CN104681552B (zh
Inventor
诸毅
约瑟夫斯·H·B·范德赞登
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP BV
Original Assignee
NXP BV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NXP BV filed Critical NXP BV
Publication of CN104681552A publication Critical patent/CN104681552A/zh
Application granted granted Critical
Publication of CN104681552B publication Critical patent/CN104681552B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/14—Mounting supporting structure in casing or on frame or rack
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56—Modifications of input or output impedances, not otherwise provided for
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H03F3/245—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages with semiconductor devices only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H01L2223/665—Bias feed arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48195—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H01L2224/49173—Radial fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/142—HF devices
    • H01L2924/1421—RF devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/222—A circuit being added at the input of an amplifier to adapt the input impedance of the amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/387—A circuit being added at the output of an amplifier to adapt the output impedance of the amplifier

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Amplifiers (AREA)

Abstract

描述了一种封装射频功率晶体管器件，包括：(a)组件载体(254、256)；(b)管芯(110、210a)；(c)接地连接(232a)；(d)输出端引线(136、236a)，该输出端引线电连接到漏极(112d)；(e)谐振电路(122)，该谐振电路电插入到输出端引线与接地连接(232a)之间；以及(f)视频引线(134、234)，该视频引线电连接到谐振电路(122)。视频引线连接到解耦电容器(144、244)的第一接触点。接地连接到解耦电容器的第二接触点。相对于由组件载体(254、256)的底面横跨的基准平面，输出端引线和视频引线(234)被至少近似地布置在相同的高度水平。还描述了一种RF功率放大器，包括所述封装射频功率晶体管器件。

Description

封装RF功率晶体管器件和RF功率放大器
技术领域
本发明涉及在功率放大器中使用的半导体器件的技术领域。具体地，本发明涉及具有特定引线配置的封装射频功率晶体管器件以及包括这种封装射频功率晶体管器件的射频功率放大器。
背景技术
射频(RF)功率放大器(PA)尤其广泛地用于无线通信应用中，例如，蜂窝网络无线基站放大器。随着近来对无线服务的需求的增长，无线网络因而RF PA的工作频率显著增加，现在超过了2GHz。
在例如RF PA必须操作的高频率处，有源元件的阻抗匹配和偏置是RF PA有效操作的重要因素。通常使用键合线电感、封装内电容器、印刷电路板上带状线或微带线结构以及分立电容器的组合来实现用于将功率晶体管匹配到外部器件的输入电路和输出电路。
现代的RF功率放大器通常使用RF功率晶体管器件。这种器件包括封装在包括数个端子引线的封装内的半导体管芯(die)。这种端子引线包括RF输出端引线，产生的RF功率通过该RF输出端引线输出。此外，所谓的视频引线可以用于将嵌入在RF功率晶体管器件的封装中的谐振电路与外部解耦电容器连接在一起。这种外部解耦电容器用于调整谐振电路的视频频带谐振频率。谐振电路可以用于至少部分地补偿与半导体管芯和周围的封装有关的寄生电感和电容。
为了将该谐振电路与外部解耦电容器相连，一个或多个键合线可以用于承载从谐振电路去往视频引线的所谓的正向电流。此外，提供了以下电路路径：(a)穿过接地通孔去往印刷电路板(PCB)的背面、(b)在PCB的背面上、以及(c)通过接地金属块和/或经由RF功率晶体管器件的接地凸缘。所提供的电流路径承载所谓的地面返回电流。
在RF功率晶体管器件的已知封装中，(a)针对地面返回电流的电流路径非常长以及(b)流过至少一个键合线的正向电流与地面返回电流之间的空间间隔非常大。给出的事实(a)和(b)均导致封装RF功率晶体管器件的寄生电感增加。因此，封装RF电源晶体管器件的性能变差。
US 6,734,728 B1公开了一种使用RF功率晶体管器件的宽带RFPA，该RF功率晶体管器件具有用于注入栅极偏置和漏极偏置直流DC源的单独端子。由此，消除了对1/4波长传输线的需要，并且可以针对更高密度封装使用腾出的空间。可以使用单个管芯电路或并行操作的多个管芯电路来实现所公开的RF功率晶体管器件。
US 2012/0146723 A1公开了一种具有输出阻抗匹配网络的高功率RF放大器。这种高功率RF放大器包括安装在器件封装内基板上的有源半导体器件。所公开的RF放大器具有输出阻抗匹配网络，输出阻抗匹配网络包括至少部分地设置在有源半导体器件上的高通网络和在有源半导体器件的输出端与第一输出端引线之间具有第一感应分流连接并且在有源半导体器件的输出端与第二输出端引线之间具有第二感应分流连接的低通网络。第二输出端引线的一部分形成了贡献低通网络的电感的电感。
可能需要提供一种针对RF功率晶体管器件的封装，以在宽频率范围内实现RF功率晶体管器件的高性能。
发明内容
可以通过根据独立权利要求的主题来满足该需要。通过从属权利要求描述了本发明的有利实施例。
根据本发明的第一方面，提供了一种封装射频(RF)功率晶体管器件，可以具体在从DC到3GHz的频率范围内操作的功率放大器(PA)中使用。所述封装RF功率晶体管器件包括：(a)组件载体，(b)管芯，所述管芯包括具有源极、栅极和漏极的半导体晶体管，其中所述管芯安装在所述组件载体处，(c)接地连接，所述接地连接电连接到所述源极，(d)输出端引线，所述输出端引线电连接到所述漏极，(e)谐振电路，所述谐振电路电插入到所述漏极与所述接地连接之间，以及(f)视频引线，所述视频引线电连接到所述谐振电路。所述视频引线被配置为连接到解耦电容器的第一接触点，以及所述接地连接被配置为连接到所述解耦电容器的第二接触点。根据所述RF功率晶体管器件，关于由所述组件载体的底面横跨的基准平面，所述输出端引线和所述视频引线可以被至少近似地布置在相同的高度水平。
所述封装RF功率晶体管器件基于以下思想：与针对RF功率晶体管器件的已知封装设计相比，(a)从解耦电容器的第一接触点流向管芯的所谓地面返回电流的路径与(b)从管芯流向解耦电容器的第二接触点的所谓正向电流的路径之间的空间间隔可以保持较小。因此，所述封装RF功率晶体管器件的寄生电感也将很小，并且所述封装RF功率晶体管器件的特征将在于宽频率范围内的高性能。
此外，由于所述封装RF功率晶体管器件内的视频引线与接地连接之间邻近，因此可以实现管芯的漏极处的低阻抗。这导致以下事实：管芯的漏极处提供的调制高功率输出信号的电压波纹在视频频带中将很小。这可以提供以下优点：所述封装RF功率晶体管器件将呈现非常好的信号调制带宽。在这一方面，注意，因为上述管芯包括电有源组件(即，半导体晶体管)，因此该管芯也将被称作有源管芯。
可以通过一个或多个键合线来实现管芯与视频引线之间的电连接。
谐振电路可以是所述封装RF功率晶体管器件的封装中的任意电配件(assembly)，包括电感和电容。由此，(a)可以使用物理存在的电感和/或电容组件来实现和/或(b)可以通过寄生电感和/或寄生电容来提供电感和/或电容。在该上下文中，寄生电感可能特别是由至少一个细键合线引起的。此外，寄生电容可能特别是由具有半导体晶体管的管芯中提供的寄生漏极-源极电容引起的。具体地，可以通过物理存在的(调谐)电感和物理存在的隔直流电容器之间的串联连接来实现谐振电路，其中隔直流电容器仅针对高频(HF)信号导通。由此，物理存在的电容的影响特别是物理存在的电感的影响可以与所述封装RF功率晶体管器件的封装中提供的寄生电容和/或寄生电感的影响相结合。
解耦电容器可以用于改变(特别是降低)谐振电路的视频谐振频率。
描述性地，提供封装RF功率晶体管器件的思想在于：创建在空间上靠近正向电流路径的地面返回电流路径。
注意，视频引线可以被配置为连接到另一解耦电容器的第一接触点，并且接地连接可以被配置为连接到另一解耦电容器的第二接触点。这可以提供以下优点；多于一个解耦电容器可以被安装为使得可以容易地增加解耦电容的整体电容。
根据本发明的实施例，组件载体包括：(a)提供对管芯的支撑的凸缘、以及(b)提供对凸缘的支撑的金属块。利用组件载体的这种特殊配置，可以实现远离半导体管芯的良好热传输。这在不仅金属块而且凸缘是由呈现良好热导率的材料制成时尤其如此。
根据本发明的另一实施例，包含在管芯中的半导体晶体管是金属氧化物半导体器件。优选地，金属氧化物半导体(MOS)器件是所谓的侧向扩散金属氧化物半导体(LDMOS)器件。这可以提供以下优点：可以使用在高功率RF PA应用中使用的当前主导性电子设备技术来实现所述封装RF功率晶体管器件。
根据本发明的另一实施例，(a)接地连接是接地引线，以及(b)接地引线和视频引线在空间上彼此相邻地布置。具体地，接地引线、视频引线和输出端引线至少近似布置在由组件载体的底面横跨的基准平面上的相同高度水平。这可以提供以下优点：上面提到的所有引线被布置在相同的高度水平。因此，可以以容易且可靠的方式实现例如在接收端子被设置在RF PA的支架中的情况下接触到所述封装RF功率晶体管器件。
因为所述封装尤其用在RF频率范围内，因此还可以用RF引线来命名输出端引线。
与半导体晶体管的接地是通过在管芯的背面与组件载体之间延伸的导体路径实现的设计相比，根据本实施例，至少与封装RF功率晶体管器件的封装的上面或顶面邻近地设置附加接地引线。利用该配置，视频引线和接地引线可以在空间上彼此相邻布置。此外，可以有效地缩短地面返回电流的电流路径的长度。具体地，从解耦电容器的第一接触点流向管芯的地面返回电流的电流路径的长度可以至少近似与从管芯流向解耦电容器的第二接触点的正向电流的电流路径的长度相同。
换言之，利用所述RF功率晶体管器件封装的设计，(a)地面返回电流的电流路径的长度可以保持特别短，和/或(b)正向电流的路径与地面返回电流的路径之间的空间间隔可以保持特别小。因此，所述封装RF功率晶体管器件的寄生电感还可以进一步减小，并且所述封装RF功率晶体管器件的特征将在于宽频率范围内特别高的性能。
还可以通过一个或多个键合线来实现接地引线与管芯之间的电连接。
除了或替代分别在封装RF功率晶体管器件的封装的背面和封装RF功率晶体管器件安装到的PCB的背面，关于视频引线的接地参考也可以定义在附近的接地连接上。利用相同的构思，接地键合线也可以提供关于视频引线键合线的接地参考。由正向电流和地面返回电流包围的回路区域可以显著减小。此外，与已知设计相比，地面返回电流的路径被明确定义并且被缩短。
根据本发明的另一实施例，封装RF功率晶体管器件还包括另一接地引线，其中视频引线被布置在接地引线与另一接地引线之间。具体地，视频引线可以至少近似布置在接地引线与另一接地引线中间。由此，可以实现所述封装RF功率晶体管器件的引线的对称空间配置。
描述性的说，通过使用在其中夹入视频引线的两个接地引线，将实现所谓的“接地-信号-接地(G-S-G)”配置，并且可以进一步减小引线配置的整体寄生电感。如上文已经提到的，在该情况下，在(有源)管芯的漏极处提供的调制高功率输出信号的电压波纹将很小。这具有以下有益效果：所述封装RF功率晶体管器件将呈现非常好的信号调制带宽。
在这一方面，注意，如果视频引线被布置在接地引线与另一接地引线之间，则应当清楚的是，另一接地引线也被布置在组件载体的背面上与接地引线、视频引线和输出端引线(如果适用的话)相同的高度水平。
根据本发明的另一实施例，RF功率晶体管器件还包括另一视频引线，其中接地引线被布置在视频引线与另一视频引线之间。
具体地，接地引线可以被至少近似布置在视频引线与另一视频引线中间。此外，根据本实施例，可以实现所述封装RF功率晶体管器件的引线的对称空间配置。
根据本发明的另一实施例，RF功率晶体管器件还包括：(a)附加接地引线，该附加接地引线电连接到接地引线，以及(b)附加视频引线，该附加视频引线电连接到视频引线。这意味着所述RF功率晶体管器件包括至少两个视频引线。由此，关于RF功率晶体管器件的封装的第一侧面，在该第一侧面处，接地引线和视频引线被引导通过封装到达封装外部，附加接地引线和附加视频引线被布置在封装的第二侧面，其中第二侧面与第一侧面相对。
接地引线和视频引线不仅被设置在封装的一个侧面而且还被设置在封装的另一相对侧面的所述配置可以提供以下优点：可以以各种方式接触封装RF功率晶体管器件。此外，可以以高度对称的方式实现所述RF功率晶体管器件。
提供附加接地引线和附加视频引线还可以提供以下优点：另一解耦电容器可以连接在这两个附加引线之间。因此，解耦电容器的不同组合可以用于以适合的方式调整或改变谐振电路的谐振频率。这增加了封装RF功率晶体管器件当在RF PA中使用时的灵活性。
在视频引线位于接地引线与另一接地引线中间的上述引线配置(三明治配置)中，可以提供附加另一接地引线。根据该引线配置，在封装的第一侧面，附加另一接地引线可以是三明治配置的一部分，其中，附加视频引线位于附加接地引线与附加另一接地引线之间。
根据本发明的另一实施例，附加接地引线和/或附加视频引线至少近似地布置在分别与接地引线和视频引线相同的高度水平。这可以提供以下优点：上文提到的所有引线被布置在相同的高度水平。因此，有助于接触上述封装RF功率晶体管器件。
在这一方面，注意，附加另一接地引线当然也可以设置在相同的高度水平。
根据本发明的另一实施例，管芯包括：(a)有源半导体管芯、以及(b)无源管芯。由此，有源半导体管芯和无源管芯在空间上彼此分离。
有源半导体管芯可以包括或可以包含半导体晶体管，其可以被视为所述封装RF功率晶体管器件的“心脏”。上述谐振电路可以附接到有源半导体管芯或包含在有源半导体管芯中。然而，优选地，谐振电路的至少一部分可以附接到无源管芯或包含在无源管芯中。这对于谐振电路的电容尤其如此。优选地，可以通过适当的键合线来实现谐振电路的电感。
无源管芯(根据其名称，不包括有源电子组件)还可以用于以容易且可靠的方式提供有源半导体管芯与键合线之间的电接触，其中键合线将无源管芯与(附加)接地引线和(附加)视频引线相连。在无源管芯上，还可以形成一个或多个金属迹线或导体路径。通过选择金属迹线或导体路径的适当几何形状，可以适当地调整金属迹线或导体路径的阻抗。这意味着，可以通过选择金属迹线或导体路径的适当几何形状来精细地调整可以至少部分地通过这种金属迹线或导体路径实现的谐振电路的上述电感。
一般地说，形成在中间管芯上的无源电结构或电子结构(例如，传输线、电容器等)可以帮助进一步优化所述封装RF功率晶体管器件的视频带宽性能。
在这一方面，注意，可以通过任何适当的技术来实现无源管芯。具体地，无源管芯可以是半导体管芯、层压制件或低温共烧陶瓷(LTCC)管芯。注意，这些示例仅是示例性的，当然可以使用用于实现无源管芯的其他技术。
根据本发明的另一实施例，封装RF功率晶体管器件还包括：另一有源半导体管芯，该另一有源半导体管芯包括具有另一源极、另一栅极和另一漏极的另一功率晶体管器件，其中另一有源半导体管芯被安装在组件载体处。这意味着所述封装RF功率晶体管器件包括两个不同的半导体晶体管。在RF PA中，可以以空间紧凑的方式布置的这两个不同的半导体晶体管可以用于同一放大器级或用于不同的放大器级。
根据本发明的另一实施例，无源管芯位于有源半导体管芯与另一有源半导体管芯之间。在该另一实施例中，优选地位于两个有源半导体管芯之间的无源管芯用作“歧管(manifolds)”。
根据本发明的另一实施例，(a)有源半导体管芯至少通过第一键合线电连接到视频引线，以及(b)另一有源半导体管芯通过第二键合线电连接到视频引线。这可以提供以下优点：一个视频引线可以用于两个功率晶体管器件，即，上文提到的功率晶体管器件和上文提到的另一功率晶体管器件。
在仅存在一个接地引线(即，上文提到的另一接地引线不存在)的配置中，接地引线可以通过第三键合线电连接到有源半导体管芯并且通过第四键合线电连接到另一有源半导体管芯。
在具有两个接地引线(即，上文提到的接地引线和上文提到的另一接地引线)的配置中，接地引线可以通过第三键合线连接到有源半导体管芯并且另一接地引线可以通过第四键合线连接到另一有源半导体管芯。由此，可以避免键合线交叉。
根据本发明的另一方面，提供了一种射频功率放大器，包括：(a)印刷电路板、以及(b)上述封装RF功率晶体管器件，其中，封装射频功率晶体管器件安装在印刷电路板处。
所述RF功率放大器基于以下思想：可以以容易的方式使用上述封装RF功率晶体管器件以获得特征在于宽频率范围内的高性能的RF放大器。如上文已经提到的，作为(a)地面返回电流的电流路径的长度减小和/或(b)正向电流的路径与地面返回电流的路径之间的小空间间隔的直接技术结果，可以实现输出端引线处的低阻抗。这具有以下有益效果：在(有源)管芯的漏极处提供的调制高功率输出信号的电压波纹将很小。作为另一个结果，所述RF PA将呈现非常好的信号调制带宽。
通过下文要描述的实施例的示例，上文定义的方面和本发明的其他方面将显而易见，并且参照实施例的示例解释了上文定义的方面和本发明的其他方面。下面将参照实施例的示例更详细地描述本发明，但是本发明不限于此。
附图说明
图1示出了根据本发明的实施例的封装RF功率晶体管器件的电路图。
图2a和图2b分别在平面图中以透视图的方式示出了具有两个有源管芯的封装RF功率晶体管器件，每一个有源管芯包括半导体晶体管。
图3在透视图中示出了具有以下各项的封装RF功率晶体管器件：(a)两个有源管芯(每一个有源管芯包括半导体晶体管)和(b)布置在两个有源管芯之间的一个无源管芯。
图4a和图4b分别在平面图中以透视图的方式示出了包括以下各项的封装RF功率晶体管器件：(a)两个有源管芯(每一个有源管芯包括半导体晶体管)以及布置在两个有源管芯之间的一个无源管芯、以及(b)两个引线配置，每一个引线配置具有接地引线、两个输出端引线和两个视频引线，其中两个引线配置被布置在封装RF功率晶体管器件的两个相对侧面处。
图5a和图5b在平面图中以透视图的方式示出了包括两个接地连接的封装RF功率晶体管器件，关于组件载体的底面横跨的基准平面，两个接地连接被布置在比视频引线更低的高度水平。
图6在透视图中示出了包括布置在RF功率晶体管器件的封装的角落处的补充接地引线和补充视频引线的封装RF功率晶体管器件。
具体实施方式
附图中的说明是示意性的。注意，在不同的附图中，向相似或相同的要素或特征提供相同的附图标记或与相应附图标记的差别仅在于第一个数字的附图标记。为了避免不必要的重复，已经关于先前描述的实施例阐述的要素或特征在描述的后续位置不会再次阐述。
图1示出了根据本发明的实施例的封装RF功率晶体管器件100的电路图。封装RF功率晶体管器件100包括布置在封装120内的管芯110。包括RF输出端引线136和视频引线134的引线配置130引导通过封装120的外壳到达外部。注意，在图1中未示出将封装RF功率晶体管器件接地的至少一个引线。
管芯110包括半导体晶体管112，半导体晶体管112包括源极112s、栅极112g和漏极112d。此外，在图1中示出了不是作为真实无源组件物理存在的寄生漏极-源极电容112ds和寄生栅极-源极电容112gs。在管芯110外部但是在封装120内形成了谐振电路112，谐振电路122由两个物理存在的组件，即，(调谐)电感器122a和(调谐)电容器122d构成。在图1中，还示出了分别将漏极112d连接到RF输出端引线136并且将谐振电路122的“中心”连接到视频引线的键合线126和124的寄生电感。在封装120外部连接了所谓的视频频带解耦电容器144，如上文已经描述的，该视频频带解耦电容器144降低了谐振电路122的谐振频率。降低该谐振频率通常导致当使用前置补偿器时更好的前置补偿性。
在这方面，注意，寄生漏极-源极电容112ds可以被视为谐振电路122的一部分。因此，寄生漏极-源极电容112ds也对谐振电路122的谐振频率有影响。
根据这里所述的实施例，(调谐)电容器122b具有约200pF的电容，并且谐振电路122的谐振频率在范围200至400MHz内。为了操作封装RF功率晶体管器件100，可以将信号应用于栅极122g，栅极122g具有约2GHz的载波频率并且通过约40至80MHz的调制频率被调制。由于非线性效应，调制频率的约200至400MHz的五次谐波将产生，这至少近似与谐振电路122的谐振频率相对应。
还应当注意的是，键合线的寄生电感124和126应当非常低。否则，视频频带解耦电容器144将不会有效并且整个封装RF功率晶体管器件100的视频带宽将受到限制。
还应当注意的是，由于所示的电路围绕并且电连接半导体晶体管112，因此半导体晶体管112实际上表示电流源113。
图2a和图2b分别在平面图中以透视图的方式示出了封装RF功率晶体管器件200。根据图1中所示的实施例，封装RF功率晶体管器件200包括安装到组件载体的管芯210a。印刷电路板252安装在组件载体上。组件载体包括提供管芯210a的底座(basis)的凸缘256以及提供凸缘256和印刷电路板252的底座的金属块254。
根据图1中所示的实施例，管芯210a包括半导体晶体管，为了简洁起见，在图2a和图2b中未示出半导体晶体管。
封装RF功率晶体管器件200包括引线配置230。根据这里所述的实施例，引线配置230包括视频引线234、接地引线232a和另一接地引线232b。视频引线234位于接地引线232a与另一接地引线232b中间。引线配置230还包括RF输出端引线236a和另一RF输出端引线236b。管芯210a经由未示出的键合线连接到RF输出端引线236a。所有引线关于金属块254的上表面被布置在相同的高度，或者在金属块254的上表面上被布置在相同的高度。
从图2a和图2b可以看出，视频频带解耦电容器244a连接在接地引线232a与视频引线234之间。此外，另一视频频带解耦电容器244b连接在另一接地引线232b与视频引线234之间。
根据这里所述的实施例，封装RF功率晶体管器件200包括另一管芯210b，管芯210b也安装到凸缘256并且位于管芯210a附近。承载另一半导体晶体管的另一管芯210b和相应电路可以在未示出的RFPA中用于同一放大器级或者用于不同的放大器级。
另一管芯210b经由另一键合线224b电连接到视频引线224b并且经由另一键合线226b连接到另一接地引线232b。
因为管芯210a和210b均包括作为有源半导体组件的半导体晶体管，因此管芯210a和210b可以称作有源管芯。
图3在透视图中示出了封装RF功率晶体管器件300。关于组件载体(即，金属块254和凸缘256)和引线配置230，封装RF功率晶体管器件300包括与图2a和图2b中所示的封装RF功率晶体管器件200相同的设计。封装RF功率晶体管器件300与封装RF功率晶体管器件200的不同之处在于在两个(有源)管芯210a和210b之间提供了无源管芯360。与有源管芯210a和210b相比，无源管芯360不包括诸如晶体管等的有源电子组件。
如上文已经提到的，无源管芯360用于以容易且可靠的方式提供有源半导体管芯210a和210b与被指派给视频引线234和有源半导体管芯210a和210b的键合线324以及分别指派给接地引线232a和另一接地引线232b的键合线326a和326b之间的电接触。
根据这里所述的实施例，在无源管芯360上形成了未示出的几个金属迹线或导体路径。金属迹线或导体路径的几何形状被选择为使得金属块或导体路径的阻抗呈现贡献封装RF功率晶体管器件300的整体输出阻抗的(寄生)电感和/或电容，其中整体输出阻抗非常小。如上文已经提到的，这改善了例如封装RF功率晶体管器件300的操作带宽。
图4a和图4b分别在平面图中以透视图的方式示出了封装RF功率晶体管器件400。关于(a)组件载体(即，金属块254和凸缘256)、(b)引线配置230、(c)两个有源半导体管芯210a、210b以及(d)一个无源管芯360，封装RF功率晶体管器件400包括与图3中所示的封装RF功率晶体管器件300相同的设计。
封装RF功率晶体管器件400与封装RF功率晶体管器件300的不同之处在于提供了附加引线配置480，附加引线配置480被布置在与引线配置230的侧面相对的侧面。附加引线配置480不会导致封装RF功率晶体管器件400的电子组件的不同电路，但是会导致使封装RF功率晶体管器件400与“外界”接触的附加可能性。
从图4b中可以看出，根据引线配置230，附加引线配置480包括附加接地引线482a、附加另一接地引线482b、附加视频引线484。附加视频频带解耦电容器494a连接在附加接地引线482a与附加视频引线484之间。附加另一视频频带解耦电容器494b连接在附加另一接地引线482b与附加视频引线484之间。在图4a和图4b中，还示出了RF输入端引线486a和另一RF输入端引线486b，其被指派给标准(封装)的RF功率晶体管。
描述性的说，关于图2a/2b和图3所示的实施例，引线配置230的重复部分包括视频引线234(284)和相关联的接地引线232a/232b(482a/482b)。
此外，附加键合线474将无源管芯360与附加视频引线484相连。附加键合线476a将无源管芯360与附加接地引线482a相连。附加键合线476b将无源管芯360与附加另一接地引线482b相连。
根据这里所述的实施例，RF输出端引线236a与另一RF输出端引线236b之间(在图4的水平方向上)的间隔约为8mm。此外，RF输出端引线236a和另一RF输出端引线236b的宽度分别约为3.5mm。相同的尺寸可以适用于附加引线配置480。
描述性的说，通过将第二引线配置480添加到封装RF功率晶体管器件400的另一侧面，可以减小整个器件400的寄生(输出)电感。此外，可以添加更多视频频带解耦电容器494a、494b。这些电容器494a、494b可以具有与视频频带解耦电容器244a、244b不同的值，并且可以形成宽带解耦结构。
图5a和图5b分别在平面图中以透视图的方式示出了根据本发明的另一实施例的封装RF功率晶体管器件500。关于(a)组件载体(即，金属块254和凸缘256)、(b)视频引线234、(c)两个视频频带解耦电容器244a和244b、(d)两个有源半导体管芯210a、210b、以及(e)两个RF输入端引线486a和486b，封装RF功率晶体管器件500具有与图4中所示的封装RF功率晶体管器件400相同的设计。与器件400相比，封装RF功率晶体管器件500不包括布置在两个RF输入端引线486a和486b之间的附加接地引线和附加视频引线。此外，封装RF功率晶体管器件500的设计不包括布置在两个有源半导体管芯210a和210b之间的无源管芯。由于失去无源管芯，因此(与图2b中所示的封装RF功率晶体管器件200中的接触相比)，两个有源半导体管芯210a和210b的接触通过两个(对)键合线224a和224b来完成的。
与上述所有封装RF功率晶体管器件200、300和400相比，封装RF功率晶体管500包括接地连接532a和532b，其中关于组件载体的底面横跨的基准平面，接地连接532a和532b被布置在比视频引线234更低的高度水平。具体地，底部接地连接523a和另一底部接地连接523b被布置在封装的底面，使得它们可以直接连接到印刷电路板252。通常，通过经由印刷电路板252到达印刷电路板252的背面处的接地电势的通孔来实现接地连接。
在图5a和图5b中所示的实施例中，通过金属块254经由封装的背面完成与两个有源半导体管芯210a和210b的接地路径的接触。
图6在透视图中示出了根据本发明的另一实施例的封装RF功率晶体管器件600。除了两个侧面边界区域处的结构设计之外，封装RF功率晶体管器件600的设计与图4a和图4b中所示的封装RF功率晶体管器件400的设计相同。
如图6中可以看出，除了器件400的元件之外，封装RF功率晶体管器件600在其左侧边界区域处还包括(a)一个补充无源管芯665a、两个补充视频引线696、两个补充接地引线694和两个补充视频频带解耦电容器698。接地导体路径666a和键合线(被示出但是未用附图标记命名)用于将补充接地引线694连接到有源半导体管芯210a。视频信号导体路径667a和键合线(被示出但是未用附图标记命名)用于将补充视频引线694连接到有源半导体管芯210a。
据此，在其左侧边界区域处，封装RF功率晶体管器件600包括：(a)一个补充无源管芯665b、两个补充视频引线696、两个补充接地引线694、以及两个补充视频频带解耦电容器698。接地导体路径666b和键合线(被示出但是未用附图标记命名)用于将补充接地引线694连接到另一有源半导体管芯210b。视频信号导体路径667b和键合线(被示出但是未用附图标记命名)用于将补充视频引线694连接到另一有源半导体管芯210b。
应当注意的是，在图6中，与图3、图4a和图4b中所示的无源管芯360相比，更详细地示出了中心无源管芯360。从图6中可以看出，中心无源管芯360包括两个接地导体路径668，两个接地导体路径668与键合线(被示出但是未用附图标记命名)一起用于将中心无源管芯360(a)分别连接到接地引线232a和232b和附加接地引线482a和482b以及(b)连接到有源半导体管芯210a。此外，中心无源管芯360包括视频信号导体路径669，视频信号导体路径669与键合线(被示出但是未用附图标记命名)一起使用以将中心无源管芯360(a)分别连接到视频引线234和附加视频引线484以及(b)连接到有源半导体管芯210a。
已经明确指出的是，上述实施例仅是远远更多实施例中的示例性实施例，为了简洁起见，在本文中未示出远远更多实施例，但是这些实施例符合本发明的基本思想。具体地，可以组合不同实施例的不同设计特征。
在下文中，将描述一些可能的修改，这些可能的修改与大量其他修改均符合本发明：
(I)视频引线仅与一个接地引线配对而不与以该视频引线居中的两个接地引线配对。
(II)视频引线和接地引线的位置互换。这意味着接地引线位于中间，而两个视频引线位于两侧。
(III)多于一个解耦电容器可以连接到视频引线与相邻接地引线之间。由此，可以容易增加视频引线与相邻接地引线之间的电容。
(IV)所有设计都可以在具有中心无源管芯的情况下或在不具有中心无源管芯的情况下实现。
与现有的封装RF功率晶体管器件相比，封装RF功率晶体管器件100、200、300、400、500和600可以尤其提供以下优点：
(A)短键合线和管芯上传输线这两个部分提供了比长键合线这一个部分更低的输出电感。这对于封装RF功率晶体管器件200、300和400成立。
(B)可以通过大电容器(例如，深沟槽电容器-DTC)的方式来实现位于两个有源管芯中间的无源管芯。这种电容器可以在视频频带上形成附加滤波。这对于封装RF功率晶体管器件300和400成立。
(C)无源结构(例如，传输线、电容器等)可以引入到中间无源管芯上。这些无源结构可以帮助进一步优化视频带宽性能。这对于封装RF功率晶体管器件300和400成立。
(D)来自封装的另一侧的视频引线的连接成为可能。对于封装RF功率晶体管器件400成立。
(E)在几个实施例中，视频引线和接地引线位于封装的中间。因此，RF输入/输出端引线在一侧接触开放空间。这有助于低阻抗匹配线的设计，这在高功率PA设计中非常常用。与之相比，具有视频引线的传统封装在同一侧具有视频引线。这些视频引线阻挡用于匹配线的空间，并且在PA设计中引入很多困难。
(F)在几个实施例中，接地引线和相关联的键合线被放置在中间。该配置基本上改善了封装中的两个管芯之间的隔离。两个管芯之间的隔离在诸如多尔蒂功率放大器等的一些应用中是关键参数。
应当注意的是，术语“包括”不排除其他要素或步骤并且“一”或“一个”不排除多个。此外，可以组合结合不同的实施例所述的要素。还应当注意的是，权利要求中的附图标记不应当被理解为限制权利要求的范围。
附图标记：
100   封装RF功率晶体管器件
110   管芯
112   半导体晶体管
112d  漏极
112g  栅极
112s  源极
112ds 寄生漏极-源极电容
112gs 寄生栅极-源极电容
113   电流源
120   封装
122   谐振电路
122a  (调谐)电感器
122b  (调谐)电容器
124   键合线的寄生电感
126   键合线的寄生电感
130   引线配置
134   视频引线
136   RF输出端引线
144   视频频带解耦电容器
200   封装RF功率晶体管器件
210a  管芯
210b  另一管芯
224a  键合线
224b  另一键合线
226a  键合线
226b  另一键合线
230   引线配置
232a  接地引线
232b  另一接地引线
234   视频引线
236a  RF输出端引线
236b  另一RF输出端引线
244a  视频频带解耦电容器
244b  另一视频频带解耦电容器
252   印刷电路板
254   金属块
256   凸缘
300   封装RF功率晶体管器件
324   键合线
326a  键合线
326b  键合线
360   无源管芯
400   封装RF功率晶体管器件
474   附加键合线
476a  附加键合线
476b  附加键合线
480   附加引线配置
482a  附加接地引线
482b  附加另一接地引线
484   附加视频引线
486a  RF输入端引线
486b  另一RF输入端引线
494a  附加视频频带解耦电容器
494b  附加另一视频频带解耦电容器
500   封装RF功率晶体管器件
532a  底部接地连接
532b  另一底部接地连接
533   通孔
600   封装RF功率晶体管器件
665a  补充无源管芯
665b  补充无源管芯
666a  接地导体路径
666b  接地导体路径
667a  视频信号导体路径
667b  视频信号导体路径
668   接地导体路径
669   视频信号导体路径
694   补充接地引线
696   补充视频引线
698   补充视频频带解耦电容器

Claims (13)

1.一种封装射频功率晶体管器件，具体在从DC到3GHz的频率范围内操作的功率放大器中使用，所述封装射频功率晶体管器件(100、200、300、400、500)包括：
组件载体(254、256)，
管芯(110、210a)，所述管芯(110、210a)包括具有源极(112s)、栅极(112g)和漏极(112d)的半导体晶体管，其中所述管芯(110、210a)安装在所述组件载体(254、256)处，
接地连接(232a)，所述接地连接(232a)电连接到所述源极(112s)，
输出端引线(136、236a)，所述输出端引线(136、236a)电连接到所述漏极(112d)，
谐振电路(122)，所述谐振电路(122)电插入到所述漏极(112d)与所述接地连接(232a)之间，以及
视频引线(134、234)，所述视频引线(134、234)电连接到所述谐振电路(122)，其中，
所述视频引线(134、234)被配置为连接到解耦电容器(144、244)的第一接触点，以及
所述接地连接(232a)被配置为连接到所述解耦电容器(144、244)的第二接触点。
2.根据权利要求1所述的封装射频功率晶体管器件，其中，所述组件载体包括：
凸缘(256)，所述凸缘(256)提供对所述管芯(210a)的支撑，以及
金属块(254)，所述金属块(254)提供对所述凸缘(256)的支撑。
3.根据前述权利要求之一所述的封装射频功率晶体管器件，其中，
包含在所述管芯中的所述半导体晶体管是金属氧化物半导体器件。
4.根据前述权利要求之一所述的封装射频功率晶体管器件，其中，
所述接地连接是接地引线(232a)，以及
所述接地引线(232a)和所述视频引线(234)在空间上彼此相邻地布置。
5.根据权利要求4所述的封装射频功率晶体管器件，还包括：
另一接地引线(232b)，其中所述视频引线(234)被布置在所述接地引线(232a)与所述另一接地引线(232b)之间。
6.根据权利要求4所述的封装射频功率晶体管器件，还包括：
另一视频引线，其中所述接地引线被布置在所述视频引线与所述另一视频引线之间。
7.根据权利要求4至6之一所述的封装射频功率晶体管器件，还包括：
附加接地引线(482a)，所述附加接地引线(482a)电连接到所述接地引线(232a)，以及
附加视频引线(484)，所述附加视频引线(484)电连接到所述视频引线(234)，其中，
关于所述射频功率晶体管器件(400)的所述封装的第一侧面，在所述第一侧面处，所述接地引线(232a)和所述视频引线(234)被引导通过所述封装到达所述封装外部，所述附加接地引线(482a)和所述附加视频引线(484)被布置在所述封装的第二侧面，其中所述第二侧面与所述第一侧面相对。
8.根据前述权利要求之一所述的封装射频功率晶体管器件，其中，
所述附加接地引线(482a)和/或所述附加视频引线(484)被至少近似地布置在分别与所述接地引线(232a)和所述视频引线(234)相同的高度水平。
9.根据前述权利要求之一所述的封装射频功率晶体管器件，其中，所述管芯包括：
有源半导体管芯(210a)，以及
无源管芯(360)，其中，
所述有源半导体管芯(210a)和所述无源管芯(360)在空间上彼此分离。
10.根据前述权利要求之一所述的封装射频功率晶体管器件，还包括：
另一有源半导体管芯(210b)，所述另一有源半导体管芯(210b)包括具有另一源极、另一栅极和另一漏极的另一功率晶体管器件，其中所述另一有源半导体管芯(210b)被安装在所述组件载体(254、256)处。
11.根据前述权利要求之一所述的封装射频功率晶体管器件，其中，
所述无源管芯(360)位于所述有源半导体管芯(210a)与所述另一有源半导体管芯(210b)之间。
12.根据权利要求9或10所述的封装射频功率晶体管器件，其中，
所述有源半导体管芯(210a)通过至少第一键合线(224a)电连接到所述视频引线(234)，以及
所述另一有源半导体管芯(210b)通过第二键合线(224b)电连接到所述视频引线(234)。
13.一种射频功率放大器，包括：
印刷电路板(252)，以及
根据前述权利要求之一所述的封装射频功率晶体管器件(100、200、300、400、500)，其中所述封装射频功率晶体管器件(100、200、300、400、500)被安装在所述印刷电路板处。
CN201410693875.4A 2013-11-29 2014-11-26 封装rf功率晶体管器件和rf功率放大器 Active CN104681552B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP13195160.0A EP2879174B1 (en) 2013-11-29 2013-11-29 Packaged RF power transistor device having next to each other ground leads and a video lead for connecting decoupling capacitors, RF power amplifier
EP13195160.0 2013-11-29

Publications (2)

Publication Number Publication Date
CN104681552A true CN104681552A (zh) 2015-06-03
CN104681552B CN104681552B (zh) 2018-04-27

Family

ID=49680885

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410693875.4A Active CN104681552B (zh) 2013-11-29 2014-11-26 封装rf功率晶体管器件和rf功率放大器

Country Status (3)

Country Link
US (1) US9820401B2 (zh)
EP (1) EP2879174B1 (zh)
CN (1) CN104681552B (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107919351A (zh) * 2016-10-11 2018-04-17 苏州远创达科技有限公司 一种射频功放模块及其组装方法
CN109643976A (zh) * 2016-08-23 2019-04-16 安普林荷兰有限公司 具有高功率密度的封装射频功率放大器
CN109891580A (zh) * 2016-09-22 2019-06-14 史密斯互连美洲股份有限公司 集成弹簧安装芯片终端
CN109959861A (zh) * 2019-02-19 2019-07-02 中科院微电子研究所昆山分所 一种微波键合线寄生效应自适应消除系统
CN110034736A (zh) * 2017-12-12 2019-07-19 安普林荷兰有限公司 封装式射频功率放大器
CN111478672A (zh) * 2020-04-10 2020-07-31 四川和芯微电子股份有限公司 射频功率放大器
CN112585749A (zh) * 2018-09-03 2021-03-30 安普林荷兰有限公司 Rf返回电流损耗降低的功率放大器

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3142252B1 (en) * 2015-09-10 2018-11-14 Ampleon Netherlands B.V. Video bandwidth in rf amplifiers
KR101785417B1 (ko) 2016-04-25 2017-10-16 이상훈 웨이퍼 레벨에서 온도 및 알에프 특성 모니터링이 가능한 알에프 파워 소자
EP3657186B1 (en) 2017-07-18 2024-03-27 Sang-Hun Lee Rf power device capable of monitoring temperature and rf characteristics at wafer level
US20230170340A1 (en) * 2021-11-30 2023-06-01 Qorvo Us, Inc. Electronic package with interposer between integrated circuit dies

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020140071A1 (en) * 2000-01-28 2002-10-03 Larry Leighton Multiple ground signal path LDMOS power package
CN1623232A (zh) * 2002-01-24 2005-06-01 皇家飞利浦电子股份有限公司 带有补偿的射频放大器装置
CN1750262A (zh) * 2004-09-16 2006-03-22 松下电器产业株式会社 功率放大器模块
CN1909363A (zh) * 2005-07-26 2007-02-07 英飞凌科技股份公司 半导体功率器件和rf信号放大器
CN102570992A (zh) * 2010-12-10 2012-07-11 Nxp股份有限公司 射频放大器

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6734728B1 (en) 2002-12-19 2004-05-11 Infineon Technologies North America Corp. RF power transistor with internal bias feed
US7372334B2 (en) * 2005-07-26 2008-05-13 Infineon Technologies Ag Output match transistor
US20080231373A1 (en) * 2007-03-20 2008-09-25 Hafizur Rahman Output Circuit
US8299856B2 (en) * 2010-12-20 2012-10-30 Infineon Technologies Ag Power transistor output match network with high Q RF path and low Q low frequency path
US8836433B2 (en) * 2011-05-10 2014-09-16 Skyworks Solutions, Inc. Apparatus and methods for electronic amplification
EP2760130B1 (en) * 2013-01-28 2015-07-01 Nxp B.V. Bias circuit

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020140071A1 (en) * 2000-01-28 2002-10-03 Larry Leighton Multiple ground signal path LDMOS power package
CN1623232A (zh) * 2002-01-24 2005-06-01 皇家飞利浦电子股份有限公司 带有补偿的射频放大器装置
CN1750262A (zh) * 2004-09-16 2006-03-22 松下电器产业株式会社 功率放大器模块
CN1909363A (zh) * 2005-07-26 2007-02-07 英飞凌科技股份公司 半导体功率器件和rf信号放大器
CN102570992A (zh) * 2010-12-10 2012-07-11 Nxp股份有限公司 射频放大器

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109643976A (zh) * 2016-08-23 2019-04-16 安普林荷兰有限公司 具有高功率密度的封装射频功率放大器
CN109643976B (zh) * 2016-08-23 2023-05-26 安普林荷兰有限公司 具有高功率密度的封装射频功率放大器
CN109891580A (zh) * 2016-09-22 2019-06-14 史密斯互连美洲股份有限公司 集成弹簧安装芯片终端
CN109891580B (zh) * 2016-09-22 2023-03-28 史密斯互连美洲股份有限公司 集成弹簧安装芯片终端
CN107919351A (zh) * 2016-10-11 2018-04-17 苏州远创达科技有限公司 一种射频功放模块及其组装方法
CN110034736A (zh) * 2017-12-12 2019-07-19 安普林荷兰有限公司 封装式射频功率放大器
CN110034736B (zh) * 2017-12-12 2023-07-04 安普林荷兰有限公司 封装式射频功率放大器
CN112585749A (zh) * 2018-09-03 2021-03-30 安普林荷兰有限公司 Rf返回电流损耗降低的功率放大器
CN112585749B (zh) * 2018-09-03 2021-10-26 安普林荷兰有限公司 Rf返回电流损耗降低的功率放大器
CN109959861A (zh) * 2019-02-19 2019-07-02 中科院微电子研究所昆山分所 一种微波键合线寄生效应自适应消除系统
CN109959861B (zh) * 2019-02-19 2021-02-19 昆山微电子技术研究院 一种微波键合线寄生效应自适应消除系统
CN111478672A (zh) * 2020-04-10 2020-07-31 四川和芯微电子股份有限公司 射频功率放大器

Also Published As

Publication number Publication date
EP2879174A1 (en) 2015-06-03
EP2879174B1 (en) 2021-09-08
CN104681552B (zh) 2018-04-27
US20150156910A1 (en) 2015-06-04
US9820401B2 (en) 2017-11-14

Similar Documents

Publication Publication Date Title
CN104681552B (zh) 封装rf功率晶体管器件和rf功率放大器
EP3337037B1 (en) Doherty amplifiers and amplifier modules with shunt inductance circuits that affect transmission line length between carrier and peaking amplifier outputs
US10630246B2 (en) Methods of manufacturing encapsulated semiconductor device package with heatsink opening
US9978691B2 (en) Semiconductor packages having wire bond wall to reduce coupling
US8638171B2 (en) Radiofrequency amplifier
EP1573813B1 (en) Rf power transistor with internal bias feed
US9531328B2 (en) Amplifiers with a short phase path, packaged RF devices for use therein, and methods of manufacture thereof
US11522499B2 (en) Integrated multiple-path power amplifier
US10381984B2 (en) Amplifiers and amplifier modules with shunt inductance circuits that include high-Q capacitors
US9007129B2 (en) Amplifer device
US11018629B2 (en) Integrated multiple-path power amplifier
CN109818581A (zh) 具有沿放大器输出端间的反相器的串联组件的多路放大器
CN108233881A (zh) 紧凑型f类芯片和接线匹配拓扑结构
US9270233B2 (en) Amplifier circuits
CN110875722A (zh) 高频放大器
US9991854B1 (en) Power amplifier output circuit arrangements with mutual coupling between inductors
EP3852270B1 (en) Rf amplifiers with series-coupled output bondwire arrays and shunt capacitor bondwire array
US8981433B2 (en) Compensation network for RF transistor
US9257946B2 (en) Amplifier circuits
CN110752195A (zh) 射频功率芯片封装结构
CN114759888A (zh) 具有串联耦合的输出键合线阵列和并联电容器键合线阵列的rf放大器
CN117595810A (zh) 多尔蒂放大器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20151106

Address after: Holland Ian Deho Finn

Applicant after: NXP BV

Address before: Holland Ian Deho Finn

Applicant before: NXP BV

CB02 Change of applicant information

Address after: Holland Ian Deho Finn

Applicant after: AMPLEON NETHERLANDS B.V.

Address before: Holland Ian Deho Finn

Applicant before: NXP BV

COR Change of bibliographic data
CB02 Change of applicant information

Address after: Nijmegen

Applicant after: AMPLEON NETHERLANDS B.V.

Address before: Holland Ian Deho Finn

Applicant before: AMPLEON NETHERLANDS B.V.

COR Change of bibliographic data
GR01 Patent grant
GR01 Patent grant