CN117595810A - 多尔蒂放大器 - Google Patents

多尔蒂放大器 Download PDF

Info

Publication number
CN117595810A
CN117595810A CN202210996208.8A CN202210996208A CN117595810A CN 117595810 A CN117595810 A CN 117595810A CN 202210996208 A CN202210996208 A CN 202210996208A CN 117595810 A CN117595810 A CN 117595810A
Authority
CN
China
Prior art keywords
output
amplifier
input
coupled
network
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210996208.8A
Other languages
English (en)
Inventor
华奇
王云飞
吴琦
王昶阳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP USA Inc
Original Assignee
NXP USA Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NXP USA Inc filed Critical NXP USA Inc
Priority to CN202210996208.8A priority Critical patent/CN117595810A/zh
Priority to US18/052,586 priority patent/US20240063756A1/en
Priority to EP23189551.7A priority patent/EP4340219A1/en
Publication of CN117595810A publication Critical patent/CN117595810A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0288—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers using a main and one or several auxiliary peaking amplifiers whereby the load is connected to the main amplifier using an impedance inverter, e.g. Doherty amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/217—Class D power amplifiers; Switching amplifiers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56—Modifications of input or output impedances, not otherwise provided for
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56—Modifications of input or output impedances, not otherwise provided for
    • H03F1/565—Modifications of input or output impedances, not otherwise provided for using inductive elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/195—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6611—Wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H01L2223/665—Bias feed arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H01L2223/6655—Matching arrangements, e.g. arrangement of inductive and capacitive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6672—High-frequency adaptations for passive devices for integrated passive components, e.g. semiconductor device with passive components only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4801—Structure
    • H01L2224/48011—Length
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48195—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/19011—Structure including integrated passive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/202—Electromagnetic wavelength ranges [W]
    • H01L2924/2027—Radio 1 mm - km 300 GHz - 3 Hz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H01L2924/30111—Impedance matching
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/222—A circuit being added at the input of an amplifier to adapt the input impedance of the amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/225—Indexing scheme relating to amplifiers the input circuit of an amplifying stage comprising an LC-network
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/387—A circuit being added at the output of an amplifier to adapt the output impedance of the amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/391—Indexing scheme relating to amplifiers the output circuit of an amplifying stage comprising an LC-network
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Amplifiers (AREA)

Abstract

本申请公开了多尔蒂放大器。多尔蒂放大器包括第一和第二输入端、第一和第二放大器以及输出组合器电路。第一放大器包括耦合到第一输入端的第一放大器输入，以及第一放大器输出。第二放大器包括耦合到第二输入端的第二放大器输入，以及第二放大器输出。输出组合器电路耦合在第一放大器输出、第二放大器输出和组合节点之间。输出组合器电路包括第一电感元件、集成在集成无源器件内的第一电容器和第二电感元件。第一电感元件耦合在第一放大器输出和第一电容器的第一端之间，第二电感元件耦合在组合节点和第一电容器的第一端之间。第一电容器的第二端耦合到地。

Description

多尔蒂放大器
技术领域
本申请一般涉及放大器，并且更具体地涉及多尔蒂(Doherty)放大器和在多尔蒂放大器中使用的设备。
背景技术
随着5G通信市场的发展，低通信量状态下的节能变得越来越重要。因此，越来越多的电信运营商要求在低通信量状态下具有高效率(例如，通常为正常运行输出功率的一半，甚至更低)，同时在正常运行输出功率下要求相同甚至更高的效率。
二路和三路多尔蒂放大器电路通常被考虑用于5G基站，因为它们往往具有相对较高的效率。三路多尔蒂放大器电路通常具有复杂的输出组合器，以及用于每个单独路径的输出匹配网络。因此，需要大量的印刷电路板(PCB)空间来容纳它们。在宏基站中，电路尺寸可能不是大问题，因为宏基站没有很多信道(例如，通常为2信道或4信道)。然而，5G大规模多输入多输出(Massive MIMO)通信系统需要在每个5G基站中使用多个通道的高效功率放大器。32T(32通道)或64T(64通道)是常见要求，因此在大规模MIMO系统中实施多尔蒂放大器会带来许多挑战，尤其是在电路尺寸和成本方面。
因此，仍然需要在深度回退和正常输出功率水平下都具有尺寸减小、成本节约和高效率的优点的多尔蒂放大器。
发明内容
本申请内容提供了将在具体实施方式中详细说明的简化形式的概念的选择。本申请内容不是为了确定主题的关键特征或必要特征，也不是为了用于限定所主张的主题的范围。
根据本申请的一个方面，提供一种多尔蒂放大器设备，包括：
第一输入端；
第二输入端；
第三输入端；
集成输出组合器电路，包括第一输出网络、第二输出网络、第三输出网络、中间求和节点和最终求和节点；
主放大器，包括耦合到所述第一输入端的第一放大器输入，以及耦合到所述第一输出网络的第一放大器输出；
第一峰值放大器，包括耦合到所述第二输入端的第二放大器输入，以及通过所述中间求和节点耦合到所述第二输出网络的第二放大器输出；和
第二峰值放大器，包括耦合到所述第三输入端的第三放大器输入，以及耦合到所述第三输出网络的第三放大器输出，
其中所述第一输出网络耦合在所述第一放大器输出和所述最终求和节点之间，所述第二输出网络耦合在所述中间求和节点和所述最终求和节点之间，所述第三输出网络耦合在所述第三放大器输出和所述中间求和节点，
其中所述第一输出网络在所述第一输出网络的输入和所述第一输出网络的输出之间施加90度的相位延迟并提供第一阻抗，所述第二输出网络在所述第二输出网络的输入和所述第二输出网络的输出之间施加90度的相位延迟并提供第二阻抗，所述第三输出网络在所述第三输出网络的输入和所述第三输出网络的输出之间施加90度的相位延迟并提供第三阻抗，和
其中所述第一输出网络包括耦合在所述第一放大器输出和第一中间节点之间的第一电感元件、集成在第一集成无源器件IPD内并且耦合在所述第一中间节点和地之间的第一电容器、以及耦合在所述第一中间求和节点和所述最终求和节点之间的第二电感元件。
根据一个或多个实施例，其中所述第一放大器输入与所述第二放大器输入之间的相移为0°，并且所述第二放大器输入与所述第三放大器输入之间的相移为90°。
根据一个或多个实施例，所述最终求和节点包括所述设备的输出端。
根据一个或多个实施例，其中所述第一电感元件包括一组接合线，并且所述第二电感元件包括另一组接合线。
根据一个或多个实施例，其中所述第二输出网络包括耦合在所述最终求和节点和第二中间节点之间的第三电感元件、耦合在所述第二中间节点和地之间的第二电容器、以及耦合在所述中间求和节点和所述第二中间节点之间的第四电感元件。
根据一个或多个实施例，其中所述第二电容器集成在第二IPD内，所述第三电感元件包括一组接合线，并且所述第四电感元件包括另一组接合线。
根据一个或多个实施例，其中所述第三输出网络包括耦合在所述中间求和节点和第二中间节点之间的第五电感元件、耦合在所述第二中间节点和地之间的第三电容器、以及耦合在所述第二中间节点和所述第三放大器输出之间的第六电感元件。
根据一个或多个实施例，其中所述第三电容器集成在第三IPD内，所述第五电感元件包括一组接合线，并且所述第六电感元件包括另一组接合线。
根据一个或多个实施例，其中所述主放大器包括第一输入阻抗匹配网络和第一功率晶体管，其中所述第一输入阻抗匹配网络被配置为匹配所述第一输入端和所述第一功率晶体管之间的阻抗；第一峰值放大器包括第二输入阻抗匹配网络和第二功率晶体管，其中第二输入阻抗匹配网络用于匹配第二输入端和第二功率晶体管之间的阻抗；第二峰值放大器包括第三输入阻抗匹配网络和第三功率晶体管，其中第三输入阻抗匹配网络用于匹配第三输入端和第三功率晶体管之间的阻抗。
根据一个或多个实施例，其中所述第一功率晶体管是具有耦合到所述第一输入阻抗匹配网络的栅极端、耦合到所述第一电感元件的漏极端以及耦合到地的源极端的场效应晶体管；所述第二功率晶体管是场效应晶体管，具有耦合到第二输入阻抗匹配网络的栅极端，耦合到所述中间求和节点的漏极端，耦合到地的源极端；第三功率晶体管是场效应晶体管，具有耦合到所述第三输入阻抗匹配网络的栅极端，耦合到第六电感元件的漏极端，耦合到地的源极端。
根据一个或多个实施例，设备还包括耦合在所述最终求和节点与地之间的谐振器，其中所述谐振器包括串联耦合的第七电感元件和第九电容器。
根据本发明的第二方面，提供一种多尔蒂放大器，包括：
第一输入；
第二输入；
第三输入；
输出；
输出组合器电路，具有三个组合网络输入、多个求和节点和一个直接耦合到所述输出的组合网络输出；
主放大器，包括耦合到所述第一输入的第一放大器输入，以及耦合到三个组合网络输入中的第一组合网络输入的第一放大器输出；
第一峰值放大器，包括耦合到所述第二输入的第二放大器输入，以及耦合到三个组合网络输入中的第二组合网络输入的第二放大器输出；和
第二峰值放大器，包括耦合到所述第三输入的第三放大器输入，以及耦合到三个组合网络输入中的第三组合网络输入的第三放大器输出；
其中输出组合器电路的所述多个求和节点包括最终求和节点和中间求和节点，并且其中所述中间求和节点直接耦合到所述第二组合网络输入；
其中所述输出组合器电路包括在所述第一放大器输出和所述组合网络输出之间的第一输出网络、在所述中间求和节点和所述最终求和节点之间的第二输出网络、以及在所述第三放大器输出和所述中间求和节点之间的第三输出网络；
其中所述第一输出网络在第一输出网络的输入和第一输出网络的输出之间施加90度的相位延迟并提供第一阻抗，所述第二输出网络在第二输出网络的输入和第二输出网络的输出之间施加90度的相位延迟，所述第三输出网络在第三输出网络的输入和第三输出网络的输出之间施加90度的相位延迟并提供第三阻抗，
其中所述第一输出网络包括耦合在所述第一放大器输出和中间节点之间的第一电感元件、集成在第一集成无源器件IPD内并且耦合在所述中间节点和地之间的第一电容器、以及耦合在所述中间节点和所述最终求和节点之间的第二电感元件。
根据一个或多个实施例，所述第一放大器输入与所述第二放大器输入之间的相移为0°，所述第二放大器输入与所述第三放大器输入之间的相移为90°。
根据一个或多个实施例，所述最终求和节点包括所述多尔蒂放大器的输出。
根据一个或多个实施例，其中所述第一电感元件包括一组接合线，并且所述第二电感元件包括另一组接合线。
根据一个或多个实施例，其中所述第二输出网络包括耦合在所述最终求和节点和第二中间节点之间的第三电感元件、耦合在所述第二中间节点和地之间的第二电容器、以及耦合在所述中间求和节点和所述第二中间节点之间的第四电感元件。
根据一个或多个实施例，所述第三输出网络包括耦合在所述中间求和节点和第二中间节点之间的第五电感元件、耦合在所述第二中间节点和地之间的第三电容器，以及耦合在所述第二中间节点和所述第三放大器输出之间的第六电感元件。
根据一个或多个实施例，其中所述主放大器包括第一输入阻抗匹配网络和第一功率晶体管，其中所述第一输入阻抗匹配网络被配置为匹配所述第一输入和所述第一功率晶体管之间的阻抗；第一峰值放大器包括第二输入阻抗匹配网络和第二功率晶体管，其中第二输入阻抗匹配网络被配置为匹配第二输入和第二功率晶体管之间的阻抗；第二峰值放大器包括第三输入阻抗匹配网络和第三功率晶体管，其中第三输入阻抗匹配网络用于匹配第三输入和第三功率晶体管之间的阻抗。
根据本发明的第三方面，提供一种多尔蒂放大器设备，包括：
第一输入端；
第二输入端；
集成输出组合器电路，包括第一输出网络和第二输出网络；
主放大器，包括耦合到所述第一输入端的第一放大器输入，以及耦合到所述第一输出网络的第一放大器输出；和
峰值放大器，包括耦合到所述第二输入端的第二放大器输入，以及耦合到所述第二输出网络的第二放大器输出，
其中所述第一输出网络包括耦合在所述第一放大器输出和集成在第一集成无源器件IPD内的第一电容器的第一端之间的第一电感元件，耦合在最终求和节点和第一电容器的第一端之间的第二电感元件，并且其中第一电容器的第二端耦合到地，并且
其中第二输出网络包括耦合在所述第二放大器输出和集成在第二IPD内的第二电容器的第一端之间的第三电感元件，耦合在所述最终求和节点和第二电容器的第一端之间的第四电感元件，并且其中所述第二电容器的第二端耦合到地。
根据一个或多个实施例，其中所述第一放大器输入与所述第二放大器输入之间的相移为θ，其中所述第一输出网络在所述第一输出网络的输入与所述第一输出网络的输出之间施加第一度数的相位延迟，其中所述第二输出网络在第二输出网络的输入和第二输出网络的输出之间赋予第二度数的相位延迟，并且其中所述第二度数和所述第一度数之间的差是θ，θ是非零的度数。
附图说明
为了能够详细理解本申请的上述特征的方式，可以通过参考实施例获得对本申请的更具体的描述，一些实施例在附图中示出。将注意的是，然而，附图只示出了本申请典型的实施例，因此不被认为对范围的限定，因为本申请可能具有其他同样有效的实施例。应当理解的是附图只是示意的和并不是按比例绘制。所主张的主题的优点对于本领域技术人员在阅读本说明书和结果附图的基础上是显而易见的，附图中的标记数字被用于表示如元件，其中：
图1示出了具有传输线的多尔蒂放大器的简化示意图；；
图2A示出了根据本申请的实施例的三路多尔蒂放大器；
图2B示出了根据本申请实施例的使用C-L-C-L-C电路的三路多尔蒂放大器；
图2C示出了由C-L-C-L-C电路形成的准四分之一波传输线模型；
图3详细示出了根据本申请的一个实施例的三路多尔蒂放大器设备的物理布局；
图4示出了根据本申请实施例的对应于图3的多尔蒂放大器的封装放大器设备的示意性透视图；
图5示出了具有二次谐波控制的多尔蒂放大器的简化示意图；
图6示出了根据本申请实施例的对应于图5的多尔蒂放大器的放大器设备的物理布局；
图7示出了二次谐波负载牵引数据的史密斯圆图；
图8示出了示出了没有二次谐波控制下的多尔蒂放大器的示例负载阻抗的史密斯圆图；
图9示出了示出了具有二次谐波控制下的多尔蒂放大器的示例负载阻抗的史密斯圆图；
图10示出了根据本申请实施例的二路多尔蒂放大器；
图11图示了根据本申请实施例的二路多尔蒂放大器设备的物理布局。
具体实施方式
图1示出了三路多尔蒂放大器100的简化示意图。放大器100包括单个输入端102、最终求和节点104、功率分配器110、第一放大器路径130、第二放大器路径140、第三放大器路径150和组合端160。负载106(例如，天线)可以通过阻抗变换器108耦合到组合端160。阻抗变换器108可以将90度相位延迟施加到输出RF信号后提供给负载106。
功率分配器110被配置为将在功率分配器输入112处接收到的输入信号102的输入功率分成输入信号的载波和峰值部分。载波输入信号在功率分配器输出114处被提供给第一放大器路径130，第一峰值输入信号在功率分配器输出116处被提供给第二放大器路径140，并且第二峰值输入信号在功率分配器输出118被提供给第三放大器路径150。在全功率模式操作期间，当所有载波放大器136、第二放大器146和第三放大器156都向负载106提供电流时，功率分配器110在放大器路径130、140和150之间分配输入信号功率。功率分配器110可能不均等地分配功率。例如，功率分配器110可以将功率分配为1∶1.5∶1.5，使得多尔蒂放大器100具有1∶1.5∶1.5的配置。
基本地，功率分配器110对在输入端102处提供的输入RF信号进行划分，并且划分后的信号沿第一、第二和第三放大器路径130、140、150分别放大。放大的信号然后在终端160处同相组合。重要的是在感兴趣的频带上保持第一、第二和第三放大器路径130、140、150之间的相位一致以确保放大的载波和峰值信号在组合处同相到达端160，从而确保正确的多尔蒂放大器操作。
第一放大器136、第二放大器146和第三放大器156中的每一个包括一个或多个单级或多级功率晶体管集成电路(IC)138、148、158，用于放大通过放大器传导的RF信号136、146、156。这些功率晶体管IC可以例如使用基于硅的场效应晶体管(FET)(例如，横向扩散的金属氧化物半导体FET或LDMOSFET)、基于氮化镓(GaN)的FET来实现(例如，高电子迁移率晶体管)或其他类型的功率晶体管。尽管载波和峰值功率晶体管IC可以具有相同的尺寸(例如，在对称的多尔蒂配置中)，但载波和峰值功率晶体管IC也可以具有不同的尺寸(例如，在各种不对称的多尔蒂配置中)。在非对称多尔蒂配置中，峰值功率晶体管IC通常比载波功率晶体管IC大一些倍数。
在多尔蒂放大器100的操作期间，第一放大器级136被偏置为以AB类模式操作，并且第二和第三放大器级146、156被偏置为以C类模式操作。更具体地，第一放大器级136的晶体管布置被偏置以提供180度和360度之间的导通角。相反，第二和第三放大器级146、156的晶体管布置被偏置以提供小于180度的导通角。
在低功率电平下，在端102处的输入信号的功率低于第二放大器146的开启阈值电平时，放大器100以低功率(或回退)模式运行，其中第一放大器136是向负载106提供电流的唯一放大器。当输入信号的功率超过第二放大器146的阈值电平时，放大器100以高功率模式工作，其中第一放大器136、第二放大器146和第三放大器156一起向负载106提供电流。此时，第二放大器和第三放大器146、156在组合端160处提供有源负载调制，允许第一放大器136的电流继续线性增加。
输入阻抗匹配网络134(输入MNc)可以在第一放大器136的输入处实现。类似地，输入阻抗匹配网络144(输入MNpl)可以在第二放大器146的输入处实现，以及输入阻抗匹配网络154(输入MNp2)可以在第三放大器156的输入处实现。在每种情况下，匹配网络134、144、154可以用于逐渐增加电路阻抗朝向负载阻抗。此外，第一放大器136、第二放大器146和第三放大器156可以具有附加的预匹配输入和/或输出阻抗匹配网络(未示出)，它们或者与功率晶体管管芯一起集成，或者集成在功率晶体管管芯封装内。
多尔蒂放大器100具有“反相”负载网络配置。在反相配置中，输入电路被配置为使得提供给第一放大器136和第二放大器146的输入信号相对于在工作中心频率下提供给第三放大器156的输入信号延迟90度，为了确保载波和峰值输入RF信号对正确的多尔蒂操作至关重要，在第一放大器136和第二放大器146分别对载波输入信号和第一峰值输入信号施加大约90度的相位延迟。例如，相位延迟元件131和相位延迟元件132中的每一个可以是四分之一波长传输线，另一种合适类型的延迟元件，其电长度约为90度。
延迟元件151和152在第一和第二放大器136、146的输出和组合端160之间实现。为了补偿在第二和第三放大器路径140、150中的放大器146、156输入处之间产生的90度相位延迟差(即，为了确保放大的信号同相到达组合端160)，输出电路被配置为对第二放大器146的输出和输出之间的信号施加大约90度的相位延迟。这是通过附加延迟元件153实现的。延迟元件151被配置为对第一放大器136的输出和组合端160之间的信号施加大约90度的相位延迟，并且延迟元件152被配置为对第二放大器146的输出和组合端160之间的信号施加大约90度的相位延迟。
在放大器100的印刷电路板(PCB)实现中，延迟元件151、152、153被实现为四分之一波长传输线或“准”传输线(例如，通过接合线耦合到放大器的传输线)。然而，延迟元件151-153的传输线类型不容易集成到具有某些常见封装类型(例如双扁平无引线、DFN、封装)的不同功率放大器设备中，因为此类封装不包括适用于支持传输线的内部基板。
图2A是根据实施例的三路多尔蒂放大器200的简化示意图。放大器200包括三个单独的输入202a、202b和202c、一个输出204、一个第一放大器236(下面也称为第一晶体管)、第二放大器246(下面也称为第二晶体管)、第三个放大器256(以下也称为第三晶体管)和输出组合器电路240。
在第一输入202a处接收的第一信号(RF_in1)由第一放大器236放大。在第二输入202b处接收的第二信号(RF_in2)由第二放大器246放大。在第三输入202c处接收的第三信号(RF_in3)由第三放大器256放大。
第一放大器236包括第一晶体管(载波晶体管)238，其可以包括耦合到第一输入202a的控制端、耦合到地的源极端和作为第一放大器输出的漏极端。
第二放大器246包括第二晶体管(第一峰值晶体管)248，其可以包括耦合到第二输入202b的控制端、耦合到地的源极端和作为第二放大器输出的漏极端。
第三放大器256包括第三晶体管(第二峰值晶体管)258，其可以包括耦合到第三输入202c的控制端、耦合到地的源极端和作为第三放大器输出的漏极端。
输出组合器电路240耦合到第一放大器输出、第二放大器输出和第三放大器输出。输出组合器电路240可以包括第一输出网络251、第二输出网络252和第三输出网络253。第一输出网络251可以耦合在中间求和节点261和最终求和节点260之间。第二输出网络252可以耦合在最终求和节点260(和第一放大器输出)和中间求和节点261之间。第三输出网络253可以耦合在第三放大器输出和中间求和节点261之间。
第一输出网络251包括耦合在第一放大器输出和中间节点262之间的第一电感元件L1、耦合在中间节点262和地之间的第一电容器Cl、以及耦合在中间节点262和最终求和节点260之间的第二电感元件L2。第一电感元件L1包括一组接合线，第二电感元件包括另一组接合线。多尔蒂放大器200包括集成无源器件(IPD)(如图3所示)。第一电容器C1整体形成在IPD中。第一输出网络251与第一晶体管236的寄生输出电容(Cds_c，图2B)、等于Cds_c的并联电容C1一起代替准四分之一波长传输线(TL)为第一个放大器的输出信号提供90°相移和等效阻抗Z1。
第二输出网络252包括耦合在最终求和节点260和第二中间节点263之间的第三电感元件L3、耦合在第二中间节点263和地之间的第二电容器C2、耦合在中间求和节点261和第二中间节点263之间的第四电感元件L4。通常，当第二晶体管大于第三晶体管时，第二晶体管的输出寄生电容Cds_p1(图2B)可以分成两个电容C7和C8。C8可以具有选择为等于第三晶体管的输出寄生电容的电容值(Cds_p2，图2B)。然后，可以选择C7的电容值等于电容Cds_P1减去电容Cds_p2。第二输出网络251与电容C7和并联电容C6一起代替准四分之一波长传输线(TL)用于为第二放大器的输出信号提供90°相移和等效阻抗Z2。其中C6被选择为等于C7。
第三输出网络253包括耦合在中间求和节点261和第三中间节点264之间的第五电感元件L5、耦合在第三中间节点264和地之间的第三电容器C3、以及耦合在第三中间节点264和第三放大器输出之间的第六电感元件L6。第三输出网络253与第二晶体管248的输出寄生电容Cds_p1(图2B)和第三晶体管258的输出寄生电容Cds_p2(图2B)一起代替准四分之一波长传输线(TL)，为第三个放大器的输出信号提供90°相移和等效阻抗Z3。
图2B示出了包括使用C-L-C-L-C电路的输出组合器的多尔蒂放大器。图2B与图2A的多尔蒂放大器不同的是，图2B示出了第一、第二和第三晶体管的寄生电容(Cds_c、Cds_p1和Cds_p2)。此外，图2B的多尔蒂放大器还包括额外的并联电容器。例如，第一输出网络251中的并联电容器C5耦合在求和节点260和地之间。并联电容器C6和C7包含在第二输出网络252中，它们各自耦合在求和节点260和求和节点261之间。如图2B所示，第一输出网络251、第二输出网络252和第三输出网络253各包括一个C-L-C-L-C电路，其中第一晶体管的输出寄生电容(Cds_c)、第二晶体管的输出寄生电容(Cds_p1))和第三个晶体管的输出寄生电容(Cds_p2)包含在每个C-L-C-L-C网络中。
图2C示出了由C-L-C-L-C电路形成的准四分之一波传输线(TL)的模型。为形成准四分之一波TL，给定C1、C2和L1的值，L2、C3的值和准四分之一波TL(Z)的特性阻抗可以通过以下等式获得(对于L2、C1和Z1：方程组(1)是一种解，方程组(2)是另一种)。
返回图2B，在实际实践中，为了简单起见，我们可以让C5等于Cds_c，C8等于Cds_p1，C6等于C7，然后得到L1＝L2，L3＝L4和L5＝L6。在这种情况下，已知载波晶体管和峰值晶体管的寄生电容Cds，C1、C2、C3和特性阻抗Z1、Z2和Z3的值可以分别通过L1、L3和L5进行调整。
在最终求和节点260处的阻抗不是实电阻(RL)，而是包括RL、C5和C6的复数。因此，使用九个组件(L1-L6、C1、C2和C3)来形成一个三路多尔蒂组合器。L1、L2、L3、L4、L5、L6可以用接合线实现，C1、C2、C3可以是IPD电容(见图3)。使用接合线作为电感器成本非常低，并且具有非常好的品质因数和高自谐振值。
图3是根据实施例的放大器设备300的简化示意图。封装放大器设备300是多尔蒂放大器的一部分。
设备可以包括“扁平无引线”器件封装(例如，四方扁平无引线QFN)或双扁平无引线(DFN)器件)。这种设备包括一个“引线框架”，该“引线框架”由一个导电的中央凸缘(“暴露的热焊盘”)和多个周边IO焊盘或引线(在本申请中称为“引脚焊盘”)组成。凸缘和焊盘用塑料保持相对于彼此的固定方向(并且彼此电绝缘)。
本申请中提到的各种放大器管芯和“集成无源器件”(IPD)都可以直接附接到导电凸缘，并且接合线可以连接在引脚焊盘的顶部内表面和管芯/IPD之间。然后可以将塑料模塑料应用在管芯上以封装器件。当连接到PCB时，凸缘通常是接地的；这为封装的管芯/IPD提供了接地参考。这种器件通常是表面贴装器件，因此引脚焊盘的底面连接(例如，焊接)到PCB顶面上的相应焊盘。
如本文所讨论的，IPD是通常小的半导体管芯，其仅包括集成在其中的“无源”组件(例如，电容器、电阻器、电感元件)，与“有源”器件相反，有源器件是包括晶体管的管芯。在IPD中，每个IPD可以包括在其顶表面上的接合焊盘，接合线可以连接到该接合焊盘。IPD包括一个集成的内部电容器(通常是“金属绝缘体金属”或MIM电容器)。电容器的一个端连接到顶部焊盘。电容器的另一端连接到IPD底部的导电层。当IPD连接(例如，使用焊料)到导电封装凸缘的上表面时，电容器的第二个端可以接地。
再次参考图3，根据一个或多个实施例说明放大器设备300的物理布局。封装的放大器设备300包括第一输入引线302a、第二输入引线302b和第三输入引线302c、另一个引脚焊盘上的输出引线304、第一放大器336、第二放大器346、第三放大器356、第一电感元件L1、第二电感元件L2、第三电感元件L3、第四电感元件L4、第五电感元件L5、第六电感元件L6、第一电容器C1、第二电容器C2和第三电容器C3。例如，各种引线302a、302b、302c、304中的每一个都可以是无引线封装的端(或引脚)。L1、L2、L3、L4、L5和L6电感元件中的每一个都可以通过接合线来实现。C1、C2和C3电容器中的每一个都可以分别实现为IPD 371、372和373内的集成电容器。图3中的电感元件和电容器中的每一个对应于图2A和图2B中相同编号的组件。
第一放大器336(例如，多尔蒂放大器的载波放大器)可以包括第一晶体管338。第一晶体管338包括耦合到第一输入引线302a(例如，通过两组接合线和第一输入IPD，如图3所示)的第一晶体管输入，以及第一晶体管输出。第二放大器346(例如，多尔蒂放大器的第一峰值放大器)包括第二晶体管348。第二晶体管348包括耦合到第二输入引线302b的第二晶体管输入(例如，通过两组接合线和第二输入IPD，如图3所示)和第二晶体管输出。第三放大器356(例如多尔蒂放大器的第二峰值放大器)包括第三晶体管358。第三晶体管358包括耦合到第三输入引线302c的第三晶体管输入(例如，通过两组接合线和第三输入IPD，如图3所示)和第三晶体管输出。
第一电感元件L1耦合在第一晶体管输出和第一电容器C1的第一端之间，第二电感元件L2耦合在输出引线304和第一电容器C1的第一端之间。第一电容C1的第二端接地。
第三电感元件L3耦合在输出引线304和第二电容器C2的第一端之间，第四电感元件L4耦合在第二放大器输出和第二电容器C2的第一端之间。第二电容C2的第二端接地。
第五电感元件L5耦合在第二放大器输出和第三电容器C3的第一端之间，第六电感元件L6耦合在第二放大器输出和第三电容器C3的第一端之间。第三电容C3的第二端接地。
图4示出了根据本申请一个实施例图3的封装放大器设备的示意性透视图。在一个实施例中，封装设备是双扁平无引线(DFN)器件。多尔蒂放大器300的所有组件都布置在公共导电基板或凸缘340上，其可以提供公共接地平面用于连接到各个接地电容以及第一、第二和第三放大器晶体管的源极连接。在其他实施例中，封装设备也可以是其他类型的设备，例如四方扁平无引线(QFN)器件。
封装放大器设备400包括第一输入引线302a、第二输入引线302b和第三输入引线302c、输出引线304、包括第一晶体管338的第一放大器、包括第二晶体管348的第二放大器、包括第三晶体管358的第三放大器、第一电感元件L1、第二电感元件L2、第三电感元件L3、第四电感元件L4、第五电感元件L5、第六电感元件L6、形成在IPD 371内的第一电容器，形成在IPD 372内的第二电容器，形成在IPD 373内的第三电容器。
图5是根据实施例的具有二次谐波控制的多尔蒂放大器500的简化示意图。多尔蒂放大器500与多尔蒂放大器200(图2A)类似，只有一个主要区别。图5的放大器500与图2A的放大器200之间不同的是，多尔蒂放大器500包括串联连接在最终求和节点260和地之间的另外一个电感元件L13和电容C7。包括串联连接在最终求和节点260和地之间的附加电感元件L13和电容C7的附加LC电路可以被设计成在中心频率的两倍处谐振。因此，附加的LC电路通过将二次谐波频率的信号能量分流到地来提供二次谐波控制。通过这种实施方式，载波放大器看到的二次谐波能量被减轻，如图9所示，放大器性能在期望效率区域内。
图6示出了根据本申请实施例的图5的放大器设备的物理布局。与图3相比，放大器设备600包括串联连接在输出引线304和地之间的附加电感元件L13和电容器C7。附加电感元件L13(例如，另一组接合线)耦合在输出引线304和电容器C7(例如，集成在另一个IPD内的另一个电容器)的第一端之间。电容器C7的第二端接地。
图7的史密斯圆图700示出了二次谐波负载牵引数据。漏极效率不仅取决于基波阻抗，还取决于二次谐波阻抗。该数据假定基波阻抗是固定的。例如，如果二次谐波阻抗在如图7所示的良好区域“好区”710中，则漏极效率可以达到约78％。但是，如果二次谐波阻抗在“差区”720中，漏极效率可能只有60％左右。因此，二次谐波阻抗对效率的影响很大，效率差可达18％。
图8的史密斯圆图800示出了无二次谐波控制下呈现给图2A的三路多尔蒂放大器的主放大器的阻抗S11。阻抗包括基波阻抗(m2)和二次谐波阻抗(m8)。如图8所示，在没有二次谐波控制的情况下，漏极效率可能为70％左右，这受二次谐波阻抗和负载牵引数据的影响。
图9的史密斯圆图900示出了具有二次谐波控制下呈现给图5的三路多尔蒂放大器的主放大器的阻抗。与图7相比，基波阻抗(m2)是固定的。图9中的二次谐波阻抗(m8)在良好的效率区域(“好区”)内。添加二次谐波控制后，二次谐波阻抗(m8)不会被连接到输出组合器电路的任何外部匹配网络改变。栅极尺寸的大小可能会改变第一放大器看到的阻抗。
图9的史密斯圆图900示出了具有用于多尔蒂放大器实施例的二次谐波控制下呈现给图5的三路多尔蒂放大器的主放大器的阻抗。该放大器使用氮化镓(GaN)1.52mm管芯作为主放大器。应当理解，使用不同的管芯尺寸将导致不同的阻抗，并且阻抗将具有与图9所示不同的曲线。
因此，从一个角度来看，本申请可以实现在深度输出回退(OBO)、PCB尺寸减小、低成本、PCB设计友好、应用灵活性和上市时间短的情况下的高效率的优点。输出回退(OBO)是在射频放大器输出处的功率电平相对于使用射频放大器可能的最大输出电平的回退。深度输出回退是指输出回退值大于正常回退值。在一个实施例中，正常输出回退的值为-8dB，深度输出回退的值为-12dB。
图10是根据另一个实施例的二路多尔蒂放大器1000的简化示意图。放大器1000包括两个单独的输入1002a、1002b和输出1004、第一放大器1036、第二放大器1046和输出组合器电路1040。
在第一输入1002a处接收的第一信号(RF_in1)由第一放大器1036放大。在第二输入1002b处接收的第二信号(RF_in2)由第二放大器1046放大。
第一放大器1036包括第一晶体管(载波晶体管)1038，其可以包括耦合到输入1002a的控制端、耦合到地的源极端和作为第一放大器输出的漏极端。
第二放大器1046包括第二晶体管(第一峰值晶体管)1048，其可以包括耦合到第二输入1002b的控制端、耦合到地的源极端和作为第二放大器输出的漏极端。
输出组合器电路1040耦合到第一放大器输出和第二放大器输出。输出组合器电路1040可以包括第一输出网络1051和第二输出网络1052。第一输出网络1051可以耦合在第一放大器输出和求和节点1060之间。第二输出网络1052可以耦合在第二放大器之间输出和求和节点1060。
第一输出网络1051包括耦合在第一放大器输出和中间节点1061之间的第一电感元件L1、耦合在中间节点1061和地之间的第一电容器C1、以及耦合在中间节点1062和求和节点1060之间的第二电感元件L2。第一电感元件L1包括一组接合线，第二电感元件L2包括另一组接合线。
第二输出网络1052包括耦合在第二放大器输出和第二中间节点1062之间的第三电感元件L3、耦合在第二中间节点1062和地之间的第二电容器C2、以及耦合在第二中间节点1062和求和节点1060之间的第四电感元件L4。L3的值等于L4的值。
第一输出网络在第一输出网络的输入和第一输出网络的输出之间赋予第一度数的相位延迟。第二输出网络在第二输出网络的输入和第二输出网络的输出之间赋予第二度数的相位延迟。第二度数与第一度数之差为θ，θ具有非零值。
为了使求和节点1060处的信号相位一致，相位偏移θ应该被添加在第一放大器和第二放大器的输入信号之间。第一放大器输入和第二放大器输入之间的相移是θ。θ的解析式可以计算如下：
其中α表示峰值放大器尺寸(或外围)与载波放大器尺寸之比，β是负载调制范围，表示在设计输出回退条件时载波器件的固有电流发生器看到的负载阻抗与峰值功率运行时看到的负载阻抗之比。
输出组合器电路1040包括两个CLCL电路。第一CLCL电路包括第一输出网络1051和第一晶体管1038的寄生电容(Cds_c，未示出)。第二CLCL电路包括第二输出网络1052和第二晶体管1048的寄生电容(Cds_p，未示出)。在一个实施例中，L1的值等于L2的值，L3的值等于L4的值。已知载流子和峰值晶体管的寄生电容Cds，L1、L3、C1、C2的值和组合节点处的复阻抗(或导纳GL+j*YL)可以通过以下等式获得：
GL＝G (7)
其中Bc、Dc、Ap、Bp可以通过方程(A5、A6、A7和A8)获得，G是方程(A5、A6、A7和A8)中的自由设计变量，如下所述。
以dB为单位的设计输出回退(OBO)将为：
OBO＝10log(β(1+α)) (9)
其中α表示峰值放大器尺寸(或外围)与载波放大器尺寸之比，β是负载调制范围，表示设计输出回退条件时载波器件的本征电流发生器看到的负载阻抗与在峰值功率运行时看到的负载阻抗之比。
图11示出了根据本申请一个实施例的图10的二路放大器设备1000的物理布局。放大器设备1100是多尔蒂放大器的一部分。
现在参考图11，示出了根据一个或多个实施例的放大器设备1000的物理布局。封装放大器设备1000包括第一输入引线1002a、第二输入引线1002b、输出引线1004、第一放大器1036、第二放大器1046、第一电感元件L1、第二电感元件L2、第三电感元件L3、第四电感元件L4、第一电容器C1和第二电容器C2。L1、L2、L3和L4电感元件中的每一个都可以通过接合线来实现。C1和C2电容器中的每一个都可以分别实现为IPD 1071、IPD 1072内的集成电容器。
第一放大器1036可以包括第一晶体管1038。第一晶体管1038包括耦合到第一输入引线1002a的第一晶体管输入和第一晶体管输出。第二放大器1046包括第二晶体管1048。第二晶体管1048包括耦合到第二输入引线1002b的第二晶体管输入和第二晶体管输出。
第一电感元件L1耦合在第一晶体管输出和集成在第一IPD 1071内的第一电容器C1的第一端之间，并且第二电感元件L2耦合在输出引线904和第一电容C1的第一端之间。第一电容C1的第二端接地。
第三电感元件L3耦合在第二晶体管输出和集成在第二IPD1072内的第二电容器C2的第一端之间，并且第四电感元件L4耦合在输出引线904和第二电容器C2的第一端之间。第二电容器C2的第二端接地。
文中描述主题的“一个”和“这个”和类似的术语(特别是权利要求中)被认为涵盖单数和复数，除非另有指出或在上下文中明确反驳。这里记载的数值范围只是用于表示落入该范围中的离散值的便捷方法，除非另有指出，每个离散值被包括在说明书中，就像分别记载一样。另外，上文的描述只是实施例，并不是为了限制，保护范围由权利要求限定。这里提供的任何和所有的实施例，或举例的术语(如“例如”)的使用，只是为了更好地说明主题，除非另有主张，这不是对主题的范围的限制。在权利要求和说明书中记载的术语“基于”和其它类似短语的使用表示用于产生结果的条件，并不是为了排除产生该结果的其它任何条件。在说明书中的任何术语不被认为表示作为本申请所主张的实施的必要不主张的元素。
这里记载了优选的实施例。当然，那些优选实施例的变化对本领域技术人员在本文记载内容的基础上是显而易见的。本领域技术人员适当地使用这些变化，以及发明人打算以这里所特别记载的不同方式实施所主张的权利要求。因此，所主张的主题包括权利要求所记载的主题的所有修改及其相当是其适用法律允许的。另外，除非特别指出或本文明确反驳，本文涵盖在所有可能的变化中的以上描述的元素的组合。

Claims (10)

1.一种多尔蒂放大器设备，其特征在于，包括：
第一输入端；
第二输入端；
第三输入端；
集成输出组合器电路，包括第一输出网络、第二输出网络、第三输出网络、中间求和节点和最终求和节点；
主放大器，包括耦合到所述第一输入端的第一放大器输入，以及耦合到所述第一输出网络的第一放大器输出；
第一峰值放大器，包括耦合到所述第二输入端的第二放大器输入，以及通过所述中间求和节点耦合到所述第二输出网络的第二放大器输出；和
第二峰值放大器，包括耦合到所述第三输入端的第三放大器输入，以及耦合到所述第三输出网络的第三放大器输出；
其中所述第一输出网络耦合在所述第一放大器输出和所述最终求和节点之间，所述第二输出网络耦合在所述中间求和节点和所述最终求和节点之间，所述第三输出网络耦合在所述第三放大器输出和所述中间求和节点；
其中所述第一输出网络在所述第一输出网络的输入和所述第一输出网络的输出之间施加90度的相位延迟并提供第一阻抗，所述第二输出网络在所述第二输出网络的输入和所述第二输出网络的输出之间施加90度的相位延迟并提供第二阻抗，所述第三输出网络在所述第三输出网络的输入和所述第三输出网络的输出之间施加90度的相位延迟并提供第三阻抗；和
其中所述第一输出网络包括耦合在所述第一放大器输出和第一中间节点之间的第一电感元件、集成在第一集成无源器件IPD内并且耦合在所述第一中间节点和地之间的第一电容器、以及耦合在所述第一中间节点和所述最终求和节点之间的第二电感元件。
2.根据权利要求1所述的设备，其特征在于，所述第一放大器输入与所述第二放大器输入之间的相移为0°，并且所述第二放大器输入与所述第三放大器输入之间的相移为90°。
3.根据权利要求1所述的设备，其特征在于，所述最终求和节点包括所述设备的输出端。
4.根据权利要求1所述的设备，其特征在于，所述第一电感元件包括一组接合线，并且所述第二电感元件包括另一组接合线。
5.根据权利要求1所述的设备，其特征在于，所述第二输出网络包括耦合在所述最终求和节点和第二中间节点之间的第三电感元件、耦合在所述第二中间节点和地之间的第二电容器、以及耦合在所述中间求和节点和所述第二中间节点之间的第四电感元件。
6.根据权利要求1所述的设备，其特征在于，所述第二电容器集成在第二IPD内，所述第三电感元件包括一组接合线，并且所述第四电感元件包括另一组接合线。
7.根据权利要求1所述的设备，其特征在于，所述第三输出网络包括耦合在所述中间求和节点和第二中间节点之间的第五电感元件、耦合在所述第二中间节点和地之间的第三电容器、以及耦合在所述第二中间节点和所述第三放大器输出之间的第六电感元件，其中所述第三电容器集成在第三IPD内，所述第五电感元件包括一组接合线，并且所述第六电感元件包括另一组接合线。
8.一种多尔蒂放大器，其特征在于，包括：
第一输入；
第二输入；
第三输入；
输出；
输出组合器电路，具有三个组合网络输入、多个求和节点和一个直接耦合到所述输出的组合网络输出；
主放大器，包括耦合到所述第一输入的第一放大器输入，以及耦合到三个组合网络输入中的第一组合网络输入的第一放大器输出；
第一峰值放大器，包括耦合到所述第二输入的第二放大器输入，以及耦合到三个组合网络输入中的第二组合网络输入的第二放大器输出；和
第二峰值放大器，包括耦合到所述第三输入的第三放大器输入，以及耦合到三个组合网络输入中的第三组合网络输入的第三放大器输出；
其中输出组合器电路的所述多个求和节点包括最终求和节点和中间求和节点，并且其中所述中间求和节点直接耦合到所述第二组合网络输入；
其中所述输出组合器电路包括在所述第一放大器输出和所述组合网络输出之间的第一输出网络、在所述中间求和节点和所述最终求和节点之间的第二输出网络、以及在所述第三放大器输出和所述中间求和节点之间的第三输出网络；
其中所述第一输出网络在第一输出网络的输入和第一输出网络的输出之间施加90度的相位延迟并提供第一阻抗，所述第二输出网络在第二输出网络的输入和第二输出网络的输出之间施加90度的相位延迟，所述第三输出网络在第三输出网络的输入和第三输出网络的输出之间施加90度的相位延迟并提供第三阻抗；
其中所述第一输出网络包括耦合在所述第一放大器输出和中间节点之间的第一电感元件、集成在第一集成无源器件IPD内并且耦合在所述中间节点和地之间的第一电容器、以及耦合在所述中间节点和所述最终求和节点之间的第二电感元件。
9.一种多尔蒂放大器设备，其特征在于，包括：
第一输入端；
第二输入端；
集成输出组合器电路，包括第一输出网络和第二输出网络；
主放大器，包括耦合到所述第一输入端的第一放大器输入，以及耦合到所述第一输出网络的第一放大器输出；和
峰值放大器，包括耦合到所述第二输入端的第二放大器输入，以及耦合到所述第二输出网络的第二放大器输出；
其中所述第一输出网络包括耦合在所述第一放大器输出和集成在第一集成无源器件IPD内的第一电容器的第一端之间的第一电感元件，耦合在最终求和节点和所述第一电容器的第一端之间的第二电感元件，并且其中第一电容器的第二端耦合到地；并且
其中第二输出网络包括耦合在所述第二放大器输出和集成在第二IPD内的第二电容器的第一端之间的第三电感元件，耦合在所述最终求和节点和所述第二电容器的第一端之间的第四电感元件，并且其中所述第二电容器的第二端耦合到地。
10.根据权利要求9所述的设备，其特征在于，所述第一放大器输入与所述第二放大器输入之间的相移为θ，其中所述第一输出网络在所述第一输出网络的输入与所述第一输出网络的输出之间施加第一度数的相位延迟，其中所述第二输出网络在第二输出网络的输入和第二输出网络的输出之间赋予第二度数的相位延迟，并且其中所述第二度数和所述第一度数之间的差是θ，θ是非零的度数。
CN202210996208.8A 2022-08-18 2022-08-18 多尔蒂放大器 Pending CN117595810A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202210996208.8A CN117595810A (zh) 2022-08-18 2022-08-18 多尔蒂放大器
US18/052,586 US20240063756A1 (en) 2022-08-18 2022-11-04 Doherty amplifiers
EP23189551.7A EP4340219A1 (en) 2022-08-18 2023-08-03 Doherty amplifiers

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210996208.8A CN117595810A (zh) 2022-08-18 2022-08-18 多尔蒂放大器

Publications (1)

Publication Number Publication Date
CN117595810A true CN117595810A (zh) 2024-02-23

Family

ID=87556328

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210996208.8A Pending CN117595810A (zh) 2022-08-18 2022-08-18 多尔蒂放大器

Country Status (3)

Country Link
US (1) US20240063756A1 (zh)
EP (1) EP4340219A1 (zh)
CN (1) CN117595810A (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005536922A (ja) * 2002-08-19 2005-12-02 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ 高出力ドハティ増幅器
JP4860476B2 (ja) * 2003-10-21 2012-01-25 ワヴィクス，インコーポレイテッド バイアス制御による高線形性ドハティ通信増幅器
CN101617403B (zh) * 2006-04-26 2012-09-26 Nxp股份有限公司 高功率集成射频放大器
US8653889B1 (en) * 2012-09-06 2014-02-18 Alcatel Lucent Doherty amplifier having compact output matching and combining networks
CN110417357B (zh) * 2018-04-26 2023-06-27 苏州远创达科技有限公司 一种紧凑型集成多赫蒂放大器

Also Published As

Publication number Publication date
US20240063756A1 (en) 2024-02-22
EP4340219A1 (en) 2024-03-20

Similar Documents

Publication Publication Date Title
US10541653B2 (en) Broadband power transistor devices and amplifiers with input-side harmonic termination circuits and methods of manufacture
EP3179628B1 (en) Amplifier devices with in-package transmission line combiner
CN102480272B (zh) 射频放大器
EP3662577B1 (en) Broadband harmonic matching network
US9685915B2 (en) Amplification stage and wideband power amplifier
US20160173039A1 (en) Amplifiers with a short phase path, packaged rf devices for use therein, and methods of manufacture thereof
EP2879174B1 (en) Packaged RF power transistor device having next to each other ground leads and a video lead for connecting decoupling capacitors, RF power amplifier
CN111355455A (zh) 功率晶体管和具有谐波终端电路的放大器以及制造方法
CN107644852B (zh) 用于rf功率放大器封装件的集成无源器件
JP2021505038A (ja) ベースバンド、基本および高調波同調ネットワークを組み合わせたｒｆ電力増幅器
US11050395B2 (en) Radio frequency (RF) amplifier
US9503030B2 (en) Radio frequency power amplifier
US11515847B2 (en) Power amplifiers and unmatched power amplifier devices with low baseband impedance terminations
CN112953415A (zh) 宽带功率晶体管装置和具有输出t型匹配和谐波终止电路的放大器以及其制造方法
EP4207276A1 (en) Power transistor devices and amplifiers with input-side harmonic termination circuits
EP2802075A1 (en) Dual-band semiconductor RF amplifier device
EP3504792A1 (en) Packaged rf power amplifier having a high power density
Gustafsson et al. A packaged hybrid Doherty PA for microwave links
US20230050988A1 (en) Radio frequency amplifier
CN117678156A (zh) 多尔蒂功率放大器
CN115940823A (zh) 功率放大器和包括功率放大器的多尔蒂放大器
CN117595810A (zh) 多尔蒂放大器
EP3852270A1 (en) Rf amplifiers with series-coupled output bondwire arrays and shunt capacitor bondwire array
EP2958232A1 (en) Doherty amplifier
US9257946B2 (en) Amplifier circuits

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication