CN112953415A - 宽带功率晶体管装置和具有输出t型匹配和谐波终止电路的放大器以及其制造方法 - Google Patents

宽带功率晶体管装置和具有输出t型匹配和谐波终止电路的放大器以及其制造方法 Download PDF

Info

Publication number
CN112953415A
CN112953415A CN202011441349.0A CN202011441349A CN112953415A CN 112953415 A CN112953415 A CN 112953415A CN 202011441349 A CN202011441349 A CN 202011441349A CN 112953415 A CN112953415 A CN 112953415A
Authority
CN
China
Prior art keywords
output
transistor
node
coupled
amplifier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011441349.0A
Other languages
English (en)
Inventor
J·S·罗伯茨
朱宁
O·勒姆比耶
D·G·霍尔梅斯
J·K·琼斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP USA Inc
Original Assignee
NXP USA Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NXP USA Inc filed Critical NXP USA Inc
Publication of CN112953415A publication Critical patent/CN112953415A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/193—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only with field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0288—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers using a main and one or several auxiliary peaking amplifiers whereby the load is connected to the main amplifier using an impedance inverter, e.g. Doherty amplifiers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56—Modifications of input or output impedances, not otherwise provided for
    • H03F1/565—Modifications of input or output impedances, not otherwise provided for using inductive elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/195—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/211—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/213—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H03F3/245—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages with semiconductor devices only
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6611—Wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H01L2223/6655—Matching arrangements, e.g. arrangement of inductive and capacitive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48195—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/19011—Structure including integrated passive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/222—A circuit being added at the input of an amplifier to adapt the input impedance of the amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/318—A matching circuit being used as coupling element between two amplifying stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/387—A circuit being added at the output of an amplifier to adapt the output impedance of the amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits
    • H04B2001/0408—Circuits with power amplifiers
    • H04B2001/045—Circuits with power amplifiers with means for improving efficiency

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Amplifiers (AREA)

Abstract

RF放大器和封装RF放大器装置的实施例各自包括具有晶体管管芯的放大路径，以及具有T型匹配电路拓扑的输出侧阻抗匹配电路。所述输出侧阻抗匹配电路包括连接在晶体管输出端与准RF冷点节点之间的第一电感元件(例如，第一键合线)，连接在所述准RF冷点节点与所述放大路径的输出之间的第二电感元件(例如，第二键合线)，以及连接在所述准RF冷点节点与接地参考节点之间的第一电容。所述RF放大器和装置还包括连接到所述准RF冷点节点的基带终止电路，所述基带终止电路包括串联耦合在所述准RF冷点节点与所述接地参考节点之间的包络电阻器、包络电感器和包络电容器。

Description

宽带功率晶体管装置和具有输出T型匹配和谐波终止电路的 放大器以及其制造方法
技术领域
本文中所描述的主题的实施例大体上涉及射频(RF)放大器，且更具体地说，涉及宽带功率晶体管装置和放大器以及制造此类装置和放大器的方法。
背景技术
无线通信系统采用功率放大器来增加射频(RF)信号的功率。例如，在蜂窝基站中，在将放大后信号提供到天线以通过空中接口进行辐射之前，多尔蒂(Doherty)功率放大器可以在传输链中形成最终放大级的部分。在此类无线通信系统中，所期望的功率放大器的特性是高增益、高线性度、稳定性以及高水平的功率添加效率。
在功率放大器装置设计的领域中，越来越希望实现并发多带、宽带放大。例如，为了成功地设计出用于多尔蒂功率放大器电路的并发多带、宽带操作的宽带功率放大器装置，希望能够实现良好的宽带基本匹配(例如，超过20％的分数带宽)以适当地处理谐波频率交互，且能够实现宽的基带终止。然而，功率放大器装置设计者在实现这些目标时不断面临挑战。
发明内容
根据本发明的一个方面，提供一种具有第一放大路径的射频(RF)放大器，包括：
晶体管管芯，所述晶体管管芯具有晶体管和晶体管输出端；
输出侧阻抗匹配电路，所述输出侧阻抗匹配电路具有耦合在所述晶体管输出端与所述第一放大路径的输出之间的T型匹配电路拓扑，其中所述输出侧阻抗匹配电路包括：
第一电感元件，所述第一电感元件连接在所述晶体管输出端与准RF冷点节点之间，
第二电感元件，所述第二电感元件连接在所述准RF冷点节点与所述第一放大路径的所述输出之间，
第一电容，所述第一电容连接在所述准RF冷点节点与接地参考节点之间；以及
基带终止电路，所述基带终止电路连接到所述准RF冷点节点，其中所述基带终止电路包括多个部件，其中所述多个部件包括串联耦合在所述准RF冷点节点与所述接地参考节点之间的包络电阻器、包络电感器和包络电容器。
根据一个或多个实施例，所述第一电感元件包括第一多个键合线；并且所述第二电感元件包括第二多个键合线。
根据一个或多个实施例，RF放大器另外包括：输出侧谐波终止电路，所述输出侧谐波终止电路包括串联连接在所述晶体管输出端与所述接地参考节点之间的第三电感元件和第二电容，且所述输出侧谐波终止电路以所述RF放大器的操作基本频率的二次谐波频率谐振。
根据一个或多个实施例，所述晶体管为漏极-源极电容低于每瓦0.2皮法的氮化镓晶体管。
根据一个或多个实施例，所述RF放大器是多尔蒂功率放大器，所述RF放大器另外包括：第二放大路径；功率分配器，所述功率分配器具有被配置成接收RF信号的功率分配器输入、耦合到所述第一放大路径的输入的第一功率分配器输出以及耦合到所述第二放大路径的输入的第二功率分配器输出，其中所述功率分配器被配置成将所述RF信号分成通过所述第一功率分配器输出提供到所述第一放大路径的第一RF信号和通过所述第二功率分配器输出提供到所述第二放大路径的第二RF信号；以及组合节点，所述组合节点被配置成接收和组合由所述第一放大路径和所述第二放大路径产生的放大后RF信号。
根据本发明的第二方面，提供一种封装射频(RF)放大器装置，包括：
装置基板；
第一输入引线，所述第一输入引线耦合到所述装置基板；
第一输出引线，所述第一输出引线耦合到所述装置基板；
第一晶体管管芯，所述第一晶体管管芯耦合到所述装置基板，其中所述第一晶体管管芯包括第一晶体管、耦合到所述第一输入引线的晶体管输入端以及耦合到所述第一输出引线的晶体管输出端，并且其中所述第一晶体管的漏极-源极电容低于每瓦0.2皮法；
第一输出侧阻抗匹配电路，所述第一输出侧阻抗匹配电路具有耦合在所述第一晶体管输出端与所述第一输出引线之间的T型匹配电路拓扑，其中所述第一输出侧阻抗匹配电路包括：
第一电感元件，所述第一电感元件连接在所述晶体管输出端与第一准RF冷点节点之间，其中所述第一电感元件包括第一多个键合线，
第二电感元件，所述第二电感元件连接在所述第一准RF冷点节点与所述第一输出引线之间，其中所述第二电感元件包括第二多个键合线，
第一电容，所述第一电容连接在所述第一准RF冷点节点与接地参考节点之间；以及
第一基带终止电路，所述第一基带终止电路连接到所述第一准RF冷点节点，其中所述第一基带终止电路包括第一多个部件，其中所述第一多个部件包括串联耦合在所述第一准RF冷点节点与所述接地参考节点之间的第一包络电阻器、第一包络电感器和第一包络电容器。
根据一个或多个实施例，所述晶体管是氮化镓晶体管。
根据一个或多个实施例，封装RF放大器装置另外包括：集成无源装置，所述集成无源装置耦合到所述装置基板而处于所述第一晶体管管芯与所述第一输出引线之间，其中所述集成无源装置包括所述第一准RF冷点节点、所述第一电容、所述包络电阻器、所述包络电感器和所述包络电容器。
根据一个或多个实施例，封装RF放大器装置另外包括：输出侧谐波终止电路，所述输出侧谐波终止电路包括串联连接在所述晶体管输出端与所述接地参考节点之间的第三电感元件和第二电容，其中所述第三电感元件包括第三多个键合线，且所述输出侧谐波终止电路以所述RF放大器的操作基本频率的二次谐波频率谐振。
根据一个或多个实施例，所述第二电容与所述集成无源装置一体地形成。
根据一个或多个实施例，封装RF放大器装置另外包括：第二基带终止电路，所述第二基带终止电路连接到所述第一准RF冷点节点，其中所述第二基带终止电路包括第二多个部件，其中所述第二多个部件包括串联耦合在所述第一准RF冷点节点与所述接地参考节点之间的第二包络电感器和第二包络电容器。
根据一个或多个实施例，封装RF放大器装置，所述第二包络电感器包括额外引线，所述额外引线具有电耦合到所述第一准RF冷点节点的近侧末端和在所述封装RF放大器装置外部的远侧末端；并且所述第二包络电容器包括离散电容器，所述离散电容器具有耦合到所述额外引线的所述远侧末端的第一端，以及耦合到接地的第二端。
根据一个或多个实施例，封装RF放大器装置另外包括：第二输入引线，所述第二输入引线耦合到所述装置基板；第二输出引线，所述第二输出引线耦合到所述装置基板；第二晶体管管芯，所述第二晶体管管芯耦合到所述装置基板，其中所述第二晶体管管芯包括耦合在所述第二输入引线与所述第二输出引线之间的第二晶体管；第二输出侧阻抗匹配电路，所述第二输出侧阻抗匹配电路具有耦合在所述第二晶体管与所述第二输出引线之间的T型匹配电路拓扑，且另外具有第二准RF冷点节点；以及第二基带终止电路，所述第二基带终止电路连接到所述第二准RF冷点节点。
根据本发明的另一方面，提供一种制造RF放大器装置的方法，所述方法包括以下步骤：
将输入引线耦合到装置基板；
将输出引线耦合到所述装置基板；
将晶体管管芯耦合到所述装置基板而处于所述输入引线和所述输出引线之间，其中所述晶体管管芯包括晶体管和晶体管输出端，并且其中所述晶体管的漏极-源极电容低于每瓦0.2皮法；
将集成无源装置耦合到所述装置基板而处于所述晶体管管芯与所述输入引线之间，其中所述集成无源装置包括准RF冷点节点、接地参考节点、耦合在所述准RF冷点节点与接地节点之间的第一电容器以及基带终止电路，其中所述基带终止电路包括串联耦合在所述准RF冷点节点与所述接地参考节点之间的包络电阻器、包络电容器和包络电感器；以及
创建在所述晶体管输出端与所述输出引线之间具有T型匹配电路拓扑的输出侧阻抗匹配电路，其中所述T型匹配电路拓扑包括所述第一电容器，且所述输出侧阻抗匹配电路是通过将第一电感元件耦合在所述晶体管输出端与所述准RF冷点节点之间且将第二电感元件耦合在所述准RF冷点节点与所述输出引线之间而创建，其中所述第一电感元件包括第一多个键合线，其中所述第二电感元件包括第二多个键合线。
根据一个或多个实施例，所述集成无源装置另外包括：额外节点，以及第二电容，所述第二电容耦合在所述额外节点与所述接地参考节点之间；并且所述方法另外包括：通过将第三电感元件耦合在所述晶体管输出端与所述额外节点之间而创建输出侧谐波终止电路，其中所述第三电感元件包括第三多个键合线，且所述输出侧谐波终止电路以所述RF放大器装置的操作基本频率的二次谐波频率谐振。
附图说明
结合以下图式考虑，同时通过参考具体实施方式和权利要求书可以得到对主题的更完整理解，图式中类似的附图标记遍及各图式指代相似元件。
图1是根据示例实施例的功率放大器电路的示意性电路图；
图2A-2F示出基带终止电路的各种示例实施例；
图3是根据示例实施例的多尔蒂功率放大器的简化示意图；
图4是根据示例实施例的包括两个并联放大路径的封装RF功率放大器装置的俯视图；
图5是根据示例实施例的封装RF功率放大器装置的部分的俯视图，包括功率晶体管和输出阻抗匹配电路的部分；
图6是根据示例实施例的图5的RF功率放大器装置的所述部分沿线6-6的横截面侧视图；以及
图7是根据示例实施例的用于制造包括输出阻抗匹配电路的实施例的封装RF功率放大器装置的方法的流程图。
具体实施方式
一种具有第一放大路径的射频(RF)放大器的实施例，所述射频(RF)放大器包括具有晶体管和晶体管输出端的晶体管管芯，和具有耦合在晶体管输出端与第一放大路径的输出之间的T型匹配电路拓扑的输出侧阻抗匹配电路。输出侧阻抗匹配电路包括连接在晶体管输出端与准RF冷点节点之间的第一电感元件，连接在准RF冷点节点与第一放大路径的输出之间的第二电感元件，以及连接在准RF冷点节点与接地参考节点之间的第一电容。RF放大器还包括连接到准RF冷点节点的基带终止电路。基带终止电路包括多个部件，所述部件包括串联耦合在准RF冷点节点与接地参考节点之间的包络电阻器、包络电感器和包络电容器。
在另一实施例中，第一电感元件包括第一多个键合线，且第二电感元件包括第二多个键合线。在又一实施例中，基带终止电路还包括在第一基带终止电路的多个部件中的一个或多个部件的两端并联耦合的旁路电容器。在又一实施例中，旁路电容器在包络电感器两端并联耦合，且包络电感器和旁路电容器以接近RF放大器的操作中心频率的频率形成并联谐振电路。在又一实施例中，RF放大器还包括输出侧谐波终止电路，所述输出侧谐波终止电路包括串联连接在晶体管输出端和接地参考节点之间的第三电感元件和第二电容，且输出侧谐波终止电路以RF放大器的操作基本频率的二次谐波频率谐振。在又一实施例中，第一电感元件的电感值在20皮亨至3纳亨范围内，第二电感元件的电感值在20皮亨至3纳亨范围内，且第一电容的电容值在10皮法至140皮法范围内。在又一实施例中，第三电感元件的电感值在20皮亨至3纳亨范围内，且第二电容的电容值在1皮法至100皮法范围内。在又一实施例中，包络电阻器的电阻值在0.1欧姆至5.0欧姆范围内，包络电感器的电感值在5皮亨至3000皮亨范围内，且包络电容器的电容值在1纳法至1微法范围内。在又一实施例中，晶体管是漏极-源极电容低于每瓦0.2皮法的氮化镓晶体管。在又一实施例中，RF放大器是另外包括第二放大路径、功率分配器和组合节点的多尔蒂功率放大器。功率分配器具有被配置成接收RF信号的功率分配器输入、耦合到第一放大路径的输入的第一功率分配器输出，以及耦合到第二放大路径的输入的第二功率分配器输出。功率分配器被配置成将RF信号分成通过第一功率分配器输出提供到第一放大路径的第一RF信号，以及通过第二功率分配器输出提供到第二放大路径的第二RF信号。组合节点被配置成接收和组合由第一放大路径和第二放大路径产生的放大后RF信号。
一种封装RF放大器装置的实施例包括装置基板、耦合到装置基板的第一输入引线、耦合到装置基板的第一输出引线以及耦合到装置基板的第一晶体管管芯。第一晶体管管芯包括第一晶体管、耦合到第一输入引线的晶体管输入端，以及耦合到第一输出引线的晶体管输出端，且第一晶体管的漏极-源极电容低于每瓦0.2皮法。封装RF放大器装置还包括具有耦合在第一晶体管输出端与第一输出引线之间的T型匹配电路拓扑的第一输出侧阻抗匹配电路。第一输出侧阻抗匹配电路包括连接在晶体管输出端与第一准RF冷点节点之间的第一电感元件、连接在第一准RF冷点节点与第一输出引线之间的第二电感元件，以及连接在第一准RF冷点节点与接地参考节点之间的第一电容。第一电感元件包括第一多个键合线，且第二电感元件包括第二多个键合线。封装RF放大器装置还包括连接到第一准RF冷点节点的第一基带终止电路。第一基带终止电路包括第一多个部件，所述部件包括串联耦合在第一准RF冷点节点与接地参考节点之间的第一包络电阻器、第一包络电感器和第一包络电容器。
在另一实施例中，晶体管为氮化镓晶体管。在又一实施例中，封装RF放大器装置还包括耦合到装置基板而处于第一晶体管管芯与第一输出引线之间的集成无源装置，且所述集成无源装置包括第一准RF冷点节点、第一电容、包络电阻器、包络电感器和包络电容器。在又一实施例中，封装RF放大器装置还包括输出侧谐波终止电路，所述输出侧谐波终止电路具有串联连接在晶体管输出端与接地参考节点之间的第三电感元件和第二电容，其中第三电感元件包括第三多个键合线，且输出侧谐波终止电路以RF放大器的操作基本频率的二次谐波频率谐振。在又一实施例中，第二电容与集成无源装置一体地形成。在又一实施例中，封装RF放大器装置还包括连接到第一准RF冷点节点的第二基带终止电路，且第二基带终止电路包括第二多个部件，所述部件包括串联耦合在第一准RF冷点节点与接地参考节点之间的第二包络电感器和第二包络电容器。在又一实施例中，第二包络电感器包括额外引线，所述额外引线具有电耦合到第一准RF冷点节点的近侧末端和在封装RF放大器装置外部的远侧末端，且第二包络电容器包括离散电容器，所述离散电容器具有耦合到额外引线的远侧末端的第一端，以及耦合到接地的第二端。在又一实施例中，封装RF放大器装置还包括：耦合到装置基板的第二输入引线；耦合到装置基板的第二输出引线；耦合到装置基板的第二晶体管管芯，其中第二晶体管管芯包括耦合在第二输入引线与第二输出引线之间的第二晶体管管芯；第二输出侧阻抗匹配电路，所述第二输出侧阻抗匹配电路具有耦合在第二晶体管与第二输出引线之间的T型匹配电路拓扑，且另外具有第二准RF冷点节点；以及连接到所述第二准RF冷点节点的第二基带终止电路。
一种制造RF放大器装置的方法的实施例包括：将输入引线耦合到装置基板；将输出引线耦合到装置基板；将晶体管管芯耦合到装置基板而处于输入引线和输出引线之间；并且将集成无源装置耦合到装置基板而处于晶体管管芯与输入引线之间。晶体管管芯包括晶体管和晶体管输出端，且所述晶体管的漏极-源极电容低于每瓦0.2皮法。集成无源装置包括准RF冷点节点、接地参考节点、耦合在准RF冷点节点与接地节点之间的第一电容器以及基带终止电路，其中所述基带终止电路包括串联耦合在准RF冷点节点与接地参考节点之间的包络电阻器、包络电容器和包络电感器。所述方法另外包括创建在晶体管输出端与输出引线之间具有T型匹配电路拓扑的输出侧阻抗匹配电路，其中T型匹配电路拓扑包括第一电容器，且所述输出侧阻抗匹配电路是通过将第一电感元件耦合在晶体管输出端与准RF冷点节点之间且将第二电感元件耦合在准RF冷点节点与输出引线之间而创建。第一电感元件包括第一多个键合线，且第二电感元件包括第二多个键合线。
根据又一实施例，集成无源装置还包括额外节点以及耦合在额外节点与接地参考节点之间的第二电容，且所述方法另外包括通过将第三电感元件耦合在晶体管输出端与额外节点之间而创建输出侧谐波终止电路，其中第三电感元件包括第三多个键合线，且所述输出侧谐波终止电路以RF放大器装置的操作基本频率的二次谐波频率谐振。
在用于蜂窝基站和其它应用的大功率射频(RF)功率放大领域，已成功地实现了使用基于硅的装置(例如，具有输出匹配网络的横向扩散金属氧化物半导体(LDMOS)功率晶体管装置)进行的宽带功率放大。然而，当与基于氮化镓(GaN)的功率放大器装置的效率和功率密度相比较时，此类基于硅的装置表现出相对低的效率和功率密度。因此，基于GaN的功率放大器装置已被越来越多地考虑用于大功率宽带应用。然而，使用GaN技术来实现宽带功率放大(例如，超过20％的分数带宽)存在挑战。
例如，已知包括GaN晶体管的RF功率装置的非线性输入电容会产生可能有损效率和线性度的谐波和互调失真。另外，当与基于硅的LDMOS晶体管相比时，基于GaN的晶体管的漏极-源极电容Cds按每RF输出峰值功率而论相对较低。例如，尽管LDMOS晶体管的漏极-源极电容可以大于约每瓦0.4皮法(0.4pF/W)，但是基于GaN的晶体管的漏极-源极电容在一些实施例中可以小于约0.2pF/W，且在其它实施例中可以小于约0.1pF/W。
二次谐波终止也在使用基于GaN的晶体管的功率放大器设计的整体性能中起重要作用。在不了解电流源平面处的二次谐波阻抗的情况下，非常难以调谐功率放大器以实现具有良好性能的相对高的分数带宽。此外，对于宽带应用，二次谐波终止可能会在大带宽内明显变化，这进一步增加了电路调谐的难度。
为了克服使用基于GaN的装置设计宽带功率放大器的这些和其它挑战，本文中所公开的实施例可以使用具有T型匹配电路拓扑(下文称为“T型匹配”电路)的输出阻抗匹配电路系统在基本频率下实现宽带输出阻抗匹配。输出侧T型匹配电路中的并联电容器还可以具有足够高的电容值(例如，大于10皮法(pF)但小于140pF)以提供可接受的RF低阻抗点(即，表示电路中用于RF信号的低阻抗点的“准RF冷点”)。在各种实施例中，具有良好RF隔离的一个或多个基带终止电路连接到准RF冷点。
另外，在一些实施例中，在装置的输出处包括谐波终止电路的情况下，晶体管输出与输出阻抗匹配电路内的并联电容器之间提供的电感可以明显减小。这些谐波终止电路系统实施例可以用于以相对低阻抗(例如，接近短路)在宽(例如，20％以上)的分数带宽内控制二次谐波阻抗。这对实现宽带应用的相对高效率可能是有用的。本发明主题的一些具体实施例包括输出谐波终止电路系统，所述输出谐波终止电路系统包括集成电容(例如，金属-绝缘体-金属(MIM)电容器)和串联耦合在晶体管输出与接地参考之间的电感(例如，采用键合线阵列的形式)。
在装置的实施例的操作期间，在装置的操作基本频率下，输出侧谐波终止电路基本上相当于电容器，其中电容值大致相当于谐波终止电路的串联耦合的电感和电容(例如，图1的电感器172和电容器174)的有效电容。因为来自串联耦合的电感和电容的组合的此等效并联电容和晶体管输出与接地参考之间的漏极-源极电容并联耦合，所以谐波终止电路中的等效并联电容会有效地增加晶体管的漏极-源极电容。在一些实施例中，来自谐波终止电路中的电感和电容的串联耦合组合的等效并联电容具有电容值，所述电容值使与其连接的晶体管的漏极-源极电容有效地增加至少10％(例如，在10％与约50％之间或更多)。
图1是RF功率放大器电路100的示意图。在实施例中，电路100包括输入102(例如，第一导电封装引线)、输入阻抗匹配电路110(其包括谐波终止电路130)、晶体管140、输出阻抗匹配电路150(其包括谐波终止电路170)、基带终止(BBT)电路160、161、162和输出引线104(例如，第二导电封装引线)。输入102和输出104中的每一个可以更笼统地称作“RF输入/输出(I/O)”。
输入阻抗匹配电路110(包括谐波终止电路130)和基带终止电路160可以共同地被称作“输入电路”。类似地，输出阻抗匹配电路150(包括谐波终止电路170)和基带终止电路161、162可以共同地被称作“输出电路”。根据实施例，在输出电路中，基带终止电路包括“封装内”基带终止电路161(IN-PKG BBT CKT)和“封装外”基带终止电路162(OUT-PKG BBTCKT)。如下文将论述的，尽管封装内基带终止电路161的部件可以包括在功率放大器装置(例如，图4的装置400)的内部，但是封装外基带终止电路162可以包括额外引线195(例如，第三导电封装引线)和在功率放大器装置外部的一个或多个部件。
尽管晶体管140以及输入阻抗匹配电路110和输出阻抗匹配电路150、基带终止电路160-162和谐波终止电路130、170的各种元件示出为单个部件，但是该描绘仅出于易于说明的目的。基于本文中的描述，本领域的技术人员将理解，晶体管140和/或输入阻抗匹配电路110(包括谐波终止电路130)、输出阻抗匹配电路150(包括谐波终止电路170)和基带终止电路160-162的某些元件各自可以实施为多个部件(例如，彼此并联或串联连接)。另外，实施例可以包括单路径装置(例如，包括单个输入引线、输出引线、晶体管等)、双路径装置(例如，包括两个输入引线、输出引线、晶体管等)，和/或多路径装置(例如，包括两个或更多个输入引线、输出引线、晶体管等)。另外，输入/输出引线的数目可以与晶体管的数目不同(例如，对于给定的一组输入/输出引线，可能存在并联操作的多个晶体管)。下文对晶体管140和输入阻抗匹配电路110(包括谐波终止电路130)、输出阻抗匹配电路150(包括谐波终止电路170)和基带终止电路160-162的各种元件的描述因此并不意图将本发明主题的范围仅限制于所示实施例。
输入102、输出104和引线195各自可以包括导体，所述导体被配置成使得电路100能够与外部电路系统(未示出)电耦合。更具体地，输入102、输出104和引线195物理上定位成横跨在装置的封装的外部与内部之间。输入阻抗匹配电路110(包括谐波终止电路130)和基带终止电路160电耦合在输入102与晶体管140的第一端142(例如，晶体管140的栅极端)之间，所述晶体管140也位于装置的内部。类似地，输出阻抗匹配电路150(包括谐波终止电路170)和封装内基带终止电路161电耦合在晶体管140的第二端144(例如，晶体管140的漏极端)与输出104之间。封装外基带终止电路162通过引线195电耦合到晶体管140的第二端144，所述引线195还形成封装外基带终止电路162的电感部分。
根据实施例，晶体管140是电路100的主要有源部件。晶体管140包括控制端142和两个导电端144、145，其中所述导电端144、145在空间和电气上由可变导电性沟道分离。例如，晶体管140可以是包括栅极(控制端142)、漏极(第一导电端144)和源极(第二导电端145)的场效应晶体管(FET)。根据实施例，且使用通常以非限制性方式应用于FET的命名法，晶体管140的栅极142耦合到输入阻抗匹配电路110(包括谐波终止电路130)和基带终止电路160，晶体管140的漏极144耦合到输出阻抗匹配电路150(包括谐波终止电路170)和基带终止电路161、162，且晶体管140的源极145耦合到接地(或另一电压参考)。通过改变提供到晶体管140的栅极的控制信号，可以调制晶体管140的导电端之间的电流。
根据各种实施例，晶体管140是III-V场效应晶体管(例如，高电子迁移率晶体管(HEMT))，当与基于硅的FET(例如，LDMOS FET)相比时，所述III-V场效应晶体管具有相对低的漏极-源极电容Cds。在图中1，晶体管140的漏极-源极电容用晶体管140的漏极与晶体管输出端144(例如，对应于图7的晶体管输出端744)之间的电容器146表示。更具体地，电容器146不是物理部件，而是对晶体管140的漏极-源极电容进行建模。根据实施例，晶体管140的漏极-源极电容可以小于约0.2pF/W。另外，在一些实施例中，晶体管140可以是GaN FET，但在其它实施例中，晶体管140可以是另一类型的III-V晶体管(例如砷化镓(GaAs)、磷化镓(GaP)、磷化铟(InP)或锑化铟(InSb))，或具有相对低的漏极-源极电容的另一类型的晶体管。在其它实施例中，晶体管140可以实施为基于硅的FET(例如，LDMOS FET)。
输入阻抗匹配电路110耦合在输入102与晶体管140的控制端142(例如，栅极)之间。输入阻抗匹配电路110被配置成将电路100的阻抗升高到更高(例如，中间或更高)的阻抗水平(例如，在约2欧姆到约10欧姆的范围内或更高)。这是有利的，因为其允许来自驱动级的印刷电路板级(PCB级)匹配接口具有可以在大批量制造中以最小损耗和变化实现的阻抗(例如，“用户友好的”匹配接口)。
根据实施例，输入阻抗匹配电路110具有T型匹配配置，所述T型匹配配置包括两个电感元件112、116(例如，两组键合线)和并联电容114。第一电感元件112(例如，第一组键合线)耦合在输入102与节点118之间，所述节点118继而耦合到电容器114的第一端，且第二电感元件116(例如，第二组键合线)耦合在节点118(或电容器114的第一端)与晶体管140的控制端142之间。电容器114的第二端耦合到接地(或另一电压参考)。电感元件112、116和并联电容114的组合充当低通滤波器。根据实施例，电感元件112、116的串联组合的电感值可以在约20皮亨(pH)至约3纳亨(nH)之间的范围内，且并联电容114的电容值可以在约5皮法(pF)至约120pF之间的范围内。在一些实施例中，并联电容114的电容可以相对较大(例如，大于10pF但小于140pF)以在节点118处提供可接受的RF低阻抗点。
另外，谐波终止电路130耦合在晶体管140的控制端142(例如，栅极)与接地(或另一电压参考)之间。谐波终止电路130包括串联耦合在晶体管140的控制端142与接地(或另一电压参考)之间的电感元件132(例如，第三组键合线)和电容134，且元件的此串联组合充当谐波频率(例如，电路100的操作基本频率的二次谐波)下的信号能量到接地的低阻抗路径。根据实施例，电感元件132的电感值可以在约20pH至约3nH之间的范围内，且电容134的电容值可以在约1pF至约100pF之间的范围内，但这些部件的值也可以在这些范围之外。例如，在2.0GHz的操作基本频率(其二次谐波为4.0GHz)下，电感元件132的电感值可以为约120-140pH，且电容134的电容值可以为约11-12pF。用于实现二次谐波频率下的信号能量到接地的低阻抗路径的期望电感值和/或电容值可能会受用于实施电感器116和132的键合线之间的互耦合影响。
根据实施例，RF低阻抗点可以存在于电感元件112与116之间的节点118处或耦合到所述节点118，其中RF低阻抗点表示电路中用于RF信号的低阻抗点。根据实施例，基带终止(BBT)电路160耦合在节点118(例如，或节点118处或耦合到节点118的RF低阻抗点)与接地参考节点之间。基带终止电路160可用于通过在包络频率下呈现低阻抗和/或在RF频率下呈现高阻抗来改善由输入匹配电路110与偏置馈电(未示出)之间的交互引起的电路100的低频率谐振(LFR)。从RF匹配角度来看，基带终止电路160基本上可以被视为“不可见的”，因为其主要在包络频率下影响阻抗(即，基带终止电路160提供针对电路100的包络频率的终止)。仅示出一个基带终止电路160耦合到节点118，且当在输入电路中实施单个基带终止电路160时，所述基带终止电路可以是“封装内”基带终止电路或“封装外”基带终止电路，如先前所定义。在可替换实施例中，封装内基带终止电路和封装外基带终止电路均可以耦合到节点118，且这些封装内和封装外、输入侧基带电路可以类似于下文论述的基带终止电路161、162来实施。如稍后将结合图2A-2F更详细地论述，在各种实施例中，基带终止电路160可以具有多种不同电路配置中的任一种。
在电路100的输出侧，输出阻抗匹配电路150耦合在晶体管140的第一导电端144(例如，漏极)与输出104之间。输出阻抗匹配电路150被配置成将电路100的输出阻抗与可以耦合到输出104的外部电路或部件(未示出)的输入阻抗相匹配。
根据实施例，输出阻抗匹配电路150具有T型匹配配置，所述T型匹配配置包括两个电感元件152、154(例如，两组键合线)和并联电容156。第一电感元件152(例如，第四组键合线)耦合在晶体管140的端144与节点158之间，所述节点158继而耦合到电容器156的第一端，且第二电感元件154(例如，第五组键合线)耦合在节点158(或电容器156的第一端)与输出104之间。电容器156的第二端耦合到接地(或另一电压参考)。电感元件152、154和并联电容156的组合充当低通滤波器。根据实施例，电感元件152、154的串联组合的电感值可以在约20pH至约3nH之间的范围内，且并联电容156的电容值可以在约10pF至约140pF之间的范围内。在任何情况下，选择并联电容156的值以在节点158处提供可接受的RF低阻抗点。
另外，谐波终止电路170耦合在晶体管140的第一导电端144(例如，漏极)与接地(或另一电压参考)之间。谐波终止电路170包括串联耦合在晶体管140的第一导电端144与接地(或另一电压参考)之间的电感元件172(第六组键合线)和电容174，且元件的此串联组合充当谐波频率(例如，电路100的操作基本频率的二次谐波)下的信号能量到接地的另一低阻抗路径。根据实施例，电感元件172的电感值可以在约20pH至约3nH之间的范围内，且电容174的电容值可以在约1pF至约100pF之间的范围内，但这些部件的值也可以在这些范围之外。例如，在2.0GHz的操作基本频率(其二次谐波为4.0GHz)下，电感元件172的电感值可以为约120-140pH，且电容174的电容值可以为约11-12pF。如下文将说明，用于实现二次谐波频率下的信号能量到接地的低阻抗路径的期望电感值和/或电容值可能会受到用于实施电感器152和172的键合线之间的互耦合影响。
电感元件152、154之间的节点158处存在RF低阻抗点(也被称作“准RF冷点节点”)。同样，RF低阻抗点158表示电路中用于RF信号的低阻抗点。根据各种实施例，一个或多个额外基带终止电路161、162耦合在RF低阻抗点158与接地参考节点之间。如将结合图4-6更详细地描述，第一输出侧基带终止电路161被视为封装内基带终止电路，且第二输出侧基带终止电路162被视为封装外基带终止电路。同样，基带终止电路161、162可用于通过在包络频率下呈现低阻抗和/或在RF频率下呈现高阻抗来进一步改善由输出阻抗匹配电路150与偏置馈电(未示出)之间的交互引起的电路100的LFR。从RF匹配角度看，基带终止电路161、162也可以被视为“不可见的”。
如将结合图2A-2F描述，在各种实施例中，基带终止电路160-162中的每一个可以具有多种不同电路配置中的任一种。例如，图2A-2F示出基带终止电路(例如，图1的基带终止电路160-162)的六个示例实施例。在图2A-2F中的每一个图中，基带终止电路200、201、202、203、204、205耦合在连接节点218(例如，图1的节点118和/或节点158)与接地(或另一电压参考)之间。另外，每一基带终止电路200-205包括串联耦合在连接节点218与接地之间的包络电感Lenv 262、包络电阻器Renv 264和包络电容器Cenv 266。在图2A-2E中的每一个图中，包络电感262的第一端耦合到节点218，且包络电感262的第二端耦合到节点280。包络电阻器264的第一端耦合到节点280，且包络电阻器264的第二端耦合到节点282。包络电容器266的第一端耦合到节点282，且包络电容器266的第二端耦合到接地(或另一电压参考)。尽管在图2A-2E中，节点218与接地参考节点之间的部件的串联顺序为包络电感262、包络电阻器264和包络电容器266，但在其它实施例中，串联电路中的部件顺序可能是不同的。例如，在图2F中，包络电阻器264耦合在节点218与节点284之间，包络电感262耦合在节点284与节点286之间，且包络电容器266耦合在节点286与接地(或另一电压参考)之间。
参考图2A-2F，且根据实施例，包络电感262可以实施为集成电感(例如，图5的电感562)、实施为离散电感器，和/或实施为将连接节点218耦合到包络电阻器264(例如，经由节点280)的一个或多个导体(例如，图4的与例如图5的键合线590等一组键合线串联的引线492-495之一)。例如，且如下文将详细描述，当基带终止电路201-205形成封装内基带终止电路(例如，图1的BBT电路160、161)的部分时，包络电感262可以一体地形成为集成无源装置(IPD)的部分，例如图4-6的IPD 480-483。可替换的是，当基带终止电路201-205形成封装外基带终止电路(例如，图1的BBT电路162)的部分时，包络电感262可以包括被配置成在封装的内部至封装的外部之间提供信号路径的一个或多个串联连接的电感(例如，图4的与例如图5的键合线590等一组键合线串联的引线492-495之一)。例如，包络电感262的电感值可以在约5pH至约3000pH之间的范围内。对于封装内基带终止电路(例如，图1的BBT电路160、161)，希望包络电感262的电感值小于约500pH(例如，在实施例中，低至50-150pH，或可能甚至更低)。对于封装外基带终止电路(例如，图1的BBT电路162)，包络电感262可能明显更高(例如，在1000pH与3000pH之间。在其它实施例中，包络电感262的值可以低于或高于上文给定的范围。
在实施例中，包络电阻器264可以实施为集成电阻器(例如，图5的电阻器564)，或在另一实施例中实施为离散电阻器。例如，当基带终止电路201-205形成封装内基带终止电路(例如，图1的BBT电路160、161)的部分时，包络电阻器264可以一体地形成为IPD的部分，例如，图4-6的IPD 480-483。可替换的是，当基带终止电路201-205形成封装外基带终止电路(例如，图1的BBT电路162)的部分时，包络电阻器可以不包括在基带终止电路中，或包络电阻器264可以包括封装引线(例如，图1、4的引线195、495)的固有电阻，或可以用其它方式提供所述包络电阻器。在实施例中，包络电阻器264的电阻值可以在约0.1欧姆至约5.0欧姆之间的范围内，但包络电阻器264的电阻值也可以超出该范围。
在实施例中，包络电容器266可以实施为集成电容器(例如，图5的电容器566)，或在另一实施例中，实施为离散电容器(例如，作为图4的离散电容器498、499之一)。例如，当基带终止电路201-205形成封装内基带终止电路(例如，图1的BBT电路160、161)的部分时，包络电容器266可以一体地形成为IPD的部分，例如，图4-6的IPD 480-483。可替换的是，当基带终止电路201-205形成封装外基带终止电路(例如，图1的BBT电路162)的部分时，包络电容器266可以实施为离散电容器(例如，作为图4的离散电容器498、499之一)，所述离散电容器具有耦合到封装引线(例如，图4的引线494、495之一)的远侧末端的第一端，以及耦合到放大器装置所耦合到的PCB的接地参考点的第二端。在实施例中，对于封装内基带终止电路(例如，图1的BBT电路160、161)，包络电容器266的电容值可以在约1纳法(nF)至约1微法(μF)之间的范围内，而对于封装外基带终止电路(例如，图1的BBT电路162)，包络电容器266的值可以明显较高(例如，电容值在约1μF与20μF之间的范围内)。在其它实施例中，包络电容器266的电容值也可以超出这些范围。
图2A所示的基带终止电路200的第一实施例包括包络电感262、包络电阻器264和包络电容器266的简单串联组合。相反地，在图2B-2F的实施例中，基带终止电路201-205可以包括与包络电感262和/或包络电阻器264并联耦合的一个或多个“旁路”或“并联”电容器Cpara 268、270、272、274、276、278。在一些实施例中，旁路电容器268、270、272、274、276、278中的每一个旁路电容器可以实施为离散电容器(例如，图5的电容器578)，或在其它实施例中，实施为集成电容器。在这些实施例的每一个实施例中，旁路电容器268、270、272、274、276、278的电容值可以在约3.0pF至约1400pF之间的范围内。在其它实施例中，旁路电容器268、270、272、274、276、278中的任一个旁路电容器的值可以低于或高于上文给定的范围。
在图2B的基带终止电路201中，旁路电容器Cpara 268与包络电感262并联耦合。更具体地，包络电感262和旁路电容器268的第一端耦合到节点218，且包络电感262和旁路电容器268的第二端耦合到节点280。
在图2C的基带终止电路202中，旁路电容器Cpara 270与包络电阻器364并联耦合。更具体地，包络电阻器264和旁路电容器270的第一端耦合到节点280，且包络电阻器264和旁路电容器270的第二端耦合到节点282。
在图2D的基带终止电路203中，旁路电容器Cpara 272与包络电感262和包络电阻器264并联耦合。更具体地，旁路电容器272耦合在节点218和节点282之间。
在图2E的基带终止电路204中，第一旁路电容器Cpara1 274与包络电感262并联耦合，且第二旁路电容器Cpara2 276与包络电阻器264并联耦合。更具体地，包络电感262和第一旁路电容器274的第一端耦合到节点218，且包络电感262和第一旁路电容器274的第二端耦合到节点280。另外，包络电阻器264和第二旁路电容器276的第一端耦合到节点280，且包络电阻器264和第二旁路电容器276的第二端耦合到节点282。
参考图2B、2E和2F的基带终止电路201、204和205，并联耦合的电感262和电容器268、274或278以接近包括电路201、204或205的装置或电路(例如，电路100)的操作中心频率的频率形成并联谐振电路。如本文中所使用且根据实施例，术语“接近操作中心频率”意味着“在操作中心频率的20％内”。因此，例如，当装置的操作中心频率为2.0吉兆赫(GHz)时，“接近操作中心频率”的频率对应于落在从1.8GHz至2.2GHz的范围内的频率。尽管给定2.0GHz作为示例操作中心频率，但是装置的操作中心频率也可以不同于2.0GHz。在可替换实施例中，术语“接近操作中心频率”可以指“在操作中心频率的10％内”或“在操作中心频率的5％内”。
因为Lenv//Cpara以接近装置的操作中心频率的频率形成并联谐振电路，所以并联谐振电路Lenv//Cpara对于此类频率基本上呈现为开路。因此，在电路201、204或205耦合到的节点218处可能存在的接近操作中心频率的RF能量将由并联谐振电路Lenv//Cpara偏转。即使使用电感262的相对低的电感值，也可能会提供这一偏转。出于这些原因，电路201、204和205可以通过在包络频率下呈现低阻抗和在RF频率下呈现高阻抗来明显改善包括所述电路201、204和205的装置或电路(例如，电路100)的LFR。
在图2C、2D和2E的基带终止电路202、203、204的每个实施例中，旁路电容器270、272或276与包络电阻器264并联耦合。因为电容器270、272或276可用于在包络电阻器264周围投送RF电流，所以电路202、203、204可以使由包络电阻器264耗散的RF电流减少。电路202、203、204的这一特性还可以用于更好地保护包络电阻器264免于因在没有旁路电容器270、272或276的情况下原本可能流过包络电阻器264的过大电流所致的潜在损害。与电路200相比，电路201-205中的每一个电路可以提高装置效率，因为电路201-205允许较少的RF电流流过包络电阻器264(且被耗散)。
再次参考图1，且如下文将结合图4-6更详细描述，RF放大器装置的各种实施例可以包括至少一个输入侧集成无源装置(IPD)组件(例如，图4的IPD组件480、481)和至少一个输出侧IPD组件(例如，图4-6的IPD组件482、483)。输入侧IPD组件(例如，IPD组件480、481)包括输入电路110(包括谐波终止电路130)和基带终止电路160的部分。类似地，输出侧IPD组件(例如，IPD组件482、483)包括输出电路150(包括谐波终止电路170)和封装内基带终止电路161的部分。更具体地，每一IPD组件可以包括具有一个或多个集成无源部件的半导体基板。在具体实施例中，每一输入侧IPD组件可以包括并联电容114和134，以及基带终止电路160的部件(例如，图2A-2F的部件262、264、266、268、270、272、274、276、278)。在其它具体实施例中，每一输出侧IPD组件可以包括并联电容156和174，以及封装内基带终止电路161的部件(例如，图2A-2F的部件262、264、266、268、270、272、274、276、278)。
在其它实施例中，输入阻抗匹配电路110、输出阻抗匹配电路150和基带终止电路160-162的一些部分可以实施为不同/离散的部件或实施为其它类型的组件(例如，低温共烧陶瓷(LTCC)装置、小型PCB组件等)的部分。在其它实施例中，输入阻抗匹配电路110和/或输出阻抗匹配电路150的一些部分可以耦合到包括晶体管140的半导体管芯和/或集成在所述半导体管芯内。下文对包括IPD组件的实施例的详细描述不应被理解为限制本发明主题，且术语“无源装置基板”或“IPD基板”意指包括无源装置的任何类型的结构，包括IPD、LTCC装置、晶体管管芯、PCB组件等。
在各种实施例中，放大器电路100还可以包括偏置电路系统(未在图1中示出)。为了向晶体管140的栅极端142和/或漏极端144提供偏置电压，外部偏置电路(未示出)可以通过输入102、输出104和/或通过额外封装引线连接到晶体管140的栅极端142和/或漏极端144，且可以通过输入102、输出104和/或额外引线提供偏置电压。
图1的RF放大器电路100可以用作单路径放大器，所述单路径放大器在输入102处接收RF信号，通过晶体管140放大所述信号，且在输出104处产生放大后RF信号。可替换的是，可以利用RF放大器电路100的多个实例来提供多路径放大器，例如多尔蒂功率放大器或另一类型的多路径放大器电路。
例如，图3是其中可以实施RF功率放大器电路100的实施例的多尔蒂功率放大器300的简化示意图。放大器300包括输入节点302、输出节点304、功率分配器306(或分离器)、主放大器路径320、峰化放大器路径321和组合节点380。负载390可以耦合到组合节点380(例如，通过阻抗变换器，未示出)以从放大器300接收放大后RF信号。
功率分配器306被配置成将在输入节点302处接收到的输入RF信号的功率分成输入信号的主部分和峰化部分。向功率分配器输出308处的主放大器路径320提供主输入信号，且向功率分配器输出309处的峰化放大器路径321提供峰化输入信号。在满功率模式下的操作期间，当主放大器340和峰化放大器341均向负载390供应电流时，功率分配器306在放大器路径320、321之间分配输入信号功率。例如，功率分配器306可以相等地分配功率，使得约一半的输入信号功率被提供到每一路径320、321(例如，针对对称多尔蒂放大器配置)。可替换的是，功率分配器306可以不等地分配功率(例如，针对不对称多尔蒂放大器配置)。
基本上，功率分配器306分配在输入节点302处供应的输入RF信号，且分配后信号沿主放大器路径320和峰化放大器路径321被分别放大。随后将放大后信号在组合节点380处同相地组合。重要的是，在整个感兴趣频带中维持主放大器路径320与峰化放大器路径321之间的相位相干性以确保放大后的主信号和峰化信号同相地到达组合节点380，且因而确保恰当的多尔蒂放大器操作。
主放大器340和峰化放大器341中的每一个包括用于放大通过放大器340、341传输的RF信号的一个或多个单级或多级功率晶体管集成电路(IC)(或功率晶体管管芯)。根据各种实施例，可以例如使用III-V场效应晶体管(例如，HEMT)来实施主放大器340和/或峰化放大器341中的任一者或两者的所有放大器级或最终放大器级，所述III-V场效应晶体管例如GaN FET(或另一类型的III-V晶体管，包括GaAs FET、GaP FET、InP FET或InSb FET)。在一些实施例中，在主放大器340或峰化放大器341中的仅一者实施为III-V FET的情况下，其它放大器可以实施为基于硅的FET(例如，LDMOS FET)。在其它实施例中，主放大器340和/或峰化放大器341两者可以实施为基于硅的FET。
尽管主功率晶体管IC和峰化功率晶体管IC可以具有相同的大小(例如，在对称多尔蒂配置中)，但主功率晶体管IC和峰化功率晶体管IC也可以具有不同的大小(例如，在各种不对称多尔蒂配置中)。在不对称多尔蒂配置中，峰化功率晶体管IC通常比主功率晶体管IC大一些倍数。例如，峰化功率晶体管IC的大小可以是主功率晶体管IC的大小的两倍，以使峰化功率晶体管IC的电流承载能力是主功率晶体管IC的电流承载能力的两倍。也可以实施除2:1的比率以外的峰化放大器IC大小与主放大器IC大小的比率。
在多尔蒂放大器300的操作期间，主放大器340被偏置以在AB类模式下操作，且峰化放大器341被偏置以在C类模式下操作。在小功率电平下，其中输入信号在节点302处的功率比峰化放大器341的接通阈值电平低，放大器300在小功率(或回退)模式下操作，其中主放大器340是向负载390供应电流的唯一放大器。当输入信号的功率超过峰化放大器341的阈值电平时，放大器300在大功率模式下操作，其中主放大器340和峰化放大器341均向负载390供应电流。此时，峰化放大器341在组合节点380处提供有源负载调制，从而允许主放大器340的电流持续线性地增大。
可以在主放大器340的输入和/或输出处实施输入阻抗匹配网络和输出阻抗匹配网络310、350(输入MNm、输出MNm)。类似地，可以在峰化放大器341的输入和/或输出处实施输入阻抗匹配网络和输出阻抗匹配网络311、351(输入MNp、输出MNp)。在各情况下，匹配网络310、311、350、351可用于使电路阻抗递增地增大到负载阻抗和源阻抗。如先前所论述，在具体实施例中，输入阻抗匹配网络和输出阻抗匹配网络310、311、350、351各自可以具有包括准冷点节点(例如，图1的节点118、158)的T型匹配电路拓扑。基带终止电路360、361、362、363(例如，图1的BBT电路160-162)可以耦合在这些准冷点节点与接地参考之间。输入阻抗匹配网络和输出阻抗匹配网络310、311、350、351以及基带终止电路360-363的全部或部分可以在功率晶体管封装内实施，所述功率晶体管封装包括主放大器340和/或峰化放大器341。
另外，本发明主题的实施例包括耦合在放大器340、341的输入与接地参考之间的谐波频率终止电路330、331。本发明主题的其它实施例包括耦合在放大器340、341的输出与接地参考之间的谐波频率终止电路370、371。谐波频率终止电路330、331、370、371被配置成在相对宽的分数带宽内控制谐波阻抗。例如，谐波频率终止电路330、331、370、371可以提供放大器300的操作中心频率(在本文中也被称作操作“基本频率”)fo的二次谐波下的信号能量到接地的低阻抗路径。
多尔蒂放大器300具有“非倒置”负载网络配置。在非倒置配置中，配置输入电路以使在放大器300的操作中心频率fo下供应到峰化放大器341的输入信号相对于供应到主放大器340的输入信号延迟90度。如对恰当的多尔蒂放大器操作来说重要的，为了确保主输入RF信号和峰化输入RF信号以约90度的相位差达到主放大器340和峰化放大器341，相位延迟元件382向峰化输入信号施加约90度的相位延迟。例如，相位延迟元件382可以包括四分之一波长传输线，或具有约90度的电长度的另一合适类型的延迟元件。
为了补偿放大器340、341的输入处的主放大器路径320与峰化放大器路径321之间的所得90度相位延迟差(即，为了确保放大后信号同相地到达组合节点380)，输出电路被配置成向主放大器340和组合节点380的输出之间的信号施加约90度的相位延迟。这通过额外延迟元件384实现。多尔蒂放大器的可替换实施例可以具有“倒置”负载网络配置。在此类配置中，配置输入电路以使在放大器300的操作中心频率fo下供应到主放大器340的输入信号相对于供应到峰化放大器341的输入信号延迟约90度，且输出电路被配置成向峰化放大器341和组合节点380的输出之间的信号施加约90度的相位延迟。
放大器340和341，以及谐波频率终止电路330、331、370、371和匹配网络310、311、350、351和基带终止电路360-363的全部或部分可以在离散、封装功率放大器装置中实施。在此类装置中，输入引线和输出引线耦合到基板，且每一放大器340、341可以包括也耦合到基板的单级或多级功率晶体管。谐波频率终止电路330、331、370、371以及输入匹配网络和输出匹配网络310、311、350、351的部分可以实施为封装装置内的额外部件。此外，如下文详细描述的，基带终止电路360-363的部分(例如，图2A-2F所示的图1的基带终止电路160-162的实施例)也可以实施为封装装置内的额外部件。
例如，图4是体现图1的电路100的两个并联实例的封装RF放大器装置400的实施例的俯视图，且所述封装RF放大器装置400可以用于在多尔蒂放大器(例如，图3的多尔蒂放大器300)中提供放大器(例如，图3的放大器340、341)，以及匹配网络的部分(例如，图3的匹配网络310、311、350、351的部分)。另外，如下文将更详细描述的，装置400包括两个输入侧IPD组件480、481，其中的每一个包括输入阻抗匹配电路410、411(例如，图1、3的电路110、310、311)、基带终止电路460、461(例如，图1、3的电路160、360、361)和谐波终止电路430、431(例如，图1、3的电路130、330、331)的部分。另外，装置400包括两个输出侧IPD组件482、483，其中的每一个包括输出阻抗匹配电路450、451(例如，图1、3的电路150、350、351)、封装内基带终止电路462、463(例如，图1、3的电路161、362、363)和谐波终止电路470、471(例如，图1、3的电路170、370、371)的部分。对于每一放大路径420、431，还可以在装置400的输出侧提供封装外基带终止电路464、465(例如，图1、3的电路162、362、363)。
在实施例中，装置400包括凸缘406(或“装置基板”)，所述凸缘406包括刚性导电基板，所述刚性导电基板的厚度足以为装置400的各种电部件和元件提供结构支撑。另外，凸缘406可以充当用于晶体管管芯440、441和安装在凸缘406上的其它装置的散热片。凸缘406具有顶部表面和底部表面(图4中仅可见顶部表面的中心部分)和与装置400的周界相对应的大体矩形周界。
凸缘406由导电材料形成，且可用于为装置400提供接地参考节点。例如，各种部件和元件可以具有电耦合到凸缘406的端，且当装置400并入到更大的电力系统中时，凸缘406可以电耦合到系统接地。至少凸缘406的顶部表面由导电材料层形成，且有可能所有的凸缘406由块体导电材料形成。
在实施例中，隔离结构408附接到凸缘406的顶部表面。由刚性电绝缘材料形成的隔离结构408在装置的导电特征之间(例如，在引线402-405与凸缘406之间)提供电隔离。在实施例中，隔离结构408具有框形状，所述框形状包括具有中心开口的大体封闭的四边结构。隔离结构408可以具有大体矩形形状，如图4所示，或隔离结构408可以具有另一种形状(例如，环形圈、椭圆形等)。
通过隔离结构408中的开口暴露的凸缘406的顶部表面的部分在本文中被称作装置400的“有源区域”晶体管管芯440、441和IPD组件480、481、482、483一起定位在装置400的有源装置区域内，这将在下文更详细地描述。例如，晶体管管芯440、441和IPD组件480-483可以使用导电环氧树脂、焊料、焊料凸点、烧结和/或共晶会接耦合到凸缘406的顶部表面。
装置400容纳两个放大路径(用箭头420、421指示)，其中每一放大路径420、421表示电路100(图1)的物理实施方案。当并入到多尔蒂放大器(例如，图3的多尔蒂放大器300)中时，放大路径420可以与主放大器路径(例如，图3的主放大器路径320)相对应，且放大路径421可以与峰化放大器路径(例如，图3的峰化放大器路径321)相对应。
每一路径420、421包括输入引线402、403(例如，图1的输入102)，输出引线404、405(例如，图1的输出104)，一个或多个晶体管管芯440、441(例如，图1的晶体管140或图3的放大器340、341)，输入阻抗匹配电路410、411(例如，图1的输入阻抗匹配电路110或图3的输入匹配网络310、311的部分)，输出阻抗匹配电路450、451(例如，图1的输出阻抗匹配电路150或图3的输出匹配网络350、351的部分)，输入侧基带终止电路460、461(例如，图1、3的基带终止电路160、360、361)，输出侧基带终止电路462、463、464、465(例如，图1、3的基带终止电路161、162、362、363)，输入侧谐波终止电路430、431(例如，图1、3的谐波终止电路130、330、331)，以及输出侧谐波终止电路470、471(例如，图1、3的谐波终止电路170、370、371)。
输入引线和输出引线402-405安装在隔离结构408的顶部表面上，位于中心开口的另一侧上，且因此输入引线和输出引线402-405升高到凸缘406的顶部表面之上，且与凸缘406电隔离。通常，输入引线和输出引线402-405被定向以允许在输入引线和输出引线402-405与隔离结构408的中心开口内的部件和元件之间附接键合线。
每一晶体管管芯440、441包括集成功率FET，其中每一FET具有控制端(例如，栅极)和两个导电端(例如，漏极和源极)。每一晶体管管芯440、441内的FET的控制端通过输入阻抗匹配电路410、411耦合到输入引线402、403。另外，每一晶体管管芯440、441内的FET的一个导电端(例如，漏极)通过输出阻抗匹配电路450、451耦合到输出引线404、405。在实施例中，每一晶体管管芯440、441内的FET的其它导电端(例如，源极)通过管芯440、441电耦合到凸缘406(例如，到接地)。
本文中没有详细论述输入阻抗匹配电路410、411，基带终止电路460、461和谐波终止电路430、431的实施例。可以这样说，这些电路的一些部件可以在IPD组件480、481内实施。简单来说，每一输入阻抗匹配电路410、411耦合在输入引线402、403与晶体管管芯440、441内的FET的控制端之间。每一输入侧基带终止电路460、461耦合在IPD组件480、481内的节点418、419(例如，与图1的节点118相对应的导电键合垫)与接地参考(例如，凸缘406)之间。每一谐波终止电路430、431耦合在晶体管管芯440、441内的FET的控制端(例如，栅极)与接地参考(例如，凸缘406)之间。
将结合图5和图6更详细地描述输出阻抗匹配电路450、451，基带终止电路462、463和谐波终止电路470、471的实施例，所述图5和图6更详细地示出这些电路450、451、462、463、470、471的部件。如将结合图5和图6说明的，这些电路的一些部件可以在IPD组件482、483内实施。简单来说，每一输出阻抗匹配电路450、451耦合在晶体管管芯440、441内的FET的导电端(例如，漏极)与输出引线404、405之间。每一基带终止电路462、463耦合在IPD组件482、483内的节点458、459(例如，采用与图1的节点158相对应的导电键合垫形式的RF低阻抗点(或准RF冷点节点))与接地参考(例如，凸缘406)之间。每一谐波终止电路470、471耦合在晶体管管芯440、441内的FET的导电端(例如，漏极)与接地参考(例如，凸缘406)之间。
在图4的例子中，装置400包括基本上并联起作用的两个晶体管管芯440、441，但另一半导体装置也可以包括单个晶体管管芯或多于两个晶体管管芯。另外，装置400包括基本上也并联作用的两个输入侧IPD组件480、481和两个输出侧IPD组件482、483。应理解，还可以实施更多或更少的IPD组件480-483。
根据实施例，装置400并入到空气腔封装中，其中晶体管管芯440、441，IPD组件480-483以及各种其它部件位于封闭的空气腔内。基本上，空气腔以凸缘406、隔离结构408和覆盖并接触隔离结构408和引线402-405的罩盖(未示出)为界。在图4中，罩盖的示例周界由虚线框409指示。在其它实施例中，装置400的部件可以并入到包覆模制封装(即，其中有源装置区域内的电部件由非导电模制化合物包封且其中引线402-405的部分还可以由模制化合物包围的封装)中。在包覆模制封装中，可以不包括隔离结构408。
现在参考图5和图6，其包括装置400的部分500的放大视图，所述装置400包括输出T型匹配阻抗匹配电路451(例如，图1的电路150)、基带终止电路463(例如，图1的基带终止电路161)和谐波终止电路471(例如，图1的谐波终止电路170)的实施例。更具体地，图5是沿放大器路径421的图4的封装RF功率放大器装置400的右上方输出侧部分500的俯视图。如图5中最清楚地示出的，部分500包括功率晶体管管芯441的部分、输出引线405的部分和输出侧IPD组件483。为了增强理解，图6包括根据实例实施例的沿线6-6的图5的RF功率放大器装置的部分500的横截面侧视图。应理解，尽管装置400的部分500在图5和图6中详细描绘放大器路径421的输出电路系统的细节，但放大器路径420的输出电路系统可以与沿放大器路径421的输出电路系统基本相同。更具体地，可以如图5和图6所示的且如在下文详细描述的那样实施用于载波路径和峰化放大器路径的输出电路系统。
如图6中最清楚地示出的，功率晶体管管芯441和IPD组件483耦合到导电凸缘406的顶部表面，且输出引线405与导电凸缘406电隔离(例如，使用隔离结构408)。功率晶体管管芯441包括晶体管输出端544(例如，导电键合垫)，所述晶体管输出端544在功率晶体管管芯441内电连接到集成在所述管芯441内的单级或末级FET 630的第一导电端(例如，漏极端)。如先前所论述，每一FET 630可以包括III-V场效应晶体管(例如，HEMT)，例如GaN FET(或另一类型的III-V晶体管，包括GaAs FET、GaP FET、InP FET或InSb FET)。更具体地，每一FET 630可以在基底半导体基板632(例如，GaN基板、硅上GaN基板、碳化硅上GaN基板等)中和上面一体地形成。可以通过积层结构634实现FET 630的第一导电端(例如，漏极端)与管芯441的输出端544之间的导电连接。管芯441的底部表面上的导电层636可以提供接地节点(例如，针对源极端)，所述接地节点可以使用基板通孔或掺杂散热区连接到导电层636(且因此连接到导电凸缘406)。
IPD组件483还可以包括基底半导体基板682(例如，硅基板、碳化硅基板、GaN基板或可以在本文中被称作“IPD基板”的另一类型的半导体基板)和具有交替电介质和图案化导电层的积层结构684，其中图案化导电层的部分使用导电导通孔电连接。如下文将更详细地论述的，输出阻抗匹配电路451、封装内基带终止电路461和谐波终止电路471的各种电部件在IPD组件483内一体地形成和/或连接到所述IPD组件483。这些电部件可以电连接到IPD组件483的顶部表面处的导电键合垫(例如，键合垫459、573)，并且还可以使用基板通孔到IPD组件483的底部表面上的导电层686电连接到导电凸缘406(例如，到接地)。
在一些实施例中，输出侧IPD组件483更具体地包括输出阻抗匹配电路(例如，图1的电路150，图3的电路350、351或图4的电路450、451)的第一并联电容器556(例如，图1的并联电容156)，谐波终止电路(例如，图1的电路170，图3的电路370、371或图4的电路470、471)的第二并联电容器574(例如，图1的并联电容174)，以及封装内基带终止电路(例如，图1的电路161，图2A-2F的电路200-205之一，图3的电路362、363或图4的电路462、463)的部件。在图5、6的实施例中，包括在IPD组件483中的基带终止电路的部件更具体地说包括包络电阻器564(例如，图2A-2F的电阻器264)、包络电感器562(例如，图2A-2F的电感器262)、包络电容器566(例如，图2A-2F的电容器266)和旁路电容器578(例如，图2F的旁路电容器278)。下文将更详细地论述这些部件中的每一个。
首先，将更详细地描述通过输出阻抗匹配电路451的晶体管管芯441与输出引线405之间的连接。更具体地，通过输出阻抗匹配电路451的实例，晶体管管芯441内的FET 630的第一导电端(例如，漏极)通过输出端544电耦合到输出引线405。例如，在实施例中，输出阻抗匹配电路451具有T型匹配配置，所述输出阻抗匹配电路451包括串联耦合的两个电感元件552、554(例如，图1的电感元件152、154)，以及并联电容器556(例如，图1的并联电容156)。第一电感元件552(例如，图1的电感元件152)可以实施为第一组键合线，所述键合线耦合在管芯441的输出端544与IPD组件483的顶部表面上的导电键合垫459之间。第二电感元件554(例如，图1的电感元件154)可以实施为耦合在导电键合垫459与输出引线405之间的第二组键合线。为了不让图5看起来杂乱，仅圈出包括电感元件552的一组键合线中的一根键合线并用附图标记552对其进行标记。应理解，电感元件552包括耦合在输出端544与键合垫459之间的所有键合线。根据实施例，键合线阵列552、554各自的电感值可以在约20pH至约3nH之间的范围内，但是它们的电感值也可以更低或更高。
根据实施例，输出阻抗匹配电路451的并联电容器556可以实施为与IPD组件483的IPD基板一体地形成的电容器(或一组并联耦合的电容器)。例如，并联电容器556可以实施为一个或多个集成MIM电容器，其包括彼此对准且由积层结构684的电介质材料电分离的第一导电电极和第二导电电极(由积层结构684的导电层的图案化部分形成)。在实施例中，每一并联电容器556的第一电极(或端)电耦合到导电键合垫459(且因此电耦合到键合线552和554)，且每一并联电容器556的第二电极(或端)电耦合到导电凸缘(例如，使用延伸穿过半导体基板682的导电基板通孔)。在更具体的实施例中，并联电容器556的第一电极是“直接连接”到键合垫459的，其中“直接连接”意味着电连接，可能会通过一个或多个导电迹线和/或导电导通孔，但没有介入电路元件(即，电感大于迹线电感的电路元件，其中“迹线电感”是小于约100pH的电感)。因为并联电容器556和键合垫459是“直接连接的”，且键合垫459也仅具有迹线电感，所以在实施例中，键合线552、554和并联电容器556还可以被视为“直接连接的”。在可替换实施例中，并联电容器556可以使用耦合到IPD组件483的顶部表面的离散电容器或使用另一类型的电容器来实施。根据实施例，并联电容器556的电容值可以在约10pF至约140pF之间的范围内，但所述电容值也可以更低或更高。
入先前结合图1所论述的，由电感器552、554和并联电容器556形成的T型匹配配置可以充当低通匹配级。另外，在实施例中，键合线552和554耦合到的导电键合垫459可以与RF低阻抗点节点或“准RF冷点节点”(例如，图1的节点158)相对应。根据实施例，封装内基带终止电路463和封装外基带终止电路465均电耦合到导电键合垫459(即，耦合到准RF冷点节点)。
在实施例中，封装内基带终止电路463包括在IPD组件483中。在各种实施例中，基带终止电路463可以具有多种配置中的任一种，例如但不限于图2A-2F所示的配置之一。在图4-6所示的实施例中，与图2F的基带终止电路205相对应，基带终止电路463包括包络电阻器564(例如，图2F的电阻器264)、包络电感562(例如，图2F的电感器262)，以及电连接在节点459(例如，可能与RF低阻抗点相对应的图1、2F的节点158、218)与接地参考(例如，凸缘406)之间的包络电容器566(例如，图2F的电容器266)的串联组合。另外，基带终止电路463包括与包络电感562并联连接的旁路电容器578(例如，图2F的旁路电容器278)。在图4-6的实施例中，包络电感562和旁路电容器578的并联组合的两个实例在IPD组件483的另一侧上实施。更具体地，在所示实施例中，包络电感562和电容器578的并联组合并联连接在包络电阻器564与包络电容器566之间。在可替换实施例中，基带终止电路463可以包括包络电感562和电容器578的组合的仅一个实例，或包络电感562和电容器578的组合的多于两个实例。
在图4-6的实施例中，包络电阻器564一体地形成为IPD组件483的部分。例如，每一包络电阻器564可以是由积层结构684上或内的多晶硅层形成的多晶硅电阻器，且电耦合在节点459与包络电感562和旁路电容器578的并联组合之间。在其它可替换实施例中，包络电阻器564可以由硅化钨或另一种材料形成，可以是厚膜电阻器或薄膜电阻器，或可以是耦合到IPD组件483的顶部表面的离散部件。
如图5、6的实施例所示，包络电感562也可以一体地形成为IPD组件483的部分。例如，每一包络电感562可以由从积层结构684的一个或多个导电层的部分形成的图案化导体提供，其中所述导体的第一末端电耦合到包络电阻器564，且所述导体的第二末端电耦合到包络电容器566的第一端。在可替换实施例中，每一包络电感562可以实施为多个键合线，或实施为螺旋电感器(例如，在IPD组件483的顶部表面上或靠近所述顶部表面)，或实施为耦合到IPD组件483的顶部表面的离散电感器。
在实施例中，旁路电容器578与每一包络电感562并联耦合。旁路电容器578中的每一个可以是例如连接(例如，使用焊料、导电环氧树脂或其它构件)到IPD组件483的顶部表面的离散电容器。更具体地，每一旁路电容器578的第一端可以电耦合到包络电阻器564且电耦合到包络电感562的第一端，并且每一旁路电容器578的第二端可以连接到包络电感562的第二端且连接到包络电容器566的第一端。
例如，每一旁路电容器578可以是具有并联交错的电极和环绕式端接的多层电容器(例如，多层陶瓷电容器)。可替换的是，每一旁路电容器578可以形成单独IPD(例如，形成在半导体基板上的MIM电容器)的部分，或可以是与IPD组件483的半导体基板一体地形成的电容器。可替换的是，每一旁路电容器578可以实施为能够为基带终止电路463提供期望电容的一些其它类型的电容器。
包络电容器566电耦合在接地参考节点(例如，在每一IPD组件483的底部表面处的导电层686)与包络电感562和旁路电容器578的并联组合之间。例如，电容器566可以是与IPD组件483的IPD基板一体地形成的MIM电容器。在一些实施例中，电容器566可以形成在整体在半导体基板682上方的积层结构684中，或电容器566可以具有延伸到半导体基板682中或以其它方式耦合到半导体基板682或与其接触的部分。根据实施例，电容器566可以由第一电极、第二电极以及第一电极与第二电极之间的电介质材料形成。电容器566的电介质材料可以包括一层或多层多晶硅、各种氧化物、氮化物或其它合适的材料。在各种实施例中，电容器566的第一电极和第二电极可以包括导电层的水平部分(例如，平行于IPD组件483的顶部表面和底部表面的部分)和/或互连导电层的竖直部分(例如，平行于IPD组件483的侧面的部分)。另外，电容器566的第一电极和第二电极可以由金属层和/或由导电半导体材料(例如，多晶硅)形成。可替换的是，每一包络电容器566可以是例如连接(例如，使用焊料、导电环氧树脂或其它构件)到IPD组件483的顶部表面的离散电容器。尽管在图6中示出用于电容器556、574和566的特定二板式电容器结构，但可以利用可替换的各种其它电容器结构，如本领域的技术人员基于本文中的描述将理解的那样。
封装外基带终止电路465包括串联耦合在导电键合垫458(即，准RF冷点节点)与接地之间的包络电感和包络电容的组合。包络电感由键合线590(图5)和额外引线495(图4)的串联组合提供，且包络电容由离散电容器499(图4)提供。更具体地，键合线590的第一末端可以连接到导电键合垫459，且键合线590的第二末端可以连接到额外引线495的近侧末端。包络电容器499的第一端耦合到额外引线495的远侧末端，且电容器499的第二端耦合到PCB的接地参考点，放大器装置400耦合到所述接地参考点。
如先前所论述的，谐波终止电路471还连接在晶体管管芯441内的FET 630的第一导电端(例如，漏极)与接地参考(例如，到IPD组件483的底部表面上的导电层686)之间。在图5和图6的实施例中，谐波终止电路471包括并联电感元件572(例如，图1的并联电感元件172)和并联电容器574(例如，图1的并联电容174)的串联组合。并联电感元件572可以实施为一组键合线，其中键合线的第一末端连接到管芯441的输出端544(且因此连接到FET 630的第一导电端)，并且键合线的第二末端连接到暴露在IPD组件483的顶部表面处的导电键合垫573。为了不让图5看起来杂乱，仅圈出包括电感元件572的一组键合线中的两根键合线并用附图标记572对其进行标记。应理解，电感元件572包括耦合在输出端544与键合垫573之间的所有键合线。在IPD组件483内，键合垫573电连接到并联电容器574的第一端，且并联电容器574的第二端电连接(例如，使用基板通孔)到接地参考(例如，到IPD组件483的底部表面上的导电层686)。
根据实施例，谐波终止电路471的并联电容器574可以实施为与IPD组件483的IPD基板一体地形成的电容器。例如，并联电容器574可以实施为集成MIM电容器，其包括彼此对准且由积层结构684的电介质材料电分离的第一导电电极和第二导电电极(由积层结构684的导电层的图案化部分形成)。在实施例中，并联电容器574的第一电极(或端)电耦合到导电键合垫573，且并联电容器574的第二电极(或端)电耦合到导电凸缘(例如，使用基板通孔)。在更具体的实施例中，并联电容器574的第一电极是“直接连接”(如先前所定义)到键合垫573的。因为并联电容器574和键合垫573是“直接连接的”，且键合垫573也仅具有迹线电感，所以在实施例中，键合线572和并联电容器574还可以被视为“直接连接的”。在可替换实施例中，并联电容器574可以使用耦合到IPD组件483的顶部表面的离散电容器或使用另一类型的电容器来实施。
根据实施例，谐波终止电路471充当谐波频率(例如，装置400的操作基本频率的二次谐波)下的信号能量到接地的低阻抗路径。更具体地，选择用于并联电感572和并联电容574的分量值以使并联电感572和并联电容574的串联组合以二次谐波频率或接近二次谐波频率的频率谐振。例如，装置400的操作基本频率可以在约800兆赫兹(MHz)至约6.0吉兆赫(GHz)的范围内，且因此二次谐波频率(和电路471的谐振频率)可以在约1.6GHz至约12.0GHz的单位内。根据实施例，电感572的电感值可以在约20pH至约3nH之间的范围内，且电容器574的电容值可以在约1pF至约100pF之间的范围内，但这些部件的值也可以在这些范围之外。如上文结合图1所论述的，例如，在2.0GHz的操作基本频率(其二次谐波为4.0GHz)下，电感元件572的电感值可以为约120-140pH，且电容器574的电容值可以为约11-12pF。然而，设计的电感值和/或电容值可能会受用于实施电感元件552和572的键合线之间的互耦合影响。
更具体地，且根据实施例，与电感元件552和572相对应的键合线在物理上相对于彼此配置和布置，以在操作期间展现这些相邻的键合线组之间可预测的互耦合。更具体地，键合线线型(例如，每一组键合线552和572的高度和形状)和其与其它键合线的接近度在操作期间产生可预测的互耦合，从而使电感元件552和572在操作期间的有效电感值不同于当以隔离方式采集每一电感(即，所述电感不受来自其它电感的互电感的影响)时电感元件552和572的自电感值。例如，在2.0GHz的操作中心频率下，电感元件552与572之间的互耦合可以在约1pH至约150pH的范围内(例如，为约69pH)。
根据实施例，当与常规装置相比时，在包括谐波终止电路471的实施例的情况下，晶体管输出与输出阻抗匹配电路内的并联电容器之间提供的电感可能会明显减小。更具体地，在装置400的操作期间，在装置400的操作基本频率下，谐波终止电路471基本上相当于电容器，其中电容值大致相当于串联耦合的电感器/电容器572/574的有效电容。因为此并联电容和晶体管输出与接地参考之间的漏极-源极电容并联耦合，所以来自电感器/电容器572/574的组合的等效并联电容会有效地增加晶体管管芯441内的FET 630的漏极-源极电容。在一些实施例中，并联电容574的电容值有效地将其连接到的FET 630的漏极-源极电容增加至少10％。由于漏极-源极电容的此有效增加，当与常规电路相比较时，晶体管输出与输出阻抗匹配电路内的并联电容器(例如，电路451内的电容器556)之间的电感可能会减小。因此，尽管常规电路可能需要额外电感器以提供比由连接在晶体管管芯与输出阻抗匹配电路内的并联电容器之间的键合线所提供的电感更大的电感，但电路451中不包括此额外电感。相反，在电路451中，键合线552可以直接连接(如先前所定义)到并联电容556。
图4-6示出RF放大器装置的实施例，所述RF放大器装置包括耦合到基板(即，具有介入电隔离)的输入引线和输出引线，以及还耦合到输入引线与输出引线之间的基板的晶体管管芯。此类RF放大器装置可能特别适用于大功率放大。基于本文中的描述，本领域的技术人员将理解，还可以使用不同形式的封装或构造来实施各种实施例。例如，包括本发明主题的实施例的一个或多个放大路径可以耦合到例如PCB的基板、无引线类型的封装(例如，方形扁平无引线(QFN)封装)或另一类型的封装。在此类实施例中，可以使用导电焊盘或其它输入/输出(I/O)结构来实施放大路径的输入和输出。此类实施方案可能特别适用于较小功率放大系统，例如包括相对小功率的多尔蒂放大器，其中主放大路径和峰化放大路径(包括裸晶体管管芯、IPD、偏置电路等)、功率分配器、延迟和阻抗倒置元件、合路器以及其它部件可以耦合到基板。应理解，本发明主题的实施方案不限于所示实施例。
图7是根据各种示例实施例的用于制造封装RF功率放大器装置(例如，图4的装置400)的方法的流程图，所述封装RF功率放大器装置包括输入阻抗匹配电路和输出阻抗匹配电路、基带终止电路和谐波终止电路(例如，图2A-2F、4的电路200-205、410、411、430、431、450、451、460-463、470、471)的实施例。在框702-704，所述方法可以通过形成一个或多个IPD组件开始。更具体地，在框702，可以形成一个或多个输入IPD和输出IPD(例如，图4-6的IPD 480-483)。根据实施例，每一输入IPD(例如，IPD 480、481)可以包括阻抗匹配电路、基带终止电路和谐波终止电路的部件。根据实施例，每一输出IPD(例如，IPD 482、483)还可以包括阻抗匹配电路、基带终止电路和谐波终止电路的部件。例如，每一输出IPD可以包括一个或多个集成并联电容器(例如，图5、6的电容器556、566、574)、一个或多个包络电感元件(例如，图5、6的电感元件562)，以及一个或多个包络电阻器(例如，图5、6的电阻器564)。除了形成每一IPD的无源部件之外，形成每一IPD还包括形成各种导电特征(例如，导电层和导通孔)，所述导电特征促进每一电路的各种部件之间的电连接。例如，形成IPD还可以包括在每一IPD基板的表面处形成各种可接入的连接节点(例如，图4-6的节点459、573)。如先前所论述，连接节点可以包括导电键合垫，其可以接纳电感元件(例如，图5、6的键合线552、554、572)的附接。另外，在框704，与各种电路元件(例如，图5、6的旁路电容器578)相对应的离散部件可以耦合到暴露在每一IPD的表面处的导体以形成一个或多个IPD组件。
在框706，对于空气腔实施例，隔离结构(例如，图4的隔离结构408)耦合到装置基板(例如，凸缘406)。另外，一个或多个有源装置(例如，晶体管440、441)和IPD组件(例如，IPD组件480-483)耦合到通过隔离结构中的开口暴露的基板的顶部表面的部分。引线(例如，输入引线和输出引线402-405，以及额外引线492-495，如果包括的话)耦合到隔离结构的顶部表面。对于包覆模制(例如，包封)装置实施例，可以不包括隔离结构，且基板和引线可以形成引线框架的部分。
在框708，输入引线、晶体管、IPD组件和输出引线电耦合在一起。例如，可以使用各种装置部件与元件之间的键合线进行电连接，如先前所论述的。例如，一些键合线与输入匹配电路或输出匹配电路的电感部件(例如，图4-6的键合线552、554)和谐波终止电路的电感部件(例如，图4-6的键合线572)相对应。最后，在框710，将装置盖住(例如，用于空气腔封装)或包封(例如，使用用于包覆模制封装的模制化合物)。装置可以随后并入到较大电气系统(例如，多尔蒂放大器或其它类型的电气系统)中。
RF放大器和封装RF放大器装置的实施例各自包括具有晶体管管芯的放大路径，以及具有T型匹配电路拓扑的输出侧阻抗匹配电路。输出侧阻抗匹配电路包括连接在晶体管输出端与准RF冷点节点之间的第一电感元件(例如，第一键合线)，连接在所述准RF冷点节点与所述放大路径的输出之间的第二电感元件(例如，第二键合线)，以及连接在所述准RF冷点节点与接地参考节点之间的第一电容。所述RF放大器和装置还包括连接到所述准RF冷点节点的基带终止电路，所述基带终止电路包括串联耦合在所述准RF冷点节点与所述接地参考节点之间的包络电阻器、包络电感器和包络电容器。
前述具体实施方式本质上仅仅是说明性的，且并不意图限制主题的实施例或此类实施例的应用和使用。如本文中所使用，词语“示例性”意味着“充当例子、实例或说明”。本文中描述为“示例性”的任何实施方案不一定解释为比其它实施方案优选或有利。此外，不希望受到先前技术领域、背景技术或具体实施方式中呈现的任何所表达或暗示的理论的束缚。
本文中包含的各图中示出的连接线意图表示各种元件之间的示例性功能关系和/或物理耦合。应注意，许多可替换或额外的功能关系或物理连接可以存在于主题的实施例中。此外，本文中还可以仅出于参考的目的使用某些术语，且因此这些术语并不意图具有限制性，并且除非上下文明确地指示，否则指代结构的术语“第一”、“第二”和其它此类数值术语并不暗示顺序或次序。
如本文中所使用，“节点”意味着任何内部或外部参考点、连接点、接合点、信号线、导电元件等等，在“节点”处存在给定信号、逻辑电平、电压、数据模式、电流或量。此外，两个或更多个节点可以通过一个物理元件实现(并且尽管在公共节点处接收或输出，但是仍然可以对两个或更多个信号进行多路复用、调制或以其它方式区分)。
以上描述是指元件或节点或特征“连接”或“耦合”在一起。如本文中所使用，除非以其它方式明确地陈述，否则“连接”意味着一个元件直接接合到另一元件(或直接与另一元件通信)，且不必以机械方式。同样，除非以其它方式明确地陈述,否则“耦合”意指一个元件直接或间接接合到另一个元件(或直接或间接以电气或其它方式与另一个元件通信)，并且不必以机械方式。因此，虽然图中示出的示意图描绘元件的一个示例性布置，但是另外的介入元件、装置、特征或部件可以存在于所描绘主题的实施例中。
尽管先前具体实施方式中已呈现至少一个示例性实施例，但应了解，存在大量变化。还应了解，本文中所描述的示例性实施例并不意图以任何方式限制所要求主题的范围、适用性或配置。实际上，先前具体实施方式将向本领域的技术人员提供用于实施所描述的实施例的方便的指南。应理解，可以在不脱离权利要求书所限定的范围的情况下对元件的功能和布置作出各种改变，权利要求书所限定的范围包括在提交本专利申请时的已知等效物和可预见的等效物。

Claims (10)

1.一种具有第一放大路径的射频(RF)放大器，其特征在于，包括：
晶体管管芯，所述晶体管管芯具有晶体管和晶体管输出端；
输出侧阻抗匹配电路，所述输出侧阻抗匹配电路具有耦合在所述晶体管输出端与所述第一放大路径的输出之间的T型匹配电路拓扑，其中所述输出侧阻抗匹配电路包括：
第一电感元件，所述第一电感元件连接在所述晶体管输出端与准RF冷点节点之间，
第二电感元件，所述第二电感元件连接在所述准RF冷点节点与所述第一放大路径的所述输出之间，
第一电容，所述第一电容连接在所述准RF冷点节点与接地参考节点之间；以及
基带终止电路，所述基带终止电路连接到所述准RF冷点节点，其中所述基带终止电路包括多个部件，其中所述多个部件包括串联耦合在所述准RF冷点节点与所述接地参考节点之间的包络电阻器、包络电感器和包络电容器。
2.根据权利要求1所述的RF放大器，其特征在于：
所述第一电感元件包括第一多个键合线；并且
所述第二电感元件包括第二多个键合线。
3.根据权利要求1或2所述的RF放大器，其特征在于，另外包括：
输出侧谐波终止电路，所述输出侧谐波终止电路包括串联连接在所述晶体管输出端与所述接地参考节点之间的第三电感元件和第二电容，且所述输出侧谐波终止电路以所述RF放大器的操作基本频率的二次谐波频率谐振。
4.根据在前的任一项权利要求所述的RF放大器，其特征在于，所述晶体管为漏极-源极电容低于每瓦0.2皮法的氮化镓晶体管。
5.根据在前的任一项权利要求所述的RF放大器，其特征在于，所述RF放大器是多尔蒂功率放大器，所述RF放大器另外包括：
第二放大路径；
功率分配器，所述功率分配器具有被配置成接收RF信号的功率分配器输入、耦合到所述第一放大路径的输入的第一功率分配器输出以及耦合到所述第二放大路径的输入的第二功率分配器输出，其中所述功率分配器被配置成将所述RF信号分成通过所述第一功率分配器输出提供到所述第一放大路径的第一RF信号和通过所述第二功率分配器输出提供到所述第二放大路径的第二RF信号；以及
组合节点，所述组合节点被配置成接收和组合由所述第一放大路径和所述第二放大路径产生的放大后RF信号。
6.一种封装射频(RF)放大器装置，其特征在于，包括：
装置基板；
第一输入引线，所述第一输入引线耦合到所述装置基板；
第一输出引线，所述第一输出引线耦合到所述装置基板；
第一晶体管管芯，所述第一晶体管管芯耦合到所述装置基板，其中所述第一晶体管管芯包括第一晶体管、耦合到所述第一输入引线的晶体管输入端以及耦合到所述第一输出引线的晶体管输出端，并且其中所述第一晶体管的漏极-源极电容低于每瓦0.2皮法；
第一输出侧阻抗匹配电路，所述第一输出侧阻抗匹配电路具有耦合在所述第一晶体管输出端与所述第一输出引线之间的T型匹配电路拓扑，其中所述第一输出侧阻抗匹配电路包括：
第一电感元件，所述第一电感元件连接在所述晶体管输出端与第一准RF冷点节点之间，其中所述第一电感元件包括第一多个键合线，
第二电感元件，所述第二电感元件连接在所述第一准RF冷点节点与所述第一输出引线之间，其中所述第二电感元件包括第二多个键合线，
第一电容，所述第一电容连接在所述第一准RF冷点节点与接地参考节点之间；以及
第一基带终止电路，所述第一基带终止电路连接到所述第一准RF冷点节点，其中所述第一基带终止电路包括第一多个部件，其中所述第一多个部件包括串联耦合在所述第一准RF冷点节点与所述接地参考节点之间的第一包络电阻器、第一包络电感器和第一包络电容器。
7.根据权利要求6所述的封装RF放大器装置，其特征在于，所述晶体管是氮化镓晶体管。
8.根据权利要求6或7所述的封装RF放大器装置，其特征在于，另外包括：
集成无源装置，所述集成无源装置耦合到所述装置基板而处于所述第一晶体管管芯与所述第一输出引线之间，其中所述集成无源装置包括所述第一准RF冷点节点、所述第一电容、所述包络电阻器、所述包络电感器和所述包络电容器。
9.根据权利要求8所述的封装RF放大器装置，其特征在于，另外包括：
输出侧谐波终止电路，所述输出侧谐波终止电路包括串联连接在所述晶体管输出端与所述接地参考节点之间的第三电感元件和第二电容，其中所述第三电感元件包括第三多个键合线，且所述输出侧谐波终止电路以所述RF放大器的操作基本频率的二次谐波频率谐振。
10.一种制造RF放大器装置的方法，其特征在于，所述方法包括以下步骤：
将输入引线耦合到装置基板；
将输出引线耦合到所述装置基板；
将晶体管管芯耦合到所述装置基板而处于所述输入引线和所述输出引线之间，其中所述晶体管管芯包括晶体管和晶体管输出端，并且其中所述晶体管的漏极-源极电容低于每瓦0.2皮法；
将集成无源装置耦合到所述装置基板而处于所述晶体管管芯与所述输入引线之间，其中所述集成无源装置包括准RF冷点节点、接地参考节点、耦合在所述准RF冷点节点与接地节点之间的第一电容器以及基带终止电路，其中所述基带终止电路包括串联耦合在所述准RF冷点节点与所述接地参考节点之间的包络电阻器、包络电容器和包络电感器；以及
创建在所述晶体管输出端与所述输出引线之间具有T型匹配电路拓扑的输出侧阻抗匹配电路，其中所述T型匹配电路拓扑包括所述第一电容器，且所述输出侧阻抗匹配电路是通过将第一电感元件耦合在所述晶体管输出端与所述准RF冷点节点之间且将第二电感元件耦合在所述准RF冷点节点与所述输出引线之间而创建，其中所述第一电感元件包括第一多个键合线，其中所述第二电感元件包括第二多个键合线。
CN202011441349.0A 2019-12-10 2020-12-08 宽带功率晶体管装置和具有输出t型匹配和谐波终止电路的放大器以及其制造方法 Pending CN112953415A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP19306611.5 2019-12-10
EP19306611.5A EP3836391A1 (en) 2019-12-10 2019-12-10 Broadband power transistor devices and amplifiers with output t-match and harmonic termination circuits and methods of manufacture thereof

Publications (1)

Publication Number Publication Date
CN112953415A true CN112953415A (zh) 2021-06-11

Family

ID=69174255

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011441349.0A Pending CN112953415A (zh) 2019-12-10 2020-12-08 宽带功率晶体管装置和具有输出t型匹配和谐波终止电路的放大器以及其制造方法

Country Status (3)

Country Link
US (1) US11705872B2 (zh)
EP (1) EP3836391A1 (zh)
CN (1) CN112953415A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113839621A (zh) * 2021-11-26 2021-12-24 华南理工大学 Doherty功率放大器
CN116317987A (zh) * 2023-05-11 2023-06-23 南方科技大学 毫米波氮化镓功放输出匹配网络及其设计方法和芯片电路
CN116913903A (zh) * 2023-07-28 2023-10-20 河北博威集成电路有限公司 射频功率放大芯片及封装件

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11515847B2 (en) * 2020-09-16 2022-11-29 Nxp Usa, Inc. Power amplifiers and unmatched power amplifier devices with low baseband impedance terminations
US11929317B2 (en) * 2020-12-07 2024-03-12 Macom Technology Solutions Holdings, Inc. Capacitor networks for harmonic control in power devices
CN116938167B (zh) * 2023-07-28 2024-03-12 河北博威集成电路有限公司 射频功率放大器及射频功率放大芯片

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8076994B2 (en) * 2007-06-22 2011-12-13 Cree, Inc. RF power transistor packages with internal harmonic frequency reduction and methods of forming RF power transistor packages with internal harmonic frequency reduction
US8659359B2 (en) 2010-04-22 2014-02-25 Freescale Semiconductor, Inc. RF power transistor circuit
US9692363B2 (en) * 2015-10-21 2017-06-27 Nxp Usa, Inc. RF power transistors with video bandwidth circuits, and methods of manufacture thereof
US9979360B1 (en) * 2016-12-20 2018-05-22 Nxp Usa, Inc. Multi baseband termination components for RF power amplifier with enhanced video bandwidth
US10541653B2 (en) * 2018-05-18 2020-01-21 Nxp Usa, Inc. Broadband power transistor devices and amplifiers with input-side harmonic termination circuits and methods of manufacture
US10742178B2 (en) 2018-05-18 2020-08-11 Nxp Usa, Inc. Broadband power transistor devices and amplifiers and methods of manufacture thereof
US10784821B2 (en) 2018-12-19 2020-09-22 Nxp Usa, Inc. High power radio frequency amplifiers and methods of manufacture thereof
US10784822B2 (en) 2018-12-19 2020-09-22 Nxp Usa, Inc. High power radio frequency amplifiers and methods of manufacture thereof

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113839621A (zh) * 2021-11-26 2021-12-24 华南理工大学 Doherty功率放大器
CN113839621B (zh) * 2021-11-26 2022-04-01 华南理工大学 Doherty功率放大器
CN116317987A (zh) * 2023-05-11 2023-06-23 南方科技大学 毫米波氮化镓功放输出匹配网络及其设计方法和芯片电路
CN116317987B (zh) * 2023-05-11 2023-09-08 南方科技大学 毫米波氮化镓功放输出匹配网络及其设计方法和芯片电路
CN116913903A (zh) * 2023-07-28 2023-10-20 河北博威集成电路有限公司 射频功率放大芯片及封装件
CN116913903B (zh) * 2023-07-28 2024-03-12 河北博威集成电路有限公司 射频功率放大芯片及封装件

Also Published As

Publication number Publication date
EP3836391A1 (en) 2021-06-16
US11705872B2 (en) 2023-07-18
US20210175860A1 (en) 2021-06-10

Similar Documents

Publication Publication Date Title
US10541653B2 (en) Broadband power transistor devices and amplifiers with input-side harmonic termination circuits and methods of manufacture
US10742178B2 (en) Broadband power transistor devices and amplifiers and methods of manufacture thereof
US10742174B2 (en) Broadband power transistor devices and amplifiers with input-side harmonic termination circuits and methods of manufacture
US11223326B2 (en) Multiple-stage power amplifiers implemented with multiple semiconductor technologies
US9692363B2 (en) RF power transistors with video bandwidth circuits, and methods of manufacture thereof
CN108512514B (zh) 多级rf放大器装置
US11463055B2 (en) Amplifiers and manufacture method thereof
US9564861B2 (en) Broadband radio frequency power amplifiers, and methods of manufacture thereof
US11705872B2 (en) Broadband power transistor devices and amplifiers with output T-match and harmonic termination circuits and methods of manufacture thereof
US10250197B1 (en) Multiple-stage power amplifiers implemented with multiple semiconductor technologies
US11444586B2 (en) RF amplifiers with input-side fractional harmonic resonator circuits
CN112134533A (zh) 集成多路功率放大器
CN112953401A (zh) 集成多路径功率放大器
US11515847B2 (en) Power amplifiers and unmatched power amplifier devices with low baseband impedance terminations
US10951180B2 (en) RF power transistors with impedance matching circuits, and methods of manufacture thereof
US11277098B2 (en) Integrally-formed multiple-path power amplifier with on-die combining node structure
US11705870B2 (en) Integrally-formed splitter for multiple-path power amplifiers and methods of manufacture thereof
CN114614779A (zh) 具有输入侧谐波终端电路的功率晶体管装置和放大器
US20230079916A1 (en) T-match topology with baseband termination
US20240171132A1 (en) Power amplifier devices with in-package matching circuits that provide pseudo inverse class f operation

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination