CN108512514B - 多级rf放大器装置 - Google Patents

多级rf放大器装置 Download PDF

Info

Publication number
CN108512514B
CN108512514B CN201810164739.4A CN201810164739A CN108512514B CN 108512514 B CN108512514 B CN 108512514B CN 201810164739 A CN201810164739 A CN 201810164739A CN 108512514 B CN108512514 B CN 108512514B
Authority
CN
China
Prior art keywords
capacitor
coupled
transistor
current carrying
inductance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810164739.4A
Other languages
English (en)
Other versions
CN108512514A (zh
Inventor
闵胜基
玛格丽特·A·斯马诺夫斯基
亨利·安德烈·克里斯坦基
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP USA Inc
Original Assignee
NXP USA Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NXP USA Inc filed Critical NXP USA Inc
Publication of CN108512514A publication Critical patent/CN108512514A/zh
Application granted granted Critical
Publication of CN108512514B publication Critical patent/CN108512514B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0288—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers using a main and one or several auxiliary peaking amplifiers whereby the load is connected to the main amplifier using an impedance inverter, e.g. Doherty amplifiers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56—Modifications of input or output impedances, not otherwise provided for
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56—Modifications of input or output impedances, not otherwise provided for
    • H03F1/565—Modifications of input or output impedances, not otherwise provided for using inductive elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/195—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/213—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6611—Wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H01L2223/665—Bias feed arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H01L2223/6655—Matching arrangements, e.g. arrangement of inductive and capacitive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6672—High-frequency adaptations for passive devices for integrated passive components, e.g. semiconductor device with passive components only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/222—A circuit being added at the input of an amplifier to adapt the input impedance of the amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/318—A matching circuit being used as coupling element between two amplifying stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/387—A circuit being added at the output of an amplifier to adapt the output impedance of the amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/411—Indexing scheme relating to amplifiers the output amplifying stage of an amplifier comprising two power stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/42—Indexing scheme relating to amplifiers the input to the amplifier being made by capacitive coupling means
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/48—Indexing scheme relating to amplifiers the output of the amplifier being coupled out by a capacitor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/54—Two or more capacitor coupled amplifier stages in cascade

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Amplifiers (AREA)

Abstract

一种多级RF放大器和一种封装放大器装置包括驱动器晶体管和末级晶体管，所述晶体管各自具有控制端、第一载流端和第二载流端。所述末级晶体管的所述控制端电耦合到所述驱动器晶体管的所述第一载流端。所述放大器进一步包括耦合在所述驱动器晶体管的所述第一载流端与电压参考节点之间的级间电路。所述级间电路包括第一电感、第一电容器和第二电容器。所述第一电感和所述第一电容器串联耦合在所述第一载流端与所述电压参考节点之间，其中中间节点在所述第一电感与所述第一电容器之间。所述第二电容器具有电耦合到所述中间节点的第一端和电耦合到所述电压参考节点的第二端。

Description

多级RF放大器装置
技术领域
本文中所描述的主题的实施例大体上涉及封装半导体装置，且更具体地说，涉及封装射频(radio frequency；RF)放大器装置。
背景技术
新兴的无线网络已演进成支持和提供高频谱效率调制技术，例如与正交频分多路复用(orthogonal frequency division multiplexing；OFDM)组合的正交调制(quadrature modulation；QAM)。这些调制通信信号包括高峰值平均功率比(peak-to-average power ratio；PAPR)信号。此外，例如高级的长期演进(long-term evolutionadvanced；LTE-A)的下一代无线标准支持宽频谱分配和载波聚合(carrier aggregation；CA)技术以进一步扩展信号带宽。因此，在高功率放大器(power amplifier；PA)中使用宽带信号以较高数据速率而操作会需要高度线性且高效的信号传输。
为了以连续或不连续模式传输带内带间CA信号的成功放大，高线性度要求会保证增加PA的瞬时带宽(instantaneous bandwidth；IBW)。此外，当处于并发模式的宽带OFDM信号传输通过高功率PA时，可能会引起严重的电记忆效应(electrical memory effect)和互调失真(inter-modulation distortion；IMD)。这些失真会呈现对数字预失真(digitalpredistortion；DPD)线性化的限制。
在第五代(fifth generation；5G)系统中，传输器需要使用大规模多输入多输出(multiple-input multiple-output；MIMO)技术的频谱效率增强且需要大量的PA。此外，5GDPD系统需要高线性化能力和实施复杂度以优化PA的效率线性度。为了缩减DPD系统的功耗和大小，需要低复杂度的DPD解决方案。因此，还需要设计具有最小失真的高效率PA。
发明内容
根据本发明的第一方面，提供一种多级射频(RF)放大器，包括：
第一晶体管，所述第一晶体管具有第一控制端、第一载流端和第二载流端；
第二晶体管，所述第二晶体管具有第二控制端、第三载流端和第四载流端，其中所述第二控制端电耦合到所述第一晶体管的所述第一载流端；以及
级间电路，所述级间电路耦合在所述第一载流端与电压参考节点之间，其中所述级间电路包括第一电感、第一电容器和第二电容器，其中所述第一电感和所述第一电容器串联耦合在所述第一载流端与所述电压参考节点之间，其中中间节点在所述第一电感与所述第一电容器之间，且所述第二电容器具有电耦合到所述中间节点的第一端和电耦合到所述电压参考节点的第二端。
在一个或多个实施例中，所述第一和第二晶体管是第一半导体管芯的单片形成部分，且所述第二电容器形成与所述第一半导体管芯分离的离散装置的部分。
在一个或多个实施例中，所述放大器进一步包括：
第二电感，所述第二电感具有耦合到所述中间节点的第一端和耦合到所述第二电容器的所述第一端的第二端。
在一个或多个实施例中，所述第二电感包括一个或多个键合线。
在一个或多个实施例中，所述放大器进一步包括：
分流电路，所述分流电路耦合在所述第三载流端与所述电压参考节点之间，其中所述分流电路包括串联耦合的第二电感和第三电容器，其中第二中间节点在所述第二电感与所述第三电容器之间；以及
基带电路，所述基带电路包括第四电容器，所述第四电容器具有电耦合到所述第二中间节点的第一端和电耦合到所述电压参考节点的第二端。
在一个或多个实施例中，所述第一和第二晶体管是第一半导体管芯的单片形成部分，
所述第二电容器形成与所述第一半导体管芯分离的第一离散装置的部分，且
所述第四电容器形成与所述第一半导体管芯和所述第一离散装置分离的第二离散装置的部分。
在一个或多个实施例中，所述第一和第二晶体管形成单个第一半导体管芯的部分，且
所述第二和第三电容器形成与所述第一半导体管芯分离的第一离散装置的部分。
在一个或多个实施例中，所述放大器进一步包括：
第二电感，所述第二电感具有耦合到所述中间节点的第一端和耦合到所述第二电容器的所述第一端的第二端；以及
第三电感，所述第三电感具有耦合到所述第二晶体管的所述第三载流端的第一端和耦合到所述第三电容器的所述第一端的第二端。
在一个或多个实施例中，所述第二电感包括一个或多个第一键合线；
所述第三电感包括一个或多个第二键合线。
在一个或多个实施例中，所述第一电容器具有在1微微法到20微微法的范围内的电容值；且
所述第二电容器具有在1毫微法到20毫微法的范围内的电容值。
在一个或多个实施例中，所述第一和第二晶体管形成单个第一半导体管芯的部分，且所述第二电容器形成与所述第一半导体管芯分离的离散装置的部分；
所述第一电容器是与所述第一半导体管芯整体地形成的金属-绝缘体-金属电容器；且
所述第二电容器包括金属氧化物半导体电容器。
在一个或多个实施例中，所述放大器进一步包括：
级间匹配网络，所述级间匹配网络耦合在所述第一载流端与所述第二控制端之间。
根据本发明的第二方面，提供一种封装放大器装置，包括：
封装基板，所述封装基板具有顶部表面；
输入引线，所述输入引线耦合到所述封装基板；
第一晶体管，所述第一晶体管耦合到所述封装基板的所述顶部表面，其中所述第一晶体管具有第一控制端、第一载流端和第二载流端，且其中所述第一控制端耦合到所述输入引线；
第二晶体管，所述第二晶体管耦合到所述封装基板的所述顶部表面，其中所述第二晶体管具有第二控制端、第三载流端和第四载流端，且其中所述第二控制端电耦合到所述第一晶体管的所述第一载流端；以及
级间电路，所述级间电路耦合在所述第一载流端与电压参考节点之间，其中所述级间电路包括第一电感、第一电容器和第二电容器，其中所述第一电感和所述第一电容器串联耦合在所述第一载流端与所述电压参考节点之间，其中中间节点在所述第一电感与所述第一电容器之间，且所述第二电容器具有电耦合到所述中间节点的第一端和电耦合到所述电压参考节点的第二端。
在一个或多个实施例中，所述封装放大器装置进一步包括：
半导体管芯，所述半导体管芯耦合到所述封装基板的所述顶部表面，其中所述半导体管芯包括所述第一和第二晶体管以及暴露在所述半导体管芯的表面处的第一接触垫，其中所述第一接触垫电耦合到所述第一载流端和所述第二控制端；
离散装置，所述离散装置耦合到所述封装基板的所述顶部表面，其中所述离散装置包括所述第二电容器和暴露在所述第二装置的表面处的第二接触垫；以及
第二电感，所述第二电感具有耦合到所述第一接触垫的第一端和耦合到所述第二接触垫的第二端。
在一个或多个实施例中，所述第二电感包括一个或多个键合线，其中每个键合线具有耦合到所述第一接触垫的第一末端和耦合到所述第二接触垫的第二末端。
在一个或多个实施例中，所述封装放大器装置进一步包括：
分流电路，所述分流电路耦合在所述第三载流端与所述电压参考节点之间，其中所述分流电路包括串联耦合的第二电感和第三电容器，其中第二中间节点在所述第二电感与所述第三电容器之间；以及
第二基带电路，所述第二基带电路包括第四电容器，所述第四电容器具有电耦合到所述第二中间节点的第一端和电耦合到所述电压参考节点的第二端。
在一个或多个实施例中，所述封装放大器装置进一步包括：
半导体管芯，所述半导体管芯耦合到所述封装基板的所述顶部表面，其中所述半导体管芯包括所述第一和第二晶体管以及暴露在所述半导体管芯的表面处的第一和第二接触垫，其中所述第一接触垫电耦合到所述第一载流端和所述第二控制端，且其中所述第二接触垫电耦合到所述第三载流端；
离散装置，所述离散装置耦合到所述封装基板的所述顶部表面，其中所述离散装置包括所述第二电容器、所述第三电容器以及暴露在所述离散装置的表面处的第三和第四接触垫；
第二电感，所述第二电感具有耦合到所述第一接触垫的第一端和耦合到所述第三接触垫的第二端；以及
第三电感，所述第三电感具有耦合到所述第二接触垫的第一端和耦合到所述第四接触垫的第二端。
在一个或多个实施例中，所述第二电感包括一个或多个第一键合线；
所述第三电感包括一个或多个第二键合线。
在一个或多个实施例中，所述封装放大器装置进一步包括：
半导体管芯，所述半导体管芯耦合到所述封装基板的所述顶部表面，其中所述半导体管芯包括所述第一和第二晶体管以及暴露在所述半导体管芯的表面处的第一和第二接触垫，其中所述第一接触垫电耦合到所述第一载流端和所述第二控制端，且其中所述第二接触垫电耦合到所述第三载流端；
第一离散装置，所述第一离散装置耦合到所述封装基板的所述顶部表面，其中所述第一离散装置包括所述第二电容器和暴露在所述第一离散装置的表面处的第三接触垫；
第二离散装置，所述第二离散装置耦合到所述封装基板的所述顶部表面，其中所述第二离散装置包括所述第三电容器和暴露在所述第二离散装置的表面处的第四接触垫；
第二电感，所述第二电感具有耦合到所述第一接触垫的第一端和耦合到所述第三接触垫的第二端；以及
第三电感，所述第三电感具有耦合到所述第二接触垫的第一端和耦合到所述第四接触垫的第二端。
在一个或多个实施例中，所述第二电感包括一个或多个第一键合线；
所述第三电感包括一个或多个第二键合线。
本发明的这些和其它方面将根据下文中所描述的实施例显而易见，且参考这些实施例予以阐明。
附图说明
当结合以下各图进行考虑时，可通过参看详细描述和权利要求书而更完整地理解主题，图中的类似参考编号遍及各图是指相似元件。
图1是具有集成基带电路的两级功率放大器(PA)的实施例的示意图；
图2a和2b示出模拟结果，其分别示出两级PA实施例在第一级处和在第二级处的内部漏极阻抗；
图3是根据实施例的对称多赫蒂(Doherty)PA的描绘；
图4示出对称多赫蒂PA的实施例的测定S参数的图形；
图5示出在连续波信号下具有集成基带电路的多赫蒂PA的实施例的测定增益和效率对输出功率的图形；
图6包括常规的多赫蒂PA以及具有集成基带电路的多赫蒂PA的实施例的测定功率增益、总漏极效率和邻近信道泄漏比的图形；
图7a和7b分别包括在线性化之前和在线性化之后在2C长期演进(Long TermEvolution，LTE)信号和8C LTE信号下多赫蒂PA的实施例的测定功率谱密度的图形；
图8是根据实施例的RF放大器装置的示意图；
图9是根据实施例的多赫蒂PA的简化示意图；
图10是根据例子实施例的体现图8的电路的封装RF放大器装置的例子的俯视图；以及
图11是根据例子实施例的制造封装RF装置的方法的流程图。
具体实施方式
多赫蒂功率放大器(Doherty power amplifier；DPA)是一种用于放大高峰值平均功率比(PAPR)信号的最流行的解决方案。已引入了用于DPA的若干带宽扩展技术。然而，由于瞬时带宽(IBW)特性的限制，此类DPA已展现了窄带宽数字预失真(DPD)性能。为了扩展IBW，一些设计师已探究了PA的非线性度且缩减了记忆效应。基带阻抗可以是通过谨慎地设计匹配和偏置电路而缩减记忆效应的主要因素。
本发明主题的实施例包括高度线性、完全集成、高功率(例如，40瓦特(W))、多级PA和DPA(例如，用于4/5G通信系统)。为了扩展IBW，PA和DPA实施例包括线性度增强电路系统以最小化低频二阶项。通过使用DPD技术，DPA实施例已被示出为实现-58相对于载波的分贝数(decibels relative to the carrier；dBc)邻近信道泄漏比(ACLR)，其中在39分贝每毫瓦(decibels per milliwatt；dBm)平均输出功率下具有42％的总阵式效率，在2千兆赫(gigahertz；GHz)的中心频率下具有365兆赫(megahertz；MHz)IBW。下文描述了用于扩展IBW且改善非线性度的两级RFIC PA的实施例。此外，还论述了测定RF性能，且使用DPA实施例来论述DPD线性化以验证增强型IBW。
在先前三阶互调(third-order intermodulation；IM3)分析中，通过如方程式1中的泰勒级数(Taylor series)而描述漏极电流：
其中vg和vd是栅极和漏极信号电压，且Gm和Gd分别是一阶跨导和漏极电导。
假定非线性系统的非线性响应小于双频调激励，那么带内IM3项可生成包络信号，包络信号是二阶互调(second-order intermodulation；IM2)项，与方程式2中所计算的基本信号混合：
其中Z0是频率相依负载阻抗，ωc和Δω是载波频率和双频调间距，Vs是双频调信号中的每个频调的量值，且c0、c1和c2被定义为：
其中A是基频ωc处的线性增益，r是由于栅极-源极电容的极点，且*表示对应于负频率的复共轭。
此IM3失真很大程度上与记忆效应相关。此外，当双频调信号间距变得较宽时，其会对PA的线性度性能产生有决定性的影响。
记忆效应是由包络、基谐波或二次谐波电压造成。在两级PA中，第一和第二级晶体管的内部漏极处的阻抗的高量值和相位变化可造成处于不同调制频率的包络电压变化。这可能会在PA中引起显著的失真。根据实施例，可通过包括适当负载终端以便缩减记忆效应来缩减高基带阻抗。
图1示出两级RFIC PA 100(射频集成电路功率放大器)的实施例的示意图。在实施例中，在有源管芯区域中，驱动器晶体管的输入匹配以及在驱动器晶体管与末级晶体管之间的级间匹配网络集成在同一个管芯上。根据实施例，包括具有集成基带电路(integratedbaseband circuit；IBC)的新匹配拓扑，其可缩减或最小化驱动器晶体管和末级晶体管的漏极基带阻抗。
匹配拓扑的实施例包括分流电感(L)和电容(C)以潜在地以操作频率提供最佳负载阻抗。在实施例中，使用金属-绝缘体-金属(metal-insulator-metal；MIM)电容器来实施有源管芯中的分流电容器，其提供大约几微微法(pF)的电容值。为了进一步缩减基带阻抗，在单独管芯中使用键合线和相对大的电容器来实施IBC的实施例。图2描绘模拟结果，其分别示出两级PA实施例在第一级(图2(a))处和在第二级(图2(b))处的内部漏极阻抗。如所指示，在IBC的实施例中包括大约几毫微法(nF)的高密度电容器可遍及大于700兆赫(MHz)的宽频率范围提供基带阻抗和相位变化的显著缩减。因此，在PA中实施基带终端的实施例可改善IM3失真且扩展IBW而不会使RF性能降级。
图3示出40W对称DPA 800的实施例，其在由包覆模制塑料囊封的封装中包括横向扩散金属氧化物半导体LDMOS装置310。装置310安装到厚度为30密耳的印刷电路板(printed circuit board；PCB)320。
图4示出图3的装置310在使用28伏特(V)漏极电压进行操作时的小信号RF性能。相较于没有IBC的实施例的DPA性能，具有IBC的实施例的DPA性能可展示从1.7GHz到2.3GHz的具有高于30分贝(dB)功率增益的极端宽带增益。遍及频率范围，输入回波损耗大于10dB。
图5示出具有IBC的DPA的实施例在连续波(continuous wave；CW)信号的情况下从1.8GHz到2.2GHz的效率和增益对输出功率。遍及频率范围实现了从P3dB输出功率起的10dB补偿功率电平下的高于31dB功率增益、高于46.5dBm的P3dB输出功率，以及P3dB输出功率下从50％到56％和在6dB补偿下从45％到51％的总阵式漏极效率。
图6示出在39.3dBm的平均输出功率下具有IBC的DPA实施例的测定增益、效率、邻近信道泄漏比(ACLR)和功率增益，所述平均输出功率大致为使用具有5MHz带宽和9.9峰值平均功率比(PAPR)的单载波宽带码分多址(wideband code division multiple access；WCDMA)信号的从饱和输出功率起的8dB补偿功率电平。相较于没有IBC的DPA的性能，具有IBC的DPA实施例的测定性能展示介于41％与45％之间的总阵式效率、高于30dB的功率增益以及比1.8GHz到2.2GHz的-30dBc更佳的ACLR。
表I中概述了8dB补偿输出功率下的DPA的实施例的测定线性化性能：
表I.DPD线性化结果。
图7示出在线性化之前及之后的测定频谱。具有7.3dB的PAPR和总365MHz IBW的由图7(a)中的20MHz 2载波LTE信号以及图7(b)中的20MHz 6载波LTE信号、10MHz 1载波LTE信号和5MHz 1载波LTE信号组成的宽带信号用于激励。可针对双频带应用使用DPD系统来实现低于-50.1dBc的ACLR。DPA实施例通过较低记忆效应而展现365MHz宽带调制信号的极好的线性放大。相较于常规的DPA，LDMOS 2级DPA实施例可能能够使用365MHz信号且以高效率水平递送较高线性度。
40W 2级RFIC DPA的实施例展示了高度线性性能，其中额外宽IBW放大宽泛隔开的调制信号。集成基带阻抗电路可缩减记忆效应且改善线性度。DPA实施例可在39.3dBm输出功率下实现43.5％的总阵式效率，同时遍及365MHz IBW将ACLR限制为低于-50.1dBc。相较于常规的DPA，这可能是额外宽IBW信号的最高线性化性能。此外，DPA实施例可能是低复杂度的5G DPD系统的有吸引力的PA拓扑。
现在将结合图8到10来描述PA、DPA以及包括集成基带电路(IBC)的PA装置的物理实施方案的各个实施例。更具体地说，图8是根据实施例的具有多个IBC的RF功率放大器装置800的示意图。在实施例中，装置800包括输入引线802、输入阻抗匹配电路820(“输入匹配电路”)、驱动器晶体管812、级间阻抗匹配电路822(“级间匹配电路”)、末级晶体管814、多个IBC(包括高通分流电路830-833和包络频率终端电路850-853)，以及输出引线806。本质上，装置800形成放大器的部分，放大器被配置成增加输入到装置800的RF信号的功率。串联耦合的驱动器晶体管812和末级晶体管814一起提供两级放大器，其被配置成放大处于和接近于基本操作频率f0的RF信号。
尽管图8中未示出，但装置800还可包括偏置电路系统以将偏置电压提供到晶体管812、814中的一个或两个晶体管的栅极和/或晶体管812的漏极。当实施此类偏置电路系统时，串联去耦电容器(例如，电容器821、823)也可包括在装置800中。此外，在替代实施例中，装置800也可包括电耦合在末级晶体管814与输出引线806之间的输出阻抗匹配电路。举例来说，此类输出电路可被配置成将装置800的输出阻抗与可耦合到输出引线806的外部电路或组件(未示出)的输入阻抗匹配。更具体地说，此类输出电路可提供晶体管806与装置800被耦合到的负载(未示出)之间的阻抗匹配的部分。因此，此类输出电路可被认为是输出阻抗匹配电路(或输出阻抗“预匹配”电路，其中在PCB级别处执行阻抗匹配的剩余部分)。
输入引线802和输出引线806各自包括导体，导体被配置成使装置800能够与外部电路系统(未示出)电耦合。更具体地说，输入引线802和输出引线806物理上位于装置的封装的外部与内部之间。
根据实施例，晶体管812、814是装置800的主要有源组件，且晶体管812、814集成到单个半导体管芯上，如由虚线方框810所指示。驱动器晶体管812被配置成预放大通过输入引线802而接收的输入RF信号(即，将相对低的增益施加至输入RF信号)，且末级晶体管814被配置成进一步放大由驱动器晶体管812产生的经预放大的RF信号(即，将相对高的增益施加至经预放大的RF信号)。驱动器晶体管812包括控制端和两个导电端，其中导电端被可变传导率通道空间上和电分离。相似地，末级晶体管814也包括控制端和两个导电端。举例来说，晶体管812、814可以是场效应晶体管(field effect transistor；FET)(例如金属氧化物半导体FET(metal oxide semiconductor FET；MOSFET)或高电子迁移率晶体管(highelectron mobility transistor；HEMT))，它们中的每个晶体管包括栅极(控制端)、漏极(第一导电端)和源极(第二导电端)。替代地，晶体管812、814可以是双极结型晶体管(bipolar junction transistor；BJT)。因此，本文中对“栅极”、“漏极”和“源极”的参考并不意欲是限制性的，这是因为这些名称中的每个名称具有用于BJT实施方案的类似特征(例如，分别是基极、集电极和发射极)。
根据实施例，且在使用通常以非限制性方式应用于MOSFET的术语的情况下，驱动器晶体管812的栅极通过输入电路820而耦合到输入引线802，驱动器晶体管812的漏极通过级间匹配电路822而耦合到末级晶体管814的栅极，且驱动器晶体管812的源极耦合到接地(或另一电压参考)。末级晶体管814的漏极通过电感890(和/或输出匹配电路，未示出)而耦合到输出引线806，且末级晶体管814的源极耦合到接地(或另一电压参考)。通过提供到驱动器晶体管812的栅极的控制信号(例如，输入RF信号)的变化，可调制晶体管812的导电端之间的电流。相似地，通过提供到末级晶体管814的栅极的控制信号(例如，来自驱动器晶体管812的经预放大的RF信号)的变化，可调制晶体管814的导电端之间的电流。
输入匹配电路820被配置成将装置800的阻抗升高到较高(例如，中间或更高)阻抗水平(例如，在约2到约10欧姆或更高的范围内)。输入匹配电路820耦合在输入引线802与驱动器晶体管812的控制端(例如，栅极)之间。根据实施例，输入匹配电路820包括两个串联电感性元件(例如，两组键合线)和分流电容器，如所示出。第一电感性元件(例如，第一组键合线)耦合在输入引线802与分流电容器的第一端之间，且第二电感性元件(例如，第二组键合线)耦合在分流电容器的第一端与晶体管812的控制端之间。分流电容器的第二端耦合到接地(或另一电压参考)。串联电感性元件和分流电容器的组合充当低通滤波器。根据实施例，电感性元件的串联组合可具有在约50微微亨(pH)到约3毫微亨(nH)之间的范围内的值，且分流电容器可具有在约5微微法(pF)到约80pF之间的范围内的值。电感和电容也可低于或高于上文所给出的范围。另外，其它实施例可包括经不同配置的输入匹配电路820。
级间匹配电路822被配置成将晶体管812的输出阻抗(或漏极阻抗)与晶体管814的输入阻抗匹配。级间匹配电路822耦合在晶体管812的第一导电端(例如，漏极)与晶体管814的控制端(例如，栅极)之间。根据实施例，级间匹配电路822与输入匹配电路820被相似地配置，具有两个串联电感性元件(例如，两组键合线)和分流电容器。电感器和分流电容的电感和电容值可处于输入阻抗匹配电路820的对应组件的范围内，但它们也可更低或更高。另外，其它实施例可包括经不同配置的级间匹配电路822。
末级晶体管814的漏极通过额外电感性元件890而耦合到输出引线806，且末级晶体管814的源极耦合到接地(或另一电压参考)。
在实施例中，如上文所提到，装置800还包括呈高通分流电路830-833和包络频率终端电路850-853的形式的一个或多个集成基带电路(IBC)。如图8所示出，IBC可耦合到沿着输入和输出引线802、806之间的路径的许多节点中的任何节点。举例来说，第一IBC(包括电路830、850)耦合在驱动器晶体管812的栅极与接地(或另一电压参考)之间的输入处。第二IBC(包括电路831、851)耦合在驱动器晶体管812的漏极与接地(或另一电压参考)之间的级间区中。第三IBC(包括电路832、852)耦合在末级晶体管814的栅极与接地(或另一电压参考)之间的级间区中。最后，第四IBC(包括电路833、853)耦合在末级晶体管814的漏极与接地(或另一电压参考)之间的输出处。尽管装置800示出四个IBC，但其它装置实施例可包括耦合到输入和输出引线802、806之间的其它节点的更多或更少IBC和/或IBC。然而，根据若干实施例，至少一个IBC耦合到级间区中的至少一个节点(例如，上文所提到的第二和/或第三IBC，包括电路831、851和/或电路832、852)。
根据实施例，每个IBC包括高通分流电路830-833和包络频率终端电路850-853。在实施例中，每个高通分流电路830-833可包括分流L/C电路(即，串联耦合到接地的电感器和电容器)，其中电感和电容可与晶体管812、814集成到同一个管芯上(如由虚线方框810所指示)。根据实施例，每个高通分流电路830-833包括与电容器840、841、842、843(例如，MIM电容器)串联耦合的电感性元件834、835、836、837。电感性元件834-837的第一端分别耦合到驱动器晶体管812的栅极、驱动器晶体管812的漏极、末级晶体管814的栅极和末级晶体管814的漏极。电感性元件834-837的第二端各自耦合到电容器840-843中的一个电容器的第一端，其中中间节点854、855、856、857在所述元件之间。电容器840-843中的每个电容器的第二端各自耦合到接地(或另一电压参考)。根据实施例，每个分流电感器834-837可具有在约100pH到约5nH之间的范围内的值，且每个分流电容器840-843可具有在约10pF到约200pF之间的范围内的值，但这些组件也可具有在这些范围之外的值。
电感器834-837和电容器840-843的值可被选择使得在每个分流电感器834-837与分流电容器840-843之间的节点854-857处存在RF“冷点”，其中RF冷点表示在中心操作频率下电路中的高阻抗点。根据实施例，包络频率终端电路850、851、852、853耦合在每个RF冷点(或每个节点854-857)与接地(或另一电压参考)之间，且每个包络频率终端电路850-853被配置成提供用于装置800的包络频率的终端。在实施例中，每个节点854-857可包括暴露在集成电路的表面处的导电垫(例如，键合线垫)，晶体管812、814和分流电路830-833集成在所述集成电路内。
根据实施例，每个包络频率终端电路850-853包括串联耦合的以下各项：包络电感860、861、862、863；包络电阻器870、871、872、873；以及包络电容器880、881、882、883。在其它实施例中，可排除包络电阻器870-873，且每个包络频率终端电路850-853代替地可包括直接耦合到包络电容器880-883的包络电感860-863。
举例来说，每个包络电感860-863可被实施为将节点854-857(例如，键合线垫)耦合到包络电阻器870-873(或当排除包络电阻器870-873时耦合到包络电容器880-883)的一组键合线。在此类实施例中，每个包络电感860-863的电感值可在约400pH到约1.5nH之间的范围内，但电感也可更小或更大。
根据实施例，每个包络电容器880-883(以及在包括时的每个包络电阻器870-873)与其中实施晶体管812、814的管芯分离地被实施。换句话说，包络电容器880-883并未集成在晶体管管芯内，而是实施在单独管芯上(例如，被实施为一个或多个集成无源装置(integrated passive device；IPD))，或被实施为离散组件，如由位于虚线方框810外部的电容器880-883所指示。举例来说，且如下文将更详细地所阐释，RF放大器装置的实施例包括离散电容器880-883(例如，高值片状电容器、MOS电容器等等)、离散或集成电阻器870-873，和/或IPD组合件，以实施包络电容器880-883和包络电阻器870-873。在各个实施例中，每个包络电阻器870-873可具有在约0.1欧姆到约2欧姆之间的范围内的值，且每个包络电容器880-883可具有在约1毫微法(nF)到约40nF(或甚至达1微法(μF))之间的范围内，但这些组件也可具有在这些范围之外的值。
尽管装置电路820、822、830-833、850-853的晶体管812、813和各个元件被示出为单数组件，但描绘仅是出于说明和阐释简易的目的。本领域的技术人员基于本文中的描述应理解，各个装置电路820、822、830-833、850-853的晶体管820、822和/或某些元件各自可被实施为多个组件(例如，彼此并联或串联连接)。此外，尽管图8示出单路径装置(例如，包括单个输入引引线、输出引线、放大路径等等)的实施例，但其它实施例包括双路径装置(例如，包括两个输入引线、输出引线、放大路径等等，如图9、10所示出)，和/或多路径装置(例如，包括两个或多于两个输入引线、输出引线、放大路径等等)。另外，输入/输出引线的数目可能不与放大路径的数目相同(例如，对于一组给定输入/输出引线可存在并行地操作的多个放大器)。因此，下文对晶体管812、813以及装置电路820、822、830-833、850-853的各个元件的描述并不意欲将本发明主题的范围仅限于所示出的实施例。
本文中所示出和描述的实施例对应于两级放大器，其中驱动器晶体管和末级晶体管用于放大输入RF信号。本发明主题的实施例也可应用于多级(例如，三级和高阶)放大器中。尽管本文中未详细地论述多级放大器，但多级放大器的实施例包括在本发明主题的范围内。
图8的放大器装置800的实施例可被包括为多种类型的放大器的部分。举例来说，装置800的实施例的一个或多个实例化可实施在多赫蒂功率放大器(DPA)中，或实施在另一类型的放大器中。图9是根据实施例的DPA 900的简化示意图。更具体地说，DPA 900包括多个放大器路径904、906，其中所述放大器路径中的至少一个放大器路径包括耦合到放大器的级间部分中的一个或多个节点且还潜在地耦合到放大器的输入和/或输出侧处的其它节点的IBC 960-963、970-973的实施例。尽管图9中示出且本文中详细地描述双向DPA 900，但本领域的技术人员基于本文中的描述应理解，本发明主题的实施例可应用于具有多于两个平行放大路径的放大器(例如，具有载波放大器路径和多于一个峰化放大器路径的多赫蒂放大器)。
根据实施例，DPA 900包括输入节点901、输出节点903、RF放大器装置902、功率分配器970和功率合成器980。本质上，输入节点901处接收的RF输入信号被DPA 900放大且经由输出节点903而提供到负载905(例如，天线)。如下文将更详细地所描述，DPA 900是以多赫蒂放大器拓扑而配置。因此，RF放大器装置902包括多个放大器路径，其分别包括载波路径904和一个或多个峰化路径906。
功率分配器970耦合在输入节点901与到RF放大器装置902的输入端940、942之间。功率分配器970被配置成将节点901处接收的输入信号的输入功率划分成输入信号的多个部分，其中将输入信号的相应部分提供到输入端940、942。举例来说，功率分配器970的第一输出可耦合到对应于载波路径904的输入端940，且功率分配器970的第二输出可耦合到对应于峰化路径906的输入端942。功率分配器970可在放大器路径904、906当中相等地划分输入功率，使得向每个路径904、906提供大致一半的输入信号功率。替代地，功率分配器970可不相等地划分功率。
RF放大器装置902是离散封装电组件，其耦合到包括DPA 900的未包含在RF放大器装置902内的组件的PCB。因此，RF放大器装置902的输入和输出端940、942、950、952表示装置902与装置902外部的放大器组件之间的接口。那个接口更通常被称作DPA 900的“封装平面”。
在装置902内，载波和峰化路径904、906各自包括：输入阻抗匹配电路(INPUTMATCH)910、912；驱动器放大器级920、922；级间阻抗匹配电路(INTER-STAGE MATCH)930、932；以及串联耦合在输入端940、942与输出端950、952之间的最终放大器级921、923。此外，一个或多个IBC 960-963、970-973可沿着载波和峰化路径904、906中的任一个或两个路径而耦合。在特定实施例中，至少一个IBC(例如，IBC 960、962和/或IBC 971、972)耦合到驱动器和末级放大器920、921和/或922、923之间的节点。IBC 960-963、970-973可如先前结合图8所描述而配置。
阻抗匹配电路910、912、930、932中的一个、一些或全部阻抗匹配电路可被实现为低通阻抗匹配电路(例如，分流电容阻抗匹配电路拓扑)。在替代实施例中，阻抗匹配电路910、912、930、932中的一个、一些或全部阻抗匹配电路可被实现为高通阻抗匹配电路。
考虑到DPA 900是多赫蒂放大器，放大器级921被偏置成以AB类模式而操作，且放大器级923被偏置成以C类模式而操作。更具体地说，载波放大器级921的晶体管布置被偏置成提供介于180与360度之间的传导角。相反地，峰化放大器级923的晶体管布置被偏置成提供小于180度的传导角。根据各个实施例，放大器级920、921和922、923可能不对称(即，具有不同的大小)或对称(即，大体上相同的大小)。
在所示出的实施例中，多个放大器路径904、906包含在单个装置封装内，在所述单个装置封装中，输入和输出端940、942、950、952提供到装置902的外部电子连接性。更具体地说，输入和输出端940、942、950、952通常表示用于提供到RF放大器装置902的内部组件(例如，放大器路径904、906)的电连接的封装引线、引脚或其它物理接口。举例来说，参看稍后描述的实施例，输入端940、942可对应于输入引线1002(图10)，且输出端950、952可对应于输出引线1006(图10)。在替代实施例中，多个放大器路径904、906可包含在单独和相异的装置封装中。
功率合成器980耦合在RF放大器装置902的输出端950、952与输出节点903之间。功率合成器980包括两个输入、求和节点988和耦合到放大器输出903的输出。输出端950、952各自耦合到功率合成器980的输入，且因此耦合到求和节点988，求和节点988反应性地组合从放大器路径904、906接收的经放大的信号。
功率分配器970、RF放大器装置902和功率合成器980被设计使得沿着放大器路径904、906应用的总相移确保最终由相应放大器路径904、906提供到求和节点988的电流彼此大体上同相地被接收。因此，由求和节点988提供到输出节点903(和负载905)的电流表示由放大器路径904、906提供的电流的同相总和。
应理解，图9是出于阐释和描述简易目的的DPA 900的简化表示，且实际实施例可包括其它装置和组件以提供额外功能和特征，和/或DPA900可以是大得多的电系统的部分，这将被理解。因此，尽管图9描绘了电路元件和/或端之间的直接电连接，但替代实施例可采用介入电路元件和/或组件，同时以大体上相似的方式起作用。
图10是根据例子实施例的体现图1、8和9的电路的部分的封装RF放大器装置1000的例子的俯视图。更具体地说，装置1000的互连电组件和元件可部分地由图1、8和9的示意图建模。图10的装置1000包括输入和输出引线1002、1003、1006、1007之间的两个平行放大路径(例如，图1或8的电路系统的一个实例在引线1002和1006之间，且图1或8的电路系统的另一实例在引线1003和1007之间)。因此，图10的装置1000可形成DPA(例如，DPA 900，图9)或另一多路径放大器的部分。更具体地说，在实施例中，晶体管管芯1016可对应于载波放大器，且晶体管管芯1017可对应于峰化放大器。
装置1000包括：凸缘1001；输入引线1002、1003(例如，对应于输入引线802的两个实例或对应于输入940、942，图8、9)；输出引线1006、1007(例如，对应于输出引线806的两个实例或对应于输出950、952，图8、9)；隔离结构(未示出)；多个晶体管或放大器管芯1016、1017(例如，管芯810的两个实例，图8)；以及多个IBC(如下文将更详细地所描述)，以上全部可被封装在一起作为装置1000的部分。在图10的例子中，装置1000包括基本上并行地起作用的两个晶体管管芯1016、1017，但另一半导体装置也可包括一个晶体管管芯或多于两个晶体管管芯。
根据实施例，装置1000可结合在气腔封装中，在所述气腔封装中，晶体管管芯1016、1017、IBC和各个其它电路元件位于围封式气腔内。基本上，气腔是由凸缘1001、附接到凸缘1001的顶部表面的隔离结构(未示出)以及覆盖和接触隔离结构和引线1002、1003、1006、1007的罩盖(未示出)界限。在其它实施例中，装置可结合到包覆模制封装(即，有源装置区域内的电组件被囊封有不导电模塑料且引线1002、1003、1006、1007的部分也可被模塑料涵盖的封装)中。
凸缘1001包括刚性导电基板，其具有足以向装置1000的电组件和元件提供结构支撑的厚度。此外，凸缘1001可用作晶体管管芯1016、1017和安装在凸缘1001上的其它装置的散热器。凸缘1001具有顶部和底部表面(在图10中只可见到顶部表面)，以及对应于装置1000的周界的大体上矩形的周界。
凸缘1001是由导电材料形成，且可用于向装置1000提供接地参考。举例来说，各个组件和元件可具有电耦合到凸缘1001的端，且当将装置1000结合到较大电系统中时，可将凸缘1001电耦合到接地系统。凸缘1001的至少表面是由导电材料层形成，且凸缘1001的可能全部是由块体导电材料形成。替代地，凸缘1001可具有在其顶部表面下方的一个或多个不导电材料层。无论如何，凸缘1001都具有导电顶部表面。凸缘1001可更一般化地被称作具有导电表面的基板。
在气腔封装实施例中，隔离结构(未示出)附接到凸缘1001顶部表面。隔离结构是由刚性电绝缘材料(即，介电常数在约3.0到约30.0的范围内的材料，但可使用具有更高或更低介电常数的材料)形成，且具有顶部表面和相对的底部表面。如本文中所使用，术语“隔离结构”是指提供装置的导电特征之间(例如，引线1002、1003、1006、1007与凸缘1001之间)的电隔离的结构。举例来说，隔离结构可由无机材料(例如，例如氧化铝、氮化铝等等的陶瓷)和/或有机材料(例如，一种或多种聚合物或印刷电路板(PCB)材料)形成。
隔离结构的底部表面附接到凸缘1001的顶部表面，如上文所指示，且引线(例如，引线1002、1003、1006、1007)可使用环氧树脂(或其它粘合材料)、焊料、钎焊、烧结或其它附接构件)而耦合到隔离结构1008的顶部表面。
在实施例中，隔离结构具有框架形状，其包括大体上围封式的四边结构，具有中心开口，凸缘1001的顶部表面通过所述中心开口而暴露。隔离结构可具有大体上矩形形状，或隔离结构可具有另一形状(例如，环圈、椭圆形等等)。隔离结构可被形成为单个整体结构，或隔离结构可被形成为多个部件的组合。
输入和输出引线1002、1003、1006、1007在中心开口的相对侧上安装在隔离结构的顶部表面上，且因此输入和输出引线1002、1003、1006、1007高于凸缘1001的顶部表面，且与凸缘1001电隔离。举例来说，输入和输出引线1002、1003、1006、1007可焊接或以其它方式附接到隔离结构的顶部表面上的金属化物。通常，输入和输出引线1002、1003、1006、1007被定向成允许在输入和输出引线1002、1003、1006、1007与隔离结构的中心开口内的组件和元件之间附接键合线(例如，键合线1020、1021、1090、1091)。
晶体管管芯1016、1017、IBC的各个元件(例如，包括电容器(例如，电容器1080)和电阻器(例如，电阻器1070)的IPD 1050、1051、1053)以及其它组件(例如，输出IPD 1043、1044)安装在凸缘1001的顶部表面的大体上中心部分上，所述大体上中心部分通过隔离结构1008中的开口而暴露。如本文中所使用，“有源装置区域”对应于装置的部分，一个或多个有源装置(例如，晶体管管芯1016、1017)、IPD 1050-1053、1043、1044和/或其它电组件安装在所述部分上(例如，所述部分是凸缘1001的导电表面的通过隔离结构中的开口而暴露的部分)。举例来说，晶体管管芯1016、1017和IPD 1050-1053、1043、1044可使用导电环氧树脂、焊料、焊料凸点、烧结和/或共晶键合而耦合到凸缘1001。
晶体管管芯1016、1017可使用例如以下各项的各种类型的半导体基板予以实施：硅、绝缘体上硅(silicon-on-insulator；SOI)、蓝宝石上硅(silicon-on-sapphire；SOS)、砷化镓(GaAs)、氮化镓(GaN)、碳化硅上GaN、硅上GaN，或其它类型的基板材料。另外，晶体管管芯1016、1017内的晶体管中的每个晶体管可以是FET(例如金属氧化物半导体FET(MOSFET)、横向扩散MOSFET(LDMOS FET)、高电子迁移率晶体管(HEMT)等等)，所述晶体管包括栅极(控制端)、源极(第一导电端)和漏极(第二导电端)。替代地，晶体管中的每个晶体管可以是BJT。
每个晶体管管芯1016、1017包括至少两个串联连接晶体管1012-1014，它们中的每个晶体管具有控制端(例如，栅极)和两个导电端(例如，漏极和源极)。举例来说，在图10所描绘的实施例中，每个晶体管管芯1016、1017包括驱动器晶体管1012、1013(例如，晶体管920、922，图9)和末级晶体管1014、1015(例如，晶体管921、923，图9)。替代地，晶体管管芯可具有多于两个串联连接晶体管。此外，每个晶体管管芯1016、1017可包括集成输入匹配电路1010、1012(例如，电路910、912，图9)和级间匹配电路1030、1032(例如，电路930、932，图9)。如下文将更详细地所阐释，每个晶体管管芯1016、1017还包括暴露在每个管芯1016、1017的顶部表面处的导电垫1053、1054、1055、1056(对应于节点854、855，图8)，其被配置成用于键合线1060、1061(对应于电感860、861，图8)的附接。
在输入侧上，每个驱动器晶体管1012、1013的栅极通过输入匹配电路1010、1012、导电垫(未编号)和键合线1020、1021而电耦合到输入引线1002、1003。在每个晶体管管芯1012、1013内，输入匹配电路1010、1012电耦合到驱动器晶体管1012、1013的栅极，且驱动器晶体管1012、1013的漏极通过级间匹配电路1030、1032而电耦合到末级晶体管1014、1015的栅极。
在输出侧上，末级晶体管1014、1015的漏极通过键合线1090、1091(例如，电感性元件890，图8)而电耦合到输出引线1006、1007。在实施例中，每个晶体管1012、1013、1014、1015的另一导电端(例如，源极)电耦合到凸缘1001(例如，接地)。举例来说，每个晶体管1012、1013、1014、1015的源极可通过每个晶体管管芯1016、1017的半导体基板而电耦合到凸缘1001。
根据实施例，多个IBC(例如，IBC 960、961、963、970、971、973，图9)沿着每个放大路径而电耦合。更具体地说，沿着第一路径(例如，载波放大器路径)，第一IBC(例如，IBC960)耦合到输入垫1023与驱动器晶体管1012的栅极之间的输入匹配电路1010。第一IBC包括集成在管芯1016内的分流电路(例如，分流电路830，图8)，以及包络频率终端电路(例如，电路850，图8)。接触垫1053对应于集成分流电感器(例如，电感器834，图8)与集成分流电容器(例如，电容器840，图8)之间的节点(例如，节点854，图8)。包络频率终端电路包括呈键合线1060的形式的电感(例如，电感860，图8)，键合线1060连接在晶体管管芯1016上的接触垫1053与IPD 1050上的接触垫1081之间。IPD 1050包括串联耦合在接触垫1081与接地参考节点(例如，在IPD 1050的底部处)之间的包络电阻器1070(例如，电阻器870，图8)和包络电容器1080(例如，电容器880，图8)。在替代实施例中，可排除电阻器1070，且包络电容器1080可直接耦合在接触垫1081与接地参考节点之间。在实施例中，电容器1080可以相对大值(例如，高密度)片状电容器或具有足够高电容值的另一类型的离散电容器的形式予以实施。
同样沿着第一路径，第二IBC(例如，IBC 961或962，图9)耦合到驱动器晶体管1012的漏极与末级晶体管1014的栅极之间的级间匹配电路1030。第二IBC包括集成在管芯1016内的分流电路(例如，分流电路831或832，图8)，以及包络频率终端电路(例如，电路851或852，图8)。接触垫1054对应于集成分流电感器(例如，电感器835或836，图8)与集成分流电容器(例如，电容器841或842，图8)之间的节点(例如，节点855或856，图8)。包络频率终端电路包括呈键合线1061的形式的电感(例如，电感861或862，图8)，键合线1061连接在晶体管管芯1016上的接触垫1054与IPD 1051上的接触垫(未编号)之间。IPD 1051包括串联耦合在IPD接触垫与接地参考节点(例如，在IPD 1051的底部处)之间的包络电阻器(未编号)(例如，电阻器871或872，图8)和包络电容器(未编号)(例如，电容器881或882，图8)。在替代实施例中，可排除电阻器，且包络电容器可直接耦合在IPD接触垫与接地参考节点之间。如同IPD 1050，IPD 1051的电容器可以相对大值(例如，高密度)片状电容器或具有足够高电容值的另一类型的离散电容器的形式予以实施。
甚至进一步沿着第一路径，第三IBC(例如，IBC 963，图9)耦合在末级晶体管1014的漏极与接地(或另一电压参考)之间。第三IBC包括分流电路(例如，分流电路833，图8)和包络频率终端电路(例如，电路853，图8)。不同于先前所论述的分流电路，包括在第三IBC内的分流电路未集成在管芯1016内。代替地，分流电路是使用呈键合线1037的形式的电感(例如，电感837，图8)予以实施，键合线1037电连接在末级晶体管1014的漏极与IPD 1043的顶部表面处的接触垫1057之间。IPD 1043包括分流电容器(例如，电容器843，图8)，其具有耦合到接触垫1057的第一端和耦合到接地(例如，耦合到凸缘1001)的第二端。此外，接触垫1057对应于键合线1037(例如，电感器837，图8)与IPD 1043内的分流电容器(例如，电容器843，图8)之间的节点(例如，节点857，图8)。包络频率终端电路包括呈键合线1063的形式的电感(例如，电感863，图8)，键合线1063连接在IPD 1043上的接触垫1057与IPD 1053上的接触垫(未编号)之间。IPD 1053包括串联耦合在IPD接触垫与接地参考节点(例如，在IPD1053的底部处)之间的包络电阻器(未编号)(例如，电阻器873，图8)和包络电容器(未编号)(例如，电容器883，图8)。在替代实施例中，可排除电阻器，且包络电容器可直接耦合在IPD接触垫与接地参考节点之间。如同IPD 1050和1051，IPD 1053的电容器可以相对大值(例如，高密度)片状电容器或具有足够高电容值的另一类型的离散电容器的形式予以实施。
经相似配置的IBC(例如，IBC 970-973，图9)也沿着第二路径(例如，峰化放大器路径)而电耦合。如图10所示出，沿着第二路径而耦合的IBC可与沿着第一路径而耦合的IBC利用相同的IPD 1050-1053，包括利用包络频率终端电路中的一些相同组件。
在上述实施例中，分流电路包括集成在晶体管管芯内的电容器(例如，电容器840-843，图8)和与晶体管管芯分离的高值离散电容器(例如，电容器880-883，图8)两者。包括两种类型的电容器的动机的部分在于将高值电容器集成到晶体管管芯中时伴随的当前技术困难。上述实施例可被修改成随着技术进步而将单个高值电容器集成到晶体管管芯中(例如，使用沟槽电容器或其它技术)，因此将分流电路缩减为分流电感(例如，电感834-837，图8)与单个集成分流电容(例如，电容器840-843，但具有接近针对电容器880-883所陈述的值，图8)的串联。
图11是根据例子实施例的制造封装RF装置(例如，装置1000，图10)的方法的流程图。在框1102中，方法可通过形成装置的各个组件而开始，包括形成一个或多个晶体管管芯(例如，管芯1016、1017，图10)和形成一个或多个IPD(例如，IPD 1043、1044、1050、1051、1053，图10)。在各个实施例中，IPD包括形成IBC的部分(例如，对应于电容器880-883，图8)的高值分流电容器。
在框1104中，对于气腔实施例，将隔离结构耦合到装置基板(例如，凸缘1001，图10)。此外，将晶体管管芯(例如，管芯1016、1017，图10)和IPD(例如，IPD 1043、1044、1050、1051、1053，图10)耦合到基板的顶部表面的通过隔离结构(例如，有源装置区域)中的开口而暴露的部分。将引线(例如，输入和输出引线1002、1003、1006、1007，图10)耦合到隔离结构的顶部表面(例如，耦合到隔离结构的顶部表面上的金属化物)。对于包覆模制(例如，囊封)装置实施例，可排除隔离结构，且基板和引线可形成引线框架的部分。
在框1106中，将输入引线、晶体管管芯、IPD和输出引线电耦合在一起。如先前详细地所论述，可使用各个装置组件和元件之间的键合线进行电连接。最后，在框1108中，封盖(对于气腔实施例)或囊封(例如，对于包覆模制实施例使用模塑料)装置。接着可将装置结合到较大电系统中。
一种多级RF放大器的实施例包括：第一晶体管，第一晶体管具有第一控制端、第一载流端和第二载流端；以及第二晶体管，第二晶体管具有第二控制端、第三载流端和第四载流端，其中第二控制端电耦合到第一晶体管的第一载流端。放大器进一步包括级间电路，级间电路耦合在第一载流端与电压参考节点之间。级间电路包括第一电感、第一电容器和第二电容器。第一电感和第一电容器串联耦合在第一载流端与电压参考节点之间，其中中间节点在第一电感与第一电容器之间。第二电容器具有电耦合到中间节点的第一端和电耦合到电压参考节点的第二端。
一种封装放大器装置的实施例包括：封装基板，封装基板具有顶部表面；输入引线，输入引线耦合到封装基板；第一晶体管，第一晶体管耦合到封装基板的顶部表面；以及第二晶体管，第二晶体管耦合到封装基板的顶部表面。第一晶体管具有第一控制端、第一载流端和第二载流端，且第一控制端耦合到输入引线。第二晶体管具有第二控制端、第三载流端和第四载流端，且第二控制端电耦合到第一晶体管的第一载流端。封装放大器装置进一步包括级间电路，级间电路耦合在第一载流端与电压参考节点之间。级间电路包括第一电感、第一电容器和第二电容器。第一电感和第一电容器串联耦合在第一载流端与电压参考节点之间，其中中间节点在第一电感与第一电容器之间。第二电容器具有电耦合到中间节点的第一端和电耦合到电压参考节点的第二端。
前述具体实施方式本质上仅仅是说明性的，且并不意欲限制主题的实施例或此类实施例的应用和使用。如本文中所使用，词语“示例性”意指“充当例子、实例或说明”。本文中被描述为示例性的任何实施方案未必应被认作比其它实施方案优选或有利。此外，不希望受到先前技术领域、背景技术或具体实施方式中所呈现的任何所表达或暗示的理论的束缚。
本文中所包含的各图所示出的连接线意欲表示各个元件之间的示例性功能关系和/或物理耦合。应注意，许多替代或额外功能关系或物理连接可存在于主题的实施例中。此外，本文中还可仅出于参考的目的而使用某些术语，且因此这些术语并不意欲具有限制性，且除非上下文有清楚指示，否则提及结构的术语“第一”、“第二”和其它此类数值术语并不暗示顺序或次序。
如本文中所使用，“节点”意指任何内部或外部参考点、连接点、结、信号线、导电元件等等，在“节点”处存在给定信号、逻辑电平、电压、数据模式、电流或量。此外，两个或多于两个节点可由一个物理元件实现(且即使在共同节点处进行接收或输出，也可对两个或多于两个信号进行多路复用、调制或以其它方式区分)。
前述描述提及元件或节点或特征“连接”或“耦合”在一起。如本文中所使用，除非另有明确陈述，否则“连接”意味着一个元件直接接合到另一元件(或与另一元件直接通信)，且未必以机械方式。同样地，除非另有明确陈述，否则“耦合”意味着一个元件直接或间接接合到另一元件(或以电学或其它方式与另一元件直接或间接通信)，且未必以机械方式。因此，尽管各图所示出的示意图描绘元件的一个示例性布置，但额外的介入元件、装置、特征或组件可存在于所描绘的主题的实施例中。
虽然前述具体实施方式中已呈现了至少一个示例性实施例，但应了解，存在大量的变化。还应了解，本文中所描述的示例性实施例并不意欲以任何方式限制所要求的主题的范围、适用性或配置。实际上，前述具体实施方式将向本领域的技术人员提供用于实施所描述的实施例的方便的指南。应理解，可在不脱离权利要求书所限定的范围的情况下对元件的功能和布置作出各种改变，权利要求书所限定的范围包括在提交本专利申请时的已知的等效物和可预见的等效物。

Claims (8)

1.一种多级射频(RF)放大器，其特征在于，包括：
基板；
半导体管芯，所述半导体管芯耦合到所述基板的顶部表面，其中所述半导体管芯包括暴露在所述半导体管芯的表面处的接触垫；
第一晶体管，所述第一晶体管单片形成在所述半导体管芯中，所述第一晶体管具有第一控制端、第一载流端和第二载流端；
第二晶体管，所述第二晶体管单片形成在所述半导体管芯中，所述第二晶体管具有第二控制端、第三载流端和第四载流端，其中所述第二控制端电耦合到所述第一晶体管的所述第一载流端；以及
级间电路，所述级间电路耦合在所述第一载流端与电压参考节点之间，其中所述级间电路包括第一电感、第二电感、第一电容器和第二电容器，其中所述第一电感和所述第一电容器串联耦合在所述第一载流端与所述电压参考节点之间，所述接触垫对应于在所述第一电感与所述第一电容器之间的中间节点，所述第二电容器形成第一离散装置的部分，所述第二电感包括连接在所述接触垫与所述第二电容器的第一端之间的一个或多个键合线，所述第二电容器的第二端电耦合到所述电压参考节点，所述第二电容器具有在1毫微法到20毫微法的范围内的电容值，并且所述一个或多个键合线以及所述第二电容器被配置成减小所述第一晶体管的所述第一载流端处的基带阻抗。
2.根据权利要求1所述的放大器，其特征在于，进一步包括：
分流电路，所述分流电路耦合在所述第三载流端与所述电压参考节点之间，其中所述分流电路包括串联耦合的第三电感和第三电容器，其中第二中间节点在所述第二电感与所述第三电容器之间；以及
基带电路，所述基带电路包括第四电容器，所述第四电容器具有电耦合到所述第二中间节点的第一端和电耦合到所述电压参考节点的第二端。
3.根据权利要求2所述的放大器，其特征在于，
所述第四电容器形成与所述半导体管芯和所述第一离散装置分离的第二离散装置的部分。
4.根据权利要求2所述的放大器，其特征在于，
所述第二和第三电容器形成所述第一离散装置的部分。
5.根据权利要求2所述的放大器，其特征在于，进一步包括：
第四电感，所述第四电感具有耦合到所述第二中间节点的第一端和耦合到所述第四电容器的所述第一端的第二端。
6.根据权利要求1所述的放大器，其特征在于：
所述第一电容器具有在1微微法到20微微法的范围内的电容值。
7.根据权利要求1所述的放大器，其特征在于：
所述第一电容器是与所述半导体管芯整体地形成的金属-绝缘体-金属电容器；且
所述第二电容器包括金属氧化物半导体电容器。
8.根据权利要求1所述的放大器，其特征在于，进一步包括：
级间匹配网络，所述级间匹配网络耦合在所述第一载流端与所述第二控制端之间。
CN201810164739.4A 2017-02-27 2018-02-27 多级rf放大器装置 Active CN108512514B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/443,516 2017-02-27
US15/443,516 US10069462B1 (en) 2017-02-27 2017-02-27 Multiple-stage RF amplifier devices

Publications (2)

Publication Number Publication Date
CN108512514A CN108512514A (zh) 2018-09-07
CN108512514B true CN108512514B (zh) 2024-04-09

Family

ID=61022242

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810164739.4A Active CN108512514B (zh) 2017-02-27 2018-02-27 多级rf放大器装置

Country Status (3)

Country Link
US (1) US10069462B1 (zh)
EP (1) EP3367563A1 (zh)
CN (1) CN108512514B (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018197918A1 (en) 2017-04-24 2018-11-01 Macom Technology Solutions Holdings, Inc. Improved efficiency, symmetrical doherty power amplifier
US11050389B2 (en) 2017-04-24 2021-06-29 Macom Technology Solutions Holdings, Inc. Inverted Doherty power amplifier with large RF and instantaneous bandwidths
US10855235B2 (en) * 2017-12-27 2020-12-01 Murata Manufacturing Co., Ltd. Power amplifier circuit
JP7302925B2 (ja) * 2018-08-29 2023-07-04 住友電工デバイス・イノベーション株式会社 高周波増幅器
CN109474242A (zh) * 2018-09-26 2019-03-15 安徽矽芯微电子科技有限公司 一种毫米波低噪声放大器电路
US10566938B1 (en) 2018-12-11 2020-02-18 Nxp Usa, Inc. System and method for providing isolation of bias signal from RF signal in integrated circuit
US10742174B2 (en) * 2018-12-21 2020-08-11 Nxp Usa, Inc. Broadband power transistor devices and amplifiers with input-side harmonic termination circuits and methods of manufacture
EP3723282A1 (en) * 2019-04-12 2020-10-14 NXP USA, Inc. Power amplifier packages and systems incorporating design-flexible package platforms
CN110266275B (zh) * 2019-07-23 2024-05-14 杭州电子科技大学 一种连续逆F类和J类混合的宽带Doherty功率放大器
EP3836210A1 (en) * 2019-12-10 2021-06-16 NXP USA, Inc. Integrated multiple-path power amplifier
US11888448B2 (en) 2019-12-30 2024-01-30 Macom Technology Solutions Holdings, Inc. Low-load-modulation broadband amplifier
US11145579B1 (en) * 2020-09-11 2021-10-12 Navitas Semiconductor Limited Thermally enhanced electronic packages for GaN power integrated circuits
US20220190785A1 (en) * 2020-12-10 2022-06-16 Macom Technology Solutions Holdings, Inc. Hybrid power amplifier with gan-on-si and gan-on-sic circuits
CN113556091B (zh) * 2021-09-16 2021-12-07 中兴通讯股份有限公司 输出匹配模块、多尔蒂功率放大器

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1702959A (zh) * 2000-05-04 2005-11-30 特洛皮安公司 具有高功率附加效率的射频功率放大器
CN1909363A (zh) * 2005-07-26 2007-02-07 英飞凌科技股份公司 半导体功率器件和rf信号放大器
CN101478292A (zh) * 2008-11-25 2009-07-08 锐迪科微电子（上海）有限公司 射频功率放大器电路芯片
CN102594264A (zh) * 2012-02-22 2012-07-18 刘轶 射频功率放大器及其输入匹配电路
CN102835025A (zh) * 2009-12-08 2012-12-19 黑沙技术有限公司 低输出阻抗的rf放大器
CN106169913A (zh) * 2015-05-22 2016-11-30 飞思卡尔半导体公司 具有集成电流路径的射频放大器输出电路装置及其制造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6162697A (en) * 1998-10-13 2000-12-19 Institute Of Microelectronics High Q inductor realization for use in MMIC circuits
US20080231373A1 (en) 2007-03-20 2008-09-25 Hafizur Rahman Output Circuit
US8659359B2 (en) 2010-04-22 2014-02-25 Freescale Semiconductor, Inc. RF power transistor circuit
US8829999B2 (en) 2010-05-20 2014-09-09 Cree, Inc. Low noise amplifiers including group III nitride based high electron mobility transistors
EP3133735B1 (en) 2015-08-21 2020-06-17 NXP USA, Inc. Rf amplifier module and methods of manufacture thereof

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1702959A (zh) * 2000-05-04 2005-11-30 特洛皮安公司 具有高功率附加效率的射频功率放大器
CN1909363A (zh) * 2005-07-26 2007-02-07 英飞凌科技股份公司 半导体功率器件和rf信号放大器
CN101478292A (zh) * 2008-11-25 2009-07-08 锐迪科微电子（上海）有限公司 射频功率放大器电路芯片
CN102835025A (zh) * 2009-12-08 2012-12-19 黑沙技术有限公司 低输出阻抗的rf放大器
CN102594264A (zh) * 2012-02-22 2012-07-18 刘轶 射频功率放大器及其输入匹配电路
CN106169913A (zh) * 2015-05-22 2016-11-30 飞思卡尔半导体公司 具有集成电流路径的射频放大器输出电路装置及其制造方法

Also Published As

Publication number Publication date
CN108512514A (zh) 2018-09-07
US20180248521A1 (en) 2018-08-30
US10069462B1 (en) 2018-09-04
EP3367563A1 (en) 2018-08-29

Similar Documents

Publication Publication Date Title
CN108512514B (zh) 多级rf放大器装置
US10541653B2 (en) Broadband power transistor devices and amplifiers with input-side harmonic termination circuits and methods of manufacture
US10742178B2 (en) Broadband power transistor devices and amplifiers and methods of manufacture thereof
US11223326B2 (en) Multiple-stage power amplifiers implemented with multiple semiconductor technologies
US9531328B2 (en) Amplifiers with a short phase path, packaged RF devices for use therein, and methods of manufacture thereof
US11522499B2 (en) Integrated multiple-path power amplifier
US10630241B2 (en) Amplifier with integrated directional coupler
US11705872B2 (en) Broadband power transistor devices and amplifiers with output T-match and harmonic termination circuits and methods of manufacture thereof
US10742174B2 (en) Broadband power transistor devices and amplifiers with input-side harmonic termination circuits and methods of manufacture
US11018629B2 (en) Integrated multiple-path power amplifier
US11444586B2 (en) RF amplifiers with input-side fractional harmonic resonator circuits
US11515847B2 (en) Power amplifiers and unmatched power amplifier devices with low baseband impedance terminations
US20200186097A1 (en) Integrally-formed multiple-path power amplifier with on-die combining node structure
CN112928999A (zh) 一种放大器及其制造方法
US11705870B2 (en) Integrally-formed splitter for multiple-path power amplifiers and methods of manufacture thereof
US11223336B2 (en) Power amplifier integrated circuit with integrated shunt-l circuit at amplifier output
US20230079916A1 (en) T-match topology with baseband termination
US20220399856A1 (en) Doherty amplifiers and amplifier modules with shunt inductor and capacitor circuit for improved carrier harmonic loading

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant