CN106169913A - 具有集成电流路径的射频放大器输出电路装置及其制造方法 - Google Patents

具有集成电流路径的射频放大器输出电路装置及其制造方法 Download PDF

Info

Publication number
CN106169913A
CN106169913A CN201610305891.0A CN201610305891A CN106169913A CN 106169913 A CN106169913 A CN 106169913A CN 201610305891 A CN201610305891 A CN 201610305891A CN 106169913 A CN106169913 A CN 106169913A
Authority
CN
China
Prior art keywords
ceramic
electrode
conductor
capacitor
coupled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610305891.0A
Other languages
English (en)
Other versions
CN106169913B (zh
Inventor
米歇尔·沃茨
杰弗里·K·琼斯
朱宁
尤里·V·沃洛希纳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP USA Inc
Original Assignee
Freescale Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Freescale Semiconductor Inc filed Critical Freescale Semiconductor Inc
Publication of CN106169913A publication Critical patent/CN106169913A/zh
Application granted granted Critical
Publication of CN106169913B publication Critical patent/CN106169913B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56—Modifications of input or output impedances, not otherwise provided for
    • H03F1/565—Modifications of input or output impedances, not otherwise provided for using inductive elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56—Modifications of input or output impedances, not otherwise provided for
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/2804—Printed windings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/38—Multiple capacitors, i.e. structural combinations of fixed capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/38—Multiple capacitors, i.e. structural combinations of fixed capacitors
    • H01G4/385—Single unit multiple capacitors, e.g. dual capacitor in one coil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/195—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/213—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/38—Impedance-matching networks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/2804—Printed windings
    • H01F2027/2809—Printed windings on stacked layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/40—Structural combinations of fixed capacitors with other electric elements, the structure mainly consisting of a capacitor, e.g. RC combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6611—Wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H01L2223/6655—Matching arrangements, e.g. arrangement of inductive and capacitive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/4811—Connecting to a bonding area of the semiconductor or solid-state body located at the far end of the body with respect to the bonding area outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48195—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00015—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed as prior art
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/222—A circuit being added at the input of an amplifier to adapt the input impedance of the amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10015—Non-printed capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10022—Non-printed resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/1003—Non-printed inductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10166—Transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Nonlinear Science (AREA)
  • Amplifiers (AREA)
  • Microwave Amplifiers (AREA)

Abstract

装置包括多个陶瓷电容器和电流路径结构。第一陶瓷电容器包括在第一和第二电极之间的第一陶瓷材料。第二陶瓷电容器包括在第三和第四电极之间的第二陶瓷材料。所述第二陶瓷材料具有高于所述第一陶瓷材料的Q。所述电流路径结构包括定位在所述第一和第二陶瓷材料之间的横向导体，以及从所述横向导体的第一和第二端延伸到装置表面的第一和第二垂直导体。所述装置可耦合到封装射频放大器装置的基板，所述封装射频放大器装置还包括晶体管。举例来说，所述装置可形成耦合在所述晶体管的电流载送终端与所述射频放大器装置的输出导线之间的输出阻抗匹配电路的部分。

Description

具有集成电流路径的射频放大器输出电路装置及其制造方法
技术领域
本文中描述的标的物的实施例大体上涉及封装半导体装置，且更确切地说涉及包括阻抗匹配电路的封装射频(radio frequency，RF)半导体装置。
背景技术
大功率射频(radio frequency，RF)晶体管装置常用于射频通信基础设施放大器中。这些射频晶体管装置通常包括一个或多个输入导线、一个或多个输出导线、一个或多个晶体管、一个或多个偏置导线以及将导线耦合到晶体管的各种接合线。在一些情况下，输入和输出电路也可以包含在包含装置的晶体管的相同封装内。更确切地说，封装内输入电路(例如，包括输入阻抗匹配电路)可以耦合在装置的输入导线与晶体管的控制终端(例如，栅极)之间，并且封装内输出电路(例如，包括输出阻抗匹配电路)可以耦合在晶体管的导电终端(例如，漏极)与装置的输出导线之间。
瞬时信号带宽(Instantaneous signal bandwidth，ISBW)正变成射频通信基础设施放大器的主要需求，因此用于包括于此类放大器中的大功率射频晶体管装置。除阻抗匹配电路之外，射频装置的输出电路还可以包括基带去耦电路，该基带去耦电路被配置成提供低至封包频率的射频接地。一般而言，装置的ISBW受到低频谐振(low frequency resonance，LFR)的限制，该低频谐振由装置的偏置馈送与此种基带去耦电路的组件之间的交互引起。近年来，已经研发出具有在大约450兆赫(MHz)或更小的范围内的受限LFR的射频晶体管装置，该射频晶体管装置支持在大约150MHz或更小的范围内的ISBW。虽然这些装置足够用于一些应用程序，但是对较宽射频带宽放大器的需求不断增加。因此，需要大功率射频晶体管装置，该大功率射频晶体管装置包括能够有更高LFR和ISBW的输出电路，该大功率射频晶体管装置支持此类较宽射频带宽放大器。
发明内容
本发明提供一种一种装置，包括：
第一和第二平行相对表面；
第一和第二平行相对侧面，所述第一和第二平行相对侧面在所述第一和第二表面之间延伸；
第一陶瓷电容器，所述第一陶瓷电容器由第一堆叠形成，所述第一堆叠包括第一电极、第二电极和在所述第一和第二电极之间的至少一个第一陶瓷层，其中所述至少一个第一陶瓷层由具有第一品质因数的第一陶瓷材料形成，并且所述第一和第二电极与所述装置的所述第一和第二表面平行；
第二陶瓷电容器，所述第二陶瓷电容器由第二堆叠形成，所述第二堆叠包括第三电极、第四电极和在所述第三和第四电极之间的至少一个第二陶瓷层，其中所述至少一个第二陶瓷层由具有第二品质因数的第二陶瓷材料形成，其中所述第二品质因数高于所述第一品质因数，并且所述第三和第四电极与所述装置的所述第一和第二表面平行；以及
导电路径结构，所述导电路径结构包括：横向导体；接近于所述装置的所述第一侧面的第一垂直导体；以及接近于所述装置的所述第二侧面的第二垂直导体，其中所述横向导体与所述装置的所述第一和第二表面平行，并且定位在所述第一和第二陶瓷层之间，所述第一垂直导体从所述横向导体的第一端延伸到所述装置的所述第一表面，并且所述第二垂直导体从所述横向导体的第二端延伸到所述装置的所述第一表面。
附图说明
可结合以下图式考虑，通过参考具体实施方式和权利要求书获得标的物的较完整理解，图式中类似附图标记遍及各图指代相似元件。
图1是根据实例实施例的具有输入和输出电路的射频放大器的示意图；
图2是根据实例实施例的体现图1的电路的封装射频放大器装置的实例的俯视图；
图3是沿着线3-3截取的图2的射频放大器装置的截面侧视图；
图4是根据另一实例实施例的具有输入和输出电路的射频放大器的示意图；
图5是根据实例实施例的体现图4的电路的封装射频放大器装置的实例的俯视图；
图6是沿着线6-6截取的图5的射频放大器装置的截面侧视图；
图7是根据实例实施例的包括输出电路的多个电容器的多介电陶瓷装置的实例的俯视图；
图8是沿着线8-8截取的图7的多介电陶瓷装置的截面侧视图；
图9是沿着线9-9截取的图7的多介电陶瓷装置的截面侧视图；
图10是根据另一实例实施例的包括输出电路的多个电容器的多介电陶瓷装置的实例的俯视图；
图11是沿着线11-11截取的图10的多介电陶瓷装置的截面侧视图；
图12是根据实例实施例的制造具有多介电陶瓷装置的封装射频装置的方法的流程图；以及
图13是根据实施例的将用于不含电流路径结构的装置的跨越一系列频率的装置损耗与用于具有电流路径结构的装置的跨越一系列频率的装置损耗相比较的图表。
具体实施方式
常规的射频放大器装置包括：有源装置(例如，晶体管)；输入阻抗匹配电路，该输入阻抗匹配电路耦合在到射频放大器装置的输入端与到有源装置的输入端之间；以及输出电路(包括输出阻抗匹配电路)，该输出电路耦合在有源装置的输出端与射频放大器装置的输出端之间。本文中论述的射频放大器装置的实施例还包括输出电路中的基带去耦电路，该基带去耦电路被配置成提供低至封包频率的射频接地。这些射频放大器装置实施例包括输出电路组件，该输出电路组件可支持与使用常规组件可实现的射频带宽放大器相比较宽的射频带宽放大器，同时满足各种性能要求和其它标准。举例来说，假定低频谐振(low frequency resonance，LFR)与瞬时信号带宽(instantaneous signal bandwidth，ISBW)的比率为3∶1，实施例可实现以200兆赫(MHz)或高于ISBW的信号的传输，其对应于近似600MHz或更大的较低LFR。在其它情况下，取决于用于线性化的系统(例如，数字预失真(digital pre-distortion，DPD)系统)，LFR与ISBW的比率可以在2.4∶1到5∶1的范围内。
在各种实施例中，具有相对较大电容值的基带去耦电路用于实现增大的LFR(且因此实现增大的ISBW)，该基带去耦电路在本文中被称作封包电容或“Cenv”。根据实施例，Cenv被实施为具有高电容值的陶瓷电容器，该高电容值具有相对较小的形式因子。根据另一实施例，Cenv可以与输出电路的一个或多个其它陶瓷电容器耦合(例如，共同烧结)。在此种实施例中，Cenv包括相对低品质因数(Q)(例如，高介电常数)、陶瓷电容器的电极之间的陶瓷材料，并且其它陶瓷电容器包括该陶瓷电容器的电极之间的相对较高的Q(例如，低介电常数)的陶瓷材料。换句话说，基带去耦电路和输出阻抗匹配电路的电容器是在陶瓷装置(在本文中被称作“多介电陶瓷装置”)中实施的，该陶瓷装置包括：一个或多个第一电容器，该第一电容器在具有第一Q的介电材料中实施；以及一个或多个第二电容器，该第二电容器在具有不同Q的介电材料中实施。实施例还包括：封装射频晶体管装置，该封装射频晶体管包括此类多介电陶瓷装置；以及射频放大器，该射频放大器包括此类封装射频晶体管装置。
在常规的大功率射频晶体管装置中，晶体管和输出电路的组件安装在导电基本或凸缘上，并且晶体管与输出导线之间的正向电流穿过晶体管与输出导线之间的接合线载送。另一方面，反向电流在跨越导电基板的表面的相反方向上载送。在此配置中，涡电流在操作期间在正向电流载送接合线与反向电流载送基板表面之间的空间中发展。在这些涡电流通过位于正向与反向电流路径之间的低Q材料(例如，高介电常数材料)的装置中，装置可在载波频率下体验通过低Q材料的显著功率损耗。
为了克服此问题，发明性标的物的实施例包括包围低Q材料(例如，包括于Cenv中的介电材料)的电流路径结构，因此基本上减小或消除了穿过低Q材料的功率损耗。换句话说，电流路径结构基本上消除了装置的正向与返回电流路径之间的相对有损耗的低Q材料的存在。更确切地说，在一个实施例中，“反向电流路径结构”被配置成载送反向电流，并且“反向电流路径结构”物理地位于Cenv与正向电流路径之间。在另一实施例中，“正向电流路径结构”用于载送正向电流，并且“正向电流路径结构”物理地位于Cenv与反向电流路径之间。
如上文所指出，多介电陶瓷装置的实施例可以包括用于封包频率终端电路和输出阻抗匹配电路两者的电容器，其中用于每种类型的电路的电容器包括在电容器的相应电极之间的不同Q因数材料。根据另一实施例，多介电陶瓷装置包括位于电容器介电质之间的电流路径结构，其中电流路径结构包围Cenv的相对低Q材料。电流路径结构被配置成载送反向电流或正向电流，并且被配置成减少或消除穿过相对低Q材料的涡电流(以及因此减少或消除损失)。这允许相对较高的LFR(且因此允许相对较宽的ISBW)，同时减小来自正向路径与反向路径之间的涡电流的损失。
图1是射频放大器装置100的示意图。在实施例中，装置100包括输入导线102、输入阻抗匹配电路110、晶体管120、输出阻抗匹配电路130、封包频率终端电路150和输出导线104。输出阻抗匹配电路130和封包频率终端电路150可以共同地被称为“输出电路”。虽然晶体管120和输入阻抗匹配电路110和输出阻抗匹配电路130以及封包频率终端电路150的各种元件被示出为单个组件，但是描绘是仅出于易于说明的目的。本领域的技术人员将基于本文中的描述理解，晶体管120和/或输入阻抗匹配电路110和输出阻抗匹配电路130以及封包频率终端电路150的特定元件可以各自实施为多个组件(例如，彼此并联或串联连接的)，并且在其它图式中示出此类实施例的实例且稍后对其进行描述。举例来说，实施例可以包括单路径装置(例如，包括单个输入导线、输出导线、晶体管等)，双路径装置(例如，包括两个输入导线、输出导线、晶体管等)，和/或多路径装置(例如，包括两个或两个以上输入导线、输出导线、晶体管等)。另外，输入/输出导线的数目可能不同于晶体管的数目(例如，可具有用于给定组的输入/输出导线的并联操作的多个晶体管)。因此，晶体管120以及输入阻抗匹配电路110和输出阻抗匹配电路130和封包频率终端电路150的各种元件的以下描述并非意图将发明性标的物的范围仅限制为所说明的实施例。
输入导线102和输出导线104各自包括导体，该导体被配置成使得装置100能够与外部电路(未示出)电耦合。更确切地说，输入导线102和输出导线104物理地定位在装置封装的外部与内部之间。输入阻抗匹配电路110电耦合在输入导线102与晶体管120的第一终端之间，该输入阻抗匹配电路110还位于装置的内部中，并且输出阻抗匹配电路130和封包频率终端电路150电耦合在晶体管120的第二终端与输出导线104之间。
根据实施例，晶体管120是装置100的主要有源组件。晶体管120包括控制终端和两个导电终端，其中导电终端在空间上以及在电气上通过可变传导率信道分隔开。举例来说，晶体管120可以是场效应晶体管(field effect transistor，FET)(例如，金属氧化物半导体FET(metal oxidesemiconductor FET，MOSFET))或高电子迁移率晶体管(high electronmobility transistor，HEMT)，该晶体管中的每一个晶体管包括栅极(控制终端)、漏极(第一导电终端)和源极(第二导电终端)。可替换的是，晶体管120可以是双极结型晶体管(bipolar junction transistor，BJT)。因此，本文中参考“栅极”、“漏极”和“源极”是并不意图是限制性的，因为这些名称中的每一个名称具有针对BJT实施方案的类似特征(例如，对应地，基底、收集器和发射器)。根据实施例，并且以非限制性方式使用通常应用于MOSFET的命名法，晶体管120的栅极耦合到输入阻抗匹配电路110，晶体管120的漏极耦合到输出阻抗匹配电路130和封包频率终端电路150，并且晶体管120的源极耦合到地面(或另一电压参考)。通过提供到晶体管120的栅极的控制信号的变化，晶体管120的导电终端之间的电流可以得到调制。
输入阻抗匹配电路110被配置成将装置100的阻抗升高到更高(例如，中间或更高)阻抗电平(例如，在从大约2欧姆到大约10欧姆或更高的范围内)。这是有利的，因为这允许来自激励级的印刷电路板电平(PCB电平)匹配接口具有可以最少损失和变化在高体积制造中实现的阻抗(例如，“用户友好”匹配接口)。输入阻抗匹配电路110耦合在输入导线102与晶体管120的控制终端(例如，栅极)之间。根据实施例，输入阻抗匹配电路110是低通电路，该输入阻抗匹配电路110包括两个电感元件112、116(例如，两组接合线)和分流电容器114。第一电感元件112(例如，第一组接合线)耦合在输入导线102与电容器114的第一终端之间，并且第二电感元件116(例如，第二组接合线)耦合在电容器114的第一终端与晶体管120的控制终端之间。电容器114的第二终端耦合到地面(或另一电压参考)。电感元件112、116和分流电容器114的组合充当低通滤波器。根据实施例，电感元件112、116的串联组合可以具有在大约50微微亨(picohenry，pH)到大约3毫微亨(nanohenry，nH)之间的范围内的值，并且分流电容器114可以具有在大约2微微法拉(picofarad，pF)到大约100pF之间的范围内的值。
输出阻抗匹配电路130被配置成将装置100的输出阻抗与外部电路或组件(未示出)的输入阻抗匹配，该外部电路或组件可以耦合到输出导线104。输出阻抗匹配电路130耦合在晶体管120的第一导电终端(例如，漏极)与输出导线104之间。根据实施例，输出阻抗匹配电路130包括三个电感元件132、136、140(例如，三组接合线)和两个电容器134、138。在实施例中，输出阻抗匹配电路130包括高通匹配电路131(包括电感元件132和电容器134)以及低通匹配电路135(包括电感元件136、140和电容器138)。
在低通匹配电路135中，电感元件136、140(例如，第三和第四组接合线)串联耦合在晶体管120的第一导电终端(例如，漏极)与输出导线104之间，其中节点137在电感元件136、140之间，电感元件136、140在本文中也被称作“LLP1”和“LLP2”。电容器138具有耦合到节点137的第一终端和耦合到接地节点157的第二终端，该电容器138在本文中也被称作“CLP”，该接地节点157又可以耦合到地面(或耦合到另一电压参考)。电感元件136、140与电容器138的组合充当第一(低通)匹配级。根据实施例，电感元件136、140的串联组合可以具有在大约40pH到大约3nH之间的范围内的值，并且电容器138可以具有在大约2pF到大约80pF之间的范围内的值，然而这些组件也可以具有这些范围外的值。
在替代实施例中，电容器138可以由导体背衬的低阻抗传输线路替换，该导体背衬的低阻抗传输线路包括通过介电材料(例如，介电层1138，图11)分隔开的正向电流载送路径(例如，横向导体1132，图11)和接地平面(例如，导电层1157，图11)。因为在正向电流载送路径与接地平面之间将存在一些电容交互，所以此种导体背衬传输线路理论上可被称作电容器(或当介电材料是陶瓷时此种导体背衬传输线路理论上可被称作陶瓷电容器)。
在高通匹配电路131中，电感元件132(例如，第五组接合线)耦合在晶体管120的第一导电终端与电容器134的第一终端之间，该电感元件132也被称作“Lshunt”，该电容器134也被称作“Cshunt”。电容器134的第二终端耦合到接地节点157。电感元件132和电容器134的组合充当第二(高通)匹配级。根据实施例，电感元件132可以具有在大约80pH到大约3nH之间的范围内的值，并且电容器134可以具有在大约50pF到大约500pF之间的范围内的值，然而这些组件也可以具有这些范围外的值。
射频“冷点”存在于电感元件132与电容器134之间的节点151处，其中射频冷点表示到具有射频频率的信号的电路中的高阻抗点。在实施例中，封包频率终端电路150耦合在射频冷点(在节点151处)与接地节点157之间。通过在射频频率下呈现高阻抗，封包频率终端电路150用于改进由输出阻抗匹配电路130与偏置馈送之间的交互所引起的装置100的低频谐振。封包频率终端电路150实质上是从匹配的观点“不可见的”，因为其仅影响封包频率下的输出阻抗(即，封包频率终端电路150为装置100的封包频率提供终端)。
根据实施例，封包频率终端电路150包括串联耦合的电阻器152、电感154和电容器156。电阻器152的第一终端耦合到节点151(即，射频冷点)，该电阻器152在本文中被称作“封包电阻器”或“Renv”。在节点153处，封包电阻器152的第二终端耦合到电感154的第一终端，该电感154在本文中被称作“封包电感器”或“Lenv”。在节点155处，电感154的第二终端耦合到电容器156，该电容器156在本文中被称作“封包电容器”或“Cenv”。在实施例中，封包电容器156的第二终端耦合到接地节点157。封包电阻器152可以具有在大约0.1欧姆到大约2欧姆之间的范围内的值，封包电感154可以具有小于大约25-500pH的值，并且封包电容器156可以具有在大约5毫微法拉(nanofarad，nF)到大约1微法拉(microfarad，μF)之间的范围内的值，然而这些组件也可以具有这些范围外的值。虽然在图1中封包电感154被示出为包括单个集总元件，但是封包电感154实际上可以由一个或多个不同电感器(例如，电感器754、1054，图7、10)以及额外较小电感所组成，该额外较小电感与存在于射频冷点节点151与接地节点157之间的导电路径中的其它传导特征(例如，导电通孔和导电迹线的部分)相关联。
如稍后将更详细地描述，电容器134、138、156中的一些或全部电容器、封包电阻器152以及封包电感器154可以是上述多介电陶瓷装置(例如，多介电陶瓷装置700，图7)的整体形成部分，如通过包含这些组件的虚线框160所指示。多介电陶瓷装置最低限度可以包括两个电容器(例如，电容器134和156，或电容器156和138)，这两个电容器具有在其相应的电极之间的不同介电材料。包括第三电容器、电感器154和/或电阻器152会增加输出电路的组件的集成，其具有的潜在益处在于较小的装置大小、较低的装置成本和/或改进的装置性能。
图2是根据实例实施例的体现图1的电路的封装射频放大器装置200的实例的俯视图。更确切地说，装置200的互连电气组件和元件可以通过图1的示意图建模。为了促进理解，图2应该与图3同时查看，图3是沿着线3-3截取的图2的射频放大器装置200的截面侧视图。
装置200包括输入导线202(例如，输入导线102，图1)、输出导线204(例如，输出导线104，图1)、偏置导线205、凸缘206、隔离结构208以及电耦合在输入导线202与输出导线204之间的三个并联放大路径(即，电路100的三个并联示例，图1)。每个放大路径包括输入阻抗匹配电路210(例如，输入阻抗匹配电路110，图1)、晶体管220(例如，晶体管120，图1)、输出阻抗匹配电路230(例如，输出阻抗匹配电路130，图1)，以及封包频率终端电路250(例如，封包频率终端电路150，图1)。根据实施例，如将在下文更详细地描述，输出阻抗匹配电路230和封包频率终端电路250的部分在多介电陶瓷装置260中实施。
凸缘206包括刚性导电基板，该刚性导电基板具有足以为装置200的其它组件和元件提供结构支撑的厚度。另外，凸缘206可充当用于晶体管220和安装在凸缘206上的其它装置的散热器。凸缘206具有顶部和底部表面以及对应于装置200的周边的基本上矩形的周边。在图2中，通过隔离结构208中的开口仅凸缘206的顶部表面的中心部分是可见的。至少凸缘206的表面由导电材料的层形成，并且有可能所有的凸缘206由高传导材料形成。可替换的是，凸缘206可以具有在其顶部表面以下的一层或多层非导电材料。不管怎样，凸缘206具有导电顶部表面。当将装置200并入到较大电力系统中时，凸缘206可用于提供装置200的接地参考。
隔离结构208由刚性的电绝缘材料(即，具有在从大约3.0到大约10.0的范围内的介电常数的材料，然而可以使用具有更高或更低介电常数的材料)形成，并且具有顶部表面和相对的底部表面。如本文所使用，术语“隔离结构”是指提供装置的传导特征之间(例如，在导线202、204与凸缘206之间)的电隔离的结构。举例来说，隔离结构208可以由无机材料(例如，陶瓷，例如，氧化铝、氮化铝等等)和/或有机材料(例如，一种或多种聚合物或印刷电路板(printed circuit board，PCB)材料)形成。在隔离结构208包括PCB材料(例如，隔离结构208实质上包括单层或多层PCB)的实施例中，导电层(例如，铜层)可以包括在隔离结构的顶部表面和底部表面上。在另外的实施例中，隔离结构208的顶部表面上的导电层可以得到图案化和蚀刻以形成用于装置200的引线框架(包括导线202、204)，并且隔离结构208的底部表面上的导电层可以耦合到凸缘206。在其它实施例中，导电层可以从隔离结构208的顶部表面和/或底部表面除去。在此类实施例中，可以使用冶金连接或环氧树脂(或其它粘附材料)将导线(例如，导线202、204)耦合到隔离结构208，和/或可以使用冶金连接或环氧树脂(或其它粘附材料)将隔离结构208耦合到凸缘206。在再其它实施例中，隔离结构208可以在其附接有导线的顶部表面的部分处得到研磨。
在实施例中，隔离结构208具有框架形状，该隔离结构208包括具有中心开口的基本上包围的四边结构。如图2中所示，隔离结构208可以具有基本上矩形的形状，或者隔离结构208可以具有另一形状(例如，环圈、椭圆形等等)。隔离结构208可以形成为单个一体化结构，或者隔离结构208可以形成为多个部件的组合。举例来说，在替代实施例中，隔离结构208可以包括彼此接触或彼此空间分离的多个部分(例如，隔离结构208可以具有隔离输入导线202与凸缘206的一个部分，以及隔离输出导线204与凸缘206的另一部分)。另外，隔离结构208可以由均质材料形成，或者隔离结构208可以由多个层形成。
输入导线202和输出导线204以及偏置导线205安装在隔离结构208的顶部表面上，位于中心开口的相对侧上，并且因此输入导线202和输出导线204以及偏置导线205升高到凸缘206的顶部表面上方，并且与凸缘206电隔离。举例来说，导线202、204、205可以焊接或者以其它方式附接到隔离结构208的顶部表面上的敷金属(未示出)(例如，冶金连接)。一般而言，导线202、204、205经朝向以便允许接合线(例如，接合线212、240)附接在导线202、204、205与隔离结构208的中心开口内的组件和元件之间。
根据实施例，偏置导线205与棒状导体207电耦合在一起，该棒状导体207还耦合到隔离结构208的顶部表面。根据特定实施例，导体207包括隔离结构208的顶部表面上的敷金属。在实施例中，偏置导线205的近端耦合到导体207的相对端。接合线(未示出)电耦合在导体207与偏置点(例如，冷点节点151、251，图1、2)之间。
在封装后，偏置导线205从装置200延伸，使得该偏置导线205的远端暴露并且可以耦合到较大系统的PCB以接收偏置电压。因此，包括偏置导线205消除了对PCB本身上的偏置导线的需要。根据实施例，每个偏置导线205具有对应于λ/4的长度，然而每个偏置导线205也可以具有不同长度。包括偏置导线205作为装置200的一部分的优势在于偏置导线205消除了对四分之一波偏置馈送的需要，因为在偏置导线205离开装置封装时额外的较大值去耦合电容器可以连接在偏置导线205与地面之间。
另一实施例可以包括四导线装置，该四导线装置具有输入导线、输出导线和耦合到输入阻抗匹配电路的两个偏置导线。又另一个实施例包括六导线装置，该六导线装置具有输入导线、输出导线、耦合到输出阻抗匹配电路的两个偏置导线以及耦合到输入阻抗匹配电路的两个偏置导线。在再其它实施例中，仅单个偏置导线可以耦合到输入和/或输出阻抗匹配电路(例如，确切地说针对存在两个以上射频导线的实施例，例如，在双路径和多路径装置中)。
晶体管220和输入阻抗匹配电路210以及输出阻抗匹配电路230的各种元件214、260以及封包频率终端电路250安装在凸缘206的顶部表面的大体上中心部分上，该中心部分通过隔离结构208中的开口暴露。举例来说，晶体管220和输入阻抗匹配电路210以及输出阻抗匹配电路230的元件214、260以及封包频率终端电路250可以使用导电环氧树脂、焊料、焊料凸点、烧结和/或共熔接合耦合到凸缘206。如本文所使用，“有源装置区域”对应于安装一个或多个有源装置(例如，晶体管220)的装置的一部分(例如，通过隔离结构208中的开口暴露的凸缘206的导电表面的部分)。
每个晶体管220具有控制终端(例如，栅极)和两个导电终端(例如，漏极和源极)。每个晶体管220的控制终端通过输入阻抗匹配电路210(例如，输入阻抗匹配电路110，图1)耦合到输入导线202。另外，每个晶体管220的一个导电终端(例如，漏极)通过输出阻抗匹配电路230(例如，输出阻抗匹配电路130，图1)耦合到输出导线204，并且另一导电终端(例如，源极)耦合到凸缘206(例如，耦合到用于装置200的接地参考节点)。
在图2的装置200中，每个输入阻抗匹配电路210包括两个电感元件212、216(例如，电感元件112、116，图1)和电容器214(例如，电容器114，图1)。每个电感元件212、216由多个并联的紧密地间隔开的接合线组形成。举例来说，第一电感元件212(例如，电感元件112，图1)包括耦合在输入导线202与电容器214(例如，电容器114，图1)的第一终端之间的多个接合线，并且第二电感元件216(例如，电感元件116，图1)包括耦合在电容器214的第一终端与晶体管220的控制终端之间的多个接合线。电容器214的第二终端耦合到凸缘206(例如，耦合到接地)。电容器214可以是，例如，离散硅电容器(例如，由硅基板组成，该硅基板具有对应于第一终端的顶部表面以及对应于第二终端的底部表面)、离散陶瓷电容器或另一类型的电容器。接合线212、216在电容器214的顶部表面处附接到导电顶板。
在实施例中，在图2的装置200中，每个输出阻抗匹配电路230包括三个电感元件232、236、240(例如，Lshunt132、LLP1136和LLP2140，图1)以及两个电容器(例如，Cshunt134和CLP138，图1)，其中电容器形成多介电陶瓷装置260的部分。同样，每个电感元件232、236、240由多个并联的紧密地间隔开的接合线组形成。举例来说，分流电感元件232(例如，Lshunt132，图1)包括多个接合线，该多个接合线耦合在晶体管220的第一导电终端(例如，漏极)与多介电陶瓷装置260的顶部表面上的第一接合垫251(例如，对应于射频冷点节点151，图1)之间。第一接合垫251电耦合到多介电陶瓷装置260内的分流电容器(例如，Cshunt134，图1)。第一串联电感元件236(例如，LLP1136，图1)包括多个接合线，该多个接合线耦合在晶体管220的第一导电终端与多介电陶瓷装置260的顶部表面上的第二接合垫237(例如，对应于节点137，图1)之间。第二接合垫237电耦合到多介电陶瓷装置260内的低通匹配电容器(例如，CLP138，图1)。最后，第二串联电感元件240(例如，LLP2140，图1)耦合在第二接合垫237与输出导线204之间。多介电陶瓷装置260内的分流电容器和LP匹配电容器的第二终端耦合到凸缘206(例如，耦合到地面)。
根据实施例，装置200结合在空气腔封装中，在该空气腔封装中，晶体管220和各种阻抗匹配和封包频率终端元件位于封闭式空气腔312内。基本上，空气腔以凸缘206、隔离结构208和帽盖310为界，该帽盖310上覆隔离结构208和导线202、204并且接触该隔离结构208和该导线202、204。在其它实施例中，装置可并入到包覆模制封装(即，其中有源装置内的电气组件通过非导电模制化合物封装且其中导线202、204的部分也可以由模制化合物包围的封装)中。
在结合图1-3论述的实施例中，输出阻抗匹配电路130、230包括高通分流电路131和低通LP匹配电路135(例如，包括电感元件136、140或接合线236、240以及电容器138)。在替代实施例中，低通匹配电路135可以由不同配置的匹配电路替换。举例来说，图4是根据另一实例实施例的射频放大器400的示意图，该射频放大器400具有形成其输出阻抗匹配电路430的一部分的第二匹配电路435(例如，具有极高频谐振的低通匹配电路)。除了用匹配电路435替换低通匹配电路135以及用电感元件436替换电感元件136以外，射频放大器400可以大体类似于图1的放大器100，并且类似附图标记用于两个图式中以指示在两个实施例之间可以基本上相同的元件。
在装置400中，电感元件436或“Lseries”直接耦合在晶体管120的第一导电终端(例如，漏极)与输出导线104之间。另外，高通匹配电路435耦合在输出导线104与接地节点152之间，该高通匹配电路435包括与BB电容器438串联耦合的“接合背面”或“BB”电感元件440。更具体地说，LBB440耦合在输出导线104与节点437之间，并且CBB438耦合在节点437与接地节点157之间。根据实施例，Lseries436可以具有在大约50pH到大约3nH之间的范围内的值，LBB440可以具有在大约50pH到大约500pH之间的范围内的值，并且CBB438可以具有在大约2pF到大约50pF之间的范围内的值，然而这些组件也可以具有这些范围外的值。
电容器134、438、156中的一些或全部电容器、封包电阻器152和封包电感器154可以是上述多介电陶瓷装置(例如，多介电陶瓷装置700，图7)的整体形成部分，如通过包含这些组件的虚线框460所指示。多介电陶瓷装置最低限度可以包括两个电容器(例如，电容器134和156，或电容器156和438)，这两个电容器在其相应的电极之间具有不同介电材料。
图5是根据实例实施例的体现图4的电路的封装射频放大器装置500的实例的俯视图。更确切地说，装置500的互连电气组件和元件可以通过图4的示意图建模。为了促进理解，图5应该与图6同时查看，图6是沿着线6-6截取的图5的射频放大器装置500的截面侧视图。除了用低通匹配电路435替代低通匹配电路135以及用电感元件436替代电感元件136以外，封装射频放大器装置500可以大体类似于图2和图3的装置200，并且类似附图标记用于两个图式中以指示在两个实施例之间可以基本上相同的元件。
在实施例中，在图5的装置500中，每个输出阻抗匹配电路530包括三个电感元件232、536、540(例如，Lshunt132，Lseries436和LBB440，图4)和两个电容器(例如，Cshunt134和CBB438，图4)，其中电容器形成多介电陶瓷装置560(例如，多介电陶瓷装置460，图4)的部分。同样，每个电感元件232、536、540由多个并联的紧密地间隔开的接合线组形成。举例来说，分流电感元件232(例如，Lshunt132，图4)包括多个接合线，该多个接合线耦合在晶体管220的第一导电终端(例如，漏极)与第一接合垫251(例如，对应于射频冷点节点151，图4)之间，该第一接合垫251位于多介电陶瓷装置560的顶部表面上。第一接合垫251电耦合到多介电陶瓷装置560内的分流电容器(例如，Cshunt134，图4)。串联电感元件536(例如，Lseries436，图4)包括耦合在晶体管220的第一导电终端与输出导线204之间的多个接合线。接合背部电感元件540(例如，LBB440，图4)耦合在输出导线204与第二接合垫237(例如，对应于节点437，图4)之间，该第二接合垫237位于多介电陶瓷装置260的顶部表面上。第二接合垫437耦合电耦合到多介电陶瓷装置560内的接合背部电容器(例如，CBB438，图4)。多介电陶瓷装置560内的分流电容器和接合背部电容器的第二终端耦合到凸缘206(例如，耦合到地面)。
现在将详细地描述可以包括于上述射频放大器装置的输出电路中的多介电陶瓷装置的实施例。图7是根据实例实施例的多介电陶瓷装置700(例如，装置160、260、460、560，图1-5)的俯视图，该多介电陶瓷装置700适合用于封装射频放大器装置(例如，装置200、400，图2、4)中的输出电路(例如，输出阻抗匹配电路130、230、430、530和封包频率终端电路150、250，图1-5)中。为了促进理解，图7应该结合图8和图9查看，图8和图9示出分别沿着线8-8和9-9截取的多介电陶瓷装置700的截面侧视图。
多介电陶瓷装置700包括输出电路的若干无源组件，例如，由框160包围的组件(图1)，或由框460包围的组件(图4)。耦合到多陶瓷装置700的接合线732、736、740(图8)对应地类似于图1中的电感组件132、136、140，且对应地类似于图2中的接合线232、236、240。然而，本领域的技术人员基于本文中的描述将理解，接合线替代地可以通过实际上类似于图4和图5中的电感组件132、440和接合线232、540的方式耦合到多陶瓷装置700。因此，多陶瓷装置700可以用于任一电路配置中，然而一些组件的值可以基于电路配置而改变。
在所示出的实施例中，多介电陶瓷装置700包括第一分流电容器734(例如，Cshunt134，图1、4)、第二分流电容器738(例如，CLP138或Cbb438，图1、4)、封包电阻器752(例如，Renv152，图1、4)、封包电感器754(例如，Lenv154，图1、4)和封包电容器756(例如，Cenv156，图1、4)。在图7中，由电容组件和电感组件占据的水平区域由虚线框734、738、754、756指示。更具体地说，虚线框734、738、756指示用于电容器734、738、756的每个电极板的大致区域，并且虚线框754指示由电感器754的每个电感器层占据的大致区域。电极板和电感器层的截面布置在图8和9中是更明显的。稍后将更详细地描述每个无源组件的互连。
根据实施例，多介电陶瓷装置700具有基本上矩形的占用面积，其中第一侧面770、第二侧面771、第三侧面772和第四侧面773在第一相对表面802与第二相对表面804之间延伸(在本文中对应地被称作顶部表面和底部表面)。为了提供与装置700的组件的电连接，装置700包括暴露于顶部表面802处的一个或多个第一接触垫751(例如，对应于射频冷点节点151，图1、4)以及也暴露于顶部表面802处的一个或多个第二接触垫737(例如，对应于节点137、437，图1、4)。钝化层864可上覆于顶部表面802中的除接触垫751、737之外的部分。另外，导电层857(例如，对应于接地节点157，图1、4)耦合到装置700的底部表面804。接触垫751、737包括接合线着陆点，由“X”指示，接合线着陆点被配置成使得接合线(例如，接合线732、736、740)能够耦合到接触垫751、737。
另外，装置700包括多个无源组件，如上文所提及，无源组件电耦合在接触垫751、737与导电层857之间。根据实施例，无源组件形成为多个第一陶瓷层810-816、第二陶瓷层860-863以及导电层820-825、870-873的部分，该导电层820-825、870-873夹在陶瓷层810-816、860-863之间。在特定实施例中，陶瓷层810-816、860-863和导电层820-825、870-873使用相对低温过程一起共同烧结(例如，装置700是低温共烧陶瓷(low temperature co-fired，LTCC)装置)。因此，在实施例中，多介电陶瓷装置700是单片装置。
第一陶瓷层810-816包括第一陶瓷材料，该第一陶瓷材料具有第一介电常数和第一Q因数，并且第二陶瓷层860-863包括第二陶瓷材料，该第二陶瓷材料具有不同于第一介电常数和第一Q因数的第二介电常数和第二Q因数。介电常数和Q因数可以是电压和/或频率和/或温度相依的。根据实施例，第一介电材料是具有相对较高介电常数(例如，在大约300-2000范围内，例如大约1000)的相对有损材料(例如，低Q因数)，并且第二介电材料是具有相对较低介电常数(例如，在大约8到大约200范围内，例如大约80)的低损耗材料(例如，高Q因数)。举例来说，第一陶瓷层810-816可以包括相对低Q的高介电常数材料，例如，钛酸钡(BaTiO3)、弛豫铁电体、其它碱土钛酸盐，或其它相对较低Q材料。相反地，第二陶瓷层860-863可以包括相对高Q的低介电常数材料，例如，硝酸铝(AlN)、二氧化钛、硅酸镁，或其它相对较高Q材料。除上述材料之外，第一陶瓷层810-816和第二陶瓷层860-863可以包括各种添加剂，添加剂可能影响材料的电压和温度稳定性，和/或可能影响其它材料特征。
导电层820-825、830、857和870-873可以由多种金属和/或金属合金中的任何一种金属和/或金属合金形成。举例来说，导电层820-825、830、857和870-873可以由选自贵金属、钯、金、铂、银、镍、锡导线、合金或其组合的一种或多种材料以及其它适当的材料形成。理想地，导电层820-825、830、857和870-873由熔点高于在多介电陶瓷装置700的制造期间达到的烧结和/或熔结温度的材料形成(例如，在熔结或烧结之后产生连续导电膜的导电材料，并且该导电材料并不漫射到陶瓷介电质中或与陶瓷介电质发生反应)。根据实施例，导电通孔835、855、831、851、834、833电耦合导电层820-825、830、857和870-873的部分，因此提供装置700内的各种组件的互连。导电通孔835、855、831、851、834、833可以由来自导电层820-825、830、857和870-873的相同或不同材料形成。
现在将详细地论述每个无源组件，以及无源组件之间的互连的论述。根据实施例，第一分流电容器734(例如，Cshunt134，图1、4)是由导电层870-873、陶瓷层861-863和通孔835、834的部分形成的多层电容器。更具体地说，通过通孔834电耦合的导电层871和873的部分对应于电容器734的第一电极的板，并且通过通孔835电耦合的导电层870和872的部分对应于电容器734的第二电极的板。第一电极板和第二电极板是彼此交错的，其中陶瓷层861-863(或陶瓷材料865)的部分将第一电极的电极板与第二电极的电极板电分离。导电层871和873(或电容器734的第一电极板)可以通过通孔834电连接到彼此，并且导电层870和872(或电容器734的第二电极板)可以通过通孔835电连接到彼此，如图8和9中所示。换句话说，第一电极板和第二电极板在堆叠中交替，形成第一电极的交替电极的组与第一终端(例如，通孔834)耦合，并且形成第二电极的交替电极的组与第二终端(例如，通孔835)耦合。在替代实施例中，并非使用通孔835、834作为终端，导电层870-873中的一些或全部导电层可延伸到装置700的侧面770、771、773中的一个测量，并且耦合到侧面770、771、773(例如，沉积在侧面770、771、773上)且接触导电层870-873的边缘的导电材料可以在第一电极板与第二电极板之间提供电连接。因此，通孔835、834可以更一般而言被称作“垂直导体”，该术语涵盖使用除了通孔外的导电结构的实施例。
最上部导电层873的一部分充当接触垫751(例如，对应于射频冷点节点151，图1、4)。此接触垫751可以具有作为用于接合线732(例如，电感元件132或接合线232，图1-6)的连接点以及电容器734的第一电极的最上部电极板的双重功能。然而，在替代实施例中，接触垫751可以实施为不同元件(即，在替代实施例中，接触垫751可以不被定位成或配置成充当电极板)。通过任一方式，接触垫751电耦合到电容器734的第一电极(即，导电层871、873和通孔834的部分)。相反地，电容器734的第二电极(即，导电层870、872和通孔835的部分)通过通孔835、833电耦合到底部导电层857(例如，电耦合到接地节点157，图1、4)。虽然通孔835和833在图8和9中示出为是对齐的，但是通孔835和833替代地可以在垂直方向上彼此偏移。
如所示出，电容器734是多层电容器(即，其中至少一个电极采用与另一电极的电极板交错的多个电耦合电极板的形式实施的电容器)。在替代实施例中，电容器734可以包括与所示出的交错电极板相比更多或更少的交错电极板，或者仅用于每个电极的一个电极板。在任何情况下，电容器734可以被描述为陶瓷电容器，该陶瓷电容器由包括第一电极、第二电极以及在第一电极与第二电极之间的第一陶瓷材料865的堆叠形成。如先前所论述，第一陶瓷材料865(陶瓷层861-863由该第一陶瓷材料865形成)具有第一介电常数和第一品质因数。
现在参考第二分流电容器738(例如，CLP138或Cbb438，图1、4)。如在图7中最清楚地指示，分流电容器738被实施为彼此并联的六个电容器。在替代实施例中，分流电容器738可以使用单个电容器实施，或使用多于或少于六个并联和/或串联耦合的电容器实施。根据实施例，第二分流电容器738由导电层870和873以及陶瓷层861-863的部分形成。更具体地说，导电层873的一部分对应于电容器738的第一电极板，并且导电层870的一部分对应于电容器738的第二电极板。陶瓷层861-863(或陶瓷材料866)的部分将第一电极板和第二电极板电分离。
最上部导电层873的一部分对应于接触垫737(例如，对应于节点137、437，图1、4)。此接触垫737可以具有作为用于接合线736和/或740的连接点(例如，电感元件136、140、440或接合线236、240、540，图1-6)以及电容器738的第一电极的双重功能。然而，在替代实施例中，接触垫737可以实施为不同元件(即，在替代实施例中，接触垫737可不被定位成或被配置成充当电极板)。通过任一方式，接触垫737电耦合到电容器738的第一电极(例如，导电层873的一部分)。相反地，电容器738的第二电极(例如，导电层870的一部分)通过通孔831电耦合到底部导电层857(例如，电耦合到接地节点157，图1、4)。
如所示出，电容器738是双层电容器(即，其中每个电极采用单个电极板的形式实施的电容器)。在替代实施例中，电容器738可以实施为多层电容器(即，包括多个交错电极板)。在任何情况下，电容器738可以被描述为陶瓷电容器，该陶瓷电容器由包括第一电极、第二电极以及在第一电极与第二电极之间的陶瓷材料(例如，陶瓷材料866)的堆叠形成。根据实施例，陶瓷材料866与陶瓷材料865相同，该陶瓷材料866分离电容器734的电极。在替代实施例中，陶瓷材料866可以包括与陶瓷材料865不同的材料。
现在参考封包电容器756。根据实施例，封包电容器756(例如，Cenv156，图1、4)是由导电层820-825、陶瓷层811-815和通孔855、831、833的部分形成的多层电容器。更具体地说，通过通孔855电耦合的导电层821、823、825的部分对应于电容器756的第一电极的板，并且通过通孔831、833电耦合的导电层820、822、824的部分对应于电容器756的第二电极的板。第一电极板和第二电极板是彼此交错的，其中陶瓷层811-815(或陶瓷材料817)的部分将第一电极的电极板与第二电极的电极板电分离。导电层821、823、825(或电容器756的第一电极板)可以通过通孔855电连接到彼此，并且导电层820、822、824(或电容器756的第二电极板)可以通过通孔831、833电连接到彼此，如图8和9中所示。在替代实施例中，并非使用通孔855、831、833，导电层820-825中的一些或全部导电层可延伸到装置700的侧面770-774中的一个侧面，并且耦合到侧面770-774(例如，沉积在侧面770-774上)且接触导电层820-825的边缘的导电材料可以在第一电极板与第二电极板之间提供电连接。因此，通孔855、831、833可以更一般而言被称作“垂直导体”，该术语涵盖使用除了通孔外的导电结构的实施例。
如稍后将更详细地描述，电容器756的第一电极(即，导电层821、823、825的部分)通过封包电阻器752、封包电感器754和通孔855的串联组合电耦合到接触垫751。相反地，电容器756的第二电极(即，导电层820、822、824的部分)通过通孔831和833电耦合到底部导电层857(例如，电耦合到接地节点157，图1、4)。
如所示出，电容器756是多层电容器。在替代实施例中，电容器756可以包括与所示出的交错电极板相比更多或更少的交错电极板，或者仅用于每个电极的一个电极板。在任何情况下，电容器756可以被描述为陶瓷电容器，该陶瓷电容器由包括第一电极、第二电极以及在第一电极与第二电极之间的第二陶瓷材料817的堆叠形成。如先前所论述，第二陶瓷材料817(陶瓷层811-815由该第二陶瓷材料817形成)具有第二介电常数和第二品质因数，该第二介电常数和该第二品质因数不同于包括于电容器734、738中的第一陶瓷材料865、866的第一介电常数和第一品质因数。根据实施例，与陶瓷材料865、866相比陶瓷材料817具有显著较低的Q(并且可能具有较高的介电常数)。
如先前所论述，基带终端电路(例如，基带终端电路150，图1、4)的实施例包括封包电阻器752(例如，Renv152，图1、4)、封包电感器754(例如，Lenv154，图1、4)和封包电容器756(例如，Cenv156，图1、4)的串联组合。在图7-9的实施例中，封包电阻器752耦合到装置700的顶部表面802，并且电耦合在接触垫751(例如，射频冷点节点151，图1、4)与封包电感器754的第一终端753(例如，节点153，图1、4)之间。根据实施例，封包电阻器752是形成于装置700的表面802上的厚膜或薄膜电阻器。在替代实施例中，封包电阻器752可以是安装到表面802的离散组件。
如在图7中最清楚地指示，封包电感器754(例如，Lenv154，图1、4)被实施为彼此并联的两个电感器。在替代实施例中，封包电感器754可以使用单个电感器或使用两个以上并联和/或串联耦合的电感器实施。根据实施例，封包电感器754包括一个或多个多层电感器，每个由导电层870-873、陶瓷层861-863和通孔851、852、853的部分形成。更具体地说，导电层870-873通过通孔851-853电耦合，其方式为在封包电感器754的第一终端753(例如，节点153，图1、4)与封包电感器754的第二终端854之间形成波状或z字形路径。换句话说，封包电感器754由多个串联耦合的电感器区段形成，该电感器区段由通过陶瓷层861-863的陶瓷材料彼此分离的多个导电层870-873形成。封包电感器754的第二终端854通过通孔855电耦合到封包电容器756的第一电极。在替代实施例中，并非使用通孔851-853、855，导电层870-873中的一些或全部导电层可延伸到装置700的侧面770-774中的一个侧面，并且耦合到侧面770-774(例如，沉积在侧面770-774上)且接触导电层870-873的边缘的导电材料可以在形成封包电感器754的层870-873的部分之间提供电连接。
在所示出的实施例中，封包电感器754是多层电感器。在替代实施例中，封包电感器754可以是安装到表面802的离散组件，或者可以由多个接合线形成，该多个接合线与接触垫751(例如，射频冷点节点151，图1、4)和封包电容器756之间的封包电阻器752串联互连。另外，虽然图1、4和6-8将基带终端电路描绘为包括封包电阻器152、752、封包电感器154、754和封包电容器156、756的按以上顺序的串联组合，但是在替代实施例中，封包电阻器152、752、封包电感器154、754和封包电容器156、756可以按不同顺序串联耦合。另外，虽然图1和4将封包电阻器152、封包电感器154和封包电容器156描绘为单个集总组件，但是封包电阻器152、封包电感器154和封包电容器156中的任何一个可以实施为多个组件。
如参考图8最清楚地理解，正向电流(如由虚线880所指示)通过接合线736和740在装置700上载送。相反，反向电流(由虚线881所指示)通过也包括为装置700的一部分的反向电流路径结构载送。更具体地说，主要反向电流路径结构包括第一垂直导体(例如，采用通孔831的形式)、横向导体832和第二垂直导体(例如，采用通孔833的形式)。根据实施例，第一垂直导体定位成接近于装置700的侧面772，在操作期间反向电流881将首先冲击在该侧面772上(例如，最接近于输出导线204的装置700的侧面772，图2、3、5、6)。相反地，第二垂直导体定位成接近于装置700的相对侧面770(例如，最接近于晶体管220的装置700的侧面770，图2、3、5、6)。在提及第一和第二垂直导体相对于侧面770、772的位置时，术语“接近于”意味着在侧面770、772处、在侧面770、772上或在侧面770、772以下。在实施例中，在提及先前句子时“以下”意味着与侧面770、772的距离不超过侧面770、772之间的总距离的20％的距离。在另外的实施例中，“以下”意味着与侧面770、772的距离不超过侧面770、772之间的总距离的10％。
第一垂直导体从横向导体832的第一侧面(即，接近于装置700的侧面772的横向导体832的侧面)跨越陶瓷层810-816延伸到装置700的表面804，并且第一垂直导体电耦合到导电层857。如本文所使用，在各种实施例中，术语“延伸跨越”可意味着“延伸穿过”或“在其表面上延伸”。在所示出的实施例中，第一垂直导体包括通孔831，该通孔831还用于将电容器738和756的终端电耦合到导电层857。因此，通孔831和导电层857充当用于电容器738、756和横向导体832的公共节点(例如，接地节点157，图1、4)。在替代实施例中，第一垂直导体可以包括一个或多个导电结构，该一个或多个导电结构未耦合到电容器738、756，但是仍然从横向导体832的第一侧面延伸到表面804和导电层857。举例来说，除了通孔831外第一垂直导体可以包括电耦合到电容器738、756的一个或多个专用通孔。可替换的是，横向导体832可延伸到装置700的侧面772，并且第一垂直导体可以包括导电材料，该导电材料耦合到接触横向导体832的侧面772(例如，沉积在该侧面772上)，并且延伸到表面804和导电层857。虽然图7描述对应于第一垂直导体的六个通孔831，但是其它实施例可以包括更多或更少的通孔。
第二垂直导体从横向导体832的第二侧面(即，接近于装置700的侧面770的横向导体832的侧面)跨越陶瓷层810-816延伸到装置700的表面804，并且第二垂直导体电耦合到导电层857。在所示出的实施例中，第二垂直导体包括通孔833，该通孔还用于将电容器734和756的终端电耦合到导电层857。因此，通孔833和导电层857还充当用于电容器734、756和横向导体832的公共节点(例如，接地节点157，图1、4)。在替代实施例中，第二垂直导体可以包括一个或多个导电结构，该一个或多个导电结构未耦合到电容器734、756，但是仍然从横向导体832的第二侧面延伸到表面804和导电层857。举例来说，除了通孔833外第二垂直导体可以包括电耦合到电容器734、756的一个或多个专用通孔。可替换的是，横向导体832可延伸到装置700的侧面770，并且第二垂直导体可以包括导电材料，该导电材料耦合到接触横向导体832的侧面770(例如，沉积在该侧面770上)，并且延伸到表面804和导电层857。虽然图7描述对应于第二垂直导体的六个通孔833，但是其它实施例可以包括更多或更少的通孔。
横向导体832包括导电层830的一部分，该导电层830的一部分在第一和第二垂直导体(例如，通孔831和833)之间延伸并且电耦合到第一和第二垂直导体。实质上，横向导体832与电容器734、738和756的电极并联，并且在与第一和第二垂直导体正交的方向上延伸。根据实施例，横向导体832定位在分离电容器756和734的电极的陶瓷材料817、865之间。因此，横向导体832可被认为定位在电容器734(和/或738)与756之间。
根据实施例，由横向导体832占据的水平区域与由封包电容器756的电极占据的水平区域(例如，由虚线框756所指示的区域，图7)大致相同。举例来说，横向导体832可以是基本上跨越封包电容器756的电极的整个区域的导电层830的连续部分(例如，薄片)，不同之处在于空隙使得通孔855能够在封包电感器754与封包电容器756之间延伸而不会缩短到横向导体832和接地节点(例如，导电层857)。在替代实施例中，横向导体832可以包括在通孔831和833之间延伸且电耦合通孔831和833的多个导体。
如图8所示和以上描述所指示，反向电流路径结构(包括第一和第二垂直导体(例如，通孔831、833)和横向导体832)提供在表面804之间朝向装置700的侧面772、向上且跨越横向导体832的全长，并且下至表面804朝向装置700的侧面770的连续导电路径。换句话说，反向电流路径结构包围包括于Cenv756中的相对低Q陶瓷材料817的大部分(即，陶瓷层811-815的部分)。以又一种方式描述，在图8和9的实施例中，反向电流路径结构物理地定位于Cenv756与正向电流路径880之间(或在Cenv756与Cshunt734之间)。
在操作期间，反向电流881的重要部分可穿过反向电流路径结构行进，而非沿着装置700所附接到的基板的表面(例如，凸缘206，图2)行进。虽然涡电流仍然可以在反向电流路径881与正向电流路径880之间产生，但是那些涡电流将不会对相对有损的陶瓷材料817造成显著冲击，因此那些涡电流将不会通过陶瓷材料817诱发重大损耗。换句话说，反向电流路径结构基本上消除了在装置的正向路径880与由反向电流路径结构承载的返回电流路径881的部分之间的相对高损耗介电材料(例如，陶瓷材料817)的存在。
结合图7-9描述的实施例包括反向电流路径，反向电流881可穿过该反向电流路径行进，其中反向电流路径结构被配置成绕过Cenv756的相对有损陶瓷材料817的大部分或全部。在另一实施例中，多介电陶瓷装置包括正向电流路径结构，该正向电流路径结构被配置成载送正向电流。类似于先前描述的实施例，正向电流路径结构物理地定位在Cenv与反向电流路径之间，并且正向电流路径结构被配置成绕过绕过Cenv的相对有损陶瓷材料的大部分或全部。在下文中结合图10和11更详细地描述了此类实施例。
图10是根据另一实例实施例的多介电陶瓷装置1000(例如，装置160、260、460、560，图1-5)的俯视图，该多介电陶瓷装置1000适合用于封装射频放大器装置(例如，装置200、400，图2、4)中的输出电路(例如，输出阻抗匹配电路130、230、430、530和封包频率终端电路150、250，图1-5)中。为了促进理解，图10应该结合图11查看，图11示出沿着线11-11截取的多介电陶瓷装置1000的截面侧视图。
多介电陶瓷装置1000包括输出电路的若干无源组件，例如，由框160包围的组件(图1)或由框460包围的组件(图4)。耦合到多陶瓷装置1000的接合线1032、1036、1040(图11)对应地类似于图1的电感组件132、136、140，且对应地类似于图2的接合线232、236、240。然而，本领域的技术人员将基于本文中的描述理解，接合线替代地可以实际上类似于图4和5的电感组件132、440和接合线232、540的方式耦合到多陶瓷装置1000。因此，多陶瓷装置1000可以用于任一电路配置中，然而一些组件的值可以基于电路配置而改变。
在所示出的实施例中，多介电陶瓷装置1000包括第一分流电容器1034(例如，Cshunt134，图1、4)、第二分流电容器1038(例如，CLP138或Cbb438，图1、4)、封包电阻器1052(例如，Renv152，图1、4)、封包电感器1054(例如，Lenv154，图1、4)和封包电容器1056(例如，Cenv156，图1、4)。在图10中，由电容和电感组件占据的水平区域由虚线框1034、1038、1054、1056指示。更具体地说，虚线框1034、1038、1056指示用于电容器1034、1038、1056的每个电极板的大致区域，并且虚线框1054指示由电感器1054的每个电感器层占据的大致区域。电极板和电感器层的截面布置在图11中是更明显的。稍后将更详细地描述每个无源组件的互连。
根据实施例，多介电陶瓷装置1000具有基本上矩形的占用面积，其中第一侧面1070、第二侧面1071、第三侧面1072和第四侧面1073在第一相对表面1102与第二相对表面1104之间延伸(在本文中对应地被称作顶部表面和底部表面)。为了提供与装置1000的组件的电连接，装置1000包括一个或多个第一接触垫1051(例如，对应于射频冷点节点151，图1、4)、一个或多个第二接触垫1037(例如，对应于节点137、437，图1、4)，以及一个或多个第三接触垫1030，其中的每一个接触垫暴露于顶部表面1102处。钝化层1164可上覆于顶部表面1102中的除接触垫1051、1037、1030之外的部分。另外，导电层1157(例如，对应于接地节点157，图1、4)耦合到装置1000的底部表面1104。接触垫1051、1037、1030包括接合线着陆点，由“X”指示，接合线着陆点被配置成使得接合线(例如，接合线1032、1040、1036，对应地)能够耦合到接触垫1051、1037、1030。
另外，装置1000包括多个无源组件，如上文所提及，该多个无源组件电耦合在接触垫1051、1037与导电层1157之间。根据实施例，无源组件形成为多个第一陶瓷层1110-1116、第二陶瓷层1160-1163、第三陶瓷层1138以及导电层1120-1125、1130、1170-1173的部分，该导电层1120-1125、1130、1170-1173夹在陶瓷层1110-1116、1160-1163、1138之间。在特定实施例中，陶瓷层1110-1116、1160-1163、1138和导电层1120-1125、1130、1170-1173使用相对低温过程一起共同烧结(例如，装置1000是单片LTCC装置)。
第一陶瓷层1110-1116包括第一陶瓷材料，该第一陶瓷材料具有第一介电常数和第一Q因数，第二陶瓷层1160-1163包括第二陶瓷材料，该第二陶瓷材料具有不同于第一介电常数和第一Q因数的第二介电常数和第二Q因数，并且第三陶瓷层1138包括第三陶瓷材料，该第三陶瓷材料具有第三介电常数和第三Q因数。根据实施例，第二陶瓷层1160-1163和第三陶瓷层1138包括相同陶瓷材料(即，第二陶瓷材料和第三陶瓷材料是相同的)，然而它们同样可以包括不同陶瓷材料。介电常数和Q因数可以是电压和/或频率和/或温度相依的。根据实施例，第一介电材料是具有相对较高介电常数(例如，在大约300-2000范围内，例如大约1000)的相对有损材料(例如，低Q因数)，并且第二介电材料和第三介电材料是具有相对较低介电常数(例如，在大约10到大约200范围内，例如大约110)的较低损耗材料(例如，高Q因数)。举例来说，第一陶瓷层1110-1116可以包括相对低Q的高介电常数材料，例如，钛酸钡(BaTiO3)、弛豫铁电体、其它碱土钛酸盐，或其它相对低Q的材料。相反地，第二陶瓷层1160-1163和第三陶瓷层1138可以包括相对高Q的低介电常数材料，例如，AlN、二氧化钛、硅酸镁，或其它相对高Q的材料。除上述材料之外，第一陶瓷层1110-1116、第二陶瓷层1160-1163和第三陶瓷层1138可以包括各种添加剂，该添加剂可能影响材料的电压和温度稳定性，和/或可能影响其它材料特征。
导电层1120-1125、1130、1157和1170-1173可以由多种金属和/或金属合金中的任何一种金属和/或金属合金形成。举例来说，导电层1120-1125、1130、1157和1170-1173可以由选自贵金属、钯、金、铂、银、镍、锡导线、合金或其组合的一种或多种材料以及其它适当的材料形成。根据实施例，导电通孔1131、1133-1135和1151-1155电耦合导电层1120-1125、1130、1157和1170-1173的部分，因此提供装置1000内的各种组件的互连。
现在将详细地论述每个无源组件，以及无源组件之间的互连的论述。根据实施例，第一分流电容器1034(例如，Cshunt134，图1、4)是由导电层1170-1173、陶瓷层1161-1163和通孔1134、1135的部分形成的多层电容器。更具体地说，通过通孔1134电耦合的导电层1171和1173的部分对应于电容器1034的第一电极的板，并且通过通孔1135电耦合的导电层1170和1172的部分对应于电容器1034的第二电极的板。第一电极板和第二电极板彼此交错，其中陶瓷层1161-1163(或陶瓷材料1165)的部分将第一电极的电极板与第二电极的电极板电分离。导电层1171和1173(或电容器1034的第一电极板)可以通过通孔1134电连接到彼此，并且导电层1170和1172(或电容器1034的第二电极板)可以通过通孔1135电连接到彼此，如图11中所示。在替代实施例中，并非使用通孔1134、1135，导电层1170-1173中的一些或全部可延伸到装置1000的侧面1070、1071、1073中的一个侧面，并且耦合到侧面1070、1071、1073(例如，沉积在侧面1070、1071、1073上)并且与导电层1170-1173的边缘接触的导电材料可以在第一电极板与第二电极板之间提供电连接。因此，通孔1134、1135。
最上部导电层1173的一部分充当接触垫1051(例如，对应于射频冷点节点151，图1、4)。此接触垫1051可以具有作为用于接合线1032(例如，电感元件132或接合线232，图1-6)的连接点以及电容器1034的第一电极的最上部电极板的双重功能。然而，在替代实施例中，接触垫1051可以实施为不同元件(即，在替代实施例中，接触垫1051可以不被定位成或配置成充当电极板)。通过任一方式，接触垫1051电耦合到电容器1034的第一电极(即，导电层1171、1173和通孔1134的部分)。相反地，电容器1034的第二电极(即，导电层1170、1172和通孔1135的部分)通过通孔1135电耦合到底部导电层1157(例如，电耦合到接地节点157，图1、4)。
如所示出，电容器1034是多层电容器。在替代实施例中，电容器1034可以包括与所示出的交错电极板相比更多或更少的交错电极板，或者仅用于每个电极的一个电极板。在任何情况下，电容器1034可以被描述为陶瓷电容器，该陶瓷电容器由包括第一电极、第二电极以及在第一电极与第二电极之间的第一陶瓷材料1165的堆叠形成。如先前所论述，第一陶瓷材料1165(陶瓷层1161-1163由该第一陶瓷材料1165形成)具有第一介电常数和第一品质因数。
现在参考第二分流电容器1038(例如，CLP138或Cbb438，图1、4)。如在图10中最清楚地指示，分流电容器1038被实施为单个电容器。在替代实施例中，分流电容器1038可以使用多个并联和/或串联耦合的电容器实施。根据实施例，第二分流电容器1038由导电层1130和1157以及陶瓷层1138的部分形成。更具体地说，导电层1130的一部分对应于电容器1038的第一电极板，并且导电层1157的一部分对应于电容器1038的第二电极板。陶瓷层1138(或陶瓷材料1166)的部分将第一电极板和第二电极板电分离。虽然电容器1038的第一电极板和第二电极板可以相对较大，如图10和11中所示出，但是第一电极板和第二电极板同样可以设计成较小的，以便以用于电容器1038的所希望的电容值设计。另外，层1138的厚度还可以进行调节以实现所希望的电容值。
如稍后将更详细地描述，层1130还提供正向电流路径结构的一部分。因此，层1130具有双重目的(例如，作为电容器1038的顶板且作为正向电流路径结构的部分)。在替代实施例中，电容器1038的顶板可以使用与层1130不同的层来实施。类似地，电容器1138的底板可以使用与层1157不同的层来实施(例如，通过一个或多个陶瓷层与层1157分离且通过一个或多个导电通孔或其它导电结构电连接到层1157的导电层)。
电容器1038的第一电极(例如，对应于电容器1038的顶板的层1130的部分)对应地通过导电通孔1131、1133电耦合到接触垫1030、1037。根据实施例，接触垫1030、1037由最上部导电层1173的部分形成。电容器1038的第二电极(例如，导电层1157的一部分)电耦合到底部导电层1157(例如，电耦合到接地节点157，图1、4)。
如所示出，电容器1038是双层电容器(即，其中每个电极采用单个电极板的形式实施的电容器)。在替代实施例中，电容器1038可以实施为多层电容器(即，包括多个交错电极板)。在任何情况下，电容器1038可被描述为陶瓷电容器，该陶瓷电容器由包括第一电极、第二电极和在第一电极与第二电极之间的陶瓷材料(例如，陶瓷材料1166)的堆叠形成。根据实施例，陶瓷材料1166与陶瓷材料1165相同，该陶瓷材料1166分离电容器1034的电极。在替代实施例中，陶瓷材料1166可以包括与陶瓷材料1165不同的材料。
根据实施例，第二分流电容器1038的元件可被配置成更多地充当导体背衬的低阻传输线路，而非严格地用作电容性元件。举例来说，导电层1130(或电容器1038的第一电极)可被配置成传送传输线路的正向信号，并且导电层1157可被配置成充当传输线路的接地电极板。
现在参考封包电容器1056。根据实施例，封包电容器1056(例如，Cenv156，图1、4)是由导电层1120-1125、陶瓷层1111-1115和通孔1135、1155的部分形成的多层电容器。更具体地说，通过通孔1155电耦合的导电层1121、1123、1125的部分对应于电容器1056的第一电极的板，并且通过通孔1135电耦合的导电层1120、1122、1124的部分对应于电容器1056的第二电极的板。第一电极板和第二电极板彼此交错，其中陶瓷层1111-1115(或陶瓷材料1117)的部分将第一电极的电极板与第二电极的电极板电分离。导电层1121、1123、1125(或电容器1056的第一电极板)可以通过通孔1155电连接到彼此，并且导电层1120、1122、1124(或电容器1056的第二电极板)可以通过通孔1135电连接到彼此，如图11中所示。在替代实施例中，并非使用通孔1135、1155，导电层1120-1125中的一些或全部可延伸到装置1000的侧面1070-1074中的一个侧面，并且耦合到侧面1070-1074(例如，沉积在侧面1070-1074上)且接触导电层1120-1125的边缘的导电材料可以在第一电极板与第二电极板之间提供电连接。因此，通孔1135、1155可以更一般而言被称作“垂直导体”。
如稍后将更详细地描述，电容器1056的第一电极(即，导电层1121、1123、1125的部分)通过封包电阻器1052、封包电感器1054和通孔1155的串联组合电耦合到接触垫1051。相反地，电容器1056的第二电极(即，导电层1120、1122、1124的部分)通过通孔1135电耦合到底部导电层1157(例如，电耦合到接地节点157，图1、4)。
如所示出，电容器1056是多层电容器。在替代实施例中，电容器1056可以包括与所示出的交错电极板相比更多或更少的交错电极板，或者仅用于每个电极的一个电极板。在任何情况下，电容器1056可以被描述为陶瓷电容器，该陶瓷电容器由包括第一电极、第二电极以及在第一电极与第二电极之间的第二陶瓷材料1117的堆叠形成。如先前所论述，第二陶瓷材料1117(陶瓷层1111-1115由该第二陶瓷材料1117形成)具有第二介电常数和第二品质因数，该第二介电常数和该第二品质因数不同于包括于电容器1034、1038中的陶瓷材料1165、1166的介电常数和品质因数。根据实施例，与陶瓷材料1165、1166相比，陶瓷材料1117具有显著较低的Q(和较高的介电常数)。
如先前所论述，基带终端电路(例如，基带终端电路150，图1、4)的实施例包括封包电阻器1052(例如，Renv152，图1、4)、封包电感器1054(例如，Lenv154，图1、4)和封包电容器1056(例如，Cenv156，图1、4)的串联组合。在图10的实施例中，封包电阻器1052耦合到装置1000的顶部表面1102，并且电耦合在接触垫1051(例如，射频冷点节点151，图1、4)与封包电感器1054的第一终端1053(例如，节点153，图1、4)之间。根据实施例，封包电阻器1052是形成于装置1000的表面1102上的厚膜或薄膜电阻器。在替代实施例中，封包电阻器1052可以是安装到表面1102的离散组件。
如在图10中最清楚地指示，封包电感器1054(例如，Lenv154，图1、4)被实施为彼此并联的两个电感器。在替代实施例中，封包电感器1054可以使用单个电感器或使用两个以上并联和/或串联耦合的电感器实施。根据实施例，封包电感器1054包括一个或多个多层电感器，每个多层电感器由导电层1170-1173、陶瓷层1161-1163和通孔1151、1152、1153的部分形成。更具体地说，导电层1170-1173通过通孔1151-1153电耦合，其方式为在封包电感器1054的第一终端1053(例如，节点153，图1、4)与封包电感器1054的第二终端1154之间形成波状或z字形路径。封包电感器1054的第二终端1154通过通孔1155电耦合到封包电容器1056的第一电极。在替代实施例中，并非使用通孔1151-1153、1155，导电层1170-1173中的一些或全部可延伸到装置1000的侧面1070-1074中的一个侧面，并且耦合到侧面1070-1074(例如，沉积在侧面1070-1074上)且接触导电层1170-1173的边缘的导电材料可以在形成封包电感器1054的层1170-1173的部分之间提供电连接。
在所示出的实施例中，封包电感器1054是多层电感器。在替代实施例中，封包电感器1054可以是安装到表面1102的离散组件，或者可以由多个接合线形成，该多个接合线与接触垫1051(例如，射频冷点节点151，图1、4)和封包电容器1056之间的封包电阻器1052串联互连。另外，虽然图10和11将基带终端电路描绘为包括封包电阻器1052、封包电感器1054和封包电容器1056的按以上顺序的串联组合，但是在替代实施例中，封包电阻器1052、封包电感器1054和封包电容器1056可以按不同顺序串联耦合。
如参考图11最清楚地理解，在操作期间，反向电流(由虚线1181所指示)穿过导电层1157从装置的侧面1072横向传送到侧面1070。
相反，正向电流(由虚线1180所指示)通过也包括为装置1000的部分的正向电流路径结构载送。更具体地说，正向电流路径结构包括第一垂直导体(例如，采用通孔1131的形式)、横向导体1132和第二垂直导体(例如，采用通孔1133的形式)。根据实施例，第一垂直导体定位成接近于最接近于晶体管的装置1000的侧面1070(例如，晶体管220，图2、3、5、6)。相反地，第二垂直导体定位成接近于装置1000的相对侧面1072(例如，最接近于输出导线204的装置1000的侧面1072，图2、3、5、6)。
第一垂直导体从横向导体1132的第一侧面(即，接近于装置1000的侧面1070的横向导体1132的侧面)跨越陶瓷层1110-1116和1160-1163延伸到装置1000的表面1102，并且第一垂直导体电耦合到接触垫1030。在所示出的实施例中，第一垂直导体包括通孔1131。可替换的是，横向导体1132可延伸到装置1000的侧面1070，并且第一垂直导体可以包括导电材料，该导电材料耦合到接触横向导体1132的侧面1070(例如，沉积在该侧面1070上)并且延伸到表面1102和接触垫1030。虽然图10描述对应于第一垂直导体的六个通孔1131，但是其它实施例可以包括更多或更少的通孔。
第二垂直导体从横向导体1132的第二侧面(即，接近于装置1000的侧面1072的横向导体1132的侧面)跨越陶瓷层1110-1116和1160-1163延伸到装置1000的表面1102，并且第二垂直导体电耦合到接触垫1037。在所示出的实施例中，第二垂直导体包括通孔1133。可替换的是，横向导体1132可延伸到装置1000的侧面1072，并且第二垂直导体可以包括导电材料，该导电材料耦合到接触横向导体1132的侧面1072(例如，沉积在该侧面1072上)并且延伸到表面1102和接触垫1037。虽然图10描述了对应于第二垂直导体的六个通孔1133，但是其它实施例可以包括更多或更少的通孔。
横向导体1132包括导电层1130的一部分，该导电层1130的一部分在第一和第二垂直导体(例如，通孔1131和1133)之间延伸并且电耦合到第一和第二垂直导体。实质上，横向导体1132与电容器1034和1056的电极并联，并且在与第一和第二垂直导体正交的方向上延伸。根据实施例，横向导体1132定位在电容器1056的陶瓷材料1117的下方。因此，横向导体1132可被认为定位在电容器1056与导电层1157之间。
在所示出的实施例中，横向导体1132由与电容器1038的顶板相同的导电层1130形成，且更具体地说，横向导体1132和电容器1038的顶板由导电层1130的相同部分形成。在此种实施例中，层1130的部分具有载送正向电流和充当电容器电极的双重目的，横向导体1132和电容器1038的顶板由该层1130的部分形成。当电容器1038的元件实际上采用导体背衬传输线路的形式配置时，形成横向导体1132的层1130的部分主要用于载送正向电流。
根据实施例，由横向导体1132占据的水平区域可以是基本上跨越封包电容器1056的电极的整个区域的导电层1130的连续部分(例如，薄片)，不同之处在于空隙使得通孔1135能够从封包电感器1056延伸到接地节点(例如，导电层1157)而不会缩短到横向导体1132。在替代实施例中，横向导体1132可以包括在通孔1131和1133之间延伸且电耦合通孔1131和1133的多个导体。举例来说，导电层1130可以被配置成导体背衬传输线路中的多个传输线路，其中导电层1130被配置成载送正向电流，并且导电层1157被配置为接地电极板。
如图11所示和以上描述所指示，正向电流路径结构(包括第一和第二垂直导体(例如，通孔1131、1133)和横向导体1132)提供在表面1102之间朝向装置1000的侧面1070、向下且跨越横向导体1132的全长，并且上至表面1102朝向装置1000的侧面1072的连续导电路径。换句话说，正向电流路径结构包围包括于Cenv1056中的相对低Q陶瓷材料1117的大部分(即，陶瓷层1111-1115的部分)。以又一方式描述，在图11的实施例中，正向电流路径结构物理地定位在Cenv1056与反向电流路径1181之间(或定位在Cenv1056与导电层1157之间)。
在操作期间，正向电流1180穿过正向电流路径结构行进，而非在装置1000的顶部表面1102上行进。虽然涡电流仍然可以在反向电流路径1181与正向电流路径1180之间产生，但是那些涡电流将不会对相对有损陶瓷材料1117造成显著冲击，因此那些涡电流将不会通过陶瓷材料1117诱发重大损耗。换句话说，正向电流路径结构基本上消除了在装置的正向路径1180与返回电流路径1181之间的相对高损耗介电材料(例如，陶瓷材料1117)的存在。
图12是根据实例实施例的制造多介电陶瓷装置(例如，装置700、1000，图7-11)和封装射频装置(例如，装置200、500，图2、5)的方法的流程图，该封装射频装置包括一个或多个多介电陶瓷装置。通过形成一个或多个多介电陶瓷装置(例如，装置700、1000，图7-11)，方法可在框1202中开始。根据实施例，为了形成多介电陶瓷装置，厚膜或薄膜电容器电极(例如，采用导电层820-825、830、857、870-873、1120-1125、1130、1157、1170-1173的形式)可以丝网印刷到介电材料的薄片上(例如，环保形式的陶瓷层810-816、860-863、1110-1116、1160-1163)，其中介电材料片包括对应于导通孔的开口。导电材料沉积在导通孔中，该导通孔进行对齐以产生将按照期望互连各种导电层的通孔(例如，通孔831、833、834、835、851、855、1131、1133、1133、1155)。薄片随后在压力下对齐和堆叠。以上过程替代地可以描述为形成堆叠，该堆叠包括：第一电极；第二电极；在第一和第二电极之间的至少一个第一陶瓷层；第三电极；第四电极；在第三和第四电极之间的至少一个第二陶瓷层；以及在第一和第二陶瓷层之间的横向导体，其中至少一个第一陶瓷层由具有第一介电常数的第一陶瓷材料形成，并且至少一个第二陶瓷层由具有小于第一介电常数的第二介电常数的第二陶瓷材料形成。形成第一和第二垂直导体，使得该第一和第二导体从横向导体的相对端延伸到堆叠的表面。
堆叠随后进行干燥、切割成一定尺寸，并且熔结成或“共烧”(例如，在1200摄氏度(C)到1500℃)以形成如先前描述的包括多个陶瓷电容器和导电路径结构的单片装置。如本领域的技术人员基于本文中的描述将理解，可以在多介电陶瓷装置的制造过程期间执行另外的过程。
在框1204中，对于空气腔实施例，隔离结构(例如，隔离结构208，图2)耦合到装置基板(例如，凸缘206)。另外，一个或多个有源装置(例如，晶体管220)、输入阻抗匹配电路元件(例如，电容器214)和多介电陶瓷装置(例如，装置700、1000，图7-11)耦合到通过隔离结构中的开口暴露的基板的顶部表面的一部分。导线(例如，输入导线202和输出导线204以及偏置导线205)耦合到隔离结构的顶部表面(例如，耦合到隔离结构的顶部表面上的敷金属)。在替代实施例中，隔离结构的顶部表面上的导电层可以得到图案化和蚀刻以形成引线框架(例如，在将隔离结构耦合到凸缘之前)。对于包覆模制(例如，封装)装置实施例，可以排除隔离结构，并且基本和导线可形成引线框架的部分。
在框1206中，输入导线、输入电容器、晶体管、多介电陶瓷装置和输出导线电耦合在一起。举例来说，电连接可以使用各种装置组件和元件之间的接合线制造，如先前所论述。最后，在1208框中，装置得到加盖(例如，通过帽盖310)或封装(例如，通过模制化合物，未示出)。装置可随后并入到较大电力系统中。举例来说，装置(或其多个实例)可并入到多种放大器系统中的任何一种放大器系统中，包括但不限于多尔蒂放大器、类别A、B、AB、C、D、E或F放大器等等。
如先前所论述，其中来自正向和反向电流路径的涡电流通过定位在正向和反向电流路径之间的低Q材料的装置可在载波频率下通过低Q材料经历大量的功率损耗。然而，发明性标的物的实施例通过包括一种电流路径结构克服了这一问题，该电流路径结构包围低Q材料(例如，包括于Cenv中的介电材料)，因此基本上减小或消除了穿过该低Q材料的损耗。
图13是根据实施例将针对不含电流路径结构的装置的跨越一系列频率的装置功率损耗与具有电流路径结构的装置的跨越一系列频率的装置功率损耗相比较的图表。更具体地说，迹线1302绘制不含电流路径结构的装置的S参数模拟，指示在2.6千兆赫(GHz)到3.1GHz的范围内的频率之间的超过5分贝(dB)的功率损耗。相反地，迹线1304绘制根据实施例具有电流路径结构的装置的S参数模拟，指示相同频率范围内显著较少的损耗。
装置的实施例包括第一和第二平行相对表面，并且第一和第二平行相对侧面在第一和第二表面之间延伸。装置还包括第一和第二陶瓷电容器以及导电路径结构。第一陶瓷电容器由第一堆叠形成，该第一堆叠包括第一电极、第二电极和在第一和第二电极之间的至少一个第一陶瓷层。至少一个第一陶瓷层由具有第一品质因数的第一陶瓷材料形成，并且第一和第二电极与装置的第一和第二表面并联。第二陶瓷电容器由第二堆叠形成，该第二堆叠包括第三电极、第四电极和在第三和第四电极之间的至少一个第二陶瓷层。至少一个第二陶瓷层由具有第二品质因数的第二陶瓷材料形成，其中第二品质因数高于第一品质因数。第三和第四电极与装置的第一和第二表面并联。导电路径结构包括横向导体、接近于装置的第一侧面的第一垂直导体以及接近于装置的第二侧面的第二垂直导体。横向导体与装置的第一和第二表面并联，并且定位在第一和第二陶瓷层之间。第一垂直导体从横向导体的第一端延伸到装置的第一表面，并且第二垂直导体从横向导体的第二端延伸到装置的第一表面。在另外的实施例中，第一和第二陶瓷材料、第一电极、第二电极、第三电极和第四电极以及横向导体共同烧结以形成单片装置。
封装射频放大器装置的实施例包括：装置基板，该装置基板包括电压参考平面；输入导线，该输入导线耦合到装置基板；输出导线，该输出导线耦合到装置基板；晶体管，该晶体管耦合到装置基板；以及第一输出阻抗匹配电路，该第一输出阻抗匹配电路耦合到装置基板。晶体管具有控制终端、第一电流载送终端、第二电流载送终端，其中控制终端电耦合到输入导线。第一输出阻抗匹配电路耦合到装置基板并且电耦合在第一电流载送终端与输出导线之间。第一输出阻抗匹配电路包括多介电陶瓷装置，该多介电陶瓷装置包括第一和第二平行相对表面，以及在第一和第二表面之间延伸的第一和第二平行相对侧面。装置还包括第一和第二陶瓷电容器以及导电路径结构。第一陶瓷电容器由第一堆叠形成，该第一堆叠包括第一电极、第二电极和在第一和第二电极之间的至少一个第一陶瓷层。至少一个第一陶瓷层由具有第一品质因数的第一陶瓷材料形成，并且第一和第二电极与装置的第一和第二表面并联。第二陶瓷电容器由第二堆叠形成，该第二堆叠包括第三电极、第四电极和在第三和第四电极之间的至少一个第二陶瓷层。至少一个第二陶瓷层由具有第二品质因数的第二陶瓷材料形成，其中第二品质因数高于第一品质因数。第三和第四电极与装置的第一和第二表面并联。导电路径结构包括横向导体、接近于装置的第一侧面的第一垂直导体以及接近于装置的第二侧面的第二垂直导体。横向导体与装置的第一和第二表面并联，并且定位在第一和第二陶瓷层之间。第一垂直导体从横向导体的第一端延伸到装置的第一表面，并且第二垂直导体从横向导体的第二端延伸到装置的第一表面。
形成射频装置的方法的实施例包括形成堆叠，该堆叠包括：第一电极；第二电极；在第一和第二电极之间的至少一个第一陶瓷层；第三电极；第四电极；在第三和第四电极之间的至少一个第二陶瓷层；以及在第一和第二陶瓷层之间的横向导体。至少一个第一陶瓷层由具有第一品质因数的第一陶瓷材料形成，并且至少一个第二陶瓷层由具有第二品质因数的第二陶瓷材料形成，其中第二品质因数大于第一品质因数。所述方法进一步包含形成从横向导体的第一端延伸到堆叠的第一表面的第一垂直导体，其中第一垂直导体接近于堆叠的第一侧面，并且形成从横向导体的第二端延伸到堆叠的第一表面的第二垂直导体，其中第二垂直导体接近于堆叠的第二侧面。所述方法进一步包含共同烧结堆叠以形成多介电陶瓷装置，其中多介电陶瓷装置包括：第一陶瓷电容器，该第一陶瓷电容器包括第一和第二电极以及至少一个第一陶瓷层；第二陶瓷电容器，该第二陶瓷电容器包括第三和第四电极以及至少一个第二陶瓷层；以及导电路径结构，该导电路径结构包括横向导体、第一垂直导体和第二垂直导体。
先前的详细描述本质上仅为说明性的，且并不希望限制标的物的实施例或此类实施例的应用和使用。如本文所使用，词语“示例性”意味着“充当实例、例子或说明”。本文中描述为“示例性”的任何实施方案未必应解释为比其它实施方案优选或有利。此外，不希望受先前技术领域、背景技术或详细描述中呈现的任何所表达或暗示的理论的限定。
本文包含的各图中示出的连接线意图表示各种元件之间的示例性功能关系和/或物理耦合。应注意，许多替代或额外的功能关系或物理连接可存在于标的物的实施例中。此外，本文中还可仅出于参考的目的使用特定术语，且因此所述特定术语并不希望具有限制性，且除非上下文清楚地指示，否则参考结构的术语“第一”、“第二”和其它此类数值术语并不暗示序列或次序。
如本文所使用，“节点”意味着任何内部或外部参考点、连接点、交汇处、信号线、传导元件或类似物，在“节点”处存在给定信号、逻辑电平、电压、数据模式、电流或量。此外，两个或更多个节点可以通过一个物理元件实现(并且尽管在公共节点处接收或输出，但是仍然可以对两个或更多个信号进行多路复用、调制或者区分)。
以上描述指代元件或节点或特征“连接”或“耦合”在一起。如本文所使用，除非以其它方式明确地陈述，否则“连接”意味着一个元件直接接合到另一元件(或直接与另一元件通信)，且不必以机械方式。同样，除非以其它方式明确地陈述，否则“耦合”意味着一个元件直接或间接接合到另一元件(或直接或间接以电学或其它方式与另一元件通信)，且不必以机械方式。因此，尽管图中示出的示意图描绘元件的一个示例性布置，但另外的插入元件、装置、特征或组件可存在于所描绘的标的物的实施例中。
尽管以上详细描述中已呈现至少一个示例性实施例，但应了解存在大量变化。还应了解，本文中所描述的(一个或多个)示例性实施例并不希望以任何方式限制所主张的标的物的范围、适用性或配置。实际上，以上详细描述将向本领域的技术人员提供用于实施所描述的(一个或多个)实施例的方便的指南。应理解，可在不脱离权利要求书所界定的范围的情况下对元件的功能和布置作出各种改变，权利要求书所界定的范围包含在提交本专利申请案之时的已知等效物和可预见的等效物。

Claims (24)

1.一种装置，其特征在于，包括：
第一和第二平行相对表面；
第一和第二平行相对侧面，所述第一和第二平行相对侧面在所述第一和第二表面之间延伸；
第一陶瓷电容器，所述第一陶瓷电容器由第一堆叠形成，所述第一堆叠包括第一电极、第二电极和在所述第一和第二电极之间的至少一个第一陶瓷层，其中所述至少一个第一陶瓷层由具有第一品质因数的第一陶瓷材料形成，并且所述第一和第二电极与所述装置的所述第一和第二表面平行；
第二陶瓷电容器，所述第二陶瓷电容器由第二堆叠形成，所述第二堆叠包括第三电极、第四电极和在所述第三和第四电极之间的至少一个第二陶瓷层，其中所述至少一个第二陶瓷层由具有第二品质因数的第二陶瓷材料形成，其中所述第二品质因数高于所述第一品质因数，并且所述第三和第四电极与所述装置的所述第一和第二表面平行；以及
导电路径结构，所述导电路径结构包括：横向导体；接近于所述装置的所述第一侧面的第一垂直导体；以及接近于所述装置的所述第二侧面的第二垂直导体，其中所述横向导体与所述装置的所述第一和第二表面平行，并且定位在所述第一和第二陶瓷层之间，所述第一垂直导体从所述横向导体的第一端延伸到所述装置的所述第一表面，并且所述第二垂直导体从所述横向导体的第二端延伸到所述装置的所述第一表面。
2.根据权利要求1所述的装置，其特征在于，所述第一和第二陶瓷材料、所述第一、第二、第三和第四电极以及所述横向导体一起共同烧结以形成单片装置。
3.根据权利要求1所述的装置，其特征在于，进一步包括：
所述装置的所述第一表面上的导电层，其中所述导电层形成接地节点的一部分并且被配置成附接到基板，其中所述第一和第二垂直导体跨越所述至少一个第一陶瓷层从所述横向导体延伸到所述装置的所述第一表面，并且所述第一和第二垂直导体电耦合到所述导电层。
4.根据权利要求1所述的装置，其特征在于，进一步包括：
第一接触垫，所述第一接触垫暴露在所述装置的所述第一表面处并且接近于所述装置的所述第一侧面，其中所述第一接触垫被配置成支持第一接合线到所述第一接触垫的附接；以及
第二接触垫，所述第二接触垫暴露在所述装置的所述第一表面处并且接近于所述装置的所述第二侧面，其中所述第二接触垫被配置成支持第二接合线到所述第二接触垫的附接，
其中所述第一和第二垂直导体跨越所述至少一个第二陶瓷层从所述横向导体延伸到所述装置的所述第一表面，其中所述第一垂直导体电耦合到所述第一接触垫，并且所述第二垂直导体电耦合到所述第二接触垫。
5.根据权利要求4所述的装置，其特征在于，进一步包括：
所述装置的所述第一表面上的第一导电层，其中所述第一导电层被配置成充当导体背衬传输线路的接地电极板，并且
所述第三电极和所述横向导体是被配置成在所述导体背衬传输线路中载送正向电流的相同导电元件。
6.根据权利要求1所述的装置，其特征在于：
所述第一垂直导体包括接近于所述装置的所述第一侧面的多个第一导电通孔；以及
所述第二垂直导体包括接近于所述装置的所述第二侧面的多个第二导电通孔。
7.根据权利要求1所述的装置，其特征在于：
所述第一垂直导体包括耦合到所述装置的所述第一侧面的导电材料；以及
所述第二垂直导体包括耦合到所述装置的所述第二侧面的导电材料。
8.根据权利要求1所述的装置，其特征在于，所述第二电极和所述第四电极耦合电耦合到所述装置的接地节点。
9.根据权利要求8所述的装置，其特征在于，所述第一电极和所述第三电极耦合电耦合到所述装置的射频(RF)冷点节点。
10.根据权利要求9所述的装置，其特征在于，进一步包括：
电感器，所述电感器在所述射频冷点节点与所述接地节点之间与所述第一陶瓷电容器串联耦合；以及
电阻器，所述电阻器在所述射频冷点节点与所述接地节点之间与所述电感器和所述第一陶瓷电容器串联耦合。
11.根据权利要求10所述的装置，其特征在于，所述电感器包括：
多层陶瓷电感器，所述多层陶瓷电感器由多个串联耦合电感器区段形成，所述多个串联耦合电感器区段由通过所述第二陶瓷材料彼此分离的多个导电层形成，其中所述多层陶瓷电感器的第一终端电耦合到所述第一电极，并且所述多层陶瓷电感器的第二终端电耦合到所述第三电极。
12.根据权利要求10所述的装置，其特征在于，所述电阻器选自厚膜电阻器、薄膜电阻器和离散电阻器。
13.根据权利要求1所述的装置，其特征在于，进一步包括：
第三陶瓷电容器，其中所述第三陶瓷电容器由第五电极板、第六电极板以及在所述第五和第六电极板之间的第三陶瓷层形成，其中所述第三陶瓷层由所述第二陶瓷材料形成。
14.根据权利要求1所述的装置，其特征在于，所述第一陶瓷材料具有在300到2000的范围内的第一介电常数，并且所述第二陶瓷材料具有在10到200范围内的第二介电常数。
15.一种封装的射频(RF)放大器装置，其特征在于，包括：
装置基板，所述装置基板包括电压参考平面；
输入引线，所述输入引线耦合到所述装置基板；
输出引线，所述输出引线耦合到所述装置基板；
晶体管，所述晶体管耦合到所述装置基板，所述晶体管具有控制终端、第一电流载送终端以及第二电流载送终端，其中所述控制终端电耦合到所述输入引线；
第一输出阻抗匹配电路，所述第一输出阻抗匹配电路耦合到所述装置基板并且电耦合在所述第一电流载送终端与所述输出引线之间，其中所述第一输出阻抗匹配电路包括多介电陶瓷装置，所述多介电陶瓷装置包括
第一和第二平行相对表面，
第一和第二平行相对侧面，所述第一和第二平行相对侧面在所述第一和第二表面之间延伸，
第一陶瓷电容器，所述第一陶瓷电容器由第一堆叠形成，所述第一堆叠包括第一电极、第二电极和在所述第一和第二电极之间的至少一个第一陶瓷层，其中所述至少一个第一陶瓷层由具有第一品质因数的第一陶瓷材料形成，并且所述第一和第二电极与所述装置的所述第一和第二表面平行，
第二陶瓷电容器，所述第二陶瓷电容器由第二堆叠形成，所述第二堆叠包括第三电极、第四电极和在所述第三和第四电极之间的至少一个第二陶瓷层，其中所述至少一个第二陶瓷层由具有第二品质因数的第二陶瓷材料形成，其中所述第二品质因数高于所述第一品质因数，并且所述第三和第四电极与所述多介电陶瓷装置的所述第一和第二表面平行，以及
导电路径结构，所述导电路径结构包括横向导体；接近于所述多介电陶瓷装置的所述第一侧面的第一垂直导体；以及接近于所述多介电陶瓷装置的所述第二侧面的第二垂直导体，其中所述横向导体与所述多电介质陶瓷装置的所述第一和第二表面平行，并且定位在所述第一和第二陶瓷层之间，所述第一垂直导体从所述横向导体的第一端延伸到所述多介电陶瓷装置的所述第一表面，并且所述第二垂直导体从所述横向导体的第二端延伸到所述多介电陶瓷装置的所述第一表面。
16.根据权利要求15所述的放大器装置，其特征在于，进一步包括：
所述多介电陶瓷装置的所述第一表面上的导电层，其中所述导电层形成接地节点的一部分并且附接到所述装置基板，其中所述第一和第二垂直导体跨越所述至少一个第一陶瓷层从所述横向导体延伸到所述多介电陶瓷装置的所述第一表面，并且所述第一和第二垂直导体电耦合到所述导电层。
17.根据权利要求16所述的放大器装置，其特征在于，进一步包括：
第一组接合线，所述第一组接合线电耦合在所述第一电流载送终端与所述第二陶瓷电容器的所述第三电极之间；以及
第二组接合线，所述第二组接合线电耦合在所述第一电流载送终端与所述输出导线之间。
18.根据权利要求15所述的放大器装置，其特征在于，所述第一和第二垂直导体跨越所述至少一个第二陶瓷层从所述横向导体延伸到所述多介电陶瓷装置的所述第一表面，并且其中所述放大器装置进一步包括：
第一接触垫，所述第一接触垫暴露在所述多介电陶瓷装置的所述第一表面处并且接近于所述多介电陶瓷装置的所述第一侧面，其中所述第一垂直导体电耦合到所述第一接触垫；
第一组接合线，所述第一组接合线电耦合在所述第一电流载送终端与所述第一接触垫之间；
第二接触垫，所述第二接触垫暴露在所述多介电陶瓷装置的所述第一表面处并且接近于所述多介电陶瓷装置的所述第二侧面，其中所述第二垂直导体电耦合到所述第二接触垫；以及
第二组接合线，所述第二组接合线电耦合在所述第二接触垫与所述输出引线之间。
19.一种形成射频(RF)装置的方法，其特征在于，所述方法包括：
形成堆叠，所述堆叠包括：第一电极；第二电极；在所述第一和第二电极之间的至少一个第一陶瓷层；第三电极；第四电极；在所述第三和第四电极之间的至少一个第二陶瓷层；以及在所述第一和第二陶瓷层之间的横向导体，其中所述至少一个第一陶瓷层由具有第一品质因数的第一陶瓷材料形成，并且所述至少一个第二陶瓷层由具有第二品质因数的第二陶瓷材料形成，其中所述第二品质因数大于所述第一品质因数；
形成第一垂直导体，所述第一垂直导体从所述横向导体的第一端延伸到所述堆叠的第一表面，其中所述第一垂直导体接近于所述堆叠的第一侧面；
形成第二垂直导体，所述第二垂直导体从所述横向导体的第二端延伸到所述堆叠的所述第一表面，其中所述第二垂直导体接近于所述堆叠的第二侧面；以及
共同烧结所述堆叠以形成多介电陶瓷装置，其中所述多介电陶瓷装置包括：第一陶瓷电容器，所述第一陶瓷电容器包括所述第一和第二电极以及所述至少一个第一陶瓷层；第二陶瓷电容器，所述第二陶瓷电容器包括所述第三和第四电极以及所述至少一个第二陶瓷层；以及导电路径结构，所述导电路径结构包括所述横向导体、所述第一垂直导体和所述第二垂直导体。
20.根据权利要求19所述的方法，其特征在于，所述多介电陶瓷装置的导电特征对应于射频冷点节点和接地节点，并且所述方法进一步包括：
在所述射频冷点节点与所述接地节点之间将电感器与所述第一陶瓷电容器串联耦合；以及
在所述射频冷点节点与所述接地节点之间将电阻器与所述电感器和所述第一陶瓷电容器串联耦合。
21.根据权利要求19所述的方法，其特征在于，进一步包括：
在所述多介电陶瓷装置的第一表面上形成导电层，其中所述导电层形成接地节点的一部分，其中所述第一和第二垂直导体跨越所述至少一个第一陶瓷层从所述横向导体延伸到所述多介电陶瓷装置的所述第一表面，并且所述第一和第二垂直导体电耦合到所述导电层。
22.根据权利要求21所述的方法，其特征在于，进一步包括：
将所述多介电陶瓷装置耦合到包括电压参考平面的装置基板；
将输入引线、输出引线和晶体管耦合到所述装置基板，其中所述晶体管包括控制终端、第一电流载送终端和第二电流载送终端；
将所述控制终端电耦合到所述输入引线；
电耦合所述第一电流载送终端和所述第二陶瓷电容器的所述第三电极；以及
电耦合所述第一电流载送终端和所述输出导线。
23.根据权利要求19所述的方法，其特征在于，进一步包括：
在所述多介电陶瓷装置的所述第一表面处并且接近于所述堆叠的所述第一侧面形成第一接触垫；
在所述多介电陶瓷装置的所述第一表面处并且接近于所述堆叠的所述第二侧面形成第二接触垫；以及
其中所述第一和第二垂直导体跨越所述至少一个第二陶瓷层从所述横向导体延伸到所述堆叠的所述第一表面，其中所述第一垂直导体电耦合到所述第一接触垫，并且所述第二垂直导体电耦合到所述第二接触垫。
24.根据权利要求23所述的方法，其特征在于，进一步包括：
将所述多介电陶瓷装置耦合到包括电压参考平面的装置基板；
将输入引线、输出引线和晶体管耦合到所述装置基板，其中所述晶体管包括控制终端、第一电流载送终端和第二电流载送终端；
将所述控制终端电耦合到所述输入引线；
电耦合所述第一电流载送终端和所述第一接触垫；以及
电耦合所述第二接触垫和所述输出导线。
CN201610305891.0A 2015-05-22 2016-05-10 具有集成电流路径的射频放大器输出电路装置及其制造方法 Active CN106169913B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
IBPCT/IB2015/000963 2015-05-22
IB2015000963 2015-05-22

Publications (2)

Publication Number Publication Date
CN106169913A true CN106169913A (zh) 2016-11-30
CN106169913B CN106169913B (zh) 2021-08-27

Family

ID=56014860

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610305891.0A Active CN106169913B (zh) 2015-05-22 2016-05-10 具有集成电流路径的射频放大器输出电路装置及其制造方法

Country Status (3)

Country Link
US (1) US10432152B2 (zh)
EP (1) EP3096353B1 (zh)
CN (1) CN106169913B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108242920A (zh) * 2016-12-27 2018-07-03 恩智浦美国有限公司 用于rf放大器装置的输入电路及其制造方法
CN108512514A (zh) * 2017-02-27 2018-09-07 恩智浦美国有限公司 多级rf放大器装置
CN109560069A (zh) * 2017-09-26 2019-04-02 恩智浦美国有限公司 带有屏蔽结构的晶体管、封装器件及其制造方法
WO2020156351A1 (zh) * 2019-01-31 2020-08-06 苏州远创达科技有限公司 一种高视频带宽的射频功率放大器
CN113748505A (zh) * 2019-04-25 2021-12-03 京瓷株式会社 布线基板、电子部件用封装件及电子装置

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8659359B2 (en) 2010-04-22 2014-02-25 Freescale Semiconductor, Inc. RF power transistor circuit
US10432152B2 (en) 2015-05-22 2019-10-01 Nxp Usa, Inc. RF amplifier output circuit device with integrated current path, and methods of manufacture thereof
EP3098849B1 (en) * 2015-05-27 2020-09-30 Ampleon Netherlands B.V. Impedance matching configuration including bondwires
JP6451655B2 (ja) * 2016-01-15 2019-01-16 株式会社村田製作所 複合電子部品
US9979360B1 (en) * 2016-12-20 2018-05-22 Nxp Usa, Inc. Multi baseband termination components for RF power amplifier with enhanced video bandwidth
US9991854B1 (en) 2017-03-03 2018-06-05 Nxp Usa, Inc. Power amplifier output circuit arrangements with mutual coupling between inductors
US10236833B2 (en) 2017-08-02 2019-03-19 Infineon Technologies Ag RF amplifier with dual frequency response capacitor
US10230000B2 (en) 2017-08-08 2019-03-12 Globalfoundries Inc. Vertical-transport transistors with self-aligned contacts
US11336253B2 (en) * 2017-11-27 2022-05-17 Wolfspeed, Inc. RF power amplifier with combined baseband, fundamental and harmonic tuning network
US10211794B1 (en) 2017-12-04 2019-02-19 Nxp Usa, Inc. Silicon shielding for baseband termination and RF performance enhancement
US10673387B2 (en) 2017-12-05 2020-06-02 Nxp Usa, Inc. Amplifiers with in-package radial stub harmonic traps
NL2020069B1 (en) * 2017-12-12 2019-06-21 Ampleon Netherlands Bv Packaged RF power amplifier
EP3503387B1 (en) * 2017-12-20 2021-12-01 NXP USA, Inc. Rf power transistors with impedance matching circuits, and methods of manufacture thereof
US10742178B2 (en) * 2018-05-18 2020-08-11 Nxp Usa, Inc. Broadband power transistor devices and amplifiers and methods of manufacture thereof
US10541653B2 (en) 2018-05-18 2020-01-21 Nxp Usa, Inc. Broadband power transistor devices and amplifiers with input-side harmonic termination circuits and methods of manufacture
US11302611B2 (en) * 2018-11-28 2022-04-12 Texas Instruments Incorporated Semiconductor package with top circuit and an IC with a gap over the IC
US11108368B2 (en) 2019-03-12 2021-08-31 Avx Corporation High power, double-sided thin film filter
US11552597B2 (en) * 2020-06-05 2023-01-10 Wolfspeed, Inc. Radio frequency amplifier implementing an input baseband enhancement circuit and a process of implementing the same
US11201602B1 (en) 2020-09-17 2021-12-14 Analog Devices, Inc. Apparatus and methods for tunable filtering
US11201600B1 (en) 2020-10-05 2021-12-14 Analog Devices, Inc. Apparatus and methods for control and calibration of tunable filters
JP2023094236A (ja) * 2021-12-23 2023-07-05 キヤノン株式会社 高周波回路装置および検出システム

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5276406A (en) * 1992-02-13 1994-01-04 Trontech, Inc. Low noise wide dynamic range amplifiers
US5625528A (en) * 1992-10-21 1997-04-29 Devoe; Daniel F. Monolithic, buried-substrate, ceramic multiple capacitors isolated, one to the next, by dual-dielectric-constant, three-layer-laminate isolation layers
US6072690A (en) * 1998-01-15 2000-06-06 International Business Machines Corporation High k dielectric capacitor with low k sheathed signal vias
KR100810524B1 (ko) * 2004-12-20 2008-03-10 가부시키가이샤 무라타 세이사쿠쇼 적층 세라믹 전자부품 및 그 제조방법
US7547370B2 (en) * 2001-12-14 2009-06-16 Murata Manufacturing Co., Ltd. Method for manufacturing multilayer ceramic electronic element
US20090296310A1 (en) * 2008-06-03 2009-12-03 Azuma Chikara Chip capacitor precursors, packaged semiconductors, and assembly method for converting the precursors to capacitors
CN101683010A (zh) * 2008-02-19 2010-03-24 株式会社村田制作所 层叠型陶瓷电子元器件的制造方法
US20140070365A1 (en) * 2012-09-12 2014-03-13 Lakshminarayan Viswanathan Semiconductor devices with impedance matching-circuits, and methods of manufacture thereof
US20140285944A1 (en) * 2011-10-24 2014-09-25 Dexerials Corporation Electrostatic capacitance element and resonance circuit

Family Cites Families (73)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3434070A (en) 1966-01-14 1969-03-18 Sylvania Electric Prod Shunt feed for increasing amplifier output power
US3908185A (en) 1974-03-06 1975-09-23 Rca Corp High frequency semiconductor device having improved metallized patterns
US3908105A (en) 1974-05-20 1975-09-23 Tyrechek Inc Valve mounted pneumatic tire pressure sensing switch
US4717884A (en) 1986-04-14 1988-01-05 Motorola, Inc. High efficiency RF power amplifier
US5229732A (en) 1990-01-16 1993-07-20 Fujitsu Limited High frequency amplifier having stable amplification operation
US5066925A (en) 1990-12-10 1991-11-19 Westinghouse Electric Corp. Multi push-pull MMIC power amplifier
US5736901A (en) 1995-04-04 1998-04-07 Matsushita Electric Industrial Co., Ltd. Radio frequency amplifier with stable operation and restrained oscillation at low frequencies
JP3426842B2 (ja) 1996-04-16 2003-07-14 京セラ株式会社 高周波用電力増幅器
US5808527A (en) 1996-12-21 1998-09-15 Hughes Electronics Corporation Tunable microwave network using microelectromechanical switches
JP3348669B2 (ja) 1998-03-30 2002-11-20 株式会社村田製作所 非可逆回路素子
US6081160A (en) 1998-05-20 2000-06-27 Powerwave Technologies, Inc. Method and apparatus for increasing the bandwidth, and reducing the size, of the DC feed network for wideband RF amplifiers using selective placement of high dielectric constant material
US6072211A (en) 1998-08-03 2000-06-06 Motorola, Inc. Semiconductor package
US6507101B1 (en) 1999-03-26 2003-01-14 Hewlett-Packard Company Lossy RF shield for integrated circuits
US6072238A (en) 1999-04-07 2000-06-06 Motorola, Inc. Semiconductor component
WO2000075990A1 (en) 1999-06-07 2000-12-14 Ericsson Inc. High impedance matched rf power transistor
US20010033478A1 (en) 2000-04-21 2001-10-25 Shielding For Electronics, Inc. EMI and RFI shielding for printed circuit boards
GB0028713D0 (en) 2000-11-24 2001-01-10 Nokia Networks Oy Lineariser
JP2003115732A (ja) 2001-10-03 2003-04-18 Hitachi Ltd 半導体装置
AU2002368327A1 (en) 2001-12-14 2004-06-07 Laird Technologies, Inc. Emi shielding including a lossy medium
EP1472734A2 (en) 2002-01-24 2004-11-03 Koninklijke Philips Electronics N.V. Rf amplifier
JP2005516515A (ja) 2002-02-01 2005-06-02 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ 半導体増幅器素子用の出力回路
GB0220800D0 (en) 2002-09-06 2002-10-16 Nokia Corp Power amplifier system
US6731174B2 (en) 2002-09-12 2004-05-04 Motorola, Inc. Radio frequency power amplifier device
US6822321B2 (en) 2002-09-30 2004-11-23 Cree Microwave, Inc. Packaged RF power transistor having RF bypassing/output matching network
US6734728B1 (en) 2002-12-19 2004-05-11 Infineon Technologies North America Corp. RF power transistor with internal bias feed
US7029971B2 (en) 2003-07-17 2006-04-18 E. I. Du Pont De Nemours And Company Thin film dielectrics for capacitors and methods of making thereof
US7412007B1 (en) 2003-08-20 2008-08-12 Multispectral Solutions, Inc. High efficiency ultra wideband generator
JP2005110119A (ja) 2003-10-01 2005-04-21 Mitsubishi Electric Corp 高周波トランジスタ装置
US7335972B2 (en) 2003-11-13 2008-02-26 Sandia Corporation Heterogeneously integrated microsystem-on-a-chip
GB2411062B (en) 2004-02-11 2007-11-28 Nujira Ltd Resonance suppression for power amplifier output network
JP4377768B2 (ja) 2004-07-28 2009-12-02 京セラ株式会社 半導体素子収納用パッケージおよび半導体装置
WO2006016299A1 (en) 2004-08-09 2006-02-16 Koninklijke Philips Electronics N.V. Integrated f-class amplifier with output parasitic capacitance compensation
WO2006097893A2 (en) 2005-03-18 2006-09-21 Nxp B.V. Method and system for output matching of rf transistors
KR100659836B1 (ko) 2005-03-30 2006-12-19 삼성에스디아이 주식회사 기능성 센터 핀을 갖는 원통형 리튬 이온 이차 전지
US7564303B2 (en) 2005-07-26 2009-07-21 Infineon Technologies Ag Semiconductor power device and RF signal amplifier
US7372334B2 (en) 2005-07-26 2008-05-13 Infineon Technologies Ag Output match transistor
KR100620812B1 (ko) 2005-08-08 2006-09-07 삼성전자주식회사 웨이퍼 레벨 재배선으로 형성된 터미네이션 회로선을 갖는반도체 소자
US7446411B2 (en) 2005-10-24 2008-11-04 Freescale Semiconductor, Inc. Semiconductor structure and method of assembly
US7368668B2 (en) 2006-02-03 2008-05-06 Freescale Semiconductor Inc. Ground shields for semiconductors
US7683480B2 (en) 2006-03-29 2010-03-23 Freescale Semiconductor, Inc. Methods and apparatus for a reduced inductance wirebond array
JP4935165B2 (ja) 2006-04-17 2012-05-23 日本精工株式会社 異常診断装置及び異常診断方法
JP5076812B2 (ja) 2006-12-18 2012-11-21 日産自動車株式会社 異常診断装置
EP1936777B1 (en) 2006-12-18 2017-11-01 Nissan Motor Ltd. Abnormality Diagnostic Device
US20080231373A1 (en) 2007-03-20 2008-09-25 Hafizur Rahman Output Circuit
CN101296347A (zh) 2007-04-25 2008-10-29 扬智科技股份有限公司 视频信号放大装置
EP2554711B1 (en) 2007-07-31 2019-05-15 JX Nippon Mining & Metals Corporation Plated article having metal thin film formed by electroless plating
KR20100115735A (ko) 2007-11-30 2010-10-28 스카이워크스 솔루션즈, 인코포레이티드 플립 칩 실장을 이용하는 웨이퍼 레벨 패키징
US7728671B2 (en) 2008-01-17 2010-06-01 Infineon Technologies Ag Semiconductor power device with bias circuit
US8350367B2 (en) 2008-02-05 2013-01-08 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with electromagnetic interference shielding
WO2009130544A1 (en) 2008-04-22 2009-10-29 Freescale Semiconductor, Inc. Wireless communication unit and semiconductor device having a power amplifier therefor
US8030763B2 (en) 2008-06-26 2011-10-04 Freescale Semiconductor, Inc. Semiconductor package with reduced inductive coupling between adjacent bondwire arrays
WO2010038111A1 (en) 2008-09-30 2010-04-08 Freescale Semiconductor, Inc. Wireless communication device and semiconductor package device having a power amplifier therefor
US8853843B2 (en) 2009-10-14 2014-10-07 Stmicroelectronics, Inc. Modular low stress package technology
KR20110076683A (ko) 2009-12-29 2011-07-06 삼성전기주식회사 집적 수동 소자 어셈블리
US8659359B2 (en) 2010-04-22 2014-02-25 Freescale Semiconductor, Inc. RF power transistor circuit
CN102986138B (zh) 2010-05-28 2015-07-01 日本碍子株式会社 阻抗匹配元件
CN102340288B (zh) 2010-07-21 2013-12-25 中国科学院微电子研究所 一种具有阻抗匹配的射频集成带通滤波器
EP2463905B1 (en) 2010-12-10 2014-10-01 Nxp B.V. Packaged RF transistor with special supply voltage leads
US8299856B2 (en) 2010-12-20 2012-10-30 Infineon Technologies Ag Power transistor output match network with high Q RF path and low Q low frequency path
US8611459B2 (en) 2012-02-29 2013-12-17 Crestcom, Inc. Transmitter linearized using look-up table with unadaptable data and method therefor
US9312817B2 (en) 2012-07-20 2016-04-12 Freescale Semiconductor, Inc. Semiconductor package design providing reduced electromagnetic coupling between circuit components
EP2722880B1 (en) 2012-10-16 2018-02-28 Ampleon Netherlands B.V. Packaged RF amplifier circuit
US8970308B2 (en) 2013-02-08 2015-03-03 Infineon Technologies Ag Input match network with RF bypass path
EP2802075B1 (en) 2013-05-07 2017-02-15 Ampleon Netherlands B.V. Dual-band semiconductor RF amplifier device
JP2015084399A (ja) 2013-10-25 2015-04-30 サムソン エレクトロ−メカニックス カンパニーリミテッド． アレイ型積層セラミック電子部品及びその実装基板
US9484222B2 (en) 2014-02-19 2016-11-01 Freescale Semiconductor, Inc. Semiconductor devices, semiconductor device packages, and packaging techniques for impedance matching and/or low frequency terminations
US9628027B2 (en) 2014-03-14 2017-04-18 Nxp Usa, Inc. Multi-path devices with mutual inductance compensation networks and methods thereof
US9300254B2 (en) 2014-06-26 2016-03-29 Freescale Semiconductor Inc. Radio frequency devices with surface-mountable capacitors for decoupling and methods thereof
US9438184B2 (en) 2014-06-27 2016-09-06 Freescale Semiconductor, Inc. Integrated passive device assemblies for RF amplifiers, and methods of manufacture thereof
US9979356B2 (en) 2014-12-17 2018-05-22 Nxp Usa, Inc. Magnetically coupled load modulation
US10432152B2 (en) 2015-05-22 2019-10-01 Nxp Usa, Inc. RF amplifier output circuit device with integrated current path, and methods of manufacture thereof
US9692363B2 (en) 2015-10-21 2017-06-27 Nxp Usa, Inc. RF power transistors with video bandwidth circuits, and methods of manufacture thereof
US9571044B1 (en) 2015-10-21 2017-02-14 Nxp Usa, Inc. RF power transistors with impedance matching circuits, and methods of manufacture thereof

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5276406A (en) * 1992-02-13 1994-01-04 Trontech, Inc. Low noise wide dynamic range amplifiers
US5625528A (en) * 1992-10-21 1997-04-29 Devoe; Daniel F. Monolithic, buried-substrate, ceramic multiple capacitors isolated, one to the next, by dual-dielectric-constant, three-layer-laminate isolation layers
US6072690A (en) * 1998-01-15 2000-06-06 International Business Machines Corporation High k dielectric capacitor with low k sheathed signal vias
US7547370B2 (en) * 2001-12-14 2009-06-16 Murata Manufacturing Co., Ltd. Method for manufacturing multilayer ceramic electronic element
KR100810524B1 (ko) * 2004-12-20 2008-03-10 가부시키가이샤 무라타 세이사쿠쇼 적층 세라믹 전자부품 및 그 제조방법
CN101683010A (zh) * 2008-02-19 2010-03-24 株式会社村田制作所 层叠型陶瓷电子元器件的制造方法
US20090296310A1 (en) * 2008-06-03 2009-12-03 Azuma Chikara Chip capacitor precursors, packaged semiconductors, and assembly method for converting the precursors to capacitors
US20140285944A1 (en) * 2011-10-24 2014-09-25 Dexerials Corporation Electrostatic capacitance element and resonance circuit
US20140070365A1 (en) * 2012-09-12 2014-03-13 Lakshminarayan Viswanathan Semiconductor devices with impedance matching-circuits, and methods of manufacture thereof

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108242920A (zh) * 2016-12-27 2018-07-03 恩智浦美国有限公司 用于rf放大器装置的输入电路及其制造方法
CN108242920B (zh) * 2016-12-27 2023-04-18 恩智浦美国有限公司 用于rf放大器装置的输入电路及其制造方法
CN108512514A (zh) * 2017-02-27 2018-09-07 恩智浦美国有限公司 多级rf放大器装置
CN108512514B (zh) * 2017-02-27 2024-04-09 恩智浦美国有限公司 多级rf放大器装置
CN109560069A (zh) * 2017-09-26 2019-04-02 恩智浦美国有限公司 带有屏蔽结构的晶体管、封装器件及其制造方法
CN109560069B (zh) * 2017-09-26 2023-05-23 恩智浦美国有限公司 带有屏蔽结构的晶体管、封装器件及其制造方法
WO2020156351A1 (zh) * 2019-01-31 2020-08-06 苏州远创达科技有限公司 一种高视频带宽的射频功率放大器
CN113748505A (zh) * 2019-04-25 2021-12-03 京瓷株式会社 布线基板、电子部件用封装件及电子装置

Also Published As

Publication number Publication date
US10432152B2 (en) 2019-10-01
CN106169913B (zh) 2021-08-27
EP3096353B1 (en) 2019-09-04
EP3096353A1 (en) 2016-11-23
US20160344353A1 (en) 2016-11-24

Similar Documents

Publication Publication Date Title
CN106169913A (zh) 具有集成电流路径的射频放大器输出电路装置及其制造方法
CN107070417B (zh) 具有视频带宽电路的rf功率晶体管以及其制造方法
CN107070418B (zh) 具有阻抗匹配电路的rf功率晶体管以及其制造方法
US9438184B2 (en) Integrated passive device assemblies for RF amplifiers, and methods of manufacture thereof
JP6388428B2 (ja) インピーダンス整合回路を有する半導体デバイス、およびその製造方法
CN110504923A (zh) 晶体管装置和具有谐波终止电路的放大器和其制造方法
CN101473437B (zh) 集成电路以及采用该集成电路的装置
JP7133305B2 (ja) ビデオ帯域幅が強化されたｒｆ電力増幅器用のマルチベースバンド終端コンポーネント
CN110504922A (zh) 宽带功率晶体管装置和放大器及其制造方法
CN109861654B (zh) 具有阻抗匹配电路的rf功率晶体管及其制造方法
CN108242920A (zh) 用于rf放大器装置的输入电路及其制造方法
CN108701683A (zh) 其中集成阻抗匹配网络元件的基于pcb的半导体封装件
CN109585561A (zh) 具有漏极通孔布置的晶体管管芯以及其制造方法
US9331642B2 (en) Monolithic transistor circuits with tapered feedback resistors, RF amplifier devices, and methods of manufacture thereof
CN109830471A (zh) 用于基带终止和rf性能增强的硅屏蔽件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
TA01 Transfer of patent application right

Effective date of registration: 20170927

Address after: American Texas

Applicant after: NXP America Co Ltd

Address before: texas

Applicant before: Fisical Semiconductor Inc.

TA01 Transfer of patent application right
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant