CN101683010A - 层叠型陶瓷电子元器件的制造方法 - Google Patents

层叠型陶瓷电子元器件的制造方法 Download PDF

Info

Publication number
CN101683010A
CN101683010A CN200980000320A CN200980000320A CN101683010A CN 101683010 A CN101683010 A CN 101683010A CN 200980000320 A CN200980000320 A CN 200980000320A CN 200980000320 A CN200980000320 A CN 200980000320A CN 101683010 A CN101683010 A CN 101683010A
Authority
CN
China
Prior art keywords
ceramic
substrate layer
layer
stacked body
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200980000320A
Other languages
English (en)
Other versions
CN101683010B (zh
Inventor
近川修
池田哲也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of CN101683010A publication Critical patent/CN101683010A/zh
Application granted granted Critical
Publication of CN101683010B publication Critical patent/CN101683010B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/30—Details of processes not otherwise provided for in H05K2203/01 - H05K2203/17
    • H05K2203/308—Sacrificial means, e.g. for temporarily filling a space for making a via or a cavity or for making rigid-flexible PCBs
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明提供一种多层陶瓷基板的制造方法，所述制造方法是在未烧结陶瓷层叠体的主表面上配置了在烧成时未烧结的约束层的状态下进行烧成，然后将约束层除去，若增大约束层所产生的约束力，则难以除去约束层，若能轻易地除去约束层，则约束力减小。在未烧结陶瓷层叠体(12)中，形成包含银为主要成分的导体图案(5～9)，并层叠第一基材层(1)及第二基材层(2)。沿着未烧结陶瓷层叠体(12)的至少一侧主表面配置第二基材层(2)，并配置约束层(10、11)以与第二基材层(2)相接。不依靠减小约束层所包含的难烧结性陶瓷粉末的粒径的方法，而是通过使第二基材层(2)具有比第一基材层(1)在烧成时更易于银扩散的组成来降低玻璃软化点，从而提高约束力。

Description

层叠型陶瓷电子元器件的制造方法
技术领域
本发明涉及层叠型陶瓷电子元器件的制造方法，特别涉及利用所谓无收缩工艺的层叠型陶瓷电子元器件的制造方法。
背景技术
作为层叠型陶瓷电子元器件的一个例子的多层陶瓷基板，具备多层层叠的陶瓷层，并通常在其表面或内部形成导体图案。该导体图案有例如沿陶瓷层的平面方向延伸的面内导体、和在厚度方向上贯通陶瓷层那样延伸的层间连接导体(典型的是通孔导体)。
一般，这种多层陶瓷基板在其上搭载半导体器件或芯片层叠电容器等表面安装型电子元器件，并将这些表面安装型电子元器件相互布线。另外，在多层陶瓷基板中内置有电容或电感等无源元件，利用上述的面内导体或层间连接导体构成这些无源元件，还根据需要，将各表面安装型电子元器件和内置的无源元件相互连接。
为使多层陶瓷基板更加多功能化、高功能化、高性能化，需要高精度且高密度地形成上述导体图案。
然而，为了得到多层陶瓷基板，必须对层叠了要成为陶瓷层的陶瓷生坯的未烧结陶瓷层叠体进行烧成。在该烧成工序中，陶瓷生坯随着其中包含的粘合剂的消失或陶瓷粉末的烧结而收缩，而收缩特别是在大面积的多层陶瓷基板中难以在整块基板中均匀地产生，因此，在多层陶瓷基板的平面方向上，有时会因收缩不均匀而产生尺寸误差，或整块多层陶瓷基板发生翘曲或弯曲。
其结果是在导体图案中产生所不希望的变形或失真，更具体而言，有可能会降低面内导体或层间连接导体的位置精度，或在面内导体或层间连接导体中发生断线。这种产生在导体图案中的变形或失真是阻碍导体图案高密度化的主要原因。
因此，例如日本专利第2554415号公报(专利文献1)中提出了在制造多层陶瓷基板时应用实质上不发生多层陶瓷基板的平面方向上的烧成收缩的方法，即所谓无收缩工艺。
在该无收缩工艺中，准备基材层用陶瓷生坯，该基材层用陶瓷生坯以在Al2O3等陶瓷粉末中混合硼硅酸盐玻璃等玻璃粉末而得到的基材层用陶瓷粉末为主要成分，并准备例如以Al2O3粉末为主要成分的约束层用陶瓷生坯。然后，在基材层用陶瓷生坯中形成了面内导体或层间连接导体后，对其进行层叠，从而制作未烧结陶瓷层叠体，接着，在该未烧结陶瓷层叠体的上下两个主表面上配置约束层用陶瓷生坯，对其进行压接，从而制作出构成带约束层的未烧结陶瓷层叠体的复合层叠体。
对由此得到的复合层叠体进行热处理，以除去各陶瓷生坯中包含的粘合剂等有机成分，接着，在未烧结陶瓷层叠体的烧结温度、即基材层用陶瓷粉末的烧结温度下对上述复合层叠体进行烧成。在该烧成工序中，约束层中包含的Al2O3粉末实质上未被烧结，因此，约束层实质上未发生收缩，从而使未烧结陶瓷层叠体的上下两个主表面受到约束力。由此，未烧结陶瓷层叠体在平面方向上的收缩实质上被抑制，使未烧结陶瓷层叠体实质上只在厚度方向上收缩。然后，在烧成工序后，通过除去由来自约束层的Al2O3形成的多孔层，取出成为多层陶瓷基板的烧结后的陶瓷层叠体。
根据上述无收缩工艺，在平面方向上，可维持层叠的基材层用陶瓷生坯的尺寸精度，因而难以发生不均匀的变形，所以难以在导体图案中发生所不希望的变形或失真，从而能够得到以高精度形成的、具有高可靠性的导体图案的多层陶瓷基板。
然而，在无收缩工艺中，对于约束层的性质，存在如下所示要解决的问题。
即，在无收缩工艺中，通过使约束层强力地约束未烧结陶瓷层叠体的主表面来抑制未烧结陶瓷层叠体的收缩，从而能高精度地制作多层陶瓷基板。另一方面，由约束层所产生的约束力越强，则在烧成工序后越难以除去约束层。因此，约束层的一部分有可能会附着在多层陶瓷基板表面上的例如导体上，在这种情况下，对该导体进行镀覆的性质或进行引线接合的性质会产生问题。为了解决该问题，尽管已提出了强力的清洗装置，但是对基板表面的损伤很大，还导致成本增加。
例如，若减小约束层所使用的Al2O3粉末这样的无机粉末的粒径，则在基材层和约束层之间的界面中，基材层中的玻璃和约束层中的无机粉末粒子容易发生反应，因此容易在界面生成反应生成物，由此，使基材层和约束层的粘合状态很牢固。然而，反过来说，会引起难以除去约束层、以及难以除去反应生成物的问题。
另一方面，若增大约束层中的无机粉末的粒径，则基材层中的玻璃和约束层中的无机粉末粒子难以发生反应，因此容易除去约束层，但约束层可抑制平面方向收缩的力量变小，在这种情况下，有时无法抑制其收缩。
因此，调整约束层中的无机粉末的粒径意义重大，但要同时获得约束层的高约束性和约束层的容易去除性却非常困难，从而成为实施无收缩工艺上的障碍。
专利文献1：日本专利第2554415号公报
发明内容
因此，本发明的目的在于提供一种可解决上述问题的、多层陶瓷基板这样的层叠型陶瓷电子元器件的制造方法。
本发明面向层叠型陶瓷电子元器件的制造方法，其特征在于，包括：
(1)第一工序，上述第一工序制作包含低温烧结性陶瓷粉末的未烧结陶瓷层叠体；
(2)第二工序，上述第二工序将包含难烧结性陶瓷粉末的约束层配置在未烧结陶瓷层叠体的至少一侧主表面上，上述难烧结性陶瓷粉末在低温烧结性陶瓷粉末的烧结温度下实质上未发生烧结；
(3)第三工序，上述第三工序将配置了约束层的未烧结陶瓷层叠体在低温烧结性陶瓷粉末的烧结温度下进行烧成，由此得到层叠型陶瓷电子元器件；以及
(4)第四工序，上述第四工序从层叠型陶瓷电子元器件除去约束层，
为了解决上述的技术问题，上述层叠型陶瓷电子元器件的制造方法具有以下结构。
首先，在第一工序中制作的未烧结陶瓷层叠体包括：第一基材层，上述第一基材层具有包含银为主要成分的第一导体图案，并且包含第一低温烧结性陶瓷粉末；以及第二基材层，上述第二基材层具有包含银为主要成分的第二导体图案，并且包含第二温烧结性陶瓷粉末。此处，第二基材层具有比第一基材层在烧成时更易于上述银扩散的组成。而且，第二基材层沿着未烧结陶瓷层叠体的至少一侧主表面配置。另外，在第二工序中配置上述约束层，以使其与未烧结陶瓷层叠体的第二基材层相接。
在上述未烧结陶瓷层叠体中，第一低温烧结性陶瓷粉末和第二低温烧结性陶瓷粉末最好使用相同的构成元素。在这种情况下，最好使第一及第二低温烧结性陶瓷粉末分别包含第一及第二玻璃粉末，为了在上述第一工序中使第二基材层具有比第一基材层更易于银扩散的组成，使构成第一及第二玻璃粉末的玻璃的组成比互不相同。
本发明所涉及的层叠型陶瓷电子元器件的制造方法也可以在上述第四工序后，还具备在层叠型陶瓷电子元器件上搭载表面安装型电子元器件的工序。
根据本发明，与约束层相接的第二基材层具有易于银扩散的组成，因而使玻璃软化点下降，因此，能在其与约束层之间得到牢固的粘合状态。其结果是能够提高约束层所产生的约束力，且在第三工序中，能使未烧结陶瓷层叠体受到足够的约束力，从而能高精度地制造层叠型陶瓷电子元器件。
另外，如上所述，因为能够在约束层得到大的约束力，因此能使用粒径比较大的粉末作为约束层所包含的难烧结性陶瓷粉末。因而，在第四工序中，能够实现轻易除去约束层的状态。
另一方面，因为只要将易于银扩散的第二基材层配置在与约束层相接的部分就足够了，因此并不是在整块多层陶瓷基板14中银都容易扩散。因而，能够将由银的扩散而引起的绝缘可靠性的降低等电学特性的恶化抑制到最低限度。
在上述未烧结陶瓷层叠体中，若第一低温烧结性陶瓷粉末和第二低温烧结性陶瓷粉末具有相同的构成元素，则在烧成时，在第一基材层和第二基材层之间不形成中间生成物，因此能够提高第一基材层和第二基材层之间的接合强度。
在上述情况下，当第一及第二低温烧结性陶瓷粉末分别包含第一及第二玻璃粉末时，为了在第一工序中使第二基材层具有比第一基材层更易于银扩散的组成，使分别构成第一及第二玻璃粉末的玻璃的组成比互不相同，则能够容易地控制银的扩散性。
附图说明
图1用于说明本发明第一实施方式的层叠型陶瓷电子元器件的制造方法，特别用于说明多层陶瓷基板的制造方法，是将第一基材层用生坯1a、第二基材层用生坯2a、以及约束层用生坯10a及11a相互分离表示的剖视图。
图2是表示将图1所示的第一基材层用生坯1a、第二基材层用生坯2a、以及约束层用生坯10a及11a层叠而得到的未烧结的复合层叠体13的剖视图。
图3是表示将图2所示的复合层叠体13进行烧成后的状态的剖视图。
图4是表示除去图3所示的约束层10及11而取出的烧结后的多层陶瓷基板14的剖视图。
图5是表示在图4所示的多层陶瓷基板14上搭载了表面安装型电子元器件15及16的状态的剖视图。
标号说明
1a  第一基材层用生坯
2a  第二基材层用生坯
1   第一基材层
2   第二基材层
5、6层间连接导体(导体图案)
7～9面内导体(导体图案)
10a、11a 约束层用生坯
10、11  约束层
12  未烧结陶瓷层叠体
13  复合层叠体
14  多层陶瓷基板(层叠型陶瓷电子元器件)
15、16 表面安装型电子元器件
具体实施方式
图1～图4是用于说明本发明的一个实施方式的层叠型陶瓷电子元器件的制造方法的剖视图。这里特别示出了多层陶瓷基板的制造方法。
首先，如图1所示，准备要成为未烧结的第一基材层1(参照图2)的第一基材层用生坯1a，并准备要成为未烧结的第二基材层2(参照图2)的第二基材层用生坯2a。第一基材层用生坯1a及第二基材层用生坯2a分别含有第一及第二低温烧结性陶瓷粉末。这些基材层用生坯1a及2a的制造方法如下：即，通过将上述低温烧结性陶瓷粉末分散到由粘合剂、溶剂、可塑剂等形成的载色剂中来制作浆液，接着，利用刮刀法这样的铸造法使得到的浆液形成为片状，从而得到上述基材层用生坯1a及2a。
上述第一及第二低温烧结性陶瓷粉末最好使用相同的构成元素。更具体而言，第一及第二低温烧结性陶瓷粉末都使用混合了玻璃粉末和氧化铝粉末的粉末，上述玻璃粉末是将包含0～55重量％的CaO、45～70重量％的SiO2、0～30重量％的Al2O3、以及0～10重量％的杂质、并且相对于这些100重量的部分包含5～20重量％的B2O3的混合物，在1200℃以上的温度下进行熔融并玻璃化后，在水中骤冷，再将其粉碎，从而制造出平均粒径为3.0～3.5μm的CaO-SiO2-Al2O3-B2O3类玻璃粉末。
这里，为使银的扩散在第二基材层2中比在第一基材层1中更容易，例如调整构成上述玻璃粉末的玻璃的组成比。即，使第一低温烧结性陶瓷粉末所包含的第一玻璃粉末和第二低温烧结性陶瓷粉末所包含的第二玻璃粉末之间的玻璃的组成比互不相同。作为一个例子，在上述CaO-SiO2-Al2O3-B2O3类玻璃中，若增多B2O3的量，则玻璃的软化点降低，银更容易扩散，因此，使构成第二玻璃粉末的玻璃中的B2O3的量多于构成第一玻璃粉末的玻璃中的B2O3的量。
上述粘合剂使用例如丙烯酸或丁醛类树脂，上述溶剂使用例如甲苯、二甲苯、以及水系溶剂，上述可塑剂使用例如DOP(Dioctyl phthalate：二甲苯)或DBP(dibutyl phthalate：甲苯二丁基二甲酸)。
此外，未烧结的第一及第二基材层1及2最好由利用上述铸造法形成的生坯1a及2a提供，但是，也可由利用厚膜印刷法形成的未烧结的厚膜印刷层提供。
接着，同样参照图1，利用冲孔加工或激光加工等，在基材层用生坯1a及2a中分别形成层间连接导体用孔3及4。然后，在层间连接导体用孔3及4中分别填充导电性糊料，形成未烧结的层间连接导体5及6。
另外，分别在基材层用生坯1a及2a上印刷导电性糊料，从而形成未烧结的面内导体7及8。此外，在图示的实施方式中，在后述的约束层用生坯11a上也形成面内导体9。
用于形成上述层间连接导体5及6以及面内导体7～9的导电性糊料使用银作为主要成分的材料。
另一方面，同样如图1所示，准备要成为约束层10及11(参照图2)的约束层用生坯10a及11a。这些约束层用生坯10a及11a包含例如氧化铝粉末的难烧结性陶瓷粉末，上述难烧结性陶瓷粉末在上述基材层用生坯1a及2a所分别包含的第一及第二低温烧结性陶瓷粉末的烧结温度、还有在未烧结的层间连接导体5及6以及未烧结的面内导体7～9的烧结温度下实质上均不发生烧结。在约束层用生坯10a及11a包含氧化铝粉末的情况下，其烧结温度为1500～1600℃，因此在基材层用生坯1a及2a、层间连接导体5及6、以及面内导体7～9的烧结温度下实质上并不发生烧结。
约束层用生坯10a及11a的制作方式如下：即，将上述难烧结性陶瓷粉末分散到由粘合剂、溶剂、可塑剂等形成的载色剂中来制作浆液，利用刮刀法这样的铸造法使所得到的浆液形成为片状，从而得到上述约束层用生坯10a及11a。
接着，将分别形成了层间连接导体5及6或面内导体7～9的导体图案的多个第一基材层用生坯1a及第二基材层用生坯2a层叠，从而制造如图2所示的未烧结陶瓷层叠体12。在未烧结陶瓷层叠体12中，第一基材层用生坯1a构成未烧结的第一基材层1，第二基材层用生坯2a构成未烧结的第二基材层2。在本实施方式中，在未烧结陶瓷层叠体12中，第二基材层2以在层叠方向上夹着第一基材层1那样层叠。
另外，约束层用生坯10a及11a以在层叠方向上夹着未烧结陶瓷层叠体12那样层叠，由此，提供约束层10及11。在本层叠状态下，约束层10及11与第二基材层2相接。此外，约束层10及11可不由生坯10a及11a提供，而是由厚膜印刷法所形成的厚膜印刷层提供。
应用等静压机或使用了金属模具的单轴压力机来对由此得到的、包含约束层10及11的未烧结陶瓷层叠体12进行冲压，从而得到复合层叠体13。
当图2所示的未烧结陶瓷层叠体12处于为得到多块多层陶瓷基板的集合基板的状态时，为使接下来所实施的分割工序变得容易，在得到复合层叠体13后，在上述冲压工序之前或之后，在未烧结陶瓷层叠体12中实施开槽的工序，该槽从未烧结陶瓷层叠体12的至少一侧主表面开到厚度20％左右为止。
接着，在第一及第二基材层1及2所各自包含的第一及第二低温烧结性陶瓷粉末的烧结温度、例如1050℃以下，最好是800℃～1000℃的温度下，对复合层叠体13进行烧成。
上述烧成工序的结果如下：即，在复合层叠体13中，约束层10及11实质上未烧结，而是未烧结陶瓷层叠体12发生烧结，从而如图3所示，在约束层10及11之间得到烧结后的陶瓷层叠体，即多层陶瓷基板14。
通过对比图2和图3可知，与烧成前的未烧结陶瓷层叠体12相比，烧结后的多层陶瓷基板14通过约束层10及11的作用，抑制了平面方向的收缩。这里，因为与约束层10及11相接的第二基材层2具有比第一基材层1更易于银扩散的组成，所以，玻璃软化点下降，因而，能在约束层10及11之间得到牢固的粘合状态。其结果是能提高约束层10及11所产生的约束力，在上述烧成工序中，能使未烧结陶瓷层叠体12受到足够的约束力，能高精度地制造多层陶瓷基板14。
另外，如上所述，在未烧结陶瓷层叠体12中，第一基材层1所包含的第一低温烧结性陶瓷粉末和第二基材层2所包含的第二低温烧结性陶瓷粉末使用相同的构成元素。因而，在上述烧成时，在第一基材层1和第二基材层2之间不形成中间生成物，因此能提高第一基材层1和第二基材层2之间的接合强度，能使其不发生剥离。
另一方面，在厚度方向上，图2中示出了未烧结陶瓷层叠体12的厚度T1，图3中示出了烧结后的多层陶瓷基板14的厚度T2，且T2＜T1，烧结后的多层陶瓷基板14与烧成前的未烧结陶瓷层叠体12相比，在厚度方向上有较大的收缩。
接着，基于例如湿喷法、喷砂法、涂刷法等方法，从烧成后的复合层叠体13除去约束层10及11，从而如图4所示地取出多层陶瓷基板14。如上所述，由于能在约束层10及11得到大的约束力，因此可以使约束层10及11所包含的难烧结性陶瓷粉末的粒径较大。由此，能轻易地除去约束层10及11，能获得在多层陶瓷基板14的表面几乎不残留约束层10及11的残渣的状态。
接着，根据需要对多层陶瓷基板14的表面进行清洗。此时，不需要施加很强的清洗力。清洗方法可以是应用超声波清洗或用氧化铝磨粒进行研磨的物理处理，也可以是应用刻蚀等化学处理，或者是应用这些处理的组合。
接着，对面内导体7～9中露出多层陶瓷基板14的表面的部分实施镀敷。该镀敷用于提高后述表面安装型电子元器件的安装的可靠性，因此实施例如Ni/Au、Ni/Pd/Au、Ni/Sn等的镀敷，镀敷的方法也可应用电镀及无电解镀敷的其中之一。
在由此得到的多层陶瓷基板14中，只要将银容易扩散的第二基材层2配置在与约束层10及11相接的位置就足够了，因此并不是在整块多层陶瓷基板14中银都容易扩散。因而，能将由银的扩散而引起的绝缘可靠性的下降等电学特性的恶化抑制到最低限度。
在多层陶瓷基板14上方的主表面上，如图5的剖视图所示，搭载着表面安装型电子元器件15及16。其中一个表面安装型电子元器件15例如是片型电容器，与位于外表面上的面内导体8通过焊锡17电连接。另一个表面安装型电子元器件16例如是半导体芯片，与位于外表面上的面内导体8通过凸起18电连接。尽管图5中未图示，但是可也根据需要，用树脂密封表面安装型电子元器件15及16。
如上所述，在集合基板的状态下制造多层陶瓷基板14时，如上所述，最好在搭载了表面安装型电子元器件15及16之后实施分割工序。
以上，将本发明与图示的实施方式进行了相关说明，但是在本发明的范围内，还有其他多种实施方式。
例如，在图示的实施方式中，第二基材层2沿着未烧结陶瓷层叠体12或多层陶瓷基板14的两个主表面配置，且约束层10及11沿着复合层叠体13的两个主表面配置，但是如果约束层只沿着复合层叠体的一侧主表面配置，则第二基材层也只要沿着配置了该约束层的一侧主表面配置即可。
另外，还可以根据所需要的设计，任意地改变多层陶瓷基板14中第一基材层1及第二基材层2各自的层数，特别是第一基材层1的层数。
另外，本发明并不限于多层陶瓷基板，也能够应用于具有其他功能的层叠型陶瓷电子元器件。
接着，为了确认本发明的效果，对所实施的实验例进行说明。
准备包含重量比为60∶40的比例的氧化铝粉末及硼硅酸盐玻璃粉末的第一基材层用生坯及第二基材层用生坯。这里，第一基材层用生坯所包含的硼硅酸盐玻璃及第二基材层用生坯所包含的硼硅酸盐玻璃的各组成比如下文的表1所示。
表1
  第一基材层   第二基材层
 SiO2   44重量％   59重量％
 B2O3   6重量％   10重量％
 CaO   43重量％   25重量％
 Al2O3   7重量％   6重量％
如表1所示，第二基材层用生坯所包含的硼硅酸盐玻璃的B2O3的量大于第一基材层用生坯所包含的硼硅酸盐玻璃的B2O3的量，因此，前者的玻璃软化点低于后者的玻璃软化点。
另一方面，准备包含平均粒径为1.0μm的氧化铝粉末、且厚度为300μm的约束层用生坯。
接着，分别层叠适当数目的上述第一基材层用生坯及第二基材层用生坯，以使第一基材层部分的合计厚度为300μm，且沿层叠方向夹着上述第一基材层的第二基材层部分的合计厚度在单侧为15μm，从而制造未烧结陶瓷层叠体，然后，层叠并压接上述约束层用生坯，以使其沿层叠方向夹着上述未烧结陶瓷层叠体，从而得到未烧成的复合层叠体。
此外，在制造上述未烧结陶瓷层叠体时，在其内部形成以银为主要成分的作为导体图案的两根微波传输带，与5GHz谐振器组合构成带通滤波器。
接着，在900℃的温度下烧成上述复合层叠体，在此之后，利用湿喷法除去约束层，从而取出基于本发明范围内的实施例的层叠型陶瓷电子元器件。
另一方面，也制造只层叠了上述第一基材层用生坯的层叠型陶瓷电子元器件(比较例1)、以及只层叠了上述第二基材层用生坯的层叠型陶瓷电子元器件(比较例2)，作为本发明范围外的比较用的层叠型陶瓷电子元器件。
对于由上述得到的实施例以及比较例1及2，首先对约束层所产生的约束力进行评价，则在实施例及比较例2中，实现了所谓的无收缩烧成(收缩率＝烧成后的尺寸/烧成前的尺寸＝99.9％)，与此相对，在比较例1中，约束层所产生的约束力未充分起作用，产生了很大的收缩。
另外，对于实施例及比较例2，对滤波器特性值进行评价，则在实施例中，介入损失为0.5dB，与此相对，在比较例2中，介入损失增大为1dB。
另外，使用WDX(Wavelength Dispersive X-ray spectroscopy：X射线荧光光谱仪)的绘图分析来评价实施例中的银扩散量，则确认了相比于第一基材层部分，第二基材层部分的银扩散量较大。
此外，对于约束层的去除性，由于在实施例及比较例1及2之间使用了包含相同平均粒径的氧化铝粉末的约束层，因此不存在很大的差异。

Claims (4)

1.一种层叠型陶瓷电子元器件的制造方法，其特征在于，包括：
第一工序，所述第一工序制造未烧结陶瓷层叠体，所述未烧结陶瓷层叠体包括第一基材层以及第二基材层，所述第一基材层具有以银为主要成分的第一导体图案，还包含第一低温烧结性陶瓷粉末，所述第二基材层具有以银为主要成分的第二导体图案，还包含第二低温烧结性陶瓷粉末，并且具有在烧成时比所述第一基材层更易于所述银扩散的组成，所述第二基材层沿所述未烧结陶瓷层叠体的至少一侧主表面配置；
第二工序，所述第二工序配置约束层以使该约束层与所述未烧结陶瓷层叠体的所述第二基材层相接，所述约束层包含在所述第一及第二低温烧结性陶瓷粉末的烧结温度下实质上未烧结的难烧结性陶瓷粉末；
第三工序，所述第三工序将配置了所述约束层的所述未烧结陶瓷层叠体在所述第一及第二低温烧结性陶瓷粉末的烧结温度下进行烧成，从而得到层叠型陶瓷电子元器件；以及
第四工序，所述第四工序从所述层叠型陶瓷电子元器件中除去所述约束层。
2.如权利要求项1所述的层叠型陶瓷电子元器件的制造方法，其特征在于，
在所述未烧结陶瓷层叠体中，所述第一低温烧结性陶瓷粉末和所述第二低温烧结性陶瓷粉末具有相同的构成元素。
3.如权利要求项2所述的层叠型陶瓷电子元器件的制造方法，其特征在于，
在所述未烧结陶瓷层叠体中，所述第一及第二低温烧结性陶瓷粉末分别包含第一及第二玻璃粉末，为了在所述第一工序中使所述第二基材层具有比所述第一基材层更易于所述银扩散的组成，使分别构成所述第一及第二玻璃粉末的玻璃的组成比互不相同。
4.如权利要求项1至3中任一项所述的层叠型陶瓷电子元器件的制造方法，其特征在于，
在进行所述第四工序之后，还包括在所述层叠型陶瓷电子元器件上搭载表面安装型电子元器件的工序。
CN2009800003204A 2008-02-19 2009-02-18 层叠型陶瓷电子元器件的制造方法 Expired - Fee Related CN101683010B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008037646 2008-02-19
JP037646/2008 2008-02-19
PCT/JP2009/052726 WO2009104619A1 (ja) 2008-02-19 2009-02-18 積層型セラミック電子部品の製造方法

Publications (2)

Publication Number Publication Date
CN101683010A true CN101683010A (zh) 2010-03-24
CN101683010B CN101683010B (zh) 2012-05-09

Family

ID=40985497

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009800003204A Expired - Fee Related CN101683010B (zh) 2008-02-19 2009-02-18 层叠型陶瓷电子元器件的制造方法

Country Status (6)

Country Link
US (1) US20100038013A1 (zh)
EP (1) EP2120522A4 (zh)
JP (1) JP4497247B2 (zh)
KR (1) KR101175412B1 (zh)
CN (1) CN101683010B (zh)
WO (1) WO2009104619A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106169913A (zh) * 2015-05-22 2016-11-30 飞思卡尔半导体公司 具有集成电流路径的射频放大器输出电路装置及其制造方法
CN111540604A (zh) * 2020-05-07 2020-08-14 无锡太湖学院 一种多层片状陶瓷电子元器件的制备方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103295914B (zh) * 2012-02-29 2018-01-16 深圳光启高等理工研究院 一种基于陶瓷基板的超材料及其制备方法
CN111417611A (zh) * 2016-08-26 2020-07-14 沙特基础工业全球技术有限公司 通过冷烧结制备陶瓷复合材料的方法
JP6996138B2 (ja) * 2017-07-10 2022-01-17 日本電気硝子株式会社 焼結体の製造方法及び焼結体の製造装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01169989A (ja) * 1987-12-24 1989-07-05 Ngk Insulators Ltd セラミックグリーンシート
US5254191A (en) 1990-10-04 1993-10-19 E. I. Du Pont De Nemours And Company Method for reducing shrinkage during firing of ceramic bodies
MY119247A (en) * 1994-10-31 2005-04-30 Tdk Corp Manufacturing method and manufacturing apparatus for ceramic electronic components
JPH11171645A (ja) * 1997-12-09 1999-06-29 Hitachi Metals Ltd 電子部品
JP3275818B2 (ja) * 1998-02-12 2002-04-22 株式会社村田製作所 積層コンデンサ
JP2001284816A (ja) * 2000-04-03 2001-10-12 Murata Mfg Co Ltd 多層回路基板およびその製造方法
JP2002226259A (ja) * 2000-11-29 2002-08-14 Murata Mfg Co Ltd セラミック電子部品の基体用組成物、セラミック電子部品および積層型セラミック電子部品の製造方法
JP4557417B2 (ja) * 2000-12-26 2010-10-06 京セラ株式会社 低温焼成セラミック配線基板の製造方法
JP2002368420A (ja) * 2001-06-05 2002-12-20 Murata Mfg Co Ltd ガラスセラミック多層基板の製造方法およびガラスセラミック多層基板
US7687137B2 (en) * 2005-02-28 2010-03-30 Kyocera Corporation Insulating substrate and manufacturing method therefor, and multilayer wiring board and manufacturing method therefor
JP4107437B2 (ja) * 2005-11-02 2008-06-25 Ｔｄｋ株式会社 多層セラミックス基板及びその製造方法
JP4994052B2 (ja) * 2006-03-28 2012-08-08 京セラ株式会社 基板およびこれを用いた回路基板
KR100989342B1 (ko) * 2006-05-29 2010-10-25 가부시키가이샤 무라타 세이사쿠쇼 세라믹 다층기판의 제조 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106169913A (zh) * 2015-05-22 2016-11-30 飞思卡尔半导体公司 具有集成电流路径的射频放大器输出电路装置及其制造方法
CN111540604A (zh) * 2020-05-07 2020-08-14 无锡太湖学院 一种多层片状陶瓷电子元器件的制备方法

Also Published As

Publication number Publication date
JPWO2009104619A1 (ja) 2011-06-23
WO2009104619A1 (ja) 2009-08-27
JP4497247B2 (ja) 2010-07-07
US20100038013A1 (en) 2010-02-18
EP2120522A1 (en) 2009-11-18
KR20090127440A (ko) 2009-12-11
KR101175412B1 (ko) 2012-08-20
EP2120522A4 (en) 2011-01-26
CN101683010B (zh) 2012-05-09

Similar Documents

Publication Publication Date Title
KR100200902B1 (ko) 다층세라믹 소결체 및 그 제조방법
US6938332B2 (en) Method for manufacturing multilayer ceramic substrates
KR100862537B1 (ko) 세라믹 기판의 제조방법 및 비소성 세라믹 기판
KR100451955B1 (ko) 세라믹 다층 기판의 제조방법 및 미소성의 복합 적층체
EP1786249A1 (en) Ceramic substrate with chip type electronic component mounted thereon and process for manufacturing the same
CN101683010B (zh) 层叠型陶瓷电子元器件的制造方法
JP2001358247A (ja) 多層配線基板の製造方法
CN101998779A (zh) 层叠型陶瓷电子元器件及其制造方法
KR100462499B1 (ko) 다층 세라믹 기판 및 그 제조방법, 미소결 세라믹 적층체및 전자 장치
CN102027813A (zh) 多层陶瓷基板及其制造方法
JP4826356B2 (ja) セラミック基板の製造方法
US6942833B2 (en) Ceramic multilayer substrate manufacturing method and unfired composite multilayer body
US7302757B2 (en) Micro-bumps to enhance LGA interconnections
JP3956148B2 (ja) セラミック多層基板の製造方法及び半導体装置
JP4110536B2 (ja) 多層セラミック集合基板および多層セラミック集合基板の製造方法
JP2005268672A (ja) 基板
JP4048974B2 (ja) 多層セラミック基板を備える電子部品の製造方法
JP4089356B2 (ja) 多層セラミック基板の製造方法
JP4645962B2 (ja) 多層セラミック基板
US20110088831A1 (en) Method for producing ceramic body
KR102170221B1 (ko) 프로브카드용 공간변환기 및 그 제조 방법
KR20090112937A (ko) 다층 세라믹 기판의 제조 방법
KR20000045202A (ko) 저온동시소성세라믹의 내장 커패시터 제조방법
JP5051513B2 (ja) 多層セラミック集合基板の製造方法
JP3561197B2 (ja) 配線基板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120509

Termination date: 20210218