CN109830471A - 用于基带终止和rf性能增强的硅屏蔽件 - Google Patents

用于基带终止和rf性能增强的硅屏蔽件 Download PDF

Info

Publication number
CN109830471A
CN109830471A CN201811468864.0A CN201811468864A CN109830471A CN 109830471 A CN109830471 A CN 109830471A CN 201811468864 A CN201811468864 A CN 201811468864A CN 109830471 A CN109830471 A CN 109830471A
Authority
CN
China
Prior art keywords
capacitor
electrode
ipd
semiconductor substrate
raised
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811468864.0A
Other languages
English (en)
Other versions
CN109830471B (zh
Inventor
朱宁
D·G·霍尔梅斯
J·K·琼斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP USA Inc
Original Assignee
NXP USA Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NXP USA Inc filed Critical NXP USA Inc
Publication of CN109830471A publication Critical patent/CN109830471A/zh
Application granted granted Critical
Publication of CN109830471B publication Critical patent/CN109830471B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/193—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only with field-effect devices
    • H03F3/1935—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only with field-effect devices with junction-FET devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/057—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56—Modifications of input or output impedances, not otherwise provided for
    • H03F1/565—Modifications of input or output impedances, not otherwise provided for using inductive elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/195—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/213—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6611—Wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6616—Vertical connections, e.g. vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H01L2223/6655—Matching arrangements, e.g. arrangement of inductive and capacitive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6672—High-frequency adaptations for passive devices for integrated passive components, e.g. semiconductor device with passive components only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48105—Connecting bonding areas at different heights
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48195—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4905—Shape
    • H01L2224/49051—Connectors having different shapes
    • H01L2224/49052—Different loop heights
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49112—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting a common bonding area on the semiconductor or solid-state body to different bonding areas outside the body, e.g. diverging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/83805—Soldering or alloying involving forming a eutectic alloy at the bonding interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Amplifiers (AREA)
  • Microwave Amplifiers (AREA)

Abstract

本公开涉及用于基带终止和RF性能增强的硅屏蔽件。一种RF放大器装置包括在接地凸缘上的半导体管芯和集成无源装置(IPD)。所述IPD包括半导体衬底和联接到所述半导体衬底的金属‑绝缘体‑金属(MIM)电容器。所述MIM电容器包括第一电极、第二电极和在所述第一电极与所述第二电极之间的电介质。第一RF电容器在所述半导体衬底上方并且第二RF电容器在所述半导体衬底上方。金属层经图案化以形成升高的金属屏蔽结构的一部分、所述第一RF电容器的第一板和所述第二RF电容器的第一板。所述升高的金属屏蔽结构在所述MIM电容器上方。所述IPD电联接到所述半导体管芯。

Description

用于基带终止和RF性能增强的硅屏蔽件
技术领域
本文描述的主题的实施例大体上涉及封装半导体装置，且更具体地说，涉及具有经屏蔽集成无源装置(IPD)的封装射频(RF)放大器。
背景技术
高功率射频(RF)晶体管装置常用于射频通信基础设施放大器中。这些RF晶体管装置通常包括一个或多个输入引线、一个或多个输出引线、一个或多个晶体管、一个或多个偏压引线以及将引线联接到(一个或多个)晶体管的各种接合线。在一些情况下，输入和输出电路还可容纳于包含装置的(一个或多个)晶体管的相同封装件内。更具体地说，封装内输入电路(例如，包括输入阻抗匹配电路)可联接在装置的输入引线与晶体管的控制端(例如，栅极)之间，并且封装内输出电路(例如，包括输出阻抗匹配电路)可联接在晶体管的导电端(例如，漏极)与装置的输出引线之间。
瞬时信号带宽(ISBW)正变成RF通信基础设施放大器的主要需求，并且因此包括于这类放大器中的大功率RF晶体管装置的主要需求。连同阻抗匹配电路一起，RF装置的输出电路还可包括被配置成提供向下到包络频率的RF接地的基带去耦电路。一般来说，装置的ISBW受到由装置的偏馈与这类基带去耦电路的组件之间的交互引起的低频谐振(LFR)的限制。近年来，已经研发出具有在约450兆赫(MHz)或更小的范围内的受限制的LFR的RF晶体管装置，所述RF晶体管装置支持在约150MHz或更小的范围内的ISBW。尽管这些装置对于一些应用是足够的，但是对较宽RF带宽放大器的需要持续增加。
发明内容
根据本发明的第一方面，提供一种集成无源装置(IPD)，所述集成无源装置包括：
半导体衬底；
联接到所述半导体衬底的金属-绝缘体-金属(MIM)电容器，所述MIM电容器包括：
第一电极，
第二电极，和
在所述第一电极与所述第二电极之间的电介质；
在所述半导体衬底上方的第一射频(RF)电容器；
在所述半导体衬底上方的第二RF电容器；和
金属层，所述金属层经图案化以形成升高的金属屏蔽结构的一部分，所述升高的金属屏蔽结构在所述MIM电容器上方。
在一个或多个实施例中，所述MIM电容器的所述第一电极和所述第二电极中的至少一个包括平行于所述升高的金属屏蔽结构的第一部分和与所述升高的金属屏蔽结构正交的第二部分。
在一个或多个实施例中，所述IPD进一步包括通过所述半导体衬底的通孔，其中所述通孔电联接到所述升高的金属屏蔽结构。
在一个或多个实施例中，所述MIM电容器的所述第一电极和所述第二电极中的至少一个包括导电半导体材料。
在一个或多个实施例中，所述金属层经图案化以形成所述第一RF电容器的第一板和所述第二RF电容器的第一板。
在一个或多个实施例中，所述IPD进一步包括一组形成于所述升高的金属屏蔽结构中的狭槽，每个狭槽具有在0.1μm到10000μm范围内的宽度和在0.1μm到10000μm范围内的长度。
在一个或多个实施例中，所述电介质包括一层或多层的多晶硅材料、氧化物材料或氮化物材料。
根据本发明的第二方面，提供一种射频(RF)放大器装置，所述射频(RF)放大器装置包括：
接地凸缘；
在所述接地凸缘上的半导体管芯；和
在所述接地凸缘上的集成无源装置(IPD)，所述IPD包括：
半导体衬底；
联接到所述半导体衬底的金属-绝缘体-金属(MIM)电容器；
在所述半导体衬底上方的第一RF电容器；
在所述半导体衬底上方的第二RF电容器；和
金属层，所述金属层经图案化以形成升高的金属屏蔽结构的一部分，所述升高的金属屏蔽结构在所述MIM电容器上方，其中所述IPD电联接到所述半导体管芯。
在一个或多个实施例中，所述MIM电容器为所述RF放大器装置的包络频率终止电路的一部分。
在一个或多个实施例中，所述第一RF电容器和所述第二RF电容器为所述RF放大器装置的输出阻抗匹配电路的一部分。
在一个或多个实施例中，所述MIM电容器包括第一电极、第二电极和在所述第一电极与所述第二电极之间的电介质，并且所述MIM电容器的所述第一电极和所述第二电极中的至少一个包括平行于所述升高的金属屏蔽结构的第一部分和与所述升高的金属屏蔽结构正交的第二部分。
在一个或多个实施例中，所述RF放大器装置进一步包括通过所述半导体衬底的通孔，其中所述通孔电联接到所述升高的金属屏蔽结构。
在一个或多个实施例中，所述MIM电容器包括第一电极、第二电极和在所述第一电极与所述第二电极之间的电介质，并且所述MIM电容器的所述第一电极和所述第二电极中的至少一个包括导电半导体材料。
在一个或多个实施例中，所述电介质包括一层或多层的多晶硅材料、氧化物材料或氮化物材料。
在一个或多个实施例中，所述金属层经图案化以形成所述第一RF电容器的第一板和所述第二RF电容器的第一板。
在一个或多个实施例中，所述RF放大器装置进一步包括一组形成于所述升高的金属屏蔽结构中的狭槽，每个狭槽具有在0.1μm到10000μm范围内的宽度和在0.1μm到10000μm范围内的长度。
根据本发明的第三方面，提供一种射频(RF)放大器装置，所述射频(RF)放大器装置包括：
接地凸缘；
在所述接地凸缘上的半导体管芯；和
在所述接地凸缘上的集成无源装置(IPD)，所述IPD包括：
半导体衬底；
联接到所述半导体衬底的金属-绝缘体-金属(MIM)电容器，所述MIM电容器包括：
第一电极，
第二电极，和
在所述第一电极与所述第二电极之间的电介质；
在所述半导体衬底上方的第一RF电容器；
在所述半导体衬底上方的第二RF电容器；和
金属层，所述金属层经图案化以形成升高的金属屏蔽结构的一部分、所述第一RF电容器的第一板和所述第二RF电容器的第一板，所述升高的金属屏蔽结构在所述MIM电容器上方，其中所述IPD电联接到所述半导体管芯，其中所述MIM电容器的所述第一电极和所述第二电极中的至少一个包括平行于所述升高的金属屏蔽结构的第一部分和与所述升高的金属屏蔽结构正交的第二部分。
在一个或多个实施例中，所述第一RF电容器和所述第二RF电容器为所述RF放大器装置的输出阻抗匹配电路的一部分。
在一个或多个实施例中，所述MIM电容器的所述第一电极和所述第二电极中的至少一个包括导电半导体材料。
在一个或多个实施例中，所述电介质包括一层或多层的多晶硅材料、氧化物材料或氮化物材料。
本发明的这些和其它方面将根据下文中所描述的实施例显而易见，且参考这些实施例予以阐明。
附图说明
当时，通过参考详细描述和权利要求书同时结合以下图式考虑可得到对主题的更全面理解，在图式中相同的附图标记始终指代类似的元件。
图1是根据例子实施例的具有输入和输出电路的RF放大器的示意图；
图2是根据例子实施例的体现图1的电路的封装RF放大器装置的例子的俯视图；
图3是图2的RF放大器装置沿线3-3的横截面侧视图；
图4是根据另一例子实施例的具有输入和输出电路的RF放大器的示意图；
图5是根据例子实施例的体现图4的电路的封装的RF放大器装置的例子的俯视图；
图6是图5的RF放大器装置沿线6-6的横截面侧视图；
图7是具有包括高密度电容器的未屏蔽的集成无源装置(IPD)的RF放大器装置的横截面简化侧视图，示出正向和反向电流路径；
图8是根据一个或多个例子实施例的具有包括高密度电容器的经屏蔽IPD的RF放大器装置的横截面简化侧视图，示出正向和反向电流路径；
图9A是根据一个或多个例子实施例的具有包括高密度电容器的经屏蔽IPD的RF放大器装置的横截面更详细侧视图(沿图10中示出的线9A-9A)，示出金属层和硅穿孔(TSV)；
图9B是根据一个或多个例子实施例的具有包括高密度电容器的经屏蔽IPD的RF放大器装置的横截面更详细侧视图(沿图10中示出的线9B-9B)，示出金属层、TSV以及正向和反向电流路径；并且
图10是根据一个或多个例子实施例的封装RF放大器装置(如图9A和9B中描绘的封装RF放大器装置)的例子经屏蔽IPD的俯视图。
具体实施方式
常规的RF放大器装置包括：有源装置(例如，晶体管)；联接在RF放大器装置的输入端与有源装置的输入端之间的输入阻抗匹配电路；以及联接在有源装置的输出端与RF放大器装置的输出端之间的输出电路(包括输出阻抗匹配电路)。本文中论述的RF放大器装置的实施例还可包括在输出电路中的基带去耦电路，该基带去耦电路被配置成提供向下到包络频率的RF接地。这些RF放大器装置实施例可包括输出电路组件，该输出电路组件可支持与使用常规组件可实现的相比更宽的RF带宽放大器，同时满足各种性能要求和其它标准。举例来说，假定低频谐振(LFR)与瞬时信号带宽(ISBW)为3:1的比率，实施例可能够实现以200兆赫(MHz)或高于ISBW发射信号，这对应于大致600MHz或更大的低LFR。在其它情况下，取决于用于线性化的系统(例如，数字预失真(DPD)系统)，LFR与ISBW的比率可为2.4:1到5:1。
在各种实施例中，具有相对大电容值的基带去耦电路，在本文中被称为包络电容或“Cenv”，用于实现增大的LFR(且因此增大的ISBW)。使用低温共烧陶瓷(LTCC)结构来集成基带去耦可改进ISBW并且有助于实现1吉兆赫(GHz)和更高的目标LFR。然而，在某些应用中，用于低频去耦的LTCC材料可具有载波频率的损失并且性能降低。在LTCC装置中RF屏蔽可通过减小涡电流并控制封装晶体管中的RF信号的电流返回路径来帮助增强性能，但LTCC屏蔽在某些装置中可面临成本和制造问题。因此，对于屏蔽使用半导体类结构制造的集成无源装置(IPD)，RF屏蔽方法可为期望的。
在常规的大功率RF晶体管装置中，晶体管和输出电路的组件安装在导电衬底或凸缘上，并且晶体管与输出引线之间的正向电流通过晶体管与输出引线之间的接合线载送。另一方面，反向电流在导电衬底的表面以相反方向载送。在此配置中，在操作期间在正向电流载送接合线与反向电流载送衬底表面之间的空间中形成涡电流。在其中这些涡电流通过位于正向与反向电流路径之间的低Q材料(例如，高损耗角正切材料)传递的装置中，装置可在载波频率下经历通过低Q材料的显著功率损耗。
为了克服这个问题，本发明主题的实施例包括包围低Q材料(例如，包括于Cenv中的介电材料)的电流路径结构，因此基本上减少或消除通过所述低Q材料的功率损耗。换句话说，电流路径结构基本上消除在装置的正向与返回电流路径之间相对有损耗的低Q材料的存在。更具体地说，在一个实施例中，“反向电流路径结构”被配置成载送反向电流，并且“反向电流路径结构”以物理方式定位于Cenv与正向电流路径之间。
图1是RF放大器装置100的示意图。在实施例中，装置100包括输入引线102、输入阻抗匹配电路110、晶体管120、输出阻抗匹配电路130、包络频率终止电路150和输出引线104。输出阻抗匹配电路130和包络频率终止电路150可被统称为“输出电路”。尽管晶体管120以及输入阻抗匹配电路110和输出阻抗匹配电路130与包络频率终止电路150的各种元件示出为单个组件，但是描绘仅是出于易于说明的目的。基于本文中的描述，本领域的技术人员将理解，晶体管120和/或输入抗匹配电路110和输出阻抗匹配电路130与包络频率终止电路150的某些元件各自可被实施为多个组件(例如，彼此并联或串联连接)，并且这类实施例的例子在其它图式中示出且稍后描述。举例来说，实施例可包括单一路径装置(例如，包括单一输入引线、输出引线、晶体管等)、双路径装置(例如，包括两个输入引线、输出引线、晶体管等)和/或多路径装置(例如，包括两个或更多个输入引线、输出引线、晶体管等)。另外，输入/输出引线的数目可不与晶体管的数目相同(例如，对于给定集合的输入/输出引线，可存在并行地操作的多个晶体管)。因此，下文晶体管120以及输入阻抗匹配电路110和输出阻抗匹配电路130与包络频率终止电路150的各种元件的描述并非旨在将本发明主题的范围仅限于所示出的实施例。
输入引线102和输出引线104各自包括导体，该导体被配置成使得装置100能够与外部电路系统(未示出)电联接。更具体地说，输入引线102和输出引线104以物理方式定位在装置的封装的外部与内部之间。输入阻抗匹配电路110电联接在输入引线102与晶体管120的第一端之间，该晶体管120的第一端也定位于装置的内部内，并且输出阻抗匹配电路130和包络频率终止电路150电联接在晶体管120的第二端与输出引线104之间。
根据实施例，晶体管120为装置100的初级有源组件。晶体管120包括控制端和两个导电端，其中该导电端通过可变电导率通道在空间上且电学上分隔开。举例来说，晶体管120可为场效应晶体管(FET)(如金属氧化物半导体FET(MOSFET))或高电子迁移率晶体管(HEMT)，其中的每个包括栅极(控制端)、漏极(第一导电端)和源极(第二导电端)。可替换的是，晶体管120可以是双极结晶体管(BJT)。因此，本文中对“栅极”、“漏极”和“源极”的参考并不旨在具有限制性，因为这些名称中的每个具有BJT实施方案的类似特征(例如，相应地，基极、集电极和发射极)。根据实施例，并且以非限制性方式使用通常应用于MOSFET的命名法，晶体管120的栅极联接到输入阻抗匹配电路110，晶体管120的漏极联接到输出阻抗匹配电路130和包络频率终止电路150，并且晶体管120的源极联接到接地(或另一电压参考)。通过提供到晶体管120的栅极的控制信号的变化，晶体管120的导电端之间的电流可得到调制。
输入阻抗匹配电路110被配置成升高装置100的阻抗到更高(例如，中等或更高)阻抗水平(例如，在约2到约10欧姆或更高的范围内)。这可为有利的，因为这允许来自驱动级的印刷电路板水平(PCB水平)匹配接合部具有阻抗，该阻抗可在最小损耗和变化的情况下在大批量制造中实现(例如，“用户友好型”匹配接合部)。输入阻抗匹配电路110联接在输入引线102与晶体管120的控制端(例如，栅极)之间。根据实施例，输入阻抗匹配电路110为低通电路，其包括二个电感元件112、116(例如，两组接合线)和分路电容器114。第一电感元件112(例如，第一组的接合线)联接在输入引线102与电容器114的第一端之间，并且第二电感元件116(例如，第二组接合线)联接在电容器114的第一端与晶体管120的控制端之间。电容器114的第二端联接到接地(或另一电压参考)。电感元件112、电感元件116和分路电容器114的组合充当低通滤波器。根据实施例，电感元件112、116的串联组合可具有在约50微微亨(pH)到约3毫微亨(nH)之间的范围内的值，并且分路电容器114可具有在约2皮法(pF)到约100pF之间的范围内的值。
输出阻抗匹配电路130被配置成将装置100的输出阻抗与可联接到输出引线104的外部电路或组件(未示出)的输入阻抗相匹配。输出阻抗匹配电路130联接在晶体管120的第一导电端(例如，漏极)与输出引线104之间。根据实施例，输出阻抗匹配电路130包括三个电感元件132、136、140(例如，三组接合线)和两个电容器134、138。在实施例中，输出阻抗匹配电路130包括高通匹配电路131(包括电感元件132和电容器134)和低通匹配电路135(包括感应元件136、140和电容器138)。
在低通匹配电路135中，电感元件136、140(例如，第三和第四组接合线)，在本文中也被称为“LLP1”和“LLP2”，串联联接在晶体管120的第一导电端(例如，漏极)与输出引线104之间，其中节点137在电感元件136、140之间。电容器138，在本文中也被称为“CLP”，具有联接到节点137的第一端和联接到接地节点157的第二端，该第二端继而可联接到接地(或另一电压参考)。电感元件136、140和电容器138的组合充当第一(低通)匹配级。根据实施例，电感元件136、140的串联组合可具有在约40pH到约3nH之间的范围内的值，并且电容器138可具有在约2pF到约80pF之间的范围内的值，但是这些组件也可具有这些范围外的值。
在高通匹配电路131中，电感元件132(例如，第五组接合线)，也被称为“L分路”，联接在晶体管120的第一导电端与电容器134(也被称为“C分路”)的第一端之间。电容器134的第二端联接到接地节点157。电感元件132和电容器134的组合充当第二(高通)匹配级。根据实施例，电感元件132可具有在约80pH到约3nH之间的范围内的值，并且电容器134可具有在约50pF到约500pF之间的范围内的值，但是这些组件也可具有这些范围外的值。
RF“冷点”存在于电感元件132与电容器134之间的节点151处，其中RF冷点表示具有RF频率的信号的在电路中的高阻抗点。在实施例中，包络频率终止电路150联接在RF冷点(在节点151处)与接地节点157之间。通过在RF频率下呈递高阻抗，包络频率终止电路150用于改进由输出阻抗匹配电路130与偏馈之间的交互所引起的装置100的低频谐振。包络频率终止电路150实质上从匹配的观点是“不可见的”，因为包络频率终止电路150仅影响包络频率下的输出阻抗(即，包络频率终止电路150为装置100的包络频率提供终止)。
根据实施例，包络频率终止电路150包括串联联接的电阻器152、电感154和电容器156。电阻器152(在本文中被称为“包络电阻器”或“Renv”)的第一端联接到节点151(即，RF冷点)。在节点153处，包络电阻器152的第二端联接到电感154(在本文中被称为“包络电感器”或“Lenv”)的第一端。在节点155处，电感154的第二端联接到电容器156(在本文中被称为“包络电容器”或“Cenv”)。在实施例中，包络电容器156的第二端联接到接地节点157。包络电阻器152可具有在约0.1欧姆到约2欧姆之间的范围内的值，包络电感154可具有小于约25-500pH的值，并且包络电容器156可具有在约5毫微法拉(nF)到约1微法拉(μF)之间的范围内的值，但是这些组件也可具有这些范围外的值。尽管包络电感154在图1中示出为包括单个集总元件，但是包络电感154实际上可由一个或多个相异的电感器(例如，电感器754、854、1054，图7、图8、图10)和与存在于RF冷点节点151与接地节点157之间的导电路径中的其它导电特征(例如，导电通孔和导电迹线的部分)相关联的额外小电感构成。
图2是根据例子实施例的体现图1的电路的封装RF放大器装置200的例子的俯视图。更具体地说，装置200的互连电气组件和元件可通过图1的示意图建模。为了增强理解，图2应与图3同时查看，图3是图2的RF放大器装置200沿线3-3的横截面侧视图。
装置200包括输入引线202(例如，输入引线102，图1)、输出引线204(例如，输出引线104，图1)、偏压引线205、凸缘206、隔离结构208以及电联接在输入引线202与输出引线204之间的三个并联放大路径(即，电路100的三个并联示例，图1)。每个放大路径包括输入阻抗匹配电路210(例如，输入阻抗匹配电路110，图1)、晶体管220(例如，晶体管120，图1)、输出阻抗匹配电路230(例如，输出阻抗匹配电路130，图1)以及包络频率终止电路250(例如，包络频率终止电路150，图1)。
凸缘206包括刚性导电衬底，该刚性导电衬底具有足以为装置200的其它组件和元件提供结构支撑的厚度。此外，凸缘206可充当用于安装在凸缘206上的晶体管220和其它装置的散热片。凸缘206具有顶表面和底表面以及对应于装置200的周边的基本上矩形的周边。在图2中，只有凸缘206的顶表面的中心部分是通过隔离结构208中的开口可见的。至少凸缘206的表面由一层导电材料形成，并且有可能所有的凸缘206由块状导电材料形成。可替换的是，凸缘206可在其顶表面下方具有一层或多层非导电材料。无论如何，凸缘206都具有导电顶表面。当装置200并入到更大电气系统中时，凸缘206可用于提供用于装置200的接地参考。
在实施例中，隔离结构208具有框形状，该框形状包括具有中心开口的基本上封闭的四边结构。隔离结构208可具有基本上矩形形状，如图2所示，或隔离结构208可具有另一种形状(例如，环形圈、椭圆形等)。隔离结构208可形成为单一整体结构，或者隔离结构208可形成为多个构件的组合。举例来说，在替代实施例中，隔离结构208可包括接触彼此或彼此空间分离的多个部分(例如，隔离结构208可具有隔离输入引线202与凸缘206的一个部分，以及隔离输出引线204与凸缘206的另一部分)。此外，隔离结构208可由均质材料形成，或者隔离结构208可由多个层形成。
输入引线202和输出引线204以及偏压引线205安装在隔离结构208的顶表面上于中心开口的相对侧上，并且因此输入引线202和输出引线204以及偏压引线205高于凸缘206的顶表面并且与凸缘206电隔离。举例来说，引线202、204、205可焊接或以其它方式附接到隔离结构208的顶表面上的金属化物(未图示)(例如，冶金连接件)。一般来说，引线202、204、205被朝向成允许接合线(例如，接合线212、240)附接在引线202、204、205与隔离结构208的中心开口内的组件和元件之间。
根据实施例，偏压引线205与棒状导体207电联接在一起，该棒状导体207还联接到隔离结构208的顶表面。根据具体实施例，导体207包括隔离结构208的顶表面上的金属化物。在实施例中，偏压引线205的近侧端部联接到导体207的相对端部。接合线(未示出)电联接在导体207与偏压点(例如，冷点节点151、251，图1、图2)之间。
偏压引线205从装置200延伸，在封装后，使得偏压引线205的远侧端部暴露并且可联接到更大系统的印刷电路板(PCB)以接收偏压电压。因此，包括偏压引线205消除对PCB本身上的偏压引线的需要。根据实施例，每个偏压引线205具有对应于λ/4的长度，但是每个偏压引线205也可具有不同长度。包括偏压引线205作为装置200的一部分的优势在于偏压引线205移除对四分之一波偏馈的需要，因为在偏压引线205离开装置封装件时，额外的大值去耦电容器可以连接在偏压引线205与接地之间。
另一实施例可包括四引线装置，该四引线装置具有输入引线、输出引线和联接到输入阻抗匹配电路的两个偏压引线。又一个实施例包括六引线装置，该六引线装置具有输入引线、输出引线、联接到输出阻抗匹配电路的两个偏压引线以及联接到输入阻抗匹配电路的两个偏压引线。在其它实施例中，仅单个偏压引线可联接到输入和/或输出阻抗匹配电路(例如，尤其对于其中如在双路径和多路径装置中存在多于两个RF引线的实施例)。
晶体管220以及输入匹配电路210和输出阻抗电路230与包络频率终止电路250的各种元件214、260安装在凸缘206的顶表面的大体上中心部分上，该大体上中心部分通过隔离结构208中的开口暴露。举例来说，晶体管220以及输入阻抗匹配电路210和输出阻抗匹配电路230与包络频率终止电路250的元件214、260可使用导电环氧树脂、焊料、焊料凸点、烧结和/或共熔粘合联接到凸缘206。如本文所用，“有源装置区域”对应于其上安装有一个或多个有源装置(例如，晶体管220)的装置的一部分(例如，通过隔离结构208中的开口暴露的凸缘206的导电表面的一部分)。
每个晶体管220具有控制端(例如，栅极)和二个导电端(例如，漏极和源极)。每个晶体管220的控制端通过输入阻抗匹配电路210(例如，输入阻抗匹配电路110，图1)联接到输入引线202。此外，每个晶体管220的一个导电端(例如，漏极)通过输出阻抗匹配电路230(例如，输出阻抗匹配电路130，图1)联接到输出引线204，并且其它导电端(例如，源极)联接到凸缘206(例如，联接到用于装置200的接地参考节点)。
在图2的装置200中，每个输入阻抗匹配电路210包括二个电感元件212、216(例如，电感元件112、116，图1)和电容器214(例如，电容器114，图1)。每个电感元件212、216由多个并联、紧密隔开的接合线组形成。举例来说，第一电感元件212(例如，电感元件112，图1)包括联接在输入引线202与电容器214(例如，电容器114，图1)的第一端之间的多个接合线，并且第二电感元件216(例如，电感元件116，图1)包括联接在电容器214的第一端与晶体管220的控制端之间的多个接合线。电容器214的第二端联接到凸缘206(例如，联接到接地)。电容器214可以是(例如)分立硅电容器(例如，由硅衬底构成，其中顶表面对应于第一端，并且底表面对应于第二端)。接合线212、216附接到在电容器214的顶表面处的导电顶板。
在图2的装置200中，在实施例中，每个输出阻抗匹配电路230包括三个电感元件232、236、240(例如，L分路132、LLP1 136和LLP2140，图1)以及两个电容器(例如，C分路134和CLP 138，图1)，其中电容器形成装置260(例如，装置160，图1)的部分。同样，每个电感元件232、236、240由多个并联、紧密隔开的接合线组形成。举例来说，分路电感元件232(例如，L分路132，图1)包括联接在晶体管220的第一导电端(例如，漏极)与装置260的顶表面上的第一接合衬垫251(例如，对应于RF冷点节点151，图1)之间的多个接合线。第一接合衬垫251电联接到装置260内的分路电容器(例如，C分路134，图1)。第一串联电感元件236(例如，LLP1 136，图1)包括联接在晶体管220的第一导电端与装置260的顶表面上的第二接合衬垫237(例如，对应于节点137，图1)之间的多个接合线。第二接合衬垫237电联接到装置260内的低通匹配电容器(例如，CLP 138，图1)。最后，第二串联电感元件240(例如，LLP2 140，图1)联接在第二接合衬垫237与输出引线204之间。装置260内的分路和LP匹配电容器的第二端联接到凸缘206(例如，联接到接地)。
根据实施例，装置200并入在空气腔封装件中，其中晶体管220和各种阻抗匹配和包络频率终止元件位于封闭式空气腔312内。基本上，空气腔以凸缘206、隔离结构208和覆盖并接触隔离结构208和引线202、204的罩盖310为界。在其它实施例中，装置可并入到包覆成型的封装件中(即，其中有源装置区域内的电气组件用非导电模制化合物包封并且其中引线202、204的部分也可由模制化合物包围的封装件)。
在结合图1-图3论述的实施例中，输出阻抗匹配电路130、230包括高通分路电路131和低通LP匹配电路135(例如，包括电感元件136、140或接合线236、240和电容器138)。在替代实施例中，低通匹配电路135可由不同配置的匹配电路替换。举例来说，图4是根据另一例子实施例的RF放大器400的示意图，该RF放大器400具有形成RF放大器400的输出阻抗匹配电路430的一部分的第二匹配电路435(例如，具有极高频谐振的低通匹配电路)。除了用匹配电路435替换低通匹配电路135以及包括电感元件436以外，RF放大器400可基本上类似于图1的放大器100，并且在两个图中使用相同的附图标记来指示在两个实施例之间可能基本上相同的元件。
在装置400中，电感元件436或“L串联”直接联接在晶体管120的第一导电端(例如，漏极)与输出引线104之间。此外，高通匹配电路435联接在输出引线104与接地节点157之间，该高通匹配电路435包括与BB电容器438串联联接的“接合背面”或“BB”电感元件440。更具体地说，LBB 440联接在输出引线104与节点437之间，并且CBB 438联接在节点437与接地节点157之间。根据实施例，L串联436可具有在约50pH到约3nH之间的范围内的值，LBB 440可具有在约50pH到约500pH之间的范围内的值，并且CBB 438可具有在约2pF到约50pF之间的范围内的值，但是这些组件也可具有这些范围外的值。
图5是根据例子实施例的体现图4的电路的封装RF放大器装置500的例子的俯视图。更具体地说，装置500的互连电气组件和元件可通过图4的示意图建模。为了增强理解，图5应与图6同时查看，图6是图5的RF放大器装置500沿线6-6的横截面侧视图。除了用低通匹配电路435替换低通匹配电路135以及包括电感元件436(例如，电感元件536，图5)以外，封装RF放大器装置500可基本上类似于图2和图3的装置200，并且在两个图中使用相同的附图标记来指示在两个实施例之间可能基本上相同的元件。
在图5的装置500中，在实施例中，每个输出阻抗匹配电路530包括三个电感元件232、536、540(例如，L分路132、L串联436和LBB 440，图4)以及两个电容器(例如，C分路134和CBB438，图4)，其中电容器形成装置560(例如，装置460，图4)的部分。同样，每个电感元件232、536、540由多个并联、紧密隔开的接合线组形成。举例来说，分路电感元件232(例如，L分路132，图4)包括联接在晶体管220的第一导电端(例如，漏极)与装置560的顶表面上的第一接合衬垫251(例如，对应于RF冷点节点151，图4)之间的多个接合线。第一接合衬垫251电联接到装置560内的分路电容器(例如，C分路134，图4)。串联电感元件536(例如，L串联436，图4)包括联接在晶体管220的第一导电端与输出引线204之间的多个接合线。接合背面电感元件540(例如，LBB 440，图4)联接在输出引线204与装置560的顶表面上的第二接合衬垫537(例如，对应于节点437，图4)之间。第二接合衬垫537电联接到装置560内的接合背面电容器(例如，CBB 438，图4)。装置560内的分路电容器和接合背面电容器的第二端联接到凸缘206(例如，联接到接地)。
如现将另外论述，示例性RF屏蔽结构通过减小涡电流、控制RF信号的电流返回路径和降低来自接合衬垫的损耗来帮助增强封装晶体管的漏极效率。首先参考图7中未屏蔽的RF放大器封装装置700的一部分的侧视图表示，半导体(例如，硅)集成无源装置(IPD)701包括半导体衬底702(例如，硅或其它半导体衬底)、高密度电容器756、第一RF(分路)电容器734和第二RF电容器738。在图1所示的等效电路中，分别地，高密度电容器756与包络电容器156对应，第一RF电容器734和第二RF电容器738与电容器134和138对应，有源管芯720与晶体管120对应，接合线732、736和740与电感元件132、136和140对应，并且凸缘706与接地节点157或凸缘206对应。
在一个实施例中，IPD 701可包括由块状半导体材料(例如具有上覆的导电层和介电层的硅或另一种合适半导体材料)形成的晶片的一部分。可使用多种半导体工艺形成IPD，包括使介电材料和导电材料分层，和图案化介电材料层和导电材料层，以及其它工艺。在材料分层工艺中，介电材料和导电材料可通过涉及热氧化、氮化、化学气相沉积、蒸发和溅镀的技术而生长或沉积在晶片衬底上。光刻涉及掩蔽表面区域和蚀刻掉非所需材料以形成特定结构。
一般来说，IPD 701可由多层不同材料制成，包括各自图案化以形成IPD 701内的特定结构的绝缘体和导体。这类结构可包括电连接IPD 701内的不同材料层的电容器、电感器、电阻器、传输线和导电通孔。
在IPD 701形成之后，晶片可单分以将IPD 701与可在晶片中形成的其它装置分离。然后IPD 701可连接至放大器系统内的其它组件。
IPD 701位于凸缘706(例如，凸缘206，图2、图3)上，并且在IPD 701的相对侧上的是有源管芯720(例如，管芯220，图2、图3)和晶体管封装件的部分，如绝缘体框708(例如，绝缘体框208，图2、图3)的一部分，以及输出端704(例如，端104或引线204，图1-图3)。有源管芯720的端(例如，导电端，如漏极端)经由第一多个接合线732连接至第一RF电容器734的第一端733，并且经由第二多个接合线736连接至第二RF电容器738的第一端737。第一RF电容器734的第一端733还通过电阻器752(例如，电阻器152，图1)和电感器754(例如，电感器154，图1)连接至电容器756的第一端755。第一RF电容器734、第二RF电容器738和高密度电容器756的第二端735、739和757连接至凸缘706(例如，对应于节点157，图1，和凸缘206，图2、图3)。第二RF电容器738的第一端737经由第三多个接合线740连接至输出端704(例如，端104或引线204，图1-图3)。应注意，接合线732、736和740分别与图1的三个电感元件132、136、140对应，并且分别与图2、图3的接合线232、236、240对应。
装置700中的电场由从凸缘706延伸到接合线736和740的电场线730表示。“正向”电流Ifwd 742沿接合线736和740从有源管芯720行进到输出端704。反向电流Irev 744主要沿凸缘706从晶体管封装件的输出侧(例如，从输出端704下的绝缘体框708的部分)行进到有源管芯720。在操作期间，反向电流744沿IPD 701所附接到的衬底的表面行进(例如，凸缘706，图7)。涡电流在反向电流路径744和正向电流路径742之间形成，并且那些涡电流可有时冲射在形成高密度电容器756的材料上。高密度电容器756所来自的材料可为相对地有损耗材料，并且因此那些涡电流可能会诱导通过所述材料的显著损耗。换句话说，在操作期间，通过高密度电容器756的有损耗材料可发生显著损耗，该高密度电容器756定位于反向电流路径744与正向电流路径742之间。
存在可通过实施各种实施例减少的至少两种类型的损耗。如上文所论述，第一类型的损耗通过定位于正向电流路径742与反向电流路径744之间的有损耗材料发生。第二类型的损耗通过额外相对地有损耗的材料发生，该额外相对地有损耗的材料定位成非常接近接合衬垫737(例如，定位成使得在有损耗材料与接合衬垫之间的距离(“b”)小于接合衬垫宽度“a”的五倍。当电流沿接合衬垫737的表面(例如，在联接到接合衬垫的接合线736和740的端部之间)流动时，接合衬垫737可表现得像微带传输线。如果有损耗材料(例如，高密度电容器756)定位成以物理方式非常接近接合衬垫737，则接合衬垫附近的有损耗材料可降低接合衬垫的品质因数，从而潜在地导致通过有损耗材料的显著损耗。
应注意，根据IPD的实施例，屏蔽结构放置在形成IPD的高密度电容器的材料与IPD的RF电容器的接合衬垫之间，这可允许高密度电容器更接近接合衬垫定位，而不会带来在无屏蔽结构情况下另外可经历的损耗。
还应注意，为了实现用于IPD的第二RF电容器的接合衬垫(其可表现如微带传输线)的相对高品质因数，IPD的第二RF电容器的介电层可优选地具有低损耗角正切。这可改进接合衬垫的品质因数并且可另外减少损耗。
此外应注意，在某些装置中，两种类型的损耗均是由高密度电容器中的涡电流所引起。然而，第一类型的损耗通常在高密度电容器的有损耗材料定位于反向电流路径744与正向电流路径742之间时产生，而第二类型的损耗通常在高密度电容器的有损耗材料定位成非常接近接合衬垫737时产生，该接合衬垫737可表现得像微带传输线。
如上文所论述，对于常规装置，比如在半导体类技术的情况下使用像高密度电容器756的集成结构时，RF性能可衰退，因为在高密度电容器756的材料内生成潜在的涡电流。另外，来自接合衬垫的损耗可降低封装晶体管的漏极效率。
根据各种实施例，可充当屏蔽结构的用于返回电流的修改路径解决上述性能衰退。参考在图8中的例子经屏蔽装置800的侧视图表示，经屏蔽半导体(例如，硅)IPD 801包括高密度电容器856、第一RF(分路)电容器834和第二RF电容器838。在图1所示的电路中，高密度电容器856与包络电容器156对应，并且第一RF电容器834和第二RF电容器838与电容器138和134对应。
IPD 801位于凸缘806(例如，对应于凸缘206，图2、图3)上，并且在IPD 801的相对侧上的是有源管芯820(例如，管芯220，图2、图3)和晶体管封装件的部分，如绝缘体框808(例如，绝缘体框208，图2、图3)的一部分，和输出端804(例如，端104或引线204，图1-图3)。有源管芯820的端(例如，导电端，如漏极端)经由第一多个接合线832连接至第一RF电容器834的第一端833，并且经由第二多个接合线836连接至第二RF电容器838的第一端837。第一RF电容器834的第一端833还通过电阻器852(例如，电阻器152，图1)和电感器854(例如，电感器154，图1)连接至电容器856的第一端855。第一RF电容器834和第二RF电容器838的第二端(在图8中未编号或示出)连接至凸缘806(例如，对应于节点157，图1，和凸缘206，图2、图3)。类似地，高密度电容器856的第二端857连接至凸缘806。第二RF电容器838的第一端837经由第三多个接合线840连接至输出端804(例如，端104或引线204，图1-图3)。应注意，接合线832、836和840分别与图1的三个电感元件132、136、140对应，并且分别与图2、图3的接合线232、236、240对应。
屏蔽结构848包括连续导电路径，该连续导电路径包括第一竖直部分849、升高的水平部分850和第二竖直部分851。在实施例中，屏蔽结构848的第一竖直部分849和第二竖直部分851的端部(该端部接近于IPD 801的底表面)电联接到凸缘806。在实施例中，升高的水平部分850定位于高密度电容器856上方。应注意，在图8中，描绘的视图示出升高的水平部分850作为两个不同的区段(允许竖直互连件从电感器854延伸到高密度电容器856)，但是两个区段850电连接至彼此，从而形成至少从第一竖直部分849延伸到第二竖直部分851的单一导体结构850。因此，形成高密度电容器856的材料定位于凸缘806的顶表面与屏蔽结构848的水平部分850之间。电场由电场线830表示，该电场线830从凸缘806的第一部分(在有源管芯820与屏蔽件848的左侧竖直部分851之间)，从屏蔽结构848的水平部分850和从凸缘的第二部分(在屏蔽件848的右侧竖直部分849与绝缘体框808之间)延伸到接合线836和840。
在操作期间，“正向”电流Ifwd 842沿接合线836和840从有源管芯820的输出端(例如，漏极端)行进到输出端804。“返回”电流Irev 844横跨凸缘806从绝缘体框808行进，并且在该“返回”电流到达电连接至IPD 801的反向导电路径结构848(或更具体地说，电连接至竖直部分849)的凸缘806的部分时，反向电流844的显著部分从在IPD 801的右侧处的凸缘806行进到反向导电路径结构848中并且通过反向导电路径结构848，到在IPD 801的左侧处的凸缘806，而非沿IPD 801所附接到的凸缘806的表面的部分(例如，位于反向导电路径结构848下面并且在反向导电路径结构848的竖直部分849、851之间的凸缘806的部分)行进。尽管涡电流仍然可在反向电流路径844与正向电流路径842之间形成，但是那些涡电流高于形成高密度电容器856的材料，并且因此涡电流将不显著地冲射在高密度电容器856的相对地有损耗材料上。因此，那些涡电流可能不会诱导通过高密度电容器856的显著损耗。换句话说，反向电流路径结构848基本上减少或消除在装置的正向路径842与由反向电流路径结构848所承载的返回电流路径844的部分之间用于高密度电容器856的相对地有损耗的材料的存在。
通过在图9A和图9B中的装置900来描绘经屏蔽装置800的示例性实施方案。装置900的图9A和图9B各自为通过装置900的不同部分截取的装置900的横截面视图。装置900包括沉积在半导体衬底803(例如，硅或其它半导体衬底)的表面上的导电层906(例如，该导电层906可联接到凸缘806)，和形成于半导体衬底803的顶表面上或上方的多个导电层和介电层。在相对Z高度962处的第一导电层982、在相对于导电层906的Z-高度964处的第二导电层984，和在相对于导电层986的Z高度966处的第三导电层986。Z高度可根据应用大不相同，但对于某些实施方案，例子Z高度可以是(例如)对于Z高度962，74微米(μm)，对于Z高度964，77μm，和对于Z高度966，81μm。还应注意，“安置”旨在标识相对定位，并且不表示在制造过程期间层的“放置”，或需要安置在彼此顶部上的层之间的直接接触(即，在安置在另一层上的一层中间存在额外层或结构)。在一个或多个实施例中，通过蚀刻，导电层可经沉积和图案化，以具有不同结构和形状。应注意，装置900包括在图9A和图9B中未示出的其它层，并且图9A和图9B中的图示不按比例。
装置900包括第一RF电容器834和第二RF电容器838以及高密度电容器856。在某些实施例中，高密度电容器856可包括图案化到第一导电层982和第三导电层986中的端855、857(或电极)，并且所述端可由介电层859的一部分间隔开，但是电容器856可以其它方式实施(例如，使用其它导电层)。在更具体的例子实施例中，电容器856可为一体成型为装置900的一部分的MIM(金属-绝缘体-金属)电容器。电容器856可完全形成在半导体衬底803上方，或可具有延伸到半导体衬底803中或以其它方式联接到半导体衬底803或与半导体衬底803接触的部分。根据实施例，电容器856可由第一电极855、第二电极857和在第一电极与第三电极之间的介电材料859形成。电容器856的介电材料859可包括一层或多层的多晶硅、各种氧化物、氮化物或其它合适的材料。
在各种实施例中，第一电极855和第二电极857可包括导电层的水平部分(例如，平行于部分950的部分)和/或互连的导电层的竖直部分(例如，与部分950正交的部分)。另外，第一电极855和第二电极857可由金属层和/或由导电半导体材料(例如，多晶硅)形成。如本领域中技术人员基于本文中的描述将理解，尽管在图8-图9中示出具体二板电容器结构，但是可替代地利用多种其它电容器结构。
第三金属层986包括可形成RF电容器834的第一端(或电极)的第一部分907，和可形成RF电容器838的第一端(或电极)的第二部分912。在其它实施例中，电容器834、838的第一端可由不同导电层形成。导电层(例如，第三导电层986)的部分950安置在高密度电容器856上方以使返回电流路径升高在高密度电容器856上方。尽管第一导电特征907、第二导电特征912和第三导电特征950描绘为由第三导电层986的部分形成，并且因此描绘处于相同高度(即，高度966)，但是第一导电特征907、第二导电特征912和第三导电特征950不连续，而是为第三导电层986的独立区段。在其它实施例中，导电特征907、912和950可由不同导电层的部分形成。
如最佳地在图9B的横截面中看出，一个或多个硅穿孔(TSV)952、954从IPD 801的底表面(和因此从凸缘806)延伸到第三导电层986的水平屏蔽部分950。经由TSV 952、954和屏蔽部分950，借助在高密度电容器856上方的导电电流路径848(参见图9B中的箭头954)提供反向电流Irev 844。另外参考图8，TSV 954对应于第一竖直部分849，层966的图案化部分对应于升高的水平部分850，并且第二竖直部分851对应于TSV 952。
图10描绘可用于实施在图9A和图9B中呈现的方法的经屏蔽IPD 1000的俯视图。经屏蔽IPD 1000包括第一RF电容器1034(例如，电容器134、834，图1、图9B)、多个并联联接的第二RF电容器1038(例如，电容器138、838，图1、图9B)、电阻器1052(例如，电阻器152、852，图1、图9B)、并联电感器1054(例如，电感器154、854，图1、图9A)和直埋高密度电容器(例如，电容器156、856，图1、图9B)，该直埋高密度电容器在图10的俯视图中不可见。如先前所描述，各种组件互连。
在中心附近的是屏蔽结构1050，该屏蔽结构1050可至少部分通过例如第三导电层986的屏蔽部分950形成。应注意，屏蔽结构1050的水平部分不需要仅限于第三导电层986，并且可替代或另外地包括其它层(如第二导电层984或其它导电层)的部分。另外，装置的实施例可包括多于三个导电层，并且屏蔽结构1050的水平部分可由那些层的各种部分形成。
从上看，不能看到在IPD 1000内的高密度电容器(在图10的俯视图中)，因为该高密度电容器定位在屏蔽结构1050的水面部分下面。在屏蔽结构1050的相对侧上的是RF电容器1034(与图1中的电容器134或图9B中的834对应)和RF电容器1038(与图1中的电容器138或图9B中的838对应)。在此俯视透视图中另外描绘电感元件1054(与图1中的电感154或图9A中的854对应)和电阻器1052(与图1中的电阻器152或图9B中的852对应)。实际上，这些组件中的一些或全部可直埋在覆盖层下。
屏蔽结构1050可包括可有助于防止管芯破裂和减少翘曲的多个狭槽(空隙)1080。对于在例子实施方案中的IPD布置，狭槽尺寸可以是(例如)约2-6微米(μm)宽(例如，5μm)×约300-600μm长(例如，545μm)。根据拇指规则，在某些实施方案中为了减少或防止联接，狭槽1080的长度和宽度尺寸可以是(例如)不大于工作频率的下端的波长的约十分之一。
工作频率的下端的波长可以由以下表示：
λ＝v/f 等式1
其中v为波的相位速度并且f为工作频率的下端。
在图10中描绘为小矩形的多个导电通孔1053、1055可构成屏蔽结构的竖直部分(例如，竖直部分849、851，图8，或TSV 952、954，图9B)。如所示出，在一些实施例中，屏蔽结构的竖直部分可包括一排对准的通孔1053、1055。举例来说，如装置的放大部分所示，每个通孔可具有在约1μm到约50μm的范围内的长度1060，和在约1μm到约50μm的范围内的宽度1062。在其它实施例中，通孔1053、1055可为圆形、椭圆形或可具有一些其它横截面形状。
应注意，尽管在图9A、9B和10中示出通孔的具体配置，但是在其它实施例中，通孔可以不同的方式布置。并行地具有多个通孔可降低通孔的阻抗以使装置能够更高效地操作。应注意，一些通孔可互连，而其它通孔可隔开。另外，通孔可向上延伸到不同层(例如，图9A和图9B中描绘的第二导电层984或第三导电层986)。可至少部分地通过封装件中的内部电路系统来确定通孔的数量和配置，并且在其它实施例中可利用其它互连和配置以符合不同应用的要求。
相比于在无基带终止电路的设计中约85MHz的LFR，在使用高密度电容器的情况下，(在栅极和漏极上无直流偏压的情况下)基带的低频探头测试已经示出LFR超过850MHz。屏蔽结构预期不劣化基带性能。上文所论述的实施例非常适合用于许多RF功率产品，包括(但不限于)需要大于200MHz的ISBW且具有降低的功率耗散(这可由电磁耦合造成)和高RF效率的那些RF功率产品。所公开的方法有助于使多频带晶体管能够处于分立的集成电路(IC)或模块形式中。产品可呈例如气腔封装件或包覆模制封装件的形式，并且可为单级或多级产品。例子实施方案可直接地并入到例如基于硅(Si)、砷化镓(GaAs)和/或氮化镓(GaN)的晶体管产品中。
在实施例中，IPD包括半导体衬底和联接到半导体衬底的MIM电容器。MIM电容器包括第一电极、第二电极和在第一电极与第二电极之间的电介质。IPD包括在半导体衬底上方的第一RF电容器、在半导体衬底上方的第二RF电容器，和经图案化以形成升高的金属屏蔽结构的一部分的金属层。升高的金属屏蔽结构在MIM电容器上方。
在实施例中，RF放大器装置包括接地凸缘、在接地凸缘上的半导体管芯和在接地凸缘上的IPD。IPD包括半导体衬底、联接到半导体衬底的MIM电容器、在半导体衬底上方的第一RF电容器、在半导体衬底上方的第二RF电容器，和经图案化以形成升高的金属屏蔽结构的一部分的金属层。升高的金属屏蔽结构在MIM电容器上方。IPD电联接到半导体管芯。
在实施例中，RF放大器装置包括接地凸缘、在接地凸缘上的半导体管芯和在接地凸缘上的IPD。IPD包括半导体衬底和联接到半导体衬底的MIM电容器。MIM电容器包括第一电极、第二电极和在第一电极与第二电极之间的电介质。RF放大器装置包括在半导体衬底上方的第一RF电容器、在半导体衬底上方的第二RF电容器，和经图案化以形成升高的金属屏蔽结构的一部分、第一RF电容器的第一板和第二RF电容器的第一板的金属层。升高的金属屏蔽结构在MIM电容器上方。IPD电联接到半导体管芯。MIM电容器的第一电极和第二电极中的至少一个包括平行于升高的金属屏蔽结构的第一部分和与升高的金属屏蔽结构正交的第二部分。
前面的详细描述本质上仅仅是说明性的，且不旨在限制主题的实施例或这类实施例的应用和用途。如本文所用，词语“示例性”意指“充当例子、示例或说明”。本文中描述为示例性的任何实施方案不必应理解为比其它实施方案优选或有利。此外，不希望受到先前技术领域、背景技术或详细描述中呈现的任何所表达或暗示的理论的束缚。
本文中包含的各图式中示出的连接线旨在表示各种元件之间的示例性功能关系和/或物理联接。应注意，许多替代或额外的功能关系或物理连接可存在于主题的实施例中。此外，本文中还可以仅出于参考的目的使用某些术语，且因此这些术语并不旨在具有限制性，并且除非上下文清楚地指示，否则指代结构的术语“第一”、“第二”和其它此类数值术语并不暗示顺序或次序。
如本文所用，“节点”意指任何内部或外部参考点、连接点、接合点、信号线、导电元件等等，在“节点”处存在给定信号、逻辑电平、电压、数据模式、电流或量。此外，两个或更多个节点可通过一个物理元件实现(并且尽管在公共节点处接收或输出，但是仍然可对两个或更多个信号进行多路复用、调制或者以其它方式区分)。
前述描述是指元件或节点或特征“连接”或“联接”在一起。如本文所用，除非另外明确地陈述，否则“连接”意指一个元件直接接合到另一元件(或直接与另一元件通信)，并且不一定是以机械方式。同样，除非另外明确地陈述，否则“联接”意指一个元件直接或间接接合到另一个元件(或直接或间接以电学或其它方式与另一个元件通信)，并且不一定是以机械方式。因此，尽管图式中示出的示意图描绘元件的一个示例性布置，但是额外的中间元件、装置、特征或组件可存在于所描绘主题的实施例中。
虽然前述详细描述中已呈现至少一个示例性实施例，但应了解，存在大量变化。还应了解，本文中所描述的一个或多个示例性实施例并不旨在以任何方式限制所要求保护的主题的范围、适用性或配置。相反地，前述详细描述将向本领域的技术人员提供用于实施所描述的一个或多个实施例的方便的指南。应理解，可在不脱离权利要求书所限定的范围的情况下，对元件的功能和布置作出各种改变，所述范围包括在提交本专利申请时的已知等效物和可预见的等效物。

Claims (10)

1.一种集成无源装置(IPD)，其特征在于，所述集成无源装置包括：
半导体衬底；
联接到所述半导体衬底的金属-绝缘体-金属(MIM)电容器，所述MIM电容器包括：
第一电极，
第二电极，和
在所述第一电极与所述第二电极之间的电介质；
在所述半导体衬底上方的第一射频(RF)电容器；
在所述半导体衬底上方的第二RF电容器；和
金属层，所述金属层经图案化以形成升高的金属屏蔽结构的一部分，所述升高的金属屏蔽结构在所述MIM电容器上方。
2.根据权利要求1所述的IPD，其特征在于，所述MIM电容器的所述第一电极和所述第二电极中的至少一个包括平行于所述升高的金属屏蔽结构的第一部分和与所述升高的金属屏蔽结构正交的第二部分。
3.根据权利要求1所述的IPD，其特征在于，所述IPD进一步包括通过所述半导体衬底的通孔，其中所述通孔电联接到所述升高的金属屏蔽结构。
4.根据权利要求1所述的IPD，其特征在于，所述MIM电容器的所述第一电极和所述第二电极中的至少一个包括导电半导体材料。
5.根据权利要求1所述的IPD，其特征在于，所述金属层经图案化以形成所述第一RF电容器的第一板和所述第二RF电容器的第一板。
6.根据权利要求1所述的IPD，其特征在于，所述IPD进一步包括一组形成于所述升高的金属屏蔽结构中的狭槽，每个狭槽具有在0.1μm到10000μm范围内的宽度和在0.1μm到10000μm范围内的长度。
7.根据权利要求1所述的IPD，其特征在于，所述电介质包括一层或多层的多晶硅材料、氧化物材料或氮化物材料。
8.一种射频(RF)放大器装置，其特征在于，所述射频(RF)放大器装置包括：
接地凸缘；
在所述接地凸缘上的半导体管芯；和
在所述接地凸缘上的集成无源装置(IPD)，所述IPD包括：
半导体衬底；
联接到所述半导体衬底的金属-绝缘体-金属(MIM)电容器；
在所述半导体衬底上方的第一RF电容器；
在所述半导体衬底上方的第二RF电容器；和
金属层，所述金属层经图案化以形成升高的金属屏蔽结构的一部分，所述升高的金属屏蔽结构在所述MIM电容器上方，其中所述IPD电联接到所述半导体管芯。
9.根据权利要求8所述的RF放大器装置，其特征在于，所述MIM电容器包括第一电极、第二电极和在所述第一电极与所述第二电极之间的电介质，并且所述MIM电容器的所述第一电极和所述第二电极中的至少一个包括平行于所述升高的金属屏蔽结构的第一部分和与所述升高的金属屏蔽结构正交的第二部分。
10.一种射频(RF)放大器装置，其特征在于，所述射频(RF)放大器装置包括：
接地凸缘；
在所述接地凸缘上的半导体管芯；和
在所述接地凸缘上的集成无源装置(IPD)，所述IPD包括：
半导体衬底；
联接到所述半导体衬底的金属-绝缘体-金属(MIM)电容器，所述MIM电容器包括：
第一电极，
第二电极，和
在所述第一电极与所述第二电极之间的电介质；
在所述半导体衬底上方的第一RF电容器；
在所述半导体衬底上方的第二RF电容器；和
金属层，所述金属层经图案化以形成升高的金属屏蔽结构的一部分、所述第一RF电容器的第一板和所述第二RF电容器的第一板，所述升高的金属屏蔽结构在所述MIM电容器上方，其中所述IPD电联接到所述半导体管芯，其中所述MIM电容器的所述第一电极和所述第二电极中的至少一个包括平行于所述升高的金属屏蔽结构的第一部分和与所述升高的金属屏蔽结构正交的第二部分。
CN201811468864.0A 2017-12-04 2018-12-04 用于基带终止和rf性能增强的硅屏蔽件 Active CN109830471B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/831,127 US10211794B1 (en) 2017-12-04 2017-12-04 Silicon shielding for baseband termination and RF performance enhancement
US15/831,127 2017-12-04

Publications (2)

Publication Number Publication Date
CN109830471A true CN109830471A (zh) 2019-05-31
CN109830471B CN109830471B (zh) 2024-01-02

Family

ID=64572201

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811468864.0A Active CN109830471B (zh) 2017-12-04 2018-12-04 用于基带终止和rf性能增强的硅屏蔽件

Country Status (3)

Country Link
US (1) US10211794B1 (zh)
EP (1) EP3493257A1 (zh)
CN (1) CN109830471B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022147628A (ja) * 2021-03-23 2022-10-06 株式会社東芝 半導体装置

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0725441A2 (en) * 1995-01-31 1996-08-07 Hughes Aircraft Company Microwave monolithic integrated circuit package with improved RF ports
KR20010062411A (ko) * 1999-12-14 2001-07-07 니시무로 타이죠 Ｍｉｍ 캐패시터
US20050103444A1 (en) * 2003-11-19 2005-05-19 Tokyo Electron Limited Integrated electrostatic inductive coupling for plasma processing
WO2005069378A2 (en) * 2004-01-10 2005-07-28 Hvvi Semiconductors, Inc. Power semiconductor device and method therefor
JP2006310838A (ja) * 2006-04-05 2006-11-09 Hvvi Semiconductors Inc パワー半導体装置およびそのための方法
JP2006310837A (ja) * 2006-04-05 2006-11-09 Hvvi Semiconductors Inc パワー半導体装置およびそのための方法
WO2007119209A1 (en) * 2006-04-14 2007-10-25 Nxp B.V. Esd protected rf transistor
US20110068433A1 (en) * 2009-09-24 2011-03-24 Qualcomm Incorporated Forming radio frequency integrated circuits
US20150249058A1 (en) * 2014-03-03 2015-09-03 Nicholas P. Cowley Integrated circuit component shielding
US20150381121A1 (en) * 2014-06-27 2015-12-31 Jeffrey K. Jones Integrated passive device assemblies for rf amplifiers, and methods of manufacture thereof
US20160141362A1 (en) * 2014-11-19 2016-05-19 Empire Technology Development Llc Output capacitance reduction in power transistors
US20170012111A1 (en) * 2015-07-09 2017-01-12 Great Wall Semiconductor Corporation Trench mosfet with depleted gate shield and method of manufacture
US20170025363A1 (en) * 2015-07-22 2017-01-26 Advanced Semiconductor Engineering, Inc. Semiconductor device package integrated with coil for wireless charging and electromagnetic interference shielding, and method of manufacturing the same

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2041792A2 (en) * 2006-06-20 2009-04-01 Nxp B.V. Integrated circuit and assembly therewith
US8158988B2 (en) * 2008-06-05 2012-04-17 International Business Machines Corporation Interlevel conductive light shield
US8709855B2 (en) * 2008-06-05 2014-04-29 International Business Machines Corporation Intralevel conductive light shield
US8716778B2 (en) * 2008-11-17 2014-05-06 Altera Corporation Metal-insulator-metal capacitors
US8168470B2 (en) * 2008-12-08 2012-05-01 Stats Chippac, Ltd. Semiconductor device and method of forming vertical interconnect structure in substrate for IPD and baseband circuit separated by high-resistivity molding compound
US9543356B2 (en) * 2009-03-10 2017-01-10 Globalfoundries Inc. Pixel sensor cell including light shield
JPWO2011021328A1 (ja) * 2009-08-18 2013-01-17 日本電気株式会社 シールド層と素子側電源端子が容量結合した半導体装置
US9007273B2 (en) * 2010-09-09 2015-04-14 Advances Semiconductor Engineering, Inc. Semiconductor package integrated with conformal shield and antenna
US9281283B2 (en) 2012-09-12 2016-03-08 Freescale Semiconductor, Inc. Semiconductor devices with impedance matching-circuits
US10115719B2 (en) * 2014-10-30 2018-10-30 GlobalFoundries, Inc. Integrated circuits with resistor structures formed from MIM capacitor material and methods for fabricating same
US10432152B2 (en) 2015-05-22 2019-10-01 Nxp Usa, Inc. RF amplifier output circuit device with integrated current path, and methods of manufacture thereof

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0725441A2 (en) * 1995-01-31 1996-08-07 Hughes Aircraft Company Microwave monolithic integrated circuit package with improved RF ports
KR20010062411A (ko) * 1999-12-14 2001-07-07 니시무로 타이죠 Ｍｉｍ 캐패시터
US20050103444A1 (en) * 2003-11-19 2005-05-19 Tokyo Electron Limited Integrated electrostatic inductive coupling for plasma processing
WO2005069378A2 (en) * 2004-01-10 2005-07-28 Hvvi Semiconductors, Inc. Power semiconductor device and method therefor
JP2006310838A (ja) * 2006-04-05 2006-11-09 Hvvi Semiconductors Inc パワー半導体装置およびそのための方法
JP2006310837A (ja) * 2006-04-05 2006-11-09 Hvvi Semiconductors Inc パワー半導体装置およびそのための方法
WO2007119209A1 (en) * 2006-04-14 2007-10-25 Nxp B.V. Esd protected rf transistor
US20110068433A1 (en) * 2009-09-24 2011-03-24 Qualcomm Incorporated Forming radio frequency integrated circuits
US20150249058A1 (en) * 2014-03-03 2015-09-03 Nicholas P. Cowley Integrated circuit component shielding
US20150381121A1 (en) * 2014-06-27 2015-12-31 Jeffrey K. Jones Integrated passive device assemblies for rf amplifiers, and methods of manufacture thereof
US20160141362A1 (en) * 2014-11-19 2016-05-19 Empire Technology Development Llc Output capacitance reduction in power transistors
US20170012111A1 (en) * 2015-07-09 2017-01-12 Great Wall Semiconductor Corporation Trench mosfet with depleted gate shield and method of manufacture
US20170025363A1 (en) * 2015-07-22 2017-01-26 Advanced Semiconductor Engineering, Inc. Semiconductor device package integrated with coil for wireless charging and electromagnetic interference shielding, and method of manufacturing the same

Also Published As

Publication number Publication date
US10211794B1 (en) 2019-02-19
CN109830471B (zh) 2024-01-02
EP3493257A1 (en) 2019-06-05

Similar Documents

Publication Publication Date Title
CN107070417B (zh) 具有视频带宽电路的rf功率晶体管以及其制造方法
CN110504923A (zh) 晶体管装置和具有谐波终止电路的放大器和其制造方法
CN106941083B (zh) 具有散热片开口的包封半导体装置封装以及其制造方法
CN110504922A (zh) 宽带功率晶体管装置和放大器及其制造方法
US10432152B2 (en) RF amplifier output circuit device with integrated current path, and methods of manufacture thereof
EP3160044B1 (en) Rf power transistors with impedance matching circuits, and methods of manufacture thereof
US9438184B2 (en) Integrated passive device assemblies for RF amplifiers, and methods of manufacture thereof
US9589927B2 (en) Packaged RF amplifier devices with grounded isolation structures and methods of manufacture thereof
CN101473437B (zh) 集成电路以及采用该集成电路的装置
CN109861654B (zh) 具有阻抗匹配电路的rf功率晶体管及其制造方法
CN108206677B (zh) 用于具有增强视频带宽的rf功率放大器的多基带终端组件
CN104681552B (zh) 封装rf功率晶体管器件和rf功率放大器
US8669638B2 (en) High power semiconductor device for wireless applications and method of forming a high power semiconductor device
CN108512514A (zh) 多级rf放大器装置
CN108242920A (zh) 用于rf放大器装置的输入电路及其制造方法
CN109818584A (zh) 用于功率放大器的宽带输入匹配和视频带宽电路
CN107070419A (zh) 用于rf放大器器件的输出阻抗匹配电路及其制造方法
CN109585561A (zh) 具有漏极通孔布置的晶体管管芯以及其制造方法
CN109830471A (zh) 用于基带终止和rf性能增强的硅屏蔽件
CN114759888A (zh) 具有串联耦合的输出键合线阵列和并联电容器键合线阵列的rf放大器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant