CN110504923A - 晶体管装置和具有谐波终止电路的放大器和其制造方法 - Google Patents

晶体管装置和具有谐波终止电路的放大器和其制造方法 Download PDF

Info

Publication number
CN110504923A
CN110504923A CN201910416905.XA CN201910416905A CN110504923A CN 110504923 A CN110504923 A CN 110504923A CN 201910416905 A CN201910416905 A CN 201910416905A CN 110504923 A CN110504923 A CN 110504923A
Authority
CN
China
Prior art keywords
capacitor
transistor
circuit
input
coupled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910416905.XA
Other languages
English (en)
Inventor
朱宁
杰弗里·史潘塞·罗伯茨
达蒙·G·霍尔默斯
杰弗里·凯文·琼斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP USA Inc
Original Assignee
NXP USA Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NXP USA Inc filed Critical NXP USA Inc
Publication of CN110504923A publication Critical patent/CN110504923A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/165—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0288—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers using a main and one or several auxiliary peaking amplifiers whereby the load is connected to the main amplifier using an impedance inverter, e.g. Doherty amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H03F1/083—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements in transistor amplifiers
    • H03F1/086—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements in transistor amplifiers with FET's
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/42—Modifications of amplifiers to extend the bandwidth
    • H03F1/48—Modifications of amplifiers to extend the bandwidth of aperiodic amplifiers
    • H03F1/486—Modifications of amplifiers to extend the bandwidth of aperiodic amplifiers with IC amplifier blocks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56—Modifications of input or output impedances, not otherwise provided for
    • H03F1/565—Modifications of input or output impedances, not otherwise provided for using inductive elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/195—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/211—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/213—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6611—Wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H01L2223/6655—Matching arrangements, e.g. arrangement of inductive and capacitive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6672—High-frequency adaptations for passive devices for integrated passive components, e.g. semiconductor device with passive components only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48195—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/1033—Gallium nitride [GaN]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13064—High Electron Mobility Transistor [HEMT, HFET [heterostructure FET], MODFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/19011—Structure including integrated passive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/222—A circuit being added at the input of an amplifier to adapt the input impedance of the amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/225—Indexing scheme relating to amplifiers the input circuit of an amplifying stage comprising an LC-network
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/246—A series resonance being added in shunt in the input circuit, e.g. base, gate, of an amplifier stage, e.g. as a trap
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/267—A capacitor based passive circuit, e.g. filter, being used in an amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/387—A circuit being added at the output of an amplifier to adapt the output impedance of the amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/391—Indexing scheme relating to amplifiers the output circuit of an amplifying stage comprising an LC-network
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/402—A series resonance being added in shunt in the output circuit, e.g. base, gate, of an amplifier stage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/552—Indexing scheme relating to amplifiers the amplifier being made for video applications
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/75—Indexing scheme relating to amplifiers the amplifier stage being a common source configuration MOSFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Amplifiers (AREA)

Abstract

RF放大器和封装RF放大器装置的实施例各自包括具有相对低的漏极‑源极电容的晶体管、输入阻抗匹配电路和输入侧谐波终止电路。所述输入阻抗匹配电路包括谐波终止电路，所述谐波终止电路进而包括串联耦合于晶体管输出与接地参考节点之间的第一电感(第一多条键合线)和第一电容。所述输入阻抗匹配电路还包括第二电感(第二多条键合线)、第三电感(第三多条键合线)以及以T形匹配配置耦合于输入引线与晶体管输入之间的第二电容。所述第一电容和所述第二电容可以是集成无源装置中的金属‑绝缘体‑金属电容器。

Description

晶体管装置和具有谐波终止电路的放大器和其制造方法
技术领域
本文所描述的主题的实施例总体上涉及射频(RF)放大器，并且更具体地说，涉及宽带功率晶体管装置和放大器以及制造这种装置和放大器的方法。
背景技术
无线通信系统采用功率放大器来增加射频(RF)信号的功率。例如，在蜂窝基站中，在将放大后信号提供到天线以通过空中接口辐射之前，多尔蒂(Doherty)功率放大器可以在传输链中形成最后放大级的一部分。高增益、高线性度、稳定性和高水平的功率附加效率是这种无线通信系统中的期望功率放大器所特有的。
在功率放大器装置设计领域，实现并发多频带、宽带放大变得越来越令人期待。例如，为了在多尔蒂功率放大器电路中成功地设计用于并发多频带、宽带操作的宽带功率放大器装置，期望能够实现良好的宽带基本匹配(例如，在20％的分数带宽内)以适当地处理谐波频率交互并且实现宽视频带宽。然而，实现这些目标给功率放大器装置设计者不断地带来挑战。
发明内容
根据本发明的第一方面，提供一种具有第一放大路径的射频(RF)放大器，包括：
晶体管管芯，所述晶体管管芯具有晶体管和晶体管输入端；
输入侧阻抗匹配电路，所述输入侧阻抗匹配电路耦合于所述晶体管输入端与所述第一放大路径的输入之间，其中所述输入侧阻抗匹配电路包括：
输入侧谐波终止电路，所述输入侧谐波终止电路包括串联连接于所述晶体管输入端与接地参考节点之间的第一电感元件和第一电容，其中所述第一电感元件包括第一多条键合线，并且所述输入侧谐波终止电路在所述RF放大器的操作基频的谐波频率下谐振，以及
第二电感元件和第二电容，所述第二电感元件和所述第二电容串联连接于所述晶体管输入端与所述接地参考节点之间，其中所述第二电感元件包括第二多条键合线，以及
第三电感元件，所述第三电感元件连接于所述第一放大路径的所述输入与所述第二电容之间，其中所述第三电感元件包括第三多条键合线。
在一个或多个实施例中，所述晶体管是氮化镓晶体管。
在一个或多个实施例中，所述第一电容和所述第二电容是金属-绝缘体-金属电容器。
在一个或多个实施例中，在所述输入侧谐波终止电路中，所述第一电感元件直接连接到所述第一电容。
在一个或多个实施例中，所述输入侧谐波终止电路在所述操作基频的二次谐波频率下谐振。
在一个或多个实施例中，第一电容值处于1皮法到100皮法的范围内；
所述第二电容的第二电容值处于5皮法到120皮法的范围内；
所述第一电感元件的电感值处于20皮亨到1毫微亨的范围内；并且
所述第二电感元件和所述第三电感元件的串联组合的电感值处于50皮亨到3毫微亨的范围内。
在一个或多个实施例中，所述RF放大器进一步包括：
视频带宽电路，所述视频带宽电路耦合到所述第二电感元件与所述第二电容之间的连接节点，其中所述视频带宽电路包括多个部件，其中所述多个部件包括串联耦合于所述连接节点与所述接地参考节点之间的包络电阻器、包络电感器和包络电容器。
在一个或多个实施例中，所述视频带宽电路进一步包括旁路电容器，所述旁路电容器跨所述视频带宽电路的所述多个部件中的一个或多个并联耦合。
在一个或多个实施例中，所述旁路电容器跨所述包络电感器并联耦合，并且其中所述包络电感器和所述旁路电容器形成接近所述RF放大器的中心操作频率的并联谐振电路。
在一个或多个实施例中，所述晶体管进一步包括晶体管输出端，并且所述晶体管的漏极-源极电容低于每瓦0.2皮法。
在一个或多个实施例中，所述RF放大器进一步包括：
输出侧阻抗匹配电路，所述输出侧阻抗匹配电路耦合于所述晶体管输出端与所述第一放大路径的输出之间，其中所述输出侧阻抗匹配电路包括：
输出侧谐波终止电路，所述输出侧谐波终止电路包括串联连接于所述晶体管输出端与所述接地参考节点之间的第四电感元件和第三电容，其中来自所述第四电感元件和所述第三电容的串联组合的等效电容使所述漏极-源极电容有效地增加至少10％，所述第四电感元件包括第四多条键合线，并且所述输出侧谐波终止电路在所述RF放大器的所述操作基频的谐波频率下谐振，以及
第五电感元件和第四电容，所述第五电感元件和所述第四电容串联连接于所述晶体管输出端与所述接地参考节点之间，其中所述第五电感元件包括第五多条键合线，并且其中所述第五多条键合线和所述第四电容直接连接。
在一个或多个实施例中，所述RF放大器进一步包括：
第二放大路径；
功率分配器，所述功率分配器具有被配置成接收RF信号的输入、耦合到所述第一放大路径的输入的第一输出以及耦合到所述第二放大路径的输入的第二输出，其中所述功率分配器被配置成将所述RF信号分成通过所述第一输出提供到所述第一放大路径的第一RF信号以及通过所述第二输出提供到所述第二放大路径的第二RF信号；以及
组合节点，所述组合节点被配置成接收和组合由所述第一放大路径和所述第二放大路径产生的放大后RF信号。
在一个或多个实施例中，所述RF放大器是多尔蒂(Doherty)功率放大器。
根据本发明的第二方面，提供一种封装射频(RF)放大器装置，包括：
装置衬底；
第一输入引线，所述第一输入引线耦合到所述装置衬底；
第一输出引线，所述第一输出引线耦合到所述装置衬底；
第一晶体管管芯，所述第一晶体管管芯耦合到所述装置衬底，其中所述第一晶体管管芯包括第一晶体管、耦合到所述第一输入引线的晶体管输入端以及耦合到所述第一输出引线的晶体管输出端，并且其中所述第一晶体管的漏极-源极电容低于每瓦0.2皮法；
第一集成无源装置，所述第一集成无源装置耦合到所述装置衬底；以及
输入侧阻抗匹配电路，所述输入侧阻抗匹配电路耦合于所述晶体管输入端与所述第一输入引线之间，其中所述输入侧阻抗匹配电路包括：
输入侧谐波终止电路，所述输入侧谐波终止电路包括串联连接于所述晶体管输入端与接地参考节点之间的第一电感元件和第一电容，其中所述第一电感元件包括连接于所述第一晶体管管芯与所述第一集成无源装置之间的第一多条键合线，并且所述输入侧谐波终止电路在所述RF放大器装置的操作基频的谐波频率下谐振，以及
第二电感元件和第二电容，所述第二电感元件和所述第二电容串联连接于所述晶体管输入端与所述接地参考节点之间，其中所述第二电感元件包括第二多条键合线，以及
第三电感元件，所述第三电感元件连接于所述第一输入引线与所述第二电容之间，其中所述第三电感元件包括第三多条键合线。
在一个或多个实施例中，所述第二电容与所述第一集成无源装置一体形成。
在一个或多个实施例中，所述第一电容和所述第二电容是金属-绝缘体-金属电容器。
在一个或多个实施例中，所述晶体管是氮化镓晶体管。
在一个或多个实施例中，所述输入侧谐波终止电路在所述操作基频的二次谐波频率下谐振。
在一个或多个实施例中，第一电容值处于1皮法到100皮法的范围内；
所述第二电容的第二电容值处于5皮法到120皮法的范围内；
所述第一电感元件的电感值处于20皮亨到1毫微亨的范围内；并且
所述第二电感元件和所述第三电感元件的串联组合的电感值处于50皮亨到3毫微亨的范围内。
在一个或多个实施例中，所述封装RF放大器装置进一步包括：
视频带宽电路，所述视频带宽电路耦合到所述第二电感元件与所述第二电容之间的连接节点，其中所述视频带宽电路包括多个部件，其中所述多个部件包括串联耦合于所述连接节点与所述接地参考节点之间的包络电阻器、包络电感器和包络电容器。
在一个或多个实施例中，所述视频带宽电路进一步包括旁路电容器，所述旁路电容器跨所述视频带宽电路的所述多个部件中的一个或多个并联耦合。
在一个或多个实施例中，所述封装RF放大器装置进一步包括：
第二集成无源装置，所述第二集成无源装置耦合到所述装置衬底；以及
输出侧阻抗匹配电路，所述输出侧阻抗匹配电路耦合于所述晶体管输出端与所述第一输出引线之间，其中所述输出侧阻抗匹配电路包括：
输出侧谐波终止电路，所述输出侧谐波终止电路包括串联连接于所述晶体管输出端与所述接地参考节点之间的第四电感元件和第三电容，其中来自所述第四电感元件和所述第三电容的串联组合的等效电容使所述漏极-源极电容有效地增加至少10％，所述第四电感元件包括连接于所述第一晶体管管芯与所述第二集成无源装置之间的第四多条键合线，并且所述输出侧谐波终止电路在所述RF放大器装置的所述操作基频的谐波频率下谐振，以及
第五电感元件和第四电容，所述第五电感元件和所述第四电容串联连接于所述晶体管输出端与所述接地参考节点之间，其中所述第五电感元件包括第五多条键合线，并且其中所述第五多条键合线和所述第四电容直接连接。
在一个或多个实施例中，所述封装RF放大器装置进一步包括：
第二输入引线，所述第二输入引线耦合到所述装置衬底；
第二输出引线，所述第二输出引线耦合到所述装置衬底；
第二晶体管管芯，所述第二晶体管管芯耦合到所述装置衬底，其中所述第二晶体管管芯包括耦合于所述第二输入引线与所述第二输出引线之间的第二晶体管；以及
第二集成无源装置，所述第二集成无源装置在所述第二晶体管管芯与所述第二输入之间耦合到所述装置衬底。
根据本发明的第三方面，提供一种制造RF放大器装置的方法，所述方法包括以下步骤：
将输入引线耦合到装置衬底；
将输出引线耦合到所述装置衬底；
在所述输入引线与所述输出引线之间将晶体管管芯耦合到所述装置衬底，其中所述晶体管管芯包括晶体管和晶体管输出端，并且其中所述晶体管的漏极-源极电容低于每瓦0.2皮法；
在所述晶体管管芯与所述输入引线之间将第一集成无源装置耦合到所述装置衬底，其中所述第一集成无源装置包括第一电容和第二电容，其中所述第一电容包括与所述第一集成无源装置一体形成的第一电容器，并且所述第二电容也与所述第一集成无源装置一体形成；
通过将采用第一多条键合线的形式的第一电感元件连接于晶体管输入端与所述第一电容之间来产生输入侧谐波终止电路，其中所述输入侧谐波终止电路在所述RF放大器装置的操作基频的谐波频率下谐振；以及
通过将采用第二多条键合线的形式的第二电感元件连接于所述晶体管输入端与所述第二电容之间以及将采用第三多条键合线的形式的第三电感元件连接于所述输入引线与所述第二电容之间来产生输入侧阻抗匹配电路的一部分。
在一个或多个实施例中，所述方法进一步包括：
在所述晶体管管芯与所述输出引线之间将第二集成无源装置耦合到所述装置衬底，其中所述第二集成无源装置包括第三电容和第四电容，其中所述第三电容包括与所述第二集成无源装置一体形成的一个或多个第三电容器，并且所述第四电容也与所述第二集成无源装置一体形成；
通过将采用第四多条键合线的形式的第四电感元件连接于所述晶体管输出端与所述第三电容之间来产生输出侧谐波终止电路，其中来自所述第四电感元件和所述第三电容的串联组合的等效电容使所述漏极-源极电容有效地增加至少10％，并且所述输出侧谐波终止电路在所述RF放大器装置的所述操作基频的谐波频率下谐振；以及
通过将采用第五多条键合线的形式的第五电感元件连接于所述晶体管输出端与所述第四电容之间来产生输出侧阻抗匹配电路的一部分，其中所述第五多条键合线和所述第四电容直接连接。
本发明的这些和其它方面将根据下文中所描述的实施例显而易见，且参考这些实施例予以阐明。
附图说明
当结合以下附图考虑详细描述和权利要求时，可以通过参考详细描述和权利要求得出对主题的更全面理解，其中贯穿附图，相似的附图标记指代类似的元件。
图1是根据示例实施例的功率放大器电路的示意性电路图；
图2A-2F示出了视频带宽电路的各个示例实施例；
图3是根据示例实施例的多尔蒂功率放大器的简化示意图；
图4是根据示例实施例的包括两条平行的放大路径的封装RF功率放大器装置的俯视图；
图5是根据示例实施例的包括功率晶体管的一部分和输入阻抗匹配电路的封装RF功率放大器装置的一部分的俯视图；
图6是根据示例实施例的沿线6-6截取的图5的RF功率放大器装置的一部分的横截面侧视图；
图7是根据示例实施例的包括功率晶体管的一部分和输出阻抗匹配电路的封装RF功率放大器装置的一部分的俯视图；
图8是根据示例实施例的沿线8-8截取的图7的RF功率放大器装置的一部分的横截面侧视图；
图9是根据另一个示例实施例的包括功率晶体管的一部分和输出阻抗匹配电路的封装RF功率放大器装置的一部分的俯视图；并且
图10是根据示例实施例的用于制造包括输出阻抗匹配电路的实施例的封装RF功率放大器装置的方法的流程图。
具体实施方式
在用于蜂窝基站和其它应用的高功率射频(RF)功率放大领域，已经成功地实现了使用硅基装置(例如，具有输出匹配网络的横向扩散金属氧化物半导体(LDMOS)功率晶体管装置)进行的宽带功率放大。然而，当与氮化镓(GaN)基功率放大器装置的效率和功率密度相比时，这种硅基装置表现出相对低的效率和功率密度。因此，GaN基功率放大器装置已经越来越多地考虑用于高功率宽带应用。然而，使用GaN技术实现宽带功率放大(例如，20％的分数带宽内)存在挑战。
例如，已知的是，包括GaN晶体管的RF功率装置的非线性输入电容产生可能有损效率和线性度的谐波和互调失真。此外，当与硅基LDMOS晶体管相比时，GaN基晶体管的漏极-源极电容Cds在每RF输出峰值功率的基础上相对很低。例如，尽管LDMOS晶体管的漏极-源极电容可以大于约每瓦0.4皮法(0.4pF/W)，但是GaN基晶体管的漏极-源极电容可以小于约0.2pF/W。如果在常规装置中使用GaN基晶体管，则晶体管输出与输出阻抗匹配电路内的并联电容器之间的相对高电感(本文中被称为“D2”电感)将需要提供足够的输出阻抗匹配。在常规装置中，例如在包括晶体管的晶体管管芯与如集成螺旋电感器等另外一个串联电感之间使用一组键合线的串联组合(例如，印刷线圈)，可以实现这种相对高的D2电感。例如，可以在晶体管管芯中或输出电路中使用铜基集成螺旋电感器来实施这种集成螺旋电感器。不幸的是，这种集成电感器可能具有相对低的Q，这可能导致装置的效率显著下降(例如，在2千兆赫(GHz)下，下降约3％)。
二次谐波终止还在使用GaN基晶体管的功率放大器设计的整体性能中起重要作用。在没有电流源平面处的二次谐波阻抗的信息的情况下，非常难以调谐功率放大器以实现具有良好性能的相对高的分数带宽。此外，对于宽带应用，二次谐波终止可能在很大的带宽内显著变化，这进一步增大了电路调谐的难度。
为了克服使用GaN基装置设计宽带功率放大器的这些和其它挑战，本文公开的实施例可以使用简单的输入T形匹配在基频下实现宽带输入阻抗匹配。输入侧谐波终止电路使用键合线连接和RF电容器添加在栅极附近。输入侧阻抗匹配电路中的并联电容器被期望地选择为符合宽带阻抗匹配。本发明主题的一些具体实施例包括输入谐波终止电路系统，所述输入谐波终止电路系统包括集成电容(例如，金属-绝缘体-金属(MIM)电容器)和串联耦合于晶体管输入与接地参考之间的电感(例如，采用键合线阵列的形式)。
此外，输入侧匹配电路中的并联电容器还具有足够高的电容值(例如，大于60皮法)以提供可接受的RF低阻抗点(例如，准RF冷点)。RF低阻抗点表示电路中用于RF信号的低阻抗点。具有良好的RF隔离的基带终止电路连接到准RF冷点。
此外，在一些实施例中，在装置的输出处包括谐波终止电路的情况下，在晶体管输出与输出阻抗匹配电路内的并联电容器之间提供的D2电感显著减小。除了促进D2电感减小之外，谐波终止电路系统实施例还可以用于以相对低的阻抗(例如，接近短路)在很宽(例如，20％以上)的分数带宽内控制二次谐波阻抗。这对实现宽带应用的相对高效率可能是有用的。本发明主题的一些具体实施例包括输出谐波终止电路系统，所述输出谐波终止电路系统包括集成电容(例如，MIM电容器)和串联耦合于晶体管输出与接地参考之间的电感(例如，采用键合线阵列的形式)。
在装置的实施例的操作期间，在装置的操作基频下，输出侧谐波终止电路基本上相当于电容器，其中电容值大致相当于谐波终止电路的串联耦合的电感和电容(例如，图1的电感器172和电容器174)的有效电容。由于来自串联耦合的电感和电容的组合的这个等效并联电容和晶体管输出与接地参考之间的漏极-源极电容并联耦合，所以谐波终止电路中的等效并联电容会有效地增加晶体管的漏极-源极电容。在一些实施例中，来自谐波终止电路中的电感和电容的串联耦合组合的等效并联电容具有这样的电容值，所述电容值使与其连接的晶体管的漏极-源极电容有效地增加至少10％(例如，10％与约50％之间或更多)。
当与常规电路相比时，由于漏极-源极电容的这种有效增加，晶体管输出与输出阻抗匹配电路内的并联电容器之间的D2电感可能减小。因此，虽然常规电路可能需要另外一个电感器来提供如上文所讨论的比由连接于晶体管管芯与输出阻抗匹配电路内的并联电感器之间的键合线提供的电感更大的D2电感，但是这种另外的电感未包括在本文所讨论的装置实施例内的输出阻抗匹配电路中。相反，在本文所讨论的装置实施例中，输出阻抗匹配电路的键合线可以直接连接(如稍后所限定的)到输出阻抗匹配电路的并联电容。
另外，谐波终止电路系统实施例可以用于以相对低的阻抗(例如，接近短路)在很宽(例如，20％以上)的分数带宽内控制二次谐波阻抗。这对实现宽带应用的相对高效率可能是有用的。
图1是RF功率放大器电路100的示意图。在实施例中，电路100包括：输入102(例如，第一导电封装体引线)；输入阻抗匹配电路110(其包括谐波终止电路130)；晶体管140；输出阻抗匹配电路150(其包括谐波终止电路170)；视频带宽电路160、162；以及输出引线104(例如，第二导电封装体引线)。输入102和输出104中的每一个可以更一般地被称为“RF输入/输出(I/O)”。
输入阻抗匹配电路110(包括谐波终止电路130)和视频带宽电路160可以统称为“输入电路”。类似地，输出阻抗匹配电路150(包括谐波终止电路170)和视频带宽电路162可以统称为“输出电路”。尽管晶体管140以及输入阻抗匹配电路110和输出阻抗匹配电路150、视频带宽电路160、162和谐波终止电路130、170的各个元件被示出为单个部件，但是所述描绘目的仅是便于说明。基于本文中的描述，本领域的技术人员将理解的是，晶体管140和/或输入阻抗匹配电路110(包括谐波终止电路130)、输出阻抗匹配电路150(包括谐波终止电路170)和视频带宽电路160、162的某些元件各自可以被实施为多个部件(例如，彼此并联或串联连接)。另外，实施例可以包括单路径装置(例如，包括单条输入引线、单条输出引线、单个晶体管等)、双路径装置(例如，包括两条输入引线、两条输出引线、两个晶体管等)和/或多路径装置(例如，包括两条或更多条输入引线、两条或更多条输出引线、两个或更多个晶体管等)。另外，输入/输出引线的数量可以与晶体管的数量不相同(例如，对于给定的一组输入/输出引线，可以存在并行操作的多个晶体管)。因此下文对晶体管140以及输入阻抗匹配电路110(包括谐波终止电路130)、输出阻抗匹配电路150(包括谐波终止电路170)和视频带宽电路160、162的各个元件的描述不旨在使本发明主题的范围仅限于所示实施例。
输入102和输出104各自可以包括导体，所述导体被配置成使电路100能够与外部电路系统(未示出)电耦合。更具体地说，输入102和输出104在物理上被定位横跨于装置的封装体的外部与内部之间。输入阻抗匹配电路110(包括谐波终止电路130)和视频带宽电路160电耦合于输入102与晶体管140的第一端142(例如，栅极)之间，所述第一端142也定位在装置的内部。类似地，输出阻抗匹配电路150(包括谐波终止电路170)和视频带宽电路162电耦合于晶体管140的第二端144(例如，漏极)与输出104之间。
根据实施例，晶体管140是电路100的主要有源部件。晶体管140包括控制端142和两个电流传导端144、145，其中电流传导端144、145在空间和电气上被可变电导率沟道分离。例如，晶体管140可以是包括栅极(控制端142)、漏极(第一电流传导端144)和源极(第二电流传导端145)的场效应晶体管(FET)。根据实施例并且使用通常以非限制性方式应用于FET的命名法，晶体管140的栅极142耦合到输入阻抗匹配电路110(包括谐波终止电路130)和视频带宽电路160，晶体管140的漏极144耦合到输出阻抗匹配电路150(包括谐波终止电路170)和视频带宽电路162并且晶体管140的源极145耦合到接地(或另一个电压参考)。通过改变提供到晶体管140的栅极的控制信号，可以调制晶体管140的电流传导端之间的电流。
根据各个实施例，晶体管140是III-V场效应晶体管(例如，高电子迁移率晶体管(HEMT))，当与硅基FET(例如，LDMOS FET)相比时，所述III-V场效应晶体管具有相对低的漏极-源极电容Cds。在图1中，晶体管140的漏极-源极电容用晶体管140的漏极与晶体管输出端144(例如，对应于图7的晶体管输出端744)之间的电容器146表示。更具体地说，电容器146不是物理部件，而是对晶体管140的漏极-源极电容进行建模。根据实施例，晶体管140的漏极-源极电容可以小于约0.2pF/W。另外，在一些实施例中，晶体管140可以是GaN FET，但是在其它实施例中，晶体管140可以是另一种类型的III-V晶体管(例如，砷化镓(GaAs)、磷化镓(GaP)、磷化铟(InP)或锑化铟(InSb))或另一种类型的具有相对低的漏极-源极电容的晶体管。
输入阻抗匹配电路110耦合于输入102与晶体管140的控制端142(例如，栅极)之间。输入阻抗匹配电路110被配置成将电路100的阻抗升高到更高(例如，中间或更高)的阻抗水平(例如，在约2欧姆到约10欧姆的范围内或更高)。这是有利的，因为其允许来自驱动器级的印刷电路板级(PCB级)匹配接口具有可以在大批量制造中以最小的损耗和变化实现的阻抗(例如，“用户友好的”匹配接口)。
根据实施例，输入阻抗匹配电路110具有包括两个电感元件112、116(例如，两组键合线)和并联电容114的T形匹配配置。第一电感元件112(例如，第一组键合线)耦合于输入102与节点118之间，所述节点118进而耦合到电容器114的第一端，并且第二电感元件116(例如，第二组键合线)耦合于节点118(或电容器114的第一端)与晶体管140的控制端142之间。电容器114的第二端耦合到接地(或另一个电压参考)。电感元件112、116和并联电容114的组合充当低通滤波器。根据实施例，电感元件112、116的串联组合的电容值可以处于约50皮亨(pH)到约3毫微亨(nH)之间的范围内，并且并联电容114的电感值可以处于约5皮法(pF)到约120pF之间的范围内。在一些实施例中，并联电容114可以具有相对大的电容(例如，大于约60pF)以提供可接受的RF低阻抗点。
此外，谐波终止电路130耦合于晶体管140的控制端142(例如，栅极)与接地(或另一电压参考)之间。谐波终止电路130包括串联耦合于晶体管140的控制端142与接地(或另一电压参考)之间的电感元件132(例如，第三组键合线)和电容134，并且这个串联元件组合充当谐波频率(例如，电路100的操作基频的二次谐波)下的信号能量的到接地的低阻抗路径。根据实施例，电感元件132的电感值可以处于约20pH到约1nH之间的范围内，并且电容134的电容值可以处于约1pF到约100pF之间的范围内，但是这些部件的值也可以处于这些范围之外。例如，在2.0GHz的操作基频(其二次谐波为4.0GHz)下，电感元件132的电感值可以为约120pH并且电容134的电容值可以为约12pF。如稍后将说明的，用于实现二次谐波频率下的信号能量的到接地的低阻抗路径的期望电感值和/或电容值可能受到用于实施电感器116和132的键合线之间的互耦合的影响。
根据实施例，RF低阻抗点可以存在于介于电感元件112与116之间的节点118处或耦合到节点118，其中RF低阻抗点表示电路中用于RF信号的低阻抗点。根据实施例，视频带宽(VBW)电路160耦合于节点118(例如，或节点118处或耦合到节点118的RF低阻抗点)与接地参考节点之间。视频带宽电路160可以用于通过在包络频率下呈现低阻抗和/或在RF频率下呈现高阻抗来改善由输入匹配电路110与偏置馈电(未示出)之间的相互作用引起的电路100的低频谐振(LFR)。从RF匹配角度来看，视频带宽电路160基本上可以被认为是“不可见的”，因为它主要在包络频率下实现阻抗(即，视频带宽电路160提供针对电路100的包络频率的终止)。如稍后将结合图2A-2F更详细地讨论的，在各个实施例中，视频带宽电路160可以具有多种不同电路配置中的任一种。
在电路100的输出侧上，输出阻抗匹配电路150耦合于晶体管140的第一电流传导端144(例如，漏极)与输出104之间。输出阻抗匹配电路150被配置成使电路100的输出阻抗与可以耦合到输出104的外部电路或部件(未示出)的输入阻抗相匹配。根据实施例，输出阻抗匹配电路150包括两个电感元件152、154和并联电容156。第一电感元件152(例如，第四组键合线)耦合于晶体管140的第一电流传导端144(例如，漏极)与输出104之间。在实施例中，第二电感元件154(例如，对应于D2电感的第五组键合线)耦合于晶体管140的第一电流传导端144与节点158之间，所述节点158对应于RF低阻抗点节点。在实施例中，并联电容156的第二端耦合到接地(或另一电压参考)。
并联电感元件154和并联电容156串联耦合于晶体管140的电流传导端144与接地之间，并且阻抗匹配元件的这种组合充当第一(高通)匹配级。因此，并联电感元件154和并联电容156的组合在本文中可以被称为高通匹配电路143。根据实施例，并联电感元件154的电感值可以处于约100pH到约3nH之间的范围内，并且并联电容156的电容值可以处于约30pF到约500pF之间的范围内，但是这些部件的值也可以处于这些范围之外。
尽管在图1中未示出，但是输出阻抗匹配电路150还可以包括第二并联电路，所述第二并联电路包括串联耦合于晶体管140的漏极与接地之间的另外一个并联电感器(例如，电感值处于约50pH到约1nH的范围内的另外键合线)和另外一个并联电容器(例如，电容值处于约1pF到约50pF之间的范围内)。这个另外的阻抗匹配元件组合可以充当第二(低通)匹配级。
此外，谐波终止电路170耦合于晶体管140的第一电流传导端144(例如，漏极)与接地(或另一电压参考)之间。谐波终止电路170包括串联耦合于晶体管140的第一电流传导端144与接地(或另一电压参考)之间的电感元件172(例如，第六组键合线)和电容174，并且这个串联元件组合充当谐波频率(例如，电路100的操作基频的二次谐波)下的信号能量的到接地的另一低阻抗路径。根据实施例，电感元件172的电感值可以处于约20pH到约1nH之间的范围内，并且电容174的电容值可以处于约1pF到约100pF之间的范围内，但是这些部件的值也可以处于这些范围之外。例如，在2.0GHz的操作基频(其二次谐波为4.0GHz)下，电感元件172的电感值可以为约140pH并且电容174的电容值可以为约11pF。如稍后将说明的，用于对二次谐波频率下的信号能量实现到接地的低阻抗路径的期望电感值和/或电容值可能受用于实施电感器152、154和172的键合线之间的互耦合的影响。
再次参考第一(高通)匹配级，RF低阻抗点158存在于并联电感元件154与并联电容156之间的节点处。再次，RF低阻抗点158表示电路中用于RF信号的低阻抗点。根据实施例，另一视频带宽电路162耦合于RF低阻抗点158与接地参考节点之间。再次，视频带宽电路162可以用于通过在包络频率下呈现低阻抗和/或在RF频率下呈现高阻抗来进一步改善由输出阻抗匹配电路150与偏置馈电(未示出)之间的相互作用引起的电路100的LFR。从RF匹配的角度来看，视频带宽电路162也可以被视为是“不可见的”。如现在将结合图2A-2F描述的，在各个实施例中，视频带宽电路162(以及电路160)可以具有多种不同电路配置中的任一种。
例如，图2A-2F示出了视频带宽电路(例如，图1的视频带宽电路160、162)的六个示例实施例。在图2A-2F中的每一个中，视频带宽电路200、201、202、203、204、205耦合于连接节点218(例如，图1的节点118和/或节点158)与接地(或另一电压参考)之间。另外，每个视频带宽电路200-205包括串联耦合于连接节点218与接地之间的包络电感262Lenv、包络电阻器264Renv和包络电容器266Cenv。在图2A-2E中的每一个中，包络电感262的第一端耦合到节点218，并且包络电感262的第二端耦合到节点280。包络电阻器264的第一端耦合到节点280，并且包络电阻器264的第二端耦合到节点282。包络电容器266的第一端耦合到节点282，并且包络电容器266的第二端耦合到接地(或另一电压参考)。尽管在图2A-2E中，节点218与接地参考节点之间的一系列部件的顺序是包络电感262、包络电阻器264和包络电容器266，但是在其它实施例中，串联电路中的部件的顺序可以是不同的。例如，在图2F中，包络电阻器264耦合于节点218与节点284之间，包络电感262耦合于节点284与节点286之间，并且包络电容器266耦合于节点286与接地(或另一电压参考)之间。
参考图2A-2F并且根据实施例，包络电感262可以被实施为集成电感(例如，图5-9的电感562、762)、被实施为离散电感器和/或被实施为将连接节点218耦合到包络电阻器264(例如，通过节点280)的一组键合线。例如并且如稍后将详细描述的，包络电感262可以整体形成为集成无源装置(IPD)(如图4-9的IPD 480-483)的一部分。例如，包络电感262的电感值可以处于约5pH到约2000pH之间的范围内。期望地，包络电感262的电感值小于约500pH(例如，在实施例中，低至50pH或可能甚至更低)。在其它实施例中，包络电感262的值可以低于或高于上文给出的范围。
在一个实施例中，包络电阻器264可以被实施为集成电阻器(例如，图5-9的电阻器564、764)或者在另一个实施例中，被实施为离散电阻器。例如，包络电阻器264可以整体形成为IPD(如图4-9的IPD 480-483)的一部分。在实施例中，包络电阻器264的电阻值可以处于约0.1欧姆到约5.0欧姆之间的范围内，但是包络电阻器264的电阻值也可以处于此范围之外。
在一个实施例中，包络电容器266可以被实施为集成电容器(例如，图5-9的电容器566、766)或者在另一个实施例中，被实施为离散电容器(例如，“芯片电容器”)。例如，包络电容器266可以整体形成为IPD(如图4-9的IPD 480-483)的一部分。在实施例中，包络电容器266的电容值可以处于约1纳法(nF)到约1微法(μF)之间的范围内，但是包络电容器266的电容值也可以处于此范围之外。
图2A中所示的视频带宽电路200的第一实施例包括包络电感262、包络电阻器264和包络电容器266的简单串联组合。相反，在图2B-2F的实施例中，视频带宽电路201-205可以包括一个或多个“旁路”或“并联”电容器268、270、272、274、276、278Cpara，所述电容器与包络电感262和/或包络电阻器264并联耦合。在一些实施例中，旁路电容器268、270、272、274、276、278中的每一个可以被实施为离散电容器(例如，图5-9的电容器578、778)或者在其它实施例中，被实施为集成电容器。在这些实施例的每一个中，旁路电容器268、270、272、274、276、278的电容值可以处于约3.0pF到约1400pF之间的范围内。在其它实施例中，旁路电容器268、270、272、274、276、278中的任一个的值可以低于或高于上文给出的范围。
在图2B的视频带宽电路201中，旁路电容器268Cpara与包络电感262并联耦合。更具体地说，包络电感262和旁路电容器268的第一端耦合到节点218，并且包络电感262和旁路电容器268的第二端耦合到节点280。
在图2C的视频带宽电路202中，旁路电容器270Cpara与包络电阻器264并联耦合。更具体地说，包络电阻器264和旁路电容器270的第一端耦合到节点280，并且包络电阻器264和旁路电容器270的第二端耦合到节点282。
在图2D的视频带宽电路203中，旁路电容器272Cpara与包络电感262和包络电阻器264并联耦合。更具体地说，旁路电容器272跨节点218和282耦合。
在图2E的视频带宽电路204中，第一旁路电容器274Cpara1与包络电感262并联耦合，并且第二旁路电容器276Cpara2与包络电阻器264并联耦合。更具体地说，包络电感262和第一旁路电容器274的第一端耦合到节点218，并且包络电感262和第一旁路电容器274的第二端耦合到节点280。另外，包络电阻器264和第二旁路电容器276的第一端耦合到节点280，并且包络电阻器264和第二旁路电容器276的第二端耦合到节点282。
参考图2B、2E和2F的视频带宽电路201、204和205，并联耦合的电感262和电容器268、274或278形成频率接近电路201、204或205并入结合到其内的装置或电路(例如，电路100)的中心操作频率的并联谐振电路。如本文所使用的并且根据实施例，术语“接近中心操作频率”意指“处于中心操作频率的20％内”。因此，例如，当装置的中心操作频率为2.0千兆赫(GHz)时，“接近中心操作频率”的频率对应于落入1.8GHz到2.2GHz的范围内的频率。尽管2.0GHz被给出为示例中心操作频率，但是装置的中心操作频率也可以不同于2.0GHz。在替代性实施例中，术语“接近中心操作频率”可以意指“处于中心操作频率的10％内”或“处于中心操作频率的5％内”。
由于Lenc//Cpara形成频率接近装置中心操作频率的并联谐振电路，所以并联谐振电路Lenv//Cpara对于这种频率来说基本上表现为开路。因此，可能存在于与电路201、204或205耦合的节点218处的接近中心操作频率的RF能量将通过并联谐振电路Lenc//Cpara偏转。甚至是对电感262使用相对低的电感值，电可以提供这种偏转。出于这些原因，电路201、204和205可以通过在包络频率下呈现低阻抗并且在RF频率下呈现高阻抗来显著改善所述电路结合到其中的装置或电路(例如，电路100)的LFR。
在图2C、2D和2E的视频带宽电路202、203、204的实施例中的每一个中，旁路电容器270、272或276与包络电阻器264并联耦合。因为电容器270、272或276可以用于使RF电流路由绕过包络电阻器264，所以电路202、203、204可能导致包络电阻器264耗散的RF电流减小。电路202、203、204的这种特性还可以用于更好地保护包络电阻器264免受由于在没有旁路电容器270、272或276的情况下可能以其它方式流过包络电阻器264的过量电流而引起的潜在损坏。
当与电路200相比时，电路201-205中的每一个可以提高装置效率，因为所述电路201-205允许较少的RF电流流过包络电阻器264(并且被包络电阻器264耗散)。另外，由于电路201-205针对接近视频带宽电路结合到其中的装置的中心操作频率的RF频率呈现高阻抗，因此将电路201-205连接到RF低阻抗点(例如，图1的RF低阻抗点158)并不重要，但是所述电路201-205可以连接到所述RF低阻抗点。相反，甚至是当电路201-205耦合到显示出高RF阻抗的节点时，也可以实现电路201-205的益处。这种情况在输入阻抗匹配电路和输出阻抗匹配电路中包括其它节点。
再次参照图1并且如稍后将结合图4-9更详细地描述的，RF放大器装置的各个实施例可以包括至少一个输入侧集成无源装置(IPD)组合件(例如，图4-6的IPD组合件480、481)和至少一个输出侧IPD组合件(例如，图4和7-9的IPD组合件482、483)。所述一个或多个输入侧IPD组合件(例如，IPD组合件480、481)包括输入电路110(包括谐波终止电路130)和视频带宽电路160的部分。类似地，所述一个或多个输出侧IPD组合件(例如，IPD组合件482、483)包括输出电路150(包括谐波终止电路170)和视频带宽电路162的部分。更具体地说，每个IPD组合件可以包括具有一个或多个集成无源部件的半导体衬底。在特定实施例中，每个输入侧IPD组合件可以包括并联电容114和134以及视频带宽电路160的部件(例如，图2A-2F的部件262、264、266、268、270、272、274、276、278)。在其它特定实施例中，每个输出侧IPD组合件可以包括并联电容156和174以及视频带宽电路162的部件(例如，图2A-2F的部件262、264、266、268、270、272、274、276、278)。
在其它实施例中，输入阻抗匹配电路110和输出阻抗匹配电路150以及视频带宽电路160、162的一些部分可以被实施为不同/离散部件或被实施为其它类型的组合件(例如，低温共烧陶瓷(LTCC)装置、小型PCB组合件等)的部分。在仍其它实施例中，输入阻抗匹配电路110和/或输出阻抗匹配电路150的一些部分可以耦合到包括晶体管140的半导体管芯和/或集成在所述半导体管芯内。以下对包括IPD组合件的实施例的详细描述不应被视为限制本发明的主题，并且术语“无源装置衬底”或“IPD衬底”意指包括无源装置的任何类型的结构，包括IPD、LTCC装置、晶体管管芯、PCB组合件等。
在各个实施例中，放大器电路100还可以包括偏置电路系统190、191。偏置电路190、191各自包括串联连接的电感元件192、194和电容器196、198，其中在每个电感器/电容器对之间存在中间节点193、195。为了向晶体管140的栅极端142和/或漏极端144提供偏置电压，可以将外部偏置电路(未示出)连接到节点193、195中的每一个，并且可以通过此节点提供偏置电压。在其它实施例中，可以不包括输入侧偏置电路190或输出侧偏置电路191中的任一者或两者。在这种实施例中，反而可以将外部偏置电路连接到输入102或输出104，并且可以通过输入102和/或输出104提供所述一个或多个偏置电压。
图1的RF放大器电路100可以用作单路径放大器，所述单路径放大器在输入102处接收RF信号、通过晶体管140放大所述信号并且在输出104处产生放大后RF信号。可替换的是，可以使用RF放大器电路100的多个实例提供如多尔蒂功率放大器或另一种类型的多路径放大器电路等多路径放大器。
例如，图3是可以实施RF功率放大器电路100的实施例的多尔蒂功率放大器300的简化示意图。放大器300包括输入节点302、输出节点304、功率分配器306(或分路器)、主放大器路径320、峰化放大器路径321和组合节点380。可以将负载390耦合到组合节点380(例如，通过阻抗变换器，未示出)以从放大器300接收放大后RF信号。
功率分配器306被配置成将在输入节点302处接收到的输入RF信号的功率分为输入信号的主要部分和峰化部分。主输入信号在功率分配器输出308处提供到主放大器路径320，并且峰化输入信号在功率分配器输出309处提供到峰化放大器路径321。在主放大器340和峰化放大器341均向负载390供应电流的满功率模式下操作期间，功率分配器306在放大器路径320、321之间划分输入信号功率。例如，功率分配器306可以均等地划分功率，使得输入信号功率的约一半提供到每条路径320、321(例如，对于对称多尔蒂放大器配置而言)。可替换的是，功率分配器306可以不均等地划分功率(例如，对于非对称多尔蒂放大器配置而言)。
本质上，功率分配器306划分在输入节点302处供应的输入RF信号，并且划分后信号分别沿着主放大器路径320和峰化放大器路径321放大。然后，放大后信号在组合节点380处被同相地组合。重要的是，主放大器路径320与峰化放大器路径321之间的相位一致性在所关注频带内被维持以确保放大后主信号和峰化信号同相地到达组合节点380处并且因此确保正确的多尔蒂放大器操作。
主放大器340和峰化放大器341中的每一个包括用于放大传导通过放大器340、341的RF信号的一个或多个单级功率晶体管集成电路(IC)或多级功率晶体管IC(或功率晶体管管芯)。根据各个实施例，主放大器340和/或峰化放大器341中的任一者或两者的所有放大器级或最终放大器级可以例如使用如GaN FET(或另一种类型的III-V晶体管，包括GaAsFET、GaP FET、InP FET或InSb FET)等III-V场效应晶体管(例如，HEMT)来实施。在一些实施例中，在主放大器340或峰化放大器341中的仅一个被实施为III-V FET的情况下，另一个放大器可以被实施为硅基FET(例如，LDMOS FET)。
尽管主功率晶体管IC和峰化功率晶体管IC可以具有相同的尺寸(例如，在对称多尔蒂配置中)，但是主功率晶体管IC和峰化功率晶体管IC也可以具有不相等的尺寸(例如，在各种非对称多尔蒂配置中)。在非对称多尔蒂配置中，一个或多个峰化功率晶体管IC通常比一个或多个主功率晶体管IC大某个乘数。例如，所述一个或多个峰化功率晶体管IC的尺寸可以是所述一个或多个主功率晶体管IC的两倍，使得所述一个或多个峰化功率晶体管IC的载流能力为所述一个或多个主功率晶体管IC的两倍。也可以实施除2∶1比率之外的峰化放大器IC-主放大器IC尺寸比率。
在多尔蒂放大器300的操作期间，主放大器340被偏置成在AB类模式下操作，并且峰化放大器341被偏置成在C类模式下操作。在节点302处的输入信号的功率低于峰化放大器341的接通阈值电平的低功率电平下，放大器300在低功率(或回退)模式下操作，载所述低功率模式下，主放大器340是向负载390供应电流的唯一放大器。当输入信号的功率超过峰化放大器341的阈值电平时，放大器300在高功率模式下操作，在所述高功率模式下，主放大器340和峰化放大器341两者都向负载390供应电流。此时，峰化放大器341在组合节点380处提供有源负载调制，从而允许主放大器340的电流继续线性增大。
输入阻抗匹配网络310和输出阻抗匹配网络350(输入MNm、输出MNm)可以在主放大器340的输入和/或输出处实施。类似地，输入阻抗匹配网络311和输出阻抗匹配网络351(输入MNp、输出MNp)可以在峰化放大器341的输入和/或输出处实施。在每种情况下，匹配网络310、311、350、351可以用于朝着负载阻抗和源阻抗递增地增加电路阻抗。输入阻抗匹配网络310、311和输出阻抗匹配网络350、351的全部或部分可以在包括主放大器340和/或峰化放大器341的功率晶体管封装体内实施，或者输入阻抗匹配网络310、311和输出阻抗匹配网络350、351的一些部分可以在PCB或安装了功率晶体管封装体的其它衬底上实施。
另外，如稍后将详细描述的，本发明主题的实施例包括耦合于放大器340、341的输入与接地参考之间的谐波频率终止电路330、331。本发明主题的仍其它实施例包括耦合于放大器340、341的输出与接地参考之间的谐波频率终止电路370、371。谐波频率终止电路330、331、370、371被配置成在相对宽的分数带宽内控制谐波阻抗。例如，谐波频率终止电路330、331、370、371可以对处于放大器300的中心操作频率fo(本文也被称为“操作基频”)的二次谐波下的信号能量提供到接地的低阻抗路径。
多尔蒂放大器300具有“非反相”负载网络配置。在非反相配置中，输入电路被配置成使得供应到峰化放大器341的输入信号相对于供应到主放大器340的处于放大器300的中心操作频率fo下的输入信号延迟90度。为了确保主输入RF信号和峰化输入RF信号到达以约90度的相位差到达主放大器340和峰化放大器341，如对正确的多尔蒂放大器操作来说是基本的，相位延迟元件382将约90度的相位延迟施加到峰化输入信号。例如，相位延迟元件382可以包括四分之一波传输线或者具有约90度的电长度的另一种合适类型的延迟元件。
为了在放大器340、341的输入处补偿主放大器路径320与峰化放大器路径321之间的所产生的90度相位延迟差(即，为了确保放大后信号同相地到达组合节点380处)，输出电路被配置成在主放大器340的输出与组合节点380之间将约90度的相位延迟施加到所述信号。这通过另外一个延迟元件384实现。多尔蒂放大器的替代性实施例可以具有“反相”负载网络配置。在这种配置中，输入电路被配置成使得供应到主放大器340的输入信号相对于供应到峰化放大器341的处于放大器300的中心操作频率fo下的输入信号延迟约90度，并且输出电路被配置成在峰化放大器341的输出与组合节点380之间将约90度的相位延迟施加到所述信号。
放大器340和341连同谐波频率终止电路330、331、370、371和匹配网络310、311、350、351的部分可以在离散的封装功率放大器装置中实施。在这种装置中，输入引线和输出引线耦合到衬底，并且每个放大器340、341可以包括也耦合到衬底的单级功率晶体管或多级功率晶体管。谐波频率终止电路330、331、370、371以及输入匹配网络310、311和输出匹配网络350、351的部分可以作为另外的部件实施在封装装置内。另外，如下文详细描述的，视频带宽电路(例如，在图2A-2F中所示的图1的VBW电路160、162的实施例)也可以作为另外的部件实施在封装装置内。
例如，图4是封装RF放大器装置400的实施例的俯视图，所述封装RF放大器装置400体现了图1的电路100的两个并联实例并且可以用于提供多尔蒂放大器(例如，图3的多尔蒂放大器300)中的放大器(例如，图3的放大器340、341)和匹配网络的部分(例如，图3的匹配网络310、311、350、351的部分)。另外，如下文将更详细描述的，装置400包括两个输入侧IPD组合件480、481，所述两个输出侧IPD组合件480、481中的每一个包括输入阻抗匹配电路410、411(例如，图1、3的电路110、310、311)、视频带宽电路460、461(例如，图1的电路160)以及谐波终止电路430、431(例如，图1、3的电路130、330、331)的部分。另外，装置400包括两个输出侧IPD组合件482、483，所述两个输出侧IPD组合件482、483中的每一个包括输出阻抗匹配电路450、451(例如，图1、3的电路150、350、351)、视频带宽电路462、463(例如，图1的电路162)以及谐波终止电路470、471(例如，图1、3的电路170、370、371)的部分。
在实施例中，装置400包括凸缘406(或“装置衬底”)，所述凸缘406包括厚度足以为装置400的各种电气部件和元件提供结构支撑的刚性导电衬底。另外，凸缘406可以充当晶体管管芯440、441和安装在凸缘406上的其它装置的散热器。凸缘406具有顶表面和底表面(在图4中仅可见顶表面的中心部分)和对应于装置400的周界的大致矩形的周界。
凸缘406由导电材料形成并且可以用于为装置400提供接地参考节点。例如，各种部件和元件可以具有电耦合到凸缘406的端，并且当装置400结合到更大的电气系统中时，凸缘406可以电耦合到系统接地。凸缘406的至少顶表面由导电材料层形成，并且可能整个凸缘406由块状导电材料形成。
在实施例中，隔离结构408附接到凸缘406的顶表面。由刚性电绝缘材料形成的隔离结构408在装置的导电特征之间(例如，在引线402-405与凸缘406之间)提供电隔离。在实施例中，隔离结构408具有框架形状，所述框架形状包括具有中心开口的基本上封闭的四边结构。如图4所示，隔离结构408可以具有基本上矩形的形状，或者隔离结构408可以具有另一形状(例如，环形、椭圆形等)。
通过隔离结构408中的开口暴露的凸缘406的顶表面的一部分在本文中被称为装置400的“有源区”。晶体管管芯440、441连同IPD组合件480、481、482、483定位在装置400的有源装置区内，稍后将更详细地描述这一点。例如，晶体管管芯440、441和IPD组合件480-483可以使用导电环氧树脂、焊料、焊料凸块、烧结和/或共晶键合耦合到凸缘406的顶表面。
装置400容纳两条放大路径(用箭头420、421指示)，其中每条放大路径420、421表示电路100(图1)的物理实施方案。当结合到多尔蒂放大器(例如，图3的多尔蒂放大器300)中时，放大路径420可以对应于主放大器路径(例如，图3的主放大器路径320)，并且放大路径421可以对应于峰化放大器路径(例如，图3的峰化放大器路径321)。
每条路径420、421包括输入引线402、403(例如，图1的输入102)、输出引线404、405(例如，图1的输出104)、一个或多个晶体管管芯440、441(例如，图1的晶体管140或图3的放大器340、341)、输入阻抗匹配电路410、411(例如，图1的输入阻抗匹配电路110或图3的输入匹配网络310、311的部分)、输出阻抗匹配电路450、451(例如，图1的输出阻抗匹配电路150或图3的输出匹配网络350、351的部分)、输入侧视频带宽电路460、461(例如，图1的视频带宽电路160)、输出侧视频带宽电路462、463(例如，图1的视频带宽电路162)、输入侧谐波终止电路430、431(例如，图1、3的谐波终止电路130、330、331)和输出侧谐波终止电路470、471(例如，图1、3的谐波终止电路170、370、371)。
输入和输出引线402-405安装隔离结构408的顶表面上，在中心开口的相对侧上，并且因此输入和输出引线402-405升高到超过凸缘406的顶表面并且与凸缘406电隔离。通常，输入和输出引线402-405被朝向成允许在输入和输出引线402-405与隔离结构408的中心开口内的部件和元件之间附接键合线。
每个晶体管管芯440、441包括集成功率FET，其中每个FET具有控制端(例如，栅极)和两个电流传导端(例如，漏极和源极)。每个晶体管管芯440、441内的FET的控制端通过输入阻抗匹配电路410、411耦合到输入引线402、403。另外，每个晶体管管芯440、441内的FET的一个电流传导端(例如，漏极)通过输出阻抗匹配电路450、451耦合到输出引线404、405。在实施例中，每个晶体管管芯440、441内的FET的另一个电流传导端(例如，源极)通过管芯440、441电耦合到凸缘406(例如，到接地)。
稍后将结合图5和6更详细地描述输入阻抗匹配电路410、411、视频带宽电路460、461和谐波终止电路430、431的实施例，图5和6更详细地示出了这些电路410、411、430、431、460、461的部件。如将结合图5和6说明的，这些电路的部件中的一些可以在IPD组合件480、481内实施。简言之，每个输入阻抗匹配电路410、411耦合于输入引线402、403与晶体管管芯440、441内的FET的控制端之间。每个输入侧视频带宽电路460、461耦合于IPD组合件480、481内的节点418、419(例如，导电键合焊盘)与接地参考(例如，凸缘406)之间。每个谐波终止电路430、431耦合于晶体管管芯440、441内的FET的控制端(例如，栅极)与接地参考(例如，凸缘406)之间。
将结合图7-9更详细地描述输出阻抗匹配电路450、451、视频带宽电路462、463和谐波终止电路470、471的实施例，图7-9详细地示出了这些电路450、451、462、463、470、471的部件。如将结合图7-9说明的，这些电路的部件中的一些可以在IPD组合件482、483内实施。简言之，每个输出阻抗匹配电路450、451耦合于晶体管管芯440、441内的FET的电流传导端(例如，漏极)与输出引线404、405之间。每个视频带宽电路462、463耦合于IPD组合件482、483内的节点458、459(例如，采用导电键合焊盘形式的RF低阻抗点)与接地参考(例如，凸缘406)之间。每个谐波终止电路470、471耦合于晶体管管芯440、441内的FET的电流传导端(例如，漏极)与接地参考(例如，凸缘406)之间。
除了输入和输出引线402-405之外，装置400还可以包括偏置电路系统(例如，对应于图1的偏置电路190、191)。偏置电路各自包括电感元件(例如，图1的电感元件192、194)和电容器496、497、498、499(例如，图1的电容器196、198)。每个偏置电路的电感元件可以包括例如偏置引线492、493、494、495和将每条偏置引线492-495耦合到每个晶体管管芯440、441内的FET的控制端(例如，栅极)或电流传导端(例如，漏极)的键合线(例如，图5、7、9的键合线590、790、990)的串联耦合布置。每条偏置引线492-495的远端(靠近每个电容器496-499，并且在图1中表示为节点193、195)可以电耦合到外部偏置电路(未示出)，所述外部偏置电路通过偏置引线492-495向每个FET的控制端或电流传导端提供偏置电压。在其它实施例中，可以不包括输入侧或输出侧偏置电路中的任一者或两者。在这种实施例中，反而可以将外部偏置电路连接到输入引线402、403或输出引线404、405，并且可以通过输入引线402、403和/或输出引线404、405提供所述一个或多个偏置电压。
在图4的例子中，装置400包括两个基本上并联工作的晶体管管芯440、441，但是另一半导体装置也可以包括单个晶体管管芯或多于两个晶体管管芯。另外，装置400包括也基本上并联工作的两个输入侧IPD组合件480、481和两个输出侧IPD组合件482、483。应当理解的是，也可以实施更多或更少的IPD组合件480-483。
根据实施例，装置400结合在空气腔封装体中，其中晶体管管芯440、441，IPD组合件480-483和各种其它部件定位在封闭的空气腔内。基本上，空气腔由凸缘406、隔离结构408和覆盖隔离结构408和引线402-405并与隔离结构408和引线402-405接触的帽盖(未示出)界定。在图4中，帽盖的示例周界通过虚线框409指示。在其它实施例中，装置400的部件可以结合到包覆模制的封装体中(即，这样的封装体，在所述封装体中，有源装置区内的电气部件用非导电模制化合物包封，并且在所述封装体中，引线402-405的部分还可以被模制化合物包围)。在包覆模制的封装体中，可以不包括隔离结构408。
现在参照包括装置400(图4)的部分的放大视图的图5和6，所述部分包括输入阻抗匹配电路410、视频带宽电路460和谐波终止电路430的实施例。更具体地说，图5是封装RF功率放大器装置400的左下侧输入侧部分500沿着放大器路径420的俯视图。部分500(图5)包括功率晶体管管芯440的一部分、输入引线402的一部分和输入侧IPD组合件480。为了加强理解，图6包括根据示例实施例的沿线6-6截取的图5的RF功率放大器装置的部分500的横截面侧视图。更具体地说，图6是通过输入引线402、IPD组合件480、凸缘406的一部分以及晶体管管芯440的横截面视图。如图6所示，功率晶体管管芯440和IPD组合件480耦合到导电凸缘406，并且输入引线402与导电凸缘406电隔离(例如，使用隔离结构408)。应当注意的是，装置400的沿着放大器路径421的输入侧部分可以与图5和6中示出的部分500基本相同。
功率晶体管管芯440包括晶体管输入端542(例如，导电键合焊盘)，所述晶体管输入端542在功率晶体管管芯440内电连接到集成于管芯440内的单级或末级FET 630的控制端(例如，栅极端)。如先前所讨论的，每个FET 630可以包括如GaN FET(或另一种类型的III-V晶体管，包括GaAs FET、GaP FET、InP FET、或InSb FET)等III-V场效应晶体管(例如，HEMT)。更具体地说，每个FET630可以一体地形成于基底半导体衬底632(例如，GaN衬底、硅上GaN衬底、碳化硅上GaN衬底等)中和上。FET630的控制端(例如，栅极端)与管芯440的输入端542之间的导电连接可以通过交替的介电层和图案化导电层的堆积结构634形成，其中图案化导电层的部分使用导电通孔电连接。管芯440的底表面上的导电层636可以提供接地节点(例如，为源极端)，所述接地节点可以使用衬底通孔或掺杂下沉区(未示出)连接到导电层636(并且因此连接到导电凸缘406)。
IPD组合件480也可以包括基底半导体衬底682(例如，在本文中可以被称为“IPD衬底”的硅衬底、碳化硅衬底、GaN衬底或另一种类型的半导体衬底)和交替的介电层和图案化导电层的堆积结构684，其中图案化导电层的部分使用导电通孔电连接。如下文将更详细讨论的，输入阻抗匹配电路410、视频带宽电路460和谐波终止电路430的各个电气部件一体形成于IPD组合件480内和/或连接到IPD组合件480。这些电气部件可以电连接到IPD组合件480的顶表面处的导电键合焊盘(例如，键合焊盘418、533)，并且还可以使用到IPD组合件480的底表面上的导电层686的衬底通孔电连接到导电凸缘406(例如，到接地)。
在一些实施例中，输入侧IPD组合件480更具体地包括输入阻抗匹配电路(例如，图1的电路110或图4的电路410、411)的第一并联电容器514(例如，图1的并联电容114)、谐波终止电路(例如，图1的电路130或图4的电路430、431)的第二并联电容器534(例如，图1的并联电容134)以及视频带宽电路(例如，图1的电路160、图2A-2F的电路200-205之一或460、461)的部件。在图5和6的实施例中，包括于每个IPD组合件480中的视频带宽电路的部件更具体地包括包络电阻器564(例如，图2A-2F的电阻器264)、包络电感器562(例如，图2A-2F的电感器262)、包络电容器566(例如，图2A-2F的电容器266)和旁路电容器578(例如，图2F的旁路电容器278)。稍后将更详细地讨论这些部件中的每一个。
首先，将更详细地描述晶体管管芯440与输入引线402之间通过输入阻抗匹配电路410实现的连接。更具体地说，输入引线402通过输入阻抗匹配电路410的实例耦合到晶体管管芯440的输入端542。输入端542进而电耦合到晶体管管芯440内的FET的控制端(例如，栅极)。例如，在实施例中，输入阻抗匹配电路410可以包括两个电感元件512、516(例如，图1的电感元件112、116)和并联电容器514(例如，图1的并联电容114)。第一电感元件512(例如，图1的电感元件152)可以被实施为耦合于输入引线402与IPD组合件480的顶表面上的导电键合焊盘418之间的第一组键合线。第二电感元件516(例如，图1的电感元件116)可以被实施为耦合于导电键合焊盘418与晶体管管芯440的输入端542之间的第二组键合线。为了避免图5混乱，包括电感元件516的一组键合线中仅一条键合线被圈出并且用附图标记516编号。应当理解的是，电感元件516包括耦合于键合焊盘418与输入端542之间的所有键合线。例如，在实施例中，导电键合焊盘418可以对应于(或耦合到)RF低阻抗点节点(例如，图1的节点118)。
在实施例中，键合线590的第一端也可以连接到导电键合焊盘418，其中键合线590的第二端连接到偏置引线(例如，图4的偏置引线492)。当通过外部偏置电路将偏置电压提供到偏置引线时，偏置电压可以通过键合线590、导电着陆焊盘418、键合线516和导电着陆焊盘542传送到晶体管管芯440内的FET的栅极。
根据实施例，每个输入阻抗匹配电路410的并联电容器514可以被实施为与IPD组合件480的IPD衬底一体形成的电容器(或一组并联耦合电容器)。例如，并联电容器514可以被实施为集成金属-绝缘体-金属(MIM)电容器，所述集成MIM电容器包括彼此对齐并且由堆积结构684的介电材料电分离的第一导电电极和第二导电电极(由堆积结构684的导电层的图案化部分形成)。在实施例中，并联电容器514的第一电极(或端)电耦合到导电键合焊盘418(并且因此耦合到键合线512、516)，并且并联电容器514的第二电极(或端)电耦合到导电凸缘(例如，使用延伸穿过半导体衬底682的导电衬底通孔)。在更具体的实施例中，并联电容器514的第一电极“直接连接”到键合焊盘418，其中“直接连接”意指可能用一个或多个导电迹线和/或导电通孔电连接，而不使用中间电路元件(即，具有多于一个迹线电感的电路元件，其中“迹线电感”是小于约100pH的电感)。因为并联电容器514和键合焊盘418“直接连接”，并且键合焊盘418也仅具有一个迹线电感，所以在实施例中，键合线512、516和并联电容器514也可以被认为是“直接连接的”。在替代性实施例中，可以使用耦合到IPD组合件480的顶表面的离散电容器或使用另一种类型的电容器实施并联电容器514。
根据实施例，电感元件512、516的串联组合的电感值可以处于约50pH到约3nH之间的范围内，并且并联电容514的电容值可以处于约5pF到约120pF之间的范围内，但是这些部件的值也可以处于这些范围之外。在一些实施例中，并联电容514可以具有相对大的电容(例如，大于约60pF)以提供可接受的RF低阻抗点。
如上文所提及的，在实施例中，视频带宽电路460包括于输入侧IPD组合件480中。在各个实施例中，每个视频带宽电路460可以具有多种配置中的任一种，如但不限于图2A-2F中所示的配置之一。在图5和6所示的对应于图2F的视频带宽电路205的实施例中，视频带宽电路460包括电连接于节点418(例如，图1、2F的可以对应于或耦合到RF低阻抗点的节点118、218)与接地参考(例如，凸缘406)之间的包络电阻器564(例如，图2F的电阻器264)、包络电感器562(例如，图2F的电感器262)和包络电容器566(例如，图2F的电容器266)的串联组合。另外，每个视频带宽电路460包括与包络电感器562并联连接的旁路电容器578(例如，图2F的旁路电容器278)。在图5和6的实施例中，包络电感器562和旁路电容器578的并联组合的两个实例实施在IPD组合件480的相对侧上。更具体地说，在所示实施例中，包络电感器562和电容器578的并联组合并联连接于包络电阻器564与包络电容器566之间。在替代性实施例中，视频带宽电路460可以包括包络电感器562和电容器578的组合的仅一个实例或包络电感器562和电容器578的组合的多于两个实例。
在图5和6的实施例中，包络电阻器564一体形成为IPD组合件480的一部分。例如，每个包络电阻器564可以是多晶硅电阻器，所述多晶硅电阻器由堆积结构684上或内的多晶硅层形成并且电耦合于节点418与包络电感器562和旁路电容器578的并联组合之间。在其它替代性实施例中，包络电阻器564可以由硅化钨或另一种材料形成，可以是厚膜电阻器或薄膜电阻器或者可以是耦合到IPD组合件480的顶表面的离散部件。
包络电感器562还可以被一体形成为IPD组合件480的一部分，如图5和6的实施例中所示。例如，每个包络电感器562可以是由堆积结构684的一个或多个导电层的一个或多个部分形成的图案化导体，其中导体的第一端电耦合到包络电阻器564，并且导体的第二端电耦合到包络电容器566的第一端。在替代性实施例中，每个包络电感器562可以被实施为多条键合线或螺旋电感器(例如，IPD组合件480的顶表面上或附近)或实施为耦合到IPD组合件480的顶表面的离散电感器。
在实施例中，旁路电容器578与每个包络电感器562并联耦合。旁路电容器578中的每一个可以是例如(例如，使用焊料、导电环氧树脂或其它手段)连接到IPD组合件480的顶表面的离散电容器。更具体地说，每个旁路电容器578的第一端可以电耦合到包络电阻器564并且电耦合到包络电感器562的第一端，并且每个旁路电容器578的第二端可以连接到包络电感器562的第二端并且连接到包络电容器566的第一端。
例如，每个旁路电容器578可以是具有并联的交错电极和包裹端终端的多层电容器(例如，多层陶瓷电容器)。可替换的是，每个旁路电容器578可以形成单独的IPD的一部分(例如，形成于半导体衬底上的MIM电容器)或者可以是与IPD组合件480的半导体衬底一体形成的电容器。可替换的是，每个旁路电容器578可以被实施为能够为视频带宽电路460提供期望电容的某种其它类型的电容器。
包络电容器566电耦合于接地参考节点(例如，每个IPD组合件480的底表面处的导电层686)与包络电感器562和旁路电容器578的并联组合之间。例如，电容器566可以是与IPD组合件480的IPD衬底一体形成的MIM电容器。在一些实施例中，电容器566可以形成于完全处于半导体衬底682上方的堆积结构684中，或者电容器566可以具有延伸到半导体衬底682中或以其它方式耦合到半导体衬底682或与半导体衬底682接触的部分。根据实施例，电容器566可以由第一电极、第二电极以及第一电极与第二电极之间的介电材料形成。电容器566的介电材料可以包括一层或多层多晶硅、各种氧化物、氮化物或其它合适的材料。在各个实施例中，电容器566的第一电极和第二电极可以包括导电层的水平部分(例如，平行于IPD组合件480的顶表面和底表面的部分)和/或导电层的互连的竖直部分(例如，平行于IPD组合件480的侧面的部分)。另外，电容器566的第一电极和第二电极可以由金属层和/或由导电半导体材料(例如，多晶硅)形成。可替换的是，每个包络电容器566可以是例如(例如，使用焊料、导电环氧树脂或其它手段)连接到IPD组合件480的顶表面的离散电容器。如本领域的技术人员基于本文的描述将理解的，尽管图6中示出了电容器514、534和566的特定双板电容器结构，但是可替换的是，可以利用各种其它电容器结构。
如先前结合图1所讨论的，谐波终止电路430还连接于每个晶体管管芯440内的FET的控制端(例如，栅极)与接地参考之间(例如，连接到IPD组合件480的底表面上的导电层686)。在图5和6的实施例中，谐波终止电路430包括并联电感532(例如，图1的并联电感元件132)和并联电容器534(例如，图1的并联电容134)的串联组合。并联电感532可以被实施为一组键合线，其中键合线的第一端连接到管芯440的输入端542(并且因此连接到FET的控制端)，并且键合线的第二端连接到在IPD组合件480的顶表面处暴露的导电键合焊盘533。为了避免图5混乱，包括电感元件532的一组键合线中仅一条键合线被圈出并且用附图标记532编号。应当理解的是，电感元件532包括耦合于键合焊盘533与输入端542之间的所有键合线。在IPD组合件480内，键合焊盘533电连接到并联电容器534的第一端，并且并联电容器534的第二端电连接(例如，使用衬底通孔)到接地参考(例如，电连接到IPD组合件480的底表面上的导电层686)。
根据实施例，谐波终止电路430的并联电容器534可以被实施为与IPD组合件480的IPD衬底一体形成的电容器。例如，并联电容器534可以被实施为集成MIM电容器，所述集成MIM电容器包括彼此对齐并且由堆积结构684的介电材料电分离的第一导电电极和第二导电电极(由堆积结构684的导电层的图案化部分形成)。在实施例中，并联电容器534的第一电极(或端)电耦合到导电键合焊盘533，并且并联电容器534的第二电极(或端)电耦合到导电凸缘(例如，使用衬底通孔)。在更具体的实施例中，并联电容器534的第一电极“直接连接”(如先前所限定的)到键合焊盘533。因为并联电容器534和键合焊盘533“直接连接”，并且键合焊盘533也仅具有一个迹线电感，所以在实施例中，键合线532和并联电容器534也可以被认为是“直接连接的”。在替代性实施例中，可以使用耦合到IPD组合件480的顶表面的离散电容器或使用另一种类型的电容器实施并联电容器534。
根据实施例，谐波终止电路430充当谐波频率(例如，装置400的操作基频的二次谐波)下的信号能量的到接地的低阻抗路径。更具体地说，并联电容532和并联电容534的部件值被选择为使得并联电容532和并联电容534的串联组合在二次谐波频率下或附近谐振。例如，装置400的操作基频可以处于约800兆赫兹(MHz)到约6.0千兆赫(GHz)的范围内，并且因此二次谐波频率(和电路430的谐振频率)可以处于约1.6GHz到约12.0GHz的范围内。根据实施例，电感532的电感值可以处于约20pH到约1nH之间的范围内，并且电容器534的电容值可以处于约1pF到约100pF之间的范围内，但是这些部件的值也可以处于这些范围之外。如上面结合图1所讨论的，例如，在2.0GHz的操作基频(其二次谐波为4.0GHz)下，电感532的电感值可以为约120pH，并且电容器534的电容值可以为约12pF。然而，所设计电感值和/或电容值可能受用于实施电感516、532的键合线之间的互耦合的影响。
更具体地说并且根据实施例，对应于电感元件516和532的键合线相对于彼此被物理地配置和布置成在操作期间展现出相邻组键合线之间可预测互耦合。更具体地说，键合线轮廓(例如，每组键合线的高度和形状)以及它们与其它键合线的接近度在操作期间产生可预测互耦合，当每个电感被隔离考虑时(即，不受来自其它电感的互感的影响)，相比于电感元件516和532的自感值，所述可预测互耦合在操作期间产生电感元件516和532的不同的有效电感值。
现在参考包括装置400(图4)的部分的放大视图的图7-9，所述部分包括输出阻抗匹配电路450、451、视频带宽电路462、463和谐波终止电路470、471的实施例。更具体地说，图7是封装RF功率放大器装置400的右上侧输出侧部分700的沿着放大器路径421的俯视图，并且图9是封装RF功率放大器装置400的左上侧输出侧部分900的沿着放大器路径420的俯视图。部分700(图7)包括功率晶体管管芯441的一部分、输出引线405的一部分和输出侧IPD组合件483。据此，类似地，部分900(图9)包括功率晶体管管芯440的一部分、输出引线404的一部分和输出侧IPD组合件482。为了加强理解，图8包括根据示例实施例的沿线8-8截取的图7的RF功率放大器装置的部分700的横截面侧视图。更具体地说，图8是通过凸缘406的一部分、晶体管管芯441、IPD组合件483和输出引线405的横截面视图。
如稍后将更详细地说明的，图7和9的实施例的主要区别在于IPD组合件482、483的配置，并且更具体地说，在于谐波终止电路470、471中利用的集成电容器(例如，图7、9的电容器774、974)的配置。图7和9的IPD组合件482、483的其它基本上类似的部件用相同的附图标记进行标记，并且为了简洁起见，未重复对那些基本上类似的部件的描述。另外，尽管图4和7-9描绘了装置400中利用的两个不同配置的IPD482、483的实施例，但是本领域的技术人员基于本文的描述将理解的是，装置可以在放大路径420、421两者中包括基本上类似的IPD。换句话说，装置400的替代性实施例可以在路径420、421两者中包括具有IPD482的配置的的输出侧IPD，或者装置400的另一替代性实施例可以在路径420、421两者中包括具有IPD483的配置的输出侧IPD。
如上文所提及的，图7-9中的每一个示出了功率晶体管管芯440、441的一部分、输出引线404、405的一部分和输出侧IPD组合件482、483。而且，如先前所讨论的并且如图8中最清楚地示出的，功率晶体管管芯440、441和IPD组合件482、483耦合到导电凸缘406，并且输出引线404、405与导电凸缘406电隔离(例如，使用隔离结构408)。
每个功率晶体管管芯440、441包括晶体管输出端744(例如，导电键合焊盘)，所述晶体管输出端744在每个功率晶体管管芯440、441内电连接到集成于管芯440、441内的单级或末级FET630的第一电流传导端(例如，漏极端)。FET 630的第一电流传导端(例如，漏极端)与管芯440、441的输出端744之间的导电连接可以通过堆积结构634形成。
与输入侧IPD组合件480、481一样，每个输出侧IPD组合件482、483也可以包括IPD衬底882(例如，硅衬底、碳化硅衬底、GaN衬底或另一种类型的半导体衬底)和交替的介电层和图案化导电层的堆积结构884，其中图案化导电层的部分使用导电通孔电连接。如下文将更详细讨论的，输出阻抗匹配电路450、451、视频带宽电路462、463和谐波终止电路470、471的各个电气部件一体形成于IPD组合件482、483内和/或连接到IPD组合件482、483。这些电气部件可以电连接到IPD组合件482、483的顶表面处的导电键合焊盘(例如，键合焊盘458、773、973)，并且还可以使用到IPD组合件482、483的底表面上的导电层886的衬底通孔电连接到导电凸缘406(例如，到接地)。
在一些实施例中，每个IPD组合件482、483更具体地包括输出阻抗匹配电路(例如，图1的电路150或图4的电路450、451)的第一并联电容器756(例如，图1的并联电容156)、谐波终止电路(例如，图1的电路170或图4的电路470、471)的第二并联电容器774(例如，图1的并联电容174)以及视频带宽电路(例如，图1的电路162、图2A-2F的电路200-205之一或462、463)的部件。在图7-9的实施例中，包括于每个IPD组合件482、483中的视频带宽电路的部件更具体地包括包络电阻器764(例如，图2A-2F的电阻器264)、包络电感器762(例如，图2A-2F的电感器262)、包络电容器766(例如，图2A-2F的电容器266)和旁路电容器778(例如，图2F的旁路电容器278)。稍后将更详细地讨论这些部件中的每一个。
首先，将更详细地描述晶体管管芯440、441与输出引线404、405之间通过输出阻抗匹配电路450、451实现的连接。更具体地说，通过输出端744，每个晶体管管芯440、441内的FET的第一电流传导端(例如，漏极)通过输出阻抗匹配电路450、451的实例电耦合到输出引线404、405。例如，在实施例中，每个输出阻抗匹配电路450、451可以包括两个电感元件752、754(例如，图1的电感元件152、154)和并联电容器756(例如，图1的并联电容156)。第一电感元件752(例如，图1的电感元件152)可以被实施为耦合于每个管芯440、441的输出端744与输出引线404、405之间的第一组键合线。第二电感元件754(例如，图1的电感元件154)可以被实施为耦合于每个管芯440、441的输出端744与IPD组合件482、483的顶表面上的导电键合焊盘458、459之间的第二组键合线。为了避免图7和9混乱，包括电感元件754的一组键合线中仅一条键合线被圈出并且用附图标记754编号。应当理解的是，电感元件754包括耦合于键合焊盘458、459与输出端744之间的所有键合线。例如，在实施例中，导电键合焊盘458、459可以对应于RF低阻抗点节点(例如，图1的节点158)。
在实施例中，键合线790、990的第一端也可以连接到导电键合焊盘458、459，其中键合线790、990的第二端连接到偏置引线(例如，图4的偏置引线494、495)。当通过外部偏置电路将偏置电压提供到偏置引线时，偏置电压可以通过键合线790、990、导电着陆焊盘458、459、键合线754和导电着陆焊盘744传送到晶体管管芯440、441内的FET的漏极。
根据实施例，每个输出阻抗匹配电路450、451的并联电容器756可以被实施为与IPD组合件482、483的IPD衬底一体形成的电容器(或一组并联耦合电容器)。例如，并联电容器756可以被实施为集成MIM电容器，所述集成MIM电容器包括彼此对齐并且由堆积结构884的介电材料电分离的第一导电电极和第二导电电极(由堆积结构884的导电层的图案化部分形成)。在实施例中，并联电容器756的第一电极(或端)电耦合到导电键合焊盘458、459(并且因此耦合到键合线754)，并且并联电容器756的第二电极(或端)电耦合到导电凸缘(例如，使用延伸穿过半导体衬底882的导电衬底通孔)。在更具体的实施例中，并联电容器756的第一电极“直接连接”(如先前所限定的)到键合焊盘458。因为并联电容器756和键合焊盘458“直接连接”，并且键合焊盘458也仅具有一个迹线电感，所以在实施例中，键合线754和并联电容器756也可以被认为是“直接连接的”。在替代性实施例中，可以使用耦合到IPD组合件482、483的顶表面的离散电容器或使用另一种类型的电容器实施并联电容器756。
如刚才所说明的，并联电感器754和并联电容器756串联电耦合于管芯440、441内的功率晶体管的电流传导端与凸缘406(例如，接地)之间。如先前结合图1所提及的，阻抗匹配元件的这种组合可以充当第一(高通)匹配级。根据实施例，并联电感器754的电感值可以处于约100pH到约3nH之间的范围内，并且并联电容器756的电容值可以处于约30pF到约500pF之间的范围内，但是这些部件的值还可以处于这些范围以外。
如上所提及的，在实施例中，视频带宽电路462、463包括于每个IPD组合件482、483中。在各个实施例中，每个视频带宽电路462、463可以具有多种配置中的任一种，如但不限于图2A-2F中所示的配置之一。在图7-9所示的对应于图2F的视频带宽电路205的实施例中，每个视频带宽电路462、463包括电连接于节点458、459(例如，图1、2F的可以对应于RF低阻抗点的节点158、218)与接地参考(例如，凸缘406)之间的包络电阻器764(例如，图2F的电阻器264)、包络电感器762(例如，图2F的电感器262)和包络电容器766(例如，图2F的电容器266)的串联组合。另外，每个视频带宽电路462、463包括与包络电感器762并联连接的旁路电容器778(例如，图2F的旁路电容器278)。在图7-9的实施例中，包络电感器762和旁路电容器778的并联组合的两个实例实施在IPD组合件482、483的相对侧上。更具体地说，在所示实施例中，包络电感器762和电容器778的并联组合并联连接于包络电阻器764与包络电容器766之间。在替代性实施例中，视频带宽电路462、463可以包括包络电感器762和电容器778的组合的仅一个实例或包络电感器762和电容器778的组合的多于两个实例。
在图7-9的实施例中，包络电阻器764一体形成为IPD组合件482、483的一部分。例如，每个包络电阻器764可以是多晶硅电阻器，所述多晶硅电阻器由堆积结构884上或内的多晶硅层形成并且电耦合于节点458、459与包络电感器762和旁路电容器778的并联组合之间。在其它替代性实施例中，包络电阻器764可以由硅化钨或另一种材料形成，可以是厚膜电阻器或薄膜电阻器或者可以是耦合到IPD组合件482、483的顶表面的离散部件。
包络电感器762还可以被一体形成为IPD组合件482、483的一部分，如图7-9中的实施例中所示。例如，每个包络电感器762可以是由堆积结构884的一个或多个导电层的一个或多个部分形成的图案化导体，其中导体的第一端电耦合到包络电阻器764，并且导体的第二端电耦合到包络电容器766的第一端。在替代性实施例中，每个包络电感器762可以被实施为多条键合线或螺旋电感器(例如，IPD组合件482、483的顶表面上或附近)或实施为耦合到IPD组合件482、483的顶表面的离散电感器。
在实施例中，旁路电容器778与每个包络电感器762并联耦合。旁路电容器778中的每一个可以是例如(例如，使用焊料、导电环氧树脂或其它手段)连接到IPD组合件482、483的顶表面的离散电容器。更具体地说，每个旁路电容器778的第一端可以电耦合到包络电阻器764并且电耦合到包络电感器762的第一端，并且每个旁路电容器778的第二端可以连接到包络电感器762的第二端并且连接到包络电容器766的第一端。
例如，每个旁路电容器778可以是具有并联的交错电极和包裹端终端的多层电容器(例如，多层陶瓷电容器)。可替换的是，每个旁路电容器778可以形成单独的IPD的一部分(例如，形成于半导体衬底上的MIM电容器)或者可以是与IPD组合件482、483的半导体衬底一体形成的电容器。可替换的是，每个旁路电容器778可以被实施为能够为视频带宽电路462、463提供期望电容的某种其它类型的电容器。
包络电容器766电耦合于接地参考节点(例如，每个IPD组合件482、483的底表面处的导电层886)与包络电感器762和旁路电容器778的并联组合之间。例如，电容器766可以是与IPD组合件482、483的IPD衬底一体形成的MIM电容器。在一些实施例中，电容器766可以形成于完全处于半导体衬底882上方的堆积结构884中，或者电容器766可以具有延伸到半导体衬底882中或以其它方式耦合到半导体衬底882或与半导体衬底882接触的部分。根据实施例，电容器766可以由第一电极、第二电极以及第一电极与第二电极之间的介电材料形成。电容器766的介电材料可以包括一层或多层多晶硅、各种氧化物、氮化物或其它合适的材料。在各个实施例中，电容器766的第一电极和第二电极可以包括导电层的水平部分(例如，平行于IPD组合件482、483的顶表面和底表面的部分)和/或导电层的互连的竖直部分(例如，平行于IPD组合件482、483的侧面的部分)。另外，电容器766的第一电极和第二电极可以由金属层和/或由导电半导体材料(例如，多晶硅)形成。可替换的是，每个包络电容器766可以是例如(例如，使用焊料、导电环氧树脂或其它手段)连接到IPD组合件482、483的顶表面的离散电容器。如本领域的技术人员基于本文的描述将理解的，尽管图8中示出了电容器756、774和766的特定双板电容器结构，但是可替换的是，可以利用各种其它电容器结构。
如先前结合图1所讨论的，谐波终止电路470、471还连接于每个晶体管管芯440、441内的FET的第一电流传导端(例如，漏极)与接地参考之间(例如，连接到IPD组合件482、483的底表面上的导电层886)。在图7和8的实施例中，谐波终止电路471包括并联电感772(例如，图1的并联电感元件172)和并联电容器774(例如，图1的并联电容174)的串联组合。并联电感772可以被实施为一组键合线，其中键合线的第一端连接到管芯441的输出端744(并且因此连接到FET的第一电流传导端)，并且键合线的第二端连接到在IPD组合件483的顶表面处暴露的导电键合焊盘773。为了避免图7混乱，包括电感元件772的一组键合线中仅有两条键合线被圈出并且用附图标记772编号。应当理解的是，电感元件772包括耦合于输出端744与键合焊盘773之间的所有键合线。在IPD组合件483内，键合焊盘773电连接到并联电容器774的第一端，并且并联电容器774的第二端电连接(例如，使用衬底通孔)到接地参考(例如，电连接到IPD组合件483的底表面上的导电层886)。
根据实施例，谐波终止电路471的并联电容器774可以被实施为与IPD组合件483的IPD衬底一体形成的电容器。例如，并联电容器774可以被实施为集成MIM电容器，所述集成MIM电容器包括彼此对齐并且由堆积结构884的介电材料电分离的第一导电电极和第二导电电极(由堆积结构884的导电层的图案化部分形成)。在实施例中，并联电容器774的第一电极(或端)电耦合到导电键合焊盘773，并且并联电容器774的第二电极(或端)电耦合到导电凸缘(例如，使用衬底通孔)。在更具体的实施例中，并联电容器774的第一电极“直接连接”(如先前所限定的)到键合焊盘773。因为并联电容器774和键合焊盘773“直接连接”，并且键合焊盘773也仅具有一个迹线电感，所以在实施例中，键合线772和并联电容器774也可以被认为是“直接连接的”。在替代性实施例中，可以使用耦合到IPD组合件483的顶表面的离散电容器或使用另一种类型的电容器实施并联电容器774。
在图9的实施例中，谐波终止电路470包括并联电感972(例如，图1的并联电感元件172)和多个并联耦合的并联电容器974(例如，构成图1的并联电容174的多个并联耦合的并联电容器)的串联组合。更具体地说，与图7和8的实施例以及图9的实施例的不同之处在于：在图7和8的实施例中，谐波终止电路471包括单个并联电容器774，而在图9的实施例中，谐波终止电路471包括物理地定位在相邻的导电键合焊盘973之间或紧邻端键合焊盘973的多个并联耦合的并联电容器974。
在图9的实施例中，并联电感972可以被实施为多组键合线，其中键合线的第一端连接到管芯440的输出端744(并且因此连接到FET的第一电流传导端)，并且每组键合线的第二端连接到在IPD组合件482的顶表面处暴露的多个导电键合焊盘973之一。为了避免图9混乱，包括电感元件972的一组键合线中仅有两条键合线被圈出并且用附图标记972编号。应当理解的是，电感元件972包括耦合于输出端744与键合焊盘973之间的所有键合线。在IPD组合件482内，每个键合焊盘973电连接到每个键合焊盘973的一侧或两侧上的一个或两个并联电容器974的第一端，并且每个并联电容器974的第二端(例如，使用衬底通孔)电连接到接地参考(例如，电连接到IPD组合件482的底表面上的导电层)。
根据实施例，谐波终止电路470的每个并联电容器974可以被实施为与IPD组合件482的IPD衬底一体形成的电容器。例如，每个并联电容器974可以被实施为集成MIM电容器，所述集成MIM电容器包括彼此对齐并且由堆积结构的介电材料电分离的第一导电电极和第二导电电极(由IPD组合件482的堆积结构的导电层的图案化部分形成)。在实施例中，每个并联电容器974的第一电极(或端)电耦合到单个导电键合焊盘973或两个相邻的导电键合焊盘973，并且每个并联电容器974的第二电极(或端)电耦合到导电凸缘(例如，使用衬底通孔)。在更具体的实施例中，每个并联电容器974的第一电极“直接连接”(如先前所限定的)到一个或多个键合焊盘973。在替代性实施例中，可以使用耦合到IPD组合件482的顶表面的离散电容器或使用另一种类型的电容器实施每个并联电容器974。
根据实施例，每个谐波终止电路470、471充当谐波频率(例如，装置400的操作基频的二次谐波)下的信号能量的到接地的低阻抗路径。更具体地说，并联电感772、972和并联电容774、974的部件值被选择为使得并联电感772、972和并联电容774、974的串联组合在二次谐波频率下或附近谐振。例如，装置400的操作基频可以处于约800兆赫兹(MHz)到约6.0千兆赫(GHz)的范围内，并且因此二次谐波频率(和电路470、471的谐振频率)可以处于约1.6GHz到约12.0GHz的范围内。根据实施例，电感772、972的电感值可以处于约20pH到约1nH之间的范围内，并且一个或多个电容器774、974的电容值可以处于约1pF到约100pF之间的范围内，但是这些部件的值也可以处于这些范围之外。如上面结合图1所讨论的，例如，在2.0GHz的操作基频(其二次谐波为4.0GHz)下，电感772、972中的每一个的电感值可以为约140pH，并且电容器774、974中的每一个的电容值可以为约11pF。然而，所设计电感值和/或电容值可能受用于实施电感752、754和972的键合线之间的互耦合的影响。
更具体地说并且根据实施例，对应于电感元件752、754和772(或图9的电感元件972)的键合线相对于彼此被物理地配置和布置成在操作期间展现出相邻组键合线之间可预测互耦合。更具体地说，键合线轮廓(例如，每组键合线的高度和形状)以及它们与其它键合线的接近度在操作期间产生可预测互耦合，当每个电感被隔离考虑时(即，不受来自其它电感的互感的影响)，相比于电感元件752、754和772的自感值，所述可预测互耦合在操作期间产生电感元件752、754和772的不同的有效电感值。例如，在2.0GHz的中心操作频率下，电感元件752与754之间的互耦合可以处于约1pH到约150pH的范围内(例如，约86pH)，电感元件752与772之间的互耦合可以处于约1pH到约100pH的范围内(例如，约30pH)，并且电感元件754与772之间的互耦合可以处于约1pH到约150pH的范围内(例如，约69pH)。
如先前结合图1所讨论的，每个晶体管管芯440、441内的FET(例如，FET 630)可以具有相对低(例如，小于约0.2pF/W)的漏极-源极电容(通过图1中的电容器146建模)。如果在常规装置中使用这种FET，则晶体管输出与输出阻抗匹配电路内的并联电容器之间将需要相对高的D2电感以提供足够的输出阻抗匹配。如先前所讨论的，可以使用包括FET的晶体管管芯与如集成螺旋电感器等另外一个串联电感之间的一组键合线的串联组合实现相对高的D2电感。
根据实施例，当与常规装置相比时，在包括谐波终止电路570、571的实施例的情况下，晶体管输出与输出阻抗匹配电路内的并联电容器之间提供的D2电感可能显著降低。更具体地说，在装置700的操作期间，每个谐波终止电路570、571基本上相当于装置700的操作基频下的电容器，其中电容值大致相当于串联耦合的电感器/电容器772/774或串联耦合的电感器/电容器972/974的有效电容。因为此并联电容和晶体管输出与接地参考之间的漏极-源极电容并联耦合，所以来自电感器/电容器772/774或电感器/电容器972/974的组合的等效并联电容有效地增加了每个晶体管管芯440、441内的FET的漏极-源极电容。在一些实施例中，每个并联电容774、974具有使其连接到的FET的漏极-源极电容有效增加至少10％的电容值。当与常规电路相比时，由于漏极-源极电容的这种有效增加，晶体管输出与输出阻抗匹配电路内的并联电容器(例如，电路450、451内的电容器756)之间的D2电感可能减小。因此，虽然常规电路可能需要另外一个电感器来提供比由连接于晶体管管芯与输出阻抗匹配电路内的并联电容器之间的键合线提供的电感更大的电感，但是电路450、451中不包括这种另外一个电感。相反，在电路450、451中，键合线754可以直接连接(如先前所限定)到并联电容756。
图4-9示出了包括耦合到衬底的输入引线和输出引线(例如，使用中间电隔离)以及同样在输入引线与输出引线之间耦合到衬底的晶体管管芯的RF放大器装置的实施例。这种RF放大器装置可能特别适合于高功率放大。本领域的技术人员基于本文的描述将理解的是，还可以使用不同形式的封装或构造实施各个实施例。例如，包括本发明主题的实施例的一条或多条放大路径可以耦合到如PCB、无引线型封装体(例如，四方扁平无引线(QFN)封装体)或另一种类型的封装体等衬底。在这种实施例中，可以使用导电地或其它输入/输出(I/O)结构实施所述一条或多条放大路径的输入和输出。这种实施方案可能特别适用于低功率放大系统，例如，包括相对低功率的多尔蒂放大器，其中主放大路径和峰化放大路径(包括裸晶体管管芯、IPD、偏置电路等)、功率分配器、延迟和阻抗反相元件、组合器和其它部件可以耦合到衬底。应理解的是，本发明主题的实施方案不限于所示实施例。
图10是根据各个示例实施例的用于制造封装RF功率放大器装置(例如，图4的装置400)的方法的流程图，所述封装RF功率放大器装置包括输入阻抗匹配电路和输出阻抗匹配电路、输入侧视频带宽电路和输出侧视频带宽电路以及输入侧谐波终止电路和输出侧谐波终止电路(例如，图2A-2F、4的电路200-205、410、411、430、431、450、451、460-463、470、471)的实施例。所述方法可以在框1002-1004中通过形成一个或多个IPD组合件开始。更具体地说，在框1002中，可以形成一个或多个输入和输出IPD(例如，图4-9的IPD 480-483)。根据实施例，每个输入IPD(例如，IPD 480、481)包括阻抗匹配电路、视频带宽电路和谐波终止电路的部件。例如，每个输入IPD可以包括一个或多个集成并联电容器(例如，图5、6的电容器514、534、566)、一个或多个包络电感元件(例如，图5、6的电感元件562)以及一个或多个包络电阻器(例如，图5、6的电阻器564)。根据实施例，每个输出IPD(例如，IPD 482、483)也包括阻抗匹配电路、视频带宽电路和谐波终止电路的部件。例如，每个输出IPD可以包括一个或多个集成并联电容器(例如，图7-9的电容器756、766、774、974)、一个或多个包络电感元件(例如，图7-9的电感元件762)以及一个或多个包络电阻器(例如，图7-9的电阻器764)。除了形成每个IPD的无源部件之外，形成每个IPD还包括形成促进每个电路的各个部件之间的电连接的各种导电特征(例如，导电层和通孔)。例如，形成IPD还可以包括在每个IPD衬底的表面处形成各种可访问的连接节点(例如，图4-9的节点418、458、459、533、773、973)。如先前所讨论的，连接节点可以包括导电键合焊盘，所述导电键合焊盘可以接受电感元件(例如，图7-9的键合线512、516、532、754、772、790、990)的附接。另外，在框1004中，可以将对应于各个电路元件(例如，图5-9的旁路电容器578、778)的离散部件耦合到暴露于每个IPD的表面处的导体以形成一个或多个IPD组合件。
在框1006中，对于空气腔实施例，将隔离结构(例如，图4的隔离结构408)耦合到装置衬底(例如，凸缘406)。另外，将一个或多个有源装置(例如，晶体管440、441)和IPD组合件(例如，IPD组合件480-483)耦合到通过隔离结构中的开口暴露的衬底的顶表面的一部分。将引线(例如，输入和输出引线402-405以及偏置引线492-495，如果包括的话)耦合到隔离结构的顶表面。对于包覆模制的(例如，包封的)装置实施例，可以不包括隔离结构，并且衬底和引线可以形成引线框的部分。
在框1008中，将一条或多条输入引线、一个或多个晶体管、一个或多个IPD组合件和一条或多条输出引线电耦合在一起。例如，如先前所讨论的，可以使用各个装置部件与元件之间的键合线进行电连接。例如，键合线中的一些对应于输入匹配电路或输出匹配电路(例如，图4-9的键合线512、516、752、754)和谐波终止电路(例如，图4-9的键合线532、772、972)的电感部件。最后，在框1010中，对装置进行加盖(例如，对于空气腔封装体)或包封(例如，对于包覆模制封装体，使用模制化合物)。然后，可以将所述装置结合到更大的电气系统(例如，多尔蒂放大器或其它类型的电气系统)中。
一种RF放大器的实施例具有第一放大路径，所述第一放大路径包括晶体管管芯和输入侧阻抗匹配电路。所述晶体管管芯具有晶体管和晶体管输入端。所述输入侧阻抗匹配电路耦合于所述晶体管输入端与所述第一放大路径的输入之间。所述输入侧阻抗匹配电路包括输入侧谐波终止电路，所述输入侧谐波终止电路具有串联连接于所述晶体管输入端与接地参考节点之间的第一电感元件和第一电容。所述第一电感元件包括第一多条键合线，并且所述输入侧谐波终止电路在所述RF放大器的操作基频的谐波频率下谐振。所述输入侧阻抗匹配电路还包括第二电感元件和第二电容，所述第二电感元件和所述第二电容串联连接于所述晶体管输入端与所述接地参考节点之间，其中所述第二电感元件包括第二多条键合线。另外，所述输入侧阻抗匹配电路还包括第三电感元件，所述第三电感元件连接于所述第一放大路径的所述输入与所述第二电容之间，其中所述第三电感元件包括第三多条键合线。
一种封装RF放大器装置的实施例包括装置衬底、耦合到所述装置衬底的第一输入引线、耦合到所述装置衬底的第一输出引线、耦合到所述装置衬底的第一晶体管管芯、耦合到所述装置衬底的第一集成无源装置以及输入侧阻抗匹配电路。所述第一晶体管管芯包括第一晶体管、耦合到所述第一输入引线的晶体管输入端以及耦合到所述第一输出引线的晶体管输出端。所述第一晶体管的漏极-源极电容低于每瓦0.2皮法。所述输入侧阻抗匹配电路耦合于所述晶体管输入端与所述第一输入引线之间，并且所述输入侧阻抗匹配电路包括输入侧谐波终止电路，所述输入侧谐波终止电路包括串联连接于所述晶体管输入端与接地参考节点之间的第一电感元件和第一电容。所述第一电感元件包括连接于所述第一晶体管管芯与所述第一集成无源装置之间的第一多条键合线，并且所述输入侧谐波终止电路在所述RF放大器装置的操作基频的谐波频率下谐振。所述输入侧阻抗匹配电路还包括第二电感元件和第二电容，所述第二电感元件和所述第二电容串联连接于所述晶体管输入端与所述接地参考节点之间，其中所述第二电感元件包括第二多条键合线。另外，所述输入侧阻抗匹配电路包括第三电感元件，所述第三电感元件连接于所述第一输入引线与所述第二电容之间，其中所述第三电感元件包括第三多条键合线。
一种制造RF放大器装置的方法的实施例包括：将输入引线和输出引线耦合到装置衬底；在所述输入引线与所述输出引线之间将晶体管管芯耦合到所述装置衬底；以及在所述晶体管管芯与所述输入引线之间将集成无源装置耦合到所述装置衬底。所述晶体管芯片包括晶体管和晶体管输出端，并且所述晶体管的漏极-源极电容低于每瓦0.2皮法。所述集成无源装置包括第一电容和第二电容，其中所述第一电容包括与所述集成无源装置一体形成的第一电容器，并且所述第二电容也与所述集成无源装置一体形成。所述方法还包括通过将采用第一多条键合线的形式的第一电感元件连接于所述晶体管输入端与所述第一电容之间来产生输入侧谐波终止电路，其中所述输入侧谐波终止电路在所述RF放大器装置的操作基频的谐波频率下谐振。所述方法还包括通过将采用第二多条键合线的形式的第二电感元件连接于所述晶体管输入端与所述第二电容之间以及将采用第三多条键合线的形式的第三电感元件连接于所述输入引线与所述第二电容之间来产生输入侧阻抗匹配电路的一部分。
以上详细描述在本质上仅仅是说明性的并且不旨在限制主题的实施例或这种实施例的应用和用途。如本文所使用的，词语“示例性”意指“充当例子、实例或说明”。本文中描述为示例性的任何实施方案不必解释为优于或胜过其它实施方案。此外，意图不在于受约束于先前的技术领域、背景技术和详细描述中呈现的任何所表示或所暗示的理论。
本文中所包含的各个附图中所示的连接线旨在表示各个元件之间的示例性功能关系和/或物理耦合。应注意，本主题的实施例中可以存在许多替代性或另外的功能关系或物理连接。此外，某些术语在本文中还可以仅供参考使用并且因此不旨在是限制性的，并且术语“第一”、“第二”和提及结构的其它这种数值术语并不暗示序列或顺序，除非上下文清楚地指出。
如本文所用，“节点”是指在其处存在给定信号、逻辑电平、电压、数据模式、电流或量的任何内部或外部参考点、连接点、结、信号线、导电元件等。此外，可以通过一个物理元件实现两个或更多个节点(并且可以多路复用、调制或以其它方式区分两个或更多个信号，即使所述信号是在共同节点处接收到或输出的)。
前面的描述是指元件或节点或特征“连接”或“耦合”在一起。如本文中所使用的，除非另外明确说明，“连接”意味着一个元件直接地并且不一定是机械地接合到另一个元件(或与另一个元件直接连通)。同样地，除非另有明确规定，否则“耦合”意指一个元件直接或间接地并且不一定是机械地接合到另一个元件(或与另一个元件直接或间接连通)。因此，尽管附图中所示的示意图描绘了元件的一种示例性布置，但是在所描绘主题的实施例中可以存在另外的中间元件、装置、特征或部件。
虽然前面的详细描述中已经呈现了至少一个示例性实施例，但是应理解的是，存在大量变体。还应理解的是，本文所描述的一个或多个示例性实施例不旨在以任何方式限制所请求保护的主题的范围、适用性或配置。相反，前面的详细描述将为本领域的技术人员提供用于实施一个或多个所描述实施例的便捷路线图。应当理解的是，在不脱离由权利要求限定的范围的情况下，可以对元件的功能和布置作出各种改变，所述改变包括在提交本专利申请时已知的等效物或可预见的等效物。

Claims (10)

1.一种具有第一放大路径的射频(RF)放大器，其特征在于，包括：
晶体管管芯，所述晶体管管芯具有晶体管和晶体管输入端；
输入侧阻抗匹配电路，所述输入侧阻抗匹配电路耦合于所述晶体管输入端与所述第一放大路径的输入之间，其中所述输入侧阻抗匹配电路包括：
输入侧谐波终止电路，所述输入侧谐波终止电路包括串联连接于所述晶体管输入端与接地参考节点之间的第一电感元件和第一电容，其中所述第一电感元件包括第一多条键合线，并且所述输入侧谐波终止电路在所述RF放大器的操作基频的谐波频率下谐振，以及
第二电感元件和第二电容，所述第二电感元件和所述第二电容串联连接于所述晶体管输入端与所述接地参考节点之间，其中所述第二电感元件包括第二多条键合线，以及
第三电感元件，所述第三电感元件连接于所述第一放大路径的所述输入与所述第二电容之间，其中所述第三电感元件包括第三多条键合线。
2.根据权利要求1所述的RF放大器，其特征在于，所述晶体管是氮化镓晶体管。
3.根据权利要求1所述的RF放大器，其特征在于，所述第一电容和所述第二电容是金属-绝缘体-金属电容器。
4.根据权利要求1所述的RF放大器，其特征在于，在所述输入侧谐波终止电路中，所述第一电感元件直接连接到所述第一电容。
5.根据权利要求1所述的RF放大器，其特征在于，所述输入侧谐波终止电路在所述操作基频的二次谐波频率下谐振。
6.根据权利要求1所述的RF放大器，其特征在于：
第一电容值处于1皮法到100皮法的范围内；
所述第二电容的第二电容值处于5皮法到120皮法的范围内；
所述第一电感元件的电感值处于20皮亨到1毫微亨的范围内；并且
所述第二电感元件和所述第三电感元件的串联组合的电感值处于50皮亨到3毫微亨的范围内。
7.根据权利要求1所述的RF放大器，其特征在于，进一步包括：
视频带宽电路，所述视频带宽电路耦合到所述第二电感元件与所述第二电容之间的连接节点，其中所述视频带宽电路包括多个部件，其中所述多个部件包括串联耦合于所述连接节点与所述接地参考节点之间的包络电阻器、包络电感器和包络电容器。
8.根据权利要求1所述的RF放大器，其特征在于，进一步包括：
第二放大路径；
功率分配器，所述功率分配器具有被配置成接收RF信号的输入、耦合到所述第一放大路径的输入的第一输出以及耦合到所述第二放大路径的输入的第二输出，其中所述功率分配器被配置成将所述RF信号分成通过所述第一输出提供到所述第一放大路径的第一RF信号以及通过所述第二输出提供到所述第二放大路径的第二RF信号；以及
组合节点，所述组合节点被配置成接收和组合由所述第一放大路径和所述第二放大路径产生的放大后RF信号。
9.一种封装射频(RF)放大器装置，其特征在于，包括：
装置衬底；
第一输入引线，所述第一输入引线耦合到所述装置衬底；
第一输出引线，所述第一输出引线耦合到所述装置衬底；
第一晶体管管芯，所述第一晶体管管芯耦合到所述装置衬底，其中所述第一晶体管管芯包括第一晶体管、耦合到所述第一输入引线的晶体管输入端以及耦合到所述第一输出引线的晶体管输出端，并且其中所述第一晶体管的漏极-源极电容低于每瓦0.2皮法；
第一集成无源装置，所述第一集成无源装置耦合到所述装置衬底；以及
输入侧阻抗匹配电路，所述输入侧阻抗匹配电路耦合于所述晶体管输入端与所述第一输入引线之间，其中所述输入侧阻抗匹配电路包括：
输入侧谐波终止电路，所述输入侧谐波终止电路包括串联连接于所述晶体管输入端与接地参考节点之间的第一电感元件和第一电容，其中所述第一电感元件包括连接于所述第一晶体管管芯与所述第一集成无源装置之间的第一多条键合线，并且所述输入侧谐波终止电路在所述RF放大器装置的操作基频的谐波频率下谐振，以及
第二电感元件和第二电容，所述第二电感元件和所述第二电容串联连接于所述晶体管输入端与所述接地参考节点之间，其中所述第二电感元件包括第二多条键合线，以及
第三电感元件，所述第三电感元件连接于所述第一输入引线与所述第二电容之间，其中所述第三电感元件包括第三多条键合线。
10.一种制造RF放大器装置的方法，其特征在于，所述方法包括以下步骤：
将输入引线耦合到装置衬底；
将输出引线耦合到所述装置衬底；
在所述输入引线与所述输出引线之间将晶体管管芯耦合到所述装置衬底，其中所述晶体管管芯包括晶体管和晶体管输出端，并且其中所述晶体管的漏极-源极电容低于每瓦0.2皮法；
在所述晶体管管芯与所述输入引线之间将第一集成无源装置耦合到所述装置衬底，其中所述第一集成无源装置包括第一电容和第二电容，其中所述第一电容包括与所述第一集成无源装置一体形成的第一电容器，并且所述第二电容也与所述第一集成无源装置一体形成；
通过将采用第一多条键合线的形式的第一电感元件连接于晶体管输入端与所述第一电容之间来产生输入侧谐波终止电路，其中所述输入侧谐波终止电路在所述RF放大器装置的操作基频的谐波频率下谐振；以及
通过将采用第二多条键合线的形式的第二电感元件连接于所述晶体管输入端与所述第二电容之间以及将采用第三多条键合线的形式的第三电感元件连接于所述输入引线与所述第二电容之间来产生输入侧阻抗匹配电路的一部分。
CN201910416905.XA 2018-05-18 2019-05-17 晶体管装置和具有谐波终止电路的放大器和其制造方法 Pending CN110504923A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/984,137 2018-05-18
US15/984,137 US10541653B2 (en) 2018-05-18 2018-05-18 Broadband power transistor devices and amplifiers with input-side harmonic termination circuits and methods of manufacture

Publications (1)

Publication Number Publication Date
CN110504923A true CN110504923A (zh) 2019-11-26

Family

ID=66476479

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910416905.XA Pending CN110504923A (zh) 2018-05-18 2019-05-17 晶体管装置和具有谐波终止电路的放大器和其制造方法

Country Status (3)

Country Link
US (1) US10541653B2 (zh)
EP (1) EP3570435A1 (zh)
CN (1) CN110504923A (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111181503A (zh) * 2020-01-03 2020-05-19 广州慧智微电子有限公司 射频信号处理电路
CN113659933A (zh) * 2020-05-12 2021-11-16 瑞昱半导体股份有限公司 具有抗干扰机制的信号输出电路及方法
CN114122134A (zh) * 2020-09-01 2022-03-01 苏州华太电子技术有限公司 一种射频ldmos集成器件
CN115765410A (zh) * 2021-09-01 2023-03-07 通用电气航空系统有限责任公司 用于电滤波器的电路和方法
CN116913903A (zh) * 2023-07-28 2023-10-20 河北博威集成电路有限公司 射频功率放大芯片及封装件
CN116938167A (zh) * 2023-07-28 2023-10-24 河北博威集成电路有限公司 射频功率放大器及射频功率放大芯片

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019202631A1 (ja) * 2018-04-16 2019-10-24 三菱電機株式会社 高周波電力増幅器
US11303254B2 (en) * 2018-05-28 2022-04-12 Mitsubishi Electric Corporation Amplifier
US10666207B1 (en) * 2018-11-16 2020-05-26 Cree, Inc. Broadband harmonic matching network using low-pass type broadband matching
US11302611B2 (en) * 2018-11-28 2022-04-12 Texas Instruments Incorporated Semiconductor package with top circuit and an IC with a gap over the IC
CN112928999A (zh) 2019-12-05 2021-06-08 恩智浦美国有限公司 一种放大器及其制造方法
EP3836391A1 (en) 2019-12-10 2021-06-16 NXP USA, Inc. Broadband power transistor devices and amplifiers with output t-match and harmonic termination circuits and methods of manufacture thereof
CN113410200B (zh) * 2020-03-16 2023-12-05 苏州捷芯威半导体有限公司 一种芯片封装框架和芯片封装结构
US20210313283A1 (en) * 2020-04-03 2021-10-07 Cree, Inc. Multi level radio frequency (rf) integrated circuit components including passive devices
US11837559B2 (en) 2020-04-03 2023-12-05 Wolfspeed, Inc. Group III nitride-based radio frequency amplifiers having back side source, gate and/or drain terminals
KR20220158261A (ko) 2020-04-03 2022-11-30 울프스피드, 인크. 소스, 게이트 및/또는 드레인 도전성 비아들을 갖는 iii족 질화물계 라디오 주파수 트랜지스터 증폭기들
US11522504B2 (en) * 2020-06-26 2022-12-06 Wolfspeed, Inc. Wideband RF short/DC block circuit for RF devices and applications
EP3937375A1 (en) * 2020-07-09 2022-01-12 Infineon Technologies AG Device including power transistor and dc feed path and method
US11750156B2 (en) 2020-08-24 2023-09-05 City University Of Hong Kong Power amplifier
US11515847B2 (en) 2020-09-16 2022-11-29 Nxp Usa, Inc. Power amplifiers and unmatched power amplifier devices with low baseband impedance terminations
US11616476B2 (en) 2020-10-19 2023-03-28 City University Of Hong Kong Power amplifier circuit
CN118057724A (zh) * 2022-11-18 2024-05-21 恩智浦美国有限公司 含提供伪逆f类操作的封装内匹配电路的功率放大器装置
CN115632621B (zh) * 2022-12-23 2023-02-28 四川斯艾普电子科技有限公司 一种厚薄膜电路基板的功率放大器及其实现方法
CN117353672B (zh) * 2023-10-16 2024-04-02 北京无线电测量研究所 一种功率放大器电路

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0600548B1 (en) 1992-12-03 1998-11-04 Philips Electronics Uk Limited Compact cascadable microwave amplifier circuits
US6236274B1 (en) 2000-01-04 2001-05-22 Industrial Technology Research Institute Second harmonic terminations for high efficiency radio frequency dual-band power amplifier
US6614308B2 (en) * 2001-10-22 2003-09-02 Infineon Technologies Ag Multi-stage, high frequency, high power signal amplifier
CN1625834B (zh) 2002-02-01 2010-05-26 Nxp股份有限公司 半导体放大器元件的输出电路
US6734728B1 (en) * 2002-12-19 2004-05-11 Infineon Technologies North America Corp. RF power transistor with internal bias feed
US7276420B2 (en) * 2005-07-11 2007-10-02 Freescale Semiconductor, Inc. Method of manufacturing a passive integrated matching network for power amplifiers
US7564303B2 (en) * 2005-07-26 2009-07-21 Infineon Technologies Ag Semiconductor power device and RF signal amplifier
US8076994B2 (en) 2007-06-22 2011-12-13 Cree, Inc. RF power transistor packages with internal harmonic frequency reduction and methods of forming RF power transistor packages with internal harmonic frequency reduction
WO2009060264A1 (en) 2007-11-08 2009-05-14 Freescale Semiconductor, Inc. Integrated circuit having harmonic termination circuitry
US7728671B2 (en) * 2008-01-17 2010-06-01 Infineon Technologies Ag Semiconductor power device with bias circuit
US8659359B2 (en) 2010-04-22 2014-02-25 Freescale Semiconductor, Inc. RF power transistor circuit
US8823455B2 (en) 2011-09-13 2014-09-02 Rf Micro Devices, Inc. Matrix distributed power amplifier
US9281283B2 (en) * 2012-09-12 2016-03-08 Freescale Semiconductor, Inc. Semiconductor devices with impedance matching-circuits
US8970308B2 (en) * 2013-02-08 2015-03-03 Infineon Technologies Ag Input match network with RF bypass path
US8736379B1 (en) * 2013-02-08 2014-05-27 Infineon Technologies Ag Input match network for a power circuit
US9438184B2 (en) * 2014-06-27 2016-09-06 Freescale Semiconductor, Inc. Integrated passive device assemblies for RF amplifiers, and methods of manufacture thereof
US9503025B2 (en) 2014-07-11 2016-11-22 Skyworks Solutions, Inc. Power amplifier with termination circuit and resonant circuit
US10432152B2 (en) 2015-05-22 2019-10-01 Nxp Usa, Inc. RF amplifier output circuit device with integrated current path, and methods of manufacture thereof
US9692363B2 (en) 2015-10-21 2017-06-27 Nxp Usa, Inc. RF power transistors with video bandwidth circuits, and methods of manufacture thereof
US9571044B1 (en) * 2015-10-21 2017-02-14 Nxp Usa, Inc. RF power transistors with impedance matching circuits, and methods of manufacture thereof
US9673766B1 (en) 2016-05-18 2017-06-06 Nxp Usa, Inc. Class F amplifiers using resonant circuits in an output matching network
EP3288183B1 (en) 2016-08-24 2021-01-13 NXP USA, Inc. Power transistor with harmonic control
US9979361B1 (en) 2016-12-27 2018-05-22 Nxp Usa, Inc. Input circuits for RF amplifier devices, and methods of manufacture thereof

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111181503A (zh) * 2020-01-03 2020-05-19 广州慧智微电子有限公司 射频信号处理电路
CN113659933A (zh) * 2020-05-12 2021-11-16 瑞昱半导体股份有限公司 具有抗干扰机制的信号输出电路及方法
CN113659933B (zh) * 2020-05-12 2024-04-02 瑞昱半导体股份有限公司 具有抗干扰机制的信号输出电路及方法
CN114122134A (zh) * 2020-09-01 2022-03-01 苏州华太电子技术有限公司 一种射频ldmos集成器件
CN114122134B (zh) * 2020-09-01 2023-12-22 苏州华太电子技术股份有限公司 一种射频ldmos集成器件
CN115765410A (zh) * 2021-09-01 2023-03-07 通用电气航空系统有限责任公司 用于电滤波器的电路和方法
CN116913903A (zh) * 2023-07-28 2023-10-20 河北博威集成电路有限公司 射频功率放大芯片及封装件
CN116938167A (zh) * 2023-07-28 2023-10-24 河北博威集成电路有限公司 射频功率放大器及射频功率放大芯片
CN116913903B (zh) * 2023-07-28 2024-03-12 河北博威集成电路有限公司 射频功率放大芯片及封装件
CN116938167B (zh) * 2023-07-28 2024-03-12 河北博威集成电路有限公司 射频功率放大器及射频功率放大芯片

Also Published As

Publication number Publication date
US10541653B2 (en) 2020-01-21
US20190356274A1 (en) 2019-11-21
EP3570435A1 (en) 2019-11-20

Similar Documents

Publication Publication Date Title
CN110504923A (zh) 晶体管装置和具有谐波终止电路的放大器和其制造方法
CN107070417B (zh) 具有视频带宽电路的rf功率晶体管以及其制造方法
CN110504922A (zh) 宽带功率晶体管装置和放大器及其制造方法
CN107070418B (zh) 具有阻抗匹配电路的rf功率晶体管以及其制造方法
US10432152B2 (en) RF amplifier output circuit device with integrated current path, and methods of manufacture thereof
US9531328B2 (en) Amplifiers with a short phase path, packaged RF devices for use therein, and methods of manufacture thereof
CN109861654B (zh) 具有阻抗匹配电路的rf功率晶体管及其制造方法
US11463055B2 (en) Amplifiers and manufacture method thereof
US10742174B2 (en) Broadband power transistor devices and amplifiers with input-side harmonic termination circuits and methods of manufacture
CN108512514A (zh) 多级rf放大器装置
US11705872B2 (en) Broadband power transistor devices and amplifiers with output T-match and harmonic termination circuits and methods of manufacture thereof
CN112953401A (zh) 集成多路径功率放大器
TW201931764A (zh) 以多種半導體技術實施的多級功率放大器
CN112134533A (zh) 集成多路功率放大器
EP3817224B1 (en) Rf amplifiers with input-side fractional harmonic resonator circuits
JP7133305B2 (ja) ビデオ帯域幅が強化されたｒｆ電力増幅器用のマルチベースバンド終端コンポーネント
CN115800931A (zh) 使用基带终止的t型匹配拓扑
US10211794B1 (en) Silicon shielding for baseband termination and RF performance enhancement

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination