CN114122134A - 一种射频ldmos集成器件 - Google Patents

一种射频ldmos集成器件 Download PDF

Info

Publication number
CN114122134A
CN114122134A CN202010905406.XA CN202010905406A CN114122134A CN 114122134 A CN114122134 A CN 114122134A CN 202010905406 A CN202010905406 A CN 202010905406A CN 114122134 A CN114122134 A CN 114122134A
Authority
CN
China
Prior art keywords
pad
matching capacitor
electrode
input
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010905406.XA
Other languages
English (en)
Other versions
CN114122134B (zh
Inventor
莫海锋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Huatai Electronics Co Ltd
Original Assignee
Suzhou Huatai Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Huatai Electronics Co Ltd filed Critical Suzhou Huatai Electronics Co Ltd
Priority to CN202010905406.XA priority Critical patent/CN114122134B/zh
Publication of CN114122134A publication Critical patent/CN114122134A/zh
Application granted granted Critical
Publication of CN114122134B publication Critical patent/CN114122134B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/7817—Lateral DMOS transistors, i.e. LDMOS transistors structurally associated with at least one other device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Amplifiers (AREA)

Abstract

本发明公开了一种射频LDMOS集成器件，包括基岛、贴片于基岛上的衬底、位于衬底上的电路区域、输入电极和输出电极，电路区域内集成有输入匹配电容，输出匹配电容、LDMOS器件和第一层金属，输入匹配电容与LDMOS器件的栅极电连接，输出匹配电容与LDMOS器件的漏极电连接，且输入匹配电容与第一层金属之间、输出匹配电容与第一层金属之间、第一层金属与LDMOS器件之间、第一层金属和衬底之前均通过通孔连接；输入电极与输入匹配电容电连接；输出电极与输出匹配电容或LDMOS器件的漏极电连接。本发明缩短了回路电流的路径，有效的减少了谐振回路的电阻，减少了匹配电路的损耗，提高器件效率。

Description

一种射频LDMOS集成器件
技术领域
本发明属于射频功率半导体器件技术领域，具体涉及一种射频LDMOS集成器件。
背景技术
射频大功率LDMOS(Lateral Double diffusion Metal Oxide Semiconductor，横向双扩散金属氧化物半导体)器件的阻抗点通常比较低，需要通过输入、输出电容和打线电感匹配提高器件的阻抗点，但是大功率器件的输出电容比较大，需要利用输出匹配进行谐振，提高器件的带宽。
传统的射频大功率应用LDMOS器件的结构如图1a和图1b所示，其中，LDMOS器件封装的输入电极2与输入匹配的MOSCAP(Metal Oxide Semiconductor Capacitance，金属氧化物半导体电容)3之间通过金属线7连接，输入匹配的MOSCAP 3与LDMOS管芯4的栅极之间通过金属线8连接，LDMOS管芯4的漏极与输出匹配的MOSCAP5之间通过金属线9连接，输出匹配的MOSCAP5与LDMOS器件封装的输出电极6之间通过金属线10连接，且输入匹配的MOSCAP3、LDMOS管芯4和输出匹配的MOSCAP5是分立的管芯，均贴片到同一个封装的基岛1上。
对于上述传统LDMOS器件结构，输入匹配的MOSCAP3、LDMOS管芯4和输出匹配的MOSCAP5是分立的管芯，均贴片到同一个封装基岛上，LDMOS管芯4和匹配MOSCAP3、5经过封装基岛1形成电流回路。LDMOS管芯4和匹配MOSCAP3、5之间的谐振回路电流，从LDMOS管芯4开始，经过LDMOS管芯4和匹配MOSCAP3、5之间的金属线8、9，到达匹配MOSCAP3、5，经过匹配MOSCAP3、5的衬底流到封装基岛1，通过封装基岛1回到LDMOS管芯4的衬底，再通过LDMOS管芯4的衬底返回到LDMOS管芯4的有源区域形成电流回路。由此可见，每次电流回路需要经过基岛1和两次衬底，谐振电流回路路径长，且由于基岛1和衬底都是阻性器件，尤其是衬底，不可避免存在阻性损耗，因此，每个周期的回路电流都会产生较大的损耗，降低了器件的效率，且随着频率增加，损耗会加剧。
如何提供一种能降低回路电流的损耗、提高效率的射频LDMOS器件，是一个急需解决的问题。
发明内容
本发明的主要目的在于提供一种射频LDMOS集成器件，从而克服现有技术的不足。
为实现前述发明目的，本发明提供了一种射频LDMOS集成器件，包括：
基岛，
集成管芯，贴片于所述基岛上，所述集成管芯包括位于基岛上的衬底和位于衬底上的电路区域，所述电路区域内集成有输入匹配电容，输出匹配电容、LDMOS器件和第一层金属，所述输入匹配电容与LDMOS器件的栅极电连接，所述输出匹配电容与LDMOS器件的漏极电连接，且所述输入匹配电容与第一层金属之间、所述输出匹配电容与第一层金属之间、所述第一层金属与LDMOS器件之间、所述第一层金属和衬底之前均通过通孔连接；
输入电极，与所述输入匹配电容电连接；
输出电极，与所述输出匹配电容或LDMOS器件的漏极电连接。
在一优选实施例中，所述输入匹配电容、LDMOS器件的栅极、LDMOS器件的漏极和输出匹配电容在电路区域上对应设置有至少一个焊盘，且所述输入匹配电容和输出匹配电容与各自对应的焊盘之间通过通孔连接。
在一优选实施例中，所述输入电极与输入匹配电容的焊盘之间、所述输入匹配电容的焊盘与LDMOS器件的栅极的焊盘之间、所述输出匹配电容的焊盘与LDMOS器件的漏极的焊盘之间、所述输出匹配电容的焊盘或LDMOS器件的漏极的焊盘与输出电极之间均通过金属线相连。
在一优选实施例中，所述集成器件包括间隔设置于电路区域上的输入匹配电容焊盘、输出匹配电容焊盘、栅极焊盘和漏极焊盘，所述输入匹配电容焊盘与输入电极、输入匹配电容和栅极焊盘相连；所述输出匹配电容焊盘与漏极焊盘和输出匹配电容相连；所述漏极焊盘与输出电极相连。
在一优选实施例中，所述集成器件包括间隔设置于电路区域上的输入匹配电容焊盘、漏极焊盘、栅极焊盘和输出匹配电容焊盘，所述输入匹配电容焊盘与输入电极相连、输入匹配电容和栅极焊盘相连；所述输出匹配电容焊盘与漏极焊盘、输出匹配电容和输出电极相连。
在一优选实施例中，所述输入电极与输入匹配电容焊盘之间、所述输入匹配电容焊盘与栅极焊盘之间、所述输出匹配电容焊盘与漏极焊盘之间、所述输出匹配电容焊盘或漏极焊盘与输出电极之间均通过金属线相连，且所述输入匹配电容和输出匹配电容与各自对应的焊盘之间通过通孔连接。
在一优选实施例中，所述集成器件包括间隔设置于电路区域上的输入匹配电容焊盘、第一漏极焊盘、栅极焊盘、第二漏极焊盘和输出匹配电容焊盘，所述输入匹配电容焊盘与输入电极相连、输入匹配电容和栅极焊盘相连；所述输出匹配电容焊盘与第一漏极焊盘、输出匹配电容相连，所述第二漏极焊盘与输出电极相连。
在一优选实施例中，所述输入电极与输入匹配电容焊盘之间、所述输入匹配电容焊盘与栅极焊盘之间、所述输出匹配电容焊盘与第一漏极焊盘之间、所述第二漏极焊盘与输出电极之间均通过金属线相连，且所述输入匹配电容和输出匹配电容与各自对应的焊盘之间通过通孔连接。
在一优选实施例中，所述集成器件包括间隔设置于电路区域上的输入匹配电容焊盘、栅极焊盘、漏极焊盘和输出匹配电容焊盘及位于电路区域外的第三电极，所述输入匹配电容焊盘与输入电极相连、输入匹配电容和栅极焊盘相连；所述漏极焊盘与第三电极相连，所述第三电极与输出匹配电容焊盘相连，所述输出匹配电容焊盘与输出电极相连。
在一优选实施例中，所述输入电极与输入匹配电容焊盘之间、所述输入匹配电容焊盘与栅极焊盘之间、所述漏极焊盘与第三电极之间、所述第三电极与输出匹配电容焊盘之间、所述输出匹配电容焊盘与输出电极之间均通过金属线相连，且所述输入匹配电容和输出匹配电容与各自对应的焊盘之间通过通孔连接。
与现有技术相比较，本发明的有益效果至少在于：
1、本发明通过将LDMOS器件和匹配电容集成到同一个管芯上，在同一颗管芯上的LDMOS和MOSCAP通过第一层金属形成电流回路，让电流回路不经过高电阻的衬底，而第一层金属则通过通孔连接管芯的衬底，衬底连接封装基岛。本发明缩短了回路电流的路径，有效的减少了谐振回路的电阻，减少了匹配电路的损耗，提高器件效率。
2、本发明可以通过调整匹配电容位置、LDMOS栅极漏极的数量和位置、打线的方式等，以满足打线的线长要求，获得更加合适的匹配电感。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明中记载的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1a是现有射频LDMOS的横截面示意图；
图1b是现有射频LDMOS的俯视示意图；
图2a是本发明实施例1的射频LDMOS的横截面示意图；
图2b是本发明实施例1的射频LDMOS的俯视示意图；
图3a是本发明实施例2的射频LDMOS的横截面示意图；
图3b是本发明实施例2的射频LDMOS的俯视示意图；
图4a是本发明实施例3的射频LDMOS的横截面示意图；
图4b是本发明实施例3的射频LDMOS的俯视示意图；
图5是本发明实施例4的射频LDMOS的俯视示意图；
图6是本发明LDMOS器件和匹配电容MOSCAP互连的结构示意图。
具体实施方式
通过应连同所附图式一起阅读的以下具体实施方式将更完整地理解本发明。本文中揭示本发明的详细实施例；然而，应理解，所揭示的实施例仅具本发明的示范性，本发明可以各种形式来体现。因此，本文中所揭示的特定功能细节不应解释为具有限制性，而是仅解释为权利要求书的基础且解释为用于教示所属领域的技术人员在事实上任何适当详细实施例中以不同方式采用本发明的代表性基础。
本发明所揭示的一种射频LDMOS集成器件，通过将LDMOS器件和匹配电容集成到同一个管芯上，在同一颗管芯上的LDMOS和MOSCAP通过第一层金属和芯片表面的打线形成谐振电流回路，使电流回路不经过高电阻的衬底，缩短了回路电流的路径，有效的减少了谐振回路的电阻，减少了匹配电路的损耗，提高器件效率。且第一层金属通过深通孔连接衬底接地，保证了整个电路回路的连通。
本发明实施例所揭示的一种射频LDMOS集成器件，包括：
基岛，
集成管芯，贴片于基岛上，其源极(图未示)与基岛相连通，集成管芯包括贴附于基岛上的衬底和位于衬底上的电路区域，电路区域内集成有输入匹配电容，输出匹配电容、LDMOS器件和第一层金属，第一层金属和衬底通过深通孔连接接地，且衬底与基岛贴在一起，这样，LDMOS集成器件的谐振回路电流通过第一层金属形成回路，避免了流经衬底的损耗，而经过深通孔将第一层金属连接到衬底和封装基岛，也形成了电路上的闭合环路。
另外，电路区域的上表面上设置有多个焊盘，至少包括输入匹配电容焊盘、输出匹配电容焊盘、栅极焊盘和漏极焊盘。输入匹配电容与第一层金属之间、输出匹配电容与第一层金属之间、第一层金属与LDMOS器件之间、第一层金属与衬底之间、输入匹配电容与输入匹配电容焊盘之间、输出匹配电容与输出匹配电容焊盘之间均通过通孔连接。
另外，为了形成闭合的回路，在电路区域的上表面在LDMOS器件的栅极、LDMOS器件的漏极、输入匹配电容焊盘和输出匹配电容焊盘之间打互连线。具体地，输入匹配电容焊盘与栅极焊盘之间、输出匹配电容焊盘与漏极焊盘之间均通过金属线相连。
输入电极，与输入匹配电容焊盘通过金属线电连接。
输出电极，与输出匹配电容焊盘或漏极焊盘通过金属线电连接。
实施时，衬底可以是硅衬底，第一层金属的材料可采用铝，打线材料可以是铝线或者金线等金属线。
优选地，从射频电路匹配角度考虑，对作为匹配电路组成部分的互连线的寄生电感大小有一定的要求，通常栅极、漏极与匹配电容(如MOSCAP)之间的距离不能太近，可以通过调整匹配电容位置、LDMOS栅极漏极的数量和位置、打线的方式等，来满足打线的线长要求，获得更加合适的匹配电感。
本发明提出了4种不同的实施例方案，通过将匹配MOSCAP分别放到了不同的位置并采用不同的打线方式，来满足打线的线长要求，获得更加合适的匹配电感。
实施例1
结合图2a和图2b所示，本发明实施例1所揭示的一种射频LDMOS集成器件，包括基岛21、集成管芯、输入电极23、输出电极24，集成管芯贴片于基岛21上，其包括衬底221和电路区域22，衬底221贴片于基岛21上，电路区域22位于衬底221上。电路区域22内集成有输入匹配电容213，输出匹配电容214、LDMOS器件215和第一层金属216。
其中，输入匹配电容213与第一层金属216之间、输出匹配电容214与第一层金属216之间通过通孔连接，第一层金属216和衬底221通过通孔219连接，LDMOS器件215与第一层金属216之间通过通孔220连接，这样，LDMOS集成器件的谐振回路电流通过第一层金属216形成回路。
本实施例1中，输入匹配电容213和输出匹配电容214位于集成管芯的输入端，即靠近输入电极23设置，LDMOS器件215位于集成管芯的输出端，即靠近输出电极24设置，输入匹配电容213在电路区域22的上表面上对应设置一输入匹配电容焊盘25，输出匹配电容214在电路区域22的上表面上对应设置一输出匹配电容焊盘26，LDMOS器件215包括一个栅极焊盘27和一个漏极焊盘28，输入匹配电容焊盘25、输出匹配电容焊盘26、栅极焊盘27和漏极焊盘28在电路区域22的上表面上间隔设置。输入匹配电容213与输入匹配电容焊盘25之间、输出匹配电容214与输出匹配电容焊盘26之间通过通孔217连接。
在输入电极23和输入匹配电容焊盘25、输入匹配电容焊盘25和栅极焊盘27、漏极焊盘28和输出匹配电容焊盘26、漏极焊盘28和输出电极24之间打线，使得输入电极23与输入匹配电容焊盘25之间通过金属线29相连，输入匹配电容焊盘25和栅极焊盘27之间通过金属线210相连，漏极焊盘28和输出匹配电容焊盘26之间通过金属线211相连，漏极焊盘28和输出电极24之间通过金属线212相连。
该实施例1中，因匹配电容和LDMOS器件的电极之间的距离比较远，所以打线的线长可以拉得比较长，适用于对匹配电感感值要求比较高的应用场景。
实施例2
结合图3a和图3b所示，本发明实施例2所揭示的一种射频LDMOS集成器件，包括基岛31、集成管芯、输入电极33、输出电极34，集成管芯贴片于基岛31上，其包括衬底321和电路区域32，衬底321贴片于基岛31上，电路区域32位于衬底321上。电路区域32内集成有输入匹配电容313，输出匹配电容314、LDMOS器件315和第一层金属316。
其中，输入匹配电容313与第一层金属316之间、输出匹配电容314与第一层金属316之间通过通孔318连接，第一层金属316和衬底321通过通孔319连接，LDMOS器件315与第一层金属316之间通过通孔320连接，这样，LDMOS集成器件的谐振回路电流通过第一层金属316形成回路。
本实施例2中，与实施例1不同的是，输入匹配电容313位于集成管芯的输入端，即靠近输入电极33设置，输出匹配电容314位于集成管芯的输出端，即靠近输出电极34设置，LDMOS器件315位于输入匹配电容313和输出匹配电容314之间，输入匹配电容313在电路区域32的上表面上对应设置一输入匹配电容焊盘35，输出匹配电容314在电路区域32的上表面上对应设置一输出匹配电容焊盘36，LDMOS器件315包括一个栅极焊盘37和一个漏极焊盘38，输入匹配电容焊盘35、漏极焊盘38、栅极焊盘37和输出匹配电容焊盘36在电路区域32的上表面上间隔设置，即输入匹配电容焊盘35靠近输入电极33设置，漏极焊盘38靠近输入匹配电容焊盘35设置，栅极焊盘37靠近输出匹配电容焊盘36设置，输出匹配电容焊盘36靠近输出电极34设置。输入匹配电容313与输入匹配电容焊盘35之间、输出匹配电容314与输出匹配电容焊盘36之间通过通孔317连接。
在输入电极33和输入匹配电容焊盘35、输入匹配电容焊盘35和栅极焊盘37、漏极焊盘38和输出匹配电容焊盘36、输出匹配电容焊盘36和输出电极34之间打线，使得输入电极33和输入匹配电容焊盘35之间通过金属线35相连，输入匹配电容焊盘35和栅极焊盘37之间通过金属线310相连，漏极焊盘38和输出匹配电容焊盘36之间通过金属线311相连，输出匹配电容焊盘36和输出电极34之间通过金属线312相连。
该实施例2中，匹配电容和LDMOS器件电极之间的距离也比较远，所以打线的线长也可以拉得比较长，适用于对匹配电感感值要求比较高的应用场景。相比于实施例1，实施例2在第一层金属回路上没有重叠，减少干扰。
实施例3
结合图4a和图4b所示，本发明实施例3所揭示的一种射频LDMOS集成器件，包括基岛41、集成管芯、输入电极43、输出电极44，集成管芯贴片于基岛41上，其包括衬底421和电路区域42，衬底421贴片于基岛41上，电路区域42位于衬底421上。电路区域42内集成有输入匹配电容413，输出匹配电容414、LDMOS器件415和第一层金属416。
其中，输入匹配电容413与第一层金属416之间、输出匹配电容414与第一层金属416之间通过通孔418连接，第一层金属416和衬底421通过通孔419连接，LDMOS器件415与第一层金属416之间通过通孔420连接，这样，LDMOS集成器件的谐振回路电流通过第一层金属416形成回路。
本实施例3中，与实施例1、2不同的是，输入匹配电容413位于集成管芯的输入端，即靠近输入电极43设置，输出匹配电容414位于集成管芯的输出端，即靠近输出电极44设置，LDMOS器件415位于输入匹配电容413和输出匹配电容414之间，输入匹配电容413在电路区域42的上表面上对应设置一输入匹配电容焊盘45，输出匹配电容414在电路区域42的上表面上对应设置一输出匹配电容焊盘46，LDMOS器件415包括一个栅极焊盘47、一个第一漏极焊盘48和一个第二漏极焊盘488，输入匹配电容焊盘45、第一漏极焊盘48、栅极焊盘47、第二漏极焊盘488和输出匹配电容焊盘46在电路区域42的上表面上间隔设置，即输入匹配电容焊盘45靠近输入电极43设置，第一漏极焊盘48靠近输入匹配电容焊盘45设置，栅极焊盘47位于第一漏极焊盘48和第二漏极焊盘488之间，第二漏极焊盘488靠近输出匹配电容焊盘46设置，输出匹配电容焊盘46靠近输出电极44设置。输入匹配电容413与输入匹配电容焊盘45之间、输出匹配电容414与输出匹配电容焊盘46之间通过通孔417连接。
在输入电极43和输入匹配电容焊盘45、输入匹配电容焊盘45和栅极焊盘47、第一漏极焊盘48和输出匹配电容焊盘46、第二漏极焊盘488和输出电极44之间打线，使得输入电极43和输入匹配电容焊盘45之间通过金属线49相连，输入匹配电容焊盘45和栅极焊盘47之间通过金属线410相连，第一漏极焊盘48和输出匹配电容焊盘46之间通过金属线411相连，第二漏极焊盘488和输出电极44之间通过金属线412相连。
该实施例3中，匹配电容和LDMOS器件电极之间的距离相对较近。相比于前两种实施例，实施例3可以有更丰富的打线线型组合。
实施例4
结合图5所示，本发明实施例4所揭示的一种射频LDMOS集成器件，包括基岛51、集成管芯、输入电极52、输出电极53和第三电极54，集成管芯贴片于基岛51上，其包括衬底55和电路区域56，衬底55贴片于基岛51上，电路区域56位于衬底55上。电路区域56内集成有输入匹配电容57，输出匹配电容58、LDMOS器件59和第一层金属510。实施例4的射频LDMOS的横截面示意图与实施例2的射频LDMOS的横截面示意图相同。
其中，输入匹配电容57与第一层金属510之间、输出匹配电容58与第一层金属510之间通过通孔511连接，第一层金属510和衬底55通过通孔512连接，LDMOS器件59与第一层金属510之间通过通孔513连接，这样，LDMOS集成器件的谐振回路电流通过第一层金属510形成回路。
本实施例4中，输入匹配电容57位于集成管芯的输入端，即靠近输入电极52设置，输出匹配电容58位于集成管芯的输出端，即靠近输出电极53设置，LDMOS器件59位于输入匹配电容57和输出匹配电容58之间，输入匹配电容57在电路区域56的上表面上对应设置一输入匹配电容焊盘514，输出匹配电容57在电路区域56的上表面上对应设置一输出匹配电容焊盘515，LDMOS器件59包括一个栅极焊盘516和一个漏极焊盘517。
与实施例1、2、3不同的是，实施例4中，输入匹配电容焊盘514、栅极焊盘516、漏极焊盘517和输出匹配电容焊盘515在电路区域56的上表面上间隔设置，即输入匹配电容焊盘514靠近输入电极52设置，栅极焊盘516靠近输入匹配电容焊盘514设置，漏极焊盘517靠近输出匹配电容焊盘515设置，输出匹配电容焊盘515靠近输出电极53设置。输入匹配电容57与输入匹配电容焊盘514之间、输出匹配电容58与输出匹配电容焊盘515之间通过通孔516连接。
在输入电极52和输入匹配电容焊盘514、输入匹配电容焊盘514和栅极焊盘516、漏极焊盘517和第三电极54、第三电极54和输出匹配电容焊盘515、输出匹配电容焊盘515和输出电极53之间打线，使得输入电极52和输入匹配电容焊盘514之间通过金属线517相连，输入匹配电容焊盘514和栅极焊盘516之间通过金属线518相连，漏极焊盘517和第三电极54之间通过金属线519连接，第三电极54和输出匹配电容焊盘515之间通过金属线520相连，输出匹配电容焊盘515和输出电极53之间通过金属线521相连。
该实施例4中，通过封装的第三电极54，LDMOS器件的栅极和匹配电容之间可以获得长度更长的打线，满足更高电感感值的需求。
通过调整匹配电容位置、LDMOS栅极漏极的数量和位置、打线的方式能够得到的更多其他的实施例，也均在本发明的保护范围之内。
图6为LDMOS集成器件内部，LDMOS器件和匹配电容MOSCAP互连的结构示意图。图6中，LDMOS器件的源极62和沟道接触区域65均连接到第一层金属610，匹配电容MOSCAP912的顶层金属613也通过通孔617、616连接到第一层金属610，LDMOS器件和匹配电容MOSCAP 612通过第一层金属610连接，作为谐振回路的一部分。第一层金属610通过通孔611连接衬底67，实现整个器件的接地，形成最终的回路。
本发明的各方面、实施例、特征及实例应视为在所有方面为说明性的且不打算限制本发明，本发明的范围仅由权利要求书界定。在不背离所主张的本发明的精神及范围的情况下，所属领域的技术人员将明了其它实施例、修改及使用。
在本发明案中标题及章节的使用不意味着限制本发明；每一章节可应用于本发明的任何方面、实施例或特征。
除非另外具体陈述，否则术语“包含(include、includes、including)”、“具有(have、has或having)”的使用通常应理解为开放式的且不具限制性。
尽管已参考说明性实施例描述了本发明，但所属领域的技术人员将理解，在不背离本发明的精神及范围的情况下可做出各种其它改变、省略及/或添加且可用实质等效物替代所述实施例的元件。另外，可在不背离本发明的范围的情况下做出许多修改以使特定情形或材料适应本发明的教示。因此，本文并不打算将本发明限制于用于执行本发明的所揭示特定实施例，而是打算使本发明将包含归属于所附权利要求书的范围内的所有实施例。此外，除非具体陈述，否则术语第一、第二等的任何使用不表示任何次序或重要性，而是使用术语第一、第二等来区分一个元素与另一元素。

Claims (10)

1.一种射频LDMOS集成器件，其特征在于，所述集成器件包括：
基岛，
集成管芯，贴片于所述基岛上，所述集成管芯包括位于基岛上的衬底和位于衬底上的电路区域，所述电路区域内集成有输入匹配电容，输出匹配电容、LDMOS器件和第一层金属，所述输入匹配电容与LDMOS器件的栅极电连接，所述输出匹配电容与LDMOS器件的漏极电连接，且所述输入匹配电容与第一层金属之间、所述输出匹配电容与第一层金属之间、所述第一层金属与LDMOS器件之间、所述第一层金属和衬底之间均通过通孔连接；
输入电极，与所述输入匹配电容电连接；
输出电极，与所述输出匹配电容或LDMOS器件的漏极电连接。
2.根据权利要求1所述的一种射频LDMOS集成器件，其特征在于，所述输入匹配电容、LDMOS器件的栅极、LDMOS器件的漏极和输出匹配电容在电路区域上对应设置有至少一个焊盘，且所述输入匹配电容和输出匹配电容与各自对应的焊盘之间通过通孔连接。
3.根据权利要求2所述的一种射频LDMOS集成器件，其特征在于，所述输入电极与输入匹配电容的焊盘之间、所述输入匹配电容的焊盘与LDMOS器件的栅极的焊盘之间、所述输出匹配电容的焊盘与LDMOS器件的漏极的焊盘之间、所述输出匹配电容的焊盘或LDMOS器件的漏极的焊盘与输出电极之间均通过金属线相连。
4.根据权利要求1所述的一种射频LDMOS集成器件，其特征在于，所述集成器件包括间隔设置于电路区域上的输入匹配电容焊盘、输出匹配电容焊盘、栅极焊盘和漏极焊盘，所述输入匹配电容焊盘与输入电极、输入匹配电容和栅极焊盘相连；所述输出匹配电容焊盘与漏极焊盘和输出匹配电容相连；所述漏极焊盘与输出电极相连。
5.根据权利要求1所述的一种射频LDMOS集成器件，其特征在于，所述集成器件包括间隔设置于电路区域上的输入匹配电容焊盘、漏极焊盘、栅极焊盘和输出匹配电容焊盘，所述输入匹配电容焊盘与输入电极相连、输入匹配电容和栅极焊盘相连；所述输出匹配电容焊盘与漏极焊盘、输出匹配电容和输出电极相连。
6.根据权利要求4或5所述的一种射频LDMOS集成器件，其特征在于，所述输入电极与输入匹配电容焊盘之间、所述输入匹配电容焊盘与栅极焊盘之间、所述输出匹配电容焊盘与漏极焊盘之间、所述输出匹配电容焊盘或漏极焊盘与输出电极之间均通过金属线相连，且所述输入匹配电容和输出匹配电容与各自对应的焊盘之间通过通孔连接。
7.根据权利要求1所述的一种射频LDMOS集成器件，其特征在于，所述集成器件包括间隔设置于电路区域上的输入匹配电容焊盘、第一漏极焊盘、栅极焊盘、第二漏极焊盘和输出匹配电容焊盘，所述输入匹配电容焊盘与输入电极相连、输入匹配电容和栅极焊盘相连；所述输出匹配电容焊盘与第一漏极焊盘、输出匹配电容相连，所述第二漏极焊盘与输出电极相连。
8.根据权利要求7所述的一种射频LDMOS集成器件，其特征在于，所述输入电极与输入匹配电容焊盘之间、所述输入匹配电容焊盘与栅极焊盘之间、所述输出匹配电容焊盘与第一漏极焊盘之间、所述第二漏极焊盘与输出电极之间均通过金属线相连，且所述输入匹配电容和输出匹配电容与各自对应的焊盘之间通过通孔连接。
9.根据权利要求1所述的一种射频LDMOS集成器件，其特征在于，所述集成器件包括间隔设置于电路区域上的输入匹配电容焊盘、栅极焊盘、漏极焊盘和输出匹配电容焊盘及位于电路区域外的第三电极，所述输入匹配电容焊盘与输入电极相连、输入匹配电容和栅极焊盘相连；所述漏极焊盘与第三电极相连，所述第三电极与输出匹配电容焊盘相连，所述输出匹配电容焊盘与输出电极相连。
10.根据权利要求9所述的一种射频LDMOS集成器件，其特征在于，所述输入电极与输入匹配电容焊盘之间、所述输入匹配电容焊盘与栅极焊盘之间、所述漏极焊盘与第三电极之间、所述第三电极与输出匹配电容焊盘之间、所述输出匹配电容焊盘与输出电极之间均通过金属线相连，且所述输入匹配电容和输出匹配电容与各自对应的焊盘之间通过通孔连接。
CN202010905406.XA 2020-09-01 2020-09-01 一种射频ldmos集成器件 Active CN114122134B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010905406.XA CN114122134B (zh) 2020-09-01 2020-09-01 一种射频ldmos集成器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010905406.XA CN114122134B (zh) 2020-09-01 2020-09-01 一种射频ldmos集成器件

Publications (2)

Publication Number Publication Date
CN114122134A true CN114122134A (zh) 2022-03-01
CN114122134B CN114122134B (zh) 2023-12-22

Family

ID=80360428

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010905406.XA Active CN114122134B (zh) 2020-09-01 2020-09-01 一种射频ldmos集成器件

Country Status (1)

Country Link
CN (1) CN114122134B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115440726A (zh) * 2022-09-20 2022-12-06 深圳市汇芯通信技术有限公司 车载雷达、通信基站、高功率射频器件及其制作方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104054175A (zh) * 2011-11-16 2014-09-17 高通股份有限公司 具有绝缘层和二级层的层叠芯片组及其形成方法
CN104867893A (zh) * 2014-02-21 2015-08-26 英飞凌科技股份有限公司 具有电容耦合的接合焊盘的功率晶体管管芯
CN105324862A (zh) * 2013-06-13 2016-02-10 高通股份有限公司 金属-绝缘体-金属电容器结构
US20170148784A1 (en) * 2015-11-23 2017-05-25 CoolStar Technology, Inc. Integration of active power device with passive components
CN110504923A (zh) * 2018-05-18 2019-11-26 恩智浦美国有限公司 晶体管装置和具有谐波终止电路的放大器和其制造方法
CN110797338A (zh) * 2019-12-09 2020-02-14 苏州华太电子技术有限公司 带匹配的射频功率芯片管芯结构及射频功率放大器

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104054175A (zh) * 2011-11-16 2014-09-17 高通股份有限公司 具有绝缘层和二级层的层叠芯片组及其形成方法
CN105324862A (zh) * 2013-06-13 2016-02-10 高通股份有限公司 金属-绝缘体-金属电容器结构
CN104867893A (zh) * 2014-02-21 2015-08-26 英飞凌科技股份有限公司 具有电容耦合的接合焊盘的功率晶体管管芯
US20170148784A1 (en) * 2015-11-23 2017-05-25 CoolStar Technology, Inc. Integration of active power device with passive components
CN110504923A (zh) * 2018-05-18 2019-11-26 恩智浦美国有限公司 晶体管装置和具有谐波终止电路的放大器和其制造方法
CN110797338A (zh) * 2019-12-09 2020-02-14 苏州华太电子技术有限公司 带匹配的射频功率芯片管芯结构及射频功率放大器

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115440726A (zh) * 2022-09-20 2022-12-06 深圳市汇芯通信技术有限公司 车载雷达、通信基站、高功率射频器件及其制作方法

Also Published As

Publication number Publication date
CN114122134B (zh) 2023-12-22

Similar Documents

Publication Publication Date Title
US7525812B2 (en) Chip carrier and fabrication method
US7683480B2 (en) Methods and apparatus for a reduced inductance wirebond array
US9438184B2 (en) Integrated passive device assemblies for RF amplifiers, and methods of manufacture thereof
US9799627B2 (en) Semiconductor package structure and method
US7276420B2 (en) Method of manufacturing a passive integrated matching network for power amplifiers
JP4592542B2 (ja) 半導体装置
US8669638B2 (en) High power semiconductor device for wireless applications and method of forming a high power semiconductor device
EP3958326A1 (en) Transistor with i/o ports in an active area of the transistor
US11088661B2 (en) Power amplifier devices containing inverted power transistor dies and methods for the fabrication thereof
KR20180071976A (ko) 향상된 비디오 대역폭을 갖는 rf 전력 증폭기용 다중 베이스밴드 터미네이션 컴포넌트
US20050035448A1 (en) Chip package structure
US6661078B2 (en) Inductance element and semiconductor device
JP3674780B2 (ja) 高周波半導体装置
US6803665B1 (en) Off-chip inductor
CN114122134B (zh) 一种射频ldmos集成器件
JPH08330517A (ja) 集積回路装置および共振回路
KR102549667B1 (ko) 집적된 고조파 종단 특징부를 갖는 반도체 패키지
EP2509105A1 (en) Semiconductor device having improved performance for high RF output powers
US11211310B1 (en) Package structures
US10892210B2 (en) Package structures
CN115050539A (zh) 基于ipd具有超高自谐振频率的3d电感器及其应用
US9577022B2 (en) Inductor
TWI659519B (zh) 利用背板金屬的中空槽來改善品質因子的半導體元件
CN104600099A (zh) 晶体管装置
EP0963607B1 (en) An integrated circuit having a planar inductor

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: 215000 10-1f, creative industry park, 328 Xinghu street, Suzhou Industrial Park, Jiangsu Province

Applicant after: Suzhou Huatai Electronic Technology Co.,Ltd.

Address before: 215000 10-1f, creative industry park, 328 Xinghu street, Suzhou Industrial Park, Jiangsu Province

Applicant before: SUZHOU HUATAI ELECTRONIC TECHNOLOGY Co.,Ltd.

CB02 Change of applicant information
GR01 Patent grant
GR01 Patent grant