TWI659519B - 利用背板金屬的中空槽來改善品質因子的半導體元件 - Google Patents
利用背板金屬的中空槽來改善品質因子的半導體元件 Download PDFInfo
- Publication number
- TWI659519B TWI659519B TW106140032A TW106140032A TWI659519B TW I659519 B TWI659519 B TW I659519B TW 106140032 A TW106140032 A TW 106140032A TW 106140032 A TW106140032 A TW 106140032A TW I659519 B TWI659519 B TW I659519B
- Authority
- TW
- Taiwan
- Prior art keywords
- metal
- semiconductor device
- winding structure
- semiconductor substrate
- back plate
- Prior art date
Links
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 109
- 239000002184 metal Substances 0.000 title claims abstract description 109
- 239000004065 semiconductor Substances 0.000 title claims abstract description 103
- 238000004804 winding Methods 0.000 claims abstract description 62
- 239000000758 substrate Substances 0.000 claims abstract description 36
- 238000004519 manufacturing process Methods 0.000 claims description 9
- 238000000034 method Methods 0.000 claims description 8
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 claims description 6
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 2
- 150000002739 metals Chemical class 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 6
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 239000010931 gold Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910001128 Sn alloy Inorganic materials 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 238000004146 energy storage Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- JVPLOXQKFGYFMN-UHFFFAOYSA-N gold tin Chemical compound [Sn].[Au] JVPLOXQKFGYFMN-UHFFFAOYSA-N 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 230000035939 shock Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/66—High-frequency adaptations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/10—Inductors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Integrated Circuits (AREA)
- Ceramic Engineering (AREA)
Abstract
本發明揭露了一種半導體元件，包含有一半導體基板；一繞線結構，形成於該半導體基板之一正面，其中該繞線結構包含以該繞線結構之一中心點為中心環繞的至少一金屬線；以及一背板金屬，形成於該半導體基板之一背面；其中，於該背板金屬形成有一中空槽，且該繞線結構之一投影位於該中空槽中。
Description
本發明係指一種半導體元件，尤指一種可藉由在背板金屬形成中空槽以提高品質因子的半導體元件。
在射頻（Radio Frequency）應用之中廣泛使用著前端模組，而前端模組中亦往往使用到電感。因此，使用到電感的這些前端模組，其性能大大依賴於電感的品質因子（Quality Factor，Q Factor）。若電感的品質因子低下會造成系統效率的降低，其中，尤以射頻以及微波頻帶影響為深。品質因子之定義為Q=2π*(儲存之能量) ／ (每震盪週期之能量損失)。而品質因子會因為半導體基板在高頻時的能量耗損而降低。
在習知技術中，為了獲得較佳的品質因子，採用了具有較厚背板金屬的額外整合式被動元件（Additional Integrated Passive Device，IPD），其造成了製造成本的上升以及前端模組的面積增加。因此，習知技術時有改進的必要。
因此，本發明之主要目的即在於提供一種可藉由在背板金屬形成中空槽以提高品質因子的半導體元件，以改善習知技術的缺點。
本發明之實施例揭露一種半導體元件，包含有一半導體基板；一繞線結構，形成於該半導體基板之一正面，其中該繞線結構包含以該繞線結構之一中心點為中心環繞的至少一金屬線；以及一背板金屬，形成於該半導體基板之一背面；其中，於該背板金屬形成有一中空槽，且該繞線結構之一投影位於該中空槽中。
本發明之實施例另揭露一種半導體元件的製造方法，包含有於一半導體基板之一正面上形成一繞線結構，其中該繞線結構包含有一或多條金屬線依據該繞線結構之一中心環繞，且該一或多條金屬線係設置於一至多層金屬中；於該半導體基板一背面下形成一背板金屬；以及於該背板金屬之中形成一中空槽，其中該繞線結構之一投影面積係投影於該中空槽之中。
請參考第1圖及第2圖，第1圖為本發明實施例一半導體元件10的俯視布局示意圖。第2圖為半導體元件10沿第1圖中A-A’線的剖面示意圖。半導體元件10可為一射頻（Radio Frequency，RF）前端模組（Front-end Module，FEM），其包含有一繞線結構100、一介電層130、一半導體基板140以及一背板金屬150。其中，介電層130形成於半導體基板140之上，而繞線結構100形成於介電層130中。繞線結構100可為晶片內的電感，形成於半導體基板140之正面。繞線結構100包含有以繞線結構100的中心點為中心而螺旋狀環繞的金屬線102及金屬線104。
半導體基板140可由如砷化鎵（GaAs）或碳化矽（SiC）等材質製成，換句話說，例如高電子遷移率電晶體（High Electron Mobility Transistor，HEMT）或異質接面雙極性電晶體（Heterojunction Bipolar Transistor，HBT）等的一或多個砷化鎵元件可形成於半導體基板140中。背板金屬150形成於半導體基板140之背面，其可用來提供接地或是訊號路徑。
為了方便說明，第1圖中省略介電層130以及半導體基板140，於第1圖中僅繪示繞線結構100以及背板金屬150。如第1圖以及第2圖所示，於背板金屬150中形成有一中空槽160，而繞線結構100之一投影即位於中空槽160中。值得注意的是，繞線結構100以及背板金屬150形成於半導體基板140的不同面上（即繞線結構100形成於半導體基板140之正面，而背板金屬150形成於半導體基板140之背面），且繞線結構100之投影（投影至背板金屬150所在的平面P1）位於中空槽160中。
於此實施例中，中空槽160的形狀與繞線結構100的金屬線102的最外層形狀相同。舉例來說，中空槽160的形狀為正方形（或長方形），而繞線結構100的金屬線102的最外層亦為正方形（或長方形）。另一方面，中空槽160的一內側邊緣與繞線結構100的金屬線102的最外側部份於平面P1（背板金屬150所在的平面P1）的投影可互相平行。進一步來說，中空槽160的內側邊緣位於繞線結構100的金屬線102的最外側部份的投影結果之外側，並與該投影結果相隔一特定距離，如此一來，中空槽160之面積即大於繞線結構100的金屬線102的最外層所圍繞之面積。
另一方面，中空槽160可視為將繞線結構100下的背板金屬移除一部份，使得對磁力線來說可有較佳的能量儲存效率，且當透過半導體元件10傳遞電磁波時，可減少每次震盪周期的能量損耗。換句話說，藉由在繞線結構100下形成中空槽160來移除背板金屬可達到降低渦電流（Eddy Current）所造成的能量損耗，從而改善繞線結構100的品質因子（Quality Factor，Q Factor）。
請參考第5圖，其繪示不同半導體元件的品質因子曲線。在第5圖中，點線代表傳統的砷化鎵半導體元件的品質因子曲線，其上板金屬為2微米（μm）厚；虛線代表傳統的砷化鎵半導體元件的品質因子曲線，其上板金屬為4微米厚且使用了額外整合式被動元件（Integrated Passive Device，IPD）；實線代表移除了繞線結構100下背板金屬的半導體元件10的品質因子曲線，其上板金屬為2微米厚。如第5圖所示，半導體元件10的品質因子高於其他兩個半導體元件的品質因子，特別是當半導體元件的操作頻率在大於6吉赫（Ghz）時。因此，半導體元件10不需使用任何額外整合式被動元件。也就是說，可降低半導體元件10的製造成本以及面積。
此外，在繞線結構100中，金屬線102可設置於金屬層M1，金屬線104可設置於金屬層M2。貫孔105形成於介電層130中，用來連結位於金屬層M1的金屬線102以及位於金屬層M2的金屬線104。繞線結構100可藉由半導體元件10的端點108連接另一個電路（例如，第2圖中的電路116或是電路118）。端點108亦為形成於半導體基板正面的金屬線。半導體元件10中的上板金屬110以及上板金屬112可藉由貫孔107穿透介電層130及半導體基板140以連接背板金屬150。背板金屬150的一部份（例如，第2圖中半導體元件10左側的背板金屬150部分）可用來提供接地，而背板金屬150（例如，第2圖中半導體元件10左側的背板金屬150部分）的另外一個用途可用來傳遞半導體元件10的射頻訊號。
請參考第3圖，其為本發明實施例一半導體元件10的製造流程示意圖。首先，將繞線結構100以及上板的圖樣（例如上板金屬108）形成於半導體基板140的正面。而為求簡潔，第3圖中省略了介電層130。
接著，在半導體基板140中形成貫孔107。當貫孔107形成後，在半導體基板140的背面下形成背板金屬150。而形成背板金屬150的方法並未有所限，舉例來說，背板金屬150可藉由沉積（Deposition）法以形成，例如藉由金（Au）或金錫合金（AuSn）以化學電鍍（Electroless Plating）而形成。
當背板金屬150形成後，在繞線結構100下形成中空槽160，其可視為將繞線結構100下的背板金屬移除一部份。形成中空槽160的方法並未有所限，舉例來說，中空槽160可藉由於砷化鎵基板中形成熱貫孔的技術（Hot-Via-forming Process)以形成。當中空槽160形成後，則進行分割製程（Singulation Process）或是晶圓切割製程（Die Sawing Process），以完成半導體元件10的製造。
需注意的是，前述實施例係用以說明本發明之概念，本領域具通常知識者當可據以做不同之修飾，而不限於此。舉例來說，繞線結構可應用於一變壓器或是一巴倫（Balun），其亦屬於本發明之範疇。
此外，中空槽以及繞線結構的形狀不限於正方形或矩形。請參考第4圖，其為本發明實施例一半導體元件40的俯視布局示意圖。在半導體元件 40中，中空槽460以及繞線結構400的形狀為八角形，其亦屬於本發明之範疇。
此外，中空槽的形狀並不限於與繞線結構的形狀相同。請參考第6圖，其為本發明實施例一半導體元件60的俯視布局示意圖。在半導體元件60中，小面積的背板金屬650a形成於半導體元件60的側邊，大面積的背板金屬650b可形成於半導體元件60的中央。背板金屬650a可為半導體元件60的訊號引腳（Signal Lead），用來傳遞一射頻信號或是一直流偏壓，而背板金屬650b可為半導體元件60的接地引腳（Ground Lead），用來提供接地。一具有半圓形邊緣的中空槽660形成於背板金屬650a（訊號引腳）與背板金屬650b（接地引腳）之間。也就是說，繞線結構600的一端點連接於背板金屬650a（訊號引腳），而繞線結構600另一端點連接於另一個電路（例如第2圖繪示之電路116或是電路118）。只要繞線結構600之投影（投影至背板金屬650a以及背板金屬650b所在的平面）位於中空槽660中，即滿足本發明之。此外，於一實施例中，背板金屬650a的面積可大於半導體元件60背面面積的50％，且背板金屬650b的面積可小於半導體元件60背面面積的50％。於一實施例中，中空槽660的面積可小於半導體元件60背面面積的30％。較佳地，背板金屬650a的側邊與連接背板金屬650a的貫孔邊緣之間的距離至少為30微米。
綜上所述，本發明利用在（形成於半導體元件正面的）繞線結構之下所形成（於背板金屬中）的中空槽，避免渦電流所造成的能量損耗且改善品質因子。相較於習知技術，本發明可同時降低製造成本以及面積。 以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
10、40、60‧‧‧半導體元件
100、400、600‧‧‧繞線結構
102、104‧‧‧金屬線
105、107‧‧‧貫孔
108‧‧‧端點
110、112‧‧‧上板金屬
116、118‧‧‧電路
130‧‧‧介電層
140‧‧‧半導體基板
150、450、650a、650b‧‧‧背板金屬
160、460、660‧‧‧中空槽
A-A’‧‧‧線
P1‧‧‧平面
第1圖為本發明實施例一半導體元件的布局示意圖。 第2圖為第1圖的半導體元件的剖面示意圖。 第3圖為本發明實施例一製造流程示意圖。 第4圖為本發明實施例一半導體元件的布局示意圖。 第5圖為不同半導體元件的品質因子曲線示意圖。 第6圖為本發明實施例一半導體元件的布局示意圖。
Claims (19)
- 一種半導體元件，包含有：一半導體基板；一繞線結構，形成於該半導體基板之一正面，其中該繞線結構包含以該繞線結構之一中心點為中心環繞的至少一金屬線；以及一第一背板金屬以及一第二背板金屬，形成於該半導體基板之一背面；其中，於該第一背板金屬與該第二背板金屬之間形成有一中空槽，且該繞線結構之一投影位於該中空槽中；其中，該第一背板金屬與該第二背板金屬形成一接地-訊號-接地(Ground-Signal-Ground，GSG)結構；其中，該中空槽之一內側邊緣位於該繞線結構之一最外金屬線的一投影結果之外側，並與該投影結果相隔一特定距離。
- 如請求項1所述之半導體元件，其中該半導體基板由砷化鎵(GaAs)或碳化矽(SiC)所製成。
- 如請求項1所述之半導體元件，另包含：一介電層，形成於該半導體基板上；其中，該繞線結構形成於該介電層中。
- 如請求項3所述之半導體元件，其中該至少一金屬線設置於多個金屬層，且於該介電層中形成有至少一第一貫孔(Via)，以連接設置於該多個金屬層的該至少一金屬線。
- 如請求項1所述之半導體元件，其中該中空槽之一第一形狀與該繞線結構之一最外層金屬線所形成的一第二形狀相同，且該中空槽之一第一面積大於該繞線結構之該最外層金屬線所圍繞之一第二面積。
- 如請求項1所述之半導體元件，其中該中空槽之一邊緣平行於該繞線結構之一最外金屬線的一投影結果。
- 如請求項1所述之半導體元件，其中於該半導體基板上形成有一高電子遷移率電晶體(High Electron Mobility Transistor，HEMT)或一異質接面雙極性電晶體(Heterojunction Bipolar Transistor，HBT)。
- 如請求項1所述之半導體元件，其中該繞線結構為一電感。
- 如請求項1所述之半導體元件，其中該繞線結構為一變壓器(Transformer)。
- 如請求項1所述之半導體元件，其中該繞線結構為一巴倫(Balun)。
- 如請求項1所述之半導體元件，另包含：一上板金屬，形成於該半導體基板之該正面；其中，該半導體基板中形成有一第二貫孔，用來連接該上板金屬以及該背板金屬。
- 如請求項1所述之半導體元件，其中該背板金屬的一部分用來提供該半導體元件接地。
- 如請求項12所述之半導體元件，其中該背板金屬中用來提供接地的該部分的面積大於該半導體元件的該背面面積的50%。
- 如請求項1所述之半導體元件，其中該背板金屬的一部分用來傳遞該半導體元件的射頻訊號或直流偏壓。
- 如請求項14所述之半導體元件，其中該背板金屬中用來傳遞射頻訊號的該部分的面積小於該半導體元件的該背面面積的50%。
- 如請求項1所述之半導體元件，其中該中空槽之一面積小於該半導體元件之該背面面積的30%。
- 一種半導體元件的製造方法，包含有：於一半導體基板之一正面上形成一繞線結構，其中該繞線結構包含有一或多條金屬線依據該繞線結構之一中心環繞，且該一或多條金屬線係設置於一至多層金屬中；於該半導體基板一背面下形成一第一背板金屬以及一第二背板金屬；以及於該第一背板金屬與該第二背板金屬之間形成一中空槽，其中該繞線結構之一投影面積係投影於該中空槽之中；其中，該第一背板金屬與該第二背板金屬形成一接地-訊號-接地(Ground-Signal-Ground，GSG)結構；其中，該中空槽之一內側邊緣位於該繞線結構之一最外金屬線的一投影結果之外側，並與該投影結果相隔一特定距離。
- 如請求項17所述之製造方法，其中該中空槽由一熱貫孔成形製程(Hot-Via-Forming Process)形成於該背板金屬之中。
- 如請求項11所述之半導體元件，其中於該背板金屬之一邊緣與該第二貫孔之一邊緣之間的一距離至少30微米(Micrometer，μm)。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US15/594,672 US10256187B2 (en) | 2017-05-15 | 2017-05-15 | Semiconductor device with slotted backside metal for improving Q factor |
| US15/594,672 | 2017-05-15 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201901916A TW201901916A (zh) | 2019-01-01 |
| TWI659519B true TWI659519B (zh) | 2019-05-11 |
Family
ID=64096703
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW106140032A TWI659519B (zh) | 2017-05-15 | 2017-11-20 | 利用背板金屬的中空槽來改善品質因子的半導體元件 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US10256187B2 (zh) |
| TW (1) | TWI659519B (zh) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20100245012A1 (en) * | 1998-11-12 | 2010-09-30 | Broadcom Corporation | Integrated Spiral Inductor |
| US20160285420A1 (en) * | 2015-03-24 | 2016-09-29 | Freescale Semiconductor, Inc. | Rf amplifier module and methods of manufacture thereof |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7531407B2 (en) * | 2006-07-18 | 2009-05-12 | International Business Machines Corporation | Semiconductor integrated circuit devices having high-Q wafer backside inductors and methods of fabricating same |
| US8889548B2 (en) * | 2008-09-30 | 2014-11-18 | Infineon Technologies Ag | On-chip RF shields with backside redistribution lines |
| JP5767495B2 (ja) * | 2011-03-29 | 2015-08-19 | パナソニック株式会社 | 可変インダクタ及びこれを用いた半導体装置 |
| JP6429680B2 (ja) * | 2015-03-03 | 2018-11-28 | パナソニック株式会社 | アンテナ一体型モジュール及びレーダ装置 |
| US9666523B2 (en) * | 2015-07-24 | 2017-05-30 | Nxp Usa, Inc. | Semiconductor wafers with through substrate vias and back metal, and methods of fabrication thereof |
-
2017
- 2017-05-15 US US15/594,672 patent/US10256187B2/en not_active Expired - Fee Related
- 2017-11-20 TW TW106140032A patent/TWI659519B/zh not_active IP Right Cessation
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20100245012A1 (en) * | 1998-11-12 | 2010-09-30 | Broadcom Corporation | Integrated Spiral Inductor |
| US20160285420A1 (en) * | 2015-03-24 | 2016-09-29 | Freescale Semiconductor, Inc. | Rf amplifier module and methods of manufacture thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| US10256187B2 (en) | 2019-04-09 |
| TW201901916A (zh) | 2019-01-01 |
| US20180331031A1 (en) | 2018-11-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7683480B2 (en) | Methods and apparatus for a reduced inductance wirebond array | |
| WO2015085841A1 (zh) | 半导体器件及其制造方法 | |
| JP2023521014A (ja) | Ｒｆ増幅器パッケージ | |
| JP2023520030A (ja) | ゲート及び／又はドレイン上に炭化ケイ素貫通ビアを有するトランジスタ・ダイを使用する積層ｒｆ回路トポロジ | |
| US8669638B2 (en) | High power semiconductor device for wireless applications and method of forming a high power semiconductor device | |
| JP4915747B2 (ja) | 高周波信号伝送装置 | |
| US20120025366A1 (en) | Semiconductor device and method for manufacturing the same | |
| US11088661B2 (en) | Power amplifier devices containing inverted power transistor dies and methods for the fabrication thereof | |
| US20210313286A1 (en) | Group iii nitride-based radio frequency amplifiers having back side source, gate and/or drain terminals | |
| KR20210052528A (ko) | 트랜지스터 레벨 입력 및 출력 고조파 종단들 | |
| JP6054188B2 (ja) | 半導体パッケージおよびその製造方法 | |
| KR102304613B1 (ko) | GaN 기반 반도체 패키지 및 이를 제조하는 방법 | |
| US9899967B1 (en) | Embedded harmonic termination on high power RF transistor | |
| TWI659519B (zh) | 利用背板金屬的中空槽來改善品質因子的半導體元件 | |
| US11735538B2 (en) | Semiconductor having a backside wafer cavity for radio frequency (RF) passive device integration and/or improved cooling and process of implementing the same | |
| JPH113916A (ja) | 高周波半導体装置及びその製造方法 | |
| KR102549667B1 (ko) | 집적된 고조파 종단 특징부를 갖는 반도체 패키지 | |
| JP2019096772A (ja) | 半導体装置及び半導体装置の製造方法 | |
| Yook et al. | High-quality solenoid inductor using dielectric film for multichip modules | |
| Lim et al. | High-Performance Amplifier Package Design for Heterogenous Integration on Si-interposer | |
| KR102273299B1 (ko) | 열 확산 및 임피던스 정합을 위한 GaN 기반 고출력 트랜지스터 구조체 및 이를 제조하는 방법 | |
| TWI830411B (zh) | 半導體裝置及形成半導體裝置之方法 | |
| US20230006029A1 (en) | Semiconductor Device Including Three-Dimensional Inductor Structure and Method of Forming the Same | |
| JP3441974B2 (ja) | 半導体装置の構造及び製造方法 | |
| JP2009267236A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | Annulment or lapse of patent due to non-payment of fees |