CN106941083B - 具有散热片开口的包封半导体装置封装以及其制造方法 - Google Patents

具有散热片开口的包封半导体装置封装以及其制造方法 Download PDF

Info

Publication number
CN106941083B
CN106941083B CN201610832122.6A CN201610832122A CN106941083B CN 106941083 B CN106941083 B CN 106941083B CN 201610832122 A CN201610832122 A CN 201610832122A CN 106941083 B CN106941083 B CN 106941083B
Authority
CN
China
Prior art keywords
conductive
heat sink
coupled
die
conductive feature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610832122.6A
Other languages
English (en)
Other versions
CN106941083A (zh
Inventor
大卫·阿多
杰弗里·凯文·琼斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP USA Inc
Original Assignee
NXP USA Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NXP USA Inc filed Critical NXP USA Inc
Publication of CN106941083A publication Critical patent/CN106941083A/zh
Application granted granted Critical
Publication of CN106941083B publication Critical patent/CN106941083B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H03F1/301—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in MOSFET amplifiers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3672—Foil-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0288—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers using a main and one or several auxiliary peaking amplifiers whereby the load is connected to the main amplifier using an impedance inverter, e.g. Doherty amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56—Modifications of input or output impedances, not otherwise provided for
    • H03F1/565—Modifications of input or output impedances, not otherwise provided for using inductive elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/193—High frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only with field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/195—High frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H01L2223/6655—Matching arrangements, e.g. arrangement of inductive and capacitive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/32258—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic the layer connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/3301—Structure
    • H01L2224/3303—Layer connectors having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/142—HF devices
    • H01L2924/1421—RF devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/222—A circuit being added at the input of an amplifier to adapt the input impedance of the amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/387—A circuit being added at the output of an amplifier to adapt the output impedance of the amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/447—Indexing scheme relating to amplifiers the amplifier being protected to temperature influence

Abstract

实施例包括封装半导体装置和制造封装半导体装置的方法。半导体管芯包括耦合到所述管芯的底部表面的导电特征。所述导电特征仅仅部分地覆盖底部管芯表面以限定跨越所述底部管芯表面的部分的无导体区。所述管芯通过将包封材料附着到所述底部管芯表面(例如，包括所述无导体区上方)上来包封。所述包封材料包括暴露所述导电特征的开口。在包封所述管芯之后，将散热片置放于所述开口内，并且将所述散热片的表面附着到所述导电特征。因为在包封所述管芯之后附着所述散热片，所以散热片侧壁未直接键合到所述包封材料。

Description

具有散热片开口的包封半导体装置封装以及其制造方法
技术领域
本文所述的标的物的实施例大体上涉及包括散热片的包封(或包覆模制)半导体装置封装，且更具体地说，涉及具有附着散热片的包封的高功率射频(RF)放大器装置。
背景技术
制造高功率半导体封装总成(例如＞10瓦功率耗散)通常开始于将半导体管芯附着到散热构件(或“散热片”)上，所述散热构件还可充当装置的接地平面。在多数情况下，散热片形成引线框架的部分，并且制造另外包括在引线框架引线和管芯之间连接焊线，以及使用塑料包封物包封总成。
上述类型的封装总成适用于多个装置。然而，它具有使它较不适用于一些类型的高功率、射频(RF)半导体装置的若干局限性和缺点。这种装置可包括至少一个输入引线、至少一个输出引线、高功率晶体管管芯，以及耦合输入和输出引线到晶体管管芯上的焊线阵列。焊线阵列在高频率下具有相当大的电感。因此，为了确保在装置输入端和输出端的足够的阻抗匹配，额外的无源组件(例如，电容器、电感器等)可包括在装置内。例如在包封之前，额外的离散电容器和/或电感器可在晶体管管芯和输入和/或输出引线之间电连接。无论无源组件是直接耦合到散热片还是位于散热片的上方，散热片对无源组件的接近度都可能会对组件的品质因数(Q)产生不利的影响。
此外，相对昂贵的引线框架通常用于高功率半导体装置，因为对功率耗散的要求可能需要使用相对较厚的散热片。在单规引线框架中，引线和散热片具有相同的厚度(例如，大约0.5毫米(mm)或大于0.5毫米)。可替换的是，双规引线框架包括具有不同厚度的引线和散热片(例如，引线具有大约0.2mm的厚度，而散热片具有0.75mm或大于0.75mm的厚度)。厚的单规引线框架和双规引线框架两者都比通常的低功率装置引线框架贵若干倍。
发明内容
根据本发明的一个方面，提供一种制造封装半导体装置的方法，所述方法包括以下步骤：
在包封材料中包封半导体管芯，其中所述半导体管芯具有顶部管芯表面、底部管芯表面，以及耦合到所述底部管芯表面的第一导电特征，其中所述第一导电特征仅仅部分地覆盖所述底部管芯表面以限定跨越所述底部管芯表面的第一部分的第一无导体区，并且其中包封包括将包封材料附着到所述底部管芯表面上，其中所述包封材料包括暴露所述第一导电特征的第一开口，并且其中所述第一开口具有从所述包封材料的外部表面朝向所述底部管芯表面延伸的包封侧壁；
在包封所述半导体管芯之后，将散热片置放于所述第一开口内，其中所述散热片具有第一散热片表面、第二散热片表面，以及在所述第一和第二散热片表面之间延伸的散热片侧壁；以及
将所述第一散热片表面附着到所述第一导电特征上。
优选地，所述半导体管芯包括
晶体管，其中所述晶体管的第一导电端电耦合到所述第一导电特征，以及
电耦合到所述晶体管的第一滤波器电路，其中所述第一滤波器电路包括形成于所述半导体管芯的部分中的无源组件，所述半导体管芯的部分正对着所述第一无导体区，并且其中所述无源组件选自电感器和电容器；以及
包封所述半导体管芯包括将所述包封材料附着到所述第一无导体区上方的所述底部管芯表面上。
优选地，所述半导体管芯另外包括
电耦合到所述晶体管的第二滤波器电路，其中所述第二滤波器电路包括形成于所述管芯的部分中的第二无源组件，所述管芯的部分正对着第二无导体区，并且其中所述第二无源组件选自电感器和电容器；以及
包封所述半导体管芯包括将所述包封材料附着到所述第二无导体区上方的所述底部管芯表面上。
优选地，所述半导体管芯包括第二导电特征，所述第二导电特征耦合到所述底部管芯表面，并横跨所述第一无导体区与所述第一导电特征物理地分离，以及第三导电特征，所述第三导电特征耦合到所述底部管芯表面，并横跨所述第二无导体区与所述第一导电特征物理地分离，并且其中所述第二导电特征和所述第三导电特征电耦合到所述晶体管；
所述方法另外包括
耦合第一导电引线到所述第二导电特征上，以及
耦合第二导电引线到所述第三导电特征上；以及
包封所述半导体管芯另外包括包封所述第一导电引线和所述第二导电引线。
优选地，将所述半导体管芯插入到包括底部模具构件的模具中，所述底部模具构件具有第一模腔和第一突起，其中当所述半导体管芯插入到所述模具中时，所述第一突起的表面抵着所述导电特征压缩，并且其中所述第一突起限定所述第一开口的形状；以及
传递或注射所述包封材料到所述第一模腔中。
优选地，所述模具另外包括顶部模具构件，所述顶部模具构件具有第二模腔和第二突起，当所述半导体管芯插入到所述模具中时，所述第二突起朝向所述顶部管芯表面延伸；以及
其中包封另外包括传递或注射所述包封材料到所述第二模腔中，其中所述第二突起限定从所述包封材料的顶部表面朝向所述顶部管芯表面延伸的第二开口的形状。
优选地，当所述半导体管芯插入到所述模具中时，所述第二突起的表面抵着所述顶部管芯表面压缩。
优选地，包封所述半导体管芯包括：
执行薄膜辅助式模塑包封工艺。
优选地，将所述散热片置放于所述第一开口内包括在所述第一开口内压配所述散热片。
优选地，将所述第一散热片表面附着到所述第一导电特征上包括使用从使用焊料、使用导电粘附剂、执行钎焊工艺和执行烧结工艺中选出的管芯附着技术。
根据本发明的另一个方面，提供一种封装半导体装置，包括：
具有顶部管芯表面和底部管芯表面的半导体管芯；
耦合到所述底部管芯表面的第一导电特征，其中所述第一导电特征仅仅部分地覆盖所述底部管芯表面以限定跨越所述底部管芯表面的第一部分的第一无导体区；
位于在所述底部管芯表面处的所述第一无导体区上方的包封材料，其中所述包封材料包括暴露所述第一导电特征的第一开口，并且其中所述第一开口具有从所述包封材料的外部表面朝向所述底部管芯表面延伸的包封侧壁；以及
散热片，其具有第一散热片表面、第二散热片表面，以及在所述第一和第二散热片表面之间延伸的散热片侧壁，其中将所述散热片置放于所述包封材料中的所述第一开口内，所述第一散热片表面附着到所述第一导电特征，并且所述散热片侧壁未直接键合到所述包封材料。
优选地，所述散热片压配到所述第一开口中以使得所述散热片侧壁以摩擦方式与所述包封侧壁耦合。
优选地，所述散热片侧壁和所述包封侧壁之间存在空隙。
优选地，粘附材料安置在所述空隙内。
优选地，安置在所述第一开口内的所述散热片的部分不位于所述第一无导体区之下。
优选地，所述包封材料另外包括从所述包封材料的顶部表面朝向所述顶部管芯表面延伸的第二开口。
优选地，所述半导体管芯包括：
晶体管，其中所述晶体管的第一导电端电耦合到所述第一导电特征；以及
电耦合到所述晶体管的第一滤波器电路，其中所述第一滤波器电路包括形成于所述半导体管芯的部分中的第一无源组件，所述半导体管芯的部分正对着所述第一无导体区，并且其中所述第一无源组件选自电感器和电容器。
优选地，另外包括：
第二导电特征，所述第二导电特征耦合到所述底部管芯表面，并横跨所述第一无导体区与所述第一导电特征物理地分离，其中所述第二导电特征电耦合到所述晶体管；以及
耦合到所述第二导电特征的第一导电引线。
优选地，另外包括：
第三导电特征，所述第三导电特征横跨第二无导体区与所述第一导电特征物理地分离，所述第二无导体区跨越所述底部管芯表面的第二部分；
第二滤波器电路，所述第二滤波器电路电耦合到所述晶体管且耦合到所述第三导电特征，其中所述第二滤波器电路包括形成于所述半导体管芯的部分中的第二无源组件，所述半导体管芯的部分正对着所述第二无导体区，并且其中所述第二无源组件选自电感器和电容器；以及
耦合到所述第三导电特征的第二导电引线。
优选地，所述包封材料还位于在所述底部管芯表面处的所述第二无导体区上方，并且所述包封材料至少部分地包封所述第一和第二导电引线。
附图说明
结合以下图式考虑，同时通过参考详细描述和权利要求书得到标的物的较完整理解，图式中类似参考标号遍及各图指代相似元件。
图1是根据示例实施例的具有输入和输出电路的RF放大器的示意图；
图2是根据另一示例实施例的具有输入和输出电路的RF放大器的示意图；
图3是根据又一示例实施例的具有输入和输出电路的RF放大器的示意图；
图4是根据示例实施例的根据示例实施例的半导体管芯的部分的俯视图，所述半导体管芯包括两个放大器路径的部分；
图5是根据实施例的图4的管芯的仰视图；
图6是沿着线6-6截取的图4的管芯的横截面侧视图；
图7是根据实施例的具有环绕式终端的半导体管芯的实施例的横截面侧视图；
图8是沿着线8-8截取的图4的管芯的横截面侧视图；
图9是沿着线9-9截取的图4的管芯的横截面侧视图；
图10是区域10中的图4的管芯的放大俯视图；
图11是根据示例实施例的制造和封装放大器并将放大器并入到放大器系统中的方法的流程图；
图12到19示出了根据示例实施例的在制造和封装放大器的过程中的放大器的各种视图；
图20到24示出了根据另一示例实施例的在制造和封装放大器的过程中的放大器的各种视图；
图25是根据示例实施例的耦合到印刷电路板上的图21中的放大器装置的横截面侧视图；
图26是示出针对常规电感器和根据实施例实施的电感器的相对于频率的电感器品质(Q)因数的图表；以及
图27是根据实施例的多尔蒂功率放大器的框图。
具体实施方式
本发明的标的物的实施例包括具有散热片的包封半导体装置，所述散热片在包封之后耦合到半导体装置上。根据另一实施例，半导体装置包括经图案化的背垫金属，其中背垫金属的物理分离的部分可提供不同的输入端口、输出端口和散热片附着区域，以及其它部分。一个或多个无源滤波器电路组件可包括于半导体装置的部分中，所述半导体装置的部分正对着经图案化的背垫金属中的无导体区域。如下文将着重阐述的，各种实施例可实现无源滤波器电路组件的品质(Q)因数的显著改进，以及相比于可使用常规制造技术实现的，显著降低了的制造成本和更高程度的集成。在制造射频(RF)放大器装置的情况下描述各种实施例。然而，本领域的技术人员基于本文中的描述将理解，各种实施例还可应用到其它类型的电子装置上。
图1是RF放大器装置100的示意图。在实施例中，装置100包括输入端102、输出端104、一个或多个参考电压端106(图1中仅示出的这些参考电压端中的一个参考电压端)、射频(RF)冷点端108、输入电路110、晶体管120，以及输出电路130。尽管晶体管120以及输入和输出电路110、130的各个元件示出为单个组件，但是描述仅出于易于说明的目的。本领域的技术人员基于本文中的描述将理解，晶体管120和/或输入和输出电路110、130的某些元件各自可实施为多个组件(例如，与彼此并联或串联连接)。下文对晶体管120以及输入和输出电路110、130的各个元件的描述并不意图将本发明的标的物的范畴仅限制在所示出的实施例。
晶体管120是装置100的主要有源组件。晶体管120包括控制端以及第一和第二导电端，其中导电端通过可变导电性通道在空间上电气分离。例如，晶体管120可为场效应晶体管(FET)(例如，金属氧化物半导体FET(MOSFET)、横向扩散MOSFET(LDMOS FET)、高电子迁移率晶体管(HEMT)等等)，所述场效应晶体管包括栅极(控制端)、源极(第一导电端)和漏极(第二导电端)。可替换的是，晶体管120可为双极结晶体管(BJT)。因此，本文中对“栅极”、“漏极”和“源极”的参考并不意图限制，因为这些名称中的每一个具有BJT实施方案的类似特征(例如，相应地，基极、集电极和发射极)。
根据实施例并使用通常以非限制性方式应用于MOSFET的术语，晶体管120的栅极通过输入电路110耦合到输入端102，晶体管120的漏极通过输出电路130耦合到输出端104，并且晶体管120的源极通过参考电压端106耦合到接地(或另一参考电压)。更确切地说，晶体管120的栅极可通过一个或多个导电结构160(例如，导电通孔或其它结构)耦合到输入端102，晶体管120的源极可通过一个或多个其它导电结构164(例如，导电通孔、重掺杂沉降区等)耦合到参考电压端106(例如，耦合到接地或另一参考电压的端)，并且晶体管120的漏极可通过一个或多个其它导电结构170(例如，导电通孔或其它结构)耦合到输出端104。根据实施例，如所示出，隔直电容器136可在晶体管120的漏极与输出端104之间耦合，或在其它实施例中，可不包括隔直电容器136。可以选择隔直电容器136的值以在低频率下(例如，小于预期RF操作带的频率)提供显著的增益减少。
通过提供到晶体管120的栅极的控制信号(例如，输入RF信号)的变化，调制晶体管120的导电端之间的电流。例如，当并入到放大器系统(例如，多尔蒂放大器系统1800，图18)中时，输入端102用于接收相对较低功率的输入RF信号以供放大。通过输入端102所接收的输入RF信号通过晶体管120放大，并且所得放大的RF信号通过输出端104输出。
输入RF信号通过输入电路110从输入端102传送到晶体管120的控制端。用于对输入RF信号进行滤波的输入电路110在输入端102与晶体管120的控制端之间耦合。根据实施例，输入电路110是输入阻抗匹配电路，所述输入阻抗匹配电路被配置成将装置100的阻抗提高到较高(例如，中间或更高)阻抗水平(例如，在从约2欧姆到约10欧姆或更高的范围内)。输入电路110通过导电结构160耦合到输入端102。另外，输入电路110可通过一个或多个额外的导电结构162耦合到参考电压端106(或另一不同的参考电压端)。
根据实施例，输入电路110包括电感元件116和分路电容器114。更确切地说，分路电容器114的第一板(或端)电耦合到输入端102(例如，通过导电结构160)，并且分路电容器114的第二板(或端)电耦合到参考电压端106(例如，通过导电结构162)。电感元件116具有第一端，所述第一端也电耦合到输入端102(例如，通过导电结构160)且电耦合到分路电容器114的第一板；以及第二端，所述第二端电耦合到晶体管120的控制端。根据实施例，电感元件116可具有在约50微微亨(pH)到约3毫微亨(nH)之间的范围内的值，并且分路电容器114可具有在约5微微法拉(pF)到约80pF之间的范围内的值，但是电感元件116和分路电容器114也可以具有在这些范围之外的值。在此配置中，输入电路110充当低通滤波器电路。在替代实施例中，输入电路110可被配置为高通滤波器电路(例如，如在图2的实施例中)或带通滤波器电路(例如，如在图3的实施例中)。
用于对放大的RF信号进行滤波的输出电路130在晶体管120的漏极端与输出端104之间耦合。根据实施例，输出电路130是输出阻抗匹配电路，所述输出阻抗匹配电路被配置成将装置100的输出阻抗与可以耦合到输出端104的外部电路或组件(未示出)的输入阻抗匹配(例如，50欧姆或一些其它值)。输出电路130通过一个或多个导电结构170(例如，导电通孔或其它结构)耦合到晶体管120的漏极和输出端104。此外，输出电路130可通过一个或多个额外的导电结构166耦合到参考电压端106(或另一不同的参考电压端)。另外，根据实施例，输出电路130还可通过一个或多个额外的导电结构168和RF冷点端108耦合到其它外部电路(下文描述)。
根据实施例，输出电路130包括串联耦合的分路电感元件134和分路电容器132。更确切地说，电感元件134具有第一端，所述第一端电耦合到晶体管120的漏极，并且还耦合到输出端104(例如，通过导电结构170)。电感元件134具有第二端，所述第二端耦合到分路电容器132的第一板(或端)。分路电容器132的第二板(或端)通过导电结构166电耦合到参考电压端106(或另一不同的参考电压端)。根据实施例，分路电感器134可具有在约100pH到约3nH之间的范围内的值，并且分路电容器132可具有在约50pF到约500pF之间的范围内的值，但是这些组件也可以具有在这些范围之外的值。在此配置中，输出电路130充当高通滤波器电路。在替代实施例中，输出电路130可被配置为低通滤波器电路(例如，如在图2的实施例中)或带通滤波器电路(例如，如在图3的实施例中)。在示例性实施例中，输出电路130提供单一相位转换(例如，90°相移)，所述单一相位转换引起在输出端104处的信号的相位相对于在晶体管120的漏极处的信号移位90°。
在示例性实施例中，RF“冷点”存在于分路电感器134与分路电容器132之间的节点142处。因此，节点142在本文中可被称为“RF冷点节点”。更确切地说，选择分路电容器132的电容以在节点142处为RF电信号提供虚拟接地参考电压，使得电感元件134充当到RF接地电压的分路电感，同时选择电感元件134的电感以在放大器100的基频下提供在输出端104处的所需阻抗。例如，对于在晶体管120(所述晶体管120具有约50瓦(W)到约500W的范围内的功率处理能力)的情况下的在约1.8千兆赫(GHz)到约2.2GHz的范围内的基频，可以选择电容器132的电容处于约70pF到约500pF的范围内，可以选择电感元件124的电感处于约100pH到约500pH的范围内，使得输出电路130在输出端104处提供在约1.0欧姆到5.0欧姆的范围内的输出阻抗。应了解，输出端104处的所需输出阻抗可为中间阻抗，所述中间阻抗随后变换成用于在功率组合器(例如，图18的功率组合器1860)的输入端处的阻抗匹配的不同值，并且因此，输出端104处的输出阻抗将变化以符合特定实施方案的需要。
通过一个或多个额外的导电结构168(例如，导电通孔)和RF冷点节点端108，RF冷点节点142可耦合到外部电路。例如，外部电路可包括电压源Vdd和包络频率终端电路140。电压源Vdd可用于偏置晶体管120，并且包络频率终端电路140可用于通过呈现RF频率下的高阻抗来改进装置100的低频谐振，所述低频谐振由输出电路130与偏馈(未示出)之间的交互引起。在不包括隔直电容器136的实施例中，可替换的是，Vdd可在输出端104处提供。包络频率终端电路140从匹配的观点来看实质上是“不可见的”，因为所述包络频率终端电路140仅影响包络频率下的输出阻抗(即，包络频率终端电路140为装置100的包络频率提供终止)。
根据实施例，包络频率终端电路140包括电容器146，所述电容器146在本文中可被称为“包络电容器”。在实施例中，包络电容器146的第一板(或端)耦合到RF冷点端108，并且包络电容器146的第二板(或端)耦合到接地(或另一参考电压)。包络电容器146可为(例如)离散组件，并且可具有在约2.0毫微法拉(nF)到约1.0微法拉(μF)之间的范围内的值，但是包络电容器146也可以具有在此范围之外的值。根据实施例，包络电容器146可通过相对较低的电感连接耦合到印刷电路板(PCB)，装置100耦合到所述印刷电路板。
根据实施例，输入电路110、晶体管120和输出电路130均实施于单个半导体管芯(例如，图4的管芯450)上。换句话说，RF放大器装置100是单片的。在替代实施例中，输入电路110和/或输出电路130的部分可被实施为离散组件和/或可实施于半导体管芯上，所述半导体管芯不同于其上实施晶体管120的半导体管芯。尽管图式和描述聚焦于单片实施方案，但本领域的技术人员基于本文中的描述将理解，针对非单片实施方案(即，其中输入和/或输出电路的一些组件包括在除晶体管管芯之外的管芯上的实施方案)可以如何进行各种修改。
根据其中输入电路110、晶体管120和输出电路130实施于单个半导体衬底上的实施例，这些电路组件可接近于衬底的顶部表面(例如，在所述衬底的顶部表面下方、所述衬底的顶部表面处以及所述衬底的顶部表面上方)形成。相反地，在实施例中，输入端102、输出端104、参考电压端106以及RF冷点端108中的一些或全部端各自可包括耦合到衬底的底部表面的导电特征。当耦合到底部衬底表面时，端102、104、106、108横跨底部衬底表面的“无导体”区(即，无导电材料耦合的底部衬底表面的部分)与彼此物理地分离。在任何情况下，端102、104、106、108使RF放大器装置100能够与外部电路电耦合。
例如，RF放大器装置100可物理地电耦合到PCB或其它衬底(例如，图16的PCB1610)，所述PCB或其它衬底包括放大器系统的额外电路。在此配置中，建立装置平面(由虚线150表示)，其中存在于装置平面的一侧上的放大器组件(例如，在图1中的线150上方或“在装置平面上方”的组件)可实施于单个半导体衬底上，并且存在于装置平面的另一侧上的组件(例如，在图1中的线150下方或“在装置平面下方”的组件)可耦合到PCB或其它衬底。例如，并且如稍后将更详细地描述，接地参考、参考电压(例如，Vdd)、其它组件(例如，电容器146)、传输线、信号分路器、信号组合器、移相器以及各个其它放大器组件可实施于装置平面的下方。
在图1中示出的实施例中，输入电路110被配置成低通滤波器，并且输出电路130被配置成高通滤波器。如上文所提及，在放大器200的替代实施例中(例如图2中示出)，输入电路210可被配置成高通滤波器，和/或输出电路230可被配置成低通滤波器。例如，高通滤波器输入电路210可包括串联耦合的分路电感元件216和分路电容器214。更确切地说，电感元件216具有第一端，所述第一端电耦合到晶体管120的栅极，并且还电耦合到输入端102(例如，通过导电结构160)。电感元件216具有第二端，所述第二端耦合到分路电容器214的第一板(或端)。分路电容器214的第二板(或端)通过导电结构162电耦合到参考电压端106(或另一不同的参考电压端)。
低通滤波器输出电路230可包括电感元件234和分路电容器232。更确切地说，电感元件234的第一端电耦合到晶体管120的漏极，并且电感元件234的第二端电耦合到输出端104(例如，通过导电结构170)且电耦合到分路电容器232的第一板(或端)。根据实施例，如所示出，隔直电容器136可在电感元件234的第二端与输出端104之间耦合，或在其它实施例中，可不包括隔直电容器136。分路电容器232的第一板还电耦合到输出端104(例如，通过导电结构170和隔直电容器136，当包括隔直电容器136时)，并且分路电容器232的第二板(或端)电耦合到参考电压端106(例如，通过导电结构166)。
在示例性实施例中，RF低阻抗节点242存在于电感器234与隔直电容器236(当包括隔直电容器236时)之间。通过一个或多个额外的导电结构168(例如，导电通孔)和端108，节点242可耦合到外部电路(例如，包括电压源Vdd和包络频率终端电路140)。在实施例中，为了避免将Vdd直接耦合到RF低阻抗节点242，高阻抗元件244在Vdd与节点242之间提供。高阻抗元件244可实施(例如)为四分之一波线或电感元件。尽管图2示出了实施于装置平面150下方(例如，在装置所耦合的PCB上)的高阻抗元件244，但是在另一实施例中，高阻抗元件244可实施于装置平面150的上方(例如，耦合到或单片形成为半导体衬底的一部分)。在不包括隔直电容器136的实施例中，端104和108可以用用于输出放大的输出信号的单个端替换，并且Vdd、高阻抗元件244和/或包络频率终端电路140可在那一端处提供。
此外如上文所提及，在另一替代实施例中，输入电路和/或输出电路中的任一个电路或两个电路可被配置成带通滤波器。例如，在图3中示出的放大器300的实施例中，输入电路310和输出电路330两者被配置为带通滤波器。更确切地说，带通滤波器输入电路310包括低通滤波器部分和高通滤波器部分。低通滤波器部分包括电感元件316和分路电容器314，并且高通滤波器部分包括串联耦合的分路电感元件317和分路电容器315。更确切地说，分路电容器314具有第一板(或端)，所述第一板耦合到输入端102(例如，通过导电结构160)；以及第二板(或端)，所述第二板通过导电结构162电耦合到参考电压端106(或另一不同的参考电压端)。电感元件316具有第一端，所述第一端电耦合到输入端102(例如，通过导电结构160)；以及第二端，所述第二端电耦合到晶体管120的栅极。根据实施例，如所示出，隔直电容器312可在电感元件316的第一端与输入端102之间耦合，或在其它实施例中，可不包括隔直电容器312。电感元件317具有第一端，所述第一端耦合到电感元件316的第二端，并且还耦合到晶体管120的栅极。此外，电感元件317具有第二端，所述第二端耦合到分路电容器315的第一板(或端)。分路电容器315的第二板(或端)通过导电结构162电耦合到参考电压端106(或另一不同的参考电压端)。
在示例性实施例中，RF冷点节点318存在于电感器317与分路电容器315之间。通过一个或多个额外的导电结构362(例如，导电通孔)和RF冷点节点端302，RF冷点节点318可耦合到外部电路(例如，包括电压源Vgg和包络频率终端电路340)。
带通滤波器输出电路330还包括高通滤波器部分和低通滤波器部分。高通滤波器部分包括串联耦合的分路电感元件334和分路电容器332，并且低通滤波器部分包括电感元件335和分路电容器333。更确切地说，电感元件334具有第一端，所述第一端耦合到晶体管120的漏极，并且还耦合到电感元件335的第一端。此外，电感元件334具有第二端，所述第二端耦合到分路电容器332的第一板(或端)。分路电容器332的第二板(或端)通过导电结构166电耦合到参考电压端106(或另一不同的参考电压端)。电感元件335具有第一端，所述第一端电耦合到晶体管120的漏极且电耦合到电感元件334的第一端；以及第二端，所述第二端耦合到输出端104(例如，通过导电结构170)。根据实施例，如所示出，隔直电容器136可在电感元件335的第二端与输出端104之间耦合，或在其它实施例中，可不包括隔直电容器136。电感元件335的第二端还耦合到分路电容器333的第一板(或端)。分路电容器333的第二板(或端)通过导电结构166电耦合到参考电压端106(或另一不同的参考电压端)。
在示例性实施例中，RF冷点节点342存在于电感器334与分路电容器332之间。通过一个或多个额外的导电结构168(例如，导电通孔)和RF冷点节点端108，RF冷点节点342可耦合到外部电路(例如，包括电压源Vdd和包络频率终端电路140)。
现将描述图1中的放大器的集成电路实施方案的实施例。为了增加理解应该在一起查看的图4和图5分别是根据示例实施例的半导体管芯450的俯视图和仰视图，所述半导体管芯450包括两个放大器路径400、401的部分。在半导体管芯450的描述中还将提及图6到10，因为那些图示出了管芯450的部分的各个横截面或放大图，并且那些视图有助于理解实施例的各个细节。更确切地说，图6、8和9分别是沿着图4中的线6-6、8-8和9-9截取的管芯450的横截面侧视图，并且图7是沿着对应于图4中的线6-6的线截取的管芯的横截面侧视图的替代实施例。
首先参看图4和6，管芯450包括具有顶部和底部衬底表面652、654的半导体衬底650，以及形成于顶部衬底表面652上方和耦合到顶部衬底表面652的多个介电和导电层680(本文中被称作“内建”层)。在各个横截面图中，为简单起见，仅描绘最低(即，最接近于衬底650)和最高(即，最接近于顶部管芯表面452)内建层680，并且包括竖直椭圆“…”来指示额外的介电和导电层可包括于最低和最高内建层680之间。例如，最接近于顶部衬底表面652的导电层681可为M1层(金属1层)，并且最接近于顶部管芯表面452的导电层682、683可分别为M4和M5层。例如，导电层681到683可由铝-铜-钨(AlCuW)或其它常用导电层材料形成。如稍后将描述，根据实施例，包括在电感器416、417、434、435中的所有或部分金属层(例如，层683)可包括与底层金属层(例如，层681、682)的材料不同的材料。尽管本文中描述具有五个金属层681到683(例如，M1到M5)的示例实施例，但是装置也可以具有更多或更少金属层。另外，尽管下文的描述将电感器416、417、434、435和电容器414、415、432、433描述为由特定金属层682、683的部分形成，但是电感器416、417、434、435和电容器414、415、432、433也可以由其它金属层的部分形成。底部衬底表面654对应于管芯450的底部表面554(图5)，并且内建层680的顶部表面658对应于管芯450的顶部表面452。
在各种实施例中，半导体衬底650可包括硅、绝缘体上硅(SOI)、蓝宝石上硅(SOS)、砷化镓(GaAs)、氮化镓(GaN)、碳化硅上的GaN、硅上的GaN或其它类型的衬底材料。例如，衬底650可具有在约50微米至约100微米的范围内(例如，约75微米)的厚度651，但衬底650也可以更薄或更厚。衬底650可包括(例如)基础半导体衬底和一个或多个额外的半导体层，这些半导体层外延地形成于基础半导体衬底的表面上。在特定示例实施例中，衬底650是高电阻率硅衬底(例如，具有在约1000欧姆/厘米(cm)到约100,000欧姆/cm或更大的范围内的体电阻率的硅衬底)。可替换的是，衬底650可为半绝缘GaAs衬底(例如，具有多达108欧姆/cm的体电阻率的GaAs衬底)或另一合适的高电阻率衬底。在此类实施例中，并如稍后将详细描述，顶部和底部衬底表面652、654之间的电连接可使用导电穿衬底通孔(TSV)(例如，图6、8的TSV661、664、671、863、865、869)实现。可替换的是，顶部和底部衬底表面652、654之间的电连接可使用环绕式终端(例如，图7的环绕式终端760、770)或使用其它导电结构实现。仍可使用低电阻率衬底实施其它实施例。
多个有源和无源组件形成于半导体衬底650中以及半导体衬底650上方。更确切地说，每个放大器路径400、401包括：输入电路(例如，图1的输入电路110)，所述输入电路包括至少一个电感器416、417(例如，图1的电感元件116)和至少一个电容器414、415(例如，图1的电容器114)；晶体管420、421(例如，图1的晶体管120)；以及输出电路(例如，图1的输出电路130)，所述输出电路包括至少一个电感器434、435(例如，图1的电感元件134)和至少一个电容器432、433(例如，图1的电容器132)。晶体管420、421表示放大器路径400、401的放大组件。在所示出的实施例中，每个放大器路径400、401是单级放大器(例如，各自包括一个功率晶体管420、421)。在替代实施例中，每个放大器路径可实施为多级放大器(例如，具有与末级放大器晶体管串联的前置级放大器晶体管)。在此实施例中，匹配电路可在前置级放大器与末级放大器之间实施。
通过下文将更详细描述的各种导电结构，管芯450的有源和无源组件电耦合到彼此，并且电耦合到多个导电特征502、503、504、505、506(例如，图1的导电组件102、104、106、108)，所述多个导电特征耦合到底部衬底表面654。那些导电特征502到506促进管芯的有源和无源组件到外部电路(例如，图4的电路140，以及图18的1850、1852、1860、1862)的电连接。
在图5、6、8和9中示出多个导电特征502到506的各个视图。因为导电特征502到506相对于上覆于顶部衬底表面652的另一电路的相对位置与本发明的标的物相关，所以还在图4中指示导电特征502到506，但是通过虚边指示出这些导电特征502到506不接近于顶部衬底表面652，而是替代地耦合到底部管芯表面554。
导电特征502到506中的每一个导电特征仅仅部分地覆盖底部管芯表面554以限定跨越底部管芯表面554的各个部分的多个无导体区580、582、584、586。如本文中所使用的，“无导体区”是底部管芯表面554的部分，导电材料(或至少大量导电材料)不耦合到所述部分。根据实施例，各个导电特征502到506通过无导体区580、582、584、586横跨底部管芯表面554与彼此电隔离。无导体区584、586提供被提供到放大器路径400、401的输入信号的电气分离。如稍后将更详细地描述，无导体区580、582正对着(在垂直方向上，相对于图6)顶部衬底表面652的部分480、482而定位，电感器416、417、434、435形成于这些部分480、482的上方。根据各种实施例，因为在装置中的电感器415、417、434、435下方缺乏参考电压平面，所以电感器415、417、434、435在本文中可被称为“浮动”电感器。在浮动电感器415、417、434、435下方包括无导体区580、582可实现多个优点，如稍后将更详细地论述。
根据实施例，导电特征502到506各自可形成经图案化的导电层655的一部分，所述经图案化的导电层655耦合到底部衬底表面654，其中经图案化的导电层655中的空隙对应于无导体区580、582、584、586。在各种实施例中，导电特征502到506中的一些或全部导电特征可直接连接到底部衬底表面654，或绝缘层656可存在于导电特征502到506中的一些或全部导电特征之间，以便将这些导电特征502到506与衬底650电隔离。根据实施例，导电层655包括电镀铜(即，使用电镀工艺涂覆多个层)或其它导电金属或金属合金，并且导电层655具有在约10微米到约50微米的范围内的厚度657。经图案化的导电层655可由单个导电材料的一个或多个层形成或可由不同材料层形成。此外，与以上给定范围相比，经图案化的导电层655可为更薄或更厚。可替换的是，导电特征502到506可为不同的结构，这些结构以另外的方式耦合(例如，键合、焊接、粘附等)到底部衬底表面654。
在任何情况下，导电特征502、503分别表示用于第一放大器路径400和第二放大器路径401的输入端(例如，图1的端102的两个例子)，并且导电特征504、505分别表示用于第一放大器路径400和第二放大器路径401的输出端(例如，图1的端104的两个例子)。导电特征506表示参考电压端(例如，图1的参考电压端106)，并且尽管参考电压端在所示出的实施例中被描绘为单个导电特征506，但是在替代实施例中，不同的且单独的导电特征的集合可替代地充当多个参考电压端。另外，导电特征508、509(图5、8、9)表示使放大器路径400、401的部分能够耦合到其它外部电路的端(例如，图1的端108的三个例子)。例如，导电特征508、509可表示RF冷点节点端(例如，RF冷点节点端108的多个例子)，所述RF冷点节点端使RF冷点(例如，图1的节点148)能够与外部电路(例如，与包络频率终端电路140，图1)耦合。如稍后将更详细地描述，电感器434、435与电容器432、433之间的节点表示RF冷点节点。此外，导电特征508、509可使偏置电压(例如，Vdd)能够被提供到每个放大器路径400、401的晶体管420、421的漏极端424、425。尽管未示出，但是类似导电特征也可被提供到输入电路中的RF冷点节点，以提供以下能力：提供将被提供到晶体管420、421的控制端422、423的偏置电压。
现将更详细地描述沿着放大路径400的管芯450的各个组件之间的互连。应理解，可沿着放大路径401实施大体上类似的互连。在任何情况下，并且参看图4到6以及8，导电特征502通过导电结构660的第一集合(例如，图1的导电结构160)电连接到输入电路(例如，图1的输入电路110)，所述导电特征502被配置成接收输入RF信号，所述导电结构660的第一集合提供导电特征502与输入电路的输入节点461(例如，图1的节点161)之间的连续电气路径。根据实施例，导电结构660的第一集合可包括一个或多个TSV 661、导电层681到683的部分，以及导电通孔663，所述导电通孔663电耦合导电层681到683的部分。在实施例中，TSV661可通过介电通孔内衬材料662与衬底650电隔离，但在其它实施例中，可不包括内衬材料662。
如图4和6中最清楚地描绘，用于路径400的输入电路包括电感器416(例如，图1的电感器116的并联例子)和电容器414(例如，图1的电容器114)，并且用于路径401的输入电路包括电感器417(例如，图1的电感器116的并联例子)和电容器415(例如，图1的电容器114)。更确切地说，用于路径400的输入电路包括电感器416，所述电感器416在节点461和晶体管420(例如，晶体管120，图1)控制端422(例如，栅极)之间并联耦合。类似地，用于路径401的输入电路包括电感器417，所述电感器417在导电结构461和晶体管421的控制端423之间并联耦合。电感器416、417中的每一个电感器被实施为由一个或多个导电层(例如，层682、683)的部分形成的集成螺旋电感器。螺旋电感器可由少至一个导电层或由多个导电层形成，其中导电通孔将电感器部分互连，并且按需要实施跨接和穿接。每个电感器416、417的第一(输入)端耦合到其相应输入电路的输入节点，并且每个电感器416、417的第二(输出)端通过导电层(例如，导电层682)的部分418、419耦合到晶体管420、421的控制端422、423。
如图4和8中最清楚地描绘，电容器414、415在输入电路输入节点(例如，用于路径400的节点461)与参考电压端506(例如，图1的端106)之间耦合。更确切地说，电容器414的第一板(或电极)814耦合到节点461(并因此耦合到电感器416的输入端)，并且电容器414的第二板(或电极)815通过导电结构862(例如，图1的导电结构162)耦合到参考电压端506。电容器415类似地在导电结构461与参考电压端506之间耦合。在所示出的实施例中，电容器414、415被实施为金属-绝缘体-金属(MIM)电容器，所述金属-绝缘体-金属电容器中的每一个电容器包括两个导电层683、682的垂直对准部分(例如，第一电容器板814和第二电容器板815)以及在电容器板814、815之间的层间介电质。此外，导电结构862可包括一个或多个TSV 863、导电层681、682的部分以及导电通孔864，所述导电通孔864电耦合导电层681、682的部分。尽管未示出，但在实施例中，TSV 863可通过介电通孔内衬材料与衬底650电隔离，但在其它实施例中，可不包括内衬材料。
如先前所提及，晶体管420、421可为(例如)LDMOS FET晶体管。每个晶体管420、421包括控制端422、423(例如，栅极)、第一导电区(例如，耦合到漏极端424、425的漏极区)以及第二导电区(例如，源极区)。如结合图1所论述，控制端耦合到输入电路110，导电区中的一个导电区(例如，漏极区)耦合到输出电路130，并且另一导电区(例如，源极区)耦合到参考电压。现参看为晶体管420的部分10(图4)的俯视图的图10，现将描述晶体管420的额外细节。为了清晰起见，还将参看图6的横截面图。
参看图10，晶体管420包括有源区域610，所述有源区域610具有多个大体上平行对准的漏极区1025和源极区1030(通过虚线矩形勾勒)，所述漏极区1025和源极区1030形成于顶部衬底表面652下方的衬底650中。由于漏极区1025和源极区1030的细长形状和叉指式布置，所述漏极区1025和源极区1030可以被称为“指”。在任何情况下，漏极区1025电耦合到导电(例如，金属)漏极指接点1024，所述导电漏极指接点1024中的每一个导电漏极指接点延伸到漏极接点424。源极区1030电耦合到导电(例如，金属)源极指接点1062，所述导电源极指接点1062又耦合到导电TSV 664(图6)，所述导电TSV 664穿过衬底650延伸到导电特征506(例如，图1的参考电压端106)。在各种实施例中，TSV 664可以或可以不内衬有介电材料，所述介电材料用于使TSV 664与衬底650绝缘。可变导电通道和在一些实施例中的漏极漂移区存在于每个晶体管指的相邻源极区1030与漏极区1025之间。导电(例如，多晶硅)栅极结构1022横跨通道区耦合到栅极接点422且从栅极接点422延伸，使得在操作期间施加到栅极接点422的电压可调整通道的导电性，并因此电流在源极区1030与漏极区1025之间(或最后在导电特征506与漏极接点424之间)流动。
尽管图10中示出LDMOS FET的特定布局，但应理解，在各种实施例中可实施多个不同布局以提供晶体管。例如，在一些实施例中，掺杂沉降区可用于在底部衬底表面654处提供在源极区与导电特征506之间的电气路径的部分。取决于选定衬底的特征以及晶体管的操作和性能，还可以进行多种其它修改。
再次参看图4到6以及8，晶体管420、421的漏极端424、425电耦合到导电特征504、505(例如，图1的端104的两个例子)，并且还电耦合到输出电路(例如，图1的输出电路130的两个例子)。首先考虑漏极端424、425与导电特征504、505之间的电耦合，图4的俯视图示出了在漏极端424、425与节点471、473(例如，图1的节点171的多个例子)之间延伸的导电特征472、474的多个例子。导电特征472、474可包括(例如)一个或多个导电层681到683的部分以及导电通孔，所述导电通孔按需要将漏极端424、425和导电层681到683的部分互连。如在图6的横截面图中最清楚地指示，节点471、473电耦合到导电特征504、505(并因此漏极端424、425电耦合到导电特征504、505)。例如，图6将节点471描绘为通过导电结构670的集合耦合到导电特征504(例如，节点171通过导电结构170耦合到端104，图1)。导电结构670的集合提供节点471与导电特征504之间的连续电气路径。根据实施例，导电结构670的集合可包括一个或多个TSV 671、导电层681到683的部分，以及导电通孔673，所述导电通孔673电耦合导电层681到683的部分。在实施例中，TSV 671可通过介电通孔内衬材料672与衬底650电隔离，但在其它实施例中，可不包括内衬材料672。在任何情况下，当管芯450并入到放大器系统中时，导电特征504、505被配置成输出由晶体管420、421产生的放大的RF信号。
如上文所提及，漏极端424、425还电连接到输出电路(例如，图1的输出电路130的两个例子)。如图4和6中最清楚地描绘，用于路径400的输出电路包括电感器434(例如，图1的电感器134的并联例子)和电容器432(例如，图1的电容器132)，并且用于路径401的输出电路包括电感器435(例如，图1的电感器134的并联例子)和电容器433(例如，图1的电容器132)。更确切地说，用于路径400的输出电路包括电感器434，所述电感器434在漏极端424(或节点471)与节点442(例如，图1的节点142)之间并联耦合。此外，如图8中最清楚地描绘，输出电路还包括电容器432，所述电容器432通过导电结构866的另一集合在节点442与导电特征506之间耦合。
电感器434、435中的每一个电感器被实施为由一个或多个导电层(例如，层682、683)的部分形成的集成螺旋电感器。螺旋电感器可由少至一个导电层或由多个导电层形成，其中导电通孔将电感器部分互连，并且按需要实施跨接和穿接。根据实施例，至少顶部导电层683的部分可由与形成下部金属层681、682和/或层683的其它部分的材料不同(例如，与其相比具有更高导电性)的材料形成或包括所述材料，所述顶部导电层683的部分包括电感器416、417、434、435。例如，如图6中示出，对应于电感器416、417、434、435的层683的部分可包括多个导电材料层684、685。例如，底部导电材料层684可包括如先前所论述的AlCuW(或某一其它材料)，并且顶部导电材料层685可包括铜(Cu)或某一其它高度导电材料。可替换的是，对应于电感器416、417、434、435中的一些或全部电感器的层683的部分可包括具有更高度导电材料(例如，Cu)的单层。包括高度导电材料可增加电感器416、417、434、435的Q，这可能对输出电路中的电感器434、435特别有利，因为与在放大器路径400的较低功率侧上的电感器416、417的Q相比，在放大器路径400的较高功率侧上的电感器434、435的Q可以更显著地影响放大器的效率。在又其它实施例中，对应于电感器416、417、434、435中的一些或全部电感器的层683的部分可包括与其它层681、682大体上相同的材料。
每个电感器434、435的第一(输入)端分别通过导电层(例如，导电层682)的部分436、437耦合到晶体管420、421的漏极端424、425。如图4和9中最清楚地示出，每个电感器434、435的第二(输出)端耦合到节点442、444。如先前在图1的描述中所论述，可以选择电感器434和电容器432的值，使得电感器434与电容器432之间的节点442(或图1的节点142)充当RF冷点节点。
如图4和8中最清楚地描绘，电容器432、433在用于路径400的节点442与参考电压端506(例如，图1的端106)之间耦合。更确切地说，电容器432的第一板(或电极)816耦合到节点442(并因此耦合到电感器434的输出端)，并且电容器432的第二板(或电极)817通过导电结构866(例如，图1的导电结构166)耦合到参考电压端506。电容器433类似地在节点444与参考电压端506之间耦合。在所示出的实施例中，电容器432、433被实施为MIM电容器，所述MIM电容器中的每一个MIM电容器包括两个导电层683、682的垂直对准部分(例如，第一电容器板816和第二电容器板817)以及在电容器板816、817之间的层间介电质。此外，导电结构866可包括一个或多个TSV 865、导电层681、682的部分以及导电通孔867，所述导电通孔867电耦合导电层681、682的部分。尽管未示出，但在实施例中，TSV 865可通过介电通孔内衬材料与衬底650电隔离，但在其它实施例中，可不包括内衬材料。
如先前所论述，节点442、444可表示电感器434、435与电容器432、433之间的RF冷点。根据实施例，管芯450包括将RF冷点节点442、444电耦合到端508、509(例如，图1的端108的多个例子)的另外的导电特征，所述导电特征提供将外部电路(例如，图1的电路140)耦合到RF冷点节点442、444的能力。如图8和9中最清楚地描绘，例如，沿着路径400，管芯450包括导电结构868(例如，图1的导电结构168)，所述导电结构868电耦合RF冷点节点442和端508。导电结构868可包括一个或多个TSV 869、导电层681到683的部分以及导电通孔871，所述导电通孔871电耦合导电层681到683的部分。在实施例中，TSV 869可通过介电通孔内衬材料870与衬底650电隔离，但在其它实施例中，可不包括内衬材料870。
在上述实施例中，导电结构660、670、862、866、868(包括TSV661、671、863、865、869)用于提供形成于顶部衬底表面652上方的组件和耦合到底部衬底表面654的导电特征502到506之间的电连接。在替代实施例中，可以实施替代导电结构以替换导电结构660、670、862、866、868中的全部或部分导电结构。例如，在图7中所描绘的替代实施例中(图7在位置上对应于图6的横截面图)，导电结构660、670可由导电环绕式终端760、770替换，所述导电环绕式终端760、770耦合到管芯750的侧表面以将导电特征702、704与位于顶部衬底表面752上方的输入和输出电路互连。在实施例中，环绕式终端760、770可通过介电材料762、772与衬底752电隔离，但在其它实施例中，可不包括介电材料762、772。在其它替代实施例中，其它类型的导电结构(例如，印刷导电线、焊线等)可用于分别将对应于输入和输出端的导电特征与输入和输出电路互连。在再其它替代实施例中，导电结构862、866、868中的一些或全部导电结构可类似地由环绕式终端或其它类型的导电结构替换。
管芯450示出为包括两个并联放大器路径400、401的部分。在此实施例中，一个或多个隔离特征490可嵌入管芯450内、嵌入包封490内或以其它方式插入在并联放大路径400、401之间，以便减小两个路径之间的潜在信号干扰。另外，放大器路径400、401的晶体管420、421具有不同大小，如通过晶体管420、421的不同面积所指示的。因此，晶体管420、421可具有不同载流容量。例如，晶体管421可能够处理晶体管420的电流的两倍的电流。此布置可能(例如)在不对称多尔蒂放大器(例如，图18的多尔蒂放大器1800)中特别有利，在所述多尔蒂放大器中，峰化放大器可显著大于主放大器。在替代实施例中，晶体管420、421可具有大体上相同的大小和/或载流容量(例如，用于对称多尔蒂放大器或另一类型的放大器)。
尽管管芯450示出为包括两个并联的放大器路径400、401，但管芯的替代实施例可包括单个放大器路径的部分。管芯的其它替代实施例可包括多于两个的放大器路径的部分。在所示出的实施例中，第一放大器路径400和第二放大器路径401可分别对应于多尔蒂放大器的主放大器路径和峰化放大器路径。可替换的是，第一放大器路径400和第二放大器路径401也可并入到其它类型的放大器中。出于简洁性，将仅详细描述放大器路径400，应理解，放大器路径401包括大体上类似的特征。
尽管图4到10的实施例体现对应于图1的放大器配置100的电路，但是应理解，IC装置的替代实施例可体现以不同方式配置的放大器(例如，图2、3的放大器200、300，或其它以不同方式配置的放大器)。各种实施例的常见方面是在放大器路径的输入和/或输出电路中包括一个或多个“浮动”电感器。本领域的技术人员基于本文中的描述将理解如何将此类浮动电感器中的一个或多个浮动电感器并入到以不同方式配置的放大器IC中。
图11是制造包括放大器的至少一部分的装置(例如，图18、19、23、24的装置1800、1900、2300、2400)的方法的流程图。如下文将论述，在形成管芯450之后，管芯450可耦合到引线(例如，图12的引线1202到1205)，并且有引线的总成(例如，图14的装置1400)包封有一个或多个开口(例如，图16、21的开口1610、2110、2114)以用于散热片(例如，图18、19、23、24的散热片1810、1910、2310、2410)的后续插入和附着。所完成的装置接着可耦合(例如，焊接)到包括放大器的其它部分的PCB(例如图25的PCB 2510)。
在框1102中，晶片制造技术用于制造晶片，所述晶片包括上述放大器电路的众多例子(例如，众多管芯位点，所述管芯位点中的每一个管芯位点包括管芯450的电路)。尽管本文出于简洁的目的未详细论述常规的晶片制造技术，但是晶片的制造包括以下过程：通孔(例如，通孔661、664、671、863、865、869)穿过半导体衬底(例如，衬底650)形成，以及各个有源装置(例如，晶体管420、421)和无源装置(例如，电感器416、417、434、435和电容器415、415、432、433)以及其互连件形成于晶片的顶部表面中和晶片的顶部表面上方。晶片的背面侧接着可被薄化到所需厚度，这样会暴露通孔的底部侧末端。导电特征(例如，导电特征502、504、506、508)随后耦合到薄化晶片的底部表面。例如，厚的经图案化的背垫金属层可涂覆到晶片的底部表面，产生导电特征。在框1104中，沿着切割道分割晶片以从晶片中使个别管芯单一化(例如，管芯450)。
接着封装管芯。根据实施例，封装实质上包括：在框1106中耦合每个单一化的管芯到引线框架，在框1108中包封管芯和引线框架，以及在框1110中耦合散热片到装置。现将结合图12到24更详细地描述上文概括的过程的实施例。
根据实施例，可使用矩阵引线框架、条带或其它引线框架结构在并联过程中执行将管芯附着到引线框架的过程(框1106)。图12示出了矩阵引线框架1200，所述矩阵引线框架1200包括布置成行与列的引线框架特征的多个集合。在替代实施例中，引线框架特征集合可被布置成条状(或单行)，而不是矩阵。在所示出的实施例中，引线框架特征的每一集合包括两个导电输入侧引线1202、1203，以及两个导电输出侧引线1204、1205。在替代实施例中，引线框架特征的每一集合可包括更多或更少的输入和/或输出引线，和/或可包括额外的引线(例如，用于偏置、耦合到外部电路等)。在实施例中，引线1202到1205可具有在约0.15毫米(mm)和约0.25mm范围内的厚度，但引线1202到1205也可更薄或更厚。
各个引线框架特征1202到1205通过牺牲轨道1220和牺牲连接器1222在结构上耦合在一起。为了清楚地区分引线框架特征1202到1205与牺牲特征1220、1222，引线框架特征1202到1205在图12中画有交叉影线。实际上，在一些实施例中，引线框架特征1202到1205和牺牲特征1220、1222可由相同材料一体地形成(例如，冲压、切削或铣削的引线框架由铜或另一材料形成)。可替换的是，引线框架特征1202到1205和牺牲特征1220、1222中的一些或全部可由不同结构形成，所述不同结构以其它方式耦合在一起。例如，引线1202到1205可为不同的结构，所述不同的结构以柱支撑到牺牲特征1220、1222上。
现参看图13，在框1106中，单一化管芯450可耦合到每一引线框架集合以制造部分完成的装置1300。更确切地说，并且如图14中更清楚地指示，图4是沿着图13的线14-14截取的横截面图，在底部管芯表面上的导电特征502到506耦合到对应的引线框架特征1202到1205。例如，在实施例中，对应于用于放大器路径400、401的信号输入的导电特征502、503可分别耦合到引线1202、1203，并且对应于用于放大器路径400、401的信号输出的导电特征504、505可分别耦合到引线1204、1205。例如，可使用焊料、导电粘附剂、钎焊、烧结或其它管芯附着技术来实现管芯450到引线框架特征1202到1205的耦合。尽管仅示出单一管芯450耦合到导电特征1202到1205，但替代实施例可包括额外的导电特征(未示出)，一个或多个额外的管芯和/或装置耦合到所述额外的导电特征，其中所述额外的管芯和/或装置可包括一个或多个额外的LDMOS FET、其它类型的管芯(例如，集成无源装置和/或其它类型的管芯)，和/或离散组件。
现参看图15和16，在框1108中，可包封部分完成的装置1300。尽管图15和16描绘仅包封一个部分完成的装置1300，并且下文描述可能指代包封单一装置1300，但应理解可同时包封多个装置(例如，耦合到引线框架1200的全部装置1300)。如下文将详细描述，并根据实施例，部分完成的装置1300包封有一个或多个开口(例如，图16、21的开口1610、2110、2114)，以用于散热片(例如，图18、19、23、24的散热片1810、1910、2310、2410)到装置的后续插入和附着。
在各种实施例中，包封可使用传递模塑(包括薄膜辅助式模塑)、注射模塑、压缩模塑或其它技术执行。例如，使用传递模塑，可使用具有顶部和底部模具构件1510、1520的模具，其中所述顶部和底部模具构件1510、1520包括模腔1512、1522，所述模腔1512、1522被配置成限定涂覆到部分完成的装置1300的包封材料(例如，图16的包封材料1690)的形状。使用薄膜辅助式模塑包封工艺，塑料膜1530、1532被吸入到顶部和底部模具构件1510、1520的内表面1512、1522上，并且部分完成的装置1300的引线框架1200插入到模具中。
根据实施例，模具内表面1512、1522的部分1514、1524(或更确切地说，覆盖那些部分1514、1524的塑料膜1530、1532)抵着引线1202到1205的部分压缩以从包封材料1690遮罩引线1202到1205的那些部分。此外，在实施例中，底部模具构件1520包括突起1526，所述突起1526具有抵着导电特征506压缩的表面1528。表面1528从包封材料1690遮罩导电特征506，并且突起1526的形状限定随后形成的包封开口1610的形状。另外，模腔1522的形状限定将随后耦合到装置的底部的包封材料1690的形状。更确切地说，每一模腔1522具有位于无导体区580、582(例如，参看图6，在垂直方向正对着顶部衬底表面652的部分480、482而定位的区，电感器416、417、434、435形成于所述部分480、482的上方)之下的第一部分。此外，在实施例中，模腔1522具有位于引线1202到1205的部分之下的第二部分。
一旦部分完成的装置1300的引线框架1200插入到模具中，包封材料1690(例如，热固性塑料或树脂)就传递到模腔1512、1522中。模具就地保持直到包封材料1690固化(即，硬化)。接着打开模具，并且去除包封装置1600的引线框架1200。如图16中所示，包封材料1690包括上覆于管芯450的顶部部分，以及位于管芯450之下并部分包封引线1202到1205的底部部分。在实施例中，由于模腔1522的形状，包封材料1690的底部部分具有位于无导体区580、582之下的第一部分，以及位于引线1202到1205的部分之下的第二部分。位于无导体区580、582之下的包封材料1690的部分促成了电感器415、416、434、435和装置1600的底部或“外部”表面1620之间的距离(或电感器415、416、434、435和底部表面1620之间的不导电材料的高度)。另外，位于引线1202到1205之下的包封材料1690的部分可为引线1202到1205提供电隔离。如先前所提到，突起1526的形状限定包封材料1690中的开口1610的形状。更具体地说，开口1610暴露导电特征506，并且开口1610由包封侧壁1612限定，所述包封侧壁1612从包封材料1690的外部表面1620朝向底部管芯表面554(图6)延伸。
也参看图17，图17是在包封之后引线框架1200的俯视图，可见包封材料1690覆盖管芯450的顶部表面，并且包封开口1610(在图17中使用短划线方框描绘的，由于开口1610仅在底视图中可见)暴露每一导电特征506。在框1108中，通过去除引线框架总成1200的牺牲特征1220、1222，分离多个包封装置。
现参看图18和框1110，散热片1810接着插入到开口1610中，并附着到导电特征506上，得到已完成的装置1800。散热片1810具有第一和第二表面1812、1814，以及在第一和第二表面1812、1814之间延伸的散热片侧壁1816。为了将散热片1810附着到导电特征506上，将散热片1810置放在包封材料1690中的开口1610内，并且将第一散热片表面1812附着到导电特征506上。(例如)使用焊料1830、使用导电粘附剂、执行钎焊工艺、执行烧结工艺(例如，银烧结)或使用其它管芯附着技术可实现将散热片1810附着到导电特征506上。根据实施例，在附着之前，散热片1810可预镀覆。
在图18中所示出的实施例中，散热片1810具有与开口1610的宽度大体上相同的宽度。在此类实施例中，散热片1810可压配到开口1610中以使得散热片侧壁1816以摩擦方式与包封侧壁1612耦合。然而，因为包封材料1690在散热片1610插入之前硬化，所以散热片侧壁1816未“直接键合”到包封侧壁1612上，其中如本文所使用的“直接键合”意味着直接接触和刚性地耦合(相对于是一种以可拆卸方式耦合的配置的“以摩擦方式耦合”)。实际上，散热片1810的宽度可稍微小于开口1610的宽度以便于散热片1810插入到开口1610中(例如，在包封侧壁1612和散热片侧壁1816之间可存在空隙)。在此类实施例中，粘附材料(未图示)可安置在空隙中。粘附材料存在于空隙中不应被解释为意味着散热片1810和包封材料1690“直接键合”，如上文所限定的术语，因为粘附材料存在于散热片侧壁1816和包封侧壁1612之间，并因此散热片1810和包封侧壁1612不与彼此直接接触。
在任一实施例中，散热片1810并不完全位于在浮动电感器415、417、434、435(图4)下的先前论述的无导体区580、582(图5)的下部。另外，散热片1810具有足以使散热片1810延伸超出包封材料1690的底部表面1620的厚度1820。在替代实施例中，散热片1810可更窄、更厚或更薄。另外，如图19中所描绘，以不同方式配置的散热片1910可耦合到导电特征506。在图19中所示出的实施例中，散热片1910具有延伸到开口1610中并耦合到导电特征506的第一部分1912，以及比开口1610更宽并耦合到包封材料1690的底部表面1620的第二部分1914。如同图18中的散热片1810的实施例，散热片1910的第一部分1912具有未直接键合到包封侧壁1612的侧壁1916。在其它替代实施例中，装置可包括位于包封材料1690的底部表面中的多个开口，并且多个散热片可通过多个开口耦合到管芯。
在其它替代实施例中，装置还可包括位于包封的顶部表面中的开口。为了形成这种装置，并参看图20和21，可再次使用具有顶部和底部模具构件2010、2020的模具。如同先前所述的实施例，底部模具构件2020包括突起2026，所述突起2026具有抵着管芯450的导电特征506压缩的表面2028。与先前所述的实施例相比，顶部模具构件2010还包括突起2016，并且那一突起2016具有抵着管芯450的顶部表面(例如，图4的上覆于晶体管420的顶部表面的部分)压缩的表面2018。表面2028从包封材料2190遮罩导电特征506，并且表面2018遮罩管芯450的顶部表面的部分。突出2016、2026的形状限定随后形成的包封开口2110、2114的形状。类似地，模腔2012、2022的形状限定随后耦合到装置的包封材料2190的形状。
在插入引线框架1200和部分完成的装置1300到模具中之后，包封材料2190(例如，热固性塑料或树脂)传递到模腔2012、2022中并硬化，并且引线框架1200和包封装置2100从模具中去除。再一次，位于无导体区580、582之下的包封材料2190的部分促成了电感器415、416、434、435和装置2100的底部或“外部”表面2120之间的距离(或电感器415、416、434、435和底部表面2120之间的不导电材料的高度)。另外，位于引线1202到1205之下的包封材料2190的部分可为引线1202到1205提供电隔离。如先前所提到，突起2016的形状限定包封材料2190中的开口2114的形状，并且突起2026的形状限定包封材料2190中的开口2110的形状。开口2110暴露导电特征506，并且开口2110由包封侧壁2112限定，所述包封侧壁2112从包封材料2190的外部表面2120朝向底部管芯表面554(图6)延伸。
还参看图22，图22是在包封之后引线框架1200的俯视图，可见包封材料2190覆盖除了通过开口2114暴露的管芯450的部分以外的管芯450的顶部表面的大部分。尽管所示出的实施例描绘其中管芯450的部分通过开口2114暴露的实施例，但在替代实施例中，包封材料层可存在于每一管芯450的顶部表面上方。
现参看图23和24，具有先前所述的配置中的一个(或具有不同配置)的散热片2310、2410插入到开口2110中，并附着到导电特征506，得到已完成的装置2300、2400。如同结合图18和19所描述的实施例，散热片侧壁2316、2416未“直接键合”到包封侧壁2112上。替代地，散热片2310、2410任一地压配到开口2110中，或粘附材料(未图示)存在于散热片侧壁2316、2416和包封侧壁2112之间的空隙中。在另一实施例中，额外散热片(未示出)还可通过开口2114耦合到管芯450的顶部表面。
再次参看图11，在框1112中，上述装置1800、1900、2300、2400中的任一者接着可耦合到电力系统。例如，电力系统可具有被配置成提供一个或多个输入RF信号(例如，到引线1202、1203上)的额外电路，以接收由装置产生的(例如，通过引线1204、1205)放大的RF信号，并提供参考电压(例如，接地，通过散热片1810、1910、2310、2410)。参看图25，耦合装置(例如，图23的装置2300)到电力系统可包括(例如)耦合装置2300到PCB 2510，所述PCB2510包括一个或多个介电材料层2520(例如，FR-4或其它PCB介电质)和一个或多个导电层2530、2532。尽管在图25中仅示出一个介电材料层2520和两个导电层2530、2532，但是PCB2510可包括多于一个的介电材料层和/或多于两个的导电层。另外，在其它实施例中，装置2300可耦合到除PCB之外的衬底。
为了将装置2300以电气方式以及以机械方式耦合到PCB 2510，每个引线1202到1205可焊接或以其它方式耦合到对应的衬垫或迹线，所述衬垫或迹线由PCB 2510的第一导电层2530形成。根据实施例，PCB2510中的开口2540经设定大小以容纳散热片2310。可选择散热片2310的厚度和PCB 2510的厚度以使得当散热片2310完全插入到开口2540中时，散热片2310的底部表面2312与PCB 2510的底部表面2512齐平。散热片2310的底部表面2312和在PCB 2510的底部表面2512处的第二导电层2532接着可耦合(例如，焊接)到大体上平面的系统散热片(未示出)上。在替代实施例中，系统散热片可具有被配置成延伸到开口2540中的突起(未示出)，在此情况下，散热片2310的底部表面2312可从PCB 2510的底部表面2512凹进。在另一替代实施例中，系统散热片可具有被配置成接收散热片2310的底部部分的凹陷部(未示出)，在此情况下，散热片2310的底部表面2312可突出超过PCB 2510的底部表面2512。无论哪种方式，当系统散热片耦合到参考电压时，散热片2310可同时充当散热片和到参考电压(例如，接地)的连接件。
重要的是，如在图25中可见，浮动电感器416、434与参考电压平面(例如，导电层2532)之间的垂直距离2550大体上大于浮动电感器416、434与管芯450的底部表面上的经图案化的导电层655之间的距离2552。例如，取决于管芯450、导电背垫金属层655、引线1202、1204以及PCB 2510的渐增的厚度，其中厚度的大部分由PCB 2510提供，距离2550可在约5密耳到约50密耳或大于50密耳的范围内。相比而言，距离2552更通常地可以在约50微米(2密耳)到约100微米(4密耳)的范围内。在一些实施例中，可以去除位于电感器416、434之下的导电层2532的部分，从而引起到任何虚拟接地平面的距离更进一步增加。
耦合到管芯450的底部表面的连续参考电压平面的缺少(即，根据各种实施例，包括在“浮动”电感器416、417、434、435下的无导体区)可实现多个优点中的一个或多个优点。首先，当与实施于缺乏各种实施例的无导体区的管芯中(例如，实施于具有横跨其整个底部表面的连续接地平面的管芯中)的电感器相比较时，通过不包括在电感器416、417、434、435下方的导电特征506，电感器416、417、434、435的品质因数(Q)可显著增加。在常规装置中，由于非常接近参考电压平面，螺旋电感器Q受衬底损耗、金属损耗和/或电容耦合的限制。因此，多个RF装置包括较高Q焊线以提供电感，而不是使用集成螺旋电感器。然而，本发明的实施例的“浮动电感器”416、417、434、435的实施克服了常规螺旋电感器的限制，从而产生具有与常规集成电感器相比显著较高的Q的电感器。
在上述实施例中，通过若干种方法实现电感器416、417、434、435的较高Q。首先且如先前所描述，位于电感器416、417、434、435之下的参考电压平面实质上从电感器416、417、434、435被“推开”(在距离上)。尽管参考电压平面(例如，接地平面)可以位于PCB或装置最终耦合的其它衬底上(例如，参考电压平面2532位于PCB 2510上，图25)，并且那一参考电压平面可以位于电感器416、417、434、435之下，但是电感器416、417、434、435与参考电压平面之间的距离可以变得显著大于在导电特征506在电感器416、417、434、435下方延伸(如图25中示出并且如上文所解释)的情况下将存在的距离。此外，如先前所论述，在顶部金属层(例如，层683)的至少部分中包括高度导电材料(例如，铜)可以另外增加电感器416、417、434、435的Q，电感器416、417、434、435由所述高度导电材料形成。
本文所述的装置的各种实施例的特征的这个组合产生电感器416、417、434、435的显著较高的Q。例如，图26是示出针对常规螺旋电感器(例如，实施于管芯中的螺旋电感器，所述管芯具有在其底部表面上的连续导电接地平面)以及根据实施例实施的在封装和安装于PCB(例如，PCB 2510)上的管芯(例如，管芯450)上的电感器(例如，电感器416、417、434、435中的一个电感器)的相对于频率的电感器Q的图表。更确切地说，迹线2610表示针对与底层接地平面间隔大约75微米的螺旋电感器(例如，常规螺旋电感器)的相对于频率的电感器Q，并且迹线2620表示针对与底层接地平面间隔大约500微米的螺旋电感器(例如，实施有底层无导体区和位于感应器之下的接地平面的螺旋电感器，所述感应器包括PCB导电层的部分)的相对于频率的电感器Q。如图表所指示，在约3.5GHz的频率处，常规电感器具有约28的Q，并且根据实施例的电感器具有约43的Q。在给定电感器与接地平面之间的间隔相等的情况下，电感器的最大Q的频率是电感值的函数。因此，最大Q点可以被移动到比图26中所描绘的那些频率更低或更高的频率。
如以上描述以及图26中的例子结果所指示，尽管具有耦合到管芯的底层参考电压平面的常规集成电感器可具有25到35或更小的Q，但是在一些实施例中，集成电感器416、417、434、435可实现大于40或更大的Q(例如，包括大于65的Q因数)。当相对于输出电路(例如，图1的输出电路130)的电感器434、435实施时，产生增加的Q的各种实施例的特征可能特别有利，因为电感器434、435的Q显著影响装置400和放大器的效率。
除了实现较高Q的电感以外，实施各种实施例还使得装置的电感强度能够增加。因为螺旋电感器实质上是传输线，所以电容组件存在于螺旋电感器与参考电压平面之间，电感器位于所述参考电压平面的上方。通过推开参考电压平面，电容部分减小且电感升高(当与具有更靠近的参考电压平面的电感器相比时)。
另外，减少或除去使用焊线实施的电感器可以显著简化和减少后端装配过程的成本。更确切地说，可以从后端生产设备中除去专用设备，所述专用设备用于将焊线阵列附着到装置引线以及对焊线阵列塑形，并且处于用于实现所需电感的装置组件之间。另外，焊线阵列的除去还消除了那些阵列之间的电感耦合，所述电感耦合否则可能会对性能产生不利的影响。
放大器装置的实施例(例如，装置1800、1900、2300、2400或具有更多或更少放大器路径的其它装置)可并入到多种不同类型的放大器系统中的任一个放大器系统中，如先前所论述。例如，诸如装置1800、1900、2300、2400的双路径装置可并入到双向多尔蒂功率放大器中，所述双向多尔蒂功率放大器包括主放大器路径和单一峰化放大器路径。图27中示出此实施例，图27是多尔蒂功率放大器2700的简化框图。根据实施例，放大器系统2700包括输入节点2701、输出节点2770、功率分配器2740、RF放大器装置2750(例如，管芯450或装置1600)以及功率组合器2760。功率分配器2740在输入节点2701与到RF放大器装置2750的输入端2702、2703之间耦合，并且功率组合器2760在RF放大器装置2750的输出端2704、2705与输出节点2770之间耦合。在输入节点2701处接收到的输入信号通过放大器系统2700放大，并且经由输出节点2770提供到负载2780(例如，天线)。
更确切地说，在操作期间，功率分配器2740被配置成将在节点2701处接收到的输入信号的功率划分成输入信号的多个部分(例如，相等部分)，其中输入信号的相应部分被提供到输入端2702、2703。例如，功率分配器2740的第一输出可耦合到对应于第一放大器路径2722的输入端2702，并且功率分配器2740的第二输出可耦合到对应于第二放大器路径2723的输入端2703。功率分配器2740可在放大器路径2722、2723当中相等地划分输入功率，使得大致一半的输入信号功率被提供到每个放大器路径2722、2723。可替换的是，功率分配器2740可不相等地划分功率。
放大器系统2700包括第一相位转换元件2742，所述第一相位转换元件2742处于功率分配器2740的第二输出与对应于峰化放大器路径2723的输入端2703之间。例如，第一相位转换元件2742可被实施为四分之一波传输变换器(例如，90°相位长度传输线)或90°相位变换器的集总元件实施方案。放大器系统2700还包括第二相位转换元件2762，所述第二相位转换元件2762处于对应于主放大器路径2722的输出端2704与功率组合器2760的总和节点2764之间。峰化放大器路径2723的输出端2705还耦合到总和节点2764。正如第一相位转换元件2742，第二相位转换元件2762可被实施为四分之一波传输变换器(例如，90°相位长度传输线)或90°相位变换器的集总元件实施方案。相位转换元件2742、2762的组合确保大体上彼此同相地提供电流，所述电流最终通过相应的放大器路径2722、2723提供到总和节点2764。因此，通过总和节点2764提供到输出节点2770(以及提供到负载2780)的电流表示通过放大器路径2722、2723提供的电流的同相总和。
在替代实施例中，可沿着在装置2750的输入端处的两个放大器路径2722、2723施加正相移和负相移，以在沿着主放大器路径2722和峰化放大器路径2723的信号之间实现约90°的相位差，所述信号通过装置2750进行处理。类似地，可沿着装置2750的输出端处的两个放大器路径2722、2723施加正相移和负相移，以确保信号在总和节点2764处同相组合。在另一替代实施例中，放大器系统可以“反向多尔蒂”配置的形式来配置。在此配置中，输入侧相位转换元件包括在主放大器路径的输入端处(而不是峰化放大器路径的输入端处)，并且输出侧相位转换元件包括在峰化放大器路径的输出端处(而不是主放大器路径的输出端处)。
放大器装置2750包括多个放大器路径2722、2723(例如，图4的放大器路径400、401)。每一放大器路径2722、2723包括输入阻抗匹配电路(INPUT CKT)2710、2712(例如，输入电路110、210、310)、一个或多个放大器级2720、2721(例如，晶体管120、420、421)以及输出阻抗匹配电路(OUTPUT CKT)2730、2732(例如，输出电路130、230、330)，它们在装置2750的输入端2702、2703(例如，导电特征502、503和/或引线1202、1203)和输出端2704、2705(例如，导电特征504、505和/或引线1204、1205)之间串联耦合。此外，每一放大级2720、2721可通过端2706(例如，导电特征506)耦合到参考电压平面(例如，接地)。
输入阻抗匹配电路2710、2712中的每一个输入阻抗匹配电路被配置成在放大器系统2700的基频(或载波频率)下在其相应输入端2702、2703处提供所需输入阻抗。如先前所论述，每个输入阻抗匹配电路2710、2712可被实施为低通滤波器电路(例如，图1的输入电路110)、高通滤波器电路(例如，图2的输入电路210)或带通滤波器电路(例如，图3的输入电路310)，所述电路可包括电感器和电容器(例如，电感器116、216、316、317、416、417和电容器114、214、314、315、414、415)的各个配置。
根据各种实施例，多尔蒂放大器2700可为对称的多尔蒂放大器或不对称的多尔蒂放大器。因此，放大器级2720、2721可为对称的(即，大体上相同大小)或不对称的(即，具有不同大小，如图4中所示)。在多尔蒂配置中，放大器级2720可被配置成主放大器且作为主放大器操作，并且放大器级2721可被配置成峰化放大器且作为峰化放大器操作。主放大器级2720被配置成AB类放大器，这意味着将主放大器级2720的晶体管布置偏置以提供在270度与360度之间的传导角。相反地，峰化放大器级2721被实现为被配置成C类放大器的晶体管布置，这意味着将峰化放大器级2721的晶体管布置偏置以提供小于270度的传导角。例如，可通过端2708、2709(例如，通过导电特征508、509)将偏置电压提供到主放大器级2720和峰化放大器级2721(例如，提供到RF冷点442、443)，所述端2708、2709中的每一个端可耦合到合适的偏置电压。可替换的是，峰化放大器级2721可连接(例如，通过导电特征509)到外部控制电路上，所述外部控制电路依据瞬时输出功率要求，以RF信号的包络速率在AB类和C类之间动态地调节峰化放大器操作模式。主放大器级2720和峰化放大器级2721还可通过端2708、2709耦合到其它电路(例如，包络频率终端电路或其它电路)。
输出阻抗匹配电路2730、2732中的每一个输出阻抗匹配电路被配置成在放大器系统2700的基频下在其相应输出端2704、2705处提供所需输出阻抗。在示例性实施例中，放大器系统2700用于发射RF信号，并且基频(或载波频率)是传输的频率。如先前所论述，每个输出阻抗匹配电路2730、2732可被实施为高通滤波器电路(例如，图1的输出电路130)、低通滤波器电路(例如，图2的输出电路230)或带通滤波器电路(例如，图3的输出电路330)，所述电路可包括电感器和电容器(例如，电感器134、234、334、335、434、435和电容器132、232、332、333、432、433)的各个配置。
根据实施例，输入阻抗匹配电路2710、2712与彼此大体上一致(例如，低通、高通或带通电路)，并且输出阻抗匹配电路2730、2732也与彼此大体上一致(例如，高通、低通或带通电路)。在其它实施例中，输入阻抗匹配电路2710、2712可以彼此不同，和/或输出阻抗匹配电路2730、2732可以彼此不同。应注意，本文描述的标的物并不意图限于输入阻抗匹配电路2710、2712和输出阻抗匹配电路2730、2732的任何具体配置和/或电路拓扑。
根据实施例，多个放大器路径2722、2723全部都包含在单个集成电路管芯(例如，管芯450)中，所述集成电路管芯具有向装置2750提供外部电子连接性的输入和输出端2702到2705。更确切地说，输入和输出端2702、2703、2704、2705通常表示封装引线、插脚或用于产生到放大器装置2750的内部组件(例如，放大器路径2722、2723)的电连接的其它物理接口。参看先前所描述的实施例，例如，输入端2702、2703可对应于输入引线1202、1203，并且输出端2704、2705可对应于输出引线1204、1205。
根据实施例，每个输入阻抗匹配电路2710、2712和每个输出阻抗匹配电路2730、2732的组件(例如，电感器、电容器、电阻器和其它组件)可与放大器级2720、2721实施于同一管芯上(例如，实施于管芯450上)。可替换的是，每个输入和/或输出阻抗匹配电路中的一个或多个组件可实施于单独的管芯(例如，集成无源装置管芯)上，或实施为离散组件或焊线集合。在再其它替代实施例中，放大器路径2722的组件中的一些或全部组件可实施于一个管芯上，并且放大器路径2723的组件中的一些或全部组件可实施于另一不同的管芯上。另外，在各种实施例中，放大器可包括少至一个放大器路径，或放大器(包括多尔蒂放大器)可包括多于两个的放大器路径。在各种实施例中，在多路径放大器中，放大器路径可实施于单个管芯或多个管芯上。最后，尽管图27中示出单级放大器路径2722、2723，但是也可使用多级放大器路径实施实施例。
应理解，图27是出于解释和易于描述目的的放大器系统2700的简化表示，并且实际实施例可包括其它装置和组件以提供额外的功能和特征，和/或如将理解的，放大器系统2700可为大得多的电力系统的一部分。例如，如先前所暗示，本文论述的装置的实施例可并入到具有单个放大路径或多余两个的放大路径的放大器以及具有除多尔蒂配置之外的配置的放大器中。
制造封装半导体装置的方法的实施例包括在包封材料中包封半导体管芯。半导体管芯具有顶部管芯表面、底部管芯表面，以及耦合到底部管芯表面的第一导电特征。第一导电特征仅仅部分地覆盖底部管芯表面以限定跨越底部管芯表面的第一部分的第一无导体区，并且包封包括将包封材料附着到底部管芯表面上。包封材料包括暴露第一导电特征的第一开口，并且所述第一开口具有从包封材料的外部表面朝向底部管芯表面延伸的包封侧壁。方法另外包括，在包封半导体管芯之后，将散热片置放在第一开口内，其中散热片具有第一散热片表面、第二散热片表面，以及在第一和第二散热片表面之间延伸的散热片侧壁。方法另外包括将第一散热片表面附着到第一导电特征上。
在另一实施例中，包封包括将半导体管芯插入到包括底部模具构件的模具中，所述底部模具构件具有第一模腔和第一突起，其中当半导体管芯插入到模具中时，第一突起的表面抵着导电特征压缩，并且其中第一突起限定第一开口的形状。方法另外包括传递或注射包封材料到第一模腔中。
在另一另外的实施例中，模具还包括具有第二模腔和第二突起的顶部模具构件，当半导体管芯插入到模具中时，所述第二突起朝向顶部管芯表面延伸，并且包封另外包括传递或注射包封材料到第二模腔中，其中第二突起限定第二开口的形状，所述第二开口从包封材料的顶部表面朝向顶部管芯表面延伸。
封装半导体装置的实施例包括半导体管芯，所述半导体管芯具有顶部管芯表面和底部管芯表面，以及耦合到底部管芯表面的第一导电特征，其中第一导电特征仅仅部分地覆盖底部管芯表面以限定跨越底部管芯表面的第一部分的第一无导体区。装置还包括位于在底部管芯表面处的第一无导体区上方的包封材料，其中包封材料包括暴露第一导电特征的第一开口，并且其中第一开口具有从包封材料的外部表面朝向底部管芯表面延伸的包封侧壁。装置还包括散热片，所述散热片具有第一散热片表面、第二散热片表面，以及在第一和第二散热片表面之间延伸的散热片侧壁，其中将散热片置放在包封材料中的第一开口内，第一散热片表面附着到第一导电特征上，并且散热片侧壁未直接键合到包封材料。
先前详细描述本质上仅为说明性的，且并不意图限制标的物的实施例或此类实施例的应用和使用。如本文中所使用，词语“示例性”意味着“充当例子、示例或说明”。本文中描述为“示例性”的任何实施方案未必应解释为比其它实施方案优选或有利。另外，不希望受前述技术领域、背景技术或详细描述中所呈现的任何所表达或暗示的理论的约束。
本文包含的各图中示出的连接线意图表示各种元件之间的示例性功能关系和/或物理耦合。应注意，许多替代或额外的功能关系或物理连接可存在于标的物的实施例中。此外，本文中还可以仅出于参考的目的使用特定术语，且因此该特定术语并不意图具有限制性，并且除非上下文清楚地指示，否则指代结构的术语“第一”、“第二”和其它此类数值术语并不暗示顺序或次序。
如本文所使用，“节点”意味着任何内部或外部参考点、连接点、接合点、信号线、导电元件等等，在“节点”处存在给定信号、逻辑电平、电压、数据模式、电流或量。此外，两个或更多个节点可通过一个物理元件实现(并且尽管在公共节点处接收或输出，但是仍然可以对两个或更多个信号进行多路复用、调制或以其它方式区分)。
以上描述指代元件或节点或特征“连接”或“耦合”在一起。如本文所使用，除非以其它方式明确地陈述，否则“连接”意味着一个元件直接接合到另一元件(或直接与另一元件通信)，且不一定以机械方式接合。同样，除非以其它方式明确地陈述，否则“耦合”意味着一个元件直接或间接接合到另一元件(或直接或间接以电气或其它方式与另一元件通信)，且不必以机械方式。因此，尽管图中所示的示意图描绘元件的一个示例性布置，但所描绘的标的物的实施例中可存在额外介入元件、装置、特征或组件。
尽管以上详细描述中已呈现至少一个示例性实施例，但应了解存在大量变化。还应了解，本文中所描述的(一个或多个)示例性实施例并不意图以任何方式限制所主张的标的物的范畴、适用性或配置。相反地，以上详细描述将向本领域的技术人员提供用于实施所描述的实施例的方便的指南。应理解，可在不脱离由权利要求书所限定的范畴的情况下对元件的功能和布置作出各种改变，权利要求书所限定的范畴包括在提交本专利申请案之时的已知等效物和可预见的等效物。

Claims (9)

1.一种制造封装半导体装置的方法，其特征在于，所述方法包括以下步骤：
在包封材料中包封半导体管芯，其中所述半导体管芯具有顶部管芯表面、底部管芯表面，以及耦合到所述底部管芯表面的第一导电特征，其中所述第一导电特征仅仅部分地覆盖所述底部管芯表面以限定跨越所述底部管芯表面的第一部分的第一无导体区，并且其中包封包括将包封材料附着到所述底部管芯表面上，其中所述包封材料包括暴露所述第一导电特征的第一开口，并且其中所述第一开口具有从所述包封材料的外部表面朝向所述底部管芯表面延伸的包封侧壁，所述半导体管芯包括：
晶体管，其中所述晶体管的第一导电端电耦合到所述第一导电特征；以及
电耦合到所述晶体管的第一滤波器电路，其中所述第一滤波器电路包括形成于所述半导体管芯的部分中的第一无源组件，所述半导体管芯的部分正对着所述第一无导体区，并且其中所述第一无源组件选自电感器和电容器；
在包封所述半导体管芯之后，将散热片置放于所述第一开口内，其中所述散热片具有第一散热片表面、第二散热片表面，以及在所述第一和第二散热片表面之间延伸的散热片侧壁；以及
将所述第一散热片表面附着到所述第一导电特征上。
2.一种封装半导体装置，其特征在于，包括：
具有顶部管芯表面和底部管芯表面的半导体管芯；
耦合到所述底部管芯表面的第一导电特征，其中所述第一导电特征仅仅部分地覆盖所述底部管芯表面以限定跨越所述底部管芯表面的第一部分的第一无导体区；
位于在所述底部管芯表面处的所述第一无导体区上方的包封材料，其中所述包封材料包括暴露所述第一导电特征的第一开口，并且其中所述第一开口具有从所述包封材料的外部表面朝向所述底部管芯表面延伸的包封侧壁；以及
散热片，其具有第一散热片表面、第二散热片表面，以及在所述第一和第二散热片表面之间延伸的散热片侧壁，其中将所述散热片置放于所述包封材料中的所述第一开口内，所述第一散热片表面附着到所述第一导电特征，并且所述散热片侧壁未直接键合到所述包封材料；
其中所述半导体管芯包括：晶体管，其中所述晶体管的第一导电端电耦合到所述第一导电特征；以及
电耦合到所述晶体管的第一滤波器电路，其中所述第一滤波器电路包括形成于所述半导体管芯的部分中的第一无源组件，所述半导体管芯的部分正对着所述第一无导体区，并且其中所述第一无源组件选自电感器和电容器。
3.根据权利要求2所述的装置，其特征在于，所述散热片压配到所述第一开口中以使得所述散热片侧壁以摩擦方式与所述包封侧壁耦合。
4.根据权利要求2所述的装置，其特征在于，所述散热片侧壁和所述包封侧壁之间存在空隙。
5.根据权利要求4所述的装置，其特征在于，粘附材料安置在所述空隙内。
6.根据权利要求2所述的装置，其特征在于，安置在所述第一开口内的所述散热片的部分不位于所述第一无导体区之下。
7.根据权利要求2所述的装置，其特征在于，所述包封材料另外包括从所述包封材料的顶部表面朝向所述顶部管芯表面延伸的第二开口。
8.根据权利要求2所述的装置，其特征在于，另外包括∶
第二导电特征，所述第二导电特征耦合到所述底部管芯表面，并横跨所述第一无导体区与所述第一导电特征物理地分离，其中所述第二导电特征电耦合到所述晶体管；以及
耦合到所述第二导电特征的第一导电引线。
9.根据权利要求8所述的装置，其特征在于，另外包括：
第三导电特征，所述第三导电特征横跨第二无导体区与所述第一导电特征物理地分离，所述第二无导体区跨越所述底部管芯表面的第二部分；
第二滤波器电路，所述第二滤波器电路电耦合到所述晶体管且耦合到所述第三导电特征，其中所述第二滤波器电路包括形成于所述半导体管芯的部分中的第二无源组件，所述半导体管芯的部分正对着所述第二无导体区，并且其中所述第二无源组件选自电感器和电容器；以及
耦合到所述第三导电特征的第二导电引线。
CN201610832122.6A 2015-09-23 2016-09-19 具有散热片开口的包封半导体装置封装以及其制造方法 Active CN106941083B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/862,944 US9787254B2 (en) 2015-09-23 2015-09-23 Encapsulated semiconductor device package with heatsink opening, and methods of manufacture thereof
US14/862,944 2015-09-23

Publications (2)

Publication Number Publication Date
CN106941083A CN106941083A (zh) 2017-07-11
CN106941083B true CN106941083B (zh) 2021-08-06

Family

ID=56985500

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610832122.6A Active CN106941083B (zh) 2015-09-23 2016-09-19 具有散热片开口的包封半导体装置封装以及其制造方法

Country Status (3)

Country Link
US (2) US9787254B2 (zh)
EP (1) EP3157051B1 (zh)
CN (1) CN106941083B (zh)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6910301B2 (ja) * 2015-02-20 2021-07-28 コミサリヤ・ア・レネルジ・アトミク・エ・オ・エネルジ・アルテルナテイブ 高直線性シグマ−デルタ変換器
KR101821588B1 (ko) * 2016-04-22 2018-01-25 주식회사 코아비스 방열 성능을 개선한 연료펌프 모듈 및 이를 제조하는 연료펌프 모듈 제조방법
EP3288183B1 (en) * 2016-08-24 2021-01-13 NXP USA, Inc. Power transistor with harmonic control
US10978411B2 (en) * 2016-11-18 2021-04-13 Infineon Technologies Ag RF power package having planar tuning lines
US11233483B2 (en) 2017-02-02 2022-01-25 Macom Technology Solutions Holdings, Inc. 90-degree lumped and distributed Doherty impedance inverter
WO2018197919A1 (en) 2017-04-24 2018-11-01 Macom Technology Solutions Holdings, Inc. Inverted doherty power amplifier with large rf and instantaneous bandwidths
US11245363B2 (en) 2017-04-24 2022-02-08 Macom Technology Solutions Holdings, Inc. Efficiency, symmetrical Doherty power amplifier
US11159125B2 (en) 2017-04-24 2021-10-26 Macom Technology Solutions Holdings, Inc. Inverted Doherty power amplifier with large RF fractional and instantaneous bandwidths
FR3070100A1 (fr) 2017-08-14 2019-02-15 Macom Technology Solutions Holdings, Inc. Architecture d'amplificateur de puissance sans modulation, a large bande et a haut rendement
CN111480292B (zh) 2017-10-02 2024-03-29 镁可微波技术有限公司 空载调制高效功率放大器
CN108231612B (zh) * 2017-12-30 2020-05-12 无锡固电半导体股份有限公司 一种硅npn型功率晶体管的封装制作方法
US11967937B2 (en) 2018-01-18 2024-04-23 Viasat, Inc. Modularized power amplifier devices and architectures
US11894322B2 (en) 2018-05-29 2024-02-06 Analog Devices, Inc. Launch structures for radio frequency integrated device packages
US11424196B2 (en) 2018-06-01 2022-08-23 Analog Devices, Inc. Matching circuit for integrated circuit die
US11335620B2 (en) * 2018-07-13 2022-05-17 Intel Corporation Package inductor having thermal solution structures
CN112640298A (zh) 2018-10-05 2021-04-09 镁可微波技术有限公司 低负载调制功率放大器
US11417615B2 (en) 2018-11-27 2022-08-16 Analog Devices, Inc. Transition circuitry for integrated circuit die
US11302611B2 (en) * 2018-11-28 2022-04-12 Texas Instruments Incorporated Semiconductor package with top circuit and an IC with a gap over the IC
EP3664289A1 (en) * 2018-12-05 2020-06-10 NXP USA, Inc. Power amplifier with integrated bias circuit having multi-point input
US11350537B2 (en) 2019-05-21 2022-05-31 Analog Devices, Inc. Electrical feedthrough assembly
US11088661B2 (en) 2019-07-19 2021-08-10 Nxp Usa, Inc. Power amplifier devices containing inverted power transistor dies and methods for the fabrication thereof
US11626340B2 (en) * 2019-12-12 2023-04-11 Qorvo Us, Inc. Integrated circuit (IC) package with embedded heat spreader in a redistribution layer (RDL)
WO2021137951A1 (en) 2019-12-30 2021-07-08 Macom Technology Solutions Holdings, Inc. Low-load-modulation broadband amplifier
JP7435193B2 (ja) * 2020-04-14 2024-02-21 住友電気工業株式会社 高周波増幅器
US20210328552A1 (en) * 2020-04-17 2021-10-21 Nxp Usa, Inc. Power amplifier modules including topside cooling interfaces and methods for the fabrication thereof
US11522497B2 (en) * 2020-05-26 2022-12-06 Nxp Usa, Inc. Doherty amplifier incorporating output matching network with integrated passive devices
CN111834743B (zh) * 2020-06-19 2021-04-06 北京微度芯智科技有限责任公司 物位计天线射频板、天线结构和天线系统
US11842957B2 (en) * 2020-12-29 2023-12-12 Nxp Usa, Inc. Amplifier modules and systems with ground terminals adjacent to power amplifier die
CN117296235A (zh) * 2021-03-15 2023-12-26 美国轮轴制造公司 电驱动单元
US11744021B2 (en) 2022-01-21 2023-08-29 Analog Devices, Inc. Electronic assembly

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57107063A (en) * 1980-12-25 1982-07-03 Nec Corp Semiconductor package
US5177669A (en) * 1992-03-02 1993-01-05 Motorola, Inc. Molded ring integrated circuit package
CN101034690A (zh) * 2006-03-10 2007-09-12 矽品精密工业股份公司 具有散热装置的半导体封装件及其制法
CN101064289A (zh) * 2006-04-27 2007-10-31 株式会社日立制作所 电力变换装置
JP2008141140A (ja) * 2006-12-05 2008-06-19 Denso Corp 半導体装置
JP2012174711A (ja) * 2011-02-17 2012-09-10 Denso Corp 半導体装置の製造方法及び半導体装置

Family Cites Families (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5371404A (en) * 1993-02-04 1994-12-06 Motorola, Inc. Thermally conductive integrated circuit package with radio frequency shielding
JPH0897375A (ja) 1994-07-26 1996-04-12 Toshiba Corp マイクロ波集積回路装置及びその製造方法
US7118988B2 (en) 1994-08-15 2006-10-10 Buerger Jr Walter Richard Vertically wired integrated circuit and method of fabrication
US5776798A (en) 1996-09-04 1998-07-07 Motorola, Inc. Semiconductor package and method thereof
US5981314A (en) * 1996-10-31 1999-11-09 Amkor Technology, Inc. Near chip size integrated circuit package
US6057175A (en) 1997-12-04 2000-05-02 Medtronic, Inc. Method of making encapsulated package
KR19990070958A (ko) 1998-02-26 1999-09-15 윤종용 반도체 집적회로용 유도성 소자
JP3053613B2 (ja) 1998-07-13 2000-06-19 インターナショナル・ビジネス・マシーンズ・コーポレイション 集積回路
US6287931B1 (en) 1998-12-04 2001-09-11 Winbond Electronics Corp. Method of fabricating on-chip inductor
US6310386B1 (en) 1998-12-17 2001-10-30 Philips Electronics North America Corp. High performance chip/package inductor integration
JP2000349088A (ja) 1999-06-09 2000-12-15 Toshiba Corp 半導体装置及びその製造方法
US6455393B1 (en) 1999-12-30 2002-09-24 Texas Instruments Incorporated Air bridge/dielectric fill inductors
US6727778B2 (en) 2000-06-06 2004-04-27 Cornell Research Foundation, Inc. Transmission line structures for use as phase shifters and switches
US6611002B2 (en) 2001-02-23 2003-08-26 Nitronex Corporation Gallium nitride material devices and methods including backside vias
US6759275B1 (en) 2001-09-04 2004-07-06 Megic Corporation Method for making high-performance RF integrated circuits
US6806552B2 (en) 2002-02-21 2004-10-19 Altera, Corp. Integrated inductive circuits
US7340181B1 (en) 2002-05-13 2008-03-04 National Semiconductor Corporation Electrical die contact structure and fabrication method
US20040080028A1 (en) 2002-09-05 2004-04-29 Kabushiki Kaisha Toshiba Semiconductor device with semiconductor chip mounted in package
US7075167B2 (en) 2003-08-22 2006-07-11 Agere Systems Inc. Spiral inductor formed in a semiconductor substrate
TWI234860B (en) * 2004-04-02 2005-06-21 Advanced Semiconductor Eng Chip package and process thereof
US7375411B2 (en) 2004-06-03 2008-05-20 Silicon Laboratories Inc. Method and structure for forming relatively dense conductive layers
TWI244145B (en) * 2004-06-24 2005-11-21 Siliconware Precision Industries Co Ltd Method for fabricating semiconductor package
US7262681B2 (en) 2005-02-11 2007-08-28 Semiconductor Components Industries, L.L.C. Integrated semiconductor inductor and method therefor
JP2007035688A (ja) * 2005-07-22 2007-02-08 Fujitsu Ltd 半導体装置およびその製造方法
US7723224B2 (en) 2006-06-14 2010-05-25 Freescale Semiconductor, Inc. Microelectronic assembly with back side metallization and method for forming the same
US7255001B1 (en) 2006-07-25 2007-08-14 Honeywell International Inc. Thermal fluid flow sensor and method of forming same technical field
KR100796512B1 (ko) 2006-07-31 2008-01-21 동부일렉트로닉스 주식회사 반도체 소자의 인덕터 형성 방법
US7518229B2 (en) 2006-08-03 2009-04-14 International Business Machines Corporation Versatile Si-based packaging with integrated passive components for mmWave applications
US8455350B2 (en) 2006-08-18 2013-06-04 Globalfoundries Singapore Pte. Ltd. Integrated circuit system employing gate shield and/or ground shield
US8013437B1 (en) 2006-09-26 2011-09-06 Utac Thai Limited Package with heat transfer
US8125077B2 (en) * 2006-09-26 2012-02-28 Utac Thai Limited Package with heat transfer
US7572679B2 (en) 2007-07-26 2009-08-11 Texas Instruments Incorporated Heat extraction from packaged semiconductor chips, scalable with chip area
US8049297B2 (en) 2007-12-11 2011-11-01 Hvvi Semiconductors, Inc. Semiconductor structure
US7781872B2 (en) 2007-12-19 2010-08-24 Fairchild Semiconductor Corporation Package with multiple dies
US7768108B2 (en) 2008-03-12 2010-08-03 Fairchild Semiconductor Corporation Semiconductor die package including embedded flip chip
US7759778B2 (en) * 2008-09-15 2010-07-20 Delphi Technologies, Inc. Leaded semiconductor power module with direct bonding and double sided cooling
US8344503B2 (en) 2008-11-25 2013-01-01 Freescale Semiconductor, Inc. 3-D circuits with integrated passive devices
JP5504745B2 (ja) 2009-03-27 2014-05-28 富士通株式会社 半導体素子
US8304271B2 (en) 2009-05-20 2012-11-06 Jenn Hwa Huang Integrated circuit having a bulk acoustic wave device and a transistor
US8503186B2 (en) 2009-07-30 2013-08-06 Megica Corporation System-in packages
CN102087995A (zh) 2009-12-04 2011-06-08 中芯国际集成电路制造(上海)有限公司 集成电路电感及其制作方法
WO2011097175A2 (en) 2010-02-05 2011-08-11 Luxera, Inc. Integrated electronic device for controlling light emitting diodes
US9064712B2 (en) 2010-08-12 2015-06-23 Freescale Semiconductor Inc. Monolithic microwave integrated circuit
US8491140B2 (en) * 2010-11-05 2013-07-23 Cree, Inc. Lighting device with multiple emitters and remote lumiphor
US8853003B2 (en) 2011-08-09 2014-10-07 Alpha & Omega Semiconductor, Inc. Wafer level chip scale package with thick bottom metal exposed and preparation method thereof
CN103824755A (zh) 2012-11-16 2014-05-28 中国科学院上海微系统与信息技术研究所 高q电感及制备方法
US20140209926A1 (en) 2013-01-28 2014-07-31 Win Semiconductors Corp. Semiconductor integrated circuit
US9312591B2 (en) 2013-03-19 2016-04-12 Texas Instruments Incorporated Dielectric waveguide with corner shielding
JP6373642B2 (ja) * 2013-08-05 2018-08-15 ローム株式会社 半導体装置
US9240528B2 (en) * 2013-10-03 2016-01-19 Cree, Inc. Solid state lighting apparatus with high scotopic/photopic (S/P) ratio
US9590129B2 (en) * 2014-11-19 2017-03-07 Analog Devices Global Optical sensor module
US9871107B2 (en) 2015-05-22 2018-01-16 Nxp Usa, Inc. Device with a conductive feature formed over a cavity and method therefor
US9847406B2 (en) 2015-08-27 2017-12-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, storage device, resistor circuit, display device, and electronic device

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57107063A (en) * 1980-12-25 1982-07-03 Nec Corp Semiconductor package
US5177669A (en) * 1992-03-02 1993-01-05 Motorola, Inc. Molded ring integrated circuit package
CN101034690A (zh) * 2006-03-10 2007-09-12 矽品精密工业股份公司 具有散热装置的半导体封装件及其制法
CN101064289A (zh) * 2006-04-27 2007-10-31 株式会社日立制作所 电力变换装置
JP2008141140A (ja) * 2006-12-05 2008-06-19 Denso Corp 半導体装置
JP2012174711A (ja) * 2011-02-17 2012-09-10 Denso Corp 半導体装置の製造方法及び半導体装置

Also Published As

Publication number Publication date
CN106941083A (zh) 2017-07-11
EP3157051A3 (en) 2017-07-05
US20180034421A1 (en) 2018-02-01
EP3157051B1 (en) 2019-07-10
US20170085228A1 (en) 2017-03-23
US10630246B2 (en) 2020-04-21
EP3157051A2 (en) 2017-04-19
US9787254B2 (en) 2017-10-10

Similar Documents

Publication Publication Date Title
CN106941083B (zh) 具有散热片开口的包封半导体装置封装以及其制造方法
US10637400B2 (en) RF amplifier with conductor-less region underlying filter circuit inductor, and methods of manufacture thereof
CN106470019B (zh) 射频放大器模块以及制造射频放大器模块的方法
CN107070418B (zh) 具有阻抗匹配电路的rf功率晶体管以及其制造方法
US9509251B2 (en) RF amplifier module and methods of manufacture thereof
US9589927B2 (en) Packaged RF amplifier devices with grounded isolation structures and methods of manufacture thereof
US9337774B2 (en) Packaged RF amplifier devices and methods of manufacture thereof
EP3836210A1 (en) Integrated multiple-path power amplifier
CN112134533A (zh) 集成多路功率放大器
EP3780387B1 (en) Integrated multiple-path power amplifier with interdigitated transistors
CN111277226A (zh) 具有管芯上组合节点结构的一体成型的多路径功率放大器
EP4024447A1 (en) Amplifier modules and systems with ground terminals adjacent to power amplifier die
EP4024448A1 (en) Circuit modules with front-side interposer terminals and through-module thermal dissipation structures
CN109830471B (zh) 用于基带终止和rf性能增强的硅屏蔽件
CN113141162A (zh) 具有串联耦合的输出键合线阵列和并联电容器键合线阵列的rf放大器
CN112928995A (zh) 具有表面安装封装的载波和峰化放大器的多赫蒂放大器
US20240162861A1 (en) Power amplifier device having vertical die interconnect structure
US20240071960A1 (en) Packaged power amplifier device
US20230260935A1 (en) Transistor with integrated passive components
EP4343837A1 (en) Power amplifier device having dies with elongated bondpads connected through a device substrate
EP4333045A2 (en) Packaged power amplifier device with air cavity over die
CN114759888A (zh) 具有串联耦合的输出键合线阵列和并联电容器键合线阵列的rf放大器
CN118042709A (zh) 具有竖直管芯互连结构的功率放大器装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20171027

Address after: Texas, USA

Applicant after: NXP America Co Ltd

Address before: Texas, USA

Applicant before: Fisical Semiconductor Inc.

SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant