CN106470019B - 射频放大器模块以及制造射频放大器模块的方法 - Google Patents

Abstract

放大器模块包括模块衬底。导电互连结构和放大器装置耦合到该模块衬底的顶部表面。该互连结构部分覆盖该模块衬底顶部表面以限定该顶部表面处的无导体区。该放大器装置包括：半导体衬底；晶体管；导电特征，该导电特征耦合到该半导体衬底的底部表面且耦合到这些互连结构中的至少一个互连结构；以及滤波器电路，该滤波器电路电耦合到该晶体管。该导电特征仅部分覆盖该半导体衬底底部表面以限定跨越该底部表面的一部分的无导体区。该无导体区与该模块衬底顶部表面处的这些无导体区中的至少一个无导体区对准。该滤波器电路包括形成于该半导体衬底顶部表面的一部分上的无源组件，该半导体衬底顶部表面的一部分在该无导体区的正对面。

Description

射频放大器模块以及制造射频放大器模块的方法

相关申请案

本申请案是2015年3月24日提交的第14/666,999号共同待决的美国专利申请案的部分继续申请案。

技术领域

本文中描述的标的物的实施例大体上涉及射频(RF)放大器，且更确切地说，涉及包括阻抗匹配电路的RF放大器。

背景技术

典型的高功率射频(RF)半导体装置可以包括一个或多个输入引线、一个或多个输出引线、一个或多个晶体管、将该输入引线耦合到该晶体管的焊线阵列以及将该晶体管耦合到该输出引线的焊线阵列。焊线阵列在高频率下具有大量电感，并且此类电感可以被分解到装置的输入和输出电路(例如，阻抗匹配电路)的设计中。

在一些情况下，输入和输出电路可以包含于包含装置的晶体管的同一封装中。更具体地说，封装内输入阻抗匹配电路可以耦合在装置的输入引线与晶体管的控制端(例如，栅极)之间，并且封装内输出阻抗匹配电路可以耦合在晶体管的导电端(例如，漏极)与装置的输出引线之间。输入和输出电路中的每一个电路可以包括一个或多个电容性元件以及焊线阵列中固有的电感，这些电感将这些电容性元件与装置的晶体管以及与输入和输出引线互连。

焊线阵列可以被设计成充当具有相对较高Q(品质)因数的电感器，这是获得高效放大器所需的。然而，焊线阵列通常在各个装置组件之间引起不合需要的电感耦合。另外，将此类焊线阵列包括在RF装置中要求使用相对复杂的后端装配过程，这些后端装配过程使用在半导体工业中不常用的昂贵设备。例如，焊线阵列附接设备必须被配置成准确地定形和隔开每个焊线以便实现所需电感。电感耦合特性以及与将焊线阵列包括在RF放大器装置中相关联的后端装配成本会不利地影响装置性能和成本。

发明内容

根据本发明的一个方面，提供一种放大器模块，包括：

模块衬底，所述模块衬底具有顶部模块衬底表面和底部模块衬底表面；多个第一导电互连结构，所述多个第一导电互连结构耦合到所述顶部模块衬底表面，其中所述多个第一导电互连结构仅部分覆盖所述顶部模块衬底表面以限定所述顶部模块衬底表面处的多个无导体区；以及

放大器装置，所述放大器装置耦合到所述模块衬底顶部表面，其中所述放大器装置包括：

半导体衬底，所述半导体衬底具有顶部半导体衬底表面和底部半导体衬底表面，

晶体管，

第一导电特征，所述第一导电特征耦合到所述底部半导体衬底表面和且耦合到所述第一导电互连结构中的至少一个第一导电互连结构，其中所述第一导电特征仅部分覆盖所述底部半导体衬底表面以限定跨越所述底部半导体衬底表面的第一部分的第一无导体区，并且其中所述第一无导体区与所述顶部模块衬底表面处的所述多个无导体区中的至少一个无导体区对准，以及

第一滤波器电路，所述第一滤波器电路电耦合到所述晶体管，其中所述第一滤波器电路包括形成于所述顶部半导体衬底表面的一部分上的第一无源组件，所述顶部半导体衬底表面的一部分在所述第一无导体区的正对面。

根据本发明的另一个方面，提供一种形成放大器模块的方法，所述方法包括以下步骤：

将多个第一导电互连结构耦合到模块衬底的顶部模块衬底表面，其中所述多个第一导电互连结构仅部分覆盖所述顶部模块衬底表面以限定所述顶部模块衬底表面处的多个无导体区；以及

将放大器装置耦合到所述模块衬底顶部表面，其中所述放大器装置包括：

半导体衬底，所述半导体衬底具有顶部半导体衬底表面和底部半导体衬底表面，

第一导电特征，所述第一导电特征耦合到所述底部半导体衬底表面且耦合到所述第一导电互连结构中的至少一个第一导电互连结构，其中所述第一导电特征仅部分覆盖所述底部半导体衬底表面以限定跨越所述底部半导体衬底表面的第一部分的第一无导体区，并且其中所述第一无导体区与所述顶部模块衬底表面处的所述多个无导体区中的至少一个无导体区对准，

晶体管，所述晶体管形成于所述顶部半导体衬底表面处，以及

第一滤波器电路，所述第一滤波器电路电耦合到所述第二导电端，其中所述第一滤波器电路包括形成于所述顶部半导体衬底表面的一部分上的第一无源组件，所述顶部半导体衬底表面的一部分在所述第一无导体区的正对面。

附图说明

可以结合以下图式考虑，通过参考具体实施方式和权利要求书得出标的物的更完整理解，其中遍及各图的类似附图标记指代相似元件。

图1是根据实例实施例的具有输入和输出电路的RF放大器的示意图；

图2是根据另一实例实施例的具有输入和输出电路的RF放大器的示意图；

图3是根据又另一实例实施例的具有输入和输出电路的RF放大器的示意图；

图4是根据实例实施例的根据实例实施例的半导体管芯的一部分的俯视图，该半导体管芯包括两个放大器路径的部分；

图5是根据实施例的图4中的管芯的仰视图；

图6是沿着线6-6截取的图4中的管芯的横截面侧视图；

图7是根据实施例的具有环绕式终端的半导体管芯的实施例的横截面侧视图；

图8是沿着线8-8截取的图4中的管芯的横截面侧视图；

图9是沿着线9-9截取的图4中的管芯的横截面侧视图；

图10是区域10中的图4中的管芯的放大俯视图；

图11是根据实例实施例的制造和封装放大器并且将放大器并入到放大器系统中的方法的流程图；

图12至16示出根据实例实施例的在制造和封装放大器并且将放大器并入到放大器系统中的过程中放大器的各个视图；

图17是示出针对常规电感器和根据实施例实施的电感器的相对于频率的电感器品质(Q)因数的图表；

图18是根据实施例的多尔蒂功率放大器的框图；

图19是根据实施例的放大器系统的框图；

图20是根据实例实施例的制造包括放大器系统的放大器模块的方法的流程图；以及

图21至26示出根据实例实施例的在制造放大器模块的过程中的放大器模块的各个视图。

具体实施方式

本发明的标的物的实施例包括具有高Q阻抗匹配电路电感器的放大器，该高Q阻抗匹配电路电感器不使用焊线阵列实施。另外，本发明的标的物的实施例包括在具有图案化背垫金属的半导体衬底上实施的放大器，其中该背垫金属的物理间隔开的部分还可以提供不同的输入、输出和接地端口。如下文将说明，各种实施例可以在RF放大器装置中实现焊线阵列的大量减少或完全消除，同时获得高效率。与使用常规RF放大器设计和制造技术可实现的制造成本和集成水平相比，这可以引起显著减少的制造成本和更高的集成水平。

图1是RF放大器装置100的示意图。在实施例中，装置100包括输入端102、输出端104、一个或多个参考电压端106(图1中仅示出的这些参考电压端中的一个参考电压端)、射频(RF)冷点端108、输入电路110、晶体管120以及输出电路130。尽管晶体管120以及输入和输出电路110、130的各个元件被示为单个组件，但是描述仅出于易于说明的目的。本领域的技术人员将基于本文中的描述理解，晶体管120和/或输入和输出电路110、130中的某些元件各自可以实施为多个组件(例如，彼此并联或串联连接)。下文对晶体管120以及输入和输出电路110、130中的各个元件的描述并不意图将本发明的标的物的范围仅限制于所示出的实施例。

晶体管120是装置100的主要有源组件。晶体管120包括控制端以及第一和第二导电端，其中导电端通过可变导电性沟道在空间上电气分离。例如，晶体管120可以是场效应晶体管(FET)(例如，金属氧化物半导体FET(MOSFET)、横向扩散MOSFET(LDMOS FET)、高电子迁移率晶体管(HEMT)等等)，该场效应晶体管包括栅极(控制端)、源极(第一导电端)和漏极(第二导电端)。可替换的是，晶体管120可以是双极型晶体管(BJT)。因此，本文中提及“栅极”、“漏极”和“源极”并不意图是限制性的，因为这些名称中的每一个名称具有针对BJT实施方案的类似特征(例如，分别为基极、集电极和发射极)。

根据实施例以及使用通常以非限制性方式应用于MOSFET的术语，晶体管120的栅极通过输入电路110耦合到输入端102，晶体管120的漏极通过输出电路130耦合到输出端104，且晶体管120的源极通过参考电压端106耦合到地面(或另一参考电压)。更具体地说，晶体管120的栅极可以通过一个或多个导电结构160(例如，导电通孔或其它结构)耦合到输入端102，晶体管120的源极可以通过一个或多个其它导电结构164(例如，导电通孔、重掺杂沉降区等)耦合到参考电压端106(例如，耦合到地面或另一参考电压的端)，且晶体管120的漏极可以通过一个或多个其它导电结构170(例如，导电通孔或其它结构)耦合到输出端104。根据实施例，如所示出，隔直电容器136可以耦合在晶体管120的漏极与输出端104之间，或在其它实施例中，可以不包括隔直电容器136。可以选择隔直电容器136的值以在低频率下(例如，小于预期RF操作带的频率)提供显著增益减少。

通过提供到晶体管120的栅极的控制信号(例如，输入RF信号)的变化，调制晶体管120的导电端之间的电流。例如，当并入到放大器系统(例如，多尔蒂放大器系统1800，图18)中时，输入端102用于接收相对较低功率的输入RF信号以供放大。通过输入端102接收的输入RF信号通过晶体管120放大，并且所得放大的RF信号通过输出端104输出。

输入RF信号通过输入电路110从输入端102传送到晶体管120的控制端。用于对输入RF信号进行滤波的输入电路110耦合在输入端102与晶体管120的控制端之间。根据实施例，输入电路110是输入阻抗匹配电路，该输入阻抗匹配电路被配置成将装置100的阻抗提高至较高(例如，中间或更高)阻抗水平(例如，在从约2欧姆至约10欧姆或更高的范围内)。输入电路110通过导电结构160耦合到输入端102。另外，输入电路110可以通过一个或多个另外的导电结构162耦合到参考电压端106(或另一不同参考电压端)。

根据实施例，输入电路110包括电感元件116和分路电容器114。更确切地说，分路电容器114的第一板(或端)电耦合到输入端102(例如，通过导电结构160)并且分路电容器114的第二板(或端)电耦合到参考电压端106(例如，通过导电结构162)。电感元件116具有第一端，该第一端还电耦合到输入端102(例如，通过导电结构160)且电耦合到分路电容器114的第一板；以及第二端，该第二端电耦合到晶体管120的控制端。根据实施例，电感元件116可以具有在约50皮亨(pH)至约3毫微亨(nH)之间的范围内的值，并且分路电容器114可以具有在约5皮法拉(pF)至约80pF之间的范围内的值，但是电感元件116和分路电容器114也可以具有在这些范围之外的值。在此配置中，输入电路110充当低通滤波器电路。在替代实施例中，输入电路110可以被配置为高通滤波器电路(例如，如在图2的实施例中)或带通滤波器电路(例如，如在图3的实施例中)。

用于对放大的RF信号进行滤波的输出电路130耦合在晶体管120的漏极端与输出端104之间。根据实施例，输出电路130是输出阻抗匹配电路，该输出阻抗匹配电路被配置成将装置100的输出阻抗与可以耦合到输出端104的外部电路或组件(未示出)的输入阻抗匹配(例如，50欧姆或某一其它值)。输出电路130通过一个或多个导电结构170(例如，导电通孔或其它结构)耦合到晶体管120的漏极和输出端104。另外，输出电路130可以通过一个或多个另外的导电结构166耦合到参考电压端106(或另一不同参考电压端)。另外，根据实施例，输出电路130还可以通过一个或多个另外的导电结构168和RF冷点端108耦合到其它外部电路(下文描述)。

根据实施例，输出电路130包括串联耦合的分路电感元件134和分路电容器132。更具体地说，电感元件134具有第一端，该第一端电耦合到晶体管120的漏极并且还耦合到输出端104(例如，通过导电结构170)。电感元件134具有第二端，该第二端耦合到分路电容器132的第一板(或端)。分路电容器132的第二板(或端)通过导电结构166电耦合到参考电压端106(或另一不同参考电压端)。根据实施例，分路电感器134可以具有在约100pH至约3nH之间的范围内的值，并且分路电容器132可以具有在约50pF至约500pF之间的范围内的值，但是这些组件也可以具有在这些范围之外的值。在此配置中，输出电路130充当高通滤波器电路。在替代实施例中，输出电路130可以被配置为低通滤波器电路(例如，如在图2的实施例中)或带通滤波器电路(例如，如在图3的实施例中)。在示例性实施例中，输出电路130提供单一相位转换(例如，90°相移)，该单一相位转换引起输出端104处的信号的相位相对于晶体管120的漏极处的信号移位90°。

在示例性实施例中，RF“冷点”存在于分路电感器134与分路电容器132之间的节点142处。因此，节点142在本文中可以称为“RF冷点节点”。更具体地说，选择分路电容器132的电容以在节点142处提供RF电信号的虚拟接地参考电压，使得电感元件134充当到RF接地电压的分路电感，同时选择电感元件134的电感以在放大器100的基本频率下提供输出端104处的所需阻抗。例如，对于在晶体管120(该晶体管120具有约50瓦(W)至约500W的范围内的功率处理能力)的情况下的在约1.8千兆赫(GHz)至约2.2GHz的范围内的基本频率，可以选择电容器132的电容处于约70pF至约500pF的范围内，可以选择电感元件124的电感处于约100pH至约500pH的范围内，使得输出电路130在输出端104处提供在约1.0欧姆至5.0欧姆的范围内的输出阻抗。应了解，输出端104处的所需输出阻抗可以是中间阻抗，该中间阻抗随后变换成用于在功率组合器(例如，功率组合器1860，图18)的输入端处的阻抗匹配的不同值，并且因此，输出端104处的输出阻抗将改变以符合特定实施方案的需要。

通过一个或多个另外的导电结构168(例如，导电通孔)以及RF冷点节点端108，RF冷点节点142可以耦合到外部电路。例如，外部电路可以包括电压源Vdd和封包频率终止电路140。电压源Vdd可以用于偏置晶体管120，并且封包频率终止电路140可以用于通过呈现RF频率处的高阻抗来改进装置100的低频谐振，该低频谐振由输出电路130与偏馈(未示出)之间的交互引起。在不包括隔直电容器136的实施例中，可替换的是，可以在输出端104处提供Vdd。封包频率终止电路140从匹配的观点来看实质上是“不可见的”，因为该封包频率终止电路140仅影响封包频率下的输出阻抗(即，封包频率终止电路140为装置100的封包频率提供终止)。

根据实施例，封包频率终止电路140包括电容器146，该电容器146在本文中可以被称为“封包电容器”。在实施例中，封包电容器146的第一板(或端)耦合到RF冷点端108，并且封包电容器146的第二板(或端)耦合到地面(或另一参考电压)。封包电容器146可以是(例如)分立组件，并且可以具有在约2.0毫微法拉(nF)至约1.0微法拉(μF)之间的范围内的值，但是封包电容器146也可以具有在此范围之外的值。根据实施例，封包电容器146可以通过相对较低的电感连接耦合到印刷电路板(PCB)，装置100耦合到该印刷电路板。

根据实施例，输入电路110、晶体管120和输出电路130均实施于单个半导体管芯(例如，管芯450，图4)上。换句话说，RF放大器装置100是单片的。在替代实施例中，输入电路110和/或输出电路130的部分可以被实施为分立组件和/或可以实施于半导体管芯上，该半导体管芯不同于其上实施晶体管120的半导体管芯。尽管图式和描述聚焦于单片实施方案，但本领域的技术人员将基于本文中的描述理解，针对非单片实施方案(即，输入和/或输出电路的一些组件包括在除晶体管管芯之外的管芯上的实施方案)可以如何进行各种修改。

根据其中输入电路110、晶体管120和输出电路130在单个半导体衬底上实施的实施例，这些电路组件可以接近于衬底的顶部表面(例如，在该衬底的顶部表面下方、该衬底的顶部表面处以及该衬底的顶部表面上方)形成。相反地，在实施例中，输入端102、输出端104、参考电压端106以及RF冷点端108中的一些或全部端各自可以包括耦合到半导体衬底的底部表面的导电特征。当耦合到底部半导体衬底表面时，端102、104、106、108跨越底部半导体衬底表面的“无导体”区(即，底部半导体衬底表面中的导电材料未耦合到的部分)彼此物理地分离。在任何情况下，端102、104、106、108使RF放大器装置100能够与外部电路电耦合。

例如，RF放大器装置100可以物理地电耦合到PCB或其它衬底(例如，PCB 1610，图16)，该PCB或其它衬底包括放大器系统的另外电路。在此配置中，建立装置平面(由短划线150表示)，其中存在于装置平面的一侧上的放大器组件(例如，在图1中的线150上方或“在装置平面上方”的组件)可以实施于单个半导体衬底上，并且存在于装置平面的另一侧上的组件(例如，在图1中的线150下方或“在装置平面下方”的组件)可以耦合到PCB或其它衬底。举例来说并且如稍后将更详细地描述，接地参考、参考电压(例如，Vdd)、其它组件(例如，电容器146)、传输线、信号分路器、信号合并器、移相器以及各个其它放大器组件可以实施于装置平面下方。

在图1中示出的实施例中，输入电路110被配置成低通滤波器并且输出电路130被配置成高通滤波器。如上文所提及，在放大器200的替代实施例中(例如图2中示出)，输入电路210可以被配置成高通滤波器和/或输出电路230可以被配置成低通滤波器。例如，高通滤波器输入电路210可以包括串联耦合的分路电感元件216和分路电容器214。更具体地说，电感元件216具有第一端，该第一端电耦合到晶体管120的栅极并且还电耦合到输入端102(例如，通过导电结构160)。电感元件216具有第二端，该第二端耦合到分路电容器214的第一板(或端)。分路电容器214的第二板(或端)通过导电结构162电耦合到参考电压端106(或另一不同参考电压端)。

低通滤波器输出电路230可以包括电感元件234和分路电容器232。更具体地说，电感元件234的第一端电耦合到晶体管120的漏极，并且电感元件234的第二端电耦合到输出端104(例如，通过导电结构170)且电耦合到分路电容器232的第一板(或端)。根据实施例，如所示出，隔直电容器136可以耦合在电感元件234的第二端与输出端104之间，或在其它实施例中，可以不包括隔直电容器136。分路电容器232的第一板还电耦合到输出端104(例如，通过导电结构170和隔直电容器136(当包括时))，并且分路电容器232的第二板(或端)电耦合到参考电压端106(例如，通过导电结构166)。

在示例性实施例中，RF低阻抗节点242存在于电感器234与隔直电容器236(当包括时)之间。通过一个或多个另外的导电结构168(例如，导电通孔)和端108，节点242可以耦合到外部电路(例如，包括电压源Vdd和封包频率终止电路140)。为了避免将Vdd直接耦合到RF低阻抗节点242，在实施例中，高阻抗元件244设置于Vdd与节点242之间。高阻抗元件244可以实施(例如)为四分之一波线或电感元件。尽管图2示出实施于装置平面150下方(例如，在装置所耦合的PCB上)的高阻抗元件244，但是在另一实施例中，高阻抗元件244可以实施于装置平面150上方(例如，耦合到或单片形成为半导体衬底的一部分)。在不包括隔直电容器136的实施例中，端104和108可以用用于输出放大的输出信号的单个端替换，并且Vdd、高阻抗元件244和/或封包频率终止电路140可以设置于该端处。

此外如上文所提及，在另一替代实施例中，输入电路和/或输出电路中的任一个电路或两个电路可以被配置成带通滤波器。例如，在图3中示出的放大器300的实施例中，输入电路310和输出电路330两者被配置成带通滤波器。更具体地说，带通滤波器输入电路310包括低通滤波器部分和高通滤波器部分。低通滤波器部分包括电感元件316和分路电容器314，并且高通滤波器部分包括串联耦合的分路电感元件317和分路电容器315。更具体地说，分路电容器314具有第一板(或端)，该第一板耦合到输入端102(例如，通过导电结构160)；以及第二板(或端)，该第二板通过导电结构162电耦合到参考电压端106(或另一不同参考电压端)。电感元件316具有第一端，该第一端电耦合到输入端102(例如，通过导电结构160)；以及第二端，该第二端电耦合到晶体管120的栅极。根据实施例，如所示出，隔直电容器312可以耦合在电感元件316的第一端与输入端102之间，或在其它实施例中，可以不包括隔直电容器312。电感元件317具有第一端，该第一端耦合到电感元件316的第二端并且还耦合到晶体管120的栅极。另外，电感元件317具有第二端，该第二端耦合到分路电容器315的第一板(或端)。分路电容器315的第二板(或端)通过导电结构162电耦合到参考电压端106(或另一不同参考电压端)。

在示例性实施例中，RF冷点节点318存在于电感器317与分路电容器315之间。通过一个或多个另外的导电结构362(例如，导电通孔)和RF冷点节点端302，RF冷点节点318可以耦合到外部电路(例如，包括电压源Vgg和封包频率终止电路340)。

带通滤波器出电路330还包括高通滤波器部分和低通滤波器部分。高通滤波器部分包括串联耦合的分路电感元件334和分路电容器332，并且低通滤波器部分包括电感元件335和分路电容器333。更具体地说，电感元件334具有第一端，该第一端耦合到晶体管120的漏极并且还耦合到电感元件335的第一端。另外，电感元件334具有第二端，该第二端耦合到分路电容器332的第一板(或端)。分路电容器332的第二板(或端)通过导电结构166电耦合到参考电压端106(或另一不同参考电压端)。电感元件335具有第一端，该第一端电耦合到晶体管120的漏极且电耦合到电感元件334的第一端；以及第二端，该第二端耦合到输出端104(例如，通过导电结构170)。根据实施例，如所示出，隔直电容器136可以耦合在电感元件335的第二端与输出端104之间，或在其它实施例中，可以不包括隔直电容器136。电感元件335的第二端还耦合到分路电容器333的第一板(或端)。分路电容器333的第二板(或端)通过导电结构166电耦合到参考电压端106(或另一不同参考电压端)。

在示例性实施例中，RF冷点节点342存在于电感器334与分路电容器332之间。通过一个或多个另外的导电结构168(例如，导电通孔)和RF冷点节点端108，RF冷点节点342可以耦合到外部电路(例如，包括电压源Vdd和封包频率终止电路140)。

现将描述图1中的放大器的集成电路实施方案的实施例。为了增加理解应该在一起查看的图4和图5分别是根据实例实施例的半导体管芯450的俯视图和仰视图，该半导体管芯450包括两个放大器路径400、401的部分。在半导体管芯450的描述中还将提及图6至10，因为那些图示出管芯450的部分的各个横截面图或放大图并且那些视图有助于理解实施例的各个细节。更具体地说，图6、8和9分别是沿着图4中的线6-6、8-8和9-9截取的管芯450的横截面侧视图，并且图7是沿着将与图4中的线6-6对应的线截取的管芯的横截面侧视图的替代实施例。应注意，图6至9中的横截面图描绘上覆于管芯(例如，管芯450)的顶部表面的包封材料(例如，包封材料690)。然而，为了避免混淆基本特征，在图4和10的俯视图中不描绘包封材料。另外，在一些实施例中可以不包括包封材料。

首先参考图4和6，管芯450包括：半导体衬底650，该半导体衬底650具有顶部半导体衬底表面652和底部半导体衬底表面654；以及多个介电和导电层680(本文中被称为“内建”层)，这些介电和导电层680形成于顶部半导体衬底表面652上且耦合到该顶部半导体衬底表面652。在各个横截面图中，为简单起见仅描绘最低(即，最接近于衬底650)和最高(即，最接近于顶部管芯表面452)内建层680，并且包括竖直椭圆“...”来指示另外的介电和导电层可以包括于最低和最高内建层680之间。例如，最接近于顶部半导体衬底表面652的导电层681可以是M1层(金属1层)，并且最接近于顶部管芯表面452的导电层682、683可以分别是M4和M5层。例如，导电层681至683可以由铝铜钨(AlCuW)或其它常用导电层材料形成。如稍后将描述，根据实施例，包括在电感器416、417、434、435中的所有或部分金属层(例如，层683)可以包括与底层金属层(例如，层681、682)的材料不同的材料。尽管本文中描述具有五个金属层681至683(例如，M1至M5)的实例实施例，但是装置也可以具有更多或更少金属层。另外，尽管下文的描述将电感器416、417、434、435和电容器414、415、432、433描述为由特定金属层682、683的部分形成，但是电感器416、417、434、435和电容器414、415、432、433也可以由其它金属层的部分形成。

底部半导体衬底表面654对应于管芯450的底部表面554(图5)，并且内建层680的顶部表面658对应于管芯450的顶部表面452。如上文所提及，包封材料690(例如，塑料包封剂)可以耦合到顶部管芯表面452，但是在其它实施例中可以不包括包封材料690。

在各种实施例中，半导体衬底650可以包括硅、绝缘体上硅(SOI)、蓝宝石上硅(SOS)、砷化镓(GaAs)、氮化镓(GaN)、碳化硅上的GaN、硅上的GaN或其它类型的衬底材料。例如，衬底650可以具有在约50微米至约100微米的范围内(例如，约75微米)的厚度651，但衬底650也可以更薄或更厚。衬底650可以包括(例如)基础半导体衬底和一个或多个另外的半导体层，这些半导体层外延地形成于基础半导体衬底的表面上。在特定实例实施例中，衬底650是高电阻率硅衬底(例如，具有在约1000欧姆/厘米(cm)至约100,000欧姆/cm或更大的范围内的体电阻率的硅衬底)。可替换的是，衬底650可以是半绝缘GaAs衬底(例如，具有多达10⁸欧姆/cm的体电阻率的GaAs衬底)或另一合适的高电阻率衬底。在此类实施例中并且如稍后将详细描述，可以使用导电穿衬底通孔(TSV)(例如，TSV 661、664、671、863、865、869，图6、8)进行顶部半导体衬底表面652与底部半导体衬底表面654之间的电连接。可替换的是，可以使用环绕式终端(例如，环绕式终端760、770，图7)或使用其它导电结构进行顶部半导体衬底表面652与底部半导体衬底表面654之间的电连接。仍可以使用低电阻率衬底实施其它实施例。

多个有源和无源组件形成于半导体衬底650中以及半导体衬底650上。更具体地说，每个放大器路径400、401包括：输入电路(例如，输入电路110，图1)，该输入电路包括至少一个电感器416、417(例如，电感元件116，图1)和至少一个电容器414、415(例如，电容器114，图1)；晶体管420、421(例如，晶体管120，图1)；以及输出电路(例如，输出电路130，图1)，该输出电路包括至少一个电感器434、435(例如，电感元件134，图1)和至少一个电容器432、433(例如，电容器132，图1)。晶体管420、421表示放大器路径400、401的放大组件。在所示出的实施例中，每个放大器路径400、401是单级放大器(例如，各自包括一个功率晶体管420、421)。在替代实施例中，每个放大器路径可以实施为多级放大器(例如，具有与末级放大器晶体管串联的前级放大器晶体管)。在此实施例中，匹配电路可以实施于前级放大器与末级放大器之间。

通过下文将更详细描述的各个导电结构，管芯450的有源和无源组件电耦合到彼此且电耦合到多个导电特征502、503、504、505、506(例如，导电组件102、104、106、108，图1)，这些导电特征502、503、504、505、506耦合到底部半导体衬底表面654。那些导电特征502至506促进管芯的有源和无源组件到外部电路(例如，电路140，图4，以及1850、1852、1860、1862，图18)的电连接。

在图5、6、8和9中示出多个导电特征502至506的各个视图。因为导电特征502至506相对于上覆于顶部半导体衬底表面652的另一电路的相对位置与本发明的标的物相关，所以还在图4中指示导电特征502至506，但是通过虚边指示出这些导电特征502至506不接近于顶部半导体衬底表面652，而是替代地耦合到底部管芯表面554。

导电特征502至506中的每一个导电特征仅部分覆盖底部管芯表面554以限定跨越底部管芯表面554的各个部分的多个无导体区580、582、584、586。如本文中所使用，“无导体区”是底部管芯表面554的一部分，导电材料(或至少大量导电材料)不耦合到该部分。根据实施例，各个导电特征502至506通过无导体区580、582、584、586跨越底部管芯表面554彼此电隔离。无导体区584、586提供被提供到放大器路径400、401的输入信号的电气分离。如稍后将更详细地描述，无导体区580、582正对着(在竖直方向上，相对于图6)顶部半导体衬底表面652的部分480、482而定位，电感器416、417、434、435形成于这些部分480、482上。因为根据各种实施例，在装置中的电感器415、417、434、435下方缺乏参考电压平面，所以电感器415、417、434、435在本文中可以被称为“浮动”电感器。在浮动电感器415、417、434、435下方包括无导体区580、582可以实现多个优点，如稍后将更详细论述。

根据实施例，导电特征502至506各自可以形成图案化导电层655的一部分，该图案化导电层655耦合到底部半导体衬底表面654，其中图案化导电层655中的空隙对应于无导体区580、582、584、586。在各种实施例中，导电特征502至506中的一些或全部导电特征可以直接连接到底部半导体衬底表面654，或绝缘层656可以存在于导电特征502至506中的一些或全部导电特征之间，以便将这些导电特征502至506与衬底650电隔离。根据实施例，导电层655包括电镀铜(即，使用电镀过程涂覆多个层)或其它导电金属或金属合金，并且导电层655具有在约10微米至约50微米的范围内的厚度657。图案化导电层655可以由单个导电材料的一个或多个层形成或可以由不同材料层形成。另外，与以上给定范围相比，图案化导电层655可以更薄或更厚。可替换的是，导电特征502至506可以是以其它方式耦合(例如，结合、焊接、粘附等)到底部半导体衬底表面654的不同结构。

在任何情况下，导电特征502、503分别表示用于第一放大器路径400和第二放大器路径401的输入端(例如，端102的两个例子，图1)，并且导电特征504、505分别表示用于第一放大器路径400和第二放大器路径401的输出端(例如，端104的两个例子，图1)。导电特征506表示参考电压端(例如，参考电压端106，图1)，并且尽管参考电压端被描绘为所示出的实施例中的单个导电特征506，但是在替代实施例中，不同的且单独的导电特征的集合替代地可以充当多个参考电压端。另外，导电特征508、509(图5、8、9)表示使放大器路径400、401的部分能够耦合到其它外部电路的端(例如，端108的三个例子，图1)。例如，导电特征508、509可以表示RF冷点节点端(例如，RF冷点节点端108的多个例子)，这些RF冷点节点端使RF冷点(例如，节点148，图1)能够与外部电路(例如，与封包频率终止电路140，图1)耦合。如稍后将更详细描述，电感器434、435与电容器432、433之间的节点表示RF冷点节点。另外，导电特征508、509可以使偏置电压(例如，Vdd)能够被提供到每个放大器路径400、401的晶体管420、421的漏极端424、425。尽管未示出，但是类似导电特征也可以被提供到输入电路中的RF冷点节点，以提供以下能力：提供待提供到晶体管420、421的控制端422、423的偏置电压。

现将更详细地描述沿着放大路径400的管芯450的各个组件之间的互连。应理解，可以沿着放大路径401实施基本上类似的互连。在任何情况下并且参考图4至6以及8，导电特征502通过导电结构660的第一集合(例如，导电结构160，图1)电连接到输入电路(例如，输入电路110，图1)，该导电特征502被配置成接收输入RF信号，该导电结构660的第一集合提供导电特征502与输入电路的输入节点461(例如，节点161，图1)之间的连续电气路径。根据实施例，导电结构660的第一集合可以包括一个或多个TSV 661、导电层681至683的部分以及导电通孔663，这些导电通孔663以电气方式耦合导电层681至683的部分。在实施例中，TSV 661可以通过介电通孔内衬材料662与衬底650电隔离，但在其它实施例中，可以不包括内衬材料662。

如图4和6中最清楚地描述，用于路径400的输入电路包括电感器416(例如，电感器116的并联例子，图1)和电容器414(例如，电容器114，图1)，并且用于路径401的输入电路包括电感器417(例如，电感器116的并联例子，图1)和电容器415(例如，电容器114，图1)。更具体地说，用于路径400的输入电路包括电感器416，这些电感器416并联耦合在节点461与晶体管420(例如，晶体管120，图1)的控制端422(例如，栅极)之间。类似地，用于路径401的输入电路包括电感器417，这些电感器417并联耦合在导电结构461与晶体管421的控制端423之间。电感器416、417中的每一个电感器被实施为由一个或多个导电层(例如，层682、683)的部分形成的集成螺旋电感器。螺旋电感器可以由少至一个导电层或由多个导电层形成，其中导电通孔将电感器部分互连并且按需要实施跨接和穿接。每个电感器416、417的第一(输入)端耦合到其相应输入电路的输入节点，并且每个电感器416、417的第二(输出)端通过导电层(例如，导电层682)的部分418、419耦合到晶体管420、421的控制端422、423。

如图4和8中最清楚地描绘，电容器414、415耦合在输入电路输入节点(例如，用于路径400的节点461)与参考电压端506(例如，端106，图1)之间。更具体地说，电容器414的第一板(或电极)814耦合到节点461(以及因此耦合到电感器416的输入端)，并且电容器414的第二板(或电极)815通过导电结构862(例如，导电结构162，图1)耦合到参考电压端506。电容器415类似地耦合在导电结构461与参考电压端506之间。在所示出的实施例中，电容器414、415被实施为金属-绝缘体-金属(MIM)电容器，这些金属-绝缘体-金属电容器中的每一个电容器包括两个导电层683、682的竖直对准部分(例如，第一电容器板814和第二电容器板815)以及在电容器板814、815之间的层间介电质。另外，导电结构862可以包括一个或多个TSV 863、导电层681、682的部分以及导电通孔864，这些导电通孔864以电气方式耦合导电层681、682的部分。尽管未示出，但在实施例中，TSV 863可以通过介电通孔内衬材料与衬底650电隔离，但在其它实施例中，可以不包括内衬材料。

如先前所提及，晶体管420、421可以是(例如)LDMOS FET晶体管。每个晶体管420、421包括控制端422、423(例如，栅极)、第一导电区(例如，耦合到漏极端424、425的漏极区)以及第二导电区(例如，源极区)。如结合图1所论述，控制端耦合到输入电路110，导电区中的一个导电区(例如，漏极区)耦合到输出电路130并且另一导电区(例如，源极区)耦合到参考电压。现参考为晶体管420的部分10(图4)的俯视图的图10，现将描述晶体管420的另外细节。为了清晰起见，还将参考图6的横截面图。

参看图10，晶体管420包括有源区610，该有源区610具有多个基本上并联对准的漏极区1025和源极区1030(通过虚线矩形勾勒)，这些漏极区1025和源极区1030形成于顶部半导体衬底表面652下方的衬底650中。由于漏极区1025和源极区1030的细长形状和叉指式布置，这些漏极区1025和源极区1030可以被称为“指”。在任何情况下，漏极区1025电耦合到导电(例如，金属)漏极指接点1024，这些导电漏极指接点1024中的每一个导电漏极指接点延伸到漏极接点424。源极区1030电耦合到导电(例如，金属)源极指接点1062，这些导电源极指接点1062又耦合到导电TSV 664(图6)，这些导电TSV 664穿过衬底650延伸到导电特征506(例如，参考电压端106，图1)。在各种实施例中，TSV 664可以或可以不内衬有介电材料，该介电材料用于使TSV 664与衬底650绝缘。可变导电沟道以及在一些实施例中的漏极漂移区存在于每个晶体管指的相邻源极区1030与漏极区1025之间。导电(例如，多晶硅)栅极结构1022跨越沟道区耦合到栅极接点422且从栅极接点422延伸，使得在操作期间施加到栅极接点422的电压可以调整沟道的导电性，并且因此电流在源极区1030与漏极区1025之间(或最后在导电特征506与漏极接头424之间)流动。

尽管图10中示出LDMOS FET的特定布局，但应理解，在各种实施例中可以实施多个不同布局以提供晶体管。例如，在一些实施例中，掺杂沉降区可以用于在底部半导体衬底表面654处提供在源极区与导电特征506之间的电气路径的部分。取决于选定衬底的特征以及晶体管的操作和性能，还可以进行多种其它修改。

再次参考图4至6以及8，晶体管420、421的漏极端424、425电耦合到导电特征504、505(例如，端104的两个例子，图1)并且还电耦合到输出电路(例如，输出电路130的两个例子，图1)。首先考虑漏极端424、425与导电特征504、505之间的电耦合，图4的俯视图示出在漏极端424、425与节点471、473(例如，节点171的多个例子，图1)之间延伸的导电特征472、474的多个例子。导电特征472、474可以包括(例如)一个或多个导电层681至683的部分以及导电通孔，这些导电通孔按需要将漏极端424、425和导电层681至683的部分互连。如在图6的横截面图中最清楚地指示，节点471、473电耦合到导电特征504、505(以及因此漏极端424、425电耦合到导电特征504、505)。例如，图6将节点471描绘为通过导电结构670的集合耦合到导电特征504(例如，节点171通过导电结构170耦合到端104，图1)。导电结构670的集合提供节点471与导电特征504之间的连续电气路径。根据实施例，导电结构670的集合可以包括一个或多个TSV 671、导电层681至683的部分以及导电通孔673，这些导电通孔673以电气方式耦合导电层681至683的部分。在实施例中，TSV 671可以通过介电通孔内衬材料672与衬底650电隔离，但在其它实施例中，可以不包括内衬材料672。在任何情况下，当管芯450并入到放大器系统中时，导电特征504、505被配置成输出由晶体管420、421产生的放大的RF信号。

如上文所提及，漏极端424、425还电连接到输出电路(例如，输出电路130的两个例子，图1)。如图4和6中最清楚地描绘，用于路径400的输出电路包括电感器434(例如，电感器134的并联例子，图1)和电容器432(例如，电容器132，图1)，并且用于路径401的输出电路包括电感器435(例如，电感器134的并联例子，图1)和电容器433(例如，电容器132，图1)。更具体地说，用于路径400的输出电路包括电感器434，这些电感器434并联耦合在漏极端424(或节点471)与节点442(例如，节点142，图1)之间。另外，如图8中最清楚地描绘，输出电路还包括电容器432，该电容器432通过导电结构866的另一集合耦合在节点442与导电特征506之间。

电感器434、435中的每一个电感器被实施为由一个或多个导电层(例如，层682、683)的部分形成的集成螺旋电感器。螺旋电感器可以由少至一个导电层或由多个导电层形成，其中导电通孔将电感器部分互连并且按需要实施跨接和穿接。根据实施例，至少顶部导电层683的部分可以由与形成下部金属层681、682和/或层683的其它部分的材料不同(例如，与其相比具有更高导电性)的材料形成或包括该材料，该顶部导电层683的部分包括电感器416、417、434、435。例如，如图6中示出，对应于电感器416、417、434、435的层683的部分可以包括多个导电材料层684、685。例如，底部导电材料层684可以包括如先前所论述的AlCuW(或某个其它材料)，并且顶部导电材料层685可以包括铜(Cu)或某个其它高度导电材料。可替换的是，对应于电感器416、417、434、435中的一些或全部电感器的层683的部分可以包括具有更高度导电材料(例如，Cu)的单层。包括高度导电材料可以增加电感器416、417、434、435的Q，这可能对输出电路中的电感器434、435特别有利，因为与在放大器路径400的较低功率侧上的电感器416、417的Q相比，在放大器路径400的较高功率侧上的电感器434、435的Q可以更显著影响放大器的效率。在再其它实施例中，对应于电感器416、417、434、435中的一些或全部电感器的层683的部分可以包括与其它层681、682基本上相同的材料。

每个电感器434、435的第一(输入)端分别通过导电层(例如，导电层682)的部分436、437耦合到晶体管420、421的漏极端424、425。如图4和9中最清楚地示出，每个电感器434、435的第二(输出)端耦合到节点442、444。如先前在图1的描述中所论述，可以选择电感器434和电容器432的值，使得电感器434与电容器432之间的节点442(或节点142，图1)充当RF冷点节点。

如图4和8中最清楚地描绘，电容器432、433耦合在用于路径400的节点442与参考电压端506(例如，端106，图1)之间。更具体地说，电容器432的第一板(或电极)816耦合到节点442(以及因此耦合到电感器434的输出端)，并且电容器432的第二板(或电极)817通过导电结构866(例如，导电结构166，图1)耦合到参考电压端506。电容器433类似地耦合在节点444与参考电压端506之间。在所示出的实施例中，电容器432、433被实施为MIM电容器，这些MIM电容器中的每一个MIM电容器包括两个导电层683、682的竖直对准部分(例如，第一电容器板816和第二电容器板817)以及电容器板816、817之间的层间介电质。另外，导电结构866可以包括一个或多个TSV 865、导电层681、682的部分以及导电通孔867，这些导电通孔867以电气方式耦合导电层681、682的部分。尽管未示出，但在实施例中，TSV 865可以通过介电通孔内衬材料与衬底650电隔离，但在其它实施例中，可以不包括内衬材料。

如先前所论述，节点442、444可以表示电感器434、435与电容器432、433之间的RF冷点。根据实施例，管芯450另外包括将RF冷点节点442、444以电气方式耦合到端508、509(例如，端108的多个例子，图1)的导电特征，该导电特征提供将外部电路(例如，电路140，图1)耦合到RF冷点节点442、444的能力。如图8和9中最清楚地描绘，例如，沿着路径400，管芯450包括导电结构868(例如，导电结构168，图1)，这些导电结构868以电气方式耦合RF冷点节点442和端508。导电结构868可以包括一个或多个TSV 869、导电层681至683的部分以及导电通孔871，这些导电通孔871以电气方式耦合导电层681至683的部分。在实施例中，TSV869可以通过介电通孔内衬材料870与衬底650电隔离，但在其它实施例中，可以不包括内衬材料870。

在上述实施例中，导电结构660、670、862、866、868(包括TSV 661、671、863、865、869)用于提供组件与导电特征502至506之间的电连接，这些组件形成于顶部半导体衬底表面652上，这些导电特征502至506耦合到底部半导体衬底表面654。在替代实施例中，可以实施替代导电结构以替换导电结构660、670、862、866、868中的所有或部分导电结构。例如，在图7中所描绘的替代实施例中(图7在位置上对应于图6的横截面图)，导电结构660、670可以用导电环绕式终端760、770替换，这些导电环绕式终端760、770耦合到管芯750的侧表面以将导电特征702、704与位于顶部半导体衬底表面752上的输入和输出电路互连。在实施例中，环绕式终端760、770可以通过介电材料762、772与衬底752电隔离，但在其它实施例中，可以不包括介电材料762、772。在其它替代实施例中，其它类型的导电结构(例如，印刷导电线、焊线等)可以用于分别将对应于输入和输出端的导电特征与输入和输出电路互连。在再其它替代实施例中，导电结构862、866、868中的一些或全部导电结构可以类似地用环绕式终端或其它类型的导电结构替换。

管芯450被示为包括两个并联放大器路径400、401的部分。在此实施例中，一个或多个隔离特征490可以嵌入管芯450内、嵌入包封490内或以其它方式插入在并联放大路径400、401之间，以便减小两个路径之间的潜在信号干扰。另外，放大器路径400、401的晶体管420、421具有不同大小，如通过晶体管420、421的不同面积指示。因此，晶体管420、421可以具有不同载流容量。例如，晶体管421可能够处理晶体管420的电流的两倍。此布置可能(例如)在不对称多尔蒂放大器(例如，多尔蒂放大器1800，图18)中特别有利，在该多尔蒂放大器中，峰化放大器可以显著大于主放大器。在替代实施例中，晶体管420、421可以具有基本上相同的大小和/或载流容量(例如，用于对称多尔蒂放大器或另一类型的放大器)。

尽管管芯450被示为包括两个并联的放大器路径400、401，但管芯的替代实施例可以包括单个放大器路径的一部分。管芯的其它替代实施例可以包括两个以上放大器路径的部分。在所示出的实施例中，第一放大器路径400和第二放大器路径401可以分别对应于多尔蒂放大器的主放大器路径和峰化放大器路径。可替换的是，第一放大器路径400和第二放大器路径401也可以并入到其它类型的放大器中。出于简洁性，将仅详细描述放大器路径400，应理解，放大器路径401包括基本上类似的特征。

尽管图4至10的实施例实施对应于图1的放大器配置100的电路，但是应理解，IC装置的替代实施例可以实施以不同方式配置的放大器(例如，放大器200、300，图2、3或其它以不同方式配置的放大器)。各种实施例的常见方面是在放大器路径的输入和/或输出电路中包括一个或多个“浮动”电感器。本领域的技术人员将基于本文中的描述理解如何将此类浮动电感器中的一个或多个浮动电感器并入到以不同方式配置的放大器IC中。

图11是制造包括放大器的至少一部分的装置(例如，管芯450)的方法的流程图。如下文将论述，根据实例实施例，晶片级芯片规模封装(WLCSP)技术可以用于完成装置，使得该装置可以容易地耦合到PCB，该PCB包括放大器(例如，多尔蒂放大器1800，图18，或另一类型的放大器)的其它部分。可替换的是，在形成管芯450之后，管芯450可以耦合到引线(例如，引线1202至1205，图12)和/或凸缘或散热片(例如，散热片1206，图12)，并且引线组合件(例如，装置1500，图15)可以耦合(例如，焊接)到PCB(例如，PCB 1610，图16)，该PCB包括放大器的其它部分。

在块1102中，晶片制造技术用于制造晶片，该晶片包括上述放大器电路的众多例子(例如，众多管芯位点，这些管芯位点中的每一个管芯位点包括管芯450的电路)。尽管本文出于简洁的目的不详细论述常规的晶片制造技术，但是晶片的制造包括以下过程：通孔(例如，通孔661、664、671、863、865、869)穿过半导体衬底(例如，衬底650)形成，以及各个有源装置(例如，晶体管420、421)和无源装置(例如，电感器416、417、434、435和电容器415、415、432、433)以及其互连件形成于晶片的顶部表面中和晶片的顶部表面上。晶片的背面侧接着可以被薄化成所需厚度，这样会暴露通孔的底部侧末端。导电特征(例如，导电特征502、504、506、508)随后耦合到薄化晶片的底部表面。例如，厚的图案化背垫金属层可以涂覆于晶片的底部表面，产生导电特征。

根据实施例，在块1104中，包封(例如，包封690)随后可以施加于在晶体管和无源装置上方的晶片的顶部表面。可替换的是，可以不包括包封步骤1104。

在块1106中，沿着切割道分割晶片以从晶片切割出个别管芯(例如，管芯450)。此时，管芯450可以被认为是“无封装”产品，该无封装产品可以直接耦合(例如，焊接)到PCB，该PCB包括其中将并入有装置400的放大器的其它部分。

可替换的是，如图12至15中另外示出，可以封装管芯。根据实施例，封装实质上包括在块1108中将每个切割出的管芯耦合到引线框架，以及在块1110中包封组合件。根据实施例，可以使用矩阵引线框架、条带或其它引线框架结构在并联过程中执行将管芯附接到引线框架的过程(块1108)。

图12示出矩阵引线框架1200，该矩阵引线框架1200包括布置成行与列的引线框架特征的多个集合。在替代实施例中，引线框架特征集合可以布置成条状(或单排)，而不是矩阵。在所示出的实施例中，引线框架特征的每一集合包括两个导电输入侧引线1202、1203；两个导电输出侧引线1204、1205；以及导电凸缘1206(或散热片)。在替代实施例中，引线框架特征的每一集合可以包括更多或更少的输入和/或输出引线，和/或可以包括另外的引线(例如，用于偏置、耦合到外部电路等)。另外，在一些实施例中，可以不包括凸缘1206。引线1202至1205和凸缘1206可以具有类似厚度，或引线1202至1205和凸缘1206可以具有不同厚度。例如，如在图15中指示，引线1202至1205可以具有第一厚度(例如，在约0.15毫米(mm)与约0.25mm之间)，并且凸缘1206可以具有第二厚度(例如，在约0.48mm与约1.27mm之间)，这可以使凸缘更佳地适合于充当散热片以在操作期间从管芯450去除热量。

各个引线框架特征1202至1206通过牺牲轨道1220和牺牲连接器1222在结构上耦合在一起。为了清楚地区分引线框架特征1202至1206与牺牲特征1220、1222，引线框架特征1202至1206在图12中用交叉的平行线画出阴影。实际上，在一些实施例中，引线框架特征1202至1206和牺牲特征1220、1222可以由相同材料一体地形成(例如，切削或铣削的引线框架由铜或另一材料形成)。可替换的是，引线框架特征1202至1206和牺牲特征1220、1222中的一些或全部特征可以由不同结构形成，这些不同结构以其它方式耦合在一起。例如，引线1202至1205和/或凸缘1206可以是连接到牺牲特征1220、1222的不同结构。

现参考图13，在块1108中，切割出的管芯450可以耦合到每个引线框架集合。更具体地说并且如在图15的横截面图中更清楚地指示，底部管芯表面上的导电特征502至506耦合到对应引线框架特征1202至1206。例如，在实施例中，对应于用于放大器路径400、401的信号输入的导电特征502、503可以分别耦合到引线1202、1203，对应于用于放大器路径400、401的信号输出的导电特征504、505可以分别耦合到引线1204、1205，并且参考电压特征506可以耦合到凸缘1206。例如，可以使用焊料、导电粘合剂、钎焊、烧结或其它管芯附接技术来实现管芯450到引线框架特征1202至1206的耦合。

现参考图14，在块1110中，可以包封组合件(即，管芯450和引线框架1200)。在各种实施例中，包封可以利用传递模塑法(包括膜辅助模塑)、压缩模塑法或其它技术。例如，为了产生具有暴露引线的封装装置(例如，装置1500，图15)，组合件可以被放置于模具中并且包封材料1490(例如，热固性塑料或树脂)可以被投入到模腔中，这些模腔对应于需要包封材料1490的区域(例如，在管芯450上方、在管芯450下方的区域以及引线1202至1205的部分)。可替换的是，为了产生“无引线”类型的封装装置(即，其中引线不从包封材料的侧面延伸的封装装置)，可以将包封材料涂覆在组合件的整个顶部表面上。

在块1110中，随后装置可以通过移除引线框架组合件1200的牺牲特征1220、1222而分离。例如，图15示出装置1500的横截面侧视图(例如，沿着图14的线15-15的横截面)，该装置1500包括具有附接引线1202、1204和凸缘1206的管芯450，该管芯450通过包封材料1490包封。

在块1112中，装置1500随后可以耦合到电力系统。例如，电力系统可以具有另外的电路，该电路被配置成提供一个或多个输入RF信号(例如，至引线1202、1203)，接收由装置1500产生的放大RF信号(例如，通过引线1204、1205)，以及提供参考电压(例如，地面，通过凸缘1206)。参考图16，将装置1500耦合到电力系统可以包括(例如)将装置1500耦合到PCB1610，该PCB 1610包括一个或多个介电材料层1620(例如，FR-4或其它PCB介电质)和一个或多个导电层1630、1632。尽管在图16中仅示出一个介电材料层1620和两个导电层1630、1632，但是PCB 1610可以包括超过一个介电材料层和/或两个以上导电层。另外，在其它实施例中，装置1500可以耦合到除PCB之外的衬底。

为了将装置1500以电气方式以及以机械方式耦合到PCB 1610，每个引线1202至1205可以焊接或以其它方式耦合到对应衬垫或迹线，这些衬垫或迹线由PCB 1610的第一导电层1630形成。根据实施例，PCB 1610的第二导电层1632可以延伸到PCB 1610中的开口1640中，该开口1640的大小被设定成收容凸缘1206。凸缘1206可以焊接或以其它方式耦合到第二导电层1632的延伸到开口1640中的部分。以此方式，当第二导电层1632耦合到参考电压时，凸缘1206可以用作散热片以及用作到参考电压的连接(例如，地面)。在替代实施例中，PCB可以包括嵌入的导电硬币，该导电硬币充当散热片以及充当到参考电压平面的连接。在此实施例中，可以不包括凸缘1206或凸缘1206可以基本上更薄(例如，与引线1202至1205的厚度大致相同)。

重要地是，如可以在图16中看出，浮动电感器416、434与参考电压平面(即，导电层1632)之间的竖直距离1650基本上大于浮动电感器416、434与管芯450的底部表面上的图案化导电层655之间的距离1652。例如，取决于管芯450、导电背垫金属(例如，层655)、引线(例如，引线1202、1204)和PCB 1610的累积厚度，距离1650可以在约5密耳至约50密耳或更多的范围内，其中大部分厚度由PCB 1610贡献，而距离1652更典型地可以在约50微米(2密耳)至约100微米(4密耳)的范围内。在一些实施例中，可以移除在电感器416、434下方的导电层1632的部分，从而引起到任何虚拟接地平面的距离1650更进一步增加。

耦合到衬底450的底部表面的连续参考电压平面的缺乏(即，根据各种实施例，包括在“浮动”电感器416、417、434、435下方的无导体区)可以实现多个优点中的一个或多个优点。首先，当与实施于缺乏各种实施例的无导体区的管芯中(例如，实施于具有跨越其整个底部表面的连续接地平面的管芯中)的电感器比较时，通过不包括电感器416、417、434、435下方的导电特征506，电感器416、417、434、435的品质因数(Q)可以显著增加。在常规装置中，由于非常接近参考电压平面，螺旋电感器Q受衬底损耗、金属损耗和/或电容耦合的限制。因此，多个RF装置包括较高Q焊线以提供电感，而不是使用集成螺旋电感器。然而，本发明的实施例的“浮动电感器”416、417、434、435的实施克服了常规螺旋电感器的限制，从而产生具有与常规集成电感器相比显著较高Q的电感器。

在上述实施例中，通过若干种方法实现电感器416、417、434、435的较高Q。首先且如先前所描述，在电感器416、417、434、435下方的参考电压平面实质上被从电感器416、417、434、435“推开”(在距离上)。尽管参考电压平面(例如，接地平面)可以位于PCB或装置400最终耦合的其它衬底上(例如，参考电压平面1632位于PCB 1610上，图16)，并且参考电压平面可以位于电感器416、417、434、435下方，但是电感器416、417、434、435与参考电压平面之间的距离可以变得显著大于在导电特征506在电感器416、417、434、435下方延伸(如图16中示出并且如上文所说明)的情况下将存在的距离。另外，如先前所论述，在顶部金属层(例如，层683)的至少部分中包括高度导电材料(例如，铜)可以另外增加电感器416、417、434、435的Q，电感器416、417、434、435由该高度导电材料形成。

装置400的特征的此组合引起电感器416、417、434、435的显著较高Q。例如，图17是示出针对常规螺旋电感器(例如，实施于管芯中的螺旋电感器，该管芯具有在其底部表面上的连续导电接地平面)以及根据实施例实施的在安装于PCB(例如，PCB 1610)上的管芯(例如，管芯450)上的电感器(例如，电感器416、417、434、435中的一个电感器)的相对于频率的电感器Q的图表。更具体地说，迹线1710表示针对与底层接地平面间隔约75微米的螺旋电感器(例如，常规螺旋电感器)的相对于频率的电感器Q，并且迹线1720表示针对与底层接地平面间隔约500微米的螺旋电感器(例如，通过底层无导体区和电感器下方的接地平面实施的螺旋电感器，该接地平面包括PCB导电层的一部分)的相对于频率的电感器Q。如图表所指示，在约3.5GHz的频率处，常规电感器具有约28的Q，并且根据实施例的电感器具有约43的Q。假定电感器与接地平面之间的间隔相等，则电感器的最大Q的频率是电感值的函数。因此，最大Q点可以被移动到比图17中所描绘的那些频率更低或更高的频率。

如以上描述以及图17中的实例结果所指示，尽管具有耦合到管芯的底层参考电压平面的常规集成电感器可以具有25至35或更小的Q，但是在一些实施例中，集成电感器416、417、434、435可以实现大于40或更大的Q(例如，包括大于65的Q因数)。当相对于输出电路(例如，输出电路130，图1)的电感器434、435实施时，产生增加的Q的各种实施例的特征可能特别有利，因为电感器434、435的Q显著影响装置400和放大器的效率。

除了实现较高Q电感之外，各种实施例的实施使装置的电感密度能够增加。因为螺旋电感器实质上是传输线，所以电容组件存在于螺旋电感器与参考电压平面之间，该电感器位于该参考电压平面上方。通过推开参考电压平面，电容部分减小且电感升高(当与具有更靠近的参考电压平面的电感相比时)。

另外，减少或去除使用焊线实施的电感器可以显著简化和减少后端装配过程的成本。更具体地说，可以从后端生产设备中去除专用设备，该专用设备用于将焊线阵列附接到装置引线以及对焊线阵列塑形并且处于用于实现所需电感的装置组件之间。另外，焊线阵列的去除还消除了那些阵列之间的电感耦合，该电感耦合否则可能会不利地影响性能。

如先前所论述，放大器管芯(例如，管芯450或具有更多或更少放大器路径的其它管芯)的实施例可以并入到各种不同类型的放大器系统中的任一个放大器系统中。例如，双路管芯(例如，管芯450)可以并入到双向多尔蒂功率放大器中，该双向多尔蒂功率放大器包括主放大器路径和单个峰化放大器路径。图18中示出此实施例，图18是多尔蒂功率放大器1800的简化框图。根据实施例，放大器系统1800包括输入节点1801、输出节点1870、功率分配器1840、RF放大器装置1850(例如，管芯450或装置1500)以及功率组合器1860。功率分配器1840耦合在输入节点1801与到RF放大器装置1850的输入端1802、1803之间，并且功率组合器1860耦合在RF放大器装置1850的输出端1804、1805与输出节点1870之间。在输入节点1801处接收到的输入信号通过放大器系统1800放大并且经由输出节点1870提供到负载1880(例如，天线)。

更具体地说，在操作期间，功率分配器1840被配置成将在节点1801处接收到的输入信号的功率划分成输入信号的多个部分(例如，相同部分)，其中输入信号的相应部分被提供到输入端1802、1803。例如，功率分配器1840的第一输出可以耦合到对应于第一放大器路径1822的输入端1802，并且功率分配器1840的第二输出可以耦合到对应于第二放大器路径1823的输入端1803。功率分配器1840可以在放大器路径1822、1823当中相等地划分输入功率，使得大致一半的输入信号功率被提供到每个放大器路径1822、1823。可替换的是，功率分配器1840可以不相等地划分功率。

放大器系统1800包括第一相位转换元件1842，该第一相位转换元件1842处于功率分配器1840的第二输出与对应于峰化放大器路径1823的输入端1803之间。例如，第一相位转换元件1842可以被实施为四分之一波传输变换器(例如，90°相位长度传输线路)或90°相位变换器的集总元件实施方案。放大器系统1800还包括第二相位转换元件1862，该第二相位转换元件1862处于对应于主放大器路径1822的输出端1804与功率组合器1860的总和节点1864之间。峰化放大器路径1823的输出端1805还耦合到总和节点1864。正如第一相位转换元件1842，第二相位转换元件1862可以被实施为四分之一波传输变换器(例如，90°相位长度传输线路)或90°相位变换器的集总元件实施方案。相位转换元件1842、1862的组合确保基本上彼此同相地提供电流，该电流最终通过相应放大器路径1822、1823提供到总和节点1864。因此，通过总和节点1864提供到输出节点1870(以及提供到负载1880)的电流表示通过放大器路径1822、1823提供的电流的同相总和。

在替代实施例中，可以沿着装置1850的输入端处的两个放大器路径1822、1823施加正相移和负相移，以在沿着主放大器路径1822和峰化放大器路径1823的信号之间实现约90°的相位差，这些信号通过装置1850进行处理。类似地，可以沿着装置1850的输出端处的两个放大器路径1822、1823施加正相移和负相移，以确保信号在总和节点1864处同相组合。在另一替代实施例中，放大器系统可以通过“反向多尔蒂”配置来配置。在此配置中，输入侧相位转换元件包括在主放大器路径的输入端处(而不是峰化放大器路径的输入端处)，并且输出侧相位转换元件包括在峰化放大器路径的输出端处(而不是主放大器路径的输出端处)。

RF放大器装置1850包括多个放大器路径1822、1823(例如，放大器路径400、401，图4)。每个放大器路径1822、1823包括输入阻抗匹配电路(INPUT CKT)1810、1812(例如，输入电路110、210、310)、一个或多个放大器级1820、1821(例如，晶体管120、420、421)以及输出阻抗匹配电路(OUTPUT CKT)1830、1832(例如，输出电路130、230、330)，该输入阻抗匹配电路1810、1812、一个或多个放大器级1820、1821和输出阻抗匹配电路1830、1832串联耦合在装置1850的输入端1802、1803(例如，导电特征502、503和/或引线1202、1203)与输出端1804、1805(例如，导电特征504、505和/或引线1204、1205)。另外，每个放大器级1820、1821可以通过端1806(例如，导电特征506和/或凸缘1206)耦合到参考电压平面(例如，地面)。

输入阻抗匹配电路1810、1812中的每一个输入阻抗匹配电路被配置成在放大器系统1800的基本频率(或载波频率)下在其相应输入端1802、1803处提供所需输入阻抗。如先前所论述，每个输入阻抗匹配电路1810、1812可以被实施为低通滤波器电路(例如，输入电路110，图1)、高通滤波器电路(例如，输入电路210，图2)或带通滤波器电路(例如，输入电路310，图3)，该电路可以包括电感器和电容器(例如，电感器116、216、316、317、416、417和电容器114、214、314、315、414、415)的各个配置。

根据各种实施例，多尔蒂放大器1800可以是对称的多尔蒂放大器或不对称的多尔蒂放大器。因此，放大器级1820、1821可以是对称的(即，具有基本上相同大小)或不对称的(即，具有不同大小，如图4中所示出)。在多尔蒂配置中，放大器级1820可以被配置成主放大器且作为主放大器操作，并且放大器级1821可以被配置成峰化放大器且作为峰化放大器操作。主放大器级1820被配置成AB类放大器，这意味着将主放大器级1820的晶体管布置偏置以提供在180度与360度之间的传导角。相反，峰化放大器级1821被实现为被配置成C类放大器的晶体管布置，这意味着将峰化放大器级1821的晶体管布置偏置以提供小于180度的传导角。例如，可以通过端1808、1809(例如，通过导电特征508、509)将偏置电压提供到主放大器级1820和峰化放大器级1821(例如，提供到RF冷点442、443)，这些端1808、1809中的每一个端可以耦合到合适的偏置电压。可替换的是，峰化放大器级1821可以连接(例如，通过导电特征509)到外部控制电路，该外部控制电路取决于瞬时输出功率需求而在RF信号的封包速率下在AB类与C类之间动态地调整峰化放大器的操作模式。主放大器级1820和峰化放大器级1821还可以通过端1808、1809耦合到其它电路(例如，封包频率终止电路或其它电路)。

输出阻抗匹配电路1830、1832中的每一个输出阻抗匹配电路被配置成在放大器系统1800的基本频率下在其相应输出端1804、1805处提供所需输出阻抗。在示例性实施例中，放大器系统1800用于发射RF信号，并且基本频率(或载波频率)是传输的频率。如先前所论述，每个输出阻抗匹配电路1830、1832可以被实施为高通滤波器电路(例如，输出电路130，图1)、低通滤波器电路(例如，输出电路230，图2)或带通滤波器电路(例如，输出电路330，图3)，该电路可以包括电感器和电容器(例如，电感器134、234、334、335、434、435和电容器132、232、332、333、432、433)的各个配置。

根据实施例，输入阻抗匹配电路1810、1812基本上彼此相同(例如，低通、高通或带通电路)，并且输出阻抗匹配电路1830、1832也基本上彼此相同(例如，高通、低通或带通电路)。在其它实施例中，输入阻抗匹配电路1810、1812可以彼此不同，和/或输出阻抗匹配电路1830、1832可以彼此不同。应注意，本文描述的标的物并不既定限于输入阻抗匹配电路1810、1812和输出阻抗匹配电路1830、1832的任何特定配置和/或电路拓扑。

根据实施例，多个放大器路径1822、1823都包含在单个集成电路管芯(例如，管芯450)中，该集成电路管芯具有向装置1850提供外部电子连接性的输入和输出端1802至1805。更具体地说，输入和输出端1802、1803、1804、1805一般表示封装引线、引脚或用于产生到RF放大器装置1850的内部组件(例如，放大器路径1822、1823)的电连接的其它物理接口。参考先前描述的实施例，例如，输入端1802、1803可以对应于输入引线202、702、703、802，并且输出端1804、1805可以对应于输出引线204、704、705、804、805。

根据实施例，每个输入阻抗匹配电路1810、1812和每个输出阻抗匹配电路1830、1832的组件(例如，电感器、电容器、电阻器和其它组件)可以与放大器级1820、1821实施于同一管芯上(例如，实施于管芯450上)。可替换的是，每个输入和/或输出阻抗匹配电路中的一个或多个组件可以实施于单独管芯(例如，集成无源装置管芯)上或实施为分立组件或焊线的集合。在再其它替代实施例中，放大器路径1822的组件中的一些或全部组件可以实施于一个管芯上，并且放大器路径1823的组件中的一些或全部组件可以实施于另一不同管芯上。另外，在各种实施例中，放大器可以包括少至一个放大器路径，或放大器(包括多尔蒂放大器)可以包括两个以上放大器路径。在各种实施例中，在多路径放大器中，放大器路径可以实施于单个管芯或多个管芯上。最后，尽管图18中示出单级放大器路径1822、1823，但是也可以使用多级放大器路径实施实施例。

应理解，图18是出于解释和易于描述目的的放大器系统1800的简化表示，并且实际实施例可以包括其它装置和组件以提供另外的功能和特征，和/或如将理解的，放大器系统1800可以是大得多的电力系统的一部分。例如，如先前所暗示，本文论述的装置的实施例可以并入到具有单个放大路径或两个以上放大路径的放大器以及具有除多尔蒂配置之外的配置的放大器中。

在上述实施例中，放大器的部分单片地实施于单个半导体管芯(例如，半导体管芯450，图4)中，如上所述该半导体管芯可以使用WLCSP技术来封装以形成RF放大器装置(例如，RF放大器装置1500，图15)。装置此后可以耦合到PCB(例如，PCB 1610，图16)，该PCB包括放大器系统的其它部分(例如，功率分配器1840和功率组合器1860，图18)。

在另一实施例中，单片地实施于单个半导体管芯(例如，半导体管芯450，图4)中的放大器的部分可以更直接地并入到放大器“模块”中，该放大器模块还包括放大器系统的其它部分。如本文所使用，“模块”表示电子电路，该电子电路包括耦合到公共模块衬底的多个电气组件。图19是根据实施例的更复杂的放大器系统1900的框图，并且对于该放大器系统1900，放大器系统组件中的一些或全部放大器系统组件可以包括在封装的放大器模块(例如，放大器模块2400，图24)内。

类似于放大器系统1800(图18)，放大器系统1900包括多尔蒂功率放大器。然而，放大器系统1900包括另外的组件，这些另外的组件可以增强多尔蒂功率放大器的性能。更具体地说，根据实施例，放大器系统1900包括输入端1902、输出端1904、可修改的信号调整装置1910，该可修改的信号调整装置1910包括功率分配器1912、RF放大器装置1930(例如，管芯450)、功率组合器1950、微控制器1960、存储器1962和偏置电路1970。放大器系统1900以多尔蒂放大器拓扑进行配置，该多尔蒂放大器拓扑包括沿着并联放大路径1906、1908安置的放大器级1940、1942。更具体地说，放大器系统1900是二级多尔蒂放大器，该二级多尔蒂放大器包括沿着第一放大路径1906的主放大器级1940(在操作期间在AB类模式中偏置)，以及沿着第二放大路径1908的峰化放大器级1942(在操作期间在C类模式中偏置)。

根据实施例，信号调整装置1910具有输入节点1911和多个输出节点1919、1921，并且耦合在输入端1902与放大器装置1930的输入端(未标记)之间。信号调整装置1910包括功率分配器1912、多个RF信号调整电路(包括元件1914、1916、1918、1920)、控制器电路1922和数字接口1928。功率分配器1912被配置成将在端1902和节点1911处接收到的输入信号的功率分成两个信号，这两个信号分别被提供到节点1913和1915处的两个放大路径1906、1908。功率分配器1912还将相移施加到任一个信号或两个信号，以实现在沿着放大路径中的一个放大路径载送的信号与沿着另一放大路径载送的信号之间的相位差(通常是90°的值)。换句话说，功率分配器1912调整任一个信号或两个信号的相位，使得沿着两个放大路径1906、1908载送的信号相对于彼此异相(例如，90°异相)。功率分配器1912可以在放大路径1906、1908之间相等地划分输入功率，使得约50％的输入信号功率被提供到每个放大路径1906、1908。可替换的是，功率分配器1912可以在放大路径1906、1908之间不相等地划分输入功率。

在信号调整装置1910内，RF信号调整电路耦合在功率分配器1912的输出(或节点1913、1915)与放大器级1940、1942的输入(或节点1919、1921)之间。例如，第一RF信号调整电路可以包括第一可调整移相器1914和第一可调整衰减器1918，该第一可调整移相器1914和该第一可调整衰减器1918沿着第一放大路径1906耦合在节点1913、1919之间，并且第二RF信号调整电路可以包括第二可调整移相器1916和第二可调整衰减器1920，该第二可调整移相器1916和该第二可调整衰减器1920沿着第二放大路径1908耦合在节点1915、1921之间。可调整移相器1914、1916和可调整衰减器1918、1920使沿着放大路径1906、1908的信号的相位和振幅(或衰减)能够得到调整，以便在提供到放大器级1940、1942的RF信号之间提供最佳均衡。

尽管可调整移相器1914、1916被示为沿着放大路径1906、1908在可调整衰减器1918、1920之前，但是在替代实施例中，移相器1914、1916和衰减器1918、1920的次序可以倒转。在替代实施例中，移相器1914、1916和/或衰减器1918、1920中的一些或全部组件可以是固定的(即，不可调整的)，和/或移相器1914、1916和/或衰减器1918、1920中的一些组件可以从信号调整装置1910中去除。另外，一些实施例可以包括仅可调整移相器(例如，移相器1914、1916)或仅可调整衰减器(例如，衰减器1918、1920)，而不同时包括两者。又另外，一些实施例可以具有RF信号调整电路，该RF信号调整电路替代于或除了耦合到放大器级1940、1942的输入外，还耦合在放大器级1940、1942的输出与组合器电路1950的输入之间。

根据实施例，可以对每个移相器1914、1916进行数字控制以将多个离散相移中的一个离散相移施加到分别沿着路径1906、1908的信号。类似地，可以对每个衰减器1918、1920进行数字控制以将多个离散衰减电平中的一个离散衰减电平施加到分别沿着路径1906、1908的信号。更具体地说，基于由控制器电路1922提供的控制信号，第一可调整移相器1914和第二可调整移相器1916将相移施加到沿着第一放大路径1906和第二放大路径1908传送的信号。类似地，基于由控制器电路1922提供的控制信号，第一可调整衰减器1918和第二可调整衰减器1920使沿着第一放大路径1906和第二放大路径1908传送的信号衰减。例如，第一可调整移相器1914和第二可调整移相器1916可以包括开关(例如，晶体管)的配置，可以对该开关进行控制以实现所需信号相移，并且控制器电路1922可以产生会影响开关的状态的开关控制信号。类似地，第一可调整衰减器1918和第二可调整衰减器1920可以包括开关(例如，晶体管)的配置，可以对该开关进行控制以实现所需衰减电平，并且控制器电路1922可以产生会影响开关的状态的开关控制信号。

根据实施例，控制器电路1922包括用于从数字接口1928接收信号的一个或多个输入端。更具体地说，信号指示将由可调整移相器1914、1916和可调整衰减器1918、1920中的每一个组件在任何给定时间施加的相移和衰减。实质上，控制器电路1922将来自数字接口1928的信号转换成控制信号(例如，开关控制信号)，该控制信号被提供到可调整移相器1914、1916和可调整衰减器1918、1920。

数字接口1928可以包括(例如)串行接口(例如，串行外围接口(SPI))和/或并行接口。例如，数字接口1928可以包括一个或多个输入端，这一个或多个输入端用于接收相移和衰减值以提供到控制器电路1922。另外，数字接口1928可以包括用于(例如，从微控制器1960)接收控制信号的一个或多个模式控制输入端。根据又另一实施例，数字接口1928可以包括用于从多个开关和/或熔断器(未示出)接收相移和衰减值的一个或多个输入端，这些开关和/或熔断器还可以形成放大器系统1900的一部分。除了上述输入端之外，信号调整装置1910还可以包括用于接收时钟信号、复位信号、功率、接地等的另外接口。

微控制器1960可以基于各种操作条件中的一个或多个操作条件和/或其它标准确定应该由可调整移相器1914、1916中的每一个移相器施加的相移和衰减。例如，微控制器1960可以基于一个或多个当前操作条件的评估来确定指示的相移和衰减，这一个或多个当前操作条件选自以下各项：温度、输入RF信号的功率(例如，在输入端1902处)、输出RF信号的功率(例如，在输出端1904处)、信号频率(例如，输入RF信号的基本频率或中心频率)、施加于放大器级1940、1942的偏置电压(例如，Vdd和/或Vgs)或其它条件。根据实施例，校准表可以存储于存储器1962中，该存储器1962使微控制器1960能够基于当前操作条件确定选择的相移和衰减。

根据实施例，当微控制器1960基于温度确定指示的相移和衰减时，系统1900可以包括温度传感器1932，该温度传感器1932将指示当前温度读数的信号提供到微控制器1960。例如，温度传感器1932可以接近于放大器装置1930放置或可以与放大器装置1930集成。可替换的是，温度传感器1932可以位于其它地方。当微控制器1960基于输入RF信号功率和/或输出RF信号功率确定指示的相移和衰减时，系统1900可以包括功率计1952和/或1954，这些功率计1952和/或1954分别耦合到输入端1902和/或输出端1904。功率计1952、1954各自可以感测其所耦合的节点处的信号功率，并且可以将信号功率的指示提供到微控制器1960。

在实施例中，存储器1962可以包括易失性存储器(例如，随机存取存储器(RAM))或非易失性存储器(例如，只读存储器(ROM)(包括可编程ROM(PROM)、可擦除PROM(EPROM)、电可擦除PROM(EEPROM))、闪存存储器、非易失性随机存取存储器(NVRAM)等)。根据具体实施例，相移和衰减数据可以存储于存储器1962内的相移和衰减查找表(LUT)中，其中LUT包括多个可寻址LUT条目。例如，在校准过程期间可以通过外部校准设备确定用于LUT的相移和衰减数据。在所示出的包括两个可调整移相器1914、1916和两个可调整衰减器1918、1920的实施例中，LUT条目中的每一个条目可以包括第一和第二相移值以及第一和第二衰减值。

在放大器装置1930内，放大器级1940、1942各自被配置成放大RF信号，这些RF信号分别由RF信号调整电路提供于节点1919和1921处。尽管在图19中以简化形式示出RF放大器装置1930，但是RF放大器装置1930可以具有更复杂的配置，例如，图18中的RF放大器装置1850的配置。更具体地说，RF放大器装置1930的每个放大器路径可以包括输入阻抗匹配电路(例如，输入电路110、210、310、1810、1812)、一个或多个放大器级1940、1942(例如，晶体管120、420、421、1820、1821)以及输出阻抗匹配电路(例如，输出电路130、230、330、1830、1832)，该输入阻抗匹配电路、一个或多个放大器级1940、1942和输出阻抗匹配电路串联耦合在装置1930的输入端(例如，导电特征502、503或节点1802、1803)与输出端(例如，导电特征504、505或节点1802、1803)之间。另外，每个放大器级1940、1942可以通过一个或多个端(例如，导电特征506或端1806)耦合到参考电压平面(例如，地面)，并且每个放大器级1940、1942还可以耦合到由偏置电路1970供应的一个或多个偏置电压(例如，通过导电特征508、509和/或端1808、1809)。

在通过放大器级1940、1942放大在第一放大路径1906和第二放大路径1908上载送的RF信号之后，放大器RF信号通过组合器电路1950组合。组合器电路1950耦合在放大器装置1930的输出端(未标记)与输出端1904之间，该输出端1904可以耦合到负载(例如，天线，未示出)。与组合放大的信号一起，组合器电路1950还将相移施加到沿着放大路径1906、1908中的一个或两个放大路径载送的信号，例如使得沿着两个放大路径1906、1908载送的信号在提供到输出端1904之前被同相求和。

如下文将详细描述，根据实施例，装置1930的各个组件可以实施于单个集成电路芯片上，并且装置1930和系统1900的其它组件可以耦合到公共模块衬底(例如，模块衬底2110，图21)以产生放大器模块(例如，放大器模块2500，图25)。如稍后将说明，可替换的是，放大器模块可以包括另外的组件或与包括在放大器系统1900中的那些组件不同的组件。

图20是根据实例实施例的制造放大器模块(例如，放大器模块2500，图25)的方法的流程图，该放大器模块包括放大器系统(例如，系统1800、1900，图18、图19，或另一放大器系统)。为了增强理解，应与图21至26同时地查看图20，图21至26示出在制造放大器模块的过程中的放大器模块的实施例的各个视图。根据实施例，制造放大器模块实质上包括将一个或多个切割出的管芯(例如，管芯450，图4)和其它放大器系统组件耦合到模块衬底(例如，模块衬底2110，图21)，并且该方法还可以包括包封模块衬底和组件。

根据实施例，可以使用衬底在并行过程中产生多个放大器模块，该衬底包括模块衬底的矩阵(例如，矩阵2100，图21)、模块衬底的条带，或多个模块衬底的某一其它配置。可替换的是，可以通过将管芯和其它放大器系统组件耦合到预先切割的或另外单独且不同的模块衬底而产生放大器模块。图20的流程图和图21至26中的图式对应于面向矩阵的同时制造过程。本领域的技术人员将理解如何使用以不同方式配置的多模块衬底来修改用于制造单个放大器模块或用于同时制造多个放大器模块的过程。

还参考分别示出模块衬底2110(每个模块衬底的边界通过虚线指示)的矩阵2100的俯视图和侧面横截面图(沿着图21的线22-22)的图21和22，制造放大器模块可以在块2002中通过在矩阵2100的每个模块衬底2110上和/或内形成多个导电互连结构2120至2130而开始。例如，模块衬底2110可以包括印刷电路板(PCB)2140，该印刷电路板2140包括一个或多个介电材料层2142(例如，FR-4或其它PCB介电质)和一个或多个导电层2144、2146。模块衬底2110具有顶部模块衬底表面2148，导电互连结构中的一些导电互连结构(例如，结构2121至2127)耦合到该顶部模块衬底表面2148；以及底部模块衬底表面2149，导电互连结构中的其它导电互连结构(例如，结构2221、2222)耦合到该底部模块衬底表面2149。导电互连结构中的其它导电互连结构(例如，结构2130、2231、2232)延伸穿过顶部模块衬底表面2148与底部模块衬底表面2149之间的介电材料层2142。尽管在图22中仅示出一个介电材料层2142和两个导电层2144、2146，但是PCB 2140可以包括超过一个介电材料层和/或两个以上导电层。另外，在其它实施例中，模块衬底2110可以是除了PCB之外的衬底类型。又另外，尽管示出导电互连结构2121至2130、2221、2222、2231、2232的特定数目、布置和配置，但是取决于所构造的模块的组件，可以通过多种方法修改导电互连结构的数目、布置和/或配置。所示出的导电互连结构的数目、布置和配置是出于实例但非限制的目的。

多个导电互连结构可以包括：多个第一导电互连结构2121至2129，这些第一导电互连结构2121至2129耦合到顶部模块衬底表面2148；多个第二导电互连结构2221、2222，这些第二导电互连结构2221、2222耦合到底部模块衬底表面2149；体导电结构2130，该体导电结构2130在顶部模块表面2148与底部模块表面2149之间延伸(例如，在穿过介电层2142的开口内形成或插入到该开口内)；以及多个穿衬底通孔(TSV)2231、2232，这些穿衬底通孔2231、2232也在顶部模块表面2148与底部模块表面2149之间延伸。在替代实施例中，TSV2231、2232中的一些或全部TSV可以用环绕式终端或其它导电结构替换。例如，体导电结构2130可以是压入配合或以其它方式耦合到穿过PCB 2140的开口内的导电结构(例如，导电(例如，铜)硬币或其它结构)。当体导电结构2130耦合到参考电压时，体导电结构2130可以用作散热片以及到参考电压(地面)的连接两者。

根据实施例，多个第一导电互连结构2121至2129可以通过图案化耦合到顶部模块表面2148的导电层2144形成，并且多个第二导电互连结构2221、2222可以通过图案化耦合到底部模块表面2149的导电层2146形成。如在图21和22两者中可以看出，多个第一导电互连结构2121至2129仅部分覆盖顶部模块衬底表面2148以限定顶部模块衬底表面2148处的多个无导体区(例如，尤其是区域2250、2252)。

再次参考图20，在块2004中，形成放大器模块的各个组件。各个组件可以在块2002之前、与块2002同期或在块2002之后形成。根据实施例，形成各个组件包括形成放大器管芯(例如，管芯450、2350，图4、图23，还被称为“放大器装置”)，该放大器管芯包括半导体衬底(例如，衬底650，图6)，该半导体衬底具有顶部半导体衬底表面和底部半导体衬底表面(例如，表面652、654，图6)；至少一个导电特征(例如，特征502至506、508、509、2402、2404、2406，图5、24)，该至少一个导电特征耦合到底部半导体衬底表面；至少一个晶体管(例如，晶体管420、421，图4)，该至少一个晶体管形成于顶部半导体表面处；以及至少一个电路(例如，滤波器电路110、130、210、230、310、330，图1至3)，该至少一个电路电耦合到晶体管。如先前结合图5详细地论述，耦合到底部半导体衬底表面的导电特征仅部分覆盖底部半导体衬底表面以限定跨越底部半导体衬底表面的部分的一个或多个无导体区(例如，区域580、582、584、586、2480、2482，图5、24)。另外，滤波器电路中的至少一个滤波器电路包括形成于顶部半导体衬底表面的一部分上的无源组件(例如，电感器416、417、434、435、2416、2434，图4、24)，该顶部半导体衬底表面的一部分在无导体区中的一个无导体区的正对面。尽管先前描述的放大器管芯(例如，放大器管芯450)可以用于放大器模块中，但应理解，可以替代地使用具有其它配置的其它管芯。

除了形成放大器管芯(例如，管芯450、2350，图4、23)之外，放大器模块组件的形成还可以包括(例如)：形成用于执行模拟预失真的组件2310(例如，实现可修改信号调整装置1910的装置，图19)；形成用于执行数字预失真的组件；形成控制器或其它处理组件(例如，实现微控制器1960)；形成偏置电路模块或组件2370(例如，实现偏置电路1970，图19)；形成存储器装置(例如，实现存储器1962，图19)和/或形成另外或不同的组件(例如，温度传感器(例如，传感器1932，图19)、功率计(例如，功率计1952、1954，图4)、功率分配器(例如，分配器1912)、功率组合器2390(例如，组合器1950，图19)、相移组件、其它分立无源或有源组件2380(例如，组件146、244、346，图1至3)、连接器等)，这些组件将被包括在放大器模块内。

再次参考图20以及还参考图23和24，图23和24分别示出在随后的制造阶段处模块衬底2110的矩阵2100的俯视图以及侧视横截面图(沿着图23的线24-24)，在块2006中，放大器管芯2350和其它系统组件(例如，组件2310、2370、2380、2390)以电气方式以及以机械方式耦合到模块衬底2110。为了将管芯2350和其它系统组件以电气方式以及以机械方式耦合到模块衬底2110，管芯2350的导电特征(例如，特征2402、2404、2406)以及其它系统组件的导电特征(包括引线)可以焊接或以其它方式耦合到顶部模块表面2148处的对应导电互连结构2121至2129。在一些情况下，各个组件的电耦合导电特征提供组件到底部模块衬底表面2149的电连接(例如，组件2310通过导电特征2120、2231和2221电耦合到底部模块衬底表面2149，并且管芯2350通过导电特征2406和2130电耦合到底部模块衬底表面2149)。

根据实施例，半导体管芯2350的无导体区2480、2482中的一个或多个无导体区与顶部模块衬底表面2148处的无导体区2250、2252中的一个或多个无导体区对准。因此，如在图24中可以看出，组件2416、2434与任何底层参考电压平面(未示出，但例如耦合到底部模块衬底表面2149)之间的竖直距离2452基本上大于组件2416、2434与顶部模块衬底表面2148之间的距离2450。例如，取决于管芯2350、导电互连特征2402、2404、2122、2124和模块衬底2140的累积厚度，距底部模块衬底表面2149的距离2452可以在约5密耳至约50密耳或更多的范围内，其中大部分厚度由模块衬底2140贡献。相反，距离2450更通常可以在约50微米(2密耳)至约100微米(4密耳)的范围内。耦合到管芯2350的底部表面的连续参考电压平面的缺乏(即，根据各种实施例，包括在“浮动”电感器2416、2434下方的无导体区)以及在模块衬底2110的顶部表面处的连续参考电压平面的缺乏可以实现多个优点中的一个或多个优点，尤其包括显著增加电感器2416、2434(或上覆于无导体区的其它无源组件)的Q。

再次参考图20以及还参考图25和26，图25和26分别示出在随后的制造阶段处模块衬底2110的矩阵2100的俯视图以及侧视横截面图(沿着图25的线26-26)，包封材料2590(例如，塑料包封剂)可以施加在放大器管芯2350、其它系统组件和顶部模块衬底表面2148上方，但在其它实施例中，可以不包括包封材料2590。

在块2010中，沿着切割道(在图25中通过虚线指示)分割模块矩阵2100以从模块矩阵2100切割出个别放大器模块2110。此时，每个模块2110可以被认为是包装产品，该包装产品可以在块2012中直接耦合(例如，焊接)到另一PCB或其它衬底(未示出)，该另一PCB或其它衬底包括其中将并入有放大器模块2110的电力系统的其它部分。例如，导电互连结构2221、2222可以焊接到另一PCB或其它衬底以将模块组件电连接到外部电力系统的其它部分。在各种实施例中，模块2110可以包括平面栅阵列、球栅阵列、边缘环绕式连接或用于将模块组件电连接到外部电力系统的各种其它类型的互连结构。

尽管图19至26对应于半导体管芯(例如，半导体管芯450、2350，图4、23)并入到极其复杂的放大器系统(例如，放大器系统1900，图19)中以产生放大器模块(例如，放大器模块2100，图26)，但是半导体管芯(例如，半导体管芯450、2350，图4、23)也可以并入到以不同方式配置的放大器系统中以产生替代的放大器模块。例如，可以通过将半导体管芯(例如，半导体管芯450、2350，图4、23)直接耦合到模块衬底以及任选地将包封剂涂覆于半导体管芯、功率分配器和功率组合器所耦合的模块衬底表面，而将该半导体管芯并入到更简单的多尔蒂放大器系统(例如，多尔蒂放大器1800，图18)中，该模块衬底仅包括功率分配器(例如，功率分配器1840)、功率组合器(例如，功率组合器1860)以及其它组件。类似地，半导体管芯(例如，半导体管芯450、2350，图4、23)可以耦合到模块衬底，这些模块衬底包括导电互连结构以及对应于以不同方式配置的放大器的其它组件。因此，应理解，本发明的标的物的范围不限于任何特定类型的放大器系统。

尽管本文论述的多个实施例包括具有两个并联放大器路径(例如，主放大器路径和峰化放大器路径)的放大器装置和系统，但是其它实施例可以包括具有单个放大器路径的放大器装置和系统或具有两个以上并联放大器路径(例如，主放大器级和两个或两个以上峰化放大器级，其中每个峰化放大器级在不同的C类操作点处偏置)的放大器装置和系统。另外，尽管本文详细论述多尔蒂放大器拓扑的实施例，但是本领域的技术人员将基于本文中的描述理解，实施例可以实施于具有除多尔蒂放大器拓扑之外的拓扑的放大器中。

放大器模块的实施例包括模块衬底、耦合到顶部模块衬底表面的多个导电互连结构以及耦合到模块衬底顶部表面的放大器装置。导电互连结构仅部分覆盖顶部模块衬底表面以限定顶部模块衬底表面处的多个无导体区。放大器装置包括：半导体衬底；晶体管；导电特征，该导电特征耦合到底部半导体衬底表面且耦合到导电互连结构中的至少一个导电互连结构；以及滤波器电路，该滤波器电路电耦合到晶体管。导电特征仅部分覆盖底部半导体衬底表面以限定跨越底部半导体衬底表面的一部分的无导体区。无导体区与顶部模块衬底表面处的多个无导体区中的至少一个无导体区对准。滤波器电路包括形成于顶部半导体衬底表面的一部分上的无源组件，该顶部半导体衬底表面的一部分在无导体区的正对面。

形成放大器模块的方法的实施例包括将多个导电互连结构耦合到模块衬底的顶部模块衬底表面；以及将放大器装置耦合到模块衬底顶部表面。导电互连结构仅部分覆盖顶部模块衬底表面以限定顶部模块衬底表面处的多个无导体区。放大器装置包括：半导体衬底；晶体管；导电特征，该导电特征耦合到底部半导体衬底表面且耦合到导电互连结构中的至少一个导电互连结构；以及滤波器电路，该滤波器电路电耦合到晶体管。导电特征仅部分覆盖底部半导体衬底表面以限定跨越底部半导体衬底表面的一部分的无导体区。无导体区与顶部模块衬底表面处的多个无导体区中的至少一个无导体区对准。滤波器电路包括形成于顶部半导体衬底表面的一部分上的无源组件，该顶部半导体衬底表面的一部分在无导体区的正对面。

先前详细描述本质上仅为说明性的，且并不意图限制标的物的实施例或此类实施例的应用和使用。如本文所使用，词语“示例性”意味着“充当实例、例子或说明”。本文中描述为“示例性”的任何实施方案未必应解释为比其它实施方案优选或有利的。另外，不希望受前述技术领域、背景技术或详细描述中所呈现的任何所表达或暗示的理论的约束。

本文包含的各图中示出的连接线既定表示各种元件之间的示例性功能关系和/或物理耦合。应注意，许多替代或另外的功能关系或物理连接可存在于标的物的实施例中。另外，本文中还可以仅出于参考的目的使用特定术语且因此该特定术语并不意图具有限制性，并且除非上下文清楚地指示，否则指代结构的术语“第一”、“第二”和其它此类数值术语并不暗示顺序或次序。

如本文所使用，“节点”意味着任何内部或外部参考点、连接点、接合点、信号线、导电元件等等，在“节点”处存在给定信号、逻辑电平、电压、数据模式、电流或量。另外，两个或两个以上节点可以通过一个物理元件实现(并且尽管在公共节点处接收或输出，但是仍然可以对两个或两个以上信号进行多路复用、调制或以其它方式区分)。

以上描述指代元件或节点或特征“连接”或“耦合”在一起。如本文所使用，除非以其它方式明确地陈述，否则“连接”意味着一个元件直接接合到另一元件(或直接与另一元件通信)，且不一定以机械方式接合。同样，除非以其它方式明确地陈述，否则“耦合”意味着一个元件直接或间接接合到另一元件(或直接或间接以电气方式或以其它方式与另一元件通信)，且不一定以机械方式接合。因此，尽管图中所示的示意图描绘元件的一个示例性布置，但所描绘的标的物的实施例中可以存在另外的介入元件、装置、特征或组件。

尽管以上详细描述中已呈现至少一个示例性实施例，但应了解存在大量变化。还应了解，本文中所描述的示例性实施例并不意图以任何方式限制所主张的标的物的范围、适用性或配置。相反地，以上详细描述将向本领域的技术人员提供用于实施所描述的实施例的方便的指南。应理解，可以在不脱离由权利要求书所限定的范围的情况下对元件的功能和布置作出各种改变，权利要求书所限定的范围包括在提交本专利申请案之时的已知等效物和可预见的等效物。

Claims (17)

1.一种放大器模块，其特征在于，包括：

模块衬底，所述模块衬底具有模块衬底的顶部表面和模块衬底的底部表面；

多个第一导电互连结构，所述多个第一导电互连结构耦合到所述模块衬底的顶部表面，其中所述多个第一导电互连结构仅部分覆盖所述模块衬底的顶部表面以限定所述模块衬底的顶部表面处的多个无导体区；以及

放大器装置，所述放大器装置耦合到所述模块衬底的顶部表面，其中所述放大器装置包括：

半导体衬底，所述半导体衬底具有半导体衬底的顶部表面和半导体衬底的底部表面，

晶体管，所述晶体管包括第一控制端、第一导电端以及第二导电端，其中，控制信号提供到所述第一控制端，第一导电特征，所述第一导电特征耦合到所述半导体衬底的底部表面和且耦合到所述第一导电互连结构中的至少一个第一导电互连结构，其中所述第一导电特征仅部分覆盖所述半导体的底部衬底表面以限定跨越所述半导体衬底的底部表面的第一部分的第一无导体区，并且其中所述第一无导体区与所述模块衬底的顶部表面处的所述多个无导体区中的至少一个无导体区对准，其中，所述第一导电端电耦合到所述第一导电特征，以及

第一滤波器电路，所述第一滤波器电路电耦合到所述晶体管的所述第二导电端，其中所述第一滤波器电路包括形成于所述半导体衬底的顶部表面的一部分上的第一无源组件，所述半导体衬底的顶部表面的一部分在所述第一无导体区的正对面，所述第一无源组件是螺旋电感器，所述螺旋电感器包括形成于所述半导体衬底的顶部表面上的一个或多个导电层的部分，

其中，所述放大器模块进一步包括多个第二导电互连结构，所述多个第二导电互连结构耦合到所述模块衬底的底部表面；以及

多个第三导电互连结构，所述多个第三导电互连结构耦合在所述第一导电互连结构与所述第二导电互连结构之间，其中所述第三导电互连结构中的每一个第三导电互连结构选自穿衬底通孔TSV和环绕式终端。

2.根据权利要求1所述的放大器模块，其特征在于，另外包括一个或多个另外的放大器系统组件，所述放大器系统组件耦合到所述模块衬底的顶部表面并且电耦合到所述放大器装置，其中所述一个或多个另外的放大器系统组件选自功率分配器、功率组合器、移相器、衰减器、用于数字控制相移的模块、用于数字控制衰减的模块、控制器、偏置电路、存储器装置、功率计和温度传感器。

3.根据权利要求1所述的放大器模块，其特征在于，另外包括：

包封剂，所述包封剂涂覆在所述半导体衬底的顶部表面上且涂覆在所述模块衬底的顶部表面上。

4.根据权利要求1所述的放大器模块，其特征在于，另外包括：

所述模块衬底中的体导电结构，所述体导电结构在所述模块衬底的顶部表面与所述模块衬底的底部表面之间延伸并且耦合到所述第一导电特征。

5.根据权利要求1所述的放大器模块，其特征在于，所述第一滤波器电路选自低通滤波器电路、高通滤波器电路和带通滤波器电路。

6.根据权利要求1所述的放大器模块，其特征在于：

所述放大器模块另外包括：

第二导电特征，所述第二导电特征耦合到所述半导体衬底的底部表面，其中所述第二导电特征跨越所述第一无导体区与所述第一导电特征物理地分离，并且其中所述第二导电端电耦合到所述第二导电特征且电耦合到所述第一导电互连结构中的至少一个第一导电互连结构。

7.根据权利要求6所述的放大器模块，其特征在于，所述半导体衬底是高电阻率衬底，并且所述第二导电端通过至少一个导电结构电耦合到所述第二导电特征，所述至少一个导电结构选自穿衬底通孔TSV和环绕式终端。

8.根据权利要求6所述的放大器模块，其特征在于：

所述第一无源组件是具有第一和第二电感器端的第一电感器，

所述第一电感器端电耦合到所述第二导电端且电耦合到所述第二导电特征，

所述第一滤波器电路另外包括具有第一和第二电容器板的电容器，

所述第一电容器板在射频(RF)冷点节点处电耦合到所述第二电感器端，以及

所述第二电容器板电耦合到所述第一导电特征。

9.根据权利要求6所述的放大器模块，其特征在于，另外包括：

第三导电特征，所述第三导电特征跨越第二无导体区与所述第一导电特征物理地分离，所述第二无导体区跨越所述半导体衬底的底部表面的第二部分；以及

第二滤波器电路，所述第二滤波器电路电耦合到所述第一控制端且电耦合到所述第三导电特征。

10.根据权利要求9所述的放大器模块，其特征在于，所述第二滤波器电路包括形成于所述半导体衬底的顶部表面的一部分上的第二无源组件，所述半导体衬底的顶部表面的一部分在所述第二无导体区的正对面。

11.根据权利要求9所述的放大器模块，其特征在于，所述第二滤波器电路选自低通滤波器电路、高通滤波器电路和带通滤波器电路。

12.根据权利要求6所述的放大器模块，其特征在于：

所述第一导电端通过至少一个第一TSV电耦合到所述第一导电特征，所述至少一个第一TSV在所述半导体衬底的顶部和底部表面之间延伸，以及

所述第二导电端通过至少一个第二TSV电耦合到所述第二导电特征，所述至少一个第二TSV在所述半导体衬底的顶部和底部表面之间延伸。

13.根据权利要求6所述的放大器模块，其特征在于：

所述第一和第二导电特征形成耦合到所述半导体衬底的底部表面的图案化导电层的部分，以及

所述图案化导电层具有在10微米至50微米的范围内的厚度。

14.一种形成放大器模块的方法，其特征在于，所述方法包括以下步骤：

将多个第一导电互连结构耦合到模块衬底的顶部表面，其中所述多个第一导电互连结构仅部分覆盖所述模块衬底的顶部表面以限定所述模块衬底的顶部表面处的多个无导体区；以及

将放大器装置耦合到所述模块衬底的顶部表面，其中所述放大器装置包括：

半导体衬底，所述半导体衬底具有半导体衬底的顶部表面和半导体衬底的底部表面，

第一导电特征，所述第一导电特征耦合到所述半导体衬底的底部表面且耦合到所述第一导电互连结构中的至少一个第一导电互连结构，其中所述第一导电特征仅部分覆盖所述半导体衬底的底部表面以限定跨越所述半导体衬底的底部表面的第一部分的第一无导体区，并且其中所述第一无导体区与所述模块衬底的顶部表面处的所述多个无导体区中的至少一个无导体区对准，

晶体管，所述晶体管形成于所述半导体衬底的顶部表面处，所述晶体管包括第一控制端、第一导电端以及第二导电端，其中，控制信号提供到所述第一控制端，并且其中，所述第一导电端电耦合到所述第一导电特征，以及

第一滤波器电路，所述第一滤波器电路电耦合到所述第二导电端，其中所述第一滤波器电路包括形成于所述半导体衬底的顶部表面的一部分上的第一无源组件，所述半导体衬底的顶部表面的一部分在所述第一无导体区的正对面，所述第一无源组件是螺旋电感器，所述螺旋电感器包括形成于所述半导体衬底的顶部表面上的一个或多个导电层的部分，

多个第二导电互连结构，所述多个第二导电互连结构耦合到所述模块衬底的底部表面；以及

多个第三导电互连结构，所述多个第三导电互连结构耦合在所述第一导电互连结构与所述第二导电互连结构之间，其中所述第三导电互连结构中的每一个第三导电互连结构选自穿衬底通孔TSV和环绕式终端。

15.根据权利要求14所述的方法，其特征在于，另外包括：

将一个或多个另外的放大器系统组件耦合到所述模块衬底的顶部表面，其中所述一个或多个另外的放大器系统组件电耦合到所述放大器装置，并且其中所述一个或多个另外的放大器系统组件选自功率分配器、功率组合器、移相器、衰减器、用于数字控制相移的模块、用于数字控制衰减的模块、控制器、偏置电路、存储器装置、功率计和温度传感器。

16.根据权利要求14所述的方法，其特征在于，另外包括：

将包封剂涂覆在所述半导体衬底的顶部表面上且涂覆在所述模块衬底的顶部表面上。

17.根据权利要求16所述的方法，其特征在于：

所述模块衬底包括多模块印刷电路板的第一部分，所述多模块印刷电路板包括多个另外的模块衬底；以及

所述方法另外包括：

将多个另外的放大器装置耦合到所述多个另外的模块衬底；

将包封剂涂覆在所述模块衬底和所述另外的模块衬底的所述模块衬底的顶部表面上；以及

执行切割过程以形成所述放大器模块和多个另外的放大器模块。

Images