CN112928995A - 具有表面安装封装的载波和峰化放大器的多赫蒂放大器 - Google Patents

具有表面安装封装的载波和峰化放大器的多赫蒂放大器 Download PDF

Info

Publication number
CN112928995A
CN112928995A CN202011341827.0A CN202011341827A CN112928995A CN 112928995 A CN112928995 A CN 112928995A CN 202011341827 A CN202011341827 A CN 202011341827A CN 112928995 A CN112928995 A CN 112928995A
Authority
CN
China
Prior art keywords
amplifier
lead
coupled
package
proximal end
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011341827.0A
Other languages
English (en)
Inventor
约瑟夫·格拉德·舒尔茨
杰弗里·凯文·琼斯
伊利·A·马卢夫
吴宇庭
杨志宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP USA Inc
Original Assignee
NXP USA Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NXP USA Inc filed Critical NXP USA Inc
Publication of CN112928995A publication Critical patent/CN112928995A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/04—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in discharge-tube amplifiers
    • H03F1/06—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in discharge-tube amplifiers to raise the efficiency of amplifying modulated radio frequency waves; to raise the efficiency of amplifiers acting also as modulators
    • H03F1/07—Doherty-type amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0288—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers using a main and one or several auxiliary peaking amplifiers whereby the load is connected to the main amplifier using an impedance inverter, e.g. Doherty amplifiers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/195—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/211—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H03F3/245—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages with semiconductor devices only
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0243—Printed circuits associated with mounted high frequency components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6611—Wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H01L2223/665—Bias feed arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H01L2223/6655—Matching arrangements, e.g. arrangement of inductive and capacitive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32227—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49112—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting a common bonding area on the semiconductor or solid-state body to different bonding areas outside the body, e.g. diverging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H01L2224/49173—Radial fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06568—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices decreasing in size, e.g. pyramidical stack
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/222—A circuit being added at the input of an amplifier to adapt the input impedance of the amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/387—A circuit being added at the output of an amplifier to adapt the output impedance of the amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/432—Two or more amplifiers of different type are coupled in parallel at the input or output, e.g. a class D and a linear amplifier, a class B and a class A amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Amplifiers (AREA)

Abstract

多赫蒂放大器的实施例包括模块基板、耦合到模块基板的顶表面的第一表面安装装置和第二表面安装装置，以及阻抗转换器线路组件。第一表面安装装置和第二表面安装装置分别包括第一放大器管芯和第二放大器管芯。阻抗转换器线路组件电连接在第一放大器管芯和第二放大器管芯的输出之间。阻抗转换器线路组件包括耦合到模块基板的阻抗转换器线路、耦合在第一放大器管芯输出和阻抗转换器线路的近端之间的第一表面安装装置的第一引线，以及耦合在第二放大器管芯输出和阻抗转换器线路的远端之间的第二表面安装装置的第二引线。根据另外的实施例，阻抗转换器线路组件在多赫蒂放大器的基本工作频率上具有90度的电长度。

Description

具有表面安装封装的载波和峰化放大器的多赫蒂放大器
技术领域
本文所述主题的实施例大体涉及射频(RF)放大器，并且更具体地，涉及多径放大器(例如，多赫蒂(Doherty)放大器)和放大器模块。
背景技术
多赫蒂功率放大器在蜂窝基站传输器内无处不在，因为已知多赫蒂功率放大器体系结构与其他类型的放大器相比提高了频谱高效调制的补偿效率。多赫蒂功率放大器的高效率使得该体系结构适合于当前和下一代无线系统。然而，越来越高的工作频率(例如，在千兆赫兹(GHz)范围内)和增加的系统小型化的趋势对传统的多赫蒂功率放大器体系结构提出了挑战，特别是在半导体封装设计领域中。随着频率持续增加，需要有效的多赫蒂功率放大器实施方案，其能够在低成本和小覆盖区解决方案中实现高效率操作。
发明内容
根据本发明的一个方面，提供一种多赫蒂放大器，包括：
模块基板，所述模块基板具有顶基板表面；
耦合到所述顶基板表面的第一表面安装装置，其中所述第一表面安装装置包括第一放大器管芯；
耦合到所述顶基板表面的第二表面安装装置，其中所述第二表面安装装置包括第二放大器管芯；以及
电连接在所述第一放大器管芯和所述第二放大器管芯的输出之间的阻抗转换器线路组件，其中所述阻抗转换器线路组件包括：
耦合到所述模块基板的阻抗转换器线路，其中所述阻抗转换器线路具有近端和远端，
所述第一表面安装装置的第一引线，所述第一引线具有电耦合到所述第一放大器管芯的输出的近端和耦合到所述阻抗转换器线路的所述近端的远端，以及
所述第二表面安装装置的第二引线，所述第二引线具有电耦合到所述第二放大器管芯的输出的近端和耦合到所述阻抗转换器线路的所述远端的远端。
根据一个或多个实施例，所述第一引线和所述第二引线选自方形扁平无引线(QFN)封装引线、鸥翼(gull wing)引线、接点栅格阵列(LGA)封装引线和球栅阵列(BGA)封装引线。
根据一个或多个实施例，所述第一引线的所述近端和所述远端之间的第一电长度在2度到16度的范围内，所述阻抗转换器线路的所述近端和所述远端之间的第二电长度在10度到80度的范围内，所述第二引线的所述近端和所述远端之间的第三电长度在2度到16度的范围内，并且所述第一放大器管芯和所述第二放大器管芯的所述输出之间的总电长度包括所述第一电长度、所述第二电长度和所述第三电长度，并且所述总电长度在所述多赫蒂放大器的基本工作频率上是90度。
根据一个或多个实施例，所述第一引线和所述第二引线的所述近端通过接合线电耦合到所述第一放大器管芯和所述第二放大器管芯的所述输出。
根据一个或多个实施例，所述第一引线是第一垂直导体，所述第一垂直导体在成角度偏离通过所述第一放大器管芯的主信号传导方向的方向上在所述第一引线的所述近端和所述远端之间传导第一电信号；并且所述第二引线是第二垂直导体，所述第二垂直导体在成角度偏离通过所述第二放大器管芯的主信号传导方向的方向上在所述第二引线的所述近端和所述远端之间传导第二电信号。
根据本发明的第二方面，提供一种多赫蒂放大器，包括：
模块基板，所述模块基板具有顶基板表面；
耦合到所述模块基板的阻抗转换器线路，其中所述阻抗转换器线路具有近端和远端，并且所述阻抗转换器线路的特征在于所述阻抗转换器线路的所述近端与所述远端之间的第一电长度；
耦合到所述顶基板表面的第一表面安装装置，其中所述第一表面安装装置包括第一封装体、第一垂直引线和耦合到所述第一封装体的第一放大器管芯，其中所述第一垂直引线具有在所述第一封装体内部的近端和在所述第一封装体外部的远端，其中所述第一垂直引线的所述近端在所述第一表面安装装置的底表面上方，其中所述第一垂直引线的特征在于所述第一垂直引线的所述近端与所述远端之间的第二电长度，其中所述第一垂直引线的所述近端电耦合到与所述第一放大器管芯一体形成的第一功率晶体管的输出端，并且其中所述第一垂直引线的所述远端耦合到所述阻抗转换器线路的所述近端；以及
耦合到所述顶基板表面的第二表面安装装置，其中所述第二表面安装装置包括第二封装体、第二垂直引线和耦合到所述第二封装体的第二放大器管芯，其中所述第二垂直引线具有在所述第二封装体内部的近端和在所述第二封装体外部的远端，其中所述第二垂直引线的所述近端在所述第二表面安装装置的底表面上方，其中所述第二垂直引线的特征在于所述第二垂直引线的所述近端与所述远端之间的第三电长度，其中所述第二垂直引线的所述近端电耦合到与所述第二放大器管芯一体形成的第二功率晶体管的输出端，并且其中所述第二垂直引线的所述远端耦合到所述阻抗转换器线路的所述远端。
根据一个或多个实施例，所述第一表面安装装置和所述第二表面安装装置中的每一个是方形扁平无引线(QFN)封装装置，并且所述第一垂直引线和所述第二垂直引线的所述远端与所述第一表面安装装置和所述第二表面安装装置的所述底表面共面。
根据一个或多个实施例，所述第一垂直引线和所述第二垂直引线是鸥翼引线。
根据一个或多个实施例，所述第一封装体和所述第二封装体中的每一个包括接点栅格阵列(LGA)，所述接点栅格阵列(LGA)在所述第一表面安装装置和所述第二表面安装装置的所述底表面处包括接点阵列。
根据一个或多个实施例，所述第一封装体和所述第二封装体中的每一个包括球栅阵列(BGA)，所述球栅阵列(BGA)包括在所述第一表面安装装置和所述第二表面安装装置的所述底表面处的球阵列。
根据一个或多个实施例，所述第一电长度在10度到80度的范围内，所述第二电长度在2度到16度的范围内，所述第三电长度在2度到16度的范围内，并且所述第一功率晶体管和所述第二功率晶体管的所述输出端之间的总电长度包括所述第一电长度、所述第二电长度和所述第三电长度，并且所述总电长度在所述多赫蒂放大器的基本工作频率上是90度。
根据一个或多个实施例，所述总电长度受所述第一功率晶体管和所述第二功率晶体管的寄生输出电容的影响。
根据一个或多个实施例，所述第一垂直引线的所述近端通过至少一个第一接合线电耦合到所述第一功率晶体管的所述输出端，其中所述至少一个第一接合线的特征在于第四电长度；并且所述第二垂直引线的所述近端通过至少一个第二接合线电耦合到所述第二功率晶体管的所述输出端，其中所述至少一个第二接合线的特征在于第五电长度。
根据一个或多个实施例，所述第一电长度在10度到80度的范围内，所述第二电长度在2度到16度的范围内，所述第三电长度在2度到16度的范围内，所述第四电长度在3度到24度的范围内，所述第五电长度在3度到24度的范围内，并且所述第一功率晶体管和所述第二功率晶体管的所述输出端之间的总电长度包括所述第一电长度、所述第二电长度、所述第三电长度、所述第四电长度和所述第五电长度，并且所述总电长度在所述多赫蒂放大器的基本工作频率上是90度。
根据一个或多个实施例，所述第一放大器管芯和所述第二放大器管芯的所述输出端中的每一个具有侧焊盘，所述至少一个第一接合线或所述至少一个第二接合线耦合到所述侧焊盘，并且所述至少一个第一接合线和所述至少一个第二接合线各自在与通过所述第一放大器管芯或所述第二放大器管芯的主信号传导方向正交的方向上延伸。
根据一个或多个实施例，所述第一垂直引线是第一垂直导体，所述第一垂直导体在成角度偏离通过所述第一放大器管芯的主信号传导方向的方向上在所述第一垂直引线的所述近端和所述远端之间传导第一电信号；并且所述第二垂直引线是第二垂直导体，所述第二垂直导体在成角度偏离通过所述第二放大器管芯的主信号传导方向的方向上在所述第二垂直引线的所述近端和所述远端之间传导第二电信号。
根据一个或多个实施例，所述第一表面安装装置和所述第二表面安装装置正交布置，并且所述阻抗转换器线路具有L形。
根据一个或多个实施例，所述第一表面安装装置和所述第二表面安装装置平行布置，并且所述阻抗转换器线路是直的。
根据一个或多个实施例，所述第一放大器是载波放大器，并且所述第二放大器是峰化放大器。
根据一个或多个实施例，所述第一放大器是峰化放大器，并且所述第二放大器是载波放大器。
附图说明
当结合以下附图考虑时，通过参考详细说明和权利要求可以获得对主题的更完整的理解，其中在所有附图中，相似的附图标记指代类似的元件。
图1是根据示例性实施例的多赫蒂放大器的示意图；
图2是表示根据示例性实施例的载波装置、峰化装置以及在载波装置输出和组合节点之间形成转换器线路组件的一系列电感组件的示意图；
图3是示出可以使用转换器线路组件的示例性实施例执行的阻抗变换的史密斯圆图；
图4是根据示例性实施例的无引线封装的放大器装置的顶视图；
图5是根据示例性实施例的图4的无引线封装的放大器装置沿线5-5的横截面侧视图，该放大器装置进一步耦合到放大器模块基板；
图6是根据示例性实施例的图5的无引线封装的放大器装置和放大器模块基板的等距视图；
图7是根据示例性实施例的在正交布置中具有无引线载波和峰化放大器装置的多赫蒂放大器模块的顶视图；以及
图8是根据示例性实施例的在平行布置中具有无引线载波和峰化放大器装置的多赫蒂放大器模块的顶视图。
具体实施方式
多赫蒂放大器的实施例包括具有顶基板表面的模块基板、耦合到顶基板表面的第一表面安装装置、耦合到顶基板表面的第二表面安装装置，以及阻抗转换器线路组件。第一表面安装装置包括第一放大器管芯，第二表面安装装置包括第二放大器管芯，并且阻抗转换器线路组件电连接在第一放大器管芯和第二放大器管芯的输出之间。阻抗转换器线路组件包括阻抗转换器线路、第一表面安装装置的第一引线和第二表面安装装置的第二引线。阻抗转换器线路耦合到模块基板，并且具有近端和远端。第一引线具有电耦合到第一放大器管芯的输出的近端，以及耦合到阻抗转换器线路的近端的远端。第二引线具有电耦合到第二放大器管芯的输出的近端，以及耦合到阻抗转换器线路的远端的远端。
在另外的实施例中，第一引线和第二引线选自方形扁平无引线(QFN)封装引线、鸥翼引线、接点栅格阵列(LGA)封装引线和球栅阵列(BGA)封装引线。在又一另外的实施例中，第一引线的近端和远端之间的第一电长度在2度到16度的范围内，阻抗转换器线路的近端和远端之间的第二电长度在10度到80度的范围内，第二引线的近端和远端之间的第三电长度在2度到16度的范围内，并且第一放大器管芯和第二放大器管芯的输出之间的总电长度包括第一电长度、第二电长度和第三电长度，其中总电长度在多赫蒂放大器的基本工作频率上是90度。在又一另外的实施例中，第一引线和第二引线的近端通过接合线电耦合到第一放大器管芯和第二放大器管芯的输出。在又一另外的实施例中，第一引线是第一垂直导体，该第一垂直导体在第一引线的近端和远端之间以成角度偏离通过第一放大器管芯的主信号传导方向的方向传导第一电信号，并且第二引线是第二垂直导体，该第二垂直导体在第二引线的近端和远端之间以成角度偏离通过第二放大器管芯的主信号传导方向的方向传导第二电信号。
多赫蒂放大器的又一另外的实施例包括具有顶基板表面的模块基板、耦合到模块基板的阻抗转换器线路、耦合到顶基板表面的第一表面安装装置，以及耦合到顶基板表面的第二表面安装装置。阻抗转换器线路具有近端和远端，并且阻抗转换器线路的特征在于阻抗转换器线路的近端和远端之间的第一电长度。第一表面安装装置包括第一封装体、第一垂直引线和耦合到第一封装体的第一放大器管芯。第一垂直引线具有在第一封装体内部的近端和在第一封装体外部的远端。第一垂直引线的近端在第一表面安装装置的底表面之上，并且第一垂直引线的特征在于第一垂直引线的近端和远端之间的第二电长度。第一垂直引线的近端电耦合到与第一放大器管芯整体形成的第一功率晶体管的输出端，并且第一垂直引线的远端耦合到阻抗转换器线路的近端。第二表面安装装置包括第二封装体、第二垂直引线和耦合到第二封装体的第二放大器管芯。第二垂直引线具有在第二封装体内部的近端和在第二封装体外部的远端。第二垂直引线的近端在第二表面安装装置的底表面之上，并且第二垂直引线的特征在于第二垂直引线的近端和远端之间的第三电长度。第二垂直引线的近端电耦合到与第二放大器管芯整体形成的第二功率晶体管的输出端，并且第二垂直引线的远端耦合到阻抗转换器线路的远端。
在另外的实施例中，第一表面安装装置和第二表面安装装置中的每一个是方形扁平无引线(QFN)封装装置，并且第一垂直引线和第二垂直引线的远端与第一表面安装装置和第二表面安装装置的底表面共面。在又一另外的实施例中，第一垂直引线和第二垂直引线是鸥翼引线。在又一另外的实施例中，第一封装体和第二封装体中的每一个包括接点栅格阵列(LGA)，该接点栅格阵列(LGA)在第一表面安装装置和第二表面安装装置的底表面处包括接点阵列的。在又一另外的实施例中，第一封装体和第二封装体中的每一个包括球栅阵列(BGA)，该球栅阵列包括在第一表面安装装置和第二表面安装装置的底表面处的球阵列。在又一另外的实施例中，第一电长度在10度到80度的范围内，第二电长度在2度到16度的范围内，第三电长度在2度到16度的范围内，并且第一功率晶体管和第二功率晶体管的输出端之间的总电长度包括第一电长度、第二电长度和第三电长度，并且总电长度为90度。在又一另外的实施例中，总电长度受第一功率晶体管和第二功率晶体管的寄生输出电容的影响。在又一另外的实施例中，第一垂直引线的近端通过至少一个第一接合线电耦合到第一功率晶体管的输出端，该至少一个第一接合线的特征在于第四电长度，第二垂直引线的近端通过至少一个第二接合线电耦合到第二功率晶体管的输出端，并且该至少一个第二接合线的特征在于第五电长度。在又一另外的实施例中，第一电长度在10度到80度的范围内，第二电长度在2度到16度的范围内，第三电长度在2度到16度的范围内，第四电长度在3度到24度的范围内，第五电长度在3度到24度的范围内，并且第一功率晶体管和第二功率晶体管的输出端之间的总电长度包括第一电长度、第二电长度、第三电长度、第四电长度和第五电长度，并且总电长度是90度。在又一另外的实施例中，第一放大器管芯和第二放大器管芯的输出端中的每一个具有侧焊盘，至少一个第一接合线或至少一个第二接合线耦合到该侧焊盘，并且该至少一个第一接合线和该至少一个第二接合线各自在与通过第一放大器管芯或第二放大器管芯的主信号传导方向正交的方向上延伸。在又一另外的实施例中，第一垂直引线是第一垂直导体，该第一垂直导体在第一引线的近端和远端之间以成角度偏离通过第一放大器管芯的主信号传导方向的方向传导第一电信号，并且第二垂直引线是第二垂直导体，该第二垂直导体在第二垂直引线的近端和远端之间以成角度偏离通过第二放大器管芯的主信号传导方向的方向传导第二电信号。在又一另外的实施例中，第一表面安装装置和第二表面安装装置正交布置，并且阻抗转换器线路具有L形。在又一另外的实施例中，第一表面安装装置和第二表面安装装置平行布置，并且阻抗转换器线路是直的。在又一另外的实施例中，第一放大器是载波放大器，并且第二放大器是峰化放大器。在又一另外的实施例中，第一放大器是峰化放大器，并且第二放大器是载波放大器。
传统的双向多赫蒂功率放大器包括具有输入和两个输出的信号分配器，其中每个分配器输出连接到载波放大器或峰化放大器的输入。载波和峰化放大器输出电连接到组合节点，该组合节点被配置成组合(同相)来自载波和峰化放大器的放大输出信号。更具体地，在“0-90”多赫蒂功率放大器中，放大器之一的输出直接连接到组合节点，其中该直接连接理想地以大约0度的相移为特征。相反，另一个放大器的输出通过阻抗转换器耦合到组合节点，其特征在于大约90度的相移。通常，阻抗转换器由一系列导电结构组成，包括阻抗转换器线路(例如，印刷电路板(PCB)上的传输线路)，该阻抗转换器线路占据用于阻抗转换器的大部分区域。在集成封装中实施的多赫蒂功率放大器通常具有严格的尺寸约束，该尺寸约束规定了阻抗转换器线路的潜在物理长度。通常，从损耗的观点来看，希望使阻抗转换器线路尽可能紧凑。然而，在阻抗转换器线路紧凑性和易于设计具有优化性能的多赫蒂功率放大器之间存在固有的折衷。
根据各种多赫蒂功率放大器实施例，载波和峰化放大器中的每一个被实施为封装在表面安装型封装中的一个或多个放大器管芯(即，集成电路(IC)或承载功率晶体管的半导体管芯)，其中封装引线的“垂直”性质使得能够利用非常紧凑的阻抗转换器线路。更具体地说，在本实施例中，采用垂直封装引线作为载波和峰化放大器输出之间的最小相位90度转换器的部分，并且垂直封装引线便于在组合节点(例如，峰化放大器漏极(电流源))处的最佳组合。
阻抗转换器基本上包括连接在载波和峰化放大器管芯的输出之间的导电部件的串联耦合组件。根据一个实施例，串联耦合组件包括载波和峰化放大器管芯输出(例如，漏极端)之间的电连接(例如，接合线)、垂直封装引线和阻抗转换器线路。该“组件”在此可以被称为阻抗转换器和多赫蒂负载调制组件，或者更简明地称为“阻抗转换器线路组件”。
载波放大器和峰化放大器各自可以使用包括一个或多个晶体管集成电路(IC)管芯的单级或多级功率放大器来实施。单级功率放大器包括单个功率晶体管，并且多级功率放大器至少包括与末级晶体管串联的驱动器晶体管。如这里所使用的，当功率放大器(例如，载波或峰化放大器)是单级功率放大器时，单个晶体管级可以被认为是“末级”晶体管。使用一般应用于场效应晶体管(FET)的术语，在输入侧，载波放大器和峰化放大器各自可以包括具有被配置为接收RF输入信号的输入/控制端(例如，栅极)的晶体管(例如，驱动器晶体管和/或末级晶体管)，并且在输出侧，载波放大器和峰化放大器各自可以包括具有两个电流传导端(例如，漏极端和源极端)的末级晶体管。在一些配置中，每个源极端耦合到接地基准电压节点，并且分别在末级载波放大器晶体管和末级峰化放大器晶体管的漏极端(或输出)处提供放大的载波和峰化信号。
在“非反相”多赫蒂功率放大器实施例(也称为“经典”多赫蒂、“90-0”多赫蒂或“0-90”多赫蒂)中，相移(多个)被施加到输入RF信号，使得提供给峰化放大器的RF信号的相位比提供给载波放大器的RF信号的相位滞后大约90度。根据这里详细示出和描述的实施例，峰化放大器的漏极端用作由载波和峰化放大器产生的放大的RF信号的组合节点。更具体地说，附图和下面的描述示出和讨论了包括载波放大器和单个峰化放大器的双向非反相多赫蒂功率放大器的实施例，其中提供给峰化放大器的输入的RF信号比提供给载波放大器的输入的RF信号滞后大约90度。换句话说，对于载波放大器的输入RF信号，峰化放大器的输入RF信号具有大约90度的相位滞后。在这样的实施例中，转换器线路组件用于在放大的载波信号与放大的峰化信号在组合节点处组合之前，对放大的载波信号施加大约90度的相移(和阻抗反转)，而在放大的峰化信号到达组合节点之前，对放大的峰化信号不施加实质的相移。
为了在载波放大器的漏极端和组合节点之间(例如，在峰化放大器末级晶体管的漏极端处)提供90度相移和阻抗反转，末级载波放大器晶体管的漏极端电耦合到阻抗转换器线路组件的实施例的第一端，并且阻抗转换器线路组件的第二端电耦合到末级峰化放大器晶体管的漏极端(即组合节点)。载波和峰化放大器末级晶体管的漏极端之间的阻抗转换器线路组件的电长度由以下列举项确定：载波和峰化放大器晶体管的寄生漏级-源级电容、在载波和峰化放大器晶体管漏极端之间延伸的阻抗转换器线路(例如传输线路)的电长度，以及在漏极端和阻抗转换器线路的端部之间的任何附加串联导电结构的电长度。
在90-0多赫蒂放大器中，因为附加串联导电结构的漏级-源级电容和电长度是重要的，所以阻抗转换器线路组件中的阻抗转换器线路的电长度将具有小于90度的值。在各种实施例中，取决于多赫蒂放大器的基频f0和到阻抗转换器线路的端部的连接的特性，阻抗转换器线路的电长度可以具有在大约10度到大约70度的范围内的值，尽管阻抗转换器线路的电长度也可以更小或更大。在较高的基本工作频率下，电长度转化为阻抗转换器线路的非常短的物理长度，这在紧凑的封装布置中可能难以实现。当阻抗转换器线路所耦合到的基板(例如，PCB)的介电常数相对较高时，此困难变得更加严重。
本发明主题的各种实施例通过利用用于载波放大器和峰化放大器的独特的表面安装封装布置来克服这些挑战中的一些或全部，该表面安装封装布置使得放大器之间的阻抗转换器组件在物理上更可实现，甚至是对于被配置为在相对高的基本工作频率下操作的多赫尔蒂放大器，和/或是对于被约束为装配到相对紧凑的覆盖区中的多赫蒂放大器。
应当注意，尽管附图和下面的描述集中于非反相多赫蒂放大器实施例，但是其他实施例可以包括“反相”多赫蒂放大器，其中提供给载波放大器的RF信号比提供给峰化放大器的RF信号滞后大约90度，并且在载波和峰化放大器输出与组合节点之间施加足以对放大的载波和峰化信号进行相位对准的相移。因此，在权利要求中，对“第一放大器”和“第一放大器晶体管”的引用可以对应于载波放大器(和载波放大器晶体管)或峰化放大器(和峰化放大器晶体管)，而对“第二放大器”和“第二放大器晶体管”的引用可以对应于来自第一类型的放大器或晶体管的其他类型的放大器或晶体管。另外，尽管附图和下面的描述集中于双向多赫蒂放大器，但是转换器线路组件的实施例也可以包括在包括载波放大器和n-1个峰化放大器(其中n具有两个或更多的整数值，例如从3到5的值)的其他n向多赫蒂放大器中。
图1是根据示例性实施例的多赫蒂放大器100的示意图；如图1中方框110所示，多赫蒂放大器100的一些或全部组件可以在单个放大器模块中实施(例如，一些或全部组件耦合到单个放大器模块基板)。如稍后将详细解释的，并且根据各种实施例，当与使用传统部件的传统封装技术相比时，各种放大器部件的配置使得模块的尺寸能够显著减小。可以实现这些小型化益处，同时仍然满足增益、线路性、稳定性和效率性能标准。
在一个实施例中，多赫蒂放大器100包括RF输入节点112、RF输出节点114、功率分配器120、载波放大器路径130、峰化放大器路径150、阻抗转换器线路组件172和组合节点180。如将在下面更详细地讨论的，阻抗转换器线路组件172的实施例包括传输线路176，引线164、166和建立阻抗转换器线路组件172的电长度的附加串联组件161、162(例如接合线)。如将结合图2更详细地讨论的，载波放大器和峰化放大器的寄生输出电容也影响阻抗转换器线路组件172的电长度。
当结合到较大的RF系统中时，RF输入节点112耦合到RF信号源(未示出)，并且RF输出节点114耦合到负载190(例如，天线或其他负载)。RF信号源提供RF输入信号，该RF输入信号是包括一般以一个或多个载波频率为中心的频谱能量的模拟信号。基本上，多赫尔蒂放大器100被配置为放大RF输入信号，并且在RF输出节点114处产生放大的RF信号。
在一个实施例中，功率分配器120具有输入122和两个输出124、126。功率分配器输入122耦合到RF输入节点112以接收RF输入信号。功率分配器120被配置成将在输入端122处接收的RF输入信号分成第一RF信号和第二RF信号(或载波和峰化信号)，它们分别通过输出端124、126被提供给载波放大器路径130和峰化放大器路径150。根据实施例，功率分配器120包括第一相移元件，该第一相移元件被配置成将一个或多个相移赋予第一RF信号和第二RF信号以在输出124、126处的信号之间建立相位差(例如，大约90度相位差)。在非反相多赫蒂放大器中，施加相移，使得提供给峰化放大器的RF信号的相位比提供给载波放大器的RF信号的相位滞后大约90度。因此，在输出124和126，载波信号和峰化信号可以彼此相位相差大约90度。
当多赫蒂放大器100具有对称配置(即，其中载波放大器功率晶体管和峰化放大器功率晶体管在尺寸上基本相同的配置)时，功率分配器120可以将在输入122处接收的RF输入信号分成或分配为具有基本相同功率的两个信号。相反，当多赫蒂放大器100具有非对称配置(即，其中一个放大器功率晶体管，一般是峰化放大器晶体管，明显更大的配置)时，功率分配器120可以输出具有不等功率的信号。例如，在一个实施例中，峰化放大器晶体管可以是载波放大器晶体管尺寸的大约两倍，并且功率分配器120可以提供具有功率大约两倍于载波信号的峰化信号。在一些实施例中，功率分配器120可以用固定值的无源部件来实施。在其他实施例中，功率分配器120可以用一个或多个可控可变衰减器和/或可变移相器来实施，这使得功率分配器120能够基于外部提供的控制信号来衰减载波和峰化信号和/或对载波和峰化信号进行相移。
功率分配器120的输出124、126分别连接到载波放大器路径130和峰化放大器路径150。载波放大器路径130被配置成放大来自功率分配器120的载波信号，并且将放大的载波信号提供给功率组合节点180。类似地，峰化放大器路径150被配置成放大来自功率分配器120的峰化信号，并且将放大的峰化信号提供给功率组合节点180，其中路径130、150被设计成使得放大的载波和峰化信号在功率组合节点180处基本上彼此同相地到达。
根据实施例，载波放大器路径130包括输入电路170(例如，包括阻抗匹配电路)、载波放大器装置132和阻抗转换器线路组件172。峰化放大器路径150包括输入电路171(例如，包括阻抗匹配电路)和峰化放大器装置152。载波放大器装置132和峰化放大器装置152分别对应于多赫蒂放大器100的载波和峰化放大器，并且分别使用封装的载波放大器装置132和峰化放大器装置152来实施载波和峰化放大器。根据一个实施例，并且如稍后将更详细地描述的，载波放大器装置132和峰化放大器装置152中的每一个被封装为表面安装装置，诸如矩形无引线封装装置(例如，方形扁平无引线(QFN)封装装置)或其他类型的表面安装装置。这样，每个装置132、152包括多个引线(例如，引线423至426，图4)、热焊盘或凸缘(例如，凸缘411，图4)、将引线和凸缘相对于彼此保持在固定朝向的封装体(例如，下封装体412，图4)、附接到凸缘的一个或多个功率晶体管管芯(例如，管芯432，图4)，以及将管芯电耦合到引线的电导体(例如，接合线455、465、462、463，图4)。
在各种实施例中，载波放大器装置132包括RF输入引线134、电连接到RF输入引线134的RF输入端135、RF输出端138、电连接到RF输出端138的RF输出引线164，以及耦合在输入端135和输出端138之间的一个或多个放大级136、137。RF输入引线134通过输入电路170耦合到功率分配器120的第一输出124，并且因此RF输入引线134接收由功率分配器120产生的载波信号。一个或多个偏置电压端(例如，漏极偏置电压引线116)可以耦合到一个或多个外部偏置电路(例如，通过端117)，用于向放大级136、137提供DC偏置电压。
载波放大器装置132的每个放大级136、137包括功率晶体管。更具体地说，每个功率晶体管包括控制端(例如，栅极端)以及第一载流端和第二载流端(例如，漏极端和源极端)。在将包括单个功率晶体管(例如，级137而不是级136)的单级装置中，单个功率晶体管的控制端对应于RF输入端135，该RF输入端135电连接到RF输入引线134。载流端之一(例如，漏极端或源极端)对应于RF输出端138，该RF输出端138电连接到RF输出引线164。另一个载流端(例如，源极端或漏极端)电连接到接地基准(例如，晶体管管芯耦合到的封装凸缘)。相反，两级装置将包括串联耦合的两个功率晶体管(例如，两级136、137)，其中第一晶体管用作具有相对低增益的驱动放大器晶体管，而第二晶体管用作具有相对高增益的输出级(或末级)放大器晶体管。在这样的实施例中，驱动放大器晶体管的控制端对应于RF输入端135，该RF输入端135电连接到RF输入引线134。驱动放大器晶体管的载流端之一(例如，漏极端或源极端)电连接到末级放大器晶体管的控制端，并且驱动放大器晶体管的另一个载流端(例如，源极端或漏极端)电连接到接地基准。此外，末级放大器晶体管的载流端之一(例如，漏极端或源极端)对应于RF输出端138，该RF输出端138电连接到RF输出引线164。末级放大器晶体管的另一载流端(例如，源极端或漏极端)电连接到接地基准。
除了功率晶体管之外，还可以包括输入和输出阻抗匹配网络和偏置电路系统的部分(图1中未示出)作为载波放大器装置132的部分和/或该输入和输出阻抗匹配网络和偏置电路系统的部分电耦合到载波放大器装置132。另外，在载波放大器装置132是两级装置的实施例中，还可以包括级间匹配网络(图1中未示出)作为载波放大器装置132的一部分。
现在参考峰化放大器路径150，在一个实施例中，其包括输入电路171(例如，包括阻抗匹配电路)和峰化放大器装置152。在各种实施例中，峰化放大器装置152包括RF输入引线154、电连接到RF输入引线154的第一RF输入端155、RF输出端158、电连接到RF输出端158的RF输出引线160、电连接到RF输出端158的第二RF输入引线166，以及耦合在输入端155和输出端158之间的一个或多个放大级156、157。RF输入引线154通过输入电路171耦合到功率分配器120的第二输出126，并且因此RF输入引线154接收由功率分配器120产生的峰化信号。一个或多个偏置电压端(例如，漏极偏置电压引线119)可以耦合到一个或多个外部偏置电路(例如，通过端118)，用于向放大级156、157提供DC偏置电压。
与载波放大器装置132一样，峰化放大器装置152的每个放大级156、157包括功率晶体管。更具体地说，每个功率晶体管包括控制端(例如，栅极端)以及第一载流端和第二载流端(例如，漏极端和源极端)。在将包括单个功率晶体管(例如，级157而不是级156)的单级装置中，单个功率晶体管的控制端对应于RF输入端155，该RF输入端155电连接到RF输入引线154。载流端之一(例如，漏极端或源极端)对应于RF输出端158，该RF输出端158电连接到第二RF输入引线166和RF输出引线160。另一个载流端(例如，源极端或漏极端)电连接到接地基准(例如，晶体管管芯耦合到的封装凸缘)。相反，两级装置将包括串联耦合的两个功率晶体管(例如，两级156、157)，其中第一晶体管用作具有相对低增益的驱动放大器晶体管，而第二晶体管用作具有相对高增益的输出级(或末级)放大器晶体管。在这样的实施例中，驱动放大器晶体管的控制端对应于RF输入端155，该RF输入端155电连接到RF输入引线154。驱动放大器晶体管的载流端之一(例如，漏极端或源极端)电连接到末级放大器晶体管的控制端，并且驱动放大器晶体管的另一个载流端(例如，源极端或漏极端)电连接到接地基准。此外，末级放大器晶体管的载流端之一(例如，漏极端或源极端)对应于RF输出端158，该RF输出端158电连接到RF输入引线166和RF输出引线160。末级放大器晶体管的另一载流端(例如，源极端或漏极端)电连接到接地基准。
除了功率晶体管之外，还可以包括输入和输出阻抗匹配网络和偏置电路系统的部分(图1中未示出)作为峰化放大器装置152的部分和/或该输入和输出阻抗匹配网络和偏置电路系统的部分电耦合到峰化放大器装置152。另外，在峰化放大器装置152是两级装置的实施例中，还可以包括级间匹配网络(图1中未示出)作为峰化放大器装置152的一部分。
峰化放大器装置152的RF输出端158耦合到功率组合节点180和阻抗转换器线路组件172。根据实施例，峰化放大器装置152的RF输出端158和组合节点180用公共元件实施。更具体地说，在实施例中，峰化放大器装置152的RF输出端158被配置成用作组合节点180和峰化放大器装置152的输出端158。
载波放大器装置132的RF输出端138和峰化放大器装置152的RF输出端158通过阻抗转换器线路组件172耦合在一起。或者，换句话说，载波放大器装置132的RF输出端通过阻抗转换器线路组件172电耦合到组合节点180，并且峰化放大器装置152的RF输出端直接耦合到组合节点180。如将在下面详细讨论的，阻抗转换器线路组件172的实施例包括载波放大器装置132的RF输出引线164、传输线路176(例如，微带或带状线传输线路)、峰化放大器装置152的RF输入引线166，以及载波放大器138和峰化放大器输出158与引线164、166之间的附加电连接161、163(例如，接合线)。
根据实施例，阻抗转换器线路组件172是λ/4相移电路，其在基本工作频率f0处在载波信号被载波放大器装置132放大之后将大约90度的相对相移赋予该载波信号。阻抗转换器线路组件172的第一或“近端”端耦合到载波放大器装置132的RF输出端138，并且阻抗转换器线路组件172的第二或“远端”端耦合到功率组合节点180。
放大器100被设计成使得在操作期间，放大的载波和峰化RF信号在组合节点180处基本上同相地(或相干地)组合。组合节点180通过RF输出引线160和输出阻抗匹配网络184电耦合到RF输出节点114。因此，放大的和组合的RF输出信号通过引线160和网络184提供给RF输出节点114。在一个实施例中，在组合节点180和RF输出节点114之间的输出阻抗匹配网络184，用于向载波放大器装置132和峰化放大器装置152中的每一个提供适当的负载阻抗。在RF输出节点114处产生最终放大的RF输出信号，输出负载190(例如天线)连接到该输出节点114。
放大器100被配置成使得载波放大器路径130对相对低电平的输入信号进行放大，并且两个放大器路径130、150组合操作以对相对高电平的输入信号进行放大。例如，这可以通过以下操作实现：偏置载波放大器装置132使得载波放大器装置132以AB类模式工作，以及偏置峰化放大器装置152使得峰化放大器装置152以C类模式工作。
根据实施例，载波放大器装置132和峰化放大器装置152相对于彼此朝向，使得载波放大器路径130和峰化放大器路径150的对应部分在基本上彼此不同的方向上延伸。如这里所使用的，术语“信号路径”指RF信号通过电路所遵循的路径。例如，通过载波放大器装置132的第一信号路径的一部分在第一方向(由箭头130指示)上在RF输入端135和RF输出端138之间延伸。类似地，通过峰化放大器装置152的第二信号路径的一部分在第二方向(由箭头150指示)上在RF输入端155和RF输出端158之间延伸，其中第一方向和第二方向基本上彼此不同。在所示实施例中，第一方向和第二方向彼此垂直(即，以90度成角度地分开)。在其他实施例中，第一方向和第二方向可以以小于或大于90度成角度地分开。例如，在其他实施例中，第一方向和第二方向可以以45度到315度之间的任何角度成角度地分开。在其他实施例中，第一方向和第二方向可以是平行的(例如，载波放大器装置132和峰化放大器装置152可以朝向相同的方向。
如上所述，阻抗转换器线路组件172的实施例包括传输线路176，引线164、166和(可选地)附加串联组件161、162(例如，接合线)。现在将结合图2更详细地讨论阻抗转换器线路组件172的电特性。更具体地说，图2是表示载波装置的输出级237(例如，输出级137，图1)的输出端238和峰化装置的输出级257(例如，输出级157，图1)的输出端258之间通过阻抗转换器线路组件272的实施例(例如，组件172，图1)互连的示意图。
在图2中，节点238表示载波装置的输出级237的漏极(例如，载波装置132的节点138，图1)，并且节点258表示峰化装置的输出级257的漏极(例如，峰化装置152的节点258，图1)。如上所述，节点258还对应于组合节点280(例如，组合节点180，图1)。电容器234表示载波输出级237的寄生漏-源分流电容，并且电容器254表示峰化输出级257的寄生漏极-源极分流电容。托架272包含包括阻抗转换器线路组件(例如，组件172，图1)的元件，该阻抗转换器线路组件使载波输出级237和峰化输出级257的漏极互连(节点238、258)。
阻抗转换器线路组件272包括串联耦合的多个部件。根据实施例，阻抗转换器线路组件272的串联耦合部件包括：
-耦合到载波输出级237的输出端238(例如，漏极端)的第一电感265(例如，连接161，图1或接合线阵列465，图4)，其具有在约0.5毫微亨(nH)到约1.0nH范围内的电感值，尽管该电感值可以更低或更高；
-在节点273处耦合到第一电感265的第二电感264(例如，对应于RF输出引线164，图1或引线764，图7、8的电感)，其具有在约0.25nH到约0.75nH范围内的电感值，尽管该电感值可以更低或更高；
-在节点275处耦合到第二电感265的传输线路276(例如，传输线路176，图1或传输线路774、774′或874，图7、8)，其具有在大约10度到大约80度范围内的电长度，这取决于基本工作频率和其他因素(下面讨论)；
-在节点277处耦合到传输线路276的第三电感266(例如，对应于RF输入引线166，图1或引线766，图7、8的电感)，其具有在约0.25nH到约0.75nH范围内的电感值，尽管该电感值可以更低或更高；
-第四电感262(例如，图1中的连接162或接合线阵列462，图4)耦合在节点279和峰化输出级257的输出端258(例如，漏极端)之间，并因此耦合到组合节点280，该组合节点具有在大约0.5nH到大约1.0nH范围内的电感值，尽管该电感值可以更低或更高。
提供图3的史密斯圆图300以示出由于寄生分流电容234、254和阻抗转换器线路组件272中的各种串联元件引起的阻抗移动。更具体地说，史密斯圆图300用来示出总的Zmod变换是如何在峰化装置257的漏极258(或组合节点280(例如，组合节点180，图1))和载波装置237的漏极238之间通过阻抗转换器线路组件272发生的。示例性史密斯圆图300假设在载波装置237的漏极238处的阻抗大约为25欧姆，并且在组合节点280处(即，峰化装置257的漏极258)的阻抗大约为100欧姆。基于这里的描述，本领域的技术人员将理解如何针对具有不同特性阻抗的系统修改史密斯圆图。基本上，组合节点(例如，峰化装置257的漏极258)处的阻抗显著低于(例如，低50至100欧姆)载波装置237的漏极238处的阻抗。例如，在一些实施例中，在峰化装置257的漏极258处的阻抗可以在大约10欧姆到大约30欧姆的范围内，并且在载波装置237的漏极238处的的阻抗可以在大约75欧姆到大约125欧姆的范围内，尽管该阻抗也可以低于或高于这些范围。
史密斯圆图300的点301对应于在峰化装置257的漏极258处的阻抗(例如，25欧姆)，该阻抗对应于组合节点(例如，组合节点180，图1)。通过从点301开始并从峰化装置257的漏极258向载波装置237的漏极238移动，峰化装置257的寄生漏极-源极分流电容254引起通常沿恒定电导圆向下移动到点302。分流电感电路(例如，分流电路791的电感部分，图7)可以耦合到峰化装置257的漏极，以引起稍微向上移动到点303。第一电感262接着引起通常沿恒定阻抗圆向上移动到点304(例如，对应于节点279)。第二电感266(例如，RF输出引线166，图1)引起通常沿恒定阻抗圆另外向上移动到点305(例如，对应于节点277)。如这里所使用的，“通常沿”恒定电导或阻抗圆表示阻抗变化基本上沿圆发生，但是在史密斯圆图上可能存在轻微地偏离该圆。
传输线路276引起通常沿恒定阻抗圆另外向上移动到点306(例如，对应于节点275)。从那里，第三电感264(例如，RF输入引线164，图1)引起通常沿恒定阻抗圆另外向上移动到点307(例如，对应于节点273)。接下来，第四电感265引起通常沿恒定阻抗圆另外向上移动到点308(例如，对应于节点238)。最后，寄生漏极-源极分流电容234引起载波装置237通常沿恒定电导圆向下移动到点309。同样，分流电感电路(例如，分流电路790的电感部分，图7)可以耦合到载波装置237的漏极，以引起稍微向上移动到点310，该点310对应于载波装置237的漏极238处的阻抗(例如，100欧姆)。
总之，为了确保由载波放大器237产生的放大的RF信号和由峰化放大器257产生的放大的RF信号在组合节点(例如，与峰化装置257的漏极258共处一地)同相地组合，漏极节点238、258之间的总电长度应为约90度。另外，由阻抗转换器线路组件272提供的阻抗变换应该被设计成适当地匹配载波装置237和峰化装置257的输出阻抗。由于元件264、266、265和262的电感/阻抗变换可能是相对不可调节的，因此图3清楚地表明可以选择传输线路276的电长度/阻抗来实现在载波装置237和峰化装置257之间的期望阻抗变换。
在载波放大器237和峰化放大器257尺寸相同的对称多赫蒂放大器中，漏极-源极电容234、254可具有大致相同的电容值，而在峰化放大器257明显大于载波放大器237的非对称多赫蒂放大器中，峰化放大器257的漏源电容254可以明显大于载波放大器237的漏源电容234。无论哪种方式，漏极-源极电容都可以显著减小阻抗转换器的允许的电长度和物理长度。
应当注意，在实际的电路实施方案中，传输线路276的电长度(例如，传输线路176，图1)是可以显著小于九十度的基本上固定的值，例如在大约10度到大约70度的范围内的值。在较高频率，该固定的电长度可以转化为非常短的物理长度。当放大器模块基板的介电常数高时尤其如此，这可能是典型的印刷电路板(PCB)型基板(例如，放大器模块基板710，图7、8)的情况。再次参考图1，传输线路176的相对长的物理和电长度因此可以适合于相对低的工作频率。此外，所示的传输线路176具有载波装置132和峰化装置152正交布置的“L”形，这可以实现载波装置132和峰化装置152正交布置的紧凑放大器配置(例如，如图7所示)。在可替换的实施例中，如传输线路176′所示，可以可替换地实施相对短的、直的传输线路。在这样的实施例中，载波装置132和峰化装置152可以并排布置(例如，如图8所示平行布置)，而不是正交布置。
现在将参考图4-6详细描述表面安装放大器装置的实施例，其变型适合用作多赫蒂放大器模块中的载波放大器装置132和峰化放大器装置152(例如，多赫蒂放大器100，图1)。更具体地说，图4是根据示例性实施例的表面安装封装的放大器装置400的顶视图，并且图5是图4的装置400沿线5-5的横截面侧视图。同样如图6的等距视图所示，表面安装封装的放大器装置400可以耦合到放大器模块基板510，以便将该装置组装成放大器模块(例如，多赫蒂放大器模块)。为了增强对图4至图6的各种元件的相对朝向和方向的描述，图4至图6中的每一个包括对三维笛卡尔坐标轴系统490的描绘，其中描绘了正交的x轴、y轴和z轴。
放大器装置400基本上包括表面安装封装410、放大器管芯432，以及将放大器管芯432电耦合到表面安装封装410的引线434、460、464、466、471、474的多个接合线455、465、462、463。如将在下面详细解释的，放大器装置400的被配置成用作载波放大器(例如，载波放大器132，图1)的第一变型和放大器装置400的被用作峰化放大器(例如，峰化放大器152，图1)的第二变型可以基本上相同，除了在封装内进行不同的接合线连接。当然，对于非对称多赫蒂放大器，放大器管芯432的相对尺寸和/或载流能力在用作载波或峰化放大器的放大器装置400之间也可以不同。
表面安装封装410具有由第一侧面413、第二侧面414、第三侧面415和第四侧面416限定的矩形(例如正方形)周边，该四个侧面在顶表面520(图5)和相对的底表面(或面向基板)521之间延伸。表面安装封装410包括具有中心热焊盘或凸缘411和多个引线(例如，引线434、460、464、466、471、474)的引线框，该多个引线彼此电隔离且通过下封装体412相对于彼此保持在固定朝向。下封装体412具有相对的顶表面522和底表面523，其中下封装体412的顶表面522在封装410的内部，并且下封装体412的底表面523也对应于整个封装410的底表面521。根据实施例，下封装体412可以由模制塑料密封材料形成，尽管在其他实施例中，封装体412可以由陶瓷或其他高介电材料形成。
凸缘411是导电和导热的固体结构，其位于下封装体412的中心，并在下封装体412的顶表面522和底表面523之间延伸。更具体地，凸缘411的顶表面524与下封装体412的顶表面522共面，并且凸缘411的底表面525与下封装体412的底表面523(和与封装410的底表面521)共面。凸缘411可以例如由体导电材料(例如铜)形成，其可以被电镀或不被电镀。可替换的是，凸缘411可由复合(例如，分层或多部分)导电结构形成。凸缘411的周长(例如，从图4的顶视图所看到的)通常等于或大于连接到凸缘411的放大器管芯432的周长。如稍后将更详细地讨论的，放大器管芯432的底表面529物理和电连接(例如，用焊料连接、导电粘合剂、铜焊、烧结或其他材料)到凸缘411的顶表面524，并且凸缘411的底表面525物理和电连接(例如，用焊料连接530、导电粘合剂或其他材料)到放大器模块基板510的顶表面512。
多组引线423、424、425、426位于下封装体412的四个侧面413至416中的每一个处或在其附近。具体地说，在图4中，六个对准的引线423至426位于下封装体412的四个侧面413至416中的每一个处。可替换的是，更多或更少的引线423至426可位于四个侧面413至416中的每一个处或在其附近。引线423至426中的每一个有时可替换地称为“接点”或“引脚”，它们也由体导电材料(例如铜)形成，其可以被电镀或可以不被电镀。可替换的是，引线可由复合(例如，分层或多部分)导电结构形成。基本上，每个引线423至426是具有顶表面526(或“内端”或“近端”)、底表面527(或“外端”或“远端”)和四个侧面的大致立方体结构，顶表面526在下封装体412的顶表面522处暴露和/或与其共面，底表面527与下封装体412的底表面523(和装置400的底表面521)共面，四个侧面在顶表面526和底表面527之间延伸。每个引线423至426的内端(例如，顶表面526)位于装置的底表面521之上的高度(并且因此位于模块基板510之上的高度512)。根据实施例，基本上对应于引线423至426的厚度(即，每个引线的顶表面526到底表面527之间的距离)的该高度在实施例中在大约0.2毫米(mm)到大约0.5mm的范围内，或者在更具体的实施例中在大约0.3mm到大约0.4mm的范围内。每个引线的底表面527在下封装体412的底表面523处(以及在装置400的底表面521处)暴露，并且每个引线423至426的侧表面之一可以在下封装体412的侧面413至416处暴露。在其他实施例中，引线的侧表面可以不在下封装体412的侧面413至416处暴露(例如，下封装体412的密封材料可以存在于引线423至426和下封装体412的侧面413至416之间)。无论哪种方式，引线配置最终都有利于引线与导电结构(例如迹线514、515)的牢固连接(例如焊料连接532或与插座的连接)，该导电结构位于放大器模块基板510的顶表面512上。此外，垂直封装引线423至426有助于提供90度阻抗转换器，同时允许在峰化放大器(例如，峰化放大器752，图7、8)的漏极(或电流源)处进行最佳组合。4侧(方形)引线布置还允许垂直和对称平衡地提供漏极偏置电压。
考虑到装置封装410的顶表面520、528、512，放大器管芯432和放大器模块基板510的平面是“水平的”，引线423至426中的每一个可以被认为是“垂直的”导体(或垂直电感器)。如这里所使用的，“垂直导体”或“垂直引线”是在垂直方向上将电信号从内部或近端(例如，引线423至426的顶表面526)传送到外部或远端(例如，引线423至426的下表面527)的导电结构，该内部或近端显著升高到放大器模块基板510的顶表面512之上，该外部或远端基本上在放大器模块基板510的顶表面512处。在其近端与远端之间，“垂直导体”(或垂直引线)可在与主信号传导方向正交(即，偏离约90度)或成角度地偏离(例如，偏离30到90度)主信号传导方向的方向上传导电信号，该信号传导通过放大器管芯432、放大器管芯432的顶部表面528的平面和/或放大器模块基板510的顶表面512的平面。
如将在下面更详细地讨论的，引线423至426中的每一个(或每个“垂直导体”或“垂直引线”)在其近端和远端之间具有不可忽略的电感(例如，电感264或266，图2)，这导致不可忽略的相移和阻抗变换被施加到在引线423至426的近端和远端之间传导的信号。因此，每个垂直导体(或垂直引线)也可以被称为“垂直电感”。此外，因为每个引线423至426成角度地偏离(包括与之正交)通过放大器管芯432的的信号传导的方向(并且还偏离通过转换器线路组件的传输线路176、176′的信号传导的方向)，所以传导通过放大器管芯432的信号和传导通过引线423至426或传输线路的信号之间的电磁耦合可能是最小的。
虽然引线423至426被描述为形成引线框架的部分的大致立方体结构，但每个引线423至426可替换地可具有多于或少于四个侧面，或可具有不同于立方体的形状。例如，在替代性实施例中，不是利用QFN封装(例如，QFN封装410)，而是用方形扁平封装(QFP)封装放大器管芯432。基本上，QFP与QFN封装410的不同之处在于，QFP包括鸥翼引线(例如，在图5的左上角示出的鸥翼引线464′，而不是引线框架的体导电引线423至426)，该鸥翼引线提供放大器管芯432和放大器模块基板510之间的电耦合。如同QFN封装，QFP封装包括热焊盘或凸缘(例如，凸缘411，图4)、多个引线(在这种情况下，鸥翼引线，例如在图5的左上角示出的鸥翼引线464′)，以及将凸缘和引线相对于彼此保持在固定朝向的封装体。每个鸥翼引线464′包括内端526′(类似于引线423至426的顶表面526或内端或近端)和外端527′(类似于引线423至426的底表面527或外端或远端)，该内端526′嵌入在封装体中并升高到下封装体412的底表面523之上，该外端527′在下封装体412的外部并且与下封装体412的底表面523共面。如将在下面更详细解释的，在具有鸥翼引线的QFP实施例中，接合线(例如接合线455、465、462、463，图4)的远端连接到每个鸥翼引线464′的升高的内端526′，并且鸥翼引线464′的外部远端527′连接到在放大器模块基板510的顶表面512处的导电结构(例如迹线514、515之一或其他导电结构)。因此，这种鸥翼引线464′也可以被认为是垂直导体(即，成角度偏离通过放大器管芯432的信号传导的方向(即，平行于坐标系490的y轴的方向)或大致与该方向正交、到放大器管芯432的顶表面528，或者到达放大器模块基板510的顶表面512的导体)。
在又一替代性实施例中，下封装体412可包括在下封装体412的底表面523处包括接点阵列、球阵列或引脚阵列的接点栅格阵列(LGA)或球栅阵列(BGA)。在图5的左下角和右下角分别示出了LGA引线464″、464″′的两个实施例。LGA引线464″从下封装体412的侧面插入，并在下封装体412的顶表面522处的顶端或近端526″和在下封装体412的底表面处的底端或远端527″之间延伸。底端527″用作接点，该接点可以焊接附着到PCB顶表面上的相应触点，或者可以通过从PCB突出的导电引脚接触。在一些实施例中，这种导电引线可以突出到引线464″中(即，每个引线464″实际上用作单引脚插座)。
LGA引线464″′也从下封装体412的侧面插入，并且具有在下封装体412的顶表面522处的顶端或近端526″′和下封装体412的底表面523之间延伸的部分。然而，LGA引线464″′还包括引脚550，该引脚550从下封装体412的底表面523突出，并且引脚550的端527″′对应于引线464″′的底端或远端。引脚550被配置为由耦合到PCB的插座接收。
放大器管芯432包括放大器装置400的主放大电路系统(例如，放大级136、137或156、157，图1)。如上所述，放大器管芯432物理和电连接到凸缘411的顶表面524上(例如，使用焊料、导电粘合剂、铜焊、烧结或其他材料)。在连接到凸缘411之后，在导电端(或焊盘)与引线423至426中的某些引线之间形成电连接，该导电端(或焊盘)在放大器管芯432的顶部表面528处暴露。更具体地说，当封装410是QFN封装时，接合线(例如，接合线455、465、462、463)的第一端连接到放大器管芯432的顶表面528处的导电端，并且接合线的第二端连接到引线423至426中的某些引线(例如，连接到引线434、460、464、466、471、474)的顶表面526(或连接到内部或近端)。在其他实施例中，如前所述，表面安装封装可以是QFP、LGA或BGA封装，并且接合线的第二端连接到对应引线464′、464″、464″′的近端526′、526″、526″′。在一些实施例中，然后可以用密封材料540将放大器管芯432、接合线(例如接合线455、465、462、463)、下封装体412的顶表面522和引线423至426的顶表面526(或内部或近端)包覆成型。可替换的是，可将保护帽附接到下封装体412的顶表面522以建立包含放大器管芯432和接合线(例如接合线455、465、462、463)的密封的内部气腔。换句话说，表面安装封装410也可以是气腔QFN封装(或其他类型的表面安装气腔封装)。
放大器管芯432具有由第一侧面483、第二侧面484、第三侧面485和第四侧面486限定的矩形周边，该四个侧面在放大器管芯432的顶表面528和相对的底表面529之间延伸。放大器管芯432的侧面483、484、485、486分别平行于装置侧面413、414、415、416。
放大器管芯432的所示出实施例包含两级放大器，且每个放大级(例如，放大级136、137或156、157，图1)包含功率晶体管436、437。更具体地说，放大器管芯432的电部件包括按以下顺序串联耦合的RF输入端435、集成输入匹配网络456、驱动器晶体管436、集成级间匹配网络457、末级晶体管437和RF输出端438。驱动器晶体管436被配置成向RF输入信号施加相对低的增益，并且末级晶体管437被配置成在驱动器晶体管436的初步放大之后向RF信号施加相对高的增益。在其他实施例中，放大器管芯432可以体现单级放大器，或者可以包括多于两个的放大级。
被配置为接收用于放大的RF信号的RF输入端435通过输入匹配网络456电耦合到晶体管436的栅极端，并且晶体管436的漏极端通过级间匹配网络457电耦合到晶体管437的栅极端。根据实施例，晶体管437的漏极端电耦合到输出端438。晶体管436、437的源极端耦合到接地基准。通过放大器管芯432的信号路径处于从RF输入端435向RF输出端438延伸的方向，该方向对应于坐标系490的x轴。放大的RF载波信号由放大器管芯432在RF输出端438处产生。
RF输入端435和RF输出端438各自包括在放大器管芯432的顶表面528处暴露的导电触点。除了用于RF输入端435和RF输出端438的导电触点之外，放大器管芯432还包括用于向驱动器晶体管436和末级晶体管437提供栅极和漏极DC偏置电压的多个导电触点。如图4所示，例如，第一导电偏置触点(放大器管芯432的左下角)电耦合到功率晶体管436的栅极，并且可以通过引线471和耦合在引线471与第一导电偏置触点之间的接合线向栅极提供栅极偏置电压。类似地，第二导电偏置触点(放大器管芯432的中心右侧)电耦合到功率晶体管436的漏极，并且可以通过引线472和耦合在引线472与第二导电偏置触点之间的接合线向漏极提供漏极偏置电压。最后，第三导电偏置触点(放大器管芯432的中心左侧)电耦合到功率晶体管437的栅极433，并且可以通过引线473和耦合在引线473与第三导电偏置触点之间的接合线向栅极433提供栅极偏置电压。
晶体管436、437中的每一个可以是场效应晶体管(FET)(例如金属氧化物半导体FET(MOSFET)、横向扩散MOSFET(LDMOS FET)、高电子迁移率晶体管(HEMT)等。因此，每个功率晶体管436、437包括控制端(例如，栅极端)以及第一载流端和第二载流端(例如，漏极端和源极端)。可替换的是，晶体管436、437中的每一个可以是双极结晶体管(BJT)。本文中通常用于描述FET的“栅极”、“漏极”和“源极”的参考并不旨在是限制性的，因为这些名称中的每个名称对于BJT实施方案来说均具有类似特征。
在一些实施例中，用于放大器管芯432中的功率晶体管436、437的半导体技术可以包括硅(例如，晶体管436、437可以是构建在硅、碳化硅或其他含硅基板上的硅LDMOS FET)，而在其他实施例中，用于放大器管芯432中的功率FET的半导体技术可以包括氮化镓(GaN)(例如，晶体管436、437可以是由构建在硅、GaN或其他基板上的含GaN层形成的GaN FET)。在其他实施例中，驱动器晶体管436可以包括在第一IC中，并且末级晶体管437可以包括在不同的第二IC中。在这样的实施例中，驱动器和末级放大器管芯都将耦合到凸缘511的顶表面524，并且可以使用附加的接合线来将驱动器晶体管436的漏极与末级晶体管437的栅极电连接。在这样的实施例中，驱动器和末级放大器管芯可以由相同的半导体技术(例如，硅或GaN)形成，或者驱动器和末级放大器管芯可以由不同的半导体技术形成(例如，驱动器级放大器管芯可以使用硅技术形成，并且末级放大器管芯可以使用GaN技术形成，或者相反)。
现在将更详细地描述封装410的引线423至426和放大器管芯432之间的连接。在装置400的输入侧上，对应于装置400的RF输入(例如，输入134或154，图1)的一个或多个封装引线434用接合线455电耦合到对应于放大器管芯432的RF输入端435的导电触点。在装置400的输出侧上，封装引线和RF输出端438之间的连接取决于装置400被配置为载波放大器还是峰化放大器。此外，封装引线和RF输出端438之间的连接取决于在多赫蒂放大器模块(例如，模块700、800，图7、8)中载波放大器装置是位于峰化放大器装置的左边还是右边。下面的描述假定载波放大器装置通常位于峰化放大器装置的右边。基于本领域的描述，本领域的技术人员将理解如何在载波放大器装置通常位于峰化放大器装置左边的替代性配置中修改封装引线与载波和峰化装置的RF输出端438之间的连接。
根据实施例，并且参考图4右侧的晶体管437的放大版本，RF输出端438被成形为使得两组接合线(对于载波放大器)或三组接合线(对于峰化放大器)能够从管芯432沿彼此成角度偏离的方向延伸。更具体地说，RF输出端438包括导电的第一侧焊盘446、细长的中心焊盘445，以及导电的第二侧焊盘447，导电的第一侧焊盘446靠近放大器管芯432的第二侧414，细长的中心焊盘445靠近放大器管芯432的第三侧415，导电的第二侧焊盘447靠近放大器管芯432的第四侧416。
在图7和图8的讨论中将更好地理解，当装置400被配置为位于峰化放大器右边的载波放大器(例如，载波放大器132、732、832，图1、7、8)时，对应于装置的RF输出(例如，输出164，图1)的一个或多个封装引线464可以通过接合线465电耦合到RF输出端438的第二侧焊盘447，并且可以通过第二侧焊盘447、接合线465和引线464传送放大的载波信号。如图4所示，接合线465在与通过放大器管芯432的主信号路径方向正交的方向上延伸。换句话说，尽管通过放大器管芯432的主信号路径方向在端435和438之间(即，平行于坐标系490的x轴)，但是接合线465在正交方向(即，平行于坐标系490的y轴)上延伸。如将在下面更详细地解释的，当装置400用作多赫蒂功率放大器中的载波放大器时，封装引线464和接合线465各自形成载波放大器的输出和组合节点之间的转换器线路组件的部分。一个或多个其他封装引线460通过接合线463电耦合到RF输出端438的细长的中心焊盘445，使得漏极偏置电压可以通过引线460、接合线463和RF输出端438的细长的中心焊盘445提供到功率晶体管437的漏极。
当装置400被配置为位于载波放大器左边的峰化放大器(例如，峰化放大器152、752、852，图1、7、8)时，对应于装置的RF输出(例如，输出160，图1)的封装引线460通过接合线463电耦合到RF输出端438的细长的中心焊盘445。如将结合图7和8更详细地解释的，峰化放大器的RF输出端438也对应于包括装置400在内的多赫蒂放大器的组合节点(例如，组合节点180，图1)，并且可以通过细长的中心焊盘445、接合线463和引线460传送组合的、放大的载波和峰化信号。相反，封装引线464通过接合线465电耦合到RF输出端438的第二侧焊盘447，使得漏极偏置电压可以通过引线464、接合线465和RF输出端438提供给功率晶体管437的漏极。
因为组合节点用于组合由峰化放大器和载波放大器两者产生的RF信号，所以当装置400被配置为峰化放大器时，装置400还包括被配置为从载波放大器接收放大的载波信号的连接。更具体地说，当装置400被配置为峰化放大器时，通过接合线462被耦合到RF输出端438的第一侧焊盘446的一个或多个封装引线466可以对应于装置432的附加输入，该装置432被配置为将放大的载波信号传送到RF输出端438(并且因此传送到组合节点)。如图4所示，接合线462在与通过放大器管芯432的主信号路径方向正交的方向上延伸。再一次，尽管通过放大器管芯432的主信号路径方向在端435和438之间(即，平行于坐标系490的x轴)，但是接合线462在正交方向(即，平行于坐标系490的y轴)上延伸。如将在下面更详细地解释的，当装置400用作多赫蒂功率放大器中的峰化放大器时，封装引线466和接合线462各自形成载波放大器的输出和组合节点之间的转换器线路组件的部分。接合线462在图4中以虚线示出，因为它们仅在装置400被配置为峰化放大器时被包括，而在装置400被配置为载波放大器时被排除。
第一侧焊盘446和第二侧焊盘447各自具有长度(沿坐标系490的x轴的维度)，该长度分别与放大器管芯432的第二侧484或第四侧486平行地延伸。根据实施例，侧焊盘445、447中的每一个的长度足够大，以使得多个接合线(例如，从2个到10个或更多)能够沿着第一侧焊盘445或第二侧焊盘447的长度彼此并联连接。如图4所示，侧焊盘445、447的长度足够大以使多个接合线465、462能够被连接，从而使得它们可以分别从侧面486、484沿垂直方向延伸。
图4示出了彼此并联连接到侧焊盘447的两个接合线465，以及彼此并联连接到侧焊盘446的两个接合线462。在替代性实施例中，侧焊盘446、447的长度可足以使更少(例如，少至一个)或更多(例如，10个或更多)接合线能够沿着侧焊盘446、447的长度并联连接。例如，长度可以在约200微米到约400微米的范围内，尽管此长度也可以更小或更大。侧焊盘446、447各自还具有足够的宽度(沿坐标系490的y轴的维度)，以使至少一行接合线465、462能够耦合到侧焊盘446、447中的每一个。例如，宽度可以在约100微米到约150微米的范围内，尽管此宽度也可以更小或更大。
RF输出端438的细长的中心焊盘445电耦合到细长的侧焊盘446、447。更具体地说，中心焊盘445的第一端电耦合到第一侧焊盘446，并且中心焊盘445的第二端电耦合到第二侧焊盘447。在实施例中，细长的中心焊盘445靠近放大器管芯432的第三侧面485，并且细长的中心焊盘445具有与第三侧面485平行延伸的长度(沿着坐标系490的y轴的维度)。根据实施例，侧焊盘446、447和中心焊盘445具有彼此垂直的长度。中心焊盘445的长度足够大，以使第三多个接合线463能够沿着中心焊盘445的长度并联连接。如图4所示，中心焊盘445的长度足够大以使多个接合线463能够被连接，从而使得它们可以从侧面485沿垂直方向延伸。图4示出了彼此并联连接的四个接合线463。在替代性实施例中，中心焊盘445的长度可足以使更多(例如20个或更多)接合线能够沿着中心焊盘445的长度并联连接。根据实施例，长度可以在大约800微米到大约1800微米的范围内，或者更理想地在大约1500微米到大约1800微米的范围内，尽管此长度也可以更小或更大。
在实施例中，侧焊盘446、447和中心焊盘445一起整体形成为同一导电层(例如，5层装置中的金属-5(M5)层)的一部分。在替代性实施例中，侧焊盘446、447和中心焊盘445可由单个导电层的不同部分形成，且通过导电通孔、其他导电层的部分、接合线或其他类型的电导体电连接在一起。可替换的是，侧焊盘446、447和中心焊盘445可以由多个导电层的电连接部分形成。
在图4所示的实施例中，放大器管芯432的端435、438通过接合线(例如接合线455、463、464、466)电耦合到引线434、460、464、466。在其他实施例中，放大器管芯432可以是“倒装芯片”型管芯，并且管芯432的顶表面可以直接连接到下封装体412的顶表面。在这样的实施例中，端435、438可以用接点型端代替，并且接合线455、463、464、466可以用下封装体412的顶表面上的迹线代替，以将接点型端与引线434、460、464、466互连。
如前所述，放大器装置400的两个实例可以表面安装到放大器模块基板，以利用放大器装置作为多赫蒂放大器模块的载波放大器(例如，载波放大器132，图1)和峰化放大器(例如，峰化放大器152，图1)。在结合图7和图8详细描述多赫蒂放大器模块的实施例之前，提供图6以示出放大器装置400如何(在去除包覆模制的情况下)耦合到放大器模块基板510的顶部表面512的细节，以及如何在放大器模块基板510的顶表面512上的装置引线和导电迹线(例如，传输线路)之间形成电连接的细节。在图6中，RF输入引线434电连接到在模块基板510的顶表面512上的第一导电迹线634，并且RF输出引线460电连接到在模块基板510的顶表面512上的第二导电迹线660。另外，末级栅极偏置引线464电连接到在模块基板510的顶表面512上的第三导电迹线514。附加的输入引线466(用于接收放大的载波信号)电连接到在模块基板510的顶表面512上的第四导电迹线515。栅极和漏极偏置引线471至473可电连接到模块基板510的顶表面512上的附加的导电迹线(未示出)，该附加的导电迹线被配置为通过引线471至473将DC栅极和漏极偏置电压传送到放大器管芯432。如图6所示，根据实施例，凸缘411还可以通过附加的接合线(未编号)耦合到一个或多个引线(例如，引线620)，并且引线620又可以电耦合到附加的导电迹线630并通过基板通孔640(即，在基板顶表面512和底表面513之间延伸的导电通孔)提供凸缘411和设置在模块基板510的底表面513处的接地基准之间的电连接。可替换的是，模块基板510可以包括与凸缘411接触并位于其下面的接地/散热结构(例如导电硬币、导电通孔或其他散热结构)。可使用例如焊料(例如，焊料532，图5)或导电粘合剂，或在具有引脚(例如，引脚550，图5)(引脚可以由耦合到PCB的插座接收)的LGA型封装的情况下形成引线434、460、464、464′、464″、464″′、466、471至473、620与导电迹线514、515、630、634、660之间的物理附接和电连接。
现在将结合图7和8描述多赫蒂放大器模块的两个实施例。为简洁起见，将一起讨论图7和8的共同或类似组件。更具体地说，根据两个示例性实施例，图7是多赫蒂放大器模块700的俯视图，其中表面安装载波放大器装置732和峰化放大器装置752成角度偏离(例如，垂直、正交)布置朝向，并且图8是多赫蒂放大器模块800的俯视图，其中表面安装载波放大器装置732和峰化放大器装置752以平行布置朝向。
多赫蒂放大器模块700、800各自包括放大器模块基板710、RF输入连接器712和RF输出连接器714、功率分配器720(例如，功率分配器120，图1)、载波放大器装置732(例如，载波放大器装置132、400，图1，4)、峰化放大器装置752(例如，峰化放大器装置152、400，图1、4)、相移线路组件772和阻抗转换器线路组件872(例如，阻抗转换器线路组件172、272，图1、2)以及各种其他电路元件，将在下面更详细地讨论。
放大器模块基板710例如可以是印刷电路板(PCB)或其他类型的基板。基板710具有顶基板表面711(或部件安装表面)和相对的底部基板表面。在一些实施例中，基板710可以是具有多个金属层的多层有机基板(例如，由PCB材料形成)，其中相邻的金属层由介电材料分开。根据实施例，当多赫蒂放大器模块700、800集成在较大的电气系统中时，底部基板表面上的金属层可耦合到外部接地电压基准。因此，系统接地可以通过在顶基板表面711处或其上的系统部件和底部基板表面上的金属层之间的电连接(例如，导电通过基板通孔)来建立。
形成在顶基板表面711上的金属层被图案化以在顶基板表面711上提供多个导电迹线和触点(或焊盘)。这些迹线和触点使得RF输入连接器712和RF输出连接器714、输入分配器720、载波放大器装置732和峰化放大器装置752与可耦合到顶基板表面711的其他部件电连接。此外，阻抗转换器线路组件772、872的一个或多个部分，如下面更详细描述的，可以由顶基板表面711上的图案化金属层的一个或多个部分形成。在特定实施例中，例如，阻抗转换器线路组件772、872的传输线路774(或774′)、874可以由图案化的顶部金属层的一部分形成。导电通孔(例如，通孔640，图6)提供基板710的金属层之间的电连接性，包括顶基板表面711上的图案化金属层与底部基板表面上的金属层之间的电连接性。
载波放大器装置732和峰化放大器装置752中的每一个是表面安装装置(例如，放大器装置400的变型，图4至图6)，该表面安装装置物理地耦合到顶基板表面711，并且具有引线(例如，引线716、734、754、760、764、766、765)，该引线具有物理连接和电连接到基板710的顶部表面(例如，由基板710的顶部金属层形成)处的导电焊盘和迹线。因为载波放大器装置732和峰化放大器装置752中的每一个都需要接近接地基准，所以基板710可以包括嵌入的导电硬币或导电基板通孔，该嵌入的导电硬币或导电基板通孔位于每个装置732、752下面，并且在顶基板表面711和底部基板表面之间延伸。此外或可替换的是，可以通过一个或多个装置引线(例如引线620，图6)访问接地基准。
RF输入连接器712和RF输出连接器714耦合到基板710的侧面。RF输入连接器712对应于用于模块700、800的RF输入(例如，RF输入112，图1)，并且因此被配置为当RF输入连接器712耦合到外部RF信号源时接收用于放大的RF输入信号。RF输出连接器714对应于用于模块700、800的RF输出(例如，RF输出114，图1)，并且因此被配置为向RF输出连接器714耦合到的负载(例如，天线)提供放大的RF信号。
RF输入连接器712电耦合到功率分配器720的输入722(或第一端口)。在一个实施例中，功率分配器720可以是安装到顶基板表面711的分立封装部件，或者可以使用顶基板表面711上的集总部件和/或导电迹线来实施。无论哪种方式，功率分配器720被配置成将RF输入信号的功率分成输入信号(即，载波RF输入信号和峰化RF输入信号)的载波和峰化部分。此外，功率分配器720可以包括一个或多个相移元件，该相移元件被配置成赋予在输出端724、726处提供的RF信号之间的大约90度的相移差。在实施例中，导电迹线781或顶基板表面711上的传输线路将RF输入连接器712电连接到功率分配器720的输入722(例如，输入122，图1)，以便从RF输入连接器712接收RF输入信号。功率分配器720的第二端口723可以耦合到地面(例如，通过50欧姆钟端)。载波RF输入信号在功率分配器输出724(或第三端口，例如分配器输出124，图1)处被提供给载波放大器路径，并且峰化RF输入信号在功率分配器输出726(或第四端口，例如分配器输出126，图1)处被提供给峰化放大器路径。如前所述，载波和峰值RF信号可以具有相等或不相等的功率。
在功率分配器输出724处产生的载波RF信号通过载波放大器路径(例如，路径130，图1)被放大，并且在功率分配器输出726处产生的峰化RF信号通过峰化放大器路径(例如，路径150，图1)被放大。载波放大器路径包括导电迹线782、载波放大器装置732和阻抗转换器线路组件772、872。在功率分配器输出724处产生的载波RF信号通过导电迹线782传送到载波放大器装置732，以便向载波放大器装置732提供用于放大的RF载波信号。输入阻抗匹配电路(例如，电路170，图1，图7、8中未示出)可以耦合(例如，沿着迹线782)在功率分配器输出724和载波放大器装置732之间。输入阻抗匹配电路可以包括多个分立的和/或集成的部件(例如电感器和电容器)，这些部件被配置成在第一功率分配器输出724和载波放大器装置732的输入之间提供适当的阻抗匹配。
如在图4中所讨论的，载波放大器装置730具有下封装体(例如，下封装体412，图4、5)，该下封装体具有由第一侧面713、第二侧面714、第三侧面715和第四侧面716(例如，侧面413至416，图4)限定的外周边。载波放大器装置730另外具有多个引线734、760、764、放大器管芯732，以及放大器管芯732和引线734、760、764之间的电连接。
根据实施例，在装置730的第一侧面713处的一个或多个第一封装引线734(例如，封装引线434，图4)的底表面(或远端)连接(例如，使用焊料或导电粘合剂，或通过插座)到迹线782，并且第一封装引线734的顶表面(或近端)电耦合(例如，通过接合线455，图4)到对应于放大器管芯732的RF输入端(例如，RF输入端435，图4)的导电触点。然后，通过引线734接收的载波RF信号通过一个或多个功率晶体管(例如，晶体管436、437，图4)被放大，并且放大的载波RF信号在RF输出端(例如，RF输出端438，图4)处产生。在图7和图8两者的实施例中，RF输出端电耦合(例如，通过接合线461，图4)到在装置730的第四侧716处的顶部表面(或近端)的一个或多个第二封装引线764(例如，封装引线464，图4)。在更具体的实施例中，RF输出端具有细长部分(例如，细长部分445，图4)和侧焊盘(例如，侧焊盘447，图4)，该细长部分平行于装置730的第三侧面715延伸，该侧焊盘与细长部分一体形成或电耦合到细长部分。侧焊盘具有与装置730的第四侧面716平行延伸的长度，且该长度足以使多个接合线能够连接在侧焊盘与封装引线764之间。
第二封装引线764的底表面(或远端)连接(例如，用焊料或导电粘合剂，或通过插座)到转换器线路774(或774′)、874的近端。如稍后将更详细地描述的，耦合到引线764的接合线、引线764本身以及转换器线路774(或774′)、874形成转换器线路组件772、872的在载波装置730和峰化装置750之间的部分，并且更具体地说，是在载波放大器的输出和组合节点780之间(例如，组合节点180，图1)的部分。
转换器线路774(或774′)、874具有连接到载波放大器装置730的引线764的近端和连接到峰化放大器装置750的引线766的远端。根据实施例，转换器线路774(或774′)、874(例如，迹线176、176′，图1，或迹线276，图2)是传输线路，在实施例中，该传输线路包括由顶基板表面711上的图案化金属层的一部分形成的导体(在地平面上)。在载波放大器装置730和峰化放大器装置750彼此正交朝向的模块700中，转换器线路774的一个实施例是“L形”，其中第一支路与载波放大器装置730的第四侧面716正交地延伸，并且第二支路(附接到第一支路)与峰化放大器装置750的第二侧面774正交地延伸。在替代性实施例中，模块700的转换器线路774′可以从载波放大器装置730的第四侧面716(和引线764)直线延伸到峰化放大器装置750的第二侧面774(和引线766)。在载波放大器装置730和峰化放大器装置750彼此平行朝向的模块800中，转换器线路874也可以从载波放大器装置730的第四侧面716(和引线764)直线延伸到峰化放大器装置750的第二侧面774(和引线766)。不论在模块700的正交朝向实施例中还是在模块800的平行朝向实施例中，转换器线路也可以具有其他形状，以便在其近端和远端之间实现期望的电长度，这将在下面讨论。
回到功率分配器720，峰化放大器路径包括导电迹线785和峰化放大器装置752。在功率分配器输出726处产生的峰化RF信号通过导电迹线785传送到峰化放大器装置752，以便向峰化放大器装置752提供用于放大的RF峰化信号。输入阻抗匹配电路(例如，电路171，图1，图7、8中未示出)可以耦合(例如，沿着迹线785)在功率分配器输出726和峰化放大器装置752之间。输入阻抗匹配电路可以包括多个分立的和/或集成的部件(例如电感器和电容器)，这些部件被配置成在第二功率分配器输出726和峰化放大器装置752的输入之间提供适当的阻抗匹配。
如同载波放大器装置730，峰化放大器装置750具有下封装体(例如，下封装体412，图4、5)，该下封装体具有由第一侧面773、第二侧面774、第三侧面775和第四侧面776(例如，侧面413至416，图4)限定的外周边。峰化放大器装置750另外具有多个引线754、761、765、766、放大器管芯752，以及放大器管芯752和引线754、761、765、766之间的电连接。
根据实施例，在装置750的第一侧面773处的一个或多个第一封装引线754(例如，封装引线434，图4)的底表面(或远端)连接(例如，使用焊料或导电粘合剂，或通过插座)到迹线785，并且第一封装引线754的顶表面(或近端)电耦合(例如，通过接合线455，图4)到对应于放大器管芯752的RF输入端(例如，RF输入端435，图4)的导电触点。然后，通过引线754接收的峰化RF信号通过一个或多个功率晶体管(例如，晶体管436、437，图4)被放大，并且放大的峰化RF信号在RF输出端(例如，RF输出端438，图4)处产生。
如前所讨论的，峰化放大器管芯752的RF输出端(例如，RF输出端438，图4)也对应于多赫蒂放大器模块700、800的组合节点(例如，组合节点180，图1)，在该组合节点处组合放大的载波和峰化RF信号。为了接收放大的载波信号，第二封装引线766的底表面(或远端)连接(例如，用焊料或导电粘合剂，或通过插座)到转换器线路774(或774′)、874的远端。第二封装引线766的顶表面(或近端)电耦合(例如，通过接合线462，图4)到峰化放大器管芯752的RF输出端。在更具体的实施例中，RF输出端具有细长部分(例如，细长部分445，图4)和侧焊盘(例如，侧焊盘446，图4)，该细长部分平行于装置750的第三侧面775延伸，该侧焊盘与细长部分一体形成或电耦合到细长部分。侧焊盘具有与装置750的第二侧面774平行延伸的长度，且该长度足以使多个接合线能够连接在侧焊盘与封装引线766之间。如稍后将更详细地描述的，耦合到引线766的接合线连同引线766本身也形成转换器线路组件772、872在载波装置750和峰化装置750之间的部分，并且更具体地说，是在峰化放大器的输出和组合节点780(例如，组合节点180，图1)之间的部分。
总之，阻抗转换器线路组件772、872包括串联耦合的多个部件。连同载波管芯732和峰化管芯752的末级晶体管处的漏极-源极电容(例如，电容234、254，图2)，串联耦合部件中的每一个都有助于在载波和峰化末级晶体管之间的漏极之间(或在载波末级晶体管的漏极和组合节点780之间)传送的RF信号的大约90度相移。假设模块700、800的基本工作频率f0在大约800兆赫(MHz)到大约5.2千兆赫(GHz)的范围内，赋予每个串联耦合部件的近端和远端之间的RF输出信号的相移(由于它们的电长度和阻抗)在下面列出。当然，基本工作频率也可以更低或更高。根据实施例，阻抗转换器线路组件772、872的串联耦合部件(及其相关联的相移)包括：
-载波末级晶体管的输出端(例如，漏极端)和引线764之间的第一互连(例如，接合线465，图4)。在其近端和远端之间，该第一互连的特征在于在大约3度到大约24度的范围内的第一电长度(并提供第一相移)和在大约0.5nH到大约1.0nH(例如，大约0.75nH)的范围内的电感值，尽管此第一电长度/相移/电感值也可以更小或更大；
-一个或多个第一“垂直”引线764。在引线764的近端和远端之间(例如，在近端526、526′、526″′和远端527、527′、527″、527″′之间)，引线764的特征在于在大约2度到大约16度的范围内的第二电长度(并提供第二相移)，以及在大约0.25nH到大约0.75nH的范围内的电感值(例如，大约0.5nH)，尽管此第二电长度/相移/电感值也可以更小或更大；
-阻抗转换器线路774(或774′)、874具有连接到垂直引线764的近端和连接到垂直引线766的远端。在其近端和远端之间，阻抗转换器线路774(或774′)、874的特征在于在大约10度到大约80度的范围内的第三电长度(并提供第三相移)(即，无论什么电长度导致载波和峰化漏极端之间的90度的总电长度，考虑载波放大器和峰化放大器的漏源电容)，尽管此第三电长度/相移也可以更小或更大；
-一个或多个第二“垂直”引线766。在引线766的近端和远端之间(例如，在近端526、526′、526″′和远端527、527′、527″、527″′之间)，引线766的特征在于在大约2度到大约16度的范围内的第四电长度(并提供第四相移)，以及在大约0.25nH到大约0.75nH的范围内的电感值(例如，大约0.5nH)，尽管此第四电长度/相移/电感值也可以更小或更大；以及
-在引线766和峰化末级晶体管的输出端(例如，漏极端)(或组合节点780)之间的第二互连(例如，接合线462，图4)。在其近端和远端之间，该第二互连的特征在于在大约3度到大约24度的范围内的第五电长度(并提供第五相移)和在大约0.5nH到大约1.0nH(例如，大约0.75nH)的范围内的电感值，尽管此第五电长度/相移/电感值也可以更小或更大；
基于这里的描述，本领域的技术人员将理解，改变第一电长度/相移、第二电长度/相移、第四电长度/相移和第五电长度/相移的能力有些受限。然而，阻抗转换器线路的物理和电长度(即，上面的第三电长度/相移)可以容易地调节，以确保阻抗转换器线路组件772、872的总电长度/相移(包括在载波管芯732和峰化管芯752的末级晶体管处的漏极-源极电容(例如，电容234、254，图2)的影响)为大约为90度。
根据实施例，阻抗转换器线路的物理和电长度(即，上面的第三电长度/相移)也可以通过将载波管芯732和峰化管芯752的RF输出端(或末级晶体管的漏极端)耦合到偏置电路790和分流电路791来影响。偏置电路790和分流电路791可以具有两个功能，包括向RF输出端提供DC偏置电压，以及谐振出载波放大器管芯732和峰化放大器管芯752的末级晶体管的至少一些漏极-源极电容(例如，电容234、254，图2)。更具体地说，RF输出端可以通过接合线(例如，分别为图4的接合线463或465)和引线760、765耦合到迹线783、786。根据实施例，迹线783、786各自对应于RF冷点节点，并且因此迹线783、786可用于将DC偏压提供到载波放大器管芯732和峰化放大器管芯752的末级晶体管的漏极端。为了接收DC偏压，迹线783、786耦合到漏极偏压连接717、718。漏极偏压连接717、718又可连接到外部偏压源。尽管未在图7和8中示出，但是附加迹线和连接器可以包括在每个模块700、800中，以向驱动器和末级晶体管以及向驱动器晶体管的漏极(如果包括的话)提供栅极偏置电压。
接合线(例如，接合线463或465，图4)、引线760、765(例如，引线460或464，图4)和迹线783、786的电感可形成分流电路790、791的电感部分。根据实施例，接合线、引线760、765和迹线783、786被配置为提供足以谐振出载波放大器管芯732和峰化放大器管芯752的末级晶体管的至少一些漏极-源极电容的电感。这可以使得阻抗转换器线路774(或774′)、874的电长度和物理长度与如果分流电路790、791被从模块700、800中排除时可以选择的电长度和物理长度相比增加。例如，接合线、引线760、765和迹线783、786的串联组合可以被配置为具有在大约0.25H到大约0.75H的范围内的电感值，尽管此串联电感也可以更小或更大。
分流电路790、791各自还包括电容器793、795(例如，芯片电容器)，电容器793、795的第一端耦合到迹线783、786，且第二端耦合到额外迹线784、787，该额外迹线784、787又可连接到接地基准电压。每个分流电容器793、795的电容值被选择成为将虚拟接地基准电压提供给导电迹线783、786，使得接合线、引线760、765和迹线783、786用作RF接地电压的分流电感。理想地，分流电容器793、795在带内是串联谐振的。例如，每个分流电容器793、795的电容值可以在大约5.6皮法(pF)到大约33.0pF的范围内，或者更具体地说，在大约8.0pF到大约12.0pF的范围内，尽管此电容值也可以更小或更大。
在图7和图8两者的实施例中，峰化放大器管芯752的RF输出端(或组合节点780)电耦合(例如，通过接合线463，图4)到在装置750的第三侧面775处的一个或多个第三封装引线761(例如，封装引线460，图4)的顶表面(或近端)。在更具体的实施例中，RF输出端具有细长部分(例如，细长部分445，图4)，其平行于装置750的第三侧面775延伸，并且RF输出端和引线761之间的接合线(例如，接合线463，图4)耦合在RF输出端的细长部分和引线761之间。
引线761电耦合(通过焊料或导电粘合剂，或通过插座)到在模块基板710的顶表面711处的导电输出迹线788、789，且迹线789又耦合到RF输出连接器714。在实施例中，输出阻抗匹配网络(未示出)和/或去耦电容器792可以沿着输出迹线788、789耦合。输出阻抗匹配网络用于向组合节点780提供适当的负载阻抗。虽然在图7、8中未示出，但是输出阻抗匹配网络可以包括各种分立的和/或集成的部件(例如，电容器、电感器和/或电阻器)以提供期望的阻抗匹配。
前面的详细描述在本质上仅仅是说明性的，并不旨在限制本主题的实施例或这些实施例的应用和用途。如本文所用，词语“示例性”意指“充当例子、实例或说明”。在本文中被描述为示例性描述的任何实施方案不一定被解释为优于或胜过其他实施方案。此外，旨在受到在前的技术领域、背景技术和具体实施方式中呈现的任何明示或暗示的理论的约束。
本文中包含的各个附图所示出的连接线路旨在表示各个元件之间的示例性功能关系和/或物理耦合。应注意，本主题的实施例中可以存在许多替代性或另外的功能关系或物理连接。另外，某些术语在本文中也可以仅用于参考并且因此不旨在是限制性的，并且术语“第一”、“第二”和提及结构的其他这种数值术语并不暗示次序或顺序，除非上下文清楚地指出。
如这里所使用的，“节点”指的是其中存在给定的信号、逻辑电平、电压、数据模式、电流或数量的任何内部或外部参考点、连接点、结点、信号线路、导电元件等。此外，两个或更多节点可以由一个物理元件实现(并且两个或更多信号可以被复用、调制或以其他方式进行区分，尽管在公共节点处接收或输出)。
上述描述涉及“连接”或“耦合”在一起的元件或节点或特征。如本文所用，除非另有明确说明，“连接”是指一个元件直接接合到(或直接与另一元件连通)另一元件，而不一定是机械地。如本文所用，除非另有明确说明，“耦合”是指一个元件直接或间接接合到(或直接或间接与另一元件电连通或以其他方式连通)另一元件，而不一定是机械地。因此，尽管图中所示的示意图描绘了元件的一个示例性布置，但另外的介入元件、装置、特征或部件可存在于所描绘的主题的实施例中。
虽然在前面的详细描述中已经给出了至少一个示例性实施例，但是应当理解，存在大量的变化。还应理解，本文描述的一个或多个示例性实施例或实施例不旨在以任何方式限制所要求保护的主题的范围、适用性或配置。而是前述的详细说明将给本领域的技术人员提供用于实施上述一个或多个实施例的方便的指引。应理解，可以在不脱离权利要求书所限定的范围的情况下对元件的功能和布置作出各种改变，所述范围包括提交本专利申请时已知的等同物或可预见的等同物。

Claims (10)

1.一种多赫蒂放大器，其特征在于，包括：
模块基板，所述模块基板具有顶基板表面；
耦合到所述顶基板表面的第一表面安装装置，其中所述第一表面安装装置包括第一放大器管芯；
耦合到所述顶基板表面的第二表面安装装置，其中所述第二表面安装装置包括第二放大器管芯；以及
电连接在所述第一放大器管芯和所述第二放大器管芯的输出之间的阻抗转换器线路组件，其中所述阻抗转换器线路组件包括：
耦合到所述模块基板的阻抗转换器线路，其中所述阻抗转换器线路具有近端和远端，
所述第一表面安装装置的第一引线，所述第一引线具有电耦合到所述第一放大器管芯的输出的近端和耦合到所述阻抗转换器线路的所述近端的远端，以及
所述第二表面安装装置的第二引线，所述第二引线具有电耦合到所述第二放大器管芯的输出的近端和耦合到所述阻抗转换器线路的所述远端的远端。
2.根据权利要求1所述的多赫蒂放大器，其特征在于，所述第一引线和所述第二引线选自方形扁平无引线(QFN)封装引线、鸥翼(gull wing)引线、接点栅格阵列(LGA)封装引线和球栅阵列(BGA)封装引线。
3.根据权利要求1所述的多赫蒂放大器，其特征在于，所述第一引线的所述近端和所述远端之间的第一电长度在2度到16度的范围内，所述阻抗转换器线路的所述近端和所述远端之间的第二电长度在10度到80度的范围内，所述第二引线的所述近端和所述远端之间的第三电长度在2度到16度的范围内，并且所述第一放大器管芯和所述第二放大器管芯的所述输出之间的总电长度包括所述第一电长度、所述第二电长度和所述第三电长度，并且所述总电长度在所述多赫蒂放大器的基本工作频率上是90度。
4.根据权利要求1所述的多赫蒂放大器，其特征在于，所述第一引线和所述第二引线的所述近端通过接合线电耦合到所述第一放大器管芯和所述第二放大器管芯的所述输出。
5.根据权利要求1所述的多赫蒂放大器，其特征在于：
所述第一引线是第一垂直导体，所述第一垂直导体在成角度偏离通过所述第一放大器管芯的主信号传导方向的方向上在所述第一引线的所述近端和所述远端之间传导第一电信号；并且
所述第二引线是第二垂直导体，所述第二垂直导体在成角度偏离通过所述第二放大器管芯的主信号传导方向的方向上在所述第二引线的所述近端和所述远端之间传导第二电信号。
6.一种多赫蒂放大器，其特征在于，包括：
模块基板，所述模块基板具有顶基板表面；
耦合到所述模块基板的阻抗转换器线路，其中所述阻抗转换器线路具有近端和远端，并且所述阻抗转换器线路的特征在于所述阻抗转换器线路的所述近端与所述远端之间的第一电长度；
耦合到所述顶基板表面的第一表面安装装置，其中所述第一表面安装装置包括第一封装体、第一垂直引线和耦合到所述第一封装体的第一放大器管芯，其中所述第一垂直引线具有在所述第一封装体内部的近端和在所述第一封装体外部的远端，其中所述第一垂直引线的所述近端在所述第一表面安装装置的底表面上方，其中所述第一垂直引线的特征在于所述第一垂直引线的所述近端与所述远端之间的第二电长度，其中所述第一垂直引线的所述近端电耦合到与所述第一放大器管芯一体形成的第一功率晶体管的输出端，并且其中所述第一垂直引线的所述远端耦合到所述阻抗转换器线路的所述近端；以及
耦合到所述顶基板表面的第二表面安装装置，其中所述第二表面安装装置包括第二封装体、第二垂直引线和耦合到所述第二封装体的第二放大器管芯，其中所述第二垂直引线具有在所述第二封装体内部的近端和在所述第二封装体外部的远端，其中所述第二垂直引线的所述近端在所述第二表面安装装置的底表面上方，其中所述第二垂直引线的特征在于所述第二垂直引线的所述近端与所述远端之间的第三电长度，其中所述第二垂直引线的所述近端电耦合到与所述第二放大器管芯一体形成的第二功率晶体管的输出端，并且其中所述第二垂直引线的所述远端耦合到所述阻抗转换器线路的所述远端。
7.根据权利要求6所述的多赫蒂放大器，其特征在于，所述第一表面安装装置和所述第二表面安装装置中的每一个是方形扁平无引线(QFN)封装装置，并且所述第一垂直引线和所述第二垂直引线的所述远端与所述第一表面安装装置和所述第二表面安装装置的所述底表面共面。
8.根据权利要求6所述的多赫蒂放大器，其特征在于，所述第一垂直引线和所述第二垂直引线是鸥翼引线。
9.根据权利要求6所述的多赫蒂放大器，其特征在于，所述第一封装体和所述第二封装体中的每一个包括接点栅格阵列(LGA)，所述接点栅格阵列(LGA)在所述第一表面安装装置和所述第二表面安装装置的所述底表面处包括接点阵列。
10.根据权利要求6所述的多赫蒂放大器，其特征在于，所述第一封装体和所述第二封装体中的每一个包括球栅阵列(BGA)，所述球栅阵列(BGA)包括在所述第一表面安装装置和所述第二表面安装装置的所述底表面处的球阵列。
CN202011341827.0A 2019-12-05 2020-11-24 具有表面安装封装的载波和峰化放大器的多赫蒂放大器 Pending CN112928995A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/704,283 2019-12-05
US16/704,283 US11145609B2 (en) 2019-12-05 2019-12-05 Doherty amplifier with surface-mount packaged carrier and peaking amplifiers

Publications (1)

Publication Number Publication Date
CN112928995A true CN112928995A (zh) 2021-06-08

Family

ID=73452051

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011341827.0A Pending CN112928995A (zh) 2019-12-05 2020-11-24 具有表面安装封装的载波和峰化放大器的多赫蒂放大器

Country Status (3)

Country Link
US (1) US11145609B2 (zh)
EP (1) EP3832884A1 (zh)
CN (1) CN112928995A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11621206B2 (en) * 2020-08-05 2023-04-04 Nxp Usa, Inc. Amplifier with integrated temperature sensor

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI299551B (en) 2003-06-25 2008-08-01 Via Tech Inc Quad flat no-lead type chip carrier
US8736034B2 (en) 2005-02-24 2014-05-27 Freescale Semiconductor, Inc. Lead-frame circuit package
US8228123B2 (en) 2007-08-29 2012-07-24 Nxp B.V. Integrated Doherty amplifier
US8587101B2 (en) 2010-12-13 2013-11-19 International Rectifier Corporation Multi-chip module (MCM) power quad flat no-lead (PQFN) semiconductor package utilizing a leadframe for electrical interconnections
US9774301B1 (en) 2016-05-17 2017-09-26 Nxp Usa, Inc. Multiple-path RF amplifiers with angularly offset signal path directions, and methods of manufacture thereof
US10284146B2 (en) 2016-12-01 2019-05-07 Nxp Usa, Inc. Amplifier die with elongated side pads, and amplifier modules that incorporate such amplifier die
US10250197B1 (en) 2017-11-06 2019-04-02 Nxp Usa, Inc. Multiple-stage power amplifiers implemented with multiple semiconductor technologies

Also Published As

Publication number Publication date
US20210175186A1 (en) 2021-06-10
US11145609B2 (en) 2021-10-12
EP3832884A1 (en) 2021-06-09

Similar Documents

Publication Publication Date Title
EP3337037B1 (en) Doherty amplifiers and amplifier modules with shunt inductance circuits that affect transmission line length between carrier and peaking amplifier outputs
EP3331161B1 (en) Amplifier die with elongated side pads, and amplifier modules that incorporate such amplifier die
KR102171575B1 (ko) 증폭기 출력부 사이의 인버터를 따라 직렬 컴포넌트를 갖는 다중 경로 증폭기
US10381984B2 (en) Amplifiers and amplifier modules with shunt inductance circuits that include high-Q capacitors
US11522499B2 (en) Integrated multiple-path power amplifier
CN112134533A (zh) 集成多路功率放大器
US11050388B2 (en) Compact three-way Doherty amplifier module
EP3780387B1 (en) Integrated multiple-path power amplifier with interdigitated transistors
CN111277226A (zh) 具有管芯上组合节点结构的一体成型的多路径功率放大器
EP4024448A1 (en) Circuit modules with front-side interposer terminals and through-module thermal dissipation structures
US11342887B2 (en) Wideband RF power splitters and amplifiers including wideband RF power splitters
EP3832884A1 (en) Doherty amplifier with surface-mount packaged carrier and peaking amplifiers
EP4024447A1 (en) Amplifier modules and systems with ground terminals adjacent to power amplifier die
US20240186212A1 (en) Power amplifier module with transistor dies for multiple amplifier stages on a same heat dissipation structure
EP4391029A1 (en) Amplifier modules and systems with ground terminals adjacent to power amplifier die
US20240203912A1 (en) Amplifier modules and systems with ground terminals adjacent to power amplifier die
EP4174932A1 (en) Surface-mount amplifier devices
US20220399856A1 (en) Doherty amplifiers and amplifier modules with shunt inductor and capacitor circuit for improved carrier harmonic loading
US20240072739A1 (en) Packaged power amplifier device with air cavity over die
EP3664289A1 (en) Power amplifier with integrated bias circuit having multi-point input
CN118232850A (zh) 具有邻近于功率放大器管芯的接地端的放大器模块和系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination