CN109818584A - 用于功率放大器的宽带输入匹配和视频带宽电路 - Google Patents

用于功率放大器的宽带输入匹配和视频带宽电路 Download PDF

Info

Publication number
CN109818584A
CN109818584A CN201811420195.XA CN201811420195A CN109818584A CN 109818584 A CN109818584 A CN 109818584A CN 201811420195 A CN201811420195 A CN 201811420195A CN 109818584 A CN109818584 A CN 109818584A
Authority
CN
China
Prior art keywords
capacitor
node
matching network
base band
cold spot
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811420195.XA
Other languages
English (en)
Other versions
CN109818584B (zh
Inventor
D·G·霍尔梅斯
J·K·琼斯
朱宁
J·S·罗伯茨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP USA Inc
Original Assignee
NXP USA Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NXP USA Inc filed Critical NXP USA Inc
Publication of CN109818584A publication Critical patent/CN109818584A/zh
Application granted granted Critical
Publication of CN109818584B publication Critical patent/CN109818584B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56—Modifications of input or output impedances, not otherwise provided for
    • H03F1/565—Modifications of input or output impedances, not otherwise provided for using inductive elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/195—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/213—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6611—Wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H01L2223/6655—Matching arrangements, e.g. arrangement of inductive and capacitive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48195—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/222—A circuit being added at the input of an amplifier to adapt the input impedance of the amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/225—Indexing scheme relating to amplifiers the input circuit of an amplifying stage comprising an LC-network
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/387—A circuit being added at the output of an amplifier to adapt the output impedance of the amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Geometry (AREA)
  • Amplifiers (AREA)

Abstract

本发明涉及用于功率放大器的宽带输入匹配和视频带宽电路。一种系统可包括射频(RF)放大器装置，所述射频(RF)放大器装置包括输入阻抗匹配网络以及第一基带去耦电路和第二基带去耦电路，所述第一和第二基带去耦电路可从在基带频率下输入到所述RF放大器装置的信号能量中去除互调失真产物。所述输入阻抗匹配网络可充当带通滤波器或低通滤波器。栅极偏压电压可通过所述基带去耦电路中的一个基带去耦电路或可替换地在所述RF放大器装置的输入节点处施加到所述RF放大器装置中的晶体管的栅极。

Description

用于功率放大器的宽带输入匹配和视频带宽电路
技术领域
本文主题的实施例大体上涉及封装半导体装置，且更具体地说，涉及具有包括基带去耦电路以潜在地增强性能的阻抗匹配电路的封装射频(radio frequency，RF)半导体装置。
背景技术
典型大功率、射频(RF)半导体装置可包括一个或多个输入引线、一个或多个输出引线、一个或多个晶体管、将(一个或多个)输入引线联接到(一个或多个)晶体管的接合线和将(一个或多个)晶体管联接到(一个或多个)输出引线的接合线。接合线在高频率下具有电感抗，并且将这类电感考虑在用于装置的输入和输出阻抗匹配电路的设计中。在一些情况下，输入和输出阻抗匹配电路可容纳于包含装置的(一个或多个)晶体管的相同封装件内。更具体地说，封装内输入阻抗匹配电路可联接在装置的输入引线和晶体管的控制端(例如，栅极)之间，并且封装内输出阻抗匹配电路可联接在晶体管的导电端(例如，漏极)和装置的输出引线之间。
在放大器设计的领域中，通常优选执行放大双频调制信号。由于射频功率放大器的非线性输入电容，在这些信号由射频功率放大器处理时生成互调失真产物。这些互调失真产物可造成射频功率放大器系统中的不期望噪声，并且可主要靠近经调制信号的基带频率存在。由于氮化镓(GaN)射频功率放大器的输入电容过电压的大变化，相较于其它技术如横向扩散金属氧化物半导体(LDMOS)射频功率放大器，氮化镓(GaN)射频功率放大器可经历更高量值互调失真产物。因此，在各种放大系统以及特别是射频功率放大器中，可优选的是减少互调失真产物。
发明内容
根据本发明的第一方面，提供一种装置，包括：
具有控制端的放大器；
输入端；
第一接地端；
电连接在所述放大器的所述控制端和所述输入端之间的阻抗匹配网络，其中所述阻抗匹配网络包括射频(RF)冷点节点，所述射频(RF)冷点节点为在预定频率范围内的信号提供到所述第一接地端的低阻抗路径，并且其中所述阻抗匹配网络包括选自带通匹配网络和低通匹配网络的电路；和
电连接在所述RF冷点节点和所述第一接地端之间的第一基带去耦电路。
在一个或多个实施例中，所述装置进一步包括：
与所述第一基带去耦电路并联联接的第二基带去耦电路，其中所述第二基带去耦电路电连接至所述RF冷点节点。
在一个或多个实施例中，所述第一基带去耦电路包括串联电连接在所述RF冷点节点和所述第一接地端之间的第一电阻、第一电感器和第一电容器，并且其中所述第一基带去耦电路为在基带频率下振荡的基带频率信号而到所述第一接地端的低阻抗路径。
在一个或多个实施例中，所述第二基带去耦电路包括串联电连接在所述RF冷点节点和第二接地端之间的第二电阻、第二电感器和第二电容器。
在一个或多个实施例中，所述阻抗匹配网络进一步包括：
电连接在所述RF冷点节点和所述第一接地端之间的第一电容器；和
电连接在所述RF冷点节点和所述放大器的所述控制端之间的第一电感。
在一个或多个实施例中，所述阻抗匹配网络进一步包括：
电连接在所述输入端和所述RF冷点节点之间的第二电感；和
电连接在所述第一接地端和所述输入端之间的第二电容器。
在一个或多个实施例中，所述阻抗匹配网络进一步包括：
电连接在所述第一接地端和所述输入端之间的第二电感；和
电连接在所述输入端和所述RF冷点节点之间的第二电容器。
在一个或多个实施例中，所述阻抗匹配网络进一步包括：
与所述第二电容器并联电连接在所述输入端和所述RF冷点节点之间的旁路电阻器；和
电连接在所述第二电感和所述第一接地端之间的第三电容器。
在一个或多个实施例中，所述放大器包括形成于半导体衬底上的高电子迁移率晶体管。
根据本发明的第二方面，提供一种系统，包括：
封装电子装置，所述封装电子装置包括：
具有控制端的晶体管，
射频(RF)输入端，
第一接地参考节点，
电连接在所述晶体管的所述控制端和所述RF输入端之间的阻抗匹配网络，其中所述阻抗匹配网络包括RF冷点节点，所述RF冷点节点为在预定频率范围内的信号呈现到所述第一接地参考节点的低阻抗路径，和
电连接在所述RF冷点节点和所述第一接地参考节点之间的第一基带去耦电路；和
第二基带去耦电路，所述第二基带去耦电路具有在所述封装电子装置外部并且电连接在所述RF冷点节点和第二接地参考节点之间的部分。
在一个或多个实施例中，所述第一基带去耦电路包括串联电连接在所述RF冷点节点和所述第一接地参考节点之间的第一电阻、第一电感和第一电容器。
在一个或多个实施例中，所述第二基带去耦电路包括串联电连接在所述RF冷点节点和所述第二接地参考节点之间的第二电阻、第二电感和第二电容器。
在一个或多个实施例中，所述第二电感包括多个接合线和封装引线，其中所述第二电阻包括表面安装电阻器，并且其中所述第二电容器包括表面安装电容器。
在一个或多个实施例中，所述阻抗匹配网络进一步包括：
电连接在所述RF冷点节点和所述第一接地参考节点之间的第一电容器；和
电连接在所述RF冷点节点和所述晶体管的所述控制端之间的第一电感。
在一个或多个实施例中，所述阻抗匹配网络进一步包括：
电连接在所述第一接地参考节点和所述RF输入端之间的第二电感；和
电连接在所述RF输入端和所述RF冷点节点之间的第二电容器。
在一个或多个实施例中，所述阻抗匹配网络进一步包括：
跨所述第二电容器并联电连接在所述RF输入端和所述RF冷点节点之间的旁路电阻器；和
电连接在所述第二电感和所述第一接地参考节点之间的第三电容器。
根据本发明的第三方面，提供一种封装射频(RF)放大器装置，包括：
晶体管；
第一引线；
电联接在所述第一引线和所述晶体管之间的集成装置，所述集成装置包括：
包括RF冷点节点的阻抗匹配电路的一部分，和
联接到所述阻抗匹配电路的所述RF冷点节点的第一基带去耦电路；和
联接到所述RF冷点节点的第二引线。
在一个或多个实施例中，所述第一基带去耦电路包括第一电阻、第一电感和第一电容器，并且其中所述封装RF放大器装置进一步包括：
第一接地端，其中所述第一电阻、所述第一电感和所述第一电容器串联联接在所述RF冷点节点和所述第一接地端之间，并且其中所述第一基带去耦电路被配置成将在基带频率下的信号能量传递到所述第一接地端。
在一个或多个实施例中，所述第二引线形成第二基带去耦电路的一部分，所述第二基带去耦电路包括串联联接在所述RF冷点节点和在所述封装RF放大器装置外部的第二接地端之间的所述第二引线、第二电阻、第二电感和第二电容器。
在一个或多个实施例中，所述阻抗匹配网络包括：
联接在所述RF冷点节点和接地端之间的第一电容器；
联接在所述RF冷点节点与所述晶体管之间的第一电感；
联接在所述接地端和所述第一引线之间的第二电感；和
联接在所述第一引线和所述RF冷点节点之间的第二电容器。
在一个或多个实施例中，所述集成装置包括半导体衬底，并且其中所述晶体管包括高度电子迁移率晶体管。
本发明的这些和其它方面将根据下文中所描述的实施例显而易见，且参考这些实施例予以阐明。
附图说明
可通过在结合以下附图考虑时参考详细描述和权利要求书得到对主题的更完全理解：
图1为示出由在放大器系统的输入端处的双频调输入信号生成的互调失真产物的图示。
图2为根据实施例的包括具有输入网络和输出网络的放大器的说明性放大器路径的框图。
图3为根据实施例的可用于图2的放大器路径的输入网络中的说明性阻抗输入匹配网络和基带去耦电路的俯视图。
图4为根据实施例的包括图2中示出的类型的二个放大器路径的说明性电路封装件的俯视图。
图5为根据实施例的不具有输入L-部分匹配的说明性放大器路径的框图。
图6为根据另一个实施例的包括跨输入L-部分匹配的电容器的旁路电阻器的说明性放大器路径的框图。
图7为根据另一个实施例的包括二部分低通匹配的说明性放大器路径的框图。
具体实施方式
本公开涉及用于射频(RF)放大器的改进的输入阻抗匹配电路系统。互调失真(IMD)产物为具有不同相应频率的两个或更多个信号(例如，多频调调幅信号)的幅度调制与放大器系统非线性的相互作用的结果。经调制信号的每个频率分量之间的互调形成处于与经调制信号的谐波频率不同的频率下的额外信号。这些额外信号在经调制信号的频率的和以及差值频率下与在那些和以及差值频率的倍数下出现。这些额外失真分量被称作IMD产物并且在本例子中可由用于处理多频调调幅信号的RF放大器的非线性行为造成。这些IMD产物可在RF放大器系统中引入不期望失真并且，因此，可间接降低RF放大器系统的效率，因为将需要低效方案来维持RF放大器系统线性。
射频功率放大器通常具有固有非线性输入电容(例如，在射频功率放大器的栅极端和射频功率放大器的源极端之间)。这种非线性输入电容可增大在射频功率放大器接收并且放大多频调振幅调制信号时生成的IMD产物的量值，这继而可增大在射频功率放大器的输出端观察到的失真量并且从而在补偿技术用于改进系统线性时可降低射频功率放大器的效率。
IMD产物的量值的另一个贡献因素可为频调间距。在本文中频调间距是指多频调AM信号的二频调之间的频率差值。随着此频调间距增大，由穿过放大器的多频调AM信号生成的IMD产物的量值也增大。
视频带宽(VBW)是指频率范围，在该频率范围内，放大器示出对称和恒定IMD产物。应注意，这些IMD产物的线性影响需要对多频调AM信号执行以便去除IMD产物的信号过滤的复杂度。举例来说，在由穿过放大器的多频调信号产生的IMD产物相对于频调间距基本恒定时，相较于去除或减少基本上频率变化的IMD产物所需的信号过滤，去除或减少IMD产物所需的信号过滤是简单的。
由于IMD产物而生成的噪声的重要分量在多频调调幅信号的基带附近发生。图1示出跨放大器的栅极端和源极端的双频调调幅(AM)信号的电压与频率的图示100。电压(Vgs)以分贝为单位示出(例如，在对数标度上)，而频率以吉兆赫(GHz)为单位示出。双频调AM信号包括处于1.75GHz的第一输入频调和处于2.25GHz的第二输入。第一输入频调和第二输入频调的幅度调制生成若干IMD产物，IMD2、IMD3、IMD4、IMD5和IMD6，其中的每一个以频率对称对出现。IMD2具有大致-15dB的量值并且因此为图示100中示出的基带IMD产物102的IMD生成噪声的最大贡献因素。因此，可期望的是通过在放大器的输入端处的基带去耦来去除IMD2、IMD4和IMD6。
图2示出包括具有栅极端240(例如，控制端)、源极端244和漏极端242的晶体管202的放大器系统200的框图。源极端244连接至接地端221(例如，接地参考节点)，该接地端221可连接至接地参考源极或可为容纳放大器系统200的封装件(例如，封装件400，图4)的接地平面。晶体管202可为形成于衬底上的高电子迁移率晶体管(HEMT)。这仅是说明性的并且晶体管202可为任何期望类型的晶体管，包括双极性结晶体管(BJT)、横向扩散金属氧化物半导体(LDMOS)晶体管或另一类型的场效应晶体管。晶体管202还可形成于任何期望的合适半导体衬底上，包括(但不限于)砷化镓(GaAs)、碳化硅(SiC)、硅(Si)、绝缘层上硅(SOI)、蓝宝石、氮化镓(GaN)、硅上GaN、SiC上GaN和磷化铟(InP)衬底，但是其它衬底也可为合适的。对于其中晶体管202为BJT晶体管的示例，栅极端240将相反为基极端，源极端244将相反为发射极端，并且漏极端242将相反为收集极端。
放大器系统200包括连接于晶体管202的漏极端242和负载(未示出)之间的输出匹配网络204。输出匹配网络204可包括多种电容、电阻和电感组件，该多种电容、电阻和电感组件被设计成将晶体管202的输出阻抗与由放大器系统200驱动的负载的预定义阻抗相匹配。负载可为(例如)由放大器系统200驱动的天线。相较于在漏极端242和负载之间具有不匹配阻抗的情况下将出现的信号反射的量，此输出阻抗匹配可减少在晶体管202的输出信号通过输出匹配网络204从漏极端242传递到负载时出现的信号反射的量。
放大器系统200还包括联接到晶体管202的栅极端240的输入电路系统，该输入电路系统包括输入匹配网络208、内部基带去耦电路210和外部基带去耦电路206。输入匹配网络208可将晶体管202的输入阻抗与将输入信号(例如，RF信号)供应到输入匹配网络208的输入节点222的RF信号源201的预定义阻抗相匹配。RF信号源201可为(例如)产生一个或多个RF信号的外部电路系统并且电联接(例如，连接至)输入匹配网络208的输入节点222。输入匹配网络208联接在晶体管202的栅极端240和输入节点222之间，该输入节点222可为(例如)一个或多个RF输入/输出(I/O)引线。输入匹配网络208包括具有联接到输入节点222的第一端的电感235和包括联接在电感235的第二端和接地端221之间的电感224的L-部分匹配，并且另外包括联接在电感235的第二端和可充当RF冷点的节点230之间的电容器226。
输入匹配网络208另外包括联接在节点230和接地端221之间的电容器228，和联接在节点230和晶体管202的栅极端240之间的电感232。内部基带去耦电路210联接在节点230和接地端221之间。根据实施例，电感235的电感值在约50皮亨(pH)到约200pH的范围中，电感224的电感值在约100pH到约350pH的范围中，电感235的电感值在约50pH到约200pH的范围中，电容器226的电容值在约30皮法(pF)到约75pF的范围中，电容器228的电容值在约100pF到约300pF的范围中，并且电感232的电感值在约20pH到约150pH的范围中，但是这些组件也可具有低于或高于这些范围的值。电感232和电容器228可在一起充当低通滤波器，允许较低频率信号能量从节点230传递到栅极端240，同时将较高频率信号能量导向到接地端221。电感224和电容器226可在一起充当高通滤波器，允许较高频率(例如，RF)信号能量从输入节点222传递到节点230，同时将较低频率信号能量导向到接地端221。电感224和电容器226的高通滤波器以及电感232和电容器228的低通滤波器可在一起充当带通滤波器，仅允许在预定频率范围(例如，1.5GHz到2.5GHz)内的信号能量从输入节点222传递到栅极端240。以此方式，输入匹配网络208可为带通输入匹配网络，并且节点230可为RF冷点节点(例如，为在输入匹配网络208的带通滤波器的频率范围中的预定频率范围内的RF信号能量提供到地面的低阻抗路径的节点)。
内部基带去耦电路210包括串联联接在节点230和接地端221之间的电阻器234、电感236和电容器238。根据实施例，电感236的电感值在约70pH到约300pH的范围中，电阻器234的电阻值在约0.1欧姆到约1欧姆的范围中，并且电容器238的电容值在约0.5纳法拉(nF)到约30nF的范围中，但是这些组件也可具有低于或高于这些范围的值。
外部基带去耦电路系统206联接在节点230和接地端220之间(例如，联接到外部接地参考的接地参考节点，该外部接地参考可例如在包含放大器系统200的封装件(如封装件400，图4)的外部)，取决于包含输入匹配网络208、内部基带去耦电路210、晶体管202和输出匹配网络204的封装件如何布置，该外部基带去耦电路系统206可与接地端221分离或可电连接至接地端221。外部基带去耦电路206包括串联联接在节点230和接地端220之间的电感214、电阻216和电容器218。在一些实施例中，可不包括电阻216(和稍后描述的电阻516、616、716)。接地端220可为与接地端221不同的封装件外(例如，外部)接地端。偏压电压源250可联接到在电阻216和电容器218之间的节点，并且可生成和提供用于栅极端240的栅极偏压电压Vgg。可替换的是，偏压电压可通过外部栅极偏压电路(例如，外部栅极偏压电路712，图7)来提供。根据实施例，电感214的电感值在约200pH到约1000pH的范围中，电阻216的电阻值在约0.1欧姆到约2欧姆的范围中，并且电容器218的电容值在约1微法拉(uF)到约20uF的范围中，但是这些组件也可具有低于或高于这些范围的值。
基带去耦电路206和210分别可用于创建在节点230与接地端220和221之间的低阻抗路径，用于在基带频率下振荡的基带频率信号。节点230为“RF冷点”，因为，在RF频率下，在节点230通过内部基带去耦电路210的阻抗可显著地比在节点230通过电容器228的阻抗大(例如，大致大5倍)。在节点230处，外部基带去耦电路206可在RF频率下具有比通过电容器228的阻抗更大的阻抗(例如，大致大30倍)。举例来说，在RF频率(例如，大于1GHz的频率)下，如从节点230观察到的，电容器228可展现在约0.2欧姆和约0.7欧姆之间的阻抗，内部基带去耦电路210可展现在约1.2欧姆和约5欧姆之间的阻抗，并且外部基带去耦电路206可展现在约15欧姆和约30欧姆之间的阻抗。电容器228和电路210、206也可展现低于或高于以上给定范围的阻抗。
在低频率(例如，基带频率)下，电流通过基带去耦电路206和210被导向到地面，而非通过电容器228，或通过电感232导向到栅极240。外部去耦电路206可为频率小于第一阈值(例如，30兆赫兹(MHz))的信号提供到地面的最低阻抗路径，而基带去耦电路210可为频率在第一阈值(例如，30MHz)和第二阈值(例如，1GHz)之间的信号提供到地面的最低阻抗路径。举例来说，在小于第一阈值的基带频率下，如从节点230观察到的，电容器228可展现在约20欧姆和约1000欧姆之间的阻抗，内部基带去耦电路210可展现在约1欧姆和约6欧姆之间的阻抗，并且外部基带去耦电路206可展现在约0.3欧姆和约1欧姆之间的阻抗。在第一阈值和第二阈值之间的基带频率下，如从节点230观察到的，电容器228可展现在约20欧姆和约100欧姆之间的阻抗，内部基带去耦电路210可展现在约0.5欧姆和约1欧姆之间的阻抗，并且外部基带去耦电路206可展现在1欧姆和约10欧姆之间的阻抗。同样，电容器228和电路210、206也可展现低于或高于以上给定范围的阻抗。
通过将在基带频率下的信号通过基带去耦电路206和210导向到地面，在基带频率处或附近出现的IMD产物可从输入信号中去除，相较于缺少这些基带去耦电路的电路配置，这可增大放大器系统200的信噪比。借助通过外部基带去耦电路206的电感214和电阻216的电压偏压栅极端240，可能不必包括传统上用于提供栅极端电压偏压的四分之一波偏压线，这样可保留电路板空间。通过使用包括由高通滤波器(例如，电感224和电容器226)和低通滤波器(例如，电感232和电容器228)实施的带通滤波器的2部分带通输入匹配网络(例如，输入匹配网络208)来在节点230处创建RF冷点(输入侧基带终止电路(例如，内部基带去耦电路210和外部基带去耦电路206)可连接到该RF冷点)，可在具有可忽略的增益/VBW折损的情况下改进基带频率信号能量(例如，包括互调失真产物)的去耦。
图3示出可用于实施放大器系统(如图2的放大器系统200)的一部分或图4的封装件400中的放大器路径的说明性电路布局的从上到下视图。电路300(在本文中有时被称作输入匹配网络，如输入匹配网络300-1、300-2，图4)可为具有由以下形成的半导体衬底的集成电路管芯：硅(Si)、绝缘层上硅(SOI)、碳化硅(SiC)、蓝宝石、氮化镓(GaN)、硅上GaN、SiC上GaN、砷化镓(GaAs)、磷化铟(InP)或任何其它期望半导体材料。电路300可用于为放大器的输入端(例如，晶体管202的栅极端)提供输入阻抗匹配。可使用例如光刻、物理气相沉积(PVD)技术(例如，热蒸发、电子束蒸发、溅镀、化学气相沉积(CVD)等)、蚀刻技术(例如，反应性离子蚀刻、电子回旋共振蚀刻、电感耦合等离子体蚀刻等)或这些技术中的任何适当组合，将多个金属和介电层的叠加形成于电路300的衬底的表面上。在替代实施例中，可使用交替的陶瓷(或其它绝缘体)和图案化金属层来实施电路300。无论如何，因为电路300主要(或仅)包括无源电气组件(例如，电容器、电感器和电阻器)，所以在实施例中，电路300可更通常地被称作“集成无源装置”或“IPD”。
包含电路300的IPD可包括在IPD的底表面上的金属化底板(未示出)，并且所述金属化底板可联接到封装件(例如，图4的封装件400)的主体，该金属化底板可充当接地端。电路300包括RF匹配电路系统308(例如，输入匹配网络208，图2)和基带终止电路系统310(例如，内部基带去耦电路210，图2)的许多组件。虽然出于说明的目的在图3的从上到下视图中描绘各种组件，但是组件中的各种组件可隐藏在顶表面下方。
RF匹配电路系统308可为放大器(例如，晶体管202，图2；放大器402-1、402-2，图4)的提供在RF频率下的输入阻抗匹配并且可包括接合衬垫352、电感器324、电容器326和电容器328。暴露在电路300的顶表面处的接合衬垫352可充当电路300的输入节点(例如，输入节点222，图2)。接合线(例如，接合线434，图4)可将结合衬垫352联接到RF信号源(例如，RF信号源201，图2)，该RF信号源可供应RF信号到接合衬垫352(例如，用于在晶体管202，图2；放大器402-1、402-2，图4处放大)。电感器324中的每一个电感器(例如，图2的电感224)可联接在接合衬垫352和接地端(例如，封装件400的接地端或接地平面之间，图4；接地端221，图2)之间(例如，可使用导电通孔将电感器324联接到金属化底板)。电感器324可彼此并联联接以在接合衬垫352和接地端之间创建有效电感(例如，电感224，图2)。电容器326(例如，电容器226，图2)可并联联接在接合衬垫352和电容器328的第一端之间(例如，使得电容器326的输入端联接到接合衬垫352并且电容器326的输出端联接到电容器328的第一端)以便在接合衬垫352和电容器328的第一端之间创建有效电容(例如，由电容器226表示的电容，图2)。电容器328可具有联接到接地端的第二端(例如，可使用导电通孔将电容器328联接到金属化底板)，并且从而可充当分路电容器(例如，电容器228，图2)。
在电路300在电路封装件(例如，封装件400，图4)中实施时，基带终止电路系统310(例如，内部基带去耦电路210，图2)可为在基带频率下或附近的信号提供到地面的低阻抗路径。基带终止电路系统310包括接合衬垫350、接合衬垫354、电容器338和电感器336。接合衬垫354(例如，节点230，图2)充当在电容器328的第一端、接合衬垫350和外部晶体管(例如，晶体管202，图2，放大器402-1、402-2，图4)之间的连接件。举例来说，可使用接合线(例如，电感232，图2；接合线432，图4)将接合衬垫354联接到外部晶体管(例如，联接到外部晶体管的栅极端，如晶体管202的栅极端240，图2)。电感器336(例如，电感236，图2)联接在接合衬垫350和电容器338(例如，电容器238，图2)之间，并且可为低Q电感器(例如，具有低品质因子的电感器，该电感器相较于高Q电感器，具有有助于电阻234(图2)的更大固有电阻)。电感器336和电容器338可具有相应固有电阻(例如，该固有电阻可累积表示为电阻器234，图2)。电容器338可为屏蔽式高密度电容器，或任何其它合适的电容器。在替代实施例中，电容器338可相反安置在单独衬底或芯片上并且可使用接合线联接到接合衬垫350，其中接合线充当电感器，替换电感器336。无论如何，电容器338联接到接地端(例如，可使用导电通孔将电容器338联接到金属化底板)。
4示出可包括放大器系统(如图2的放大器系统200)的说明性电路封装件的从上到下视图，该放大器系统以输入匹配和基带终止电路系统(如图3的电路系统300)予以实施。封装件400包括二个放大器402-1、402-2(例如，该二个放大器402-1、402-2可被布置成作为杜赫(Doherty)或反向杜赫放大器系统操作)、二个输出匹配网络404-1、404-2、二个输入匹配网络，该输入匹配网络包括电路300-1、300-2(例如，每个对应于电路300，图3)和接合线434-1、434-2、432-1、432-2、额外接合线414-1、414-2、栅极供应引线422-1、422-2、引线401-1、401-2、任选电阻器403-1、403-2和电容器405-1、405-2。
现在描述包括放大器402-1和402-2的放大器路径，并且应理解，结合包括放大器402-1的放大器路径描述的组件布置还可应用于包括放大器402-2的放大器路径。
放大器402-1(例如，该放大器402-1包括晶体管，如晶体管202，图2)联接到输出匹配网络404-1(例如，输出匹配网络204，图2)，并且另外联接到包括接合线434-1(例如，电感235，图2)、电路系统300-1(例如，电路系统300，图3)和接合线432-1(例如，电感232，图2)的输入匹配网络(例如，输入匹配网络208，图2))。栅极供应引线422-1可将RF信号提供到输入匹配网络，该输入匹配网络可继而提供RF信号到放大器402-1的栅极端。
如先前所论述并且根据实施例，放大器系统包括内部基带去耦电路(例如，电路210，图2)和外部基带去耦电路(例如，电路206，图2)。输入匹配网络，或更具体地说电路系统300-1(例如，电路300的接合衬垫350中的一个接合衬垫，图3)可通过接合线414-1(例如，该接合线414-1可充当电感214，图2)联接到引线401-1。可携载偏压电压信号(例如，栅极偏压电压Vgg)的接合线414-1可被布置成使得接合线414-1垂直于可主要携载RF信号的接合线432-1和434-1，以便减少携载偏压电压信号的接合线和携载RF信号的接合线之间的联接(例如，相较于其中这些组的接合线不垂直布置的布置)。引线401-1可为通过任选电阻器403-1和电容器405-1(例如，电容器218，图2)连接至外部接地端(例如，接地端220，图2，该接地端220可与封装件400的接地平面不同)的高电感偏压引线。可通过引线401-1施加用于放大器402-1的栅极/控制端的电压偏压，该引线401-1可替代通常用于提供这类电压偏压的四分之一波偏压线。举例来说，DC偏压电压源(例如，偏压电压源250，图2)可联接到在电阻器403-1和电容器405-1之间的接合衬垫以便提供栅极偏压电压Vgg。电容器405-1和任选电阻器403-1可为分立组件，如表面安装组件。接合线414-1、引线401-1和(任选地)电阻器403-1可具有累积串联电阻(例如，该累积串联电阻促成电阻216，图2)。
放大器402-2(例如，该放大器402-2包括晶体管，如晶体管202，图2)联接到输出匹配网络404-2(例如，输出匹配网络204，图2)，并且通过接合线432-2(例如，电感232，图2)另外联接到输入匹配网络300-2(例如，电路系统300，图3；输入匹配网络208，图2)。输入匹配网络300-2通过接合线434-2联接到栅极供应引线422-2。栅极供应引线422-2可将RF信号提供到输入匹配网络300-2，该输入匹配网络300-2可继而提供RF信号到放大器402-2的栅极端。输入匹配网络的另一个示例，或更具体地说电路系统300-2(例如，电路300的接合衬垫350中的一个接合衬垫，图3)可通过接合线414-2(例如，该接合线414-2可充当电感214，图2)联接到引线401-2。可主要携载偏压电压信号的接合线414-2可被布置成使得接合线414-2垂直于可主要携载RF信号的接合线432-2和434-2，以便减少携载偏压电压信号的接合线和携载RF信号的接合线之间的联接(例如，相较于其中这些组的接合线不垂直布置的布置)。引线401-2可为通过任选电阻器403-2和电容器405-2(例如，电容器218，图2)连接至外部接地端(例如，接地端220，图2，该接地端220可与封装件400的接地平面不同)的高电感偏压引线。可通过引线401-2施加用于放大器402-2的栅极/控制端的电压偏压，该引线401-2可替代通常用于提供这类电压偏压的四分之一波偏压线。举例来说，DC偏压电压源(例如，偏压电压源250，图2)可联接到在电阻器403-2和电容器405-2之间的接合衬垫以便提供栅极偏压电压Vgg。电容器405-2和任选电阻器403-2可为分立组件，如表面安装组件。接合线414-2、引线401-2和(任选地)电阻器403-2可具有累积串联电阻(例如，该累积串联电阻促成电阻216，图2)。
图5示出说明性放大器系统500的电路图，该放大器系统500可用作例如图2的放大器系统200的替代方案。放大器系统500包括具有栅极端540、源极端544和漏极端542的晶体管502。源极端544连接至接地端521，该接地端521可连接至接地参考源极或可为容纳放大器系统500的封装件(例如，封装件400，图4)的接地平面。晶体管502可为形成于衬底上的HEMT晶体管。这仅是说明性的并且晶体管502可为任何期望类型的晶体管，包括BJT或LDMOS晶体管或另一类型的场效应晶体管。晶体管502还可形成于任何期望的合适半导体衬底上，包括(但不限于)GaAs、SiC、Si、SoI、蓝宝石、GaN、硅上GaN衬底。对于其中晶体管502为BJT晶体管的示例，栅极端540将相反为基极端，源极端544将相反为发射极端，并且漏极端542将相反为收集极端。
放大器系统500包括连接至晶体管502的漏极端542的输出匹配网络504。输出匹配网络504可包括多种电容、电阻和电感组件，该电容、电阻和电感组件被设计成将晶体管502的输出阻抗与由放大器系统500驱动的负载的预定义阻抗相匹配。负载可为(例如)由放大器系统500驱动的天线。相较于在漏极端542和负载之间具有不匹配阻抗的情况下将出现的信号反射的量，此输出阻抗匹配可减少在晶体管502的输出信号通过输出匹配网络504从漏极端542传递到负载时出现的信号反射的量。
放大器系统500还包括联接到晶体管502的栅极端540的输入电路系统，该输入电路系统包括输入匹配网络508、内部基带去耦电路510和外部基带去耦电路506。输入匹配网络508可将晶体管502的输入阻抗与将输入信号(例如，RF信号)供应到输入匹配网络508的输入节点522的RF信号源501的预定义阻抗相匹配。RF信号源501可为(例如)产生一个或多个RF信号并且电联接(例如，连接至)输入匹配网络508的输入节点522的外部电路系统。输入匹配网络508联接在晶体管502的栅极端540和输入节点522之间，该输入节点522可为(例如)一个或多个RF输入/输出(I/O)引线。
输入匹配网络508包括联接在输入节点522和节点530之间的电感535、联接在节点530和接地端521之间的电容器528，和联接在节点530和晶体管502的栅极端540之间的电感532。偏压电压源550可联接到在电阻516和电容器518之间的节点，并且可生成和提供用于栅极端540的栅极偏压电压Vgg。可替换的是，偏压电压可通过外部栅极偏压电路(例如，外部栅极偏压电路712，图7)来提供。根据实施例，电感535的电感值在约50pH到约200pH的范围中，电容器528的电容值在约100pF到约300pF的范围中，并且电感532的电感值在约20pH到约150pH的范围中，但是这些组件也可具有低于或高于这些范围的值。电感532和电容器528可在一起充当低通滤波器，允许较低频率信号能量从节点530传递到栅极端540，同时将较高频率信号能量导向到接地端521。以此方式，输入匹配网络508可为低通输入匹配网络，并且节点530可为RF冷点节点(例如，为在超过输入匹配网络508的低通滤波器的频率范围的预定频率范围内的RF信号能量提供到接地的低阻抗路径的节点)。
内部基带去耦电路510联接在节点530和接地端521之间。内部基带去耦电路510包括串联联接在节点530和接地端521之间的电阻器534、电感536和电容器538。外部基带去耦电路系统506联接在节点530和接地端520之间，取决于包含输入匹配网络508、内部基带去耦电路510、晶体管502和输出匹配网络504的封装件如何布置，该外部基带去耦电路系统506可与接地端521分离或可电连接至接地端521。外部基带去耦电路506包括串联联接在节点530和接地端520之间的电阻器516、电感514和电容器518。接地端520可为与接地端521不同的封装件外(例如，外部)接地端。基带去耦电路506和510可类似于上文结合图2描述的基带去耦电路206和210来操作。
输入匹配网络508不包括图2的电感224和电容器226的L-部分匹配，并且相反输入节点522通过电感535直接地联接到节点530。这种布置可减少放大器系统500的电路占用面积，但是相较于图2的输入匹配网络208的阻抗匹配的品质，去除L-部分匹配可降低由输入匹配网络508提供的阻抗匹配的品质。
图6示出说明性放大器系统600的电路图，该放大器系统600可用作例如图2的放大器系统200和图5放大器系统500的替代方案。放大器系统600包括具有栅极端640、源极端644和漏极端642的晶体管602。源极端644连接至接地端621，该接地端621可连接至接地参考源极或可为容纳放大器系统600的封装件(例如，封装件400，图4)的接地平面。晶体管602可为形成于衬底上的HEMT晶体管。这仅是说明性的并且晶体管602可为任何期望类型的晶体管，包括BJT或LDMOS晶体管。晶体管602还可形成于任何期望的合适半导体衬底上，包括(但不限于)GaAs、SiC、Si、SoI、蓝宝石、GaN、硅上GaN、SiC上GaN和InP衬底。对于其中晶体管602为BJT晶体管的示例，栅极端640将相反为基极端，源极端644将相反为发射极端，并且漏极端642将相反为收集极端。
放大器系统600包括连接至晶体管602的漏极端642的输出匹配网络604。输出匹配网络604可包括多种电容、电阻和电感组件，该电容、电阻和电感组件被设计成将晶体管602的输出阻抗与由放大器系统600驱动的负载的预定义阻抗相匹配。负载可为(例如)由放大器系统600驱动的天线。相较于在漏极端642和负载之间具有不匹配阻抗的情况下将出现的信号反射的量，此输出阻抗匹配可减少在晶体管602的输出信号通过输出匹配网络604从漏极端642传递到负载时出现的信号反射的量。
放大器系统600还包括联接到晶体管602的栅极端640的输入电路系统，该输入电路系统包括输入匹配网络608、内部基带去耦电路610和外部基带去耦电路606。输入匹配网络608可将晶体管602的输入阻抗与将输入信号(例如，RF信号)供应到输入匹配网络608的输入节点622的RF信号源601的预定义阻抗相匹配。RF信号源601可为(例如)产生一个或多个RF信号并且电联接(例如，连接至)输入匹配网络608的输入节点622的外部电路系统。输入匹配网络608联接在晶体管602的栅极端640和输入节点622之间，该输入节点622可为(例如)一个或多个RF输入/输出(I/O)引线。输入匹配网络608包括具有联接到输入节点622的第一端的电感635、L-部分匹配，该L-部分匹配包括电感624和电容器648，该电感624和电容器648一起串联联接在接地端621和电感635的第二端之间，并且另外包括联接在电感635的第二端和节点630之间的电容器626。旁路电阻器646与电容器626并联联接在电感635的第二端和节点630之间。
输入匹配网络608另外包括联接在节点630和接地端621之间的电容器628，和联接在节点630和晶体管602的栅极端640之间的电感632。偏压电压源650可联接到在电阻616和电容器618之间的节点，并且可生成和提供用于栅极端640的栅极偏压电压Vgg。可替换的是，偏压电压可通过外部栅极偏压电路(例如，外部栅极偏压电路712，图7)提供。根据实施例，电感635的电感值在约50pH到约200pH的范围中，电感624的电感值在约100pH到约350pH的范围中，电容器648的电容值在约100pF到约200pF的范围中，电容器626的电容值在约30pF到约75pF的范围中，电阻器646的电阻值在约50欧姆到约200欧姆范围中，电容器628的电容值在约100pF到约300pF的范围中，并且电感632的电感值在约20pH到约150pH的范围中，但是这些组件也可具有低于或高于这些范围的值。电感632和电容器628可在一起充当低通滤波器，允许较低频率信号能量从节点630传递到栅极端640，同时将较高频率信号能量导向到接地端621。电感624、电容器626和电容器648可在一起充当高通滤波器，允许较高频率(例如，RF)信号能量从输入节点622传递到节点630，同时将较低频率信号能量导向到接地端621。电感624和电容器626的高通滤波器以及电感632和电容器628的低通滤波器可在一起充当带通滤波器，仅允许在预定频率范围(例如，1.5GHz到2.5GHz)内的信号能量从输入节点622传递到栅极端640。以此方式，输入匹配网络608可为带通输入匹配网络，并且节点630可为RF冷点节点(例如，为在超过输入匹配网络608的带通滤波器的频率范围的预定频率范围内的RF信号能量提供到接地的低阻抗路径的节点)。
内部基带去耦电路610联接在节点630和接地端621之间。内部基带去耦电路610包括串联联接在节点630和接地端621之间的电阻器634、电感636和电容器638。外部基带去耦电路系统606联接在节点630和接地端620之间，取决于包含输入匹配网络608、内部基带去耦电路610、晶体管602和输出匹配网络604的封装件如何布置，该外部基带去耦电路系统606可与接地端621分离或可电连接至接地端621。外部基带去耦电路606包括串联联接在节点630和接地端620之间的电阻器616、电感614和电容器618。接地端620可为与接地端621不同的封装件外(例如，外部)接地端。基带去耦电路606和610可类似于上文结合图2描述的基带去耦电路206和210来操作。
通过包括旁路电阻器646和电容器648，放大器系统600不同于图2的放大器系统200。通过与电容器626并联添加旁路电阻器646，可改进直流电(DC)偏压的灵活性。举例来说，由于存在旁路电阻器646，栅极偏压电压可通过输入节点622(例如，通过输入引线，如引线422-1、422-2，图4)施加到栅极端640。可包括电容器648，以便在在输入节点622处施加栅极偏压电压时通过电感624防止到接地端621的短路，并且从而可充当隔直电容器。
图7为根据另一个实施例的包括二部分低通匹配网络的说明性放大器系统700的框图。放大器系统700包括具有栅极端740(例如，控制端)、源极端744和漏极端742的晶体管702。源极端744连接至接地端721(例如，接地参考节点)，该接地端721可连接至接地参考源极或可为容纳放大器系统700的封装件(例如，封装件400，图4)的接地平面。晶体管702可为形成于衬底上的HEMT。这仅是说明性的并且晶体管702可为任何期望类型的晶体管，包括BJT或LDMOS晶体管或另一类型的场效应晶体管。晶体管702还可形成于任何期望的合适半导体衬底上，包括(但不限于)GaAs、SiC、Si、SoI、蓝宝石、GaN、硅上GaN、SiC上GaN和InP衬底，但是其它衬底也可为合适的。对于其中晶体管702为BJT晶体管的示例，栅极端740将相反为基极端，源极端744将相反为发射极端，并且漏极端742将相反为收集极端。
类似于先前所描述的实施例，放大器系统700包括连接在晶体管702的漏极端742和负载(未示出)之间的输出匹配网络704。输出匹配网络704可包括多种电容、电阻和电感组件，该电容、电阻和电感组件被设计成将晶体管702的输出阻抗与由放大器系统700驱动的负载的预定义阻抗相匹配。
放大器系统700还包括联接到晶体管702的栅极端740的输入电路系统，该输入电路系统包括输入匹配网络708、内部基带去耦电路710和外部基带去耦电路706。输入匹配网络708可将晶体管702的输入阻抗与将输入信号(例如，RF信号)供应到输入匹配网络708的输入节点722的RF信号源701的预定义阻抗相匹配。RF信号源701可为(例如)产生一个或多个RF信号并且通过输入PCB匹配网络799电联接(例如，连接至)输入匹配网络708的输入节点722的外部电路系统。输入匹配网络708联接在晶体管702的栅极端740和输入节点722之间，该输入节点722可为(例如)一个或多个RF输入/输出(I/O)引线。输入匹配网络708包括具有联接到输入节点722的第一端的电感735和包括联接在电感735的第二端和接地端721之间的电容749的L-部分匹配，并且另外包括联接在电感735的第二端和可充当RF冷点的节点730之间的电感746。
输入匹配网络708另外包括联接在节点730和接地端721之间的电容器728，和联接在节点730和晶体管702的栅极端740之间的电感747。内部基带去耦电路710联接在节点730和接地端721之间。根据实施例，电感735的电感值在约50pH到约400pH的范围中，电容器749的电容值在约5pF到约50pF的范围中，电感746的电感值在约50pH到约400pH的范围中，电容器728的电容值在约100pF到约300pF的范围中，并且电感747的电感值在约50pH到约400pH的范围中，但是这些组件也可具有低于或高于这些范围的值。电感746、747和电容器728、749可在一起充当二部分低通滤波器，允许较低频率信号能量从节点730传递到栅极端740，同时将较高频率信号能量导向到接地端721。由电感746、747和电容器728、749构成的二部分低通滤波器仅允许在预定频率范围(例如，小于2.4GHz)内的信号能量从输入节点722传递到栅极端740。以此方式，输入匹配网络708可为低通输入匹配网络，并且节点730可为RF冷点节点(例如，为在低于输入匹配网络708的低通滤波器的频率范围的预定频率范围内的RF信号能量提供到接地的低阻抗路径的节点)。
内部基带去耦电路710包括串联联接在节点730和接地端721之间的电阻器734、电感736和电容器738。根据实施例，电感736的电感值在约70pH到约300pH的范围中，电阻器734的电阻值在约0.1欧姆到约1欧姆的范围中，并且电容器738的电容值在约0.5nF到约30nF的范围中，但是这些组件也可具有低于或高于这些范围的值。
外部基带去耦电路706联接在节点730和接地端720之间(例如，联接到外部接地参考的接地参考节点，该外部接地参考可例如在包含放大器系统700的封装件(如封装件400，图4)的外部)，取决于包含输入匹配网络708、内部基带去耦电路710、晶体管702和输出匹配网络704的封装件如何布置，该外部基带去耦电路706可与接地端721分离或可电连接至接地端721。外部基带去耦电路706包括串联联接在节点730和接地端720之间的电感714、电阻716和电容器718。接地端720为与接地端721不同的封装件外(例如，外部)接地端。根据实施例，电感714的电感值在约200pH到约1000pH的范围中，电阻716的电阻值在约0.1欧姆到约2欧姆的范围中，并且电容器718的电容值在约1微法拉(uF)到约20uF的范围中，但是这些组件也可具有低于或高于这些范围的值。
基带去耦电路706和710分别可用于在节点730与接地端720和721之间创建低阻抗路径，用于在基带频率下振荡的基带频率信号。类似于先前所描述的实施例，节点730为“RF冷点”，因为在RF频率下，在节点730通过内部基带去耦电路710的阻抗可显著地比在节点730通过电容器728的阻抗大(例如，大致大5倍)。在节点730处，外部基带去耦电路706可在RF频率下具有比通过电容器728的阻抗甚至更大的阻抗(例如，大致大30倍)。举例来说，在RF频率(例如，大于1GHz的频率)下，如从节点730观察到的，电容器728可展现在约0.2欧姆和约0.7欧姆之间的阻抗，内部基带去耦电路710可展现在约1.2欧姆和约5欧姆之间的阻抗，并且外部基带去耦电路706可展现在约15欧姆和约30欧姆之间的阻抗。电容器728和电路710、706也可展现低于或高于以上给定范围的阻抗。
在低频率(例如，基带频率)下，电流通过基带去耦电路706和710被导向到接地，而非通过电容器728，或通过电感747导向到栅极740。外部去耦电路706可为频率小于第一阈值(例如，30兆赫兹(MHz))的信号提供到接地的最低阻抗路径，而基带去耦电路710可为频率在第一阈值(例如，30MHz)和第二阈值(例如，1GHz)之间的信号提供到接地的最低阻抗路径。举例来说，在小于第一阈值的基带频率下，如从节点730观察到的，电容器728可展现在约20欧姆和约1000欧姆之间的阻抗，内部基带去耦电路710可展现在约1欧姆和约6欧姆之间的阻抗，并且外部基带去耦电路706可展现在约0.3欧姆和约1欧姆之间的阻抗。在第一阈值和第二阈值之间的基带频率下，如从节点730观察到的，电容器728可展现在约20欧姆和约100欧姆之间的阻抗，内部基带去耦电路710可展现在约0.5欧姆和约1欧姆之间的阻抗，并且外部基带去耦电路706可展现在1欧姆和约10欧姆之间的阻抗。同样，电容器728和电路710、706也可展现低于或高于以上给定范围的阻抗。
通过将在基带频率下的信号通过基带去耦电路706和710导向到接地，在基带频率处或附近出现的IMD产物可从输入信号中去除，相较于缺少这些基带去耦电路的电路配置，这可增大放大器系统700的信噪比。通过使用包括二部分低通滤波器(例如，电感746、747和电容器728、749)的低通输入匹配网络(例如，输入匹配网络708)在节点730处创建RF冷点(输入侧基带终止电路(例如，内部基带去耦电路710和外部基带去耦电路706)可连接到该RF冷点)，可在具有可忽略的增益/VBW折损的情况下改进基带频率信号能量(例如，包括互调失真产物)的去耦。
应注意，系统700和先前所述的实施例的之间的另外差异为系统700包括外部栅极偏压电路712，该外部栅极偏压电路712包括四分之一波传输线752、电容器754和联接到输入节点722和接地参考720(例如，联接到外部接地参考的接地参考节点)的偏压电压源750。在一些实施例中，电容器754和四分之一波传输线752可串联联接在输入节点722和接地参考720之间。在传输线752和电容器754之间的节点处，偏压电压源750可生成和提供用于栅极端740的栅极偏压电压Vgg。在替代实施例中，如先前描述的，栅极偏压电压可提供在外部基带去耦电路706的电感714和电容器718之间的节点处。
先前详细描述本质上仅是说明性的，且并非旨在限制主题的实施例或此类实施例的应用和用途。如本文所使用，词语“示例性”意味着“充当例子、示例或说明”。本文中描述为示例性的任何实现方式不必应理解为比其它实现方式优选或有利。此外，不希望受到先前技术领域、背景技术或详细描述中呈现的任何所表达或暗示的理论的束缚。
应理解，本发明的应用不受限于前述描述中阐述或附图中示出的组件的构造和布置的细节。本发明能够具有其它实施例并且能够以各种方式实践或进行。而且，应理解，本文中所使用的措词和术语是出于描述的目的且不应被视为是限制性的。本文中使用“包含(including)”和“包括(comprising)”或“具有(having)”及其变体意指涵盖其后列出的项目及其等效物以及额外项目。除非另外指定或限制，否则术语“安装”、“连接”、“支撑”和“联接”及其变化是广泛地使用且涵盖直接以及间接安装、连接、支撑和联接。另外，“连接”和“联接”不限于物理或机械连接或联接。
呈现前述论述以使本领域的技术人员能够实现和使用本发明的实施例。在不脱离本公开的实施例的情况下，本领域的技术人员将容易了解对所示出实施例的各种修改，且本文的原理可应用于其它实施例和应用。因此，本发明的实施例并不旨在限于示出的实施例，而是应被赋予与本文公开的原理和特征相一致的最广范围。前述详细描述应参考附图来阅读，附图中在不同图中的相同元件具有相同附图标记。不一定按比例的附图描绘所选择的实施例且并不旨在限制本发明的实施例的范围。所属领域的技术人员将认识到本文所提供的例子具有许多有用的替代方案且处于本发明的实施例的范围内。
此外，本文中包含的各附图中示出的连接线旨在表示各种元件之间的示例性功能关系和/或物理联接。应注意，许多替代或额外的功能关系或物理连接可存在于主题的实施例中。此外，本文中还可仅出于参考的目的使用某些术语，且因此这些术语并不旨在为限制性的，并且除非上下文清楚地指示，否则指代结构的术语“第一”、“第二”和其它此类数值术语并不暗示顺序或次序。
如本文所使用，“节点”意指任何内部或外部参考点、连接点、接合点、信号线、导电元件等等，在“节点”处存在给定信号、逻辑电平、电压、数据模式、电流或量。此外，两个或更个节点可通过一个物理元件实现(并且尽管在公共节点处接收或输出，但是仍然可对两个或更多个信号进行多路复用、调制或以其它方式区分)。
以上描述是指元件或节点或特征“连接”或“联接”在一起。如本文所使用，除非另外明确地陈述，否则“连接”意指一个元件直接接合到另一元件(或直接与另一元件连通)，且不必以机械方式。同样，除非另外明确地陈述，否则“联接”意指一个元件直接或间接接合到另一元件(或直接或间接电学上或其它方式与另一元件连通)，且不必以机械方式。因此，虽然附图中示出的示意图描绘元件的一个示例性布置，但是额外介入元件、装置、特征或组件可存在于所描绘主题的实施例中。
根据实施例，装置可包括放大器、输入端、第一接地端、阻抗匹配网络和第一基带去耦电路。放大器可包括控制端。阻抗匹配网络可电连接在放大器的控制端和输入端之间。阻抗匹配网络可包括射频(RF)冷点节点，该射频(RF)冷点节点为在预定频率范围内的信号提供到第一接地端的低阻抗路径。第一基带去耦电路可电连接在RF冷点节点和第一接地端之间。
根据实施例的另一方面，装置可包括与第一基带去耦电路并联联接的第二基带去耦电路。第二基带去耦电路可电连接至RF冷点节点。
根据实施例的另一方面，第一基带去耦电路可包括串联电连接在RF冷点节点和第一接地端之间的第一电阻、第一电感器和第一电容器。第一基带去耦电路可为在基带频率下振荡的基带频率信号到第一接地端的低阻抗路径。
根据实施例的另一方面，第二基带去耦电路可包括串联电连接在RF冷点节点和第二接地端之间的第二电阻、第二电感器和第二电容器。
根据实施例的另一方面，阻抗匹配网络可包括电连接在RF冷点节点和第一接地端之间的第一电容器，和电连接在RF冷点节点和放大器的控制端之间的第一电感。
根据实施例的另一方面，阻抗匹配网络可包括电连接在第一接地端和输入端之间的第二电感，和电连接在输入端和RF冷点节点之间的第二电容器。
根据实施例的另一方面，阻抗匹配网络可包括与第二电容器并联电连接在输入端和RF冷点节点之间的旁路电阻器，和电连接在第二电感和第一接地端之间的第三电容器。
根据实施例的另一方面，放大器可包括形成于半导体衬底上的高电子迁移率晶体管。
根据实施例，系统可包括封装电子装置并且所述封装电子装置包括晶体管、RF输入端、第一接地参考节点和阻抗匹配网络。晶体管可具有控制端。阻抗匹配网络可电连接在晶体管的控制端和RF输入端之间。阻抗匹配网络可包括射频(RF)冷点节点，该射频(RF)冷点节点为在预定频率范围内的信号呈现到第一接地参考节点的低阻抗路径。系统可另外包括第二基带去耦电路，该第二基带去耦电路具有在封装电子装置外部并且连接在RF冷点节点和第二接地参考节点之间的部分。
根据实施例的另一方面，第一基带去耦电路可包括串联电连接在RF冷点节点和第一接地参考节点之间的第一电阻、第一电感和第一电容器。
根据实施例的另一方面，第二基带去耦电路可包括串联电连接在RF冷点节点和第二接地参考节点之间的第二电阻、第二电感和第二电容器。
根据实施例的另一方面，第二电感可包括多个接合线和封装引线。第二电阻可包括表面安装电阻器。第二电容器可包括表面安装电容器。
根据实施例的另一方面，阻抗匹配网络可包括电连接在RF冷点节点和第一接地参考节点之间的第一电容器，和电连接在RF冷点节点和晶体管的控制端之间的第一电感。
根据实施例的另一方面，阻抗匹配网络可包括电连接在第一接地参考节点和RF输入端之间的第二电感，和电连接在RF输入端和RF冷点节点之间的第二电容器。
根据实施例的另一方面，阻抗匹配网络可包括跨第二电容器并联电连接在RF输入端和RF冷点节点之间的旁路电阻器，和电连接在第二电感和第一接地参考节点之间的第三电容器。
根据实施例，封装RF放大器装置可包括晶体管、第一引线和电联接在第一引线和晶体管之间的集成装置。集成装置可包括包括RF冷点节点的阻抗匹配电路的一部分，和联接到阻抗匹配电路的RF冷点节点的第一基带去耦电路。封装RF放大器装置可另外包括联接到RF冷点节点的第二引线。
根据实施例的另一方面，第一基带去耦电路可包括第一电阻、第一电感和第一电容器。封装RF放大器装置可另外包括第一接地端。第一电阻、第一电感和第一电容器可串联联接在RF冷点节点和第一接地端之间。第一基带去耦电路可被配置成将在基带频率下的信号能量传递到第一接地端。
根据实施例的另一方面，第二引线可形成第二基带去耦电路的一部分，该第二基带去耦电路包括串联联接在RF冷点节点和在封装RF放大器装置外部的第二接地端之间的第二引线、第二电阻、第二电感和第二电容器。
根据实施例的另一方面，阻抗匹配网络可包括联接在RF冷点节点和接地端之间的第一电容器、联接在RF冷点节点和晶体管在之间的第一电感、联接在接地端和第一引线之间的第二电感，和联接在第一引线和RF冷点节点之间的第二电容器。
根据实施例的另一方面，集成装置可包括半导体衬底。晶体管可包括高电子迁移率晶体管。
尽管以上详细描述中已呈现至少一个示例性实施例，但应了解，存在大量变化。还应了解，本文中所描述的一个或多个示例性实施例并不旨在以任何方式限制所要求保护的主题的范围、适用性或配置。相反，以上详细描述将向本领域的技术人员提供用于实施所描述的一个或多个实施例的方便的指南。应理解，可在不脱离权利要求书所限定的范围的情况下对元件的功能和布置作出各种改变，该范围包括在提交本专利申请时的已知等效物和可预见的等效物。

Claims (10)

1.一种装置，其特征在于，包括：
具有控制端的放大器；
输入端；
第一接地端；
电连接在所述放大器的所述控制端和所述输入端之间的阻抗匹配网络，其中所述阻抗匹配网络包括射频(RF)冷点节点，所述射频(RF)冷点节点为在预定频率范围内的信号提供到所述第一接地端的低阻抗路径，并且其中所述阻抗匹配网络包括选自带通匹配网络和低通匹配网络的电路；和
电连接在所述RF冷点节点和所述第一接地端之间的第一基带去耦电路。
2.根据权利要求1所述的装置，其特征在于，进一步包括：
与所述第一基带去耦电路并联联接的第二基带去耦电路，其中所述第二基带去耦电路电连接至所述RF冷点节点。
3.根据权利要求2所述的装置，其特征在于，所述第一基带去耦电路包括串联电连接在所述RF冷点节点和所述第一接地端之间的第一电阻、第一电感器和第一电容器，并且其中所述第一基带去耦电路为在基带频率下振荡的基带频率信号而到所述第一接地端的低阻抗路径。
4.根据权利要求3所述的装置，其特征在于，所述第二基带去耦电路包括串联电连接在所述RF冷点节点和第二接地端之间的第二电阻、第二电感器和第二电容器。
5.根据权利要求1所述的装置，其特征在于，所述阻抗匹配网络进一步包括：
电连接在所述RF冷点节点和所述第一接地端之间的第一电容器；和
电连接在所述RF冷点节点和所述放大器的所述控制端之间的第一电感。
6.根据权利要求5所述的装置，其特征在于，所述阻抗匹配网络进一步包括：
电连接在所述输入端和所述RF冷点节点之间的第二电感；和
电连接在所述第一接地端和所述输入端之间的第二电容器。
7.根据权利要求5所述的装置，其特征在于，所述阻抗匹配网络进一步包括：
电连接在所述第一接地端和所述输入端之间的第二电感；和
电连接在所述输入端和所述RF冷点节点之间的第二电容器。
8.根据权利要求7所述的装置，其特征在于，所述阻抗匹配网络进一步包括：
与所述第二电容器并联电连接在所述输入端和所述RF冷点节点之间的旁路电阻器；和
电连接在所述第二电感和所述第一接地端之间的第三电容器。
9.一种系统，其特征在于，包括：
封装电子装置，所述封装电子装置包括：
具有控制端的晶体管，
射频(RF)输入端，
第一接地参考节点，
电连接在所述晶体管的所述控制端和所述RF输入端之间的阻抗匹配网络，其中所述阻抗匹配网络包括RF冷点节点，所述RF冷点节点为在预定频率范围内的信号呈现到所述第一接地参考节点的低阻抗路径，和
电连接在所述RF冷点节点和所述第一接地参考节点之间的第一基带去耦电路；和
第二基带去耦电路，所述第二基带去耦电路具有在所述封装电子装置外部并且电连接在所述RF冷点节点和第二接地参考节点之间的部分。
10.一种封装射频(RF)放大器装置，其特征在于，包括：
晶体管；
第一引线；
电联接在所述第一引线和所述晶体管之间的集成装置，所述集成装置包括：
包括RF冷点节点的阻抗匹配电路的一部分，和
联接到所述阻抗匹配电路的所述RF冷点节点的第一基带去耦电路；和
联接到所述RF冷点节点的第二引线。
CN201811420195.XA 2017-11-30 2018-11-27 用于功率放大器的宽带输入匹配和视频带宽电路 Active CN109818584B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/827,679 US10270402B1 (en) 2017-11-30 2017-11-30 Broadband input matching and video bandwidth circuits for power amplifiers
US15/827,679 2017-11-30

Publications (2)

Publication Number Publication Date
CN109818584A true CN109818584A (zh) 2019-05-28
CN109818584B CN109818584B (zh) 2023-06-23

Family

ID=66174938

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811420195.XA Active CN109818584B (zh) 2017-11-30 2018-11-27 用于功率放大器的宽带输入匹配和视频带宽电路

Country Status (2)

Country Link
US (1) US10270402B1 (zh)
CN (1) CN109818584B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114200982A (zh) * 2020-09-17 2022-03-18 恩智浦美国有限公司 用于加热系统的线缆布置

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10763334B2 (en) 2018-07-11 2020-09-01 Cree, Inc. Drain and/or gate interconnect and finger structure
US10483352B1 (en) 2018-07-11 2019-11-19 Cree, Inc. High power transistor with interior-fed gate fingers
US10600746B2 (en) 2018-07-19 2020-03-24 Cree, Inc. Radio frequency transistor amplifiers and other multi-cell transistors having gaps and/or isolation structures between groups of unit cell transistors
US10770415B2 (en) * 2018-12-04 2020-09-08 Cree, Inc. Packaged transistor devices with input-output isolation and methods of forming packaged transistor devices with input-output isolation
US11417746B2 (en) 2019-04-24 2022-08-16 Wolfspeed, Inc. High power transistor with interior-fed fingers
US11012035B2 (en) * 2019-05-15 2021-05-18 Nxp Usa, Inc. Amplifier devices with input transient termination
US11082016B2 (en) 2019-05-15 2021-08-03 Nxp Usa, Inc. Amplifier devices with reflection absorption
US11444586B2 (en) 2019-10-29 2022-09-13 Nxp Usa, Inc. RF amplifiers with input-side fractional harmonic resonator circuits
CN112910418B (zh) * 2021-01-15 2022-07-29 电子科技大学 一种超宽带芯片偏置电路结构

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1993016525A1 (en) * 1992-02-13 1993-08-19 Trontech, Inc. Low noise wide dynamic range amplifiers
US5532647A (en) * 1993-10-12 1996-07-02 Pioneer Electronic Corporation Receiver having ACG circuit
JPH0983268A (ja) * 1995-09-20 1997-03-28 Fujitsu Ltd 高周波増幅器
JPH1083998A (ja) * 1996-09-09 1998-03-31 Mitsubishi Electric Corp 半導体装置
US6166599A (en) * 1998-12-04 2000-12-26 Qualcomm, Inc. Impedance matching networks for non-linear circuits
CN1701613A (zh) * 2002-09-30 2005-11-23 克里微波公司 具有rf旁路/输出匹配网络的封装rf功率晶体管
CN1909363A (zh) * 2005-07-26 2007-02-07 英飞凌科技股份公司 半导体功率器件和rf信号放大器
US20070120606A1 (en) * 2005-11-12 2007-05-31 Samsung Electgronics Co., Ltd. Base station power amplifier for memory effect minimization
US20080094141A1 (en) * 2006-10-23 2008-04-24 Mitsubishi Electric Corporation High-frequency power amplifier
US20130033325A1 (en) * 2010-04-22 2013-02-07 Freescale Semiconductor, Inc. Rf power transistor circuit
US8736379B1 (en) * 2013-02-08 2014-05-27 Infineon Technologies Ag Input match network for a power circuit
US20150235933A1 (en) * 2014-02-19 2015-08-20 Freescale Semiconductor, Inc. Semiconductor devices, semiconductor device packages, and packaging techniques for impedance matching and/or low frequency terminations
EP3160042A1 (en) * 2015-10-21 2017-04-26 NXP USA, Inc. Rf power transistors with video bandwidth circuits, and methods of manufacture thereof

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8970308B2 (en) 2013-02-08 2015-03-03 Infineon Technologies Ag Input match network with RF bypass path
US9571044B1 (en) 2015-10-21 2017-02-14 Nxp Usa, Inc. RF power transistors with impedance matching circuits, and methods of manufacture thereof
US9979360B1 (en) 2016-12-20 2018-05-22 Nxp Usa, Inc. Multi baseband termination components for RF power amplifier with enhanced video bandwidth

Patent Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1993016525A1 (en) * 1992-02-13 1993-08-19 Trontech, Inc. Low noise wide dynamic range amplifiers
US5532647A (en) * 1993-10-12 1996-07-02 Pioneer Electronic Corporation Receiver having ACG circuit
JPH0983268A (ja) * 1995-09-20 1997-03-28 Fujitsu Ltd 高周波増幅器
JPH1083998A (ja) * 1996-09-09 1998-03-31 Mitsubishi Electric Corp 半導体装置
US6166599A (en) * 1998-12-04 2000-12-26 Qualcomm, Inc. Impedance matching networks for non-linear circuits
CN1701613A (zh) * 2002-09-30 2005-11-23 克里微波公司 具有rf旁路/输出匹配网络的封装rf功率晶体管
CN1909363A (zh) * 2005-07-26 2007-02-07 英飞凌科技股份公司 半导体功率器件和rf信号放大器
US20070120606A1 (en) * 2005-11-12 2007-05-31 Samsung Electgronics Co., Ltd. Base station power amplifier for memory effect minimization
US20080094141A1 (en) * 2006-10-23 2008-04-24 Mitsubishi Electric Corporation High-frequency power amplifier
US20130033325A1 (en) * 2010-04-22 2013-02-07 Freescale Semiconductor, Inc. Rf power transistor circuit
US8736379B1 (en) * 2013-02-08 2014-05-27 Infineon Technologies Ag Input match network for a power circuit
CN103986421A (zh) * 2013-02-08 2014-08-13 英飞凌科技股份有限公司 用于电源电路的输入匹配网络
US20150235933A1 (en) * 2014-02-19 2015-08-20 Freescale Semiconductor, Inc. Semiconductor devices, semiconductor device packages, and packaging techniques for impedance matching and/or low frequency terminations
EP3160042A1 (en) * 2015-10-21 2017-04-26 NXP USA, Inc. Rf power transistors with video bandwidth circuits, and methods of manufacture thereof
CN107070417A (zh) * 2015-10-21 2017-08-18 飞思卡尔半导体公司 具有视频带宽电路的rf功率晶体管以及其制造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
李昕: "基于氮化镓功放管高效率多载波功率放大器的设计与实现" *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114200982A (zh) * 2020-09-17 2022-03-18 恩智浦美国有限公司 用于加热系统的线缆布置
CN114200982B (zh) * 2020-09-17 2023-03-21 恩智浦美国有限公司 用于加热系统的线缆布置

Also Published As

Publication number Publication date
US10270402B1 (en) 2019-04-23
CN109818584B (zh) 2023-06-23

Similar Documents

Publication Publication Date Title
CN109818584A (zh) 用于功率放大器的宽带输入匹配和视频带宽电路
CN109818582B (zh) 具有谐波陷波器的宽带功率放大器
JP5009500B2 (ja) Ｒｆパワーデバイス及びｒｆパワートランジスタデバイスにおける直線性を改善する方法
CN107070417B (zh) 具有视频带宽电路的rf功率晶体管以及其制造方法
US9531328B2 (en) Amplifiers with a short phase path, packaged RF devices for use therein, and methods of manufacture thereof
CN108512514B (zh) 多级rf放大器装置
CN110504923A (zh) 晶体管装置和具有谐波终止电路的放大器和其制造方法
CN110504922A (zh) 宽带功率晶体管装置和放大器及其制造方法
CN106505962A (zh) 具有经耦合谐振器结构的阻抗匹配装置
CN108206677B (zh) 用于具有增强视频带宽的rf功率放大器的多基带终端组件
CN106656069A (zh) 一种应用于gsm射频功率放大器的多频输出匹配网络
CN109861654B (zh) 具有阻抗匹配电路的rf功率晶体管及其制造方法
CN107644852B (zh) 用于rf功率放大器封装件的集成无源器件
JP2005516515A (ja) 半導体増幅器素子用の出力回路
CN108206678A (zh) 具有阻抗补偿电路的分布式放大器
CN110581690A (zh) 具有短截线电路的放大器和放大器模块
CN114614779A (zh) 具有输入侧谐波终端电路的功率晶体管装置和放大器
CN117546407A (zh) 结合内部连接的输出集成晶体管放大器器件封装
CN109830471B (zh) 用于基带终止和rf性能增强的硅屏蔽件
CN115800931A (zh) 使用基带终止的t型匹配拓扑
US20240162862A1 (en) Amplifier device with low frequency resonance decoupling circuitry
US12003220B2 (en) Hybrid RF integrated circuit device
US20230420439A1 (en) Silicon carbide based integrated passive devices for impedence matching of radio frequency power devices and process of implementing the same
CN115567004A (zh) 一种三路Doherty射频功率放大器
KR200442909Y1 (ko) 하이브리드 저잡음 증폭기 모듈

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant