JP3426842B2 - 高周波用電力増幅器 - Google Patents
高周波用電力増幅器Info
- Publication number
- JP3426842B2 JP3426842B2 JP09443696A JP9443696A JP3426842B2 JP 3426842 B2 JP3426842 B2 JP 3426842B2 JP 09443696 A JP09443696 A JP 09443696A JP 9443696 A JP9443696 A JP 9443696A JP 3426842 B2 JP3426842 B2 JP 3426842B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- frequency power
- power amplifier
- resin
- line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/49105—Connecting at different heights
- H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15192—Resurf arrangement of the internal vias
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は携帯電話等の移動体
通信機などに使用する送信用の高周波用電力増幅器に関
し、特に組立工数の削減ならびに小型化を可能とした高
周波用電力増幅器に関するものである。 【０００２】 【従来の技術】近年、アナログあるいはデジタル携帯電
話等の移動体通信機などに使用される半導体デバイスや
電子部品に対する小型化・軽量化の要望が強くなってい
るが、中でも送信部に用いられる高周波用電力増幅器に
ついては、小型化されればされるほど放熱に関して不利
になるという問題があるため、特に小型化と併せて大電
力出力時の発熱に対応する良好な放熱特性が要求されて
いる。 【０００３】そのような要求に応えるべく小型・軽量で
放熱性に優れた高周波用電力増幅器の構造あるいはプリ
ント基板の素材の開発が行なわれているが、以下、従来
の高周波用電力増幅器について図14および図15を参照し
ながら説明する。 【０００４】図14は従来の高周波用電力増幅器70の平面
図であり、図15は図14のＡ−Ａ’線断面図である。これ
らの図に示すように、従来の高周波用電力増幅器70にお
いては、ガラスエポキシ等から成る基板71の表面にマイ
クロストリップ線路72が形成されており、それらマイク
ロストリップ線路72にはチップコンデンサ73やチップ抵
抗74等のチップ部品が実装されて電気的に接続され、入
力整合回路75および出力整合回路76が形成されている。
また、基板71表面に設けられた開口部77には電力増幅用
トランジスタ78を収納した電力増幅用トランジスタパッ
ケージ79が収められ、基板71とともに半田80を介して金
属薄板等から成る放熱板81に取着されている。 【０００５】電力増幅用トランジスタパッケージ79のド
レイン電極およびゲート電極（図示せず）はそれぞれド
レイン出力電極82およびゲート入力電極83にワイヤボン
ディング（図示せず）されてマイクロストリップ線路72
に接続され、ソース電極（図示せず）は半田80を介して
基板71裏面にグランド電極として形成された裏面電極
（図示せず）に接続されている。 【０００６】また、マイクロストリップ線路72の他端に
は、金属薄板から成るリード端子である入力端子Ｐin84
・ゲート端子Ｖgg85・ドレイン端子Ｖdd86・出力端子Ｐ
out87が、半田付けまたはロウ付けにより電気的に接続
されている。 【０００７】なお、88は高周波の漏洩防止のためにマイ
クロストリップ線路72により形成している約４分の１波
長（約λ／４）長さ（約30ｍｍ）のドレインバイアス線
路である。 【０００８】 【発明が解決しようとする課題】しかしながら、上記構
成の従来の高周波用電力増幅器70においては、基板71と
して用いているガラスエポキシの熱伝導率が悪いため、
放熱が必要な電力増幅用トランジスタ78はベアチップ状
態で基板71上に実装することができず、電力増幅用トラ
ンジスタパッケージ79の中に収納して実装する必要があ
った。このため、高周波用電力増幅器の小型化が困難で
あるとともに、組立工数が多くなって量産性が悪いとい
う問題点があった。 【０００９】また、基板71がガラスエポキシから成る場
合には電力増幅用トランジスタパッケージ79の収容のた
めに開口部77が必要であり、この開口部77の面積が基板
71全体に占める割合が大きいため、基板71の強度を保つ
ために図14中にＸで示した基板71端部−開口部77端部間
の距離を一定以上確保する必要があり、これによっても
小型化が困難であるという問題点があった。 【００１０】また、基板71の表面にマイクロストリップ
線路72を形成していることから、小型化に当たってはマ
イクロストリップ線路72の占有面積も無視できないもの
となり、これによっても小型化が困難であるという問題
点があった。 【００１１】さらに、ドレインバイアス線路88を基板71
の表面にマイクロストリップ線路72により形成している
ために、小型化に当たってはその占有面積も大きなもの
となり、これによっても小型化が困難であるという問題
点があった。 【００１２】さらにまた、良好な放熱特性を得るために
基板71の裏面に放熱板81の半田付けを行なう組立工程
や、外部回路との電気的接続を行なうためのリード端子
84〜87をマイクロストリップ線路72に半田付け等する組
立工程が必要であったため、組立工数が多くて量産性が
悪いという問題点もあった。 【００１３】これに対して、例えば特開平７−46007 号
公報には、上記従来の高周波用電力増幅器70と同様の構
成で、窒化アルミニウムを主成分とするセラミック基板
と、その基板上に形成されたマイクロストリップ線路
と、基板上に実装されマイクロストリップ線路と電気的
に接続された電力用トランジスタチップと、基板上に実
装されマイクロストリップ線路と電気的に接続されたチ
ップ部品とを備え、さらに基板の裏面に形成された導体
線に金属薄板がロウ付けされた高周波用電力増幅器が提
案されている。 【００１４】これによれば、基板として熱伝導率に優れ
た窒化アルミニウムを用いているので基板の熱伝導率が
改善され、放熱が必要な電力用トランジスタをベアチッ
プ状態で基板に実装することが可能となって電力用トラ
ンジスタのパッケージ実装やリード端子の半田付け等の
組立工数の削減により量産に適した構成となり、さらに
セラミック基板にトランジスタ実装用の開口部が不要と
なって基板の強度が改善されるというものである。ま
た、窒化アルミニウムの比誘電率が約8.5 と比較的高い
ので整合回路を構成するマイクロストリップ線路の長さ
を短くでき、ドレインバイアス線を基板の裏面に形成す
れば高周波用電力増幅器の大幅な小型化が可能となると
いうものである。 【００１５】しかしながら、この特開平７−46007 号公
報に開示された構成によっても、基板の主面上にマイク
ロストリップ線路を形成していることから、ドレインバ
イアス線の占有面積を小さくすることは困難であり、そ
のため小型化が困難であるという問題点は残されてい
た。 【００１６】また、放熱のために基板の裏面に形成した
導体線に金属薄板をロウ付けする必要があることから、
高周波用電力増幅器を外部回路基板に実装した場合にそ
の金属薄板の厚み分だけ基板が実装面から浮いてしまう
ので、基板の側面あるいは裏面にリードフレームを半田
付け等により取着して外部回路基板と電気的に接続する
必要があるという問題点もあった。またそれにより高周
波用電力増幅器の製造工程や高周波用電力増幅器の組付
け工程が複雑になり、それらの工程における工数を削減
できないという問題点もあった。 【００１７】さらに、基板に窒化アルミニウムから成る
セラミックを用いる場合は入出力整合部のマイクロスト
リップ線路を表層で形成することになることから小型化
には適当でなく、基板材料コストも高いために製造コス
トも高く、量産には不向きであるという問題点もあっ
た。 【００１８】さらにまた、電力用トランジスタをベアチ
ップ状態で実装した場合は、各電極とマイクロストリッ
プ線路上の電極とをワイヤボンディングで電気的に接続
した後に樹脂封止されていたが、その封止するための樹
脂が電力用トランジスタの周辺のチップ部品の搭載位置
にまで流れ出してしまうためにチップ部品の搭載が不安
定あるいは不可能になるという問題点もあり、それによ
り高周波用電力増幅器の信頼性が低下するという問題点
もあった。 【００１９】本発明は上記事情に鑑みて本発明者が鋭意
研究に努めた結果完成されたものであり、その目的は、
さらなる小型化が可能であり、放熱のための金属薄板や
リードフレームを取着する必要がなくてそれに伴う工数
や部材費が削減できる、量産に好適でかつ安価に製造で
きる高周波用電力増幅器を提供することにある。 【００２０】また本発明の目的は、電力用トランジスタ
の封止樹脂によるチップ部品の搭載への悪影響を防止し
た、高信頼性の高周波用電力増幅器を提供することにあ
る。 【００２１】 【課題を解決するための手段】本発明の高周波用電力増
幅器は、ガラスを主成分とする多層基板と、その基板内
に形成されたストリップ線路と、前記基板上に実装され
且つ前記ストリップ線路から基板上面にかけて導出する
接続導体に電気的に接続された電力用トランジスタなら
びにチップ部品と、前記基板の側面に設けられた凹部に
形成され且つ前記ストリップ線路に電気的に接続された
端子電極と、前記電力用トランジスタ下部の前記基板内
に形成され、隣り合う列で互いの配列の間に位置するよ
うに複数列に配置された放熱用ビアホールと、前記電力
用トランジスタを封止する樹脂と、前記電力用トランジ
スタと前記チップ部品との間の前記基板上に形成されて
前記樹脂の前記チップ部品の搭載位置への流出を防止す
る、ガラスを主成分とする樹脂流出防止用コート層とを
具備することを特徴とするものである。 【００２２】 【００２３】本発明の高周波用電力増幅器によれば、従
来は基板表面に形成されていたマイクロストリップ線路
に代えて、ガラスを主成分とする多層基板を用いてその
基板内部にストリップ線路を形成したことにより、その
線路によって形成される約λ／４長さのドレインバイア
ス線が従来は基板表面において広い表面積を占めていた
のに対して多層基板内に内層できるので、基板の大幅な
小型化が可能となって高周波用電力増幅器を大幅に小型
化することができるものとなる。 【００２４】また、多層基板を用いて電力用トランジス
タの下部に隣り合う列で互いの配列の間に位置するよう
に複数列に配置された放熱用ビアホールを形成したこと
から、基板上に電力用トランジスタをベアチップ状態で
実装することが可能となって高周波用電力増幅器の小型
化が図れるとともに、電力用トランジスタの発熱をその
同一面積内で最も数を多く設定できるように配置された
放熱用ビアホールを通して高周波用電力増幅器が実装さ
れるマザーボード等の外部回路基板に逃がすことができ
るので、従来用いられていた放熱のための金属薄板を不
要とすることができ、それにより電力増幅器を小型化で
きるとともに組立工数や部材費を削減することができる
ものとなる。さらに、電力用トランジスタの実装部には
基板を貫通する開口部を必要とせず、かつ実装部の面積
が大幅に小さくなるので、基板の強度を維持しつつ高周
波用電力増幅器を小型化することができる。 【００２５】さらに、放熱用ビアホールにより放熱のた
めの金属薄板の取着を不要とするとともに、基板の側面
に凹部を設けてその凹部に端子電極を形成したことによ
り、その端子電極を利用した表面実装が可能となって、
実装回路基板と電気的に接続するためのリードフレーム
の取着も不要となるため、これによっても電力増幅器の
小型化ができるとともに組立工数や部材費を削減するこ
とができる。 【００２６】以上により、本発明によれば、量産に好適
でかつ安価に製造できる高周波用電力増幅器を提供する
ことができる。 【００２７】しかも、ドレインバイアス線などの伝送線
路をストリップ線路として多層基板に内層していること
からそれら伝送線路の信号線の上下にグランド（接地）
層が存在することになり、そのため外部から侵入してく
る電磁ノイズの影響を受けにくくなって、アイソレーシ
ョン特性の良好な構成となる。さらに、信号線の上下に
グランド層が配置されることで伝送される高周波信号の
磁界がグランド層間に封鎖されることになり、そのため
信号ロスの少ない構造となって、マイクロストリップ線
路と比較してＱ特性が向上する（例えば70前後から90程
度となる）という効果もある構成となる。 【００２８】また、本発明の高周波用電力増幅器によれ
ば、電力用トランジスタとチップ部品との間の基板上
に、ガラスを主成分とする樹脂流出防止用コート層が形
成されていることから、電力用トランジスタをベアチッ
プ状態で実装して樹脂により封止した場合に封止樹脂が
周辺のチップ部品の搭載位置にまで流れ出してしまうこ
とを防止でき、それにより電力用トランジスタの封止樹
脂によるチップ部品の搭載への悪影響を防止することが
できて高信頼性の高周波用電力増幅器を提供することが
できる。 【００２９】 【発明の実施の形態】以下、図面に基づいて本発明を詳
細に説明する。なお、以下はあくまで本発明の例示であ
って、本発明はそれらに限定されるものではなく、本発
明の趣旨を逸脱しない範囲での種々の変更や改良は何ら
差し支えないものである。 【００３０】図１は本発明の高周波用電力増幅器の一実
施例を示す断面図である。同図に示した高周波用電力増
幅器１において、２はガラスを主成分とする多層基板で
あり、３ａ・３ｂは基板２内に形成されたストリップ線
路、４はストリップ線路３ａ・３ｂから基板２上面にか
けて導出される接続導体、５は基板２上に実装された電
力用トランジスタ、６は基板２上に実装されたチップ抵
抗やチップコンデンサ等のチップ部品、７は基板２の側
面に形成された端子電極、８は電力用トランジスタ４下
部の基板２内に形成された放熱用ビアホールである。ま
た、９はストリップ線路３ａ・３ｂの上下に形成された
グランド層である。なお、本例において３ｂはドレイン
バイアス線として形成されている。 【００３１】10はボンディングワイヤであり、電力用ト
ランジスタ５の各電極（ソース・ゲート・ドレイン）と
ストリップ線路３ａ・３ｂとをグランド層９や接続導体
４を介して（例えば接続導体４に接続され基板２上面に
少なくともその一部が露出している導体層等にボンディ
ングされて）電気的に接続している。電力用トランジス
タ５は基板２上の搭載用キャビティ11に樹脂や半田系の
接続ペースト12により固定され、樹脂13により封止され
ている。一方、チップ部品６は、基板２上面に導出され
た接続導体４、またはそれら接続導体４に接続され基板
２上面に少なくともその一部が露出している導体線や導
体層・マイクロストリップ線路等に、表面実装により電
気的に接続されている。 【００３２】14はケースであり、基板２上面に電力用ト
ランジスタ５やチップ部品６を搭載あるいは実装した
後、基板２上面を覆うように取り付けられ、封止樹脂な
どによって封止されて、高周波用電力増幅器１が完成す
る。 【００３３】また、図２は本発明の高周波用電力増幅器
の一実施例を示す断面図である。同図の高周波用電力増
幅器15において、図１と同様の箇所には同じ符号を付し
てある。 【００３４】図２の高周波用電力増幅器15においては、
図１の高周波用電力増幅器１について、電力用トランジ
スタ５とチップ部品６との間の多層基板２上に、ガラス
を主成分とする樹脂流出防止用コート層16が形成されて
いることが特徴である。この樹脂流出防止用コート層16
により電力用トランジスタ５を封止する樹脂13が周辺の
チップ部品６の搭載位置にまで流出することを防止で
き、チップ部品６を安定して搭載あるいは実装できるよ
うになる。 【００３５】また、図２に示した高周波用電力増幅器15
について、図３〜図５に外観斜視図を示す。なお、これ
らの図においても、図１および図２と同様の箇所には同
じ符号を付してある。 【００３６】図３は高周波用電力増幅器15の外観斜視図
であり、２は多層基板、14はケースであり、７は基板２
の側面に設けられた凹部に形成された端子電極である。 【００３７】図４は高周波用電力増幅器15のケース14を
取り外した基板２の上面の様子を示す外観斜視図であ
る。なお、樹脂13・ボンディングワイヤ10および基板２
上面に形成されている導体線や導体層・マイクロストリ
ップ線路等は省略してある。また、同図においては樹脂
流出防止用コート層16は電力用トランジスタ５が搭載さ
れるキャビティ11の周囲を取り囲むように形成されてい
るが、このコート層16は、少なくとも電力用トランジス
タ５とその周辺のチップ部品６との間において、樹脂13
の流出を防止できる部分に形成されていればよい。 【００３８】図５は高周波用電力増幅器15のケース14を
取り外した基板２の下面の様子を示す外観斜視図であ
る。同図に17で示すように、端子電極７からは所望によ
り基板２の下面あるいは上面に導体層を延設してもよ
く、これによりマザーボード等の外部回路基板への実装
時に、回路基板上の接続ランドとの電気的な接続をより
確実なものとすることができる。また、18は基板２の下
面にグランド層９と同様にして形成された導体層であ
り、外部回路のグランド線と接続されグランド層として
機能するものである。 【００３９】多層基板２は、ガラスを主成分とするいわ
ゆる低温焼成多層基板であり、例えばガラスセラミック
スなどから成る厚み0.14〜0.16ｍｍ程度のシートに内部
配線パターンを印刷したりスルーホールやビアホール加
工を施したものを複数層積層して焼成したものが用いら
れ、実効比誘電率が 8.1程度のものが好適である。 【００４０】ストリップ線路３ａ・３ｂおよびグランド
層９は、例えばＡｇ系の導電性ペーストを上記多層基板
２の焼成前のシートに所望のパターンで印刷し、焼成す
ることによって多層基板２の内部ならびに表面もしくは
裏面に形成され、その厚みは例えば所望の伝送特性に応
じて10μｍ程度に設定される。 【００４１】接続導体４は、ストリップ線路３とから基
板２の表面に至って形成されてストリップ線路３と電力
用トランジスタ５ならびにチップ部品６とを電気的に接
続するものであれば種々の形状や構造のものを用いるこ
とができ、例えば、基板２に設けた貫通孔の内側にメッ
キや導電性ペーストの印刷・焼結などの方法によりＡｇ
等を主成分とする導体金属を被着形成したスルーホー
ル、あるいは貫通孔の内部に導電性ペーストの印刷・焼
結などの方法により前記導体金属を充填したビアホー
ル、前記のスルーホールやビアホールの断面形状を円形
でなく楕円状・矩形状・多角形状・板状等の種々の形状
としたものなどを用いることができる。 【００４２】電力用トランジスタ５としては高周波電力
増幅用のＦＥＴが用いられ、キャビティ11内に搭載され
て、Ａｕ／Ｓｉや半田等のダイアタッチ材により固定さ
れるとともに電気的にも接続されており、Ａｕ等から成
る太さ25μｍ程度のボンディングワイヤ10により、基板
２上面に導出された接続導体４あるいは接続導体４に延
設された導体層等を介してストリップ線路３と電気的に
接続される。 【００４３】なお、キャビティ11は、例えば多層基板２
の表面側の数層のシートに所定の形状の開口部を設けて
積層することにより、電力用トランジスタ５のサイズに
応じて階段状に深さ0.30ｍｍ程度で形成されている。 【００４４】チップ部品６としては、高周波電力増幅器
の回路として一般に用いられる、表面実装型のチップ抵
抗やチップコンデンサ等が用いられる。 【００４５】端子電極７を形成するには、高周波用電力
増幅器１・15が実装される外部回路基板の回路配置等に
応じて多層基板２の所望の位置に、各シートの端部に幅
0.6〜0.8 ｍｍ・深さ 0.6〜0.8 ｍｍ程度の切り欠きを
施して凹部を形成し、それらのシートを積層した後の多
層基板２の凹部（側面）に、前述の導電性ペーストの印
刷・焼成あるいはメタライズ法などにより形成すればよ
い。また、外部回路基板の仕様に対応して、端子電極７
から多層基板２の上面もしくは下面に導体層17を延設し
たものとしてもよい。 【００４６】放熱用ビアホール８は、前述の接続導体４
としてのビアホールと同様のものを用いればよく、電力
用トランジスタ５の実装箇所において多層基板２をキャ
ビティ11からその対向する多層基板２の裏面まで貫通す
るように多数形成され、電力用トランジスタ５からの発
熱を多層基板２の裏面のグランド層９を介して外部回路
基板に伝導し放熱する。 【００４７】この放熱用ビアホール８は、図１に示した
ように電力用トランジスタ５の下部において基板２の上
から下まで同数のみを配置したものとしてもよいし、図
２に示したように、電力用トランジスタ５からの熱の拡
散に応じて電力用トランジスタ５の下から基板２の下面
にかけて順次その数を増すように配置したものとしても
よい。 【００４８】また、放熱用ビアホール８は可能な限り数
多く設けるほど放熱性が良くなるので、同一面積内で最
も数を多く設定できるように、例えば後で説明する図８
〜図10に示すように、隣り合う列で互いの放熱用ビアホ
ール８の配列の間に放熱用ビアホール８が位置するよう
に複数列に配置されたいわゆる千鳥状などに配置すると
効率よく放熱することができるようになって好ましい。 【００４９】樹脂13には例えばエポキシ系樹脂やシリコ
ーン系樹脂などを用い、電力用トランジスタ５のワイヤ
ボンディング後にキャビティ11を埋めるように塗布して
乾燥・硬化させることにより、電力用トランジスタ５を
封止する。これにより電力用トランジスタ５を外部環境
から保護して電気的特性の安定および防水等の信頼性を
確保することができるとともに、電力用トランジスタ５
をベアチップ状態で実装することにより高周波用電力増
幅器１・15の小型化を図ることができる。 【００５０】ケース14は、外部からの電磁ノイズに対す
るシールドを行なうためにりん青銅や洋白を材料とし、
例えば９ｍｍ×７ｍｍ×２ｍｍの形状で厚み 0.1〜0.2
ｍｍのものを用いる。ケース14の取り付けは、予め基板
２の表面部に形成されたケース用パッドと半田等によ
り、リフロー炉や半田コテ等を用いて固定する。このケ
ース14と高周波用電力増幅回路が構成された基板２とに
より、高周波用電力増幅器１・15が完成する。 【００５１】樹脂流出防止用コート層16は、ガラスを主
成分とするものであり、例えば多層基板２と同様の材料
を用いて厚膜印刷法等により形成する。その位置は印刷
時のバラツキを考慮して、キャビティ11の開口部端およ
び電力用トランジスタ５に最も近いチップ部品６から各
々200 μｍ程度離れた場所に設定し、高さ（厚み）は５
〜10μｍ程度、幅は200 μｍ程度に設定すればよい。こ
れにより、電力用トランジスタ５を封止する樹脂13がボ
ンディングワイヤおよびボンディングパッドを完全に覆
ってさらにキャビティ11部からチップ部品６の方に流れ
出しても、それらの搭載位置にまで至らずにコート層16
の位置で確実に止めることができ、チップ部品６の搭載
・実装に悪影響を与えることがなくなって、高信頼性の
高周波用電力増幅器15が得られる。 【００５２】次に、本発明の高周波用電力増幅器の一実
施例につき、図６〜図13に基づき説明する。 【００５３】図６〜図10は、それぞれ本発明の高周波用
電力増幅器における多層基板の第１層部・第２層部・第
３層部・第４層部・第５層部の構成を示す平面図であ
り、図11はそれらを積層した状態の多層基板の側面を示
す部分斜視図、図12は図６に示したＢ−Ｂ’切断線で見
た多層基板の断面図、図13は図12のＣ部の拡大断面図で
ある。 【００５４】図６に示した多層基板の第１層部20には、
その表面に、上面に露出した導体層であるマイクロスト
リップ線路21が形成されており、チップ部品として1005
型のチップコンデンサ22および1005型のチップ抵抗23が
実装され、後述する内層されたストリップ線路により入
力整合回路24および出力整合回路25が構成されている。
また、キャビティを形成するための開口部26の中には、
電力用トランジスタ27がベアチップ状態で実装され、第
２層部の表面に形成されたドレイン出力電極28およびゲ
ート入力電極29の基板上面に導出する接続導体の露出部
にワイヤボンディングにより電気的に接続される。 【００５５】また、以下の各層部とともにその側面には
端子電極を形成するための凹部が設けられ、その凹部の
側面からこの第１層部20の主面にかけて、端子電極とし
ての入力端子Ｐin30・出力端子Ｐout 31・ドレイン端子
Ｖdd32・ゲート端子Ｖgg33が形成されており、これらと
マイクロストリップ線路21とは、接続導体としてのビア
ホール34を介してそれぞれ以下の各層部のストリップ線
路等と電気的に接続されている。 【００５６】図７に示した第２層部35には、その表面に
グランド層36および開口部37が形成され、開口部37は電
力用トランジスタ27の実装高さを低くして高周波用電力
増幅器の製品高さを低くするための階段状のキャビティ
を形成するために開口部26よりも小さく形成されてい
る。また、開口部37の近傍にドレイン出力電極28および
ゲート入力電極29が形成されており、これらの電極28・
29は、接続導体であるビアホール34の延設部を介して、
他の層部に形成されたストリップ線路等と電気的に接続
されている。さらに、この第２層部35にも側面には上述
の端子電極を形成するための凹部が設けられ、ビアホー
ル34も形成されている。 【００５７】図８に示した第３層部38には、その表面に
ストリップ線路39が形成され、第１層部20のマイクロス
トリップ線路21・チップコンデンサ22・チップ抵抗23と
第２層部35のビアホール34を介して接続されて、入力整
合回路24および出力整合回路25を構成している。また、
キャビティの底部に相当する箇所にはソース電極40およ
び多数の放熱用ビアホール41が形成されている。この多
数の放熱用ビアホール41はビアピッチ 350μｍ程度の間
隔で千鳥状に配置されており、ソース電極40上には電力
用トランジスタ27がＡｕ／Ｓｉや半田等のダイアタッチ
材によって電気的に接続される。この第３層部38にも側
面には上述の端子電極を形成するための凹部が設けら
れ、ビアホール34も形成されている。 【００５８】図９に示した第４層部42には、その表面に
上述のグランド層36と同様のグランド層43およびビアホ
ール34・放熱用ビアホール41・端子電極を形成するため
の凹部が形成されている。 【００５９】図10に示した第５層部44には、その表面に
ストリップ線路によってドレインバイアス線路45が、裏
面にはグランド層あるいは外部回路基板との接続のため
の電極層としての導体層（図示せず）がそれぞれ形成さ
れ、ビアホール34・放熱用ビアホール41・端子電極を形
成するための凹部も形成されている。 【００６０】そして図11は以上の各層部20・35・38・42
・44を積層して形成した多層基板46の部分斜視図であ
り、側面に設けられた凹部にはそれぞれ端子電極として
入力端子Ｐin30・出力端子Ｐout 31等が形成されてい
る。これら端子電極により、本発明の高周波用電力増幅
器の多層基板46は外部回路基板に表面実装できるものと
なる。 【００６１】さらに図12のＢ−Ｂ’断面図および図13の
Ｃ部拡大断面図に示すように、各層部20・35・38・42・
44を積層して形成した多層基板46の上面側に開口部26・
37により階段状に形成されたキャビティ内には電力用ト
ランジスタ27がベアチップ状態で実装され、その各電極
がボンディングワイヤ47によりドレイン出力電極28・ゲ
ート入力電極29・ソース電極40と電気的に接続されて、
樹脂48により封止されている。これにより、電力用トラ
ンジスタ27からの発熱は放熱用ビアホール41により放熱
されるため放熱板は不要であり、電力用トランジスタ27
をベアチップ状態で実装できたことと相まって、多層基
板46の高さ・高周波用電力増幅器の高さを低くでき、小
型化・軽量化が可能となった。 【００６２】また、ストリップ線路39およびドレインバ
イアス線路45は、それぞれその上下に各層部を介してグ
ランド層36・43等が配置されることによりストリップ線
路として構成され、これにより従来は基板表面に形成さ
れていたマイクロストリップ線路を多層基板内に内層す
ることができ、その結果、線路に対する基板の実効比誘
電率を大きくすることができて各線路の長さを短くする
ことができ、これによっても基板の小型化・高周波用電
力増幅器の小型化が可能となった。また、信号線路39・
45を上下のグランド層36・43等で挟んだトリプレート構
造となっていることから、各層部の回路が分離できるた
めにアイソレーション特性が良好な構造となった。 【００６３】上記ドレインバイアス線路45は高周波の漏
洩防止のため約λ／４の長さに設計するが、例えば厚み
が約10μｍで線路幅が 300〜400 μｍの線路を周波数14
50ＭＨｚの高周波信号に対して比誘電率が約 8.1の多層
基板の表面に形成すると、実効比誘電率が約5.48と低下
するので約λ／４の長さが約22ｍｍとなるが、本発明の
ように多層基板の内部にストリップ線路として形成する
と、実効比誘電率は約8.1となり約λ／４の長さが約18
ｍｍとなる。この結果、基板表面では大きな占有面積で
あったドレインバイアス線路を多層基板の内部に内層化
してストリップ線路によるドレインバイアス線路45とし
たことにより、線路長の短縮および占有面積の大幅な低
減が可能となり、基板ならびに高周波用電力増幅器の大
幅な小型化が実現できた。 【００６４】本例により動作電圧 3.4Ｖ・出力電圧１Ｗ
クラス・電力付加効率45％の1500ＭＨｚ帯の高周波用電
力増幅器を作製したところ、電力用トランジスタ27と放
熱用ビアホール41とによる熱抵抗値は10〜15℃／Ｗ程度
であり、従来のような電力増幅用トランジスタパッケー
ジと同等の値が得られ、チャネル温度の上昇による出力
電力の低下が従来と同等以下と良好なレベルであること
を確認した。また、従来の高周波用電力増幅器によれば
外部回路基板上における占有面積が3.80ｍｍ×4.40ｍｍ
必要であったのに対して、本発明の高周波用電力増幅器
によれば2.55ｍｍ×2.90ｍｍとなり、約１／２にまで小
型化が可能となった。 【００６５】また、本例においても、多層基板46上の開
口部26の周辺に前述のようなガラスを主成分とする樹脂
流出防止用コート層を形成することにより、樹脂48の流
出を効果的に防止できてチップ部品の搭載・実装状態が
安定し、信頼性の高い高周波用電力増幅器となった。 【００６６】 【発明の効果】以上のように、本発明の高周波用電力増
幅器によれば、ガラスを主成分とする多層基板を用いて
その基板内部にストリップ線路によりドレインバイアス
線路等を形成したことにより、従来のものよりも大幅に
小型化できた高周波用電力増幅器を提供することができ
た。 【００６７】また、多層基板を用いて電力用トランジス
タの下部に隣り合う列で互いの配列の間に位置するよう
に複数列に配置された放熱用ビアホールを形成したこと
により、電力用トランジスタの搭載用の開口部を貫通構
造でないものとして基板の強度を維持できたこと、なら
びに基板上に電力用トランジスタをベアチップ状態で搭
載できたことから基板の小型化が図れ、また、電力用ト
ランジスタの発熱をその同一面積内で最も数を多く設定
できるように配置された放熱用ビアホールを通して高周
波用電力増幅器が実装される回路基板に逃がすことがで
きたことから従来用いられていた放熱のための金属薄板
を不要とすることができた。そして、高周波用電力増幅
器を大幅に小型化できるとともに組立工数や部材費を削
減することができた。 【００６８】さらに、放熱用ビアホールにより放熱のた
めの金属薄板を不要とするとともに基板の側面に設けた
凹部に端子電極を形成したことにより、表面実装が可能
となってリードフレームの取着も不要となり、これによ
っても高周波用電力増幅器の小型化ができるとともに組
立工数や部材費を削減することができ、量産に好適でか
つ安価に製造できる高周波用電力増幅器を提供すること
ができた。 【００６９】さらに、本発明の高周波用電力増幅器によ
れば、ドレインバイアス線などの伝送線路を上下のグラ
ンド層で挟んだストリップ線路構造として多層基板に内
層していることから、外部からの電磁ノイズの影響を受
けにくくなってＥＭＩ対策としても効果のあるものとな
り、高周波信号のロスの少ない構造となってＱ特性が向
上するという効果もあるものとなった。 【００７０】さらにまた、本発明の高周波用電力増幅器
によれば、電力用トランジスタとチップ部品との間の基
板上に、ガラスを主成分とする樹脂流出防止用コート層
を形成したことにより、電力用トランジスタを樹脂によ
り封止した場合に封止樹脂が周辺のチップ部品の搭載位
置にまで流れ出してしまうことを防止でき、それにより
電力用トランジスタの封止樹脂によるチップ部品の搭載
への悪影響を防止することができて高信頼性の高周波用
電力増幅器を提供することができた。
通信機などに使用する送信用の高周波用電力増幅器に関
し、特に組立工数の削減ならびに小型化を可能とした高
周波用電力増幅器に関するものである。 【０００２】 【従来の技術】近年、アナログあるいはデジタル携帯電
話等の移動体通信機などに使用される半導体デバイスや
電子部品に対する小型化・軽量化の要望が強くなってい
るが、中でも送信部に用いられる高周波用電力増幅器に
ついては、小型化されればされるほど放熱に関して不利
になるという問題があるため、特に小型化と併せて大電
力出力時の発熱に対応する良好な放熱特性が要求されて
いる。 【０００３】そのような要求に応えるべく小型・軽量で
放熱性に優れた高周波用電力増幅器の構造あるいはプリ
ント基板の素材の開発が行なわれているが、以下、従来
の高周波用電力増幅器について図14および図15を参照し
ながら説明する。 【０００４】図14は従来の高周波用電力増幅器70の平面
図であり、図15は図14のＡ−Ａ’線断面図である。これ
らの図に示すように、従来の高周波用電力増幅器70にお
いては、ガラスエポキシ等から成る基板71の表面にマイ
クロストリップ線路72が形成されており、それらマイク
ロストリップ線路72にはチップコンデンサ73やチップ抵
抗74等のチップ部品が実装されて電気的に接続され、入
力整合回路75および出力整合回路76が形成されている。
また、基板71表面に設けられた開口部77には電力増幅用
トランジスタ78を収納した電力増幅用トランジスタパッ
ケージ79が収められ、基板71とともに半田80を介して金
属薄板等から成る放熱板81に取着されている。 【０００５】電力増幅用トランジスタパッケージ79のド
レイン電極およびゲート電極（図示せず）はそれぞれド
レイン出力電極82およびゲート入力電極83にワイヤボン
ディング（図示せず）されてマイクロストリップ線路72
に接続され、ソース電極（図示せず）は半田80を介して
基板71裏面にグランド電極として形成された裏面電極
（図示せず）に接続されている。 【０００６】また、マイクロストリップ線路72の他端に
は、金属薄板から成るリード端子である入力端子Ｐin84
・ゲート端子Ｖgg85・ドレイン端子Ｖdd86・出力端子Ｐ
out87が、半田付けまたはロウ付けにより電気的に接続
されている。 【０００７】なお、88は高周波の漏洩防止のためにマイ
クロストリップ線路72により形成している約４分の１波
長（約λ／４）長さ（約30ｍｍ）のドレインバイアス線
路である。 【０００８】 【発明が解決しようとする課題】しかしながら、上記構
成の従来の高周波用電力増幅器70においては、基板71と
して用いているガラスエポキシの熱伝導率が悪いため、
放熱が必要な電力増幅用トランジスタ78はベアチップ状
態で基板71上に実装することができず、電力増幅用トラ
ンジスタパッケージ79の中に収納して実装する必要があ
った。このため、高周波用電力増幅器の小型化が困難で
あるとともに、組立工数が多くなって量産性が悪いとい
う問題点があった。 【０００９】また、基板71がガラスエポキシから成る場
合には電力増幅用トランジスタパッケージ79の収容のた
めに開口部77が必要であり、この開口部77の面積が基板
71全体に占める割合が大きいため、基板71の強度を保つ
ために図14中にＸで示した基板71端部−開口部77端部間
の距離を一定以上確保する必要があり、これによっても
小型化が困難であるという問題点があった。 【００１０】また、基板71の表面にマイクロストリップ
線路72を形成していることから、小型化に当たってはマ
イクロストリップ線路72の占有面積も無視できないもの
となり、これによっても小型化が困難であるという問題
点があった。 【００１１】さらに、ドレインバイアス線路88を基板71
の表面にマイクロストリップ線路72により形成している
ために、小型化に当たってはその占有面積も大きなもの
となり、これによっても小型化が困難であるという問題
点があった。 【００１２】さらにまた、良好な放熱特性を得るために
基板71の裏面に放熱板81の半田付けを行なう組立工程
や、外部回路との電気的接続を行なうためのリード端子
84〜87をマイクロストリップ線路72に半田付け等する組
立工程が必要であったため、組立工数が多くて量産性が
悪いという問題点もあった。 【００１３】これに対して、例えば特開平７−46007 号
公報には、上記従来の高周波用電力増幅器70と同様の構
成で、窒化アルミニウムを主成分とするセラミック基板
と、その基板上に形成されたマイクロストリップ線路
と、基板上に実装されマイクロストリップ線路と電気的
に接続された電力用トランジスタチップと、基板上に実
装されマイクロストリップ線路と電気的に接続されたチ
ップ部品とを備え、さらに基板の裏面に形成された導体
線に金属薄板がロウ付けされた高周波用電力増幅器が提
案されている。 【００１４】これによれば、基板として熱伝導率に優れ
た窒化アルミニウムを用いているので基板の熱伝導率が
改善され、放熱が必要な電力用トランジスタをベアチッ
プ状態で基板に実装することが可能となって電力用トラ
ンジスタのパッケージ実装やリード端子の半田付け等の
組立工数の削減により量産に適した構成となり、さらに
セラミック基板にトランジスタ実装用の開口部が不要と
なって基板の強度が改善されるというものである。ま
た、窒化アルミニウムの比誘電率が約8.5 と比較的高い
ので整合回路を構成するマイクロストリップ線路の長さ
を短くでき、ドレインバイアス線を基板の裏面に形成す
れば高周波用電力増幅器の大幅な小型化が可能となると
いうものである。 【００１５】しかしながら、この特開平７−46007 号公
報に開示された構成によっても、基板の主面上にマイク
ロストリップ線路を形成していることから、ドレインバ
イアス線の占有面積を小さくすることは困難であり、そ
のため小型化が困難であるという問題点は残されてい
た。 【００１６】また、放熱のために基板の裏面に形成した
導体線に金属薄板をロウ付けする必要があることから、
高周波用電力増幅器を外部回路基板に実装した場合にそ
の金属薄板の厚み分だけ基板が実装面から浮いてしまう
ので、基板の側面あるいは裏面にリードフレームを半田
付け等により取着して外部回路基板と電気的に接続する
必要があるという問題点もあった。またそれにより高周
波用電力増幅器の製造工程や高周波用電力増幅器の組付
け工程が複雑になり、それらの工程における工数を削減
できないという問題点もあった。 【００１７】さらに、基板に窒化アルミニウムから成る
セラミックを用いる場合は入出力整合部のマイクロスト
リップ線路を表層で形成することになることから小型化
には適当でなく、基板材料コストも高いために製造コス
トも高く、量産には不向きであるという問題点もあっ
た。 【００１８】さらにまた、電力用トランジスタをベアチ
ップ状態で実装した場合は、各電極とマイクロストリッ
プ線路上の電極とをワイヤボンディングで電気的に接続
した後に樹脂封止されていたが、その封止するための樹
脂が電力用トランジスタの周辺のチップ部品の搭載位置
にまで流れ出してしまうためにチップ部品の搭載が不安
定あるいは不可能になるという問題点もあり、それによ
り高周波用電力増幅器の信頼性が低下するという問題点
もあった。 【００１９】本発明は上記事情に鑑みて本発明者が鋭意
研究に努めた結果完成されたものであり、その目的は、
さらなる小型化が可能であり、放熱のための金属薄板や
リードフレームを取着する必要がなくてそれに伴う工数
や部材費が削減できる、量産に好適でかつ安価に製造で
きる高周波用電力増幅器を提供することにある。 【００２０】また本発明の目的は、電力用トランジスタ
の封止樹脂によるチップ部品の搭載への悪影響を防止し
た、高信頼性の高周波用電力増幅器を提供することにあ
る。 【００２１】 【課題を解決するための手段】本発明の高周波用電力増
幅器は、ガラスを主成分とする多層基板と、その基板内
に形成されたストリップ線路と、前記基板上に実装され
且つ前記ストリップ線路から基板上面にかけて導出する
接続導体に電気的に接続された電力用トランジスタなら
びにチップ部品と、前記基板の側面に設けられた凹部に
形成され且つ前記ストリップ線路に電気的に接続された
端子電極と、前記電力用トランジスタ下部の前記基板内
に形成され、隣り合う列で互いの配列の間に位置するよ
うに複数列に配置された放熱用ビアホールと、前記電力
用トランジスタを封止する樹脂と、前記電力用トランジ
スタと前記チップ部品との間の前記基板上に形成されて
前記樹脂の前記チップ部品の搭載位置への流出を防止す
る、ガラスを主成分とする樹脂流出防止用コート層とを
具備することを特徴とするものである。 【００２２】 【００２３】本発明の高周波用電力増幅器によれば、従
来は基板表面に形成されていたマイクロストリップ線路
に代えて、ガラスを主成分とする多層基板を用いてその
基板内部にストリップ線路を形成したことにより、その
線路によって形成される約λ／４長さのドレインバイア
ス線が従来は基板表面において広い表面積を占めていた
のに対して多層基板内に内層できるので、基板の大幅な
小型化が可能となって高周波用電力増幅器を大幅に小型
化することができるものとなる。 【００２４】また、多層基板を用いて電力用トランジス
タの下部に隣り合う列で互いの配列の間に位置するよう
に複数列に配置された放熱用ビアホールを形成したこと
から、基板上に電力用トランジスタをベアチップ状態で
実装することが可能となって高周波用電力増幅器の小型
化が図れるとともに、電力用トランジスタの発熱をその
同一面積内で最も数を多く設定できるように配置された
放熱用ビアホールを通して高周波用電力増幅器が実装さ
れるマザーボード等の外部回路基板に逃がすことができ
るので、従来用いられていた放熱のための金属薄板を不
要とすることができ、それにより電力増幅器を小型化で
きるとともに組立工数や部材費を削減することができる
ものとなる。さらに、電力用トランジスタの実装部には
基板を貫通する開口部を必要とせず、かつ実装部の面積
が大幅に小さくなるので、基板の強度を維持しつつ高周
波用電力増幅器を小型化することができる。 【００２５】さらに、放熱用ビアホールにより放熱のた
めの金属薄板の取着を不要とするとともに、基板の側面
に凹部を設けてその凹部に端子電極を形成したことによ
り、その端子電極を利用した表面実装が可能となって、
実装回路基板と電気的に接続するためのリードフレーム
の取着も不要となるため、これによっても電力増幅器の
小型化ができるとともに組立工数や部材費を削減するこ
とができる。 【００２６】以上により、本発明によれば、量産に好適
でかつ安価に製造できる高周波用電力増幅器を提供する
ことができる。 【００２７】しかも、ドレインバイアス線などの伝送線
路をストリップ線路として多層基板に内層していること
からそれら伝送線路の信号線の上下にグランド（接地）
層が存在することになり、そのため外部から侵入してく
る電磁ノイズの影響を受けにくくなって、アイソレーシ
ョン特性の良好な構成となる。さらに、信号線の上下に
グランド層が配置されることで伝送される高周波信号の
磁界がグランド層間に封鎖されることになり、そのため
信号ロスの少ない構造となって、マイクロストリップ線
路と比較してＱ特性が向上する（例えば70前後から90程
度となる）という効果もある構成となる。 【００２８】また、本発明の高周波用電力増幅器によれ
ば、電力用トランジスタとチップ部品との間の基板上
に、ガラスを主成分とする樹脂流出防止用コート層が形
成されていることから、電力用トランジスタをベアチッ
プ状態で実装して樹脂により封止した場合に封止樹脂が
周辺のチップ部品の搭載位置にまで流れ出してしまうこ
とを防止でき、それにより電力用トランジスタの封止樹
脂によるチップ部品の搭載への悪影響を防止することが
できて高信頼性の高周波用電力増幅器を提供することが
できる。 【００２９】 【発明の実施の形態】以下、図面に基づいて本発明を詳
細に説明する。なお、以下はあくまで本発明の例示であ
って、本発明はそれらに限定されるものではなく、本発
明の趣旨を逸脱しない範囲での種々の変更や改良は何ら
差し支えないものである。 【００３０】図１は本発明の高周波用電力増幅器の一実
施例を示す断面図である。同図に示した高周波用電力増
幅器１において、２はガラスを主成分とする多層基板で
あり、３ａ・３ｂは基板２内に形成されたストリップ線
路、４はストリップ線路３ａ・３ｂから基板２上面にか
けて導出される接続導体、５は基板２上に実装された電
力用トランジスタ、６は基板２上に実装されたチップ抵
抗やチップコンデンサ等のチップ部品、７は基板２の側
面に形成された端子電極、８は電力用トランジスタ４下
部の基板２内に形成された放熱用ビアホールである。ま
た、９はストリップ線路３ａ・３ｂの上下に形成された
グランド層である。なお、本例において３ｂはドレイン
バイアス線として形成されている。 【００３１】10はボンディングワイヤであり、電力用ト
ランジスタ５の各電極（ソース・ゲート・ドレイン）と
ストリップ線路３ａ・３ｂとをグランド層９や接続導体
４を介して（例えば接続導体４に接続され基板２上面に
少なくともその一部が露出している導体層等にボンディ
ングされて）電気的に接続している。電力用トランジス
タ５は基板２上の搭載用キャビティ11に樹脂や半田系の
接続ペースト12により固定され、樹脂13により封止され
ている。一方、チップ部品６は、基板２上面に導出され
た接続導体４、またはそれら接続導体４に接続され基板
２上面に少なくともその一部が露出している導体線や導
体層・マイクロストリップ線路等に、表面実装により電
気的に接続されている。 【００３２】14はケースであり、基板２上面に電力用ト
ランジスタ５やチップ部品６を搭載あるいは実装した
後、基板２上面を覆うように取り付けられ、封止樹脂な
どによって封止されて、高周波用電力増幅器１が完成す
る。 【００３３】また、図２は本発明の高周波用電力増幅器
の一実施例を示す断面図である。同図の高周波用電力増
幅器15において、図１と同様の箇所には同じ符号を付し
てある。 【００３４】図２の高周波用電力増幅器15においては、
図１の高周波用電力増幅器１について、電力用トランジ
スタ５とチップ部品６との間の多層基板２上に、ガラス
を主成分とする樹脂流出防止用コート層16が形成されて
いることが特徴である。この樹脂流出防止用コート層16
により電力用トランジスタ５を封止する樹脂13が周辺の
チップ部品６の搭載位置にまで流出することを防止で
き、チップ部品６を安定して搭載あるいは実装できるよ
うになる。 【００３５】また、図２に示した高周波用電力増幅器15
について、図３〜図５に外観斜視図を示す。なお、これ
らの図においても、図１および図２と同様の箇所には同
じ符号を付してある。 【００３６】図３は高周波用電力増幅器15の外観斜視図
であり、２は多層基板、14はケースであり、７は基板２
の側面に設けられた凹部に形成された端子電極である。 【００３７】図４は高周波用電力増幅器15のケース14を
取り外した基板２の上面の様子を示す外観斜視図であ
る。なお、樹脂13・ボンディングワイヤ10および基板２
上面に形成されている導体線や導体層・マイクロストリ
ップ線路等は省略してある。また、同図においては樹脂
流出防止用コート層16は電力用トランジスタ５が搭載さ
れるキャビティ11の周囲を取り囲むように形成されてい
るが、このコート層16は、少なくとも電力用トランジス
タ５とその周辺のチップ部品６との間において、樹脂13
の流出を防止できる部分に形成されていればよい。 【００３８】図５は高周波用電力増幅器15のケース14を
取り外した基板２の下面の様子を示す外観斜視図であ
る。同図に17で示すように、端子電極７からは所望によ
り基板２の下面あるいは上面に導体層を延設してもよ
く、これによりマザーボード等の外部回路基板への実装
時に、回路基板上の接続ランドとの電気的な接続をより
確実なものとすることができる。また、18は基板２の下
面にグランド層９と同様にして形成された導体層であ
り、外部回路のグランド線と接続されグランド層として
機能するものである。 【００３９】多層基板２は、ガラスを主成分とするいわ
ゆる低温焼成多層基板であり、例えばガラスセラミック
スなどから成る厚み0.14〜0.16ｍｍ程度のシートに内部
配線パターンを印刷したりスルーホールやビアホール加
工を施したものを複数層積層して焼成したものが用いら
れ、実効比誘電率が 8.1程度のものが好適である。 【００４０】ストリップ線路３ａ・３ｂおよびグランド
層９は、例えばＡｇ系の導電性ペーストを上記多層基板
２の焼成前のシートに所望のパターンで印刷し、焼成す
ることによって多層基板２の内部ならびに表面もしくは
裏面に形成され、その厚みは例えば所望の伝送特性に応
じて10μｍ程度に設定される。 【００４１】接続導体４は、ストリップ線路３とから基
板２の表面に至って形成されてストリップ線路３と電力
用トランジスタ５ならびにチップ部品６とを電気的に接
続するものであれば種々の形状や構造のものを用いるこ
とができ、例えば、基板２に設けた貫通孔の内側にメッ
キや導電性ペーストの印刷・焼結などの方法によりＡｇ
等を主成分とする導体金属を被着形成したスルーホー
ル、あるいは貫通孔の内部に導電性ペーストの印刷・焼
結などの方法により前記導体金属を充填したビアホー
ル、前記のスルーホールやビアホールの断面形状を円形
でなく楕円状・矩形状・多角形状・板状等の種々の形状
としたものなどを用いることができる。 【００４２】電力用トランジスタ５としては高周波電力
増幅用のＦＥＴが用いられ、キャビティ11内に搭載され
て、Ａｕ／Ｓｉや半田等のダイアタッチ材により固定さ
れるとともに電気的にも接続されており、Ａｕ等から成
る太さ25μｍ程度のボンディングワイヤ10により、基板
２上面に導出された接続導体４あるいは接続導体４に延
設された導体層等を介してストリップ線路３と電気的に
接続される。 【００４３】なお、キャビティ11は、例えば多層基板２
の表面側の数層のシートに所定の形状の開口部を設けて
積層することにより、電力用トランジスタ５のサイズに
応じて階段状に深さ0.30ｍｍ程度で形成されている。 【００４４】チップ部品６としては、高周波電力増幅器
の回路として一般に用いられる、表面実装型のチップ抵
抗やチップコンデンサ等が用いられる。 【００４５】端子電極７を形成するには、高周波用電力
増幅器１・15が実装される外部回路基板の回路配置等に
応じて多層基板２の所望の位置に、各シートの端部に幅
0.6〜0.8 ｍｍ・深さ 0.6〜0.8 ｍｍ程度の切り欠きを
施して凹部を形成し、それらのシートを積層した後の多
層基板２の凹部（側面）に、前述の導電性ペーストの印
刷・焼成あるいはメタライズ法などにより形成すればよ
い。また、外部回路基板の仕様に対応して、端子電極７
から多層基板２の上面もしくは下面に導体層17を延設し
たものとしてもよい。 【００４６】放熱用ビアホール８は、前述の接続導体４
としてのビアホールと同様のものを用いればよく、電力
用トランジスタ５の実装箇所において多層基板２をキャ
ビティ11からその対向する多層基板２の裏面まで貫通す
るように多数形成され、電力用トランジスタ５からの発
熱を多層基板２の裏面のグランド層９を介して外部回路
基板に伝導し放熱する。 【００４７】この放熱用ビアホール８は、図１に示した
ように電力用トランジスタ５の下部において基板２の上
から下まで同数のみを配置したものとしてもよいし、図
２に示したように、電力用トランジスタ５からの熱の拡
散に応じて電力用トランジスタ５の下から基板２の下面
にかけて順次その数を増すように配置したものとしても
よい。 【００４８】また、放熱用ビアホール８は可能な限り数
多く設けるほど放熱性が良くなるので、同一面積内で最
も数を多く設定できるように、例えば後で説明する図８
〜図10に示すように、隣り合う列で互いの放熱用ビアホ
ール８の配列の間に放熱用ビアホール８が位置するよう
に複数列に配置されたいわゆる千鳥状などに配置すると
効率よく放熱することができるようになって好ましい。 【００４９】樹脂13には例えばエポキシ系樹脂やシリコ
ーン系樹脂などを用い、電力用トランジスタ５のワイヤ
ボンディング後にキャビティ11を埋めるように塗布して
乾燥・硬化させることにより、電力用トランジスタ５を
封止する。これにより電力用トランジスタ５を外部環境
から保護して電気的特性の安定および防水等の信頼性を
確保することができるとともに、電力用トランジスタ５
をベアチップ状態で実装することにより高周波用電力増
幅器１・15の小型化を図ることができる。 【００５０】ケース14は、外部からの電磁ノイズに対す
るシールドを行なうためにりん青銅や洋白を材料とし、
例えば９ｍｍ×７ｍｍ×２ｍｍの形状で厚み 0.1〜0.2
ｍｍのものを用いる。ケース14の取り付けは、予め基板
２の表面部に形成されたケース用パッドと半田等によ
り、リフロー炉や半田コテ等を用いて固定する。このケ
ース14と高周波用電力増幅回路が構成された基板２とに
より、高周波用電力増幅器１・15が完成する。 【００５１】樹脂流出防止用コート層16は、ガラスを主
成分とするものであり、例えば多層基板２と同様の材料
を用いて厚膜印刷法等により形成する。その位置は印刷
時のバラツキを考慮して、キャビティ11の開口部端およ
び電力用トランジスタ５に最も近いチップ部品６から各
々200 μｍ程度離れた場所に設定し、高さ（厚み）は５
〜10μｍ程度、幅は200 μｍ程度に設定すればよい。こ
れにより、電力用トランジスタ５を封止する樹脂13がボ
ンディングワイヤおよびボンディングパッドを完全に覆
ってさらにキャビティ11部からチップ部品６の方に流れ
出しても、それらの搭載位置にまで至らずにコート層16
の位置で確実に止めることができ、チップ部品６の搭載
・実装に悪影響を与えることがなくなって、高信頼性の
高周波用電力増幅器15が得られる。 【００５２】次に、本発明の高周波用電力増幅器の一実
施例につき、図６〜図13に基づき説明する。 【００５３】図６〜図10は、それぞれ本発明の高周波用
電力増幅器における多層基板の第１層部・第２層部・第
３層部・第４層部・第５層部の構成を示す平面図であ
り、図11はそれらを積層した状態の多層基板の側面を示
す部分斜視図、図12は図６に示したＢ−Ｂ’切断線で見
た多層基板の断面図、図13は図12のＣ部の拡大断面図で
ある。 【００５４】図６に示した多層基板の第１層部20には、
その表面に、上面に露出した導体層であるマイクロスト
リップ線路21が形成されており、チップ部品として1005
型のチップコンデンサ22および1005型のチップ抵抗23が
実装され、後述する内層されたストリップ線路により入
力整合回路24および出力整合回路25が構成されている。
また、キャビティを形成するための開口部26の中には、
電力用トランジスタ27がベアチップ状態で実装され、第
２層部の表面に形成されたドレイン出力電極28およびゲ
ート入力電極29の基板上面に導出する接続導体の露出部
にワイヤボンディングにより電気的に接続される。 【００５５】また、以下の各層部とともにその側面には
端子電極を形成するための凹部が設けられ、その凹部の
側面からこの第１層部20の主面にかけて、端子電極とし
ての入力端子Ｐin30・出力端子Ｐout 31・ドレイン端子
Ｖdd32・ゲート端子Ｖgg33が形成されており、これらと
マイクロストリップ線路21とは、接続導体としてのビア
ホール34を介してそれぞれ以下の各層部のストリップ線
路等と電気的に接続されている。 【００５６】図７に示した第２層部35には、その表面に
グランド層36および開口部37が形成され、開口部37は電
力用トランジスタ27の実装高さを低くして高周波用電力
増幅器の製品高さを低くするための階段状のキャビティ
を形成するために開口部26よりも小さく形成されてい
る。また、開口部37の近傍にドレイン出力電極28および
ゲート入力電極29が形成されており、これらの電極28・
29は、接続導体であるビアホール34の延設部を介して、
他の層部に形成されたストリップ線路等と電気的に接続
されている。さらに、この第２層部35にも側面には上述
の端子電極を形成するための凹部が設けられ、ビアホー
ル34も形成されている。 【００５７】図８に示した第３層部38には、その表面に
ストリップ線路39が形成され、第１層部20のマイクロス
トリップ線路21・チップコンデンサ22・チップ抵抗23と
第２層部35のビアホール34を介して接続されて、入力整
合回路24および出力整合回路25を構成している。また、
キャビティの底部に相当する箇所にはソース電極40およ
び多数の放熱用ビアホール41が形成されている。この多
数の放熱用ビアホール41はビアピッチ 350μｍ程度の間
隔で千鳥状に配置されており、ソース電極40上には電力
用トランジスタ27がＡｕ／Ｓｉや半田等のダイアタッチ
材によって電気的に接続される。この第３層部38にも側
面には上述の端子電極を形成するための凹部が設けら
れ、ビアホール34も形成されている。 【００５８】図９に示した第４層部42には、その表面に
上述のグランド層36と同様のグランド層43およびビアホ
ール34・放熱用ビアホール41・端子電極を形成するため
の凹部が形成されている。 【００５９】図10に示した第５層部44には、その表面に
ストリップ線路によってドレインバイアス線路45が、裏
面にはグランド層あるいは外部回路基板との接続のため
の電極層としての導体層（図示せず）がそれぞれ形成さ
れ、ビアホール34・放熱用ビアホール41・端子電極を形
成するための凹部も形成されている。 【００６０】そして図11は以上の各層部20・35・38・42
・44を積層して形成した多層基板46の部分斜視図であ
り、側面に設けられた凹部にはそれぞれ端子電極として
入力端子Ｐin30・出力端子Ｐout 31等が形成されてい
る。これら端子電極により、本発明の高周波用電力増幅
器の多層基板46は外部回路基板に表面実装できるものと
なる。 【００６１】さらに図12のＢ−Ｂ’断面図および図13の
Ｃ部拡大断面図に示すように、各層部20・35・38・42・
44を積層して形成した多層基板46の上面側に開口部26・
37により階段状に形成されたキャビティ内には電力用ト
ランジスタ27がベアチップ状態で実装され、その各電極
がボンディングワイヤ47によりドレイン出力電極28・ゲ
ート入力電極29・ソース電極40と電気的に接続されて、
樹脂48により封止されている。これにより、電力用トラ
ンジスタ27からの発熱は放熱用ビアホール41により放熱
されるため放熱板は不要であり、電力用トランジスタ27
をベアチップ状態で実装できたことと相まって、多層基
板46の高さ・高周波用電力増幅器の高さを低くでき、小
型化・軽量化が可能となった。 【００６２】また、ストリップ線路39およびドレインバ
イアス線路45は、それぞれその上下に各層部を介してグ
ランド層36・43等が配置されることによりストリップ線
路として構成され、これにより従来は基板表面に形成さ
れていたマイクロストリップ線路を多層基板内に内層す
ることができ、その結果、線路に対する基板の実効比誘
電率を大きくすることができて各線路の長さを短くする
ことができ、これによっても基板の小型化・高周波用電
力増幅器の小型化が可能となった。また、信号線路39・
45を上下のグランド層36・43等で挟んだトリプレート構
造となっていることから、各層部の回路が分離できるた
めにアイソレーション特性が良好な構造となった。 【００６３】上記ドレインバイアス線路45は高周波の漏
洩防止のため約λ／４の長さに設計するが、例えば厚み
が約10μｍで線路幅が 300〜400 μｍの線路を周波数14
50ＭＨｚの高周波信号に対して比誘電率が約 8.1の多層
基板の表面に形成すると、実効比誘電率が約5.48と低下
するので約λ／４の長さが約22ｍｍとなるが、本発明の
ように多層基板の内部にストリップ線路として形成する
と、実効比誘電率は約8.1となり約λ／４の長さが約18
ｍｍとなる。この結果、基板表面では大きな占有面積で
あったドレインバイアス線路を多層基板の内部に内層化
してストリップ線路によるドレインバイアス線路45とし
たことにより、線路長の短縮および占有面積の大幅な低
減が可能となり、基板ならびに高周波用電力増幅器の大
幅な小型化が実現できた。 【００６４】本例により動作電圧 3.4Ｖ・出力電圧１Ｗ
クラス・電力付加効率45％の1500ＭＨｚ帯の高周波用電
力増幅器を作製したところ、電力用トランジスタ27と放
熱用ビアホール41とによる熱抵抗値は10〜15℃／Ｗ程度
であり、従来のような電力増幅用トランジスタパッケー
ジと同等の値が得られ、チャネル温度の上昇による出力
電力の低下が従来と同等以下と良好なレベルであること
を確認した。また、従来の高周波用電力増幅器によれば
外部回路基板上における占有面積が3.80ｍｍ×4.40ｍｍ
必要であったのに対して、本発明の高周波用電力増幅器
によれば2.55ｍｍ×2.90ｍｍとなり、約１／２にまで小
型化が可能となった。 【００６５】また、本例においても、多層基板46上の開
口部26の周辺に前述のようなガラスを主成分とする樹脂
流出防止用コート層を形成することにより、樹脂48の流
出を効果的に防止できてチップ部品の搭載・実装状態が
安定し、信頼性の高い高周波用電力増幅器となった。 【００６６】 【発明の効果】以上のように、本発明の高周波用電力増
幅器によれば、ガラスを主成分とする多層基板を用いて
その基板内部にストリップ線路によりドレインバイアス
線路等を形成したことにより、従来のものよりも大幅に
小型化できた高周波用電力増幅器を提供することができ
た。 【００６７】また、多層基板を用いて電力用トランジス
タの下部に隣り合う列で互いの配列の間に位置するよう
に複数列に配置された放熱用ビアホールを形成したこと
により、電力用トランジスタの搭載用の開口部を貫通構
造でないものとして基板の強度を維持できたこと、なら
びに基板上に電力用トランジスタをベアチップ状態で搭
載できたことから基板の小型化が図れ、また、電力用ト
ランジスタの発熱をその同一面積内で最も数を多く設定
できるように配置された放熱用ビアホールを通して高周
波用電力増幅器が実装される回路基板に逃がすことがで
きたことから従来用いられていた放熱のための金属薄板
を不要とすることができた。そして、高周波用電力増幅
器を大幅に小型化できるとともに組立工数や部材費を削
減することができた。 【００６８】さらに、放熱用ビアホールにより放熱のた
めの金属薄板を不要とするとともに基板の側面に設けた
凹部に端子電極を形成したことにより、表面実装が可能
となってリードフレームの取着も不要となり、これによ
っても高周波用電力増幅器の小型化ができるとともに組
立工数や部材費を削減することができ、量産に好適でか
つ安価に製造できる高周波用電力増幅器を提供すること
ができた。 【００６９】さらに、本発明の高周波用電力増幅器によ
れば、ドレインバイアス線などの伝送線路を上下のグラ
ンド層で挟んだストリップ線路構造として多層基板に内
層していることから、外部からの電磁ノイズの影響を受
けにくくなってＥＭＩ対策としても効果のあるものとな
り、高周波信号のロスの少ない構造となってＱ特性が向
上するという効果もあるものとなった。 【００７０】さらにまた、本発明の高周波用電力増幅器
によれば、電力用トランジスタとチップ部品との間の基
板上に、ガラスを主成分とする樹脂流出防止用コート層
を形成したことにより、電力用トランジスタを樹脂によ
り封止した場合に封止樹脂が周辺のチップ部品の搭載位
置にまで流れ出してしまうことを防止でき、それにより
電力用トランジスタの封止樹脂によるチップ部品の搭載
への悪影響を防止することができて高信頼性の高周波用
電力増幅器を提供することができた。
【図面の簡単な説明】
【図１】本発明の高周波用電力増幅器の一実施例を示す
断面図である。 【図２】本発明の高周波用電力増幅器の他の実施例を示
す断面図である。 【図３】本発明の高周波用電力増幅器の実施例を示す外
観斜視図である。 【図４】本発明の高周波用電力増幅器の実施例を示す外
観斜視図である。 【図５】本発明の高周波用電力増幅器の実施例を示す外
観斜視図である。 【図６】本発明の高周波用電力増幅器の他の実施例を示
す平面図である。 【図７】本発明の高周波用電力増幅器の他の実施例を示
す平面図である。 【図８】本発明の高周波用電力増幅器の他の実施例を示
す平面図である。 【図９】本発明の高周波用電力増幅器の他の実施例を示
す平面図である。 【図１０】本発明の高周波用電力増幅器の他の実施例を
示す平面図である。 【図１１】本発明の高周波用電力増幅器の他の実施例を
示す部分斜視図である。 【図１２】本発明の高周波用電力増幅器の他の実施例を
示す図６に対するＢ−Ｂ’断面図である。 【図１３】図１２のＣ部の拡大断面図である。 【図１４】従来の高周波用電力増幅器を示す平面図であ
る。 【図１５】図１４のＡ−Ａ’断面図である。 【符号の説明】 １、15・・・高周波用電力増幅器 ２、46・・・多層基板 ３、39・・・ストリップ線路 45・・・・・ドレインバイアス線路 ４・・・・・接続導体 34・・・・・ビアホール ５、27・・・電力用トランジスタ ６・・・・・チップ部品 22・・・・・チップコンデンサ、23・・・・・チップ抵
抗 ７・・・・・端子電極 30・・・・・入力端子、31・・・・・出力端子、 32・・・・・ドレイン端子、33・・・・・ゲート端子 ８、41・・・放熱用ビアホール 13、48・・・樹脂 16・・・・・樹脂流出防止用コート層
断面図である。 【図２】本発明の高周波用電力増幅器の他の実施例を示
す断面図である。 【図３】本発明の高周波用電力増幅器の実施例を示す外
観斜視図である。 【図４】本発明の高周波用電力増幅器の実施例を示す外
観斜視図である。 【図５】本発明の高周波用電力増幅器の実施例を示す外
観斜視図である。 【図６】本発明の高周波用電力増幅器の他の実施例を示
す平面図である。 【図７】本発明の高周波用電力増幅器の他の実施例を示
す平面図である。 【図８】本発明の高周波用電力増幅器の他の実施例を示
す平面図である。 【図９】本発明の高周波用電力増幅器の他の実施例を示
す平面図である。 【図１０】本発明の高周波用電力増幅器の他の実施例を
示す平面図である。 【図１１】本発明の高周波用電力増幅器の他の実施例を
示す部分斜視図である。 【図１２】本発明の高周波用電力増幅器の他の実施例を
示す図６に対するＢ−Ｂ’断面図である。 【図１３】図１２のＣ部の拡大断面図である。 【図１４】従来の高周波用電力増幅器を示す平面図であ
る。 【図１５】図１４のＡ−Ａ’断面図である。 【符号の説明】 １、15・・・高周波用電力増幅器 ２、46・・・多層基板 ３、39・・・ストリップ線路 45・・・・・ドレインバイアス線路 ４・・・・・接続導体 34・・・・・ビアホール ５、27・・・電力用トランジスタ ６・・・・・チップ部品 22・・・・・チップコンデンサ、23・・・・・チップ抵
抗 ７・・・・・端子電極 30・・・・・入力端子、31・・・・・出力端子、 32・・・・・ドレイン端子、33・・・・・ゲート端子 ８、41・・・放熱用ビアホール 13、48・・・樹脂 16・・・・・樹脂流出防止用コート層
Claims (1)
- (57)【特許請求の範囲】 【請求項１】 ガラスを主成分とする多層基板と、該基
板内に形成されたストリップ線路と、前記基板上に実装
され且つ前記ストリップ線路から基板上面にかけて導出
する接続導体に電気的に接続された電力用トランジスタ
およびチップ部品と、前記基板の側面に設けられた凹部
に形成され且つ前記ストリップ線路に電気的に接続され
た端子電極と、前記電力用トランジスタ下部の前記基板
内に形成され、隣り合う列で互いの配列の間に位置する
ように複数列に配置された放熱用ビアホールと、前記電
力用トランジスタを封止する樹脂と、前記電力用トラン
ジスタと前記チップ部品との間の前記基板上に形成され
て前記樹脂の前記チップ部品の搭載位置への流出を防止
する、ガラスを主成分とする樹脂流出防止用コート層と
を具備することを特徴とする高周波用電力増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09443696A JP3426842B2 (ja) | 1996-04-16 | 1996-04-16 | 高周波用電力増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09443696A JP3426842B2 (ja) | 1996-04-16 | 1996-04-16 | 高周波用電力増幅器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09283700A JPH09283700A (ja) | 1997-10-31 |
| JP3426842B2 true JP3426842B2 (ja) | 2003-07-14 |
Family
ID=14110211
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP09443696A Expired - Fee Related JP3426842B2 (ja) | 1996-04-16 | 1996-04-16 | 高周波用電力増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3426842B2 (ja) |
Families Citing this family (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4060445B2 (ja) * | 1998-06-18 | 2008-03-12 | 三菱電機株式会社 | アレーアンテナ給電装置 |
| JP3704440B2 (ja) * | 1999-04-28 | 2005-10-12 | 京セラ株式会社 | 高周波用配線基板の接続構造 |
| JP2001024100A (ja) * | 1999-07-12 | 2001-01-26 | Mitsubishi Electric Corp | マイクロ波パッケージ |
| IL147848A0 (en) * | 1999-08-03 | 2002-08-14 | X2Y Attenuators Llc | Universal energy conditioning interposer with circuit architecture |
| JP4711038B2 (ja) * | 2000-04-06 | 2011-06-29 | 日立金属株式会社 | 非可逆回路モジュール |
| JP3609692B2 (ja) | 2000-05-24 | 2005-01-12 | 松下電器産業株式会社 | 高周波信号増幅装置およびその製造方法 |
| JP4530494B2 (ja) * | 2000-06-30 | 2010-08-25 | 三菱電機株式会社 | 高周波用複合素子 |
| JP2002184898A (ja) * | 2000-10-04 | 2002-06-28 | Murata Mfg Co Ltd | 高周波モジュール |
| US6867493B2 (en) * | 2000-11-15 | 2005-03-15 | Skyworks Solutions, Inc. | Structure and method for fabrication of a leadless multi-die carrier |
| TW594888B (en) | 2001-09-05 | 2004-06-21 | Hitachi Ltd | Semiconductor device and manufacturing method thereof and wireless communication device |
| JP3850275B2 (ja) * | 2001-11-29 | 2006-11-29 | 京セラ株式会社 | 電子部品装置 |
| JP3937840B2 (ja) | 2002-01-10 | 2007-06-27 | 株式会社日立製作所 | 高周波モジュール |
| WO2004073064A1 (ja) * | 2003-02-17 | 2004-08-26 | Renesas Technology Corp. | 半導体装置 |
| WO2005024946A1 (ja) * | 2003-09-04 | 2005-03-17 | Renesas Technology Corp. | 半導体装置およびその製造方法 |
| JP4193844B2 (ja) * | 2003-12-05 | 2008-12-10 | 株式会社村田製作所 | 高周波増幅器及び高周波無線通信装置 |
| DE102006004320A1 (de) * | 2006-01-31 | 2007-08-09 | Häusermann GmbH | Leiterplatte mit funktionalen Elementen und selektiv gefüllten und thermisch leitfähigen Durchsteigelöchern sowie Herstellverfahren und Anwendung |
| JP2007318657A (ja) * | 2006-05-29 | 2007-12-06 | Murata Mfg Co Ltd | 送信装置 |
| US7489283B2 (en) * | 2006-12-22 | 2009-02-10 | The Boeing Company | Phased array antenna apparatus and methods of manufacture |
| JP5262840B2 (ja) * | 2009-03-03 | 2013-08-14 | 株式会社村田製作所 | 高周波モジュール |
| JP4918652B2 (ja) * | 2009-09-07 | 2012-04-18 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| US8659359B2 (en) | 2010-04-22 | 2014-02-25 | Freescale Semiconductor, Inc. | RF power transistor circuit |
| JP5477157B2 (ja) * | 2010-05-17 | 2014-04-23 | 富士電機株式会社 | 半導体装置 |
| JP5692056B2 (ja) * | 2011-12-28 | 2015-04-01 | 株式会社デンソー | 多層プリント基板 |
| US9281283B2 (en) * | 2012-09-12 | 2016-03-08 | Freescale Semiconductor, Inc. | Semiconductor devices with impedance matching-circuits |
| US10432152B2 (en) | 2015-05-22 | 2019-10-01 | Nxp Usa, Inc. | RF amplifier output circuit device with integrated current path, and methods of manufacture thereof |
| JP6673764B2 (ja) * | 2016-03-29 | 2020-03-25 | 京セラ株式会社 | 半導体素子実装用基板および半導体装置 |
| CN115632621B (zh) * | 2022-12-23 | 2023-02-28 | 四川斯艾普电子科技有限公司 | 一种厚薄膜电路基板的功率放大器及其实现方法 |
-
1996
- 1996-04-16 JP JP09443696A patent/JP3426842B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09283700A (ja) | 1997-10-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3426842B2 (ja) | 高周波用電力増幅器 | |
| US6218731B1 (en) | Tiny ball grid array package | |
| EP1374305B1 (en) | Enhanced die-down ball grid array and method for making the same | |
| US5640047A (en) | Ball grid assembly type semiconductor device having a heat diffusion function and an electric and magnetic shielding function | |
| US6815810B2 (en) | High-frequency semiconductor device | |
| US6020637A (en) | Ball grid array semiconductor package | |
| US7161239B2 (en) | Ball grid array package enhanced with a thermal and electrical connector | |
| US5866942A (en) | Metal base package for a semiconductor device | |
| KR100283636B1 (ko) | 반도체패키지및반도체실장부품 | |
| KR20010110421A (ko) | 집적 고주파 능력을 갖는 다중 칩 모듈 | |
| KR20080031119A (ko) | 반도체 장치 | |
| KR20060050648A (ko) | 회로소자 및 회로소자의 제조방법 | |
| JP2005150748A (ja) | デカップリングコンデンサを有する半導体チップパッケージ及びその製造方法 | |
| JP7080322B2 (ja) | 半導体装置 | |
| US20230260693A1 (en) | MAGNETIC DEVICE and STACKED ELECTRONIC STRUCTURE | |
| JP3578366B2 (ja) | 混成集積回路装置 | |
| KR20050002659A (ko) | 혼성집적회로 | |
| JPH11191603A (ja) | 半導体集積回路装置およびその製造方法 | |
| JP3312611B2 (ja) | フィルムキャリア型半導体装置 | |
| JP2006120996A (ja) | 回路モジュール | |
| US6509642B1 (en) | Integrated circuit package | |
| JP3549316B2 (ja) | 配線基板 | |
| JPH09326450A (ja) | 半導体装置およびその製造方法 | |
| KR20040063784A (ko) | 반도체장치 | |
| JP3715120B2 (ja) | ハイブリッドモジュール |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |