WO2005024946A1

WO2005024946A1 - 半導体装置およびその製造方法

Info

Publication number: WO2005024946A1
Application number: PCT/JP2003/011313
Authority: WO
Inventors: Sakae Kikuchi; Reiichi Arai; Akira Deura; Kazuo Sudo
Original assignee: Renesas Technology Corp.; Hitachi Hybrid Network, Co., Ltd.
Priority date: 2003-09-04
Filing date: 2003-09-04
Publication date: 2005-03-17
Also published as: JPWO2005024946A1; JP4173507B2

Abstract

　半導体装置（２０）は、配線基板（２１）と、配線基板（２１）上に搭載された能動素子からなる半導体チップ（２２）と、配線基板（２１）上に搭載された受動素子からなるチップ部品（２３）と、配線基板（２１）上に搭載された導体線を複数回巻いた空芯コイル（２４）と、半導体チップ（２２）、チップ部品（２３）および空芯コイル（２４）を覆う封止樹脂（２５）とを有している。空芯コイル（２４）は、幅に対する高さの比率が０．９より小さく、空芯コイル（２４）の幅はチップ部品（２３）の高さよりも大きい。

Description

明細書半導体装置およびその製造方法技術分野

本発明は、半導体装置およびその製造技術に関し、特に、高周波電力増幅装置に適用して有効な技術に関するものである。背景技術

R Fパワーモジュールのような半導体装置は、配線基板上に半導体チップゃ受動部品のような種々の電子部品を搭載することによって形成される。近年、このような半導体装置に対する小型化や薄型化の要求が高まってきている。

また、特開 2 0 0 2— 1 7 0 7 1 0号公報には、線材を巻いてコイル本体を形成し、線材を切断した後、コイル本体の螺旋方向と直交する外形が楕円形状となるようにコイル本体に圧力を加えて変形させる技術が記載されている。

また、特開平 5—1 6 6 6 2 3号公報には、芯材であるポビンの線材巻回面に沿った断面形状を略楕円形とするとともに、ボビンに線材を卷回したコイル本体の幅、高さ、奥行きをそれぞれ異なる寸法に形成し、コイル本体をボビン形状に合わせた直方体に樹脂でモールドする技術が記載されている。発明の開示

本発明者の検討によれば、次のことが分かった。

R Fパワーモジュールのように配線基板上に種々の電子部品を搭載することによって形成した半導体装置の小型化や薄型化を実現するには、配線基板上に搭載する電子部品の小型化や薄型化が必要である。抵抗素子、容量素子およびインダクタ素子のような受動部品は、例えばチップ抵抗、チップコンデンサおよびチッブインダクタのように素子をチップ化することで、小型化や薄型化が可能である。しかしながら、チップインダクタは許容電流が比較的小さいため、大電流が流れるような回路で用いられるインダクタ素子としては、空芯コイルを用いることが好ましい。このため、 R Fパワーモジュールには、半導体チップ、受動部品としての千ップ部品および空芯コィルのような様々な種類の電子部品が使用されることになる。 R Fパワーモジュール全体の薄型化を実現するためには、配線基板上に搭載する電子部品を個別に小型化するだけではなく、配線基板上に搭載する各電子部品の外形寸法を総合的に勘案した対策が必要となる。

本発明の目的は、薄型化が可能な半導体装置およびその製造方法を提供することにある。

本発明の前記ならびにその他の目的と新規な特徴は、本明細審の記述および添付図面から明らかになるであろう。

本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。

本発明の半導体装置は、配線基板と、配線基板上に搭載され能動素子からなる半導体チップと、配線基板上に搭載され受動素子からなるチップ部品と、配線基板上に搭載され導体線を複数回巻いた空芯コイルとを有する半導体装置であって、空芯コイルは幅に対する高さの比率が 0. 9より小さく、空芯コイルの幅がチップ部品の高さよりも大きいものである。

また、本発明の半導体装置は、配線基板と、配線基板上に搭載され能動素子からなる半導体チップと、配線基板上に搭載され受動素子からなるチップ部品と、配線基板上に搭載され導体線を複数回卷いた空芯コイルとを有する半導体装置であって、空芯コイルの断面形状は高さ方向が短軸となる楕円形状であり、楕円形状の長軸がチップ部品の高さよりも大きいものである。

また、本発明の半導体装置の製造方法は、導体線を複数回巻いた空芯コイルを台座の窪みに配置する工程と、台座の窪みに配置された空芯コィルに圧力を加えることにより空芯コィル変形させ空芯コィルの幅に対する高さの比率を 0 . 9よリ小さくする工程と、配線基板上に能動素子からなる半導体チップと、変形させた空芯コイルと、受動素子からなりかつその高さが空芯コイルの幅よりも小さいチップ部品とを搭載する工程とを有するものである。図面の簡単な説明図 1は、本発明の一実施の形態である半導体装置の一例の要部回路図である。図 2は、高周波電力増幅回路の回路構成を示す説明図である。

図 3は、本発明の一実施の形態である半導体装置のデバイス構造の一例を示す説明図である。

図 4は、本発明の一実施の形態である半導体装置のデバイス構造の一例を示す説明図である。

図 5は、本発明の一実施の形態である半導体装置で用いられる空芯コイルの上面図である。

図 6は、図 5の空芯コイルの正面図である。

図 7は、図 5の空芯コイルの断面囡である。

図 8は、本発明の一実施の形態である半導体装置で用いられるチップ部品の斜視図である。

図 9は、空芯コイルの製造工程を示す説明図である。

図 1 0は、図 9に続く空芯コイルの製造工程を示す説明図である。

図 1 1は、図 1 0に続く空芯コイルの製造工程を示す説明図である。

図 1 2は、本発明の一実施の形態である半導体装置で用いられる空芯コイルの製造工程を示す説明図である。

図 1 3は、本発明の一実施の形態である半導体装置で用いられる空芯コイルの製造工程を示す説明図である。

図 1 4は、本発明の一実施の形態である半導体装置で用いられる空芯コイルの製造工程を示す説明図である。

図 1 5は、本発明の一実施の形態である半導体装置の製造工程中の要部断面図である。

図 1 6は、図 1 5に続く半導体装置の製造工程中における要部断面図である。図 1 7は、図 1 6に続く半導体装置の製造工程中における要部断面図である。図 1 8は、図 1 7に続く半導体装置の製造工程中における要部断面図である。図 1 9は、本発明の他の実施の形態である半導体装置の概念的な構造を示す断面図である。発明を実施するための最良の形態

以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。また、以の実施の形態では、特に艘なとき以外は同一または同様な部分の説明を原則として繰り返さない。

また、実施の形態で用いる図面においては、断面図であっても図面を見易くするためにハッチングを省略する場合もある。また、平面図などであっても図面を見易くするためにハッチングを付す場合もある。

(実施の形態 1 )

本実施の形態の半導体装置（電子装置）を図面を参照して説明する。

本実施の形態の半導体装置は、例えば GSM (Global System for Mobile Communication)方式のネットワークを利用して情報を伝送するデジタル携帯電話などに使用される RF (Radio Frequency) パワーモジュール（高周波電力増幅装置）であり、図 1は、その RFパワーモジュールの要部回路図の一例を示している。この RFパワーモジュールは、図 1に示されるように、高周波電力増幅回路 1と、動作電圧制御回路 2とを有している。高周波電力増幅回路 1は、例えば 3 段の増幅回路部（パワーアンプ） AMP 1, AMP 2, AMP 3と、これらの増幅回路部 AMP 1, AMP 2, AMP 3にバイアス電圧を印加するバイアス回路 B I ASとを有している。また、上記動作電圧制御回路 2は、上記高周波電力増幅回路 1への印加電圧を発生する回路であり、電源制御回路 2Aと、バイアス電圧生成回路 2 Bとを有している。電源制御回路 2 Aは、上記増幅回路部 AMP 1， AMP 2, AMP 3の各々の出力用のパワー MOSのドレイン端子に印加される電源電圧 Vd d 1を生成する回路である（電源電圧（Vd d 1) コントロール方式の回路）。また、上記バイアス電圧生成回路 2 Bは、上記バイアス回路 B I A Sを制御するための制御電圧 Vc t Iを生成する回路である。本実施の形態では、電源制御回路 2 Aがベースバンド回路から供給される出力レベル指定信号 VPL に基づいて上記電源電圧 Vd d 1を生成すると、バイアス電圧生成回路 2 Bが電源制御回路 2 Aで生成された上記電源電圧 V d d 1に基づいて上記制御電圧 V c t Iを生成するようになっている。上記ベースバンド回路は、上記出力レベル指定信号 VPLを生成する回路である。この出力レベル指定信号 VPLは、高周波電力増幅回路 1の出力レベルを指定する信号で、携帯電話と、その基地局との間の距離、すなわち、電波の強弱に応じた出力レベルに基づいて生成されているようになっている。

また、本実施の形態の半導体装置では、 GMSK (Gauss i an fi I tered Minimum Shift Keying) 変調方式および E D G E変調方式の両方の通信方式が使用可能な構造となっている。 GMSK変調方式は、音声信号の通信に用いる方式で搬送波の位相去送信データに応じて位相シフトする方式である。また、 EDGE変調方式は、データ通信に用いる方式で GMSK変調の位相シフ卜にさらに振幅シフ卜を加えた方式である。本実施の形態では、 GMSK変調方式と、 EDGE変調方式との方の通信を可能とするため、 GMS K変調方式または E DG E変調方式のいずれかを選択する切換スィッチ SW1が設けられている。切換スィッチ SW 1は、変復調用回路に設けられている。この切換スィッチ SW1による変調方式の切り換えは、変調方式を指示するモード信号 MODEによって行われる。 GM SK変調方式が使用される場合は、切換スィッチ SW1により上記電源制御回路 2 Aに上記出力レベル指定信号 VPLが入力される。一方、 EDGE変調方式が使用される場合は、切換スィッチ SW1により上記電源制御回路 2 Aに上記出カレベル指定信号 VPLの代わりに信号 L DOが入力される。上記信号 LDOは、送信データの振幅情報に相当する信号であリ、コンパレータ回路 3から伝送される。このコンパレータ回路 3は、上記高周波電力増幅回路 1の入力側に設けられた位相振幅分離回路 4からの振幅 '晴報信号 V i nと、上記高周波電力増幅回路 1の出力側に設けられた出力レベル検出用の力ブラ 5からの検出信号 Vd tとを比較して電位差に応じた信号を出力するように構成されている。上記位相振幅分離回路 4は、送信信号 I Nを位相情報信号 P i nと振幅情報信号 V i nとに分離する回路である。このような構成により、高周波電力増幅回路 1の出力レベルを振幅情報信号 V i nのレベルに一致させるようなフィードバック制御が行われる。なお、力ブラ 5の出力は、ミクサ M I Xにより周波数変換され、フィルタ FLTと増幅回路部 AMP 4を介して上記検出信号 Vd tとしてコンパレータ回路 3に伝送される。 ' また、 EDGE変調モードにおいては、電源制御回路 2 Aに対して出力レベル指定信号 VPLが入力されないため、バイアス電圧生成回路 2 Bは電源制御回路 2 Aからの電源電圧 Vd d 1に基づいて必要な出力レベルに応じた制御電圧 Vc t Iを生成することができない。そこ、バイアス電圧生成回路 2 Bからの電圧に代えて、ベースバンド回路または変復調用回路から供給される出力レベル制御電圧 Va p cをバイアス回路 B I ASに供給する切換スィッチ SW2が設けられている。この切換スィッチ SW2による変調方式の切り換えは、上記モード信号 M ODEによって行われる。なお、符号 T rは、電源制御回路 2 Aの入力端子、 V r ampは電源制御回路 2 Aへの入力電圧、 Τ ί ηは高周波電力増幅回路 1の入力端子、 To u tは高周波電力増幅回路 1の出力端子、 Vo u tは高周波電力増幅回路 1の出力電圧、 T b iはバイアス回路 B I ASの入力端子を示している。図 2は、図 1の高周波電力増幅回路 1の一部（増幅回路部 A M P 2 , A M P 3近傍領域）の回路構成を示す説明図（回路図）である。

図 2に示されるように、 M I SFET (Metal Insulator Semiconductor Field Effect Transistor) 1 1 , 1 2が AMP 2， AM P 3にそれぞれ対応し、その周囲に複数のインダクタ素子 1 3 a, 1 3 b, 1 3 c, 1 3 dおよび容量素子 14 a, 1 4 b, 14 c, 14 d, 14 eが用いられている。 AM P 3を構成する M I S FET 1 2の出力側に接続されたインダクタ素子 1 3 aには、空芯コイルが用いられる。空芯コイルからなるインダクタ素子 1 3 aは、インピーダンス整合をとるため、また電源（電源部）への RF成分 (高周波成分）の漏れ防止のために設けられている。他のインダクタ素子 1 3 b， 1 3 c, 1 3 dは、チップインダクタのようなチップ部品または配線基板に形成したパターン（導体パターン、配線パターン）により形成される。また、容量素子 14 a〜14 eは、チップコンデン γ (チップキャパシタ）のようなチップ部品または配線基板に形成したパターンにより形成される。インダクタ素子 1 3 aには比較的大きな電流が流れるので、チッブインダクタのようなチップ部品や配線基板に形成したパターンからなるィンダクタ素子に比較して許容電流値を大きくすることができる空芯コイルがインダクタ素子 1 3 aとして用いられる。なお、理解を簡単にするために、図 1においては、図 2に示されるインダクタ素子 1 3 a， 1 3 b, 1 3 c, 1 3 d および容量素子 1 4 a , 1 4 b , 1 4 c， 1 4 d , 1 4 eのうち、空芯コイルからなるンダクタ素子 1 3 aの位置だけが図示されている。

図 3および図 4は、本実施の形態の半導体装置、ここでは R Fパワーモジユール（高周波電力増幅装置）のデバイス構造の一例を示す説明図である。図 3は斜視図に ^応ずるが、理解を簡単にするために、封止部材（封止樹脂）については図示を省略している。また、図 4は断面図（側面断面図）に対応するが、各構成部品の高さ位置関係などを明確にするための概念的な構造が示されておリ、図 3 の構造を所定の位置で切断した断面とは完全には一致していない。

図 3および図 4に示される本実施の形態の半導体装置（ここでは R Fパワーモジュールまたは高周波電力増幅装置） 2 0は、配線基板（多層基板、多層配線基板） 2 1と、配線基板 2 1に搭載（実装）された能動素子からなる半導体チップ 2 2と、配線基板 2 1に搭載（実装）された受動素子からなるチップ部品 2 3と、配線基板 2 1に搭載（実装）された空芯コイル 2 4と、半導体チップ 2 2、チップ部品 2 3および空芯コイル 2 4を含む配線基板 2 1の上面を覆う封止樹脂 2 5 とを有している。また、半導体装置 2 0は、例えば図示しない外部回路基板またはマザ一ポードなどに実装することもできる。

配線基板 2 1は、複数の絶縁層（誘電体層） 2 1 aを積層して一体化した多層配線構造を有している。図 3および図 4では、 5つの絶縁層 2 1 aが積層されて配線基板 2 1が形成されているが、積層される絶縁層 2 1 aの数はこれに限定されるものではなく種々変更可能である。また、絶縁層 2 1 aは、例えばアルミナ (酸化アルミニウム、 A I ₂0₃) などのようなセラミックからなるが、これに限定されるものではなく種々変更可能であり、例えばガラスエポキシ樹脂などを用いても良い。

各絶縁体層 2 1 aの表面または裏面には配線形成用の配線パターン 2 1 bが形成されている。配線基板 2 1の主面および裏面の配線パターン 2 1 bは、例えば銅（C c とタングステン（W) との合金の表面にニッケル（N i ) メツキおよび金 ( A u ) メツキを順に施した構成となっている。この金メッキは、配線バターンの酸化や侵食を防ぐ機能を有している。配線基板 2 1の内層の配線パターン 2 1 bは、例えば銅 ( C u ) とタングステン（W) との合金からなる。また、配線パターン 21 bのうち、基準電位供給の配線パターン（例えば配線基板 21の裏面の配線パターンなど）は、絶縁体層 21 aの配線形成面の大半の領域を覆うような^タパターンで形成され、伝送線路用の配線パターンは帯状のパターンで形成されている。異なる配線層の配棒パターン 21 b同士は、ビアホール 26内の導体または導体膜を通じて電気的に接続されている。ビアホール 26内の導体膜は、例えば銅 (C u) とタングステン（W) との合金からなる。なお、ビアホ —ル 26のうち、半導体素子 22の下方に設けられたビアホールは、半導体素子 22で生じた熱を配線基板 21の裏面側に伝導させるためのサーマルビアとして機能す！)ことができる。

配線基板 21の半導体チップ 22搭載領域には、キヤビティと称する平面矩形状の窪み（凹部） 27が設けられており、窪み 27の底面にはその底面全体が覆われるうに配線パターン 21 bがパターン形成されている。各半導体チップ 2 2は、窪み 27の底面に、半導体チップ 22の裏面を配線基板 21側に向けた状態で（すなわちフェイスアップで）、例えば半田（はんだ）などの接合材 28を介してダイボンディングされている。各半導体チップ 22の表面の電極（ボンディングパッド）は、ボンディングワイヤ 29を介して配線基板 21の主面（表面）の配線パターン 21 bと電気的に接続されている。ボンディングワイヤ 29は、例えば金 (Au) 線などからなる。

半導体チップ 22は能動素子からなり、例えば半導体装置 20において電力増幅回路を構成する M I S F E Tなどの半導体増幅素子である。例えば、半導体チップ 22は、図 1の増幅回路部 AMP 1 , AMP 2 (図 2の M I S F ET 1 1 ) , AMP 3 (図 2の M I SFET 1 2) や電源制御回路 2 A内の M I SFET (図 1では図示せず）などに対応する。

チップ部品 23および空芯コイル 24は、半田などの接合材 28により配線基板 21の主面の配線パターン 21 bに接合され電気的に接続されている。チップ部品 23は、抵抗素子（チップ抵抗）、容量素子（チップコンデンサ）またはィンダクタ素子 (チップインダクタ) などの受動素子からなり、例えば半導体装置 20において段間整合回路に用いられている受動素子である。例えば、チップ部品 23は、図 2に示される容量素子 14 a~14 eまたはインダクタ素子 1 3 b, 1 3 c , 1 3 d , あるいはそれ以外の抵抗素子、容量素子またはインダクタ素子などに対応する。空芯コイル 2 4は、例えば、図 2の空芯コイルからなるインダクタ素子 1 3 aに対応する。インダクタ素子 1 3 aは、上記のようにインピーダンス整合をとるため、また電源（電源部）への R F成分（高周波成分）の漏れ防止のために設けられている。なお、図 4は概念的な断面図に対応するが、理解を簡単にするために、図 4において空芯コイル 2 4は断面ではなく側面図で示されている。

配線基板 2 1上の半導体チップ 2 2、チップ部品 2 3、空芯コィル 2 4およびボンディングワイヤ 2 9は封止樹脂 2 5で覆われている。封止樹脂 2 5は、例えばエポキシ樹脂などの樹脂材料からなリ、フィラーなどを含有することもできる。図 5は本実施の形態の半導体装置 2 0で用いられる空芯コイル 2 4の上面図 (平面図）、図 6は空芯コイル 2 4の正面図（平面図）、図 7は空芯コイル 2 4 の断面図である。図 5は、配線基板 2 1の空芯コイル 2 4搭載側の主面（表面）の上方から空芯コイル 2 4を見たときの平面図に対応する。図 6は、図 5の方向 3 5からみた平面図に対応する。図 7は図 5の A— A線の断面図に対応する。図 5〜図 7からも分かるように、本実施の形態では、空芯コイル 2 4は導体線 2 4 aを複数回巻くことにより形成されており、その断面形状（図 7の断面図に対応）は真円ではない。空芯コイル 2 4を構成する導体線 2 4 a (L例えば銅 ( C u ) などの導体からなる芯線 3 6の表層にポリスチレンなどの薄い絶縁膜 3 7の皮膜を形成したものを用いることができ、必要とされるインダクタンス値を得ることができる巻数で螺旋（らせん）状に巻かれている。なお、図 5の方向 3 5は、空芯コイル 2 4を構成する導体線 2 4 aの螺旋の進行方向に対応し、図 7は方向 3 5に垂直な断面である。また、空芯コイル 2 4の両端部近傍では、導体線 2 4 aは皮膜（絶縁膜 3 7 )が除去されて、導体からなる芯線 3 6が露出されておリ、空芯コイル 2 4と配線基板 2 1の主面（表面）の配線パターン 2 1 bとの間の電気的接続を可能としている。

空芯コイル 2 4 (の断面形状）は、幅 W が高さよりも大きく（！^^く、より好ましくは幅 ΝΛ^に対する高さの比率（比）が 0 . 9よりも小さい（h^ \Ν_Λ <0 . 9 ) 。なお、本実施の形態では、図 5〜図 7からも分かるように、空芯コイル 24 (の断面形状）の幅は、空芯コイル 24における配線基板 2 1の主面（空芯コイル 24搭載側の主面）に平行で、かつ空芯コイル 24を構成する導体線 24 aの螺旋の進行方向（図 5の方向 35に対応）に垂直な方向の幅 (最長部の長さ）に対応する。また、図 6および図 7からも分かるように、空芯コイル 24 (の断面形状）の高さ Η，は、空芯コイル 24における配線基板 21 の主面 . (空芯コイル 24搭載側の主面）に垂直な方向の高さ（最長部の長さ） Η ，に対応する。また、空芯コイル 24の断面形状（図 7の断面図に対応）は、空芯コイル 24を構成する導体線 24 aの螺旋の進行方向（図 5の方向 35に対応）に華直な断面の外形（外周形状）に対応する。

空芯コイル 24の断面形状は、例えば略楕円形状とすることができ、その場合、楕円形状の長軸が幅に対応し、短軸が高さに対応する。従って、空芯コィル 24φ断面形状が楕円形状の場合は、長軸に対する短軸の比率（比）が 0. 9 よりも小さい（短軸長軸く 0. 9) ことが好ましい。また、楕円形状の短軸が、配線基板 21の主面に垂直な方向、すなわち空芯コイル 24の高さ方向になり、楕円形状の長軸が配線基板 21の主面に平行な方向になる。

図 8は、本実施の形態の半導体装置 20で用いられるチップ部品 23の斜視図である。チップ部品 23は、例えば 0. 6mmX 0. 3mmの規格のものを用いることができ、この場合チップ部品の高さ H。および幅 W。はそれぞれ 0. 3mm (H。=0. 3mm, W。=0. 3mm) であり、奥行き（長さ） L₀は 0. 6m m (L。=0. 6 mm) となる。なお、本実施の形態では、チップ部品 23の高さ H₀は、チップ部品 23における配線基板 21の主面（チップ部品 23搭載側の主面）に垂直な方向の高さ H₀に対応する。

本実施の形態では、空芯コイル 24の幅 W，は、チップ部品 23の高さ H。よりも大きい。複数の規格（外形寸法規格）のチップ部品 23が配線基板 21の主面に搭載されている場合は、そのうち最も高さ H 0が高いチップ部品 23の高さ H。よりも空芯コイル 24の幅の方が大きい。

近年、 _RFパワーモジュール（高周波電力増幅装置）のような半導体装置は、小型化、薄型化の要求が高く、配線基板上に搭載された各種部品の小型化が要求される。チップ部品（チップ抵抗、チップコンデンサ、チップインダクタ）の小型化は比較的容易であるのに対して、空芯コイルの小型化（小径化）は容易ではない。例えば、チップ部品の形状は上記のような 0. 6mmX O. 3mm (H₀ =0. 3mm, W₀=0. 3 mm, L。=0. 6 mm) の規格のものが開発されているのに対して、空芯コイルの外形法は 0. 5mm (幅および高さが 0. 5m m) が最小である。

図 9〜図 1 1は、空芯コイルの製造工程を示す説明図である。まず、図 9に示されるように、炭素鋼などからなる巻き付け芯 41に皮膜付の銅線などからなる導体線 42を所定の回数卷きつける。理解を簡単にするために図示は省略したけれども、巻き付け芯 41の一方の端部 41 aは、図示しない製造装置に接続されている。それから、図 10に示されるように、導体線 42を所定の位置で切断し、図 1 1に示されるように、導体線 42から巻き付け芯 41を抜き取る。これによリ、断面形状が円形の空芯コイル 43が得られる。

空芯コイル 43を小型化（小径化）するためには、巻き付け芯 41を細くしなければならない。しかしながら、巻き付け芯 41を細くすると、巻き付け芯 41 の強度（機械的強度）が弱まり、空芯コイル 43の安定した製造が困難になってしまう。これは、空芯コイルおよびそれを用いた半導体装置の製造コストを著しく増大させる。導体線 42を細くすることによって空芯コイル 43を小型化（小径化）することも考えられるが、導体線 42を細線化すると空芯コイル 43の許. 容電流値が低下してしまう。このため、回路的に比較的大きな電流が流れる位置では使用することができなくなってしまう。従って、導体線 42の直径はある程度の大きさ（例えば直径 0. 08mm以上）を確保することが好ましい。

一方、チップインダクタは、小型化が比較的容易であるため、外形寸法の規格を上記のような 0. 6mmX 0. 3 mm (H。=0. 3 mm, W。=0. 3 mm, L。=0. 6 mm) とすることが可能であるが、電極層の膜厚が薄いため許容電流値が低くなつてしまう。このため、回路的に比較的大きな電流が流れる位置では使用することができない。

このため、配線基板上に半導体チップ、チップ部品および空芯コイルを搭載した RFパワーモジュール（高周波電力増幅装置）などにおいては、空芯コイルが配線基板上の高さが最も高くなリ、配線基板上に封止樹脂を形成すると、空芯コィルの高さに依存して封止樹脂の厚みを調整しなければならず、封止樹脂の厚みが厚くなつてしまう。

本実施の形態の半導体装置 20では、上記のように、高さ H が幅 W，よリも小さい（h^ W^ より好ましくは h^ZNA^ O. 9) 空芯コイル 24、例えば断面形状が略楕円形状の空芯コイル 24が、配線基板 21上に搭載されている。このため、空芯コイル 24を構成する導体線の太さ（直径）をある程度確保しながら、その高さを比較的低く（小さく）することができる。

このような空芯コイル 24は、例えば次のようにして製造することができる。図 1 2〜図 14は、本実施の形態の半導体装置で用いられる空芯コイル 24の製造工程を示す説明図である。図 1 2は上面図、図 1 3は図 1 2の B— B線の断面図に対応する。図 14は、図 1 3に続く製造工程中の断面図であり、図 1 3と同様の領域の断面に対応する。

上記のように、図 9〜図 1 1に示される工程により、円形の断面形状を有する空芯コイル 43を製造した後、図 1 2および図 1 3に示されるように、台座（下金型） 51の窪み 52内に空芯コイル 43を配置する。図 1 2では、台座 51に 4つの窪み 52が設けられているが、これに限定されるものではなく、台座 51 に設ける窪み 52の数は、任意の数を選択することができる。

この段階では、空芯コイル 43の断面形状はほぼ円形であり、空芯コイル 43 の高さ H₃と幅 W₃とはほぼ等しい（H₃=W₃) 。また、例えば、高さ H ₃および幅 W₃が 0. 5mm (H₃=0. 5 mm, W₃=0. 5mm) の空芯コイル 43を用いることができる。

台座 51に設けられた窪み 52の平面形状は、空芯コイル 43を収容可能な形状または寸法を有している。台座 51に設けられた窪み 52の深さ H₂は、そこに収容する空芯コイル 43の高さ H₃より浅い（H₂<H₃) 。このだめ、台座 5 1の窪み 52内に空芯コイル 43を配置したとき、台座 51の上面 51 aから、空芯コイル 43の一部（上部）が突出した状態となっている。

次に、図 1 4に示されるように、台座 51の上方から上金型 53を下降させて、台座 51に上金型 53を押し付ける。上金型 53の下面（台座 51に接触する側の面）は、例えば平坦面とすることができる。上記のように台座 51の上面 51 aから一部が突出している状態の空芯コイル 43は、上金型 53の下面によって圧力を加えられることによって変形し（押しっぷされ）、変形された空芯コイル 43 aとなる。空芯コイル 43は上下方向（高さ方向）に押しつぶされ（変形し）、変形した空芯コイル 43 aの高さ H₄は、窪み 52の深さ H₂とほぼ同じになる (H₄=H₂) 。また、空芯コイル 43は幅方向に広がり、変形した空芯コイル 4 33の幅\\/₄は、変形する前の空芯コイル 43の幅 W₃よりも大きくなる（W₄> W₃) 。例えば、略円形の断面形状を有する空芯コイル 43が略楕円形状の断面形状を有する空芯コイル 43 aに変形する。

その後、台座 51から上金型 53を離れさせ、窪み 52から空芯コイル 43 a を取リ出す。取リ出された空芯コィル 43 aが上記空芯コィル 24に対応する。このようにして空芯コイル 24を製造することができる。なお、台座 51から上金型 53を離れさせた際に、窪み 52に収容されている空芯コイル 43 aは押しつぶされた状態から弾性によって若干戻り、最終的に製造された空芯コイル 24 の高さは台座 51の窪み 52の深さ H₂よりも若干大きくなる場合もある。このようにして、高さが幅よりも小さな（("^くぃより好ましくは H _Λ \Ν_Λ< . 9) 空芯コイル 24を容易かつ安定して製造することができる。台座 51の窪み 52の深さ Η ₂を調整することで、所望の高さ Η ₁を有する空芯コイル 24を製造することが可能である。例えば、高さが 0. 3mmである空芯コイル 24を得たい場合は、窪み 52の深さ1~1₂を0. 3mm、あるいは台座 51から上金型 53を離れさせた後に弾性により戻る現象を考慮して 0. 3m mよりも若干浅くしておけばよい。

また、台座 51の窪み 52の深さ H₂を調整することで、台座 51の窪み 52 に収容した空芯コイル 43を上金型 53で押しっぷした際に、変形した空芯コィル 43 aの内部の空隙 55がなくなるのを防止することができる。すなわち、空芯コイル 43 aの内部の空隙 55がなくなると、インダクタ素子としての機能を得られなくなる恐れがあるが、窪み 52の深さ H₂を空芯コイル 43 (空芯コィル 43 a) を構成する導体線 42の直径 D₃の 2倍よりも大きくすることで（H₂ >2D₃) 、空芯コイル 43 aの内部に空隙 55を確保し、その大きさを所望のインダクタ素子としての機能を得るのに必要な大きさにすることができる。もし、高さ H。（例えば H。=0. 3mm) のチップ部品 23と、それよりも高さ H₃ (例えば H ₃ = 0. 5 mm) が高く（H₃>H₀) 断面形状が円形状の空芯コィル 43とを配線基板 21上に搭載（実装）した場合、空芯コイル 43の最上部が配線基板 21上の高さが最も高くリ、空芯コイル 43の高さに依存して封止樹脂 25の厚みを調整しなければならず、封止樹脂 25の厚みが厚くなつてしまラ。

本実施の形態では、チップ部品 23の高さ H。（例えば H。=0. 3mm) よりも高さ H₃ (例えば H₃=0. 5mm) が高い（H₃>H₀) 空芯コイル 43を変形させて、変形前の高さ H₃よりも変形後の高さを低く（！"^〉!"!，）し、その変形された（高さを低減させた）空芯コイル 43 aすなわち空芯コイル 24を、配線基板 21上に搭載している。このため、配線基板 21上の空芯コイル 24の最上部の高さ位置を、断面形状が円形の空芯コイル 43を用いる場合に比較して低くすることができ、封止樹脂 25の厚みを薄くすることができる。従って、半導体装置 20の薄型化が可能となる。なお、本実施の形態では、封止樹脂 25 の厚みは、配線基板 21の主面（チップ部品 23および空芯コイル 24の搭載面）から封止樹脂 25の上面 25 aまでの距離に対応する。

また、空芯コイル 24を構成する導体線 24 aの太さ（直径）をある程度確保しながら、空芯コイル 24の高さを比較的低くすることができる。空芯コィル 24を構成する導体線 24 aの直径は、 0. 08 mm以上であればより好ましし、。導体線 24 aの太さをある程度確保し、より好ましくは導体線 24aの直径を 0. 08mm以上とすることで、空芯コイル 24の許容電流値を確保し（大きくし）、回路的に大電流が流れる位置での空芯コイル 24の使用も可能になる。また、比較的高さ H。が高く製造が容易な空芯コイル 43を変形して、比較的高さ H，が低い空芯コィル 24を形成できるので、空芯コイル 24の安定した製造が可能である。、また、空芯コイル 43を変形して空芯コイル 43 aとしたとき、空芯コイルのインダクタンス値は変化するが、本発明者の実験によれば、そのような空芯コィル 43 a (空芯コイル 24) を用いても、 RFパワーモジュールのような半導体装置に対する回路上の影響は少ないことが確認されている。空芯 3ィル 24は、空芯コィル 2 4を構成する導体線 2 4 aの巻数を調整することなどによリ（すなわち変形前の空芯コイル 4 3の導体線 4 2の巻数を調整することなどにより）、ィンダクタンス値を所望の値に調整し、回路上必要なィンダクタンス値を確保することができる。

また、空芯コイル 2 4の幅に対する高さの比率は、 0 . 9よりも小さい ( H ^W^ O . 9 ) ことが好ましい。これにより、空芯コイル 2 4の高さの低減効果をより有効とすることができ、封止樹脂 2 5の厚みを薄くすることができる。従って、半導体装置 2 0の薄型化を実現できる。

また、本実施の形態では、上記のように、チップ部品 2 3の高さ H。よりも高さ H ₃が高い（H ₃ > H ₀) 空芯コイル 4 3を変形させて、変形前の高さ H ₃よりも変形後の高さを低く（Η^ !·^ ) し、その変形された空芯コイル 4 3 aすなわち空芯コイル 2 4を、配線基板 2 1上に搭載している。このため、空芯コイル斗の幅ま、チップ部品 2 3の高さ H。よりも大きく（〉!"!。）なる。複数の規格（外形寸法規格）のチップ部品 2 3が配線基板 2 1の主面に搭載されている場合は、そのうち最も高さ H。が高いチップ部品 2 3の高さ H。よりも空芯コィル 2 4の幅の方が大きい。

また、本実施の形態では、図 4に示されるように、配線基板 2 1上に搭載された空芯コイル 2 4の最上部の高さ位置 P が、チップ部品 2 3の最上部の高さ位置 Ρ。よりも低いかあるいは同じであることが、より好ましい。なお、本実施の形態では、空芯コイル 2 4の最上部の高さ位置 Ρ，は、配線基板 2 1の主面に垂直な方向の高さ位置に対応する。また、チップ部品 2 3の最上部の高さ位置 Ρ。は、配線基板 2 1の主面に垂直な方向の高さ位置に対応し、複数の規格（外形寸法規格）のチップ部品 2 3が配線基板 2 1の主面に搭載されている場合は、そのうち最上部が最も高い位置にあるチップ部品 2 3の最上部の高さ位置 Ρ。に対応する。空芯コイル 2 4の最上部の高さ位置 Ρ，を、チップ部品 2 3の最上部の高さ位置 Ρ。よりも低いかあるいは同じにすることは、空芯コイル 2 4の高さをチップ部品 2 3の高さ Η。以下（h^ H o) にすることにより実現することができる。これにより、配線基板 2 1上の高さ位置が最も高いものが空芯コイル 2 4 ではなくなるので、空芯コィルに依存して封止樹脂 2 5の厚みを厚くする必要がなくなり、封止樹脂 2 5の厚み丁，をより薄くすることができる。従って、半導体装置 2 0全体の厚み Τ ₂をより薄くすることができる。

. また、封止樹脂 2 5の厚み 1^は、より好ましくは 0 . 8 mm以下（T^ O . 8 mm) である。封止樹脂 2 5の厚み丁，を薄くし、好ましくは 0. 8 mm以下 ( T ₁≤0. 8 mm) にすることで、半導体装置 2 0全体の厚み Τ ₂を薄くすることができる。例えば、半導体装置 2 0全体の厚み Τ ₂を 1 · 5 m m以下（ Τ ₂≤ 1.. 5 mm) にすることが可能となる。このため、使用する半導体装置の薄型化が特に要求される電子機器、例えば携帯電話などへの半導体装置 2 0の使用がよリ容易になる。

また、封止樹脂 2 5の上面 2 5 aと空芯コイル 2 4の上部との間の距離は 0 . 1 mm以上 1 mm) であればより好ましい。配線基板 2 1上に空芯コイル 2 4を半田（はんだ）などの接合材 2 8を介して搭載（実装）した際に、半田の吸い上がり現象などにより、空芯コイル 2 4を構成する導体線 2 4 a を伝わって半田が空芯コイル 2 4の上部に付着する恐れがある。このような現象は、鉛フリーの半田を接合材 2 8として用いた場合に特に顕著である。本実施の形態では、上記のように、封止樹脂 2 5の上面 2 5 aと空芯コイル 2 4の上部との間の距離を 0 . 1 mm以上（L ₁≥0 . 1 mm) にすることで、空芯コイル 2 4の上部に半田などが付着したとしても、封止樹脂 2 5からその半田が露出するのを的確に防止することができる。このため、半導体装置 2 0の信頼性をより向上することができる。

また、本実施の形態では、各半導体チップ 2 2は、配線基板 2 1の窪み 2 7の底面に搭載されている。このため、配線基板 2 1に窪み 2 7を設けずに半導体チップ 2 2を搭載した場合に比較して、窪み 2 7の深さの分だけボンディングワイャ 2 9の最上部の高さ位置 P ₂を低くすることができる。従って、空芯コイル 2 4の高さを低くしたときに、ボンディングワイヤ 2 9の最上部の高さ位置 P ₂ が高いことに起因して封止樹脂 2 5の薄型化が制限されるのを防止できる。これにより、半導体装置 2 0の薄型化をよリ効果的に実現することができる。

本実施の形態の半導体装置 2 0は、例えば次のような手法で製造することがでさる。図 1 5〜図 1 8は、本発明の一実施の形態である半導体装置の製造工程中の要部断面図である。

まず、図 1 5に示されるように、配線基板 2 1を準備する。配線基板 2 1は、例えばビルドアップ法、印刷法またはシート積層法などを用いて製造することができる。

次に、図 1 6に示されるように、配線基板 2 1の半導体チップ 2 2、チップ部品 2 3および空芯コイル 2 4を搭載予定の領域に半田などの接合材 2 8を印刷または塗布する。そして、配線基板 2 1上に半導体チップ 2 2、チップ部品 2 3および空芯コイル 2 4を搭載する。

配線基板 2 1に搭載する空芯コイル 2 4は、上記のように高さが幅よりも小さく（h^ ^、より好ましくは h^ZV^ O . 9 ) 、例えば断面形状が略楕円形状を有しておリ、図 9〜図 1 4に関連して説明したようにして準備（製造）される。また、半導体チップ 2 2は、裏面側が下方（配線基板 2 1側）を向き、表面側が上方を向くように（フ： εイスアップボンディング）、配線基板 2 1に設けられた窪み（キヤビティ） 2 7の底面に搭載される。

それから、半田リフロー処理などを行って、半導体チップ 2 2、チップ部品 2 3および空芯コイル 2 4を配線基板 2 1に半田などの接合材 2 8を介して固着する。

次に、図 1 7に示されるように、ワイヤボンディング工程を行って、半導体チップ 2 2の表面の電極（ボンディングパッド）と配線基板 2 1の主面（表面）の配線パターン 2 1 bとをボンディングワイヤ 2 9を介して電気的に接続する。次に、図 1 8に示されるように、配線基板 2 1上に、半導体チップ 2 2、チップ部品 2 3、空芯コイル 2 4およびボンディングワイヤ 2 9を覆うように、封止樹脂 2 5を形成する。封止樹脂 2 5は、例えば印刷法またはモールド用金型（例えばトランスファモールド）などを用いて形成することができる。 1枚の配線基板 2 1から複数の半導体装置 2 0を製造する場合は、封止樹脂 2 5の形成後、配線基板 2 1および封止樹脂 2 5を所定の位置で分割し、各個片としての半導体装置 2 0を得ることができる。

(実施の形態 2 ) 図 1 9は、本発明の他の実施の形態である半導体装置の概念的な構造を示す断面図である。図 1 9は、上記実施の形態 1の図 4に対応する。

図 1 9に示される本実施の形態の半導体装置（例えば R Fパワーモジュールまたは高周波電力増幅装置） 6 0は、止部材が異なること以外は、上記実施の形態 1の半導体装置 2 0とほぼ同様の構成を有するので、封止部材以外の構成についてはここではその説明を省略する。

上記実施の形態 1の半導体装置 2 0では、配線基板 2 1の上面（主面）を封止 (気密封止）する封止部材として封止樹脂 2 5を用いていたが、本実施の形態の半導体装置 6 0では、配線基板 2 1の上面（主面）を封止（気密封止）する封止部材として金属キャップ 6 1を用いている。本実施の形態では、配線基板 2 1上に搭載された半導体チップ 2 2およびボンディングワイヤ 2 9は封止樹脂 6 2によって封止されて（覆われて）いるが、チップ部品 2 3および空芯コイル 2 4は封止樹脂 6 2によって完全には封止されて（覆われて）いない。封止部材としての金属キャップ 6 1は配線基板 2 1に接合され、封止樹脂 6 2によって封止された半導体チップ 2 2およびボンディングワイヤ 2 9とともに、配線基板 2 1上に搭載されて露出した状態にあるチップ部品 2 3および空芯コイル 2 4を封止する。本実施の形態でも、上記実施の形態 1と同様の効果を得ることができる。更に、金属キャップ 6 1により、配線基板 2 1に搭載された半導体チップ 2 2、チップ部品 2 3、空芯コイル 2 4および配線基板 2 1の上面に形成された配線パターン 2 1 bなどが、半導体装置 6 0の外部の電磁場から遮蔽される。このため、半導体装置 6 0の性能をより向上させることができる。

また、本実施の形態においても、上記実施の形態 1と同様に、空芯コイル 2 4 の高さを幅よりも小さくし、より好ましくは配線基板 2 1上に搭載された空芯コィル 2 4の最上部の高さ位置が、チップ部品 2 3の最上部の高さ位置よリも低くなるようにする。これにより、配線基板 2 1上の空芯コイル 2 4の最上部の高さ位置が低くなリ、更に配線基板 2 1上の高さ位置が最も高いものが空芯コイル 2 4ではなくなるので、空芯コイルに依存して金属キャップ 6 1の高さ（厚み） T ₃を高くする必要がなくなり、金属キャップ 6 1の高さ T ₃を低く（小さく）することが可能になる。例えば、金属キャップ 6 1の高さ Τ ₃を 0. 8 mm以下（T ₃ ≤0. 8mm) にすることもできる。なお、本実施の形態では、金属キャップ 6 1の高さ T₃は、配線基板 21の主面（空芯コイル 24などの搭載面）から金属キャップ 61の上面 61 aまでの距離に対応する。金属キャップ 61の高さ T ₃ を低くし、好ましくは 0. 8mm以下（T₃≤0. 8mm) にすることで、半導体装置 60全体の厚み T₄を薄くすることができる。例えば、半導体装置 60全体の厚み Τ₄を 1. 5mm以下（T₄≤1. 5mm) にすることが可能となる。このため、使用する半導体装置の薄型化が特に要求される電子機器、例えば携帯電話などへの半導体装置 60の使用がより容易になる。

また、金属キャップ 61の内部面（内面） 61 bと空芯コイル 24の上部との間の距離（間隔） L₅は 0. 1 mm以上（L₅≥0. 1 mm) であればより好ましい。配線基板 21上に空芯コイル 24を半田などの接合材 28を介して搭載（実装）した際に、半田の吸い上がり現象などにより、空芯コイル 24を構成する導体線 24 aを伝わって半田が空芯コイル 24の上部に付着する恐れがある。このような現象は、鉛フリーの半田を接合材 28として用いた場合に特に顕著である。本実施の形態では、上記のように、金属キャップ 61の内部面 61 bと空芯コィル 24の上部との間の距離 L₅を 0. 1 mm以上（L₅≥0. 1 mm) にすることで、空芯コイル 24の上部に半田などが付着したとしても、金属キャップ 61にその半田が接触するのを的確に防止することができる。このため、半導体装置 6 0の信頼性をより向上することができる。

以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。

例えば、前記実施の形態では、 RFパワーモジュール（高周波電力増幅装置）について説明したが、本発明は、これに限定されるものではなく、配線基板上に能動素子からなる半導体チップと、受動素子からなるチップ部品と、空芯コイルとを搭載した種々の半導体装置に適用することができる。

本願において開示される発明の実施形態のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。

半導体チップ、受動素子からなるチップ部品および空芯コィルを配線基板上に搭載した半導体装置において、空芯コイルの幅に対する高さの比率を 0. 9より小さくし、空芯コイルの幅をチップ部品の高さよりも大きくしたことにより、半導体装置の薄型化が可能になる。

また、半導体チップ、受動素子かなるチップ部品および空芯コイルを配線基板上に搭載した半導体装置において、空芯コイルの断面形状を高さ方向が短軸となる楕円形状とし、楕円形状の長軸をチップ部品の高さよりも大きくしたことにより、半導体装置の薄型化が可能になる。

また、空芯コイルを台座の窪みに配置し、その空芯コイルに圧力を加えることにより変形させて空芯コイルの幅に対する高さの比率を 0. 9より小さくしてから、配線基板上に半導体チップと、変形させた空芯コイルと、受動素子からなりかつその高さが空芯コィルの幅よリも小さいチップ部品とを搭載することにより、半導体装置の薄型化が可能になる。産業上の利用可能性

本発明は、例えば携帯電話のような移動体通信機器などに用いられる半導体装置のように、薄型化が要求される半導体装置として有用である。

Claims

1 . 配線基板と、

前記配線基板上に搭載され、能動素子からなる半導体チップと、

前記配線基板上に搭載され、受動素子からなるチップ部品と、

前記配線基板上に搭載され、導体線を複数回巻いた空芯コイルと、

を有する半導体装置であって請、

前記空芯コイルは幅に対する高さの比率が 0 . 9より小さく、前記空芯コイルの幅が前記チップ部品の高さよリも大きいことを特徴とする半導体装置。

2 . 請求項 1記載の半導体装置において、 Aw car

前記空芯コイルを構成する前記導体線の直径が、 0 . 0 8 mm以上であること囲

を特徴とする半導体装置。

3 . 請求項 1記載の半導体装置において、

前記配線基板上に前記半導体チップ、前記チップ部品および前記空芯コィルを覆うように形成された封止樹脂を更に有し、

前記封止樹脂の厚みが 0 . 8 mm以下であり、前記封止樹脂の上面と前記空芯コイルの上部との間の距離が 0 . 1 mm以上であることを特徴とする半導体装置。

4 . 請求項 1記載の半導体装置において、

前記配線基板の前記半導体チップ、前記チップ部品および前記空芯コイルが搭載された側の主面を封止する金属キヤップを更に有し、

前記金属キャップの高さは 0 . 8 mm以下であり、前記金属キャップの内面と前記空芯コイルの上部との間隔が 0 . 1 mm以上であることを特徴とする半導体装置。

5 . 請求項 1記載の半導体装置において、

前記半導体装置は携帯電話に搭載されることを特徴とする半導体装置。

6 . 請求項 1記載の半導体装置において、

前記半導体装置は電力増幅装置であり、

前記半導体チップは電力増幅回路を構成し、

前記空芯コイルは、高周波成分の漏れ防止のために用いられ、 . 前記受動素子からなるチップ部品は段間整合回路に用いられていることを特徴とする半導体装置。

7、請求項 1記載の半導体装置において、

前記半導体チップは前記配線基板に形成された凹部内に配置され、前記半導体チップと前記配線基板とがボンディングワイヤによって電気的に接続されていることを特徴とする半導体装置。

8 · 請求項 1記載の半導体装置において、

前記空芯コイルの最上部は、前記受動素子からなるチップ部品の最上部よりも低いか等しい高さ位置にあることを特徴とする半導体装置。

9 . 請求項 1記載の半導体装置において、

前記受動素子からなるチップ部品は、抵抗素子、容量素子またはインダクタ素子であることを特徴とする半導体装置。

1 0 . 配線基板と、

前記配線基板に形成された凹部内に搭載され、電力増幅回路を構成する半導体チップと、

前記半導体チップと前記配線基板とを電気的に接続するボンディングワイヤと、前記配線基板上に搭載され、段間整合回路に用いられる抵抗素子、容量素子またはインダクタ素子からなるチップ部品と、

前記配線基板上に搭載され、高周波成分の漏れ防止のために用いられ、直径が 0 . 0 8 mm以上の導体線を複数回卷いた空芯コイルと、

前記配線基板上に前記半導体チップ、前記チップ部品、前記空芯コイルおよび前記ボンディングワイヤを覆うように形成され、厚みが 0 . 8 mm以下である封止樹脂と、

を有し、携帯電話に搭載される電力増幅装置として機能する半導体装置であつて、

前記空芯コイルは幅に対する高さの比率が 0 . 9より小さく、前記空芯コイルの幅が前記チップ部品の高さよりも大きく、前記空芯コィルの最上部は前記チップ部品の最上部よリも低いか等しい高さ位置にあり、前記封止樹脂の上面と前記空芯コイルの上部との間の距離が 0 . 1 mm以上であることを特徴とする半導体装置。

1 1 . 配線基板と、

を有する半導体装置であって、

前記空芯コイルの断面形状は、前記配線基板の主面に垂直な高さ方向が短軸となる楕円形状であリ、前記楕円形状の長軸が前記チップ部品の高さよリも大きいことを特徴とする半導体装置。

1 2 . 請求項 1 1記載の半導体装置において、

前記楕円形状は、長軸に対する短軸の比率が 0 . 9より小さいことを特徴とする半導体装置。

1 3. 請求項 1 1記載の半導体装置において、

前記配線基板上に前記半導体チップ、前記チップ部品および前記空芯コイルを覆うように形成された封止樹脂を更に有し、

1 4 . 請求項 1 1記載の半導体装置において、

前記半導体装置は電力増幅装置であリ、

前記半導体チップは電力増幅回路を構成し、

前記空芯コイルは高周波成分の漏れ防止のために用いられ、

前記受動素子からなるチップ部品は段間整合回路に用いられていることを特徴とする半導体装置。

1 5 . ( a ) 導体線を複数回巻いた空芯コイルを、台座の窪みに配置する工程、 ( b ) 前記台座の前記窪みに配置された前記空芯コイルに圧力を加えることによリ前記空芯コイル変形させ、前記空芯コイルの幅に対する高さの比率を 0 . 9よリ小さくする工程、

( c ) 配線基板上に、能動素子からなる半導体チップと、前記（b ) 工程で変形させた前記空芯コィルと、受動素子からなリかつその高さが前記空芯コィルの前記幅よリも小さいチップ部品とを搭載する工程、

を有することを特徴とする半導体装置の製造方法。

1 6. 請求項 1 5記載の半導体装置の製造方法において、

前記（a) 工程では、前記台座の前記窪みに配置された前記空芯コイルの高さは、前記窪みの深さよりも大きいことを特徴とする半導体装置の製造方法。

1 7. 請求項 1 5記載の半導体装置の製造方法において、

前記窪みの深さが、前記空芯コイルを構成する前記導体線の直径の 2倍よりも大きいことを特徴とする半導体装置の製造方法。

1 8. 請求項 1 5記載の半導体装置の製造方法において、

前記（a) 工程では、断面形状が円形状の前記空芯コイルが、前記台座の前記窪みに配置されることを特徴とする半導体装置の製造方法。

1 9. 請求項 1 5記載の半導体装置の製造方法において、

前記（a) 工程の前に、

(a 1 ) 前記導体線を巻き付け芯に巻きつけてコイル形状にする工程、

(a 2) 前記導体線を所定の位置で切断する工程、

(a 3) 前記導体線から前記巻き付け芯を抜き取って、前記導体線からなる前記空芯コイルを形成する工程、

を有することを特徴とする半導体装置の製造方法。

20. 請求項 1 5記載の半導体装置の製造方法において、

前記 (c) 工程で前記配線基板上に搭載される前記チップ部品の高さは、前記 ( b ) 工程で変形される前の前記空芯コイルの高さよりも低いことを特徴とする半導体装置の製造方法。