JP4193844B2 - 高周波増幅器及び高周波無線通信装置 - Google Patents

高周波増幅器及び高周波無線通信装置 Download PDF

Info

Publication number
JP4193844B2
JP4193844B2 JP2005515892A JP2005515892A JP4193844B2 JP 4193844 B2 JP4193844 B2 JP 4193844B2 JP 2005515892 A JP2005515892 A JP 2005515892A JP 2005515892 A JP2005515892 A JP 2005515892A JP 4193844 B2 JP4193844 B2 JP 4193844B2
Authority
JP
Japan
Prior art keywords
line
input
slot line
output
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005515892A
Other languages
English (en)
Other versions
JPWO2005055418A1 (ja
Inventor
宏泰 松崎
和孝 向山
孝一 坂本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of JPWO2005055418A1 publication Critical patent/JPWO2005055418A1/ja
Application granted granted Critical
Publication of JP4193844B2 publication Critical patent/JP4193844B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High frequency amplifiers, e.g. radio frequency amplifiers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/60—Amplifiers in which coupling networks have distributed constants, e.g. with waveguide resonators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/60—Amplifiers in which coupling networks have distributed constants, e.g. with waveguide resonators
    • H03F3/601—Amplifiers in which coupling networks have distributed constants, e.g. with waveguide resonators using FET's, e.g. GaAs FET's
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier

Description

この発明は、ミリ波帯又はマイクロ波帯に用いられる高周波増幅器及び高周波無線通信装置に関するものである。
近年、この種の高周波増幅器において、スロットラインを用いると、半導体素子などとの接続が容易であり且つバランスのとれた高周波信号を伝搬することができることなどから、特許文献１〜３に開示されているように、スロットラインを高周波信号の入出力ラインやモジュールの一部に使用するようになってきている（例えば特許文献１〜３参照）。
図２１は、特許文献１に開示の増幅器を示す概略平面図である。
この増幅器は、基板１００上の導体１０１，１０２で入力スロット２００を画成すると共に、導体１０３，１０４で出力スロット２０１を画成し、略直線状に形成された入，出力スロット２００，２０１の間に導体１０５を配置している。そして、チップ３００内のＦＥＴ３０１，３０２のゲート電極Ｇを導体１０１，１０２に接続すると共にドレイン電極Ｄを導体１０３，１０４に接続し、ソース電極Ｓを導体１０５に接続している。すなわち、各ＦＥＴ３０１（３０２）のゲート電極Ｇとドレイン電極Ｄの並び方向を入，出力スロット２００，２０１と平行に設定して、入力スロット２００からのマイクロ波信号をＦＥＴ３０１，３０２で増幅して、出力スロット２０１に出力する。
特表２００１−５０１４１８号公報 特表２０００−５００３１０号公報 特開平０１−０９５６０２号公報
しかし、上記した増幅器では、各ＦＥＴ３０１（３０２）のゲート電極Ｇとドレイン電極Ｄの並び方向を入，出力スロット２００，２０１と平行に設定した構成であるので、マイクロ波信号がＴＥモード等の場合には、入，出力スロット２００，２０１を伝搬するマイクロ波信号の磁界の向きと、各ＦＥＴ３０１（３０２）のゲート電極Ｇとドレイン電極Ｄに流れる電流による磁界の向きとがほぼ９０度異なる。このため、入力スロット２００から各ＦＥＴ３０１（３０２）のゲート電極Ｇ側への磁界の伝搬の際、及びドレイン電極Ｄ側から出力スロット２０１への磁界の伝搬の際にエネルギの損失が発生し、ＦＥＴ３０１，３０２による大きな挿入損失が生じるという問題がある。
また、この増幅器に適用される各ＦＥＴ３０１（３０２）では、ゲート電極Ｇ，ドレイン電極Ｄ及びソース電極Ｓが散点状に設けられているため、各ＦＥＴ３０１（３０２）の単体測定に際して、プローブで各電極を一つずつ測定して特性を評価しなければならい。このため、各ＦＥＴ３０１（３０２）を実装した場合の特性と測定特性とが異なってしまうおそれがある。さらに、実装時において入，出力スロット２００，２０１を伝搬するマイクロ波信号の磁界の向きと、各ＦＥＴ３０１（３０２）の磁界の向きとが異なることから、各ＦＥＴ３０１（３０２）単体での測定時に各ＦＥＴ３０１（３０２）に入力される電磁界モードと実装時に各ＦＥＴ３０１（３０２）に入力される電磁界モードとが異なり、測定結果に基づいた回路設計が困難である。
かかる問題は、上記特許文献２及び特許文献３の技術においても同様に生じる。
この発明は、上述した課題を解決するためになされたもので、トランジスタによる挿入損失の低減化と測定結果に基づいた正確な回路設計が可能な高周波増幅器及び高周波無線通信装置を提供することを目的とする。
上記課題を解決するために、請求項１の発明に係る高周波増幅器は、基板に形成され、その先端がショートした入力用スロットラインを有し、磁界が入力用スロットラインの方向と平行な電磁界モードの信号をこの入力用スロットラインに入力するための入力側ライン部と、入力用スロットラインと略平行に形成され且つその先端がショートの出力用スロットラインを有する出力側ライン部と、直線状に並設されたゲート電極及びドレイン電極の両側にソース電極が配設されてなるコプレーナ形状の接続部を有し、ゲート電極が入力用スロットライン側に位置すると共にドレイン電極が出力用スロットライン側に位置した状態で、ゲート電極及びドレイン電極の並び方向が入力用スロットライン及び出力用スロットラインに対して直角になるように基板に実装されたトランジスタとを具備する構成とした。
かかる構成により、入力された信号は、入力用スロットラインを伝搬してトランジスタに入力する。すると、信号が、トランジスタで処理されて出力用スロットラインに至り、出力用スロットラインを伝搬して出力される。かかるトランジスタにおいては、ゲート電極，ドレイン電極及び両にソース電極がコプレーナ形状をなしているので、プローブで全ての電極を一度に測定することができる。そして、実装されたトランジスタにはコプレーナの電磁界モードが誘起されるので、実装後のトランジスタに入力される電磁界モードが、トランジスタを単体で測定したときの電磁界モードと同じとなる。また、入力側ライン部の入力用スロットラインに入力する信号が、磁界が入力用スロットラインの方向と平行な電磁界モードの信号であり、且つトランジスタのゲート電極及びドレイン電極の並び方向が入力用スロットライン及び出力用スロットラインに対して直角に設定されているので、入力用スロットラインとトランジスタと出力用スロットラインとを伝搬するマイクロ波信号の磁界の向きが全て同一方向を向く。
請求項２の発明は、請求項１に記載の高周波増幅器において、入力側ライン部は、入力用スロットライン，この入力用スロットラインから略垂直に分岐して基板の端に至り且つ途中に所定長さのショートスタブを有した第１のＤＣカットライン，及びこの第１のＤＣカットラインよりも入力用スロットラインの先端から離れた位置で分岐して基板の端に至り且つ途中に所定長さのショートスタブを有した第２のＤＣカットラインを備え、出力側ライン部は、出力用スロットライン，この出力用スロットラインから第１のＤＣカットラインとは逆方向に分岐して基板の端に至り且つ途中に所定長さのショートスタブを有した第３のＤＣカットライン，及びこの第３のＤＣカットラインよりも出力用スロットラインの先端から離れた位置で第２のＤＣカットラインと逆方向に分岐して基板の端に至り且つ途中に所定長さのショートスタブを有した第４のＤＣカットラインを備え、トランジスタは、接続部のゲート電極を入力側ライン部の第１のＤＣカットラインと第２のＤＣカットラインで分離された第１のＤＣ電極に接続すると共に、ドレイン電極を出力側ライン部の第３のＤＣカットラインと第４のＤＣカットラインで分離された第２のＤＣ電極に接続することで、これらゲート電極及びドレイン電極の並び方向を入力用スロットライン及び出力用スロットラインに対して直角に設定し、且つ両ソース電極を入力用スロットライン及び第１のＤＣカットラインと出力用スロットライン及び第３のＤＣカットラインとで分離されたグランド電極に接続することで、基板に実装されている構成とした。
かかる構成により、トランジスタのゲート電極を入力側ライン部の第１のＤＣカットラインと第２のＤＣカットラインで分離された第１のＤＣ電極に接続すると共に、ドレイン電極を出力側ライン部の第３のＤＣカットラインと第４のＤＣカットラインで分離された第２のＤＣ電極に接続するので、コプレーナのホットであるゲート電極及びドレイン電極からバイアス用のＤＣを直接供給することができる。
また、請求項３の発明は、請求項１または請求項２に記載の高周波増幅器において、トランジスタのゲート電極とドレイン電極を、入力用スロットライン及び出力用スロットラインの先端から１／４波長の距離だけ手前に配した構成としてある。
かかる構成により、トランジスタのゲート電極とドレイン電極の配設位置に対応した入力用スロットライン及び出力用スロットラインの位置がオープンになる。
また、請求項４の発明は、請求項２または請求項３に記載の高周波増幅器において、第１及び第２のＤＣカットラインのショートスタブの形成位置を、入力用スロットラインの分岐点から１／４波長の位置に設定し、第３及び第４のＤＣカットラインのショートスタブの形成位置を、出力スロットラインの分岐点から１／４波長の位置に設定した構成としてある。
かかる構成により、第１及び第２のＤＣカットラインと入力用スロットラインの分岐点と、第３及び第４のＤＣカットラインと出力スロットラインの分岐点とがショートになる。
また、請求項５の発明は、請求項１ないし請求項４のいずれかに記載の高周波増幅器において、トランジスタの接続部に、両ソース電極間を電気的に接続するエアブリッジを設けた構成としてある。
かかる構成により、トランジスタの両ソース電極の電位が同電位となる。
また、請求項６の発明は、請求項２ないし請求項５のいずれかに記載の高周波増幅器において、入力用スロットラインの部分であって、第１のＤＣカットラインと第２のＤＣカットラインとの間の部分を出力用スロットライン側に湾曲させると共に、出力用スロットラインの部分であって、第３のＤＣカットラインと第４のＤＣカットラインとの間の部分を入力用スロットライン側に湾曲させることで、第１及び第２のＤＣ電極にパッド部をそれぞれ突設し、ゲート電極，ドレイン電極をこれら第１，第２のＤＣ電極のパッド部に接続した構成としてある。
かかる構成により、第１及び第２のＤＣ電極の両パッド部が向き合って突出した状態になるので、第１のＤＣ電極のパッド部とゲート電極との接続点をグランド電極とソース電極との接続部に近づけることができると共に、第２のＤＣ電極のパッド部とドレイン電極との接続点をグランド電極とソース電極との接続部に近づけることができる。
また、請求項７の発明は、請求項２ないし請求項６のいずれかに記載の高周波増幅器において、トランジスタの接続部を基板側に向け、ゲート電極，ドレイン電極，及び両ソース電極を、バンプによって第１，第２のＤＣ電極，及びグランド電極にフリップチップ接続した構成としてある。
かかる構成により、ソース電極の基板接続点とゲート電極及びドレイン電極の基板接続点との距離を短くすることができる。
また、請求項８の発明は、請求項２ないし請求項６のいずれかに記載の高周波増幅器において、トランジスタの接続部を基板と逆側に向け、ゲート電極，ドレイン電極をワイヤによって第１，第２のＤＣ電極に接続すると共に、両ソース電極を、トランジスタに穿設したスルーホールを通じてグランド電極に接続した構成とする。
かかる構成により、一方のソース電極とグランド電極との接続点と他方のソース電極とグランド電極との接続点との距離が短くなり、トランジスタ上の両ソース電極がほぼ同電位になる。
また、請求項９の発明は、請求項６に記載の高周波増幅器において、トランジスタの接続部を基板と逆側に向け、ゲート電極，ドレイン電極，及び両ソース電極を、トランジスタに穿設したスルーホールを通じて第１，第２のＤＣ電極のパッド部，及びグランド電極に接続した構成としてある。
かかる構成により、スルーホールを通じた接続構造なので、第１のＤＣ電極のパッド部とゲート電極との接続点をグランド電極とソース電極との接続部に近づけることができると共に、第２のＤＣ電極のパッド部とドレイン電極との接続点をグランド電極とソース電極との接続部に近づけることができる。
また、請求項１０の発明は、請求項１ないし請求項９のいずれかに記載の高周波増幅器において、基板の部位であって、トランジスタの接続部位に、一以上の放熱用スルーホールを設けた構成としてある。
かかる構成により、トランジスタで発生した熱が放熱用スルーホールを通じて放出される。
請求項１１の発明に係る高周波無線通信装置は、中間周波数の信号と局部発振器からの局部発振信号とをスロットラインを介して入力し、中間周波数の信号を高周波の信号に変換してスロットラインから出力するミキサと、このミキサからの高周波信号を入力側ライン部の入力用スロットラインから入力して増幅する請求項１ないし請求項１０のいずれかに記載の高周波増幅器と、この高周波増幅器の出力側ライン部の出力用スロットラインから出力された高周波信号を送信するスロットアンテナとを具備する構成とした。
また、請求項１２の発明は、請求項１１に記載の高周波無線通信装置において、スロットアンテナで受信した高周波信号を入力側ライン部の入力用スロットラインから入力して増幅する請求項１ないし請求項１０のいずれかに記載の高周波増幅器と、この高周波増幅器の出力側ライン部の出力用スロットラインから出力された高周波信号と局部発振器からの局部発振信号とをスロットラインを介して入力し、この高周波信号を中間周波数の信号に変換してスロットラインから出力するミキサとを設けた構成としてある。
以上説明したように、請求項１〜請求項１０の発明に係る高周波増幅器によれば、プローブで全ての電極を一度に測定することができるので、トランジスタ単体の測定が容易である。そして、実装後のトランジスタに入力される電磁界モードが、トランジスタを単体で測定したときの電磁界モードと同じとなるので、実装されたトランジスタの特性と実装前のトランジスタ単体で測定特性とが一致する。したがって、測定結果に基づいて、高周波増幅器を正確に回路設計することができる。また、入力用スロットラインとトランジスタと出力用スロットラインとを伝搬するマイクロ波信号の磁界の向きが全て同一方向を向くので、信号がトランジスタに入り込む際の損失やトランジスタから出る際の損失、すなわち、トランジスタの挿入損失は極めて少なくなる。
また、請求項２の発明によれば、第１及び第２のＤＣ電極が、第１〜第４のＤＣカットライン，入力用スロットライン及び出力用スロットラインによってグランド電極からＤＣ的に分離されるので、バイアス供給用のリード等の特別な素子を実装したり基板を多層化することなく、実装後のトランジスタにおいて、ＤＣを第１及び第２のＤＣ電極からコプレーナのホットであるゲート電極及びドレイン電極に直接供給することができる。この結果、ＤＣ供給用の特別な治具を用意する必要がなく、この点からも測定の容易化とコストダウンとを図ることができる。
また、請求項３の発明によれば、トランジスタのゲート電極とドレイン電極の配設位置に対応した入力用スロットライン及び出力用スロットラインの位置がオープンになるので、入力用スロットラインからの信号をゲート電極側に確実に入力させることができると共に、ドレイン電極側からの信号を出力用スロットラインに確実に出力させることができる。
また、請求項４の発明によれば、各ＤＣカットラインとスロットラインとの分岐点がショートになるので、スロットラインを伝搬する信号がＤＣカットラインに入り込むことを阻止することができる。
また、請求項５の発明によれば、トランジスタの両ソース電極の電位を同電位にすることができるので、接続部を伝搬する信号のコプレーナモードが強化され、この結果、コプレーナ以外のモードの信号が接続部に発生することを抑圧することができる。
請求項６の発明によれば、第１のＤＣ電極のパッド部とゲート電極との接続点をグランド電極とソース電極との接続部に近づけることができると共に、第２のＤＣ電極のパッド部とドレイン電極との接続点をグランド電極とソース電極との接続部に近づけることができるので、実装されたトランジスタにコプレーナモードを誘起し易くなり、この結果、より高い周波数帯において低損失な伝送を維持することができる。
また、請求項７の発明によれば、ソース電極の基板接続点とゲート電極及びドレイン電極の基板接続点との距離を短くすることができるので、実装されたトランジスタにコプレーナモードが誘起し易くなり、高周波帯域においても低損失を維持することができる。
また、請求項８の発明によれば、一方のソース電極とグランド電極との接続点と他方のソース電極とグランド電極との接続点との距離を短くして、トランジスタ上の両ソース電極がほぼ同電位になるようにしたので、トランジスタに励起される他のモードの信号を抑圧することができる。この結果、実装されたトランジスタにコプレーナモードを誘起し易くなり、より高い周波数帯において低損失な伝送を維持することができる。
請求項９の発明によれば、第１のＤＣ電極のパッド部とゲート電極との接続点をグランド電極とソース電極との接続部に近づけることができると共に、第２のＤＣ電極のパッド部とドレイン電極との接続点をグランド電極とソース電極との接続部に近づけることができるので、実装されたトランジスタにコプレーナモードを誘起し易くなり、この結果、より高い周波数帯において低損失な伝送を維持することができる。また、かかる構成により、トランジスタをダイボンド実装してワイヤで接続するという必要がなくなる利点もある。
また、請求項１０の発明によれば、トランジスタで発生した熱が放熱用スルーホールを通じて効率よく放出されるので、トランジスタの熱的アイソレーションを向上させることができる。
請求項１１及び請求項１２の発明に係る高周波無線通信装置によれば、各電子素子を平行なスロットラインで接続した構成をとっているので、信号をＴＥモードでスロットライン内を伝搬させることで、各素子間の接続性の良い、低損失の信号伝送が可能となる。
以下、この発明の最良の形態について図面を参照して説明する。
図１は、この発明の第１実施例に係る高周波増幅器を構成する基板とトランジスタとを示す斜視図であり、図２は、基板の概略平面図であり、図３は、トランジスタの接続部を示す概略平面図であり、図４は、トランジスタの実装時における図２の矢視Ａ−Ａ断面図であり、図５は、トランジスタの接続状態を示す部分拡大平面図である。
図１に示すように、この実施例の高周波増幅器は、基板１とチップ状のトランジスタ２とを備えてなる。
基板１は、図１に示すように、誘電体板１ａとその両面に設けられた導体１ｂとでなり、導体１ｂの所定部が削除されて複数のスロットラインが形成されている。そして、これらのスロットラインによって、入力側ライン部３と出力側ライン部４とが構成されている。
入力側ライン部３は、入力用スロットライン３０と、平行な第１のＤＣ（直流）カットライン３１及び第２のＤＣカットライン３２とを有し、これらのライン３０〜３２が、第１のＤＣ電極１０を分離形成している。
入力用スロットライン３０は、マイクロ波信号を入力して伝送するための線路であり、信号入力端としての開口端３０ａから基板１の中央部に直線状に延び、その先端３０ｂがショート（短絡）になっている。
ＤＣカットライン３１は、図２に示すように、入力用スロットライン３０から略垂直に分岐して基板１の端（図の下側端）に至って開口しており、その途中には、先端がショートのショートスタブ３３を有している。このショートスタブ３３は、入力用スロットライン３０との分岐点Ｓ１からλ／４（λはマイクロ波信号の波長）の位置に形成され、その長さも同じくλ／４の大きさに設定されている。
また、ＤＣカットライン３２は、ＤＣカットライン３１よりも手前で入力用スロットライン３０から略垂直に分岐し、基板１の端で開口してる。このＤＣカットライン３２もλ／４の長さのショートスタブ３４をその途中に有しており、ショートスタブ３４も入力用スロットライン３０との分岐点Ｓ２からλ／４の位置に形成されている。
一方、出力側ライン部４は、図１に示すように、入力側ライン部３と略点対称の位置に形成されており、出力用スロットライン４０と、平行な第３のＤＣカットライン４１及び第４のＤＣカットライン４２とを有している。そして、これらのライン４０〜４２が、第２のＤＣ電極１１を分離形成している。
出力用スロットライン４０は、マイクロ波信号を出力伝送するための線路であり、入力用スロットライン３０と略平行に形成されている。具体的には、基板１の中央部に位置するショートの先端４０ａから信号出力端としての開口端４０ｂに直線状に延びている。
ＤＣカットライン４１は、図２に示すように、入力用スロットライン４０からＤＣカットライン３１とは逆方向に略垂直に分岐して基板１の端（図の上側端）に至って開口しており、その途中に、ショートスタブ４３を有している。このショートスタブ４３も、分岐点Ｓ３からλ／４の位置に形成され、その長さもλ／４の大きさに設定されている。
また、ＤＣカットライン４２は、ＤＣカットライン４１よりも後方で出力用スロットライン４０からＤＣカットライン３２と逆方向に略垂直に分岐して基板１の端で開口してる。このＤＣカットライン４２もλ／４の長さのショートスタブ４４をその途中に有しており、ショートスタブ４４も分岐点Ｓ４からλ／４の位置に形成されている。
以上のように、基板１には、入力側ライン部３のライン３０〜３２によってＤＣ電極１０が分離形成されている。そして、出力側ライン部４のライン４０〜４２によってＤＣ電極１１が分離形成されており、また、入力用スロットライン３０及びＤＣカットライン３１と出力用スロットライン４０及びＤＣカットライン４１とによって、グランド電極１２が分離形成されている。
トランジスタ２は、図１に示すように、ＤＣ電極１０，１１及びグランド電極１２に接続される。
トランジスタ２は、入力側ライン部３の入力用スロットライン３０から入力されたマイクロ波信号を増幅して、出力側ライン部４の出力用スロットライン４０に出力する能動素子であり、この実施例ではＦＥＴ（電界効果型トランジスタ）を適用する。
トランジスタ２は、図３に示すように、その一面に接続部２０を有している。
接続部２０は、コプレーナ形状に配設されたゲート電極Ｇ，ドレイン電極Ｄ，ソース電極Ｓを有している。具体的には、ゲート電極Ｇとドレイン電極Ｄとが接続部２０の中央に直線状に並設され、これらゲート電極Ｇ及びドレイン電極Ｄの両側に一対のソース電極Ｓが平行に配設されている。そして、エアブリッジ２１が両ソース電極Ｓ間に架けられ、両ソース電極Ｓが電気的に接続されている。
この実施例では、トランジスタ２は、図４及び図５の破線で示すように、接続部２０を基板１側に向け、ゲート電極Ｇ，ドレイン電極Ｄ，及び両ソース電極Ｓを、バンプ２２を介してＤＣ電極１０，１１，及びグランド電極１２にフリップチップ接続させた状態で、基板１に搭載されている。
これにより、トランジスタ２のゲート電極Ｇとドレイン電極Ｄの並び方向が入力用スロットライン３０及び出力用スロットライン４０に対して直角に設定され、しかも、ゲート電極Ｇとドレイン電極Ｄが、入力用スロットライン３０及び出力用スロットライン４０の先端３０ｂ，４０ａからλ／４の距離だけ手前に配されることとなる。
次に、この実施例の高周波増幅器が示す作用及び効果について説明する。
図６は、トランジスタの電極を伝搬する電磁界分布を示す断面図であり、図７は、トランジスタの実装時における図２の矢視Ｂ−Ｂ断面図である。
上記の如き接続状態で、バイアス用の直流電圧を図１に示すＤＣ電極１０，１１に印加すると共に、電磁界モードがＴＥモードのマイクロ波信号Ｍ１を入力側ライン部３の入力用スロットライン３０に入力すると、マイクロ波信号Ｍ１は、電界Ｅを進行方向と垂直にし、磁界Ｈを進行方向と平行にした状態で、入力用スロットライン３０内を伝搬する。すなわち、マイクロ波信号Ｍ１の磁界Ｈは入力用スロットライン３０の方向と平行に進行する。
このマイクロ波信号Ｍ１は、入力用スロットライン３０内をトランジスタ２側に向かい、ＤＣカットライン３２の分岐点Ｓ２（図２参照）に至る。このとき、ＤＣカットライン３２のショートスタブ３４の長さがλ／４で先端がショートであり、且つショートスタブ３４が分岐点Ｓ２からλ／４の距離にあるので、入力用スロットライン３０側からは、ショートスタブ３４の分岐点Ｓ５がオープン（開放）で、分岐点Ｓ２がショートとして見える。このため、マイクロ波信号Ｍ１は、ＤＣカットライン３２側への伝搬を阻止されるので、損失することなく、入力用スロットライン３０内をトランジスタ２側に向かう。
そして、マイクロ波信号Ｍ１がゲート電極Ｇのバンプ２２の接続位置Ｐ１０に至ると、入力用スロットライン３０の先端３０ｂはショートであり、ゲート電極Ｇの接続位置Ｐ１０が先端３０ｂよりλ／４の位置に設定されているので、入力用スロットライン３０は、接続位置Ｐ１０に対応する位置でオープンとなる。このため、マイクロ波信号Ｍ１は、それ以上入力用スロットライン３０内を伝搬することなく、バンプ２２を介してゲート電極Ｇ及び両ソース電極Ｓ側に伝搬する。
そして、ゲート電極Ｇ側から入力したマイクロ波信号Ｍ１がトランジスタ２で増幅されて、その増幅されたマイクロ波信号Ｍ２がドレイン電極Ｄ側から出力されることとなる。このとき、ゲート電極Ｇ，ドレイン電極Ｄ，両ソース電極Ｓがコプレーナ形状に配されているので、ゲート電極Ｇ及びドレイン電極Ｄがいわゆるホットとして機能する。このため、これらの電極を介して伝搬するマイクロ波信号Ｍ１（Ｍ２）の電磁界分布は、図６に示すようになり、マイクロ波信号Ｍ１（Ｍ２）の電界Ｅ及び磁界Ｈが共に伝搬方向に対し垂直方向になる。すなわち、マイクロ波信号は、接続部２０においてコプレーナモード（ＴＥＭモード）で出力側ライン部４の出力用スロットライン４０側に伝搬することとなる。
トランジスタ２で増幅された出力マイクロ波信号Ｍ２は、ドレイン電極Ｄのバンプ２２を介して図１及び図２に示す出力用スロットライン４０内に至るが、このバンプ２２の接続位置Ｐ１１が出力用スロットライン４０の先端４０ａからλ／４の位置にあるので、出力用スロットライン４０は、開口端４０ｂ側から見ると接続位置Ｐ１１に対応する位置でオープンとなる。このため、マイクロ波信号Ｍ２は、先端４０ａ側に伝搬せず、出力用スロットライン４０内を開口端４０ｂに向かって伝搬することとなる。そして、マイクロ波信号Ｍ２は、出力用スロットライン４０内を開口端４０ｂ側に向かい、ＤＣカットライン４２の分岐点Ｓ４（図２参照）に至る。このときも、ＤＣカットライン３１の場合と同様にして、出力用スロットライン４０側から見て、分岐点Ｓ４がショートとなるので、マイクロ波信号Ｍ２は、ＤＣカットライン４２側への伝搬を阻止され、損失することなく、出力用スロットライン４０内を開口端４０ｂ側に向かうこととなる。
なお、ＤＣカットライン３１，４１の分岐点Ｓ１，Ｓ３においても、スロットライン側からはショートとして見えるので、漏れたマイクロ波信号Ｍ１，Ｍ２がＤＣカットライン３１，４１内に侵入することはない。
このように、この実施例の高周波増幅器によれば、入力用スロットライン３０内に入力されたマイクロ波信号Ｍ１が、ＤＣカットライン３１，３２で損失されることなく、トランジスタ２の接続部２０迄確実に伝搬し、トランジスタ２で増幅されたマイクロ波信号Ｍ２がＤＣカットライン４１，４２で損失されることなく、出力用スロットライン４０内を伝搬して、開口端４０ｂから放射されることとなる。
かかる伝搬状態において、図６に示したように、マイクロ波信号は、接続部２０においてコプレーナモードで入力側ライン部３側から出力用スロットライン４０側に伝搬する。しかも、ゲート電極Ｇ及びドレイン電極Ｄの並び方向が入力用スロットライン３０及び出力用スロットライン４０に対して直角に設定されているので、図７に示すように、入力用スロットライン３０とトランジスタ２と出力用スロットライン４０とを伝搬するマイクロ波信号の磁界Ｈの向きは全て同一方向を向く。この結果、マイクロ波信号Ｍ１がトランジスタ２に入り込む際の損失やトランジスタ２から出る際の損失、すなわち、トランジスタ２の挿入損失は極めて少なくなると考えられる。
かかる点を確認すべく発明者等は、次の様な電磁界シミュレーションを行った。
図８は、シミュレーションに用いた高周波増幅器の概略平面図であり、図８（ａ）はゲート電極とドレイン電極の並び方向を入力用スロットライン及び出力用スロットラインと平行にしてトランジスタを接続した状態を示し、図８（ｂ）はゲート電極とドレイン電極の並び方向を入力用スロットライン及び出力用スロットラインと直角にしてトランジスタを接続した状態を示す。また、図９は、周波数と挿入損失との関係を示す特性線図である。
まず、図８（ａ）に示すように、ゲート電極Ｇとドレイン電極Ｄの並び方向を入力用スロットライン３０及び出力用スロットライン４０と平行にした状態で、トランジスタ２を基板に接続し、かかる状態で、５０〜８０ＧＨｚの帯域のマイクロ波信号を入力してトランジスタ２による挿入損失をシミュレーションしたところ、図９に示す特性曲線Ｂ１を得た。そして、図８（ｂ）に示すように、ゲート電極Ｇとドレイン電極Ｄの並び方向を入力用スロットライン３０及び出力用スロットライン４０と直角にした状態で、トランジスタ２を基板に接続し、同帯域のマイクロ波信号を入力して挿入損失をシミュレーションしたところ、図９に示す特性曲線Ｂ２を得た。なお、このシミュレーションでは、トランジスタ２としてのＦＥＴは、ＧａＡｓ（ガリウム砒素）上に上記の如きコプレーナ線路を形成したものを想定している。
これら特性曲線Ｂ１，Ｂ２が示すように、ゲート電極とドレイン電極をスロットラインに対して直角に配した場合の挿入損失の方が、平行に配した場合の挿入損失に比べて極めて小さいことが判明した。
また、この実施例に適用されたトランジスタ２では、ゲート電極Ｇ，ドレイン電極Ｄ，両ソース電極Ｓがコプレーナ形状に配設されているので、プローブで全ての電極を一度に測定することができる。したがって、トランジスタ２単体の測定が容易である。さらに、コプレーナのホットであるゲート電極Ｇ及びドレイン電極Ｄからバイアス用のＤＣを直接供給することができる。このため、ＤＣ供給用の特別な治具を用意する必要がなく、この点からも測定の容易化とコストダウンとを測ることができる。
そして、上記したように、実装されたトランジスタ２にはコプレーナの電磁界モードが誘起されるので、実装後のトランジスタ２に入力される電磁界モードが、トランジスタ２を単体で測定したときの電磁界モードと同じである。したがって、トランジスタ２が実装された際も、実装時の特性が、実装前にトランジスタ２単体で測定された特性と一致する。この結果、測定結果に基づいて、高周波増幅器を正確に回路設計することができる。
また、ＤＣ電極１０，１１をＤＣカットライン３１，３２，４１，４２によってグランド電極１２からＤＣ的に分離しているため、バイアス供給用のリード等の特別な素子を実装したり基板を多層化することなく、実装後のトランジスタ２において、コプレーナのホットであるゲート電極Ｇ及びドレイン電極ＤからＤＣを供給することができる。
また、トランジスタ２の両ソース電極Ｓがエアブリッジ２１によって電気的に接続されているので、両ソース電極Ｓの電位が同電位となり、接続部２０を伝搬するマイクロ波信号のコプレーナモードが強化される。この結果、コプレーナ以外のモードの信号が接続部２０に発生することを抑圧することができる。
また、トランジスタ２をバンプ２２を用いて基板１にフリップチップ接続する構成としている。このため、ソース電極Ｓの基板接続点とゲート電極Ｇ及びドレイン電極Ｄの基板接続点との間の距離を、ダイポンド実装の如く、ソース電極Ｓ，ゲート電極Ｇ及びドレイン電極Ｄをワイヤを用いてそれぞれ基板１に接続した場合における各基板接続点間の距離よりも短くすることができる。この結果、実装されたトランジスタ２にコプレーナモードが誘起され易くなり、高周波帯域においても低損失を維持する。
次に、この発明の第２実施例について説明する。
図１０は、この発明の第２実施例に係る高周波増幅器を示す概略平面図であり、図１１は、図１０の矢視Ｃ−Ｃ断面図である。
この実施例の高周波増幅器は、基板上のライン形状とトランジスタの取付状態が上記第１実施例と異なる。
図１０に示すように、この実施例では、トランジスタ２が、入力用スロットライン３０と出力用スロットライン４０との間に逆向きに実装されている。
具体的には、図１０及び図１１に示すように、トランジスタ２の接続部２０が基板１と逆側に向けられた状態で、トランジスタ２がグランド電極１２上に載置され、導体ペーストでダイボンドされている。そして、ゲート電極Ｇ及びドレイン電極Ｄの位置が、入力用スロットライン３０及び出力用スロットライン４０の先端３０ａ，４０ａよりλ／４だけ手前に設定され、ゲート電極Ｇとドレイン電極Ｄとがワイヤ５，５によってＤＣ電極１０，１１にそれぞれ接続されている。さらに、両ソース電極Ｓは、トランジスタ２内に穿設したスルーホール２３を通じてグランド電極１２に接続されている。
その他の構成，作用及び効果は上記第１実施例と同様であるので、その記載は省略する。
次に、この発明の第３実施例について説明する。
図１２は、この発明の第３実施例に係る高周波増幅器を示す概略平面図であり、図１３は、図１２の矢視Ｄ−Ｄ断面図である。
この実施例の高周波増幅器は、トランジスタ２接続用のパッド部１０ａ，１１ａをＤＣ電極１０，１１に形成した点が、上記第２実施例と異なる。
すなわち、図１２及び図１３に示すように、入力用スロットライン３０は、部分的に湾曲部３０ｃを有している。具体的には、ＤＣカットライン３１とＤＣカットライン３２との間の線路が出力側ライン部４側に向かって湾曲して、ＤＣ電極１０の先端部にパッド部１０ａを形成している。さらに、このパッド部１０ａの中心は、入力用スロットライン３０の先端３０ｂからλ／４の距離だけ手前に位置されている。

また、出力用スロットライン４０も、部分的に湾曲部４０ｃを有している。すなわち、ＤＣカットライン４１とＤＣカットライン４２との間の線路が入力用スロットライン３０側に向かって湾曲して、ＤＣ電極１１の先端部にパッド部１１ａを形成している。そして、このパッド部１１ａの中心の位置も、λ／４の距離だけ先端４０ａの位置から離してある。
トランジスタ２は、ゲート電極Ｇのバンプ２２をＤＣ電極１０のパッド部１０ａの中心に、ドレイン電極Ｄのバンプ２２をＤＣ電極１１のパッド部１１ａの中心に、両ソース電極Ｓのバンプ２２をグランド電極１２にそれぞれ位置させた状態でフリップチップ接続されている。

その他の構成，作用及び効果は上記第１及び第２実施例と同様であるので、その記載は省略する。
次に、この発明の第４実施例について説明する。
図１４は、この発明の第４実施例に係る高周波増幅器を示す概略平面図であり、図１５は、図１４の矢視Ｅ−Ｅ断面図である。
この実施例の高周波増幅器は、トランジスタ２を基板１上にダイボンド実装し、スルーホールを通じて全ての電極を接続した点が上記実施例と異なる。
具体的には、トランジスタ２の接続部２０が基板１と逆側に向けられた状態で、トランジスタ２が、ＤＣ電極１０，１１及びグランド電極１２に渡って載置され、導体ペーストでダイボンドされている。そして、ゲート電極Ｇ，ドレイン電極Ｄ及び両ソース電極Ｓに対応する位置にそれぞれスルーホール２３が穿設され、これらのスルーホール２３を通じて、ゲート電極Ｇ，ドレイン電極Ｄ，及び両ソース電極Ｓが、ＤＣ電極１０，１１及びグランド電極１２に電気的に接続されている。
その他の構成，作用及び効果は上記第１〜第３実施例と同様であるので、その記載は省略する。
次に、この発明の第５実施例について説明する。
図１６は、この発明の第５実施例に係る高周波増幅器を示す概略平面図であり、図１７は、図１６の矢視Ｆ−Ｆ断面図である。
この実施例の高周波増幅器は、基板にトランジスタ放熱用のスルーホールを設けた点が上記第１〜４実施例と異なる。
すなわち、図１６及び図１７に示すように、第１実施例の高周波増幅器において、トランジスタ２の接続部位に対応した基板１の部分に、一の放熱用スルーホール１３が設けられている。具体的には、入力用スロットライン３０と出力用スロットライン４０との間のグランド電極１２の部位であって、トランジスタ２の実装位置の真下に平面視矩形状の放熱用スルーホール１３が設けられている。この放熱用スルーホール１３は、高熱伝導性部材を充填したサーマルビアホールであり、トランジスタ２が発した熱を基板１の下側に伝えてトランジスタ２を冷却する機能を有する。
かかる構成により、トランジスタ２の発熱を効率よく放出し、トランジスタ２の熱的アイソレーションを向上させることができる。
その他の構成，作用及び効果は上記第１〜第４実施例と同様であるので、その記載は省略する。
次に、この発明の第６実施例について説明する。
図１８は、この発明の第６実施例に係る高周波無線通信装置のブロック図である。
この高周波無線通信装置は、送信部６と受信部７とスロットアンテナ８と送，受信信号を分離する分離器９とを備えている。
送信部６は、ミキサ６０とバンドパスフィルタ６１と上記実施例のいずれかの高周波増幅器６２とをスロットライン９０で接続した構成となっており、中間周波信号ＩＦを高周波信号ＲＦにしてスロットアンテナ８から送信する機能を有する。
具体的には、ミキサ６０が中間周波信号ＩＦと局部発振器５０からの局部発振信号Ｌoとをスロットライン９０を介して入力し、中間周波信号ＩＦを高周波信号ＲＦに変換してバンドパスフィルタ６１に出力する。すると、バンドパスフィルタ６１が高周波信号ＲＦを濾波して高周波増幅器６２に出力し、高周波増幅器６２が高周波信号ＲＦを入力側ライン部３の入力用スロットライン３０から入力して増幅する。そして、高周波増幅器６２が増幅した高周波信号ＲＦを分離器９を介してスロットアンテナ８に送り、高周波信号ＲＦをスロットアンテナ８から送信する。
一方、受信部７は、上記実施例のいずれかの高周波増幅器７０とバンドパスフィルタ７１とミキサ７２とをスロットライン９０で接続した構成となっており、スロットアンテナ８から受信した高周波信号ＲＦを中間周波信号ＩＦにする機能を有する。
具体的には、スロットアンテナ８が高周波信号ＲＦを受信すると、高周波信号ＲＦが分離器９を介して高周波増幅器７０の入力用スロットライン３０に入力される。すると、高周波増幅器７０が、高周波信号ＲＦを増幅して出力用スロットライン４０から出力し、バンドパスフィルタ７１が高周波信号ＲＦを濾波してミキサ７２に出力する。そして、ミキサ７２に対し、この高周波信号ＲＦと局部発振器５０からの局部発振信号Ｌoとがスロットライン９０を介して入力し、ミキサ７２が高周波信号ＲＦを中間周波信号ＩＦに変換して出力する。
このように、この実施例の高周波無線通信装置によれば、各電子素子を平行なスロットラインで接続した構成をとっているので、信号をＴＥモードでスロットライン内を伝搬させることで、各素子間の接続性の良い、低損失の信号伝送が可能となる。
その他の構成，作用及び効果は上記第１〜第５実施例と同様であるので、その記載は省略する。
なお、この発明は、上記実施例に限定されるものではなく、発明の要旨の範囲内において種々の変形や変更が可能である。
例えば、図１９に示すように、上記第３実施例の高周波増幅器において、トランジスタ２をスルーホール２３を通じてこの基板１に接続することもできる。すなわち、トランジスタ２の接続部２０が基板１と逆側に向けられた状態で、トランジスタ２を基板１に載置し、ゲート電極Ｇ，ドレイン電極Ｄ及び両ソース電極Ｓに対応する位置にそれぞれ穿設したスルーホール２３を通じて、ゲート電極Ｇ，ドレイン電極Ｄ，及び両ソース電極Ｓを、ＤＣ電極１０のパッド部１０ａ，ＤＣ電極１１のパッド部１１ａ及びグランド電極１２に電気的に接続しても良い。
なお、上記第２実施例では、図１０に示したように、基板１に対してトランジスタ２をワイヤ及びスルーホール接続した高周波増幅器を例示したが、図２０に示すように、上記第３実施例において、基板１に対し、トランジスタ２のゲート電極Ｇとドレイン電極Ｄとをワイヤ５，５によってＤＣ電極１０，１１にそれぞれ接続すると共に、両ソース電極Ｓを、スルーホール２３を通じてグランド電極１２に接続した構成の高周波増幅器をこの発明から除外する意味ではない。
また、上記第５実施例では、一の放熱用スルーホール１３を設けたが、小径の放熱用スルーホール１３を散点状に複数設けても良い。
また、上記実施例では、基板の片面にスロットラインが形成された線路についてのみ説明したが、ＰＤＴＬ（Planer Dielectoric Transmission Line、平面誘導体線路）の線路を用いても上記実施例と同様の作用効果を奏することは勿論である。
また、上記実施形態では、トランジスタとしてＦＥＴを用いたが、これに限定されるものではなく、ゲート電極、ドレイン電極、ソース電極を有するＭＯＳトランジスタであるならば、どのようなトランジスタでも良い。
この発明の第１実施例に係る高周波増幅器を構成する基板とトランジスタとを示す斜視図である。 基板の概略平面図である。 トランジスタの接続部を示す概略平面図である。 トランジスタの実装時における図２の矢視Ａ−Ａ断面図である。 トランジスタの接続状態を示す部分拡大平面図である。 トランジスタの電極を伝搬する電磁界分布を示す断面図である。 トランジスタの実装時における図２の矢視Ｂ−Ｂ断面図である。 シミュレーションに用いた高周波増幅器の概略平面図である。 周波数と挿入損失との関係を示す特性線図である。 この発明の第２実施例に係る高周波増幅器を示す概略平面図である。 図１０の矢視Ｃ−Ｃ断面図である。 この発明の第３実施例に係る高周波増幅器を示す概略平面図である。 図１２の矢視Ｄ−Ｄ断面図である。 この発明の第４実施例に係る高周波増幅器を示す概略平面図である。 図１４の矢視Ｅ−Ｅ断面図である。 この発明の第５実施例に係る高周波増幅器を示す概略平面図である。 図１６の矢視Ｆ−Ｆ断面図である。 この発明の第６実施例に係る高周波無線通信装置のブロック図である。 この発明の変形例を示す概略部分平面図である。 この発明の他の変形例を示す概略部分平面図である。 従来例の増幅器を示す概略平面図である。
符号の説明
１，１′…基板、 ２…トランジスタ、 ３…入力側ライン部、 ４…出力側ライン部、 ５…ワイヤ、 １０，１１…ＤＣ電極、 １０ａ，１１ａ…パッド部、 １２…グランド電極、 １３…放熱用スルーホール、 ２０…接続部、 ２１…エアブリッジ、 ２２…バンプ、 ２３…スルーホール、 ３０，３０′…入力用スロットライン、 ３０ｂ，４０ａ…先端、 ３０ｃ，４０ｃ…湾曲部、 ３１，３２，４１，４２…ＤＣカットライン、 ３３，３４，４３，４４…ショートスタブ、 ４０，４０′…出力用スロットライン、 Ｇ…ゲート電極、 Ｄ…ドレイン電極、 Ｓ…ソース電極、 Ｓ１〜Ｓ５…分岐点、 Ｍ１，Ｍ２…マイクロ波信号、 Ｈ…磁界。

Claims (12)

  1. 基板に形成され、その先端がショートした入力用スロットラインを有し、磁界が入力用スロットラインの方向と平行な電磁界モードの信号をこの入力用スロットラインに入力するための入力側ライン部と、
    上記入力用スロットラインと略平行に形成され且つその先端がショートの出力用スロットラインを有する出力側ライン部と、
    直線状に並設されたゲート電極及びドレイン電極の両側にソース電極が配設されてなるコプレーナ形状の接続部を有し、上記ゲート電極が入力用スロットライン側に位置すると共に上記ドレイン電極が上記出力用スロットライン側に位置した状態で、上記ゲート電極及びドレイン電極の並び方向が上記入力用スロットライン及び出力用スロットラインに対して直角になるように上記基板に実装されたトランジスタと
    を具備することを特徴とする高周波増幅器。
  2. 上記入力側ライン部は、上記入力用スロットライン，この入力用スロットラインから略垂直に分岐して上記基板の端に至り且つ途中に所定長さのショートスタブを有した第１のＤＣカットライン，及びこの第１のＤＣカットラインよりも入力用スロットラインの先端から離れた位置で分岐して上記基板の端に至り且つ途中に所定長さのショートスタブを有した第２のＤＣカットラインを備え、
    上記出力側ライン部は、上記出力用スロットライン，この出力用スロットラインから上記第１のＤＣカットラインとは逆方向に分岐して上記基板の端に至り且つ途中に所定長さのショートスタブを有した第３のＤＣカットライン，及びこの第３のＤＣカットラインよりも出力用スロットラインの先端から離れた位置で上記第２のＤＣカットラインと逆方向に分岐して上記基板の端に至り且つ途中に所定長さのショートスタブを有した第４のＤＣカットラインを備え、
    上記トランジスタは、上記接続部のゲート電極を上記入力側ライン部の第１のＤＣカットラインと第２のＤＣカットラインで分離された第１のＤＣ電極に接続すると共に、上記ドレイン電極を上記出力側ライン部の第３のＤＣカットラインと第４のＤＣカットラインで分離された第２のＤＣ電極に接続することで、これらゲート電極及びドレイン電極の並び方向を上記入力用スロットライン及び出力用スロットラインに対して直角に設定し、且つ上記両ソース電極を上記入力用スロットライン及び第１のＤＣカットラインと出力用スロットライン及び第３のＤＣカットラインとで分離されたグランド電極に接続することで、上記基板に実装されている、
    ことを特徴とする請求項１に記載の高周波増幅器。
  3. 上記トランジスタのゲート電極とドレイン電極を、上記入力用スロットライン及び出力用スロットラインの先端から１／４波長の距離だけ手前に配した、
    ことを特徴とする請求項１または請求項２に記載の高周波増幅器。
  4. 上記第１及び第２のＤＣカットラインのショートスタブの形成位置を、上記入力用スロットラインの分岐点から１／４波長の位置に設定し、
    上記第３及び第４のＤＣカットラインのショートスタブの形成位置を、上記出力スロットラインの分岐点から１／４波長の位置に設定した、
    ことを特徴とする請求項２または請求項３に記載の高周波増幅器。
  5. 上記トランジスタの接続部に、上記両ソース電極間を電気的に接続するエアブリッジを設けた、
    ことを特徴とする請求項１ないし請求項４のいずれかに記載の高周波増幅器。
  6. 上記入力用スロットラインの部分であって、上記第１のＤＣカットラインと第２のＤＣカットラインとの間の部分を上記出力用スロットライン側に湾曲させると共に、上記出力用スロットラインの部分であって、上記第３のＤＣカットラインと第４のＤＣカットラインとの間の部分を上記入力用スロットライン側に湾曲させることで、上記第１及び第２のＤＣ電極にパッド部をそれぞれ突設し、上記ゲート電極，ドレイン電極をこれら第１，第２のＤＣ電極のパッド部に接続した、
    ことを特徴とする請求項２ないし請求項５のいずれかに記載の高周波増幅器。
  7. 上記トランジスタの接続部を上記基板側に向け、上記ゲート電極，ドレイン電極，及び両ソース電極を、バンプによって上記第１，第２のＤＣ電極，及びグランド電極にフリップチップ接続した、
    ことを特徴とする請求項２ないし請求項６のいずれかに記載の高周波増幅器。
  8. 上記トランジスタの接続部を上記基板と逆側に向け、上記ゲート電極，ドレイン電極をワイヤによって第１，第２のＤＣ電極に接続すると共に、両ソース電極を、トランジスタに穿設したスルーホールを通じてグランド電極に接続した、
    ことを特徴とする請求項２ないし請求項６のいずれかに記載の高周波増幅器高周波増幅器。
  9. 上記トランジスタの接続部を上記基板と逆側に向け、上記ゲート電極，ドレイン電極，及び両ソース電極を、トランジスタに穿設したスルーホールを通じて上記第１，第２のＤＣ電極のパッド部，及びグランド電極に接続した、
    ことを特徴とする請求項６に記載の高周波増幅器。
  10. 上記基板の部位であって、トランジスタの接続部位に、一以上の放熱用スルーホールを設けた、
    ことを特徴とする請求項１ないし請求項９のいずれかに記載の高周波増幅器。
  11. 中間周波数の信号と局部発振器からの局部発振信号とをスロットラインを介して入力し、上記中間周波数の信号を高周波の信号に変換してスロットラインから出力するミキサと、
    このミキサからの高周波信号を入力側ライン部の入力用スロットラインから入力して増幅する請求項１ないし請求項１０のいずれかに記載の高周波増幅器と、
    この高周波増幅器の出力側ライン部の出力用スロットラインから出力された高周波信号を送信するスロットアンテナと
    を具備することを特徴とする高周波無線通信装置。
  12. 上記スロットアンテナで受信した高周波信号を入力側ライン部の入力用スロットラインから入力して増幅する請求項１ないし請求項１０のいずれかに記載の高周波増幅器と、
    この高周波増幅器の出力側ライン部の出力用スロットラインから出力された高周波信号と局部発振器からの局部発振信号とをスロットラインを介して入力し、この高周波信号を中間周波数の信号に変換してスロットラインから出力するミキサと
    を設けたことを特徴とする請求項１１に記載の高周波無線通信装置。
JP2005515892A 2003-12-05 2004-11-10 高周波増幅器及び高周波無線通信装置 Expired - Fee Related JP4193844B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2003407399 2003-12-05
JP2003407399 2003-12-05
PCT/JP2004/016664 WO2005055418A1 (ja) 2003-12-05 2004-11-10 高周波増幅器及び高周波無線通信装置

Publications (2)

Publication Number Publication Date
JPWO2005055418A1 JPWO2005055418A1 (ja) 2007-12-06
JP4193844B2 true JP4193844B2 (ja) 2008-12-10

Family

ID=34650308

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005515892A Expired - Fee Related JP4193844B2 (ja) 2003-12-05 2004-11-10 高周波増幅器及び高周波無線通信装置

Country Status (5)

Country Link
US (1) US20070115066A1 (ja)
JP (1) JP4193844B2 (ja)
CN (1) CN1890875A (ja)
GB (1) GB2423417B (ja)
WO (1) WO2005055418A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6473296B2 (ja) * 2014-04-18 2019-02-20 日本電波工業株式会社 高周波回路及び発振器

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2609634B2 (ja) * 1987-10-08 1997-05-14 日本電気株式会社 チップ化モジュール
JPH0219008A (ja) * 1988-07-07 1990-01-23 Mitsubishi Electric Corp マイクロ波トランジスタ
US5978666A (en) * 1994-09-26 1999-11-02 Endgate Corporation Slotline-mounted flip chip structures
JP3426842B2 (ja) * 1996-04-16 2003-07-14 京セラ株式会社 高周波用電力増幅器
JP3067675B2 (ja) * 1997-02-27 2000-07-17 株式会社村田製作所 平面誘電体集積回路
JP3440909B2 (ja) * 1999-02-23 2003-08-25 株式会社村田製作所 誘電体共振器、インダクタ、キャパシタ、誘電体フィルタ、発振器、誘電体デュプレクサおよび通信装置
JP3539391B2 (ja) * 2001-03-15 2004-07-07 株式会社村田製作所 高周波増幅器、高周波モジュール、および通信装置
JP2003017651A (ja) * 2001-06-29 2003-01-17 Toshiba Corp 高周波半導体装置
JP2003152476A (ja) * 2001-11-16 2003-05-23 Fujitsu Ltd 分布増幅器
JP3622732B2 (ja) * 2002-02-27 2005-02-23 株式会社村田製作所 電界効果トランジスタ素子
JP2003338577A (ja) * 2002-05-21 2003-11-28 Murata Mfg Co Ltd 回路基板装置

Also Published As

Publication number Publication date
GB2423417A (en) 2006-08-23
CN1890875A (zh) 2007-01-03
GB2423417B (en) 2007-10-10
US20070115066A1 (en) 2007-05-24
GB0605901D0 (en) 2006-05-03
JPWO2005055418A1 (ja) 2007-12-06
WO2005055418A1 (ja) 2005-06-16

Similar Documents

Publication Publication Date Title
CN108604722B (zh) 包括siw与波导或天线之间的非接触过渡或连接的过渡装置
US9178260B2 (en) Dual-tapered microstrip-to-waveguide transition
Ahmadi et al. Substrateless amplifier module realized by ridge gap waveguide technology for millimeter-wave applications
JP5765174B2 (ja) 電子装置
US10199335B2 (en) Electronic device including coupling structure along with waveguide, and electronic equipment
JP2007174656A (ja) 伝送構造の変換装置
JP5850271B2 (ja) 信号処理装置
JP2012213146A (ja) 高周波変換回路
JP4193844B2 (ja) 高周波増幅器及び高周波無線通信装置
US6204815B1 (en) Increased propagation speed across integrated circuits
US6094114A (en) Slotline-to-slotline mounted flip chip
JP3119191B2 (ja) 平面誘電体集積回路
JPH08250911A (ja) 高周波気密モジュール
JP2011172173A (ja) ミリ波回路モジュール及びそれを用いたミリ波送受信機
KR100687020B1 (ko) 동축선로-마이크로스트립선로의 결합장치
JP2013190230A (ja) レーダ装置
US11688916B2 (en) Impedance converter and electronic device
JP3913937B2 (ja) 半導体装置
Song et al. RF modeling and design of flip-chip configurations of microwave devices on PCBs
JP3042063B2 (ja) マイクロ波回路
JP6536283B2 (ja) 高周波モジュール及び高周波モジュールの製造方法
JP2003249534A (ja) 高周波回路、高周波回路装置
JP2023170889A (ja) 高周波モジュール
JPH0262064A (ja) セラミックパッケージ
EP1555712A1 (en) High frequency mode converter

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080714

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080808

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080902

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080915

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111003

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121003

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131003

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees