CN1890875A - 射频放大器及射频无线通信装置 - Google Patents

射频放大器及射频无线通信装置 Download PDF

Info

Publication number
CN1890875A
CN1890875A CNA2004800361790A CN200480036179A CN1890875A CN 1890875 A CN1890875 A CN 1890875A CN A2004800361790 A CNA2004800361790 A CN A2004800361790A CN 200480036179 A CN200480036179 A CN 200480036179A CN 1890875 A CN1890875 A CN 1890875A
Authority
CN
China
Prior art keywords
gap suture
input
line
radio frequency
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2004800361790A
Other languages
English (en)
Inventor
松崎宏泰
向山和孝
坂本孝一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of CN1890875A publication Critical patent/CN1890875A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/60—Amplifiers in which coupling networks have distributed constants, e.g. with waveguide resonators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/60—Amplifiers in which coupling networks have distributed constants, e.g. with waveguide resonators
    • H03F3/601—Amplifiers in which coupling networks have distributed constants, e.g. with waveguide resonators using FET's, e.g. GaAs FET's
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microwave Amplifiers (AREA)
  • Waveguides (AREA)
  • Amplifiers (AREA)

Abstract

提供一种能够减少晶体管中的插入损耗并根据测量结果进行精确的电路设计的射频放大器和射频无线通信装置。在基板1上形成包括平行延伸的输入隙缝线30和输出隙缝线40的输入侧线路部分3和输出侧线路部分4。在晶体管2的连接部分20中，以共平面方式排列栅极G，漏极D，和两个源极S。栅极G，漏极D，和两个源极S分别通过隆起22以倒装片法连接到DC电极10和11以及接地电极12，以使隙缝线30和40的定向垂直于栅极G和漏极D的排列定向。优选的是，通过空中电桥21连接晶体管2的两个源极S。

Description

射频放大器及射频无线通信装置
技术领域
本发明涉及毫米波频带或微波频带中使用的射频放大器及射频无线通信装置
背景技术
在这种类型的射频放大器中使用隙缝线能够便于与半导体器件或类似器件连接以及良好平衡的射频信号的传播。为此，如在专利文献1至3所揭示的，近年来，已经使用隙缝线作为射频信号或模块部分的输入和输出线(参见专利文献1至3)。
图21是表示专利文献1中揭示的放大器的平面示意图。
在该放大器中，基板100上的导体101和102限定了输入隙缝200，导体103和104限定了输出隙缝201，导体105被放置输入和输出隙缝200和201之间，几乎沿直线延伸。芯片300中的FET 301和302的栅极G分别连接到导体101和102；FET 301和302的漏极D分别连接到导体103和104；FET 301和302的源极S连接到导体105。就是说，每个FET 301(302)的栅极G和漏极D的排列方向与输入和输出隙缝200和201平行。FET 301和302放大来自输入隙缝200的微波信号，并输出到输出隙缝201。
专利文献1：PCT日本译文专利公开No.2001-501418
专利文献2：PCT日本译文专利公开No.2001-500310
专利文献3：PCT日本待审专利申请公开No.01-095602
发明内容
然而，在上述放大器中，每个FET 301(302)的栅极G和漏极D的排列方向与输入和输出隙缝200和201平行，如果微波信号为TE等模式，通过输入和输出隙缝200和201传播的微波信号的磁场方向与流过每个FET 301(302)的栅极G和漏极D的电流的磁场方向相差几乎90度。于是，当磁场从输入隙缝200传播到每个FET 301(302)的栅极G侧时，以及当磁场从漏极D侧传播到输出隙缝201时出现能量损耗。因此，不利的是，FET 301和302引起了明显的插入损耗。
在该放大器中应用的每个FET 301(302)中，分布着栅极G，漏极D，和源极S。因此，当对每个FET 301(302)本身进行测量时，需要用一个探测器分开对每个电极进行测量，以便评估其特性。这种情况下，测量的特性可能与安装每个FET 301(302)时获得的特性不同，此外，由于通过输入和输出隙缝200和201传播的微波信号的磁场的方向与安装FET时每个FET 301(302)的磁场方向不同，在测量每个FET 301(302)本身时输入到每个FET 301(302)的电磁场模式与安装FET时输入到每个FET 301(302)的电磁场模式不同，以致根据测量结果来设计电路变得非常困难。
在根据上述专利文献2和3的技术中也出现该问题。
已经做出了本发明来解决上述问题，本发明的目的是提供根据测量结果，能够减少晶体管和精确电路设计引起的插入损耗的射频放大器和射频无线通信装置。
为了解决上述问题，根据权利要求1的发明的射频放大器包括形成在基板上的输入侧线路部分，所述输入侧线路部分具有一端短路的输入隙缝线，用于将磁场与所述输入隙缝线平行的电磁场模式的信号输入到所述输入隙缝线；输出侧线路部分，包括与所述输入隙缝线基本平行并且一端短路的输出隙缝线；和包括共平面连接部分的晶体管，在所述共平面连接部分中，源极被排列在沿直线排列的栅极和漏极的两侧，并且所述晶体管被安装在基板上，使得所述栅极位于输入隙缝线侧上，漏极位于输出隙缝线侧，栅极和漏极的排列方向垂直于输入隙缝线和输出隙缝线。
通过该结构，输入信号通过输入隙缝线传播并进入晶体管。然后，该信号在晶体管中被处理，到达输出隙缝线，并通过要从其输出的输出隙缝线传播。在所述晶体管中，栅极、漏极、和两个源极被以共平面的方式排列，以便用一个探测器一次能够测量所有的电极。在已经安装的晶体管中感应共平面的电磁场模式，因此输入到已经安装的晶体管的电磁场模式与对晶体管本身测量的电磁场模式相同。此外，输入到输入侧线路部分的输入隙缝线的信号是其中磁场与输入隙缝线平行的电磁场模式的信号，所述晶体管的栅极和漏极的排列方向垂直于输入隙缝线和输出隙缝线。因此，通过输入隙缝线、晶体管、和输出隙缝线传播的微波信号的磁场方向是相同的。
根据权利要求2的发明，在根据权利要求1的射频放大器中，输入侧线路部分包括输入隙缝线；第一DC切除线，从输入隙缝线向基板的边缘以大约90度分路，并且在其中部具有预定长度的短路截线；和第二DC切除线，在从输入隙缝线相对于第一DC切除线远的一端向基板的边缘的点分路，并且在其中部具有预定长度的短路截线。输出侧线路部分包括输出隙缝线；第三DC切除线，在与第一DC切除线相对的方向从输出隙缝线向基板的边缘分路，并且在其中部具有预定长度的短路截线；和第四DC切除线，在与第二DC切除线相对的方向，从输出隙缝线相对于第三DC切除线远的一端向基板的边缘的点分路，并且在其中部具有预定长度的短路截线。所述晶体管安装在基板上，以使连接部分的栅极被连接到由输入侧线路部分的第一DC切除线和第二DC切除线分开的第一DC电极，漏极被连接到由输出侧线路部分的第三DC切除线和第四DC切除线分开的第二电极，以便栅极和漏极的排列方向垂直于输入隙缝线和输出隙缝线，以及使得两个源极被连接到由输入隙缝线、第一DC切除线、输出隙缝线、和第三DC切除线分开的接地电极。
通过该结构，所述晶体管的栅极连接到由输入侧线路部分的第一DC切除线和第二DC切除线分开的第一DC切除线，而漏极连接到由输出侧线路部分的第三DC切除线和第四DC切除线分开的第二DC电极。因此，能够从作为共平面线热端的栅极和漏极直接提供偏置DC。
根据权利要求3的发明，在根据权利要求1或2的射频放大器中，晶体管的栅极和漏极分别被放置在输入隙缝线的一端和输出隙缝线的一端前1/4波长距离的位置。
通过该结构，输入隙缝线和输出隙缝线与排列晶体管的栅极和漏极的位置相对应的位置电开路。
根据权利要求4的发明，在根据权利要求2或3的射频放大器中，第一和第二DC切除线的短路截线被放置在与输入隙缝线的分路点相距1/4波长的位置，第三和第四DC切除线的短路截线被放置在与输出隙缝线的分路点相距1/4波长的位置。
通过该结构，输入隙缝线与第一和第二DC切除线之间的分路点与输出隙缝线与第三和第四DC切除线之间的分路点电短路。
根据权利要求5的发明，在根据权利要求1至4中的任何一项的射频放大器中，在晶体管的连接部分中设置电连接两个源极的空中电桥(airbridge)。
通过该结构，晶体管的两个原极处在相同的电位。
根据权利要求6的发明，在根据权利要求2至5中的任何一项的射频放大器中，第一DC切除线和第二DC切除线之间的一部分输入隙缝线向输出隙缝线侧弯曲，第三DC切除线和第四DC切除线之间的一部分输出隙缝线向输入隙缝线侧弯曲，以便在第一和第二DC电极上形成填充(pad)部分。栅极和漏极被分别连接到第一和第二DC切除线的填充部分。
通过该结构，第一和第二DC电极的填充部分被伸出，同时相互面对，以致第一DC电极的填充部分和栅极之间的连接点能够被靠近接地电极和源极之间的连接点放置，第二DC电极的填充部分和漏极部分之间的连接点能够被靠近接地电极和源极之间的连接点放置。
根据权利要求7的本发明，在根据权利要求2至6中的任何一项的射频放大器中，晶体管的连接部分面对基板，栅极、漏极、和两个源极分别使用隆起(bump)以倒装片法被连接到第一和第二DC电极以及接地电极。
通过该结构，能够缩短基板上的源极的连接点与基板上的栅极和漏极的连接点之间的距离。
根据权利要求8的发明，在根据权利要求2至6中的任何一项所述的射频放大器中，晶体管的连接部分被定向到与基板相对的一侧。栅极和漏极分别经过导线连接到第一和第二DC电极，两个源极通过晶体管中提供的通孔连接到接地电极。
通过该结构，一个源极和接地电极之间的连接点与另一个源极和接地电极之间的连接点之间的距离变短，以使晶体管上的两个源极处在几乎相同的电位。
根据权利要求9的发明，在根据权利要求6的发明中，晶体管的连接部分被定向到与基板相对的一侧。栅极、漏极和两个源极分别通过晶体管中提供的通孔连接到第一和第二DC电极的填充部分以及接地电极。
通过经由通孔的这种连接，能够将第一DC电极的填充部分和栅极之间的连接点靠近接地电极和源极之间的连接点放置，而将第二DC电极的填充部分和漏极之间连接点靠近接地电极和源极之间的连接点放置。
根据权利要求10的发明，在根据权利要求1至9中的任何一项所述的射频放大器中，在基板与晶体管的连接位置对应的部分中提供一个或多个散热通孔。
通过该结构，通过散热通孔来散发晶体管中产生的热。
根据权利要求11的发明的射频无线通信装置包括：混频器，用于通过隙缝线接收中频信号和来自本机振荡器的本机振荡信号，将中频信号转换成射频，并通过隙缝线输出射频信号；根据权利要求1至10中的任何一项所述的射频放大器通过输入侧线路部分的输入隙缝线，从混频器接收射频信号，并放大该信号；隙缝天线，用于发射从射频放大器的输出侧线路部分的输出隙缝线输出的射频信号。
根据权利要求12的发明，在根据权利要求11的射频无线通信装置中，射频无线通信装置包括根据权利要求1至10中的任何一项所述的射频放大器，用于通过输入侧线路部分的输入隙缝线来接收由隙缝天线接收的射频信号，并放大该射频信号；和混频器，用于通过隙缝线接收从射频信号放大器的输出侧线路部分的输出隙缝线输出的射频信号，和来自本机振荡器的本机振荡信号，将射频信号转换成中频信号，并通过隙缝线输出中频信号。
如上所述，在根据权利要求1至10中的任何一项所述发明的射频放大器中，利用一个探测器一次能够测量所有电极，以便能够容易地测量晶体管本身。另外，由于输入到安装的晶体管的电磁场与对晶体管本身进行测量时获得的电磁场模式相同，已安装的晶体管的特性与晶体管被安装之前测量的特性匹配。因此，能够根据测量结果准确地设计射频放大器。另外，通过输入隙缝线、晶体管、和输出隙缝线传播的微波的磁场方向是相同的，以致在信号进入晶体管时发生的损耗和信号从晶体管输出时发生的损耗，即晶体管的插入损耗非常低。
根据权利要求2的发明，第一至第四切除线、输入隙缝线、和输出隙缝线将第一和第二DC电极与接地电极直流分离。因此，可以将直流从第一和第二DC电极直接提供给作为以安装的晶体管中的共平面线的热端的栅极和漏极，而不需要安装诸如引线之类的特定元件来提供偏置或使基板成多层。结果是，不需要提供DC的特定模具(jig)，从而简化了测量并降低了成本。
根据权利要求3的发明，输入隙缝线和输出隙缝线与安排了晶体管的栅极和漏极的位置对应的位置电开路。因此，来自输入隙缝线的信号能够被可靠地输入到栅极侧，来自漏极侧的信号能够被可靠地输出到输出隙缝线。
根据权利要求4的发明，各个DC切除线和隙缝线之间的分路点电短路，以致能够防止通过隙缝线传播的信号进入任何DC切除线。
根据权利要求5的发明，晶体管的两个源极处在相同电位，以致增强了连接部分中传播的信号的共平面模式。结果是，能够防止在连接部分中产生除共平面模式之外的模式的信号。
根据权利要求6的发明，第一DC电极的填充部分与栅极之间的连接点能够被靠近接地电极与源极之间的连接点放置，第二DC电极的填充部分与漏极之间的连接点能够被靠近接地电极与源极之间的连接点放置。因此，在已安装的晶体管中能够容易地引起共平面模式，并由此能够在较高的频带中保持低损耗传输。
根据权利要求7的发明，能够缩短基板上的源极的连接点与基板上的栅极和漏极的连接点之间的距离。因此，能够便于在已安装的晶体管中引起共平面模式，并且即使在高频带中也能保持低损耗。
根据权利要求8的发明，一个源极和接地电极之间的连接点与另一个源极和接地电极之间的连接点之间的距离较短，以使晶体管上的两个源极处在相同电位。因此，能够抑制由晶体管激发的其它模式的信号。于是，能够便于在已安装的晶体管中引起共平面模式，并由此能够在较高的频带中保持低损耗传输。
根据权利要求9的发明，第一DC电极的填充部分与栅极之间的连接点能够被靠近接地电极与源极之间的连接点放置，第二DC电极的填充部分与漏极之间的连接点能够被靠近接地电极与源极之间的连接点放置。因此，在已安装的晶体管中能够容易地引起共平面模式，并由此能够在较高的频带中保持低损耗传输。此外，该结构的优点在于不需要模压结合晶体管，而是通过导线连接。
根据权利要求9的发明，晶体管中产生的热被通过散热通孔有效地散发，以致能够改善晶体管的隔热。
在根据权利要求11和12的发明的射频无线通信装置中，通过相互平行的隙缝线连接各个电子元件。通过该结构，能够平滑地连接各个元件，并且通过使信号以TE模式经由隙缝线传播。
附图说明
图1是表示构成根据本发明第一实施例的射频放大器的基板和晶体管的透视图。
图2是表示该基板的平面示意图。
图3是表示晶体管的连接部分的平面示意图。
图4是在安装了晶体管的状态下沿图2中的A-A线的截面图。
图5是表示晶体管的连接状态的局部放大平面图。
图6是表示晶体管的电极中传播的电磁场分别的截面图。
图7是在安装了晶体管的状态下沿图2中的A-A线的截面图。
图8包括表示模拟中使用的射频放大器的平面示意图。
图9是表示频率与插入损耗之间的关系的特性示意图。
图10是表示根据本发明第二实施例的射频放大器的平面示意图。
图11是沿图10中C-C线的截面图。
图12是表示根据本发明第三实施例的射频放大器的平面示意图。
图13是沿图12中D-D线的截面图。
图14是表示根据本发明第四实施例的射频放大器的平面示意图。
图15是沿图14中E-E线的截面图。
图16是表示根据本发明第五实施例的射频放大器的平面示意图。
图17是沿图16中F-F线的截面图。
图18是表示根据本发明第六实施例的射频无线通信装置的方框图。
图19是表示本发明的一种改进的局部平面示意图。
图20是表示本发明另一种改进的局部平面示意图。
图21是表示已知放大器的平面示意图。
具体实施方式
下面参考附图描述执行本发明的最佳模式。
第一实施例
图1是表示构成根据本发明第一实施例的射频放大器的基板和晶体管的透视图；图2是表示该基板的平面示意图；图3是表示晶体管的连接部分的平面示意图；图4是在安装了晶体管的状态下沿图2中的A-A线的截面图；和图5是表示晶体管的连接状态的局部放大平面图。
如图1中所示，根据该实施例的射频放大器包括呈芯片形状的基板1和晶体管2。
如图1中所示，基板1包括在其两个表面上提供的介电板1a和导体1b。导体1b的预定部分被除去以便形成多个隙缝线(slot line)。这些隙缝线限定了输入侧线路部分3和输出侧线路部分4。
输入侧线路部分3包括输入隙缝线30以及相互平行的第一和第二DC(直流)切除线(cut line)。这些线限定了分开的第一DC电极10。
输入隙缝线30是接收和发射微波的线，并且从开路端30a直线延伸，作为到基板1的中部的信号输入端。其端部30b被短路。
如图2中所示，DC切除线31以大约90度从输入隙缝线30分路，并在基板1的边缘(图中的下边缘)开路。在其中部，设置一端被短路的短路截线33。短路截线33被放置在距输入隙缝线30的分路点S1λ/4(λ表示微波信号的波长)的位置，并且将其长度也设定为λ/4。
DC切除线32还在DC切除线31之前的点以大约90度从输入隙缝线30分路，并且在基板1的边缘开路。DC切除线32在中部也具有短路截线34，其长度为λ/4。短路截线34被放置在距输入隙缝线30的分路点S2λ/4的位置。
另一方面，如图1中所示，输出侧线路部分4被输入侧线路部分3大致为点对称地放置，并且包括输出隙缝线40以及相互平行的第三和第四DC切除线41和42。这些线41和42限定了分开的第二DC电极11。
输出隙缝线40是输出和发射微波信号的线路，并且与输入隙缝线30大致平行。具体地讲，输出隙缝线40从位于基板1的中部的短路端40a向作为信号输出端的开路端40b直线延伸。
如图2中所示，DC切除线41在与DC切除线31相对的方向以大约90度从输出隙缝线40分路，并且在基板1的边缘(图中的上边缘)开路。在其中部，设置短路截线43。短路截线43被放置在距分路点S3λ/4的位置，并且将其长度设定为λ/4。
DC切除线42还在DC切除线41之后，以与DC切除线32相对的方向以大约90度从输出隙缝线40分路，并且在基板1的边缘开路。DC切除线42在中部也具有短路截线44，其长度为λ/4。短路截线44被放置在距分路点S4λ/4的位置。
如上所述，在基板1中，由输入侧线路部分3的线30至32限定了分开的DC电极10。另外，由输出侧线路部分4的线40至42限定了分开的DC电极11。此外，由输入隙缝线30、DC切除线31、输出隙缝线40、和DC切除线41限定了分开的接地电极12。
如图1中所示，晶体管2连接到DC电极10和11，并且连接到接地电极12。
晶体管2是用于放大从输入侧线路部分3的输入隙缝线30输入的微波信号的有源元件，并且向输出侧线路部分4的输出隙缝线40输出信号。在本实施例中，应用FET(场效应晶体管)。
如图3中所示，晶体管2包括在一个表面上的连接部分20。
连接部分20包括以共平面方式排列的栅极G，漏极D，和源极S。更具体地讲，栅极G和漏极D在连接部分20的中央沿直线放置，一对源极S平行地放置在栅极G和D的两侧。空中电桥设置在该对源极S上，以使该对源极S相互电连接。
在本实施例中，如图4以及图5中所示的虚线所表示的，晶体管2被以倒装片的方法，通过隆起22使连接部分20面向基板1，并且栅极G、漏极D、和两个源极S分别连接到DC电极10和11以及接地电极12的方式安装在基板1上。
因此，晶体管2的栅极G和漏极D的排列方向垂直于输入隙缝线30和输出隙缝线40。另外，栅极G和漏极D被放置在输入隙缝线30的一端30b和输出隙缝线40的一端40a之前距离λ/4的位置。
接下来，描述根据本实施例射频放大器的优点效果。
图6是表示晶体管的电极中传播的电磁场分布的截面图，图7是在安装了晶体管2的状态下沿图2中的B-B线的截面图。
在上述连接状态中，偏置DC电流被施加到图1所示的DC电极10和11，电磁场模式为TE模式的微波信号M1被输入到输入侧线路部分3的输入隙缝线30，微波信号M1以电场E垂直于传播方向和磁场H平行于传播方向的状态在输入隙缝线30中传播。换句话说，微波信号M1的磁场H在与输入隙缝线30平行的方向传播。
该微波信号M1在输入隙缝线30中向晶体管2侧传播，并到达DC切除线32的分路点S2(参见图2)。由于DC切除线32的短路截线34的长度为λ/4，短路截线34的一端被短路，短路截线34处在离分路点S2λ/4的位置，当从输入隙缝线30侧看去时，短路截线34的分路点S5电开路，并且分路点S2电短路。通过该结构，微波M1不能传播到DC切除线32侧，而是在输入隙缝线30中向晶体管2侧传播，同时不引起任何损耗。
当微波信号M1到达栅极G的隆起22的连接位置P10时，由于输入隙缝线30的一端30b被短路，并且由于栅极G的连接位置P10处在离一端30bλ/4的位置，输入隙缝线30在与连接位置P10对应的位置变为电开路。因此，微波信号M1不再在输入隙缝线30中传播，而是通过隆起22传播到栅极G和两个源极S。
然后，在晶体管2中放大从栅极G侧输入的微波M1，并从漏极D侧输出放大的微波信号M2。此时，由于栅极G、漏极D、和两个源极S被以共平面方式排列，栅极G和漏极D起到所谓热线的作用。于是，通过这些电极传播的微波信号M1(M2)的电磁场分布如图6所示，其中微波信号M1(M2)的电场E和磁场H二者与传播方向垂直。换句话说，微波信号以共平面模式(TEM)在连接部分20中传播到输出侧线路部分4的输出隙缝线40侧。
已经在晶体管2中被放大的输出微波信号M2通过漏极D的隆起22到达图1和2中所示的输出隙缝线40。由于隆起22的连接位置P11处在与输出隙缝线40的一端40a距离λ/4的位置，当从开路端40b侧看去时，输出隙缝线40在与连接位置P11对应的位置变成电开路。然后，微波信号M2在输出隙缝线40中向开路端40b传播，并到达DC切除线42的分路点S4(参见图2)。在这种情况下，如同在DC切除线31的情况中，当从输出隙缝线40侧看去时，分路点S4被电短路。因此，微波信号M2不能传播到DC切除线41侧，而是在输出隙缝线40中向开路端40b传播，同时不引起任何损耗。
同样，当从隙缝线侧看去时，DC切除线31和41的分路点S1和S3被电短路，以致泄漏的微波信号M1或M2不进入DC切除线31和41。
如上所述，根据本实施例的射频放大器，输入到输入隙缝线30的微波信号M1可靠地传播，并到达晶体管2的连接部分20，而不在DC切除线31和32中引起任何损耗。然后，在晶体管2中被放大的微波信号M2在要从其开路端40b输出的输出隙缝线40中传播，而不在DC切除线41和42中引起任何损耗。
如图6中所示，在该传播状态中，微波信号在连接部分20中以共平面模式从输入侧线路部分3侧传播到输出隙缝线40侧。此外，由于栅极G和漏极D的排列定向与输入隙缝线30和输出隙缝线40垂直，通过输入隙缝线30，晶体管2，和输出隙缝线40传播的微波信号的磁场H的方向相同，如图7中所示。结果是，微波信号M1进入晶体管2时引起的损耗以及微波信号从晶体管2输出时引起的损耗，即晶体管2的插入损耗被明显减小。
发明人等进行了下列电磁场模拟以便验证上述概念。
图8包括在模拟中使用的射频放大器的平面示意图。图8(a)示出了以栅极和漏极的排列定向与输入隙缝线和输出隙缝线平行的方式连接晶体管的状态。图8(b)示出了以栅极和漏极的排列定向与输入隙缝线和输出隙缝线垂直的方式连接晶体管的状态。图9是表示频率与插入损耗之间的关系的特性图。
首先，如图8(a)所示，以栅极G和漏极D的排列定向与输入隙缝线30和输出隙缝线40平行的方式将晶体管2连接到基板。这种状态下，输入50至80GHz频带的微波信号以便模拟晶体管2的插入损耗，并由此获得图9中所示的特性曲线B1。另一方面，如图8(b)所示，以栅极G和漏极D的排列定向与输入隙缝线30和输出隙缝线40垂直的方式将晶体管2连接到基板。这种状态下，输入上述频带的微波信号以便模拟插入损耗，并由此获得图9中所示的特性曲线B2。在该模拟中，使用通过在GaAs(砷化镓)上形成上述共平面线制成的FET作为晶体管2。
如由这些特性曲线B1和B2所指示的，栅极和漏极的排列定向与隙缝线垂直时的插入损耗比栅极和漏极的排列定向平行于隙缝线垂直时的插入损耗比低得多。
在应用于本实施例的晶体管2中，栅极G、漏极D、和两个源极S以共平面方式排列，以致用一个探测器一次能够测量所有的电极。因此，能够容易地对晶体管2本身进行测量。另外，能够从作为共平面线的热端的栅极和G和漏极D直接提供偏置DC。因此，不需要准备用于提供DC的特定模具，从而简化了测量并降低了成本。
如上所述，在安装的晶体管2中感应共平面的电磁场模式。因此，输入到安装的晶体管2的电磁场模式与晶体管2被分开安装时获得的电磁场模式相同。因此，已经安装的晶体管2的特性与未安装的晶体管2的特性匹配。结果是，能够根据测量结果精确地设计射频放大器的电路。
由于DC切除线31，32，41，和42将DC电极10和11与接地电极12DC分开，不需要安装诸如引线之类提供偏置的特定元件，并且不需要使基板形成为多层。在安装的晶体管2中，能够从作为共平面的热端的栅极G和漏极D提供DC。
由于晶体管2的两个源极S通过空中电桥21电连接，因此两个源极处在相同电位，从而增强了连接部分20中传播的微波信号的共平面模式。结果是，能够防止在连接部分20中出现除共平面模式之外的其它模式的信号。
利用隆起22以倒装片法将晶体管2连接到基板1。通过该结构，源极S在基板上的连接点与栅极G和漏极D在基板上的漏极点之间的距离比如同在模压结合(die bonding)中利用导线将源极S、栅极G、和漏极D连接到基板1的情况下基板上各个连接点之间的距离短。结果是，很容易在安装的晶体管2中感应共平面模式，以致即使在高频带中也能够保持低损耗。
第二实施例
下面描述本发明的第二实施例。
图10是表示根据本发明第二实施例的射频放大器的平面示意图，图11是沿图10中的C-C线的截面图。
根据本实施例的射频放大器与上述第一实施例的区别在于线路在基板上的形状以及晶体管的附连状态。
如图10中所示，在本实施例中，在输入隙缝线30和输出隙缝线40之间以相反的定向安装晶体管2。
具体地讲，如图10和11中所示，将晶体管2安装在接地电极12上并利用导电膏模压结合，以使晶体管2的连接部分20被定向到与基板1相对的一侧。栅极G和漏极D分别被设定在输入隙缝线30的一端30b和输出隙缝线40的一端40a前λ/4的位置。用导线5将栅极G和漏极D分别连接到DC电极10和11。另外，两个源极S通过晶体管2中设置的通孔连接到接地电极12。
其它结构、效果、和优点基本上与上述第一实施例中的相同，因而在此省略对应的描述。
第三实施例
下面描述本发明的第三实施例。
图12是表示根据本发明第三实施例的射频放大器的平面示意图，图12是沿图12中的D-D线的截面图。
本实施例的射频放大器与上述第二实施例的区别在于在DC电极10和11中设置与晶体管2连接的填充部分10a和11a。
就是说，如图12和13中所示，输入隙缝线30具有弯曲的部分30c。具体地讲，DC切除线31和DC切除线32之间的线路被向输出侧线路部分4弯曲，以便在DC电极10的边缘形成填充部分10a。填充部分10a的中部被定位在输入隙缝线30的一端30b前λ/4距离的位置。
另外，输出隙缝线部分40具有弯曲部分40c。就是说，DC切除线41和DC切除线42之间的线路向输入隙缝线30弯曲，以便在DC电极11的边缘形成填充部分11a。填充部分11a的中部被定位在离所述的一端40b距离λ/4的位置。
以将栅极G的隆起22定位在DC电极10的填充部分10a的中部，漏极D的隆起22定位在DC电极11的填充部分11a的中部，和两个源极S的隆起22定位在接地电极12上的方式以倒装片法连接晶体管2。
其它结构、效果、优点与上述第一和第二实施例的基本相同，因此在此省略相应的描述。
第四实施例
接下来，描述本发明的第四实施例。
图14是表示根据本发明第四实施例的射频放大器的平面示意图。图15是沿图14中的E-E线的截面图。
根据本实施例的射频放大器与上述实施例的区别在于通过模压结合将晶体管2安装在基板1上，以及经由通孔连接所有电极。
具体地讲，晶体管2被安装在DC电极10和11以及接地电极12上，并且利用导电膏模压结合，以使晶体管2的连接部分20被定位到与基板1相对的一侧。在与栅极G、漏极D、和两个源极S对应的位置设置通孔23。栅极G、漏极D、和两个源极S分别经由这些通孔23电连接到DC电极10和11。
其它结构、效果、优点与上述第一至第三实施例的基本相同，因此在此省略相应的描述。
第五实施例
接下来，描述本发明的第五实施例。
图16是表示根据本发明第五实施例的射频放大器的平面示意图。图17是沿图16中的F-F线的截面图。
根据本实施例的射频放大器与上述第一至第四实施例的区别在于在基板上设置了为晶体管散热的通孔。
就是说，如图16和17中所示，在与晶体管2根据第一实施例的射频放大器中的连接部分对应的基板1部分设置散热通孔13。具体地讲，在输入隙缝线30和输出隙缝线40之间的接地电极12的部分以及安装晶体管2的位置的下方设置平面图中为矩形的散热通孔13。该散热通孔13是填充有高导热性部件的热流通孔，并具有将晶体管2产生的热传递到基板1的下侧以冷却晶体管2的功能。
通过该结构，能够有效地散发晶体管2产生的热，以便能够改善晶体管2的隔热。
其它结构、效果、优点与上述第一至第四实施例的基本相同，因此在此省略相应的描述。
第六实施例
接下来，描述本发明的第六实施例。
图18是表示根据本发明第六实施例的射频无线通信装置的方框图。
该射频无线通信装置包括发射单元6，接收单元7，隙缝天线8，和将发射和接收信号分离的分离器9。
发射单元6包括混频器60，带通滤波器61，和根据上述实施例中的任何一个的射频放大器62，并且具有将中频信号IF转换成射频信号RF，并从隙缝天线8发射RF信号的功能。
具体地讲，混频器60通过隙缝线90接收中频信号IF和来自本机振荡器50的本机振荡信号Lo，将中频信号IF转换成射频信号RF，并将射频信号RF输出到带通滤波器61。然后，带通滤波器61对射频信号RF滤波，并将该信号输出到射频放大器62。射频放大器62通过输入侧线路部分3的输入隙缝线30接收射频信号RF，并放大该信号。此后，射频放大器62通过分离器9向隙缝天线8发射放大的射频信号RF，以便从隙缝天线8发射射频信号RF。
另一方面，接收单元7包括根据上述任何一个实施例的射频放大器70，带通滤波器71，和混频器72，上述部件通过隙缝线90连接。接收单元7具有把从隙缝天线8接收的射频信号RF转换成中频信号IF的功能。
具体地讲，隙缝天线8接收射频信号RF，并将射频信号RF通过分离器9输入到射频放大器70的输入隙缝线30。然后，射频放大器70放大射频信号RF，并从输出隙缝线40输出经放大的射频信号RF。带通滤波器71对射频信号RF进行滤波，并将其输出到混频器72。混频器72通过隙缝线90接收该射频信号RF和来自本机振荡器50的本机振荡信号Lo，并将射频信号RF转换成中频信号IF，和输出该中频信号IF。
如上所述，按照根据该实施例的射频无线通信装置，各个电子元件通过隙缝线相互平行连接。通过该结构，能够平滑地连接各个元件，并且能够通过以TE模式经由隙缝线发射该信号而以低损耗发射该信号。
其它结构、效果、优点与上述第一至第五实施例的基本相同，因此在此省略相应的描述。
本发明不限于上述实施例，而是能够在本发明的范围内接受各种改变或变换。
例如，如图19中所示，在根据第三实施例的射频放大器中，晶体管2能够经由通孔23连接到基板1。就是说，可以以将晶体管2的连接部分20定向到与基板1相对的一侧，以及栅极G，漏极D，和两个源极S经由设置在与栅极G，漏极D，和两个源极S对应的位置的通孔23分别电连接到DC电极10的填充部分10a，DC电极11的填充部分11a，和接地电极12的方式将晶体管2放置在基板1上。
在根据上述第二实施例的射频放大器中，如图10中所示，晶体管2经导线连接到基板1。作为替换，如图20中所示，在根据第二实施例的射频放大器中，可以以将晶体管2的栅极G和漏极D通过导线5连接到DC电极10和11以及两个源极S经由通孔23连接到接地电极12的方式将晶体管2连接到基板1。
在第五实施例中，设置一个散热通孔13。作为替换，可以分布多个具有较小直径的散热通孔13。
在上述实施例中，只描述了在基板的一侧上形成隙缝线的情况。然而，在使用PDTL(平面介电传输线)时，能够获得与上述实施例基本相同的效果和优点。
在上述实施例中，使用FET作为晶体管。然而，本发明不限于FET，而是可以使用任何类型的晶体管，只要该晶体管是具有栅极，漏极，和源极的MOS晶体管。

Claims (12)

1.一种射频放大器，包括：
形成在基板上的输入侧线路部分，所述输入侧线路部分具有一端短路的输入隙缝线，用于将磁场与所述输入隙缝线平行的电磁场模式的信号输入到所述输入隙缝线；
输出侧线路部分，包括与所述输入隙缝线基本平行并且一端短路的输出隙缝线；和
包括共平面连接部分的晶体管，在所述共平面连接部分中，源极被排列在沿直线排列的栅极和漏极的两侧，并且所述晶体管被安装在基板上，使得所述栅极位于输入隙缝线侧，漏极位于输出隙缝线侧，栅极和漏极的排列方向垂直于输入隙缝线和输出隙缝线。
2.根据权利要求1所述的射频放大器，
其中输入侧线路部分包括输入隙缝线；第一DC切除线，从输入隙缝线向基板的边缘以大约90度分路，并且在其中部具有预定长度的短路截线；和第二DC切除线，在从输入隙缝线相对于第一DC切除线远的一端向基板的边缘的点分路，并且在其中部具有预定长度的短路截线，
其中输出侧线路部分包括输出隙缝线；第三DC切除线，在与第一DC切除线相对的方向从输出隙缝线向基板的边缘分路，并且在其中部具有预定长度的短路截线；和第四DC切除线，在与第二DC切除线相对的方向，从输出隙缝线相对于第三DC切除线远的一端向基板的边缘的点分路，并且在其中部具有预定长度的短路截线，
其中所述晶体管安装在基板上，以使连接部分的栅极被连接到由输入侧线路部分的第一DC切除线和第二DC切除线分开的第一DC电极，漏极被连接到由输出侧线路部分的第三DC切除线和第四DC切除线分开的第二电极，以便栅极和漏极的排列方向垂直于输入隙缝线和输出隙缝线，以及使得两个源极被连接到由输入隙缝线、第一DC切除线、输出隙缝线、和第三DC切除线分开的接地电极。
3.根据权利要求1或2所述的射频放大器，其中晶体管的栅极和漏极分别被放置在输入隙缝线的一端和输出隙缝线的一端前的距离为1/4波长的位置。
4.根据权利要求2或3所述的射频放大器，
其中第一和第二DC切除线的短路截线被放置在与输入隙缝线的分路点相距1/4波长的位置，和
其中第三和第四DC切除线的短路截线被放置在与输出隙缝线的分路点相距1/4波长的位置。
5.根据权利要求1至4中的任何一项所述的射频放大器，其中在晶体管的连接部分中设置电连接两个源极的空中电桥。
6.根据权利要求2至5中的任何一项所述的射频放大器，其中第一DC切除线和第二DC切除线之间的一部分输入隙缝线向输出隙缝线侧弯曲，第三DC切除线和第四DC切除线之间的一部分输出隙缝线向输入隙缝线侧弯曲，以便在第一和第二DC电极上形成填充部分，其中栅极和漏极被分别连接到第一和第二DC切除线的填充部分。
7.根据权利要求2至6中的任何一项所述的射频放大器，其中晶体管的连接部分面对基板，其中栅极、漏极、和两个源极分别使用隆起以倒装片法被连接到第一和第二DC电极以及接地电极。
8.根据权利要求2至6中的任何一项所述的射频放大器，其中晶体管的连接部分被定向到与基板相对的一侧，其中栅极和漏极分别经过导线连接到第一和第二DC电极，和其中两个源极通过晶体管中提供的通孔连接到接地电极。
9.根据权利要求6所述的射频放大器，其中晶体管的连接部分被定向到与基板相对的一侧，和其中栅极、漏极和两个源极分别通过晶体管中提供的通孔连接到第一和第二DC电极的填充部分以及接地电极。
10.根据权利要求1至9中的任何一项所述的射频放大器，其中在基板与晶体管的连接位置对应的部分中提供一个或多个散热通孔。
11.一种射频无线通信装置，包括：
混频器，用于通过隙缝线接收中频信号和来自本机振荡器的本机振荡信号，将中频信号转换成射频，并通过隙缝线输出所述射频信号；
根据权利要求1至10中的任何一项所述的射频放大器，用于通过输入侧线路部分的输入隙缝线，从混频器接收射频信号，并放大该信号；和
隙缝天线，用于发射从射频放大器的输出侧线路部分的输出隙缝线输出的射频信号。
12.根据权利要求11的射频无线通信装置，包括：
根据权利要求1至10中的任何一项所述的射频放大器，用于通过输入侧线路部分的输入隙缝线来接收由隙缝天线接收的射频信号，并放大该射频信号；和
混频器，用于通过隙缝线接收从射频信号放大器的输出侧线路部分的输出隙缝线输出的射频信号，和来自本机振荡器的本机振荡信号，将射频信号转换成中频信号，并通过隙缝线输出所述中频信号。
CNA2004800361790A 2003-12-05 2004-11-10 射频放大器及射频无线通信装置 Pending CN1890875A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003407399 2003-12-05
JP407399/2003 2003-12-05

Publications (1)

Publication Number Publication Date
CN1890875A true CN1890875A (zh) 2007-01-03

Family

ID=34650308

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2004800361790A Pending CN1890875A (zh) 2003-12-05 2004-11-10 射频放大器及射频无线通信装置

Country Status (5)

Country Link
US (1) US20070115066A1 (zh)
JP (1) JP4193844B2 (zh)
CN (1) CN1890875A (zh)
GB (1) GB2423417B (zh)
WO (1) WO2005055418A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6473296B2 (ja) * 2014-04-18 2019-02-20 日本電波工業株式会社 高周波回路及び発振器

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2609634B2 (ja) * 1987-10-08 1997-05-14 日本電気株式会社 チップ化モジュール
JPH0219008A (ja) * 1988-07-07 1990-01-23 Mitsubishi Electric Corp マイクロ波トランジスタ
US5978666A (en) * 1994-09-26 1999-11-02 Endgate Corporation Slotline-mounted flip chip structures
JP3426842B2 (ja) * 1996-04-16 2003-07-14 京セラ株式会社 高周波用電力増幅器
JP3067675B2 (ja) * 1997-02-27 2000-07-17 株式会社村田製作所 平面誘電体集積回路
JP3440909B2 (ja) * 1999-02-23 2003-08-25 株式会社村田製作所 誘電体共振器、インダクタ、キャパシタ、誘電体フィルタ、発振器、誘電体デュプレクサおよび通信装置
JP3539391B2 (ja) * 2001-03-15 2004-07-07 株式会社村田製作所 高周波増幅器、高周波モジュール、および通信装置
JP2003017651A (ja) * 2001-06-29 2003-01-17 Toshiba Corp 高周波半導体装置
JP2003152476A (ja) * 2001-11-16 2003-05-23 Fujitsu Ltd 分布増幅器
JP3622732B2 (ja) * 2002-02-27 2005-02-23 株式会社村田製作所 電界効果トランジスタ素子
JP2003338577A (ja) * 2002-05-21 2003-11-28 Murata Mfg Co Ltd 回路基板装置

Also Published As

Publication number Publication date
GB2423417B (en) 2007-10-10
JPWO2005055418A1 (ja) 2007-12-06
GB2423417A (en) 2006-08-23
GB0605901D0 (en) 2006-05-03
JP4193844B2 (ja) 2008-12-10
US20070115066A1 (en) 2007-05-24
WO2005055418A1 (ja) 2005-06-16

Similar Documents

Publication Publication Date Title
CN1320778C (zh) 高频开关模块
CN1173461C (zh) 带功率放大器的电压控制振荡器
CN1236641C (zh) 高频组件
US7777309B2 (en) Amplifier chip mounted on a lead frame
CN1237725C (zh) 高频复合部件和使用该部件的无线通信装置
CN1190113C (zh) 陶瓷叠层器件
CN1223048C (zh) 两波段传输系统及其天线
US20060182386A1 (en) Transmission line to waveguide interconnect and method of forming same
CN1175564C (zh) 表面声波器件及通信设备
JP2001519989A (ja) 二重帯域セルラー電話用の２つの電力増幅器を有する増幅器モジュール
CN1619879A (zh) 一种天线装置与一种包括天线装置的无线电通信装置
CN1728371A (zh) 半导体器件
CN1623232A (zh) 带有补偿的射频放大器装置
US20060237830A1 (en) Semiconductor device and electronic device
CN1221061C (zh) 天线装置
CN1286208C (zh) 并行多级带通滤波器
CN103430449B (zh) 地面广播波接收用天线装置及其构成部件
CN1860598A (zh) 导电性半导体衬底上的电极焊盘
CN1169287C (zh) 具有放大元件的高效放大器及无线发信装置
CN1941641A (zh) 信号接收装置
CN1232148C (zh) 声表面波装置和通信单元
JP2004254068A (ja) 高周波送受信モジュール
CN1669176A (zh) 传送线路和半导体集成电路装置
CN1890875A (zh) 射频放大器及射频无线通信装置
CN1411608A (zh) 功率晶体管模块和功率放大器及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication