CN1190113C - 陶瓷叠层器件 - Google Patents

陶瓷叠层器件 Download PDF

Info

Publication number
CN1190113C
CN1190113C CNB011295678A CN01129567A CN1190113C CN 1190113 C CN1190113 C CN 1190113C CN B011295678 A CNB011295678 A CN B011295678A CN 01129567 A CN01129567 A CN 01129567A CN 1190113 C CN1190113 C CN 1190113C
Authority
CN
China
Prior art keywords
ceramic body
ceramic
dielectric constant
laminated device
low
Prior art date
Application number
CNB011295678A
Other languages
English (en)
Other versions
CN1336787A (zh
Inventor
山田彻
瓜生一英
松村勉
石崎俊雄
Original Assignee
松下电器产业株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2000192265 priority Critical
Application filed by 松下电器产业株式会社 filed Critical 松下电器产业株式会社
Publication of CN1336787A publication Critical patent/CN1336787A/zh
Application granted granted Critical
Publication of CN1190113C publication Critical patent/CN1190113C/zh

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4688Composite multilayer circuits, i.e. comprising insulating layers having different properties
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385Assembly of a plurality of insulating substrates
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64Impedance arrangements
    • H01L2223/66High-frequency adaptations
    • H01L2223/6661High-frequency adaptations for passive devices
    • H01L2223/6677High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/0102Calcium [Ca]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01025Manganese [Mn]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701Low temperature co-fired ceramic [LTCC]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1515Shape
    • H01L2924/15153Shape the die mounting substrate comprising a recess for hosting the device
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1517Multilayer substrate
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3011Impedance
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3025Electromagnetic shielding
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0306Inorganic insulating substrates, e.g. ceramic, glass
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4061Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in inorganic insulating substrates
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4697Manufacturing multilayer circuits having cavities, e.g. for mounting components

Abstract

本发明的陶瓷体叠层器件包括具有通过层间通路孔3实现电气连接的多层配线图形2的第1陶瓷体,具有通过层间通路孔3实现电气连接的多层配线图形2的第2陶瓷体,以及在所述第1和第2陶瓷体之间夹持的热硬化性树脂片17,所述热硬化性树脂片上具有填入了导电性树脂的穿通孔以使所述第1陶瓷体的某个所述多层配线图形与所述第2陶瓷体的某个所述多层配线实现电气连接。实现了高性能化、小型化、低矮化、易制造、可靠性高的陶瓷叠层器件。

Description

陶瓷叠层器件

技术领域

本发明主要是涉及用于移动电话机等高频无线电仪器的陶瓷叠层器件,特别是涉及陶瓷叠层RF器件。

背景技术

近年,陶瓷叠层器件,特别是在高频波段(无线电频率波段)工作的陶瓷叠层RF器件对移动电话机等高频无线仪器的小型化做出的贡献非常引人注目。下面参照附图说明已有的陶瓷叠层RF器件。

图12是已有的陶瓷叠层RF器件的剖面图。图12中,101是低温烧结陶瓷体。102是由多层配线导体构成的RF电路。103是层间通路孔。105是芯片电阻、芯片电容、芯片电感体、带包装的半导体等芯片部件。105通过金属帽107实现电路的密封。

下面说明上述结构的已有的陶瓷叠层RF器件的工作原理。

首先,多层配线导体102与多个芯片部件105之间实现电气连接,同时在低温烧结陶瓷体101内形成内层电容和内层电感。这些部件整体形成RF电路,具有例如RF叠层开关等陶瓷叠层RF器件的功能。

另外,图13是表示已有的陶瓷叠层RF器件的结构方框图。这些方框分别代表叠层滤波器(图13(a)),表面弹性波(SAW)滤波器(图13(b)),RF开关(图13(c))等不同功能的各个独立的器件。

但是在上述结构中,因为没有保护被装配芯片部件的封装树脂或者封装空腔的密封金属盖(金属帽107),所以不能安装需要封闭的半导体裸芯片和SAW滤波器。这里,已有实施例中的金属盖107仅作为电磁屏蔽,而没有封装功能,所以不能安装这些部件。

另外,在上述结构中,使用了单一陶瓷体。因此,为了通过内装高容量的电容器而形成多功能器件,象特开平4-79601号(相对应的美国专利:美国专利5406235号)所示的那样,提出了将具有不同相对介电常数的陶瓷等介电体形成一体的方法。例如,提出了用不同成分的陶瓷体烧结成一体的方法。但是,成分不同的陶瓷体的收缩率各不相同,形成一体烧结非常困难。还有,对于不同相对介电常数的陶瓷体形成的一体化陶瓷,在不同的相对介电常数的陶瓷体之间,有时会生成寄生电容并影响器件性能。

发明内容

本发明的目的是提供可以收容半导体裸芯片和SAW滤波器的陶瓷叠层器件。另外一个目的是为了使器件小型化、多功能化、低矮化、易制造,并提高其可靠性。同时通过最优化电路设计来提高上述陶瓷叠层器件在组合多项功能后的综合性能。

本发明的陶瓷叠层器件的特征为由具有通过层间通路孔实现电气连接的多层配线图形的第1陶瓷体、具有通过层间通路孔实现电气连接的多层配线图形的第2陶瓷体、以及处于所述第1和第2陶瓷体之间的热硬化性树脂片所组成,所述热硬化性树脂片上具有填入了导电性树脂的穿通孔以使所述第1陶瓷体的某个所述多层配线图形和所述第2陶瓷体的某个所述多层配线图形互相实现电气连接。

所述陶瓷体的内部至少有一层配线图形,各配线图形通过层间通路孔实现电气连接。这里,作为陶瓷体,例如,可以使用相对介电常数大于10的高介电常数系列的介电体,也可以使用相对介电常数小于10的低介电体。作为高介电常数系列的介电体,可以使用Bi-Ca-Nb-O系(相对介电常数大约58)、Ba-Ti-O系、Zr(Mg,Zn,Nb)Ti-Mn-O系等介电体。另外,作为低介电常数系列的介电体,可以使用铝硼硅酸玻璃系列(相对介电常数7)、镁橄榄石系列等陶瓷材料。另外,作为热硬化性树脂,可以使用例如环氧树脂,苯酚树脂,氰酸盐树脂等。

另外,本发明的陶瓷叠层器件是上述陶瓷叠层器件,其特征是上述各陶瓷体是叠层一体烧结的低温烧结陶瓷体。

本发明的陶瓷叠层器件是上述陶瓷叠层器件,其特征是所述第1、第2陶瓷体和所述热硬化性树脂片通过热硬化形成一体。

本发明的陶瓷叠层器件是上述陶瓷叠层器件,其特征是所述第1、第2陶瓷体的相对介电常数互不相同。

因为在相对介电常数互不相同的陶瓷体之间夹持有比陶瓷的介电常数低的热硬化性树脂,能够减少相对介电常数不同的陶瓷之间发生的寄生电容,提高器件性能。另外,因为在陶瓷体和热硬化性树脂片的界面形成图形,可以调整在各陶瓷体内部构成的多层配线图形等的电路间的阻抗的不匹配,避免发生损失。而且,因为热硬化性树脂具有非常低的相对介电常数,在它和陶瓷的界面形成的各图形之间的相互干涉很少,可以得到很好的器件性能。

另外,本发明的陶瓷叠层器件是上述陶瓷叠层器件,其特征是增加了具有通过层间通路孔实现电气连接的多层配线图形的第3陶瓷体,以及夹持在所述第2和第3陶瓷体之间的热硬化性树脂片;所述第1陶瓷体的相对介电常数小于10,所述第2陶瓷体的相对介电常数大于10,所述第3陶瓷体的相对介电常数小于10。

本发明的陶瓷叠层器件是上述陶瓷叠层器件,其特征是所述第1和第3陶瓷体的实际厚度相同,所述第2陶瓷体的厚度大于所述第1和第3陶瓷体。

本发明的陶瓷叠层器件是上述陶瓷叠层器件,其特征是所述第1和第2陶瓷体的厚度互不相同。

本发明的陶瓷叠层器件是上述陶瓷叠层器件,其特征是在所述第2陶瓷体的与其他陶瓷体背向的面内设有插装栅列接点电极。

插装栅列接点电极的作用是在布线印刷电路板上安装陶瓷叠层器件时,与布线印刷电路板实现电气连接。

本发明的陶瓷叠层器件是上述陶瓷叠层器件,其特征是在所述第2陶瓷体和所述插装栅列接点电极之间夹有热硬化性树脂片。

因为在叠层陶瓷体的下层侧的陶瓷体的底面和设在此底面的插装栅列接点电极之间夹有热硬化性树脂,可以提高底面的陶瓷的落下强度。而且因为夹持有比陶瓷体的相对介电常数低的热硬化性树脂,可以减少与布线印刷电路板之间的寄生成分,同时可以改变阻抗匹配,提高了电路设计的自由度。

本发明的陶瓷叠层器件是上述陶瓷叠层器件,其特征是半导体裸芯片和电极部与气密封装的SAW滤波器在电极部相向配置状态下安装在所述第1陶瓷体的与所述第2陶瓷体背向的面内,上部涂有密封树脂。

这里,作为半导体裸芯片有双极晶体管、FET、二极管、IC等,由硅等其他半导体化合物组成。SAW滤波器用水晶、LiTaO3、LiNbO3等单晶压电基片组成。这些半导体裸芯片和SAW滤波器可以采用例如SBB方法或者GGI(Gold to Gold Interconection)方法等突起连接方法,在安装电极部的陶瓷体的面内相向配置并实现电气连接,倒装而成。

另外,本发明的陶瓷叠层器件是上述陶瓷叠层器件,其特征是所述第1陶瓷体为上方带有凹部的空腔型陶瓷体,半导体裸芯片和SAW滤波器在电极部相向配置状态下安装在所述第1陶瓷体的上述凹部的底面,上部涂有密封树脂。

另外,本发明的陶瓷叠层器件是上述陶瓷叠层器件,其特征是所述第1陶瓷体是带有开孔部的开孔型陶瓷体,半导体裸芯片和SAW滤波器在电极部相向配置状态下安装在组成所述第1陶瓷体的所述开孔部底面的上述热硬化性树脂片面内,上部涂有密封树脂。

还有,本发明的陶瓷叠层器件是上述陶瓷叠层器件,其特征是所述第1陶瓷体的相对介电常数小于10,所述第2陶瓷体的相对介电常数大于10。

另外还有,本发明的陶瓷叠层器件是上述陶瓷叠层器件,其特征是所述半导体裸芯片中包括有在UHF频带以上的频率工作的半导体裸芯片。

另外,本发明的陶瓷叠层器件是上述陶瓷叠层器件,其特征是所述半导体裸芯片中包括有PIN二极管。

还有,本发明的陶瓷叠层器件是上述陶瓷叠层器件,其特征是所述SAW滤波器中有非平衡输入平衡输出的接点结构。

本发明的陶瓷叠层器件是上述陶瓷叠层器件,其特征是具有通过层间通路孔实现电气连接的多层配线图形的第1陶瓷体和具有通过层间通路孔实现电气连接的多层配线图形的第2陶瓷体依次叠层,半导体裸芯片和电极部与气密封装的SAW滤波器在电极部相向配置状态下安装在所述第1陶瓷体的与所述第2陶瓷体背向的面内,上部涂有密封树脂,所述第2陶瓷体的与所述第1陶瓷体背向的面内设有插装栅列接点电极。

本发明的陶瓷叠层器件是上述陶瓷叠层器件,其特征是所述第1和第2陶瓷体的相对介电常数互不相同。

还有,本发明的陶瓷叠层器件是上述陶瓷叠层器件,其特征是所述第1陶瓷体是上方带有凹部的空腔型陶瓷体,所述半导体裸芯片和SAW滤波器在电极部与上述凹部的底面相向配置状态下安装在所述第1陶瓷体,上部涂有密封树脂。

另外还有,本发明的陶瓷叠层器件是上述陶瓷叠层器件,其特征是增加了具有通过层间通路孔实现电气连接的多层配线图形的第3陶瓷体,所述第3陶瓷体叠装在所述第2陶瓷体的与所述第1陶瓷体背向的面内,所述第1陶瓷体的相对介电常数小于10,所述第2陶瓷体的相对介电常数大于10,所述第3陶瓷体的相对介电常数小于10。

本发明的陶瓷叠层器件是上述陶瓷叠层器件,其特征是具有通过层间通路孔实现电气连接的多层配线图形并且由其上方带有凹部的空腔型陶瓷体组成的第1陶瓷体和通过层间通路孔实现电气连接的多层配线图形的第2陶瓷体依次叠层组成,半导体裸芯片和电极部与气密封装的SAW滤波器在电极部相向配置状态下安装在所述第1陶瓷体的上述凹部的底面内,上部涂有密封树脂。

另外,本发明的陶瓷叠层器件是上述陶瓷叠层器件,其特征是所述第1陶瓷体带有由在和所述第2陶瓷体背向的平坦部内形成的电极图形组成的阵列天线。

与本发明有关的移动体通信机的特征是装有所述陶瓷叠层器件。

这里,移动通信机是移动电话等。因为如上所述陶瓷叠层器件可以小型化、多功能化,装有这样的陶瓷叠层器件的移动电话也可以小型化、多功能化。

附图说明

下面简单说明附图。

图1是本发明的实施方式1的陶瓷叠层RF器件的剖面图。

图2是本发明的实施方式2的陶瓷叠层RF器件的剖面图。

图3是本发明的实施方式3的陶瓷叠层RF器件的剖面图。

图4是本发明的实施方式4的陶瓷叠层RF器件的剖面图。

图5是本发明的实施方式5的陶瓷叠层RF器件的剖面图。

图6是本发明的实施方式5的陶瓷叠层RF器件的仰视立体图。

图7是本发明的实施方式5的陶瓷叠层RF器件上倒装的SAW滤波器的放大剖面图。

图8是本发明的实施方式6的陶瓷叠层RF器件的剖面图。

图9是本发明的实施方式6的陶瓷叠层RF器件的立体图。

图10是本发明的实施方式7的陶瓷叠层RF器件的剖面图。

图11是本发明的实施方式8的移动电话机的方框图。

图12是已有实施例的陶瓷叠层RF器件的剖面图。

图13表示已有实施例的陶瓷叠层RF器件结构的方框图。(a)为叠层滤波器,(b)为SAW滤波器,(c)为RF开关电路。

下面简要说明附图符号。

1-低温烧结陶瓷体;2、12-多层配线导体;3-层间通路孔;4-半导体裸芯片;5-SAW滤波器;6-密封树脂;7-LGA接点电极;8-突起;9-SAW电极;10-密封树脂;11-空腔型低温烧结陶瓷体;13-阵列天线;14、16-低介电常数低温烧结陶瓷体;15-高介电常数低温烧结陶瓷体;17、18-结合树脂;19-开孔型低介电常数低温烧结陶瓷体;20-陶瓷叠层RF器件;30-移动体通信机;32-显示部;34-通信部;101-低温烧结陶瓷体;102-多层配线导体;103-层间通路孔;105-芯片部件。

具体实施方式

以下参照附图说明本发明的实施方式。相同的符号表示相同的部分。

实施方式1本发明的实施方式1的陶瓷叠层器件的剖面图如图1。上层是相对介电常数为58的高介电常数系列陶瓷体15,下层是相对介电常数为7的低介电常数系列陶瓷体14,中间夹持有相对介电常数约为4的热硬化性树脂的结合树脂17。各层陶瓷体14、15内部有由铜或者银组成的多条配线导体通过通路孔实现电气连接的多层配线导体2。另外,夹持在2层陶瓷体14、15之间的结合树脂17内设有复数个穿通孔,该穿通孔中填入有使上下陶瓷体各自的多层配线图形相互实现电气连接的导电性树脂。和不同的相对介电常数的2层陶瓷体直接结合相比,这样可以减少在2层陶瓷体之间发生的寄生电容。另外,在下层的低相对介电常数系的陶瓷体14的底面设有插装栅列接点电极7。而在这层陶瓷体14的底面和插装栅列接点电极7之间也夹有一层热硬化性树脂的结合树脂18,这样可以提高器件的强度。

这里,作为相对介电常数大于10的高相对介电常数的陶瓷体,可以使用Bi-Ca-Nb-O系(相对介电常数58),但是不限于该材料,例如,也可以用Ba-Ti-O系、Zr(Mg,Zn,Nb)-Ti-Mn-O系等陶瓷材料。作为相对介电常数小于10的低相对介电常数的陶瓷体,可以使用硼硅酸铝系(相对介电常数-7),但是不限于该材料,例如,也可以用镁橄榄石系等陶瓷材料。

多层配线导体2在低温烧结陶瓷体14、15内形成内层电容器和内层电感器。在叠层一体烧结的低温烧结陶瓷体中形成的多层配线图形由铜或者银组成,在上述配线图形间所需要的地方配有层间通路孔3以实现电气连接。多层配线图形的各层图形可以用丝网印刷等方法形成,层间通路孔孔可以用穿孔机在介电体板上开孔后用印刷等方法填入导体浆形成。

下面以低介电常数系列的陶瓷体为例详细说明内部带有此类多层配线导体2的陶瓷体14、15的形成方法。首先,在硼硅酸铝等陶瓷粉末内混合低熔点的玻璃料、有机粘结剂、有机溶剂得到浆料,从用浆料成型的玻璃陶瓷基板得到生料板。在该生料板内用穿孔机或者激光加工形成复数个使上下陶瓷体的配线实现电气连接的通路孔。然后,用主要是银、铜、金等粉末组成的导电浆在生料板上印刷条状线或者电容电极等配线图形。在各生料板上的各个通路孔内同样填入导电浆。然后,复数块生料板在确保电气连接的正确位置上叠层,在规定条件下加温、加压得到一体化的叠层生料板。然后,将该叠层体干燥后在氧化气氛中的烧结炉中在400到500℃的温度范围烧结,烧掉生板中的有机粘接剂。如果导电体的主要成分使用银或者金粉末时,上述烧结气氛可以是空气等氧化气氛,在850到950℃的温度范围中烧结得到陶瓷体。另外,导电体的主要成分是铜粉末时,可以在惰性气体气氛中或者还原气氛中,在850到950℃的温度范围中烧结得到陶瓷叠层体。

这种陶瓷叠层器件的上层为高介电常数系列的陶瓷体15,下层为低介电常数系列的陶瓷体14,但是不限定这种结构。也可以与上述结构相反,上层为低介电常数系列的陶瓷体,下层为高介电常数系列的陶瓷体。此时,可以在上层的低介电常数系列的陶瓷体内得到50欧姆的电路。还有,作为热硬化性树脂的结合树脂17、18,可以使用环氧树脂、苯酚树脂,氰酸盐树脂等任一种树脂。而且,作为本发明的热硬化性树脂,也可以利用包括在美国专利第6038133号(与日本的专利特开平11-220262号公报相对应)中公开的含有无机填料的热硬化性树脂。因此,将该美国专利作为本申请说明书的一部分在此列举。

下面说明如上所述的2种陶瓷体14、15之间夹持相对介电常数为4左右的热硬化性树脂的结合树脂17的效果。首先,当高介电常数系列的陶瓷体15与低介电常数系列的陶瓷体14直接接触时,常常因为各自内部设置的多层配线导体的电路阻抗不同,从而产生阻抗不匹配,导致损失。而在上述结构中,2种陶瓷体之间夹持相对介电常数为4左右的热硬化性树脂的结合树脂17,在上述2种陶瓷体14、15和结合树脂17之间的界面可以形成图形,从而可以调整阻抗的匹配。此时因为结合树脂17的相对介电常数很低,上述图形间的相互干涉很少,可以得到很好的器件性能。

下面,说明在下层的陶瓷体14和插装栅列接点电极7之间插入低相对介电常数的结合树脂18的效果。由于结合树脂18可以吸收坠落冲击,因此可以提高器件的落下强度。而且因为夹持比陶瓷体14的相对介电常数低的结合树脂18,可以减少与布线印刷电路板之间产生的寄生成分,同时可以变化阻抗的匹配,提高设计的自由度。

下面说明具有不同的相对介电常数的上层的陶瓷体15和下层的陶瓷体14组合在一起的情况。先叙述上层的高相对介电常数系列的陶瓷体15的特点,然后叙述下层的低相对介电常数系列的陶瓷体14的特点,然后说明具有不同相对介电常数的陶瓷体组合在一起的条件和效果。

一般来说,高介电常数的陶瓷体中形成的条状线因为波长可以缩短,所以可以使条状线共振器的共振器长度反比于相对介电常数的平方根而缩短。因此适合做小型高Q值的条状线共振器。但是,条状线的特性阻抗通常很低。例如利用丝网印刷形成的最小线幅为100um、屏蔽线间隔是2mm的条状线的特性阻抗是20到30欧姆,因此实际上不可能形成50欧姆的线路。另一方面,因为相对介电常数高,可以容易地在很窄的面积上制作大容量值的内层电容。

另外,低相对介电常数陶瓷体中形成的条状线的波长虽然不能缩短太多,却很容易实现50欧姆以上的高特性阻抗,也容易形成内层电感。因为相对介电常数低,邻间的条状线之间的电磁场结合量比较小,适合形成配线层。

这样,由于结合了在各层中都配有最优化电路元件的并具有2种以上相对介电常数的陶瓷体,因此可以同时实现小型化和高性能。另外,根据条状线的特性阻抗的关系,对于各层陶瓷体的相对介电常数,上层的高介电常数系列的陶瓷体的相对介电常数应大于10,而且最好在40到60范围内,下层的低介电常数系列的陶瓷体的相对介电常数应小于10。

实施方式2图2表明了本发明的实施方式2的陶瓷叠层RF器件的剖面图。

在图2中,14是低介电常数的低温烧结陶瓷体,15是高介电常数的低温烧结陶瓷体,17、18是结合树脂,2是多层配线导体,3是层间通路孔,4是半导体裸芯片,5是SAW滤波器,6是密封树脂,7是LGA。

如图2所示,该陶瓷叠层RF器件和实施方式1的陶瓷叠层RF器件相比,不同之处在于,在上层的低介电常数的低温烧结陶瓷体14的上面,半导体裸芯片4和SAW滤波器5的电极部在上述陶瓷体14的上面对向接触,进行倒装,上面用密封树脂6形成密封部。

下面用图2说明上述结构的陶瓷叠层RF器件。首先,多层配线导体2在低介电常数的低温烧结陶瓷体14和高介电常数低温烧结陶瓷体15内形成内层电容和内层电感。将它们叠层一体烧结成的低介电常数的低温烧结陶瓷体和高介电常数的低温烧结陶瓷体各层中形成的多层配线图形由铜或者银组成,在上述配线图形之间的需要的地方配置了层间通路孔以实现电气连接。

多层配线图形的各层图形利用例如丝网印刷等方法形成,层间通路孔在介电体板中用穿孔机开孔,再通过印刷方法填入导电浆。

另外,结合树脂17、18是将包含无机填料和未硬化状态的热硬化性树脂的化合物加工成片状,再形成通孔,填入导电性树脂组成物的片状物体,将这些片状物体夹入低温烧结陶瓷体14、15之间再通过热硬化形成一体。

在陶瓷体的底面形成与外部连接的底面接点电极LGA7。半导体裸芯片和SAW滤波器倒装在上述陶瓷体上面,在陶瓷体上面涂有密封树脂以覆盖半导体裸芯片和SAW滤波器。这些部件整体组成RF电路,具有例如RF叠层开关等陶瓷叠层RF器件的功能。

这里和已有实施例的不同点在于,在UHF频带以上的频率工作的半导体裸芯片和SAW滤波器裸芯片在平板状的陶瓷体上面朝下装配,在上述陶瓷体上面涂有密封树脂以覆盖上述裸芯片和SAW滤波器。半导体裸芯片是双极晶体管、FET、二极管、IC等,由硅或其他的化合物半导体组成。SAW滤波器是水晶、LiTaO3、LiNbO3等单晶压电基片,这些裸芯片可以通过SBB或者是GGI(Gold to Gold Interconection)等突起连接方法,和陶瓷体的装有电极部的面相向实现电气连接,即所谓倒装。

另外,将低介电常数低温烧结的陶瓷体14和高介电常数低温烧结的陶瓷体15分别叠层烧结成一体,烧结后再用结合树脂17、18进行连接,这样结合树脂可以吸收烧结时因热膨胀系数不同而引起的陶瓷体的弯曲,提高设计的自由度而且得到坚固的连接。在最下层上配置结合树脂可以提高接点电极的强度,因此也可以减少坠落实验中的损伤。

另外,因为由将具有2种以上的相对介电常数的陶瓷片一体化,和实施方式3同样,在各层中可以配置最优化电路元件,这样可以同时达到小型化和高性能化。根据带状线的特性阻抗的关系,各陶瓷体的相对介电常数,上层的相对介电常数应小于10,下层的相对介电常数应大于10,最好在40到60范围内。

如上所述,实施方式2由相对介电常数不同的陶瓷体和结合树脂构成。即因为上层是相对介电常数小于10的低介电常数低温烧结陶瓷体,下层的相对介电常数大于10的高介电常数低温烧结陶瓷体,上下层的低温烧结陶瓷体的结合面间和最下层上配有结合树脂,所以可以得到和实施方式1同样的效果,而且也减少了陶瓷体的弯曲,从而提供了接点强度很高的陶瓷叠层RF器件。

实施方式3以下参照图说明本发明实施方式3。

图3是本发明实施方式3的陶瓷叠层RF器件的剖面图。在图3中,19是空腔型低介电常数低温烧结陶瓷体,15是高介电常数低温烧结陶瓷体,17、18是结合树脂,2是多层配线导体,3是层间通路孔,4是半导体裸芯片,5是SAW滤波器,6是密封树脂,7是LGA。

与图2不同的是,替换了低温烧结陶瓷体14,在上层配置开孔型低介电常数低温烧结陶瓷体19,下层配置高介电常数低温烧结陶瓷体15,在低温烧结陶瓷体的结合面间配有结合树脂17,最下层上配有结合树脂18。

以下用图3说明上述结构的陶瓷叠层RF器件的工作原理。

多层配线导体2在开孔型低介电常数低温烧结陶瓷体19和高介电常数低温烧结陶瓷体15内形成内层电容和内层电感。在分别叠层一体烧结而成的各个低温烧结陶瓷体中形成的多层配线图形由铜或者银组成,在上述配线图形间需要的地方通过层间通路孔实现电气连接。

另外,结合树脂17、18是将包含无机填料和未硬化状态的热硬化性树脂的化合物加工成片状,再形成通孔,填入导电性树脂组成物的片状物体,将这些片状物体夹入低温烧结陶瓷体19、15之间再通过热硬化形成一体。

在陶瓷体的底面形成和外部连接的底面接点电极LGA7。另外,半导体裸芯片4和SAW滤波器5在开孔内倒装,密封树脂6填入开孔内并覆盖这些半导体裸芯片4和SAW滤波器5。这些部件整体形成RF电路。具有例如RF叠层开关公用器等陶瓷叠层RF器件的功能。

这里与实施方式2的很大不同之处在于,在最上层配置开孔型低介电常数低温烧结陶瓷体19,在下层配置高介电常数低温烧结陶瓷体15,在低温烧结陶瓷体之间的结合面配置结合树脂17,在最下层配置结合树脂18,形成异类叠层结构。

这样将开孔型低介电常数低温烧结陶瓷体19和高介电常数低温烧结陶瓷体15分别叠层烧结,烧结后用结合树脂16连接,这样结合树脂可以吸收烧结时因热膨胀系数不同而引起的陶瓷体的弯曲,提高设计的自由度。

开孔结构叠层一体烧结成型时,因为结构的上下不对称很容易产生弯曲。而本实施方式对提高开孔表面的平坦度非常有效,该平坦度对半导体裸芯片和SAW滤波器的装配是必不可少的。还有,在最下层上配置结合树脂可以提高接点强度,因此也可以减少坠落实验中的损伤。

另外,在最上层开孔型低介电常数低温烧结陶瓷体19内也可以形成配线图形,有利于小型化。

另外,因为将具有2种以上的相对介电常数的陶瓷片一体化,与实施方式2同样,在各层中可以配置最优化电路元件,这样可以同时实现小型化和高性能化。根据带状线的特性阻抗的关系,对于各陶瓷体的相对介电常数,上层的相对介电常数应小于10、下层的相对介电常数应大于10、最好在40到60范围内。

如上所述,实施方式3由相对介电常数不同的异类陶瓷体和结合树脂构成。而且陶瓷体为具有不同相对介电常数的2种以上的异类陶瓷叠层体,最上层为相对介电常数小于10的开孔型低介电常数低温烧结陶瓷体,下层为相对介电常数大于10的高介电常数低温烧结陶瓷体。另外,在上下层的低温烧结陶瓷体的结合面间和最下层上配置有结合树脂,所以可以提供同时实现小型化和高性能化的陶瓷叠层RF器件。

实施方式4

图4是本发明实施方式4的陶瓷叠层RF器件的剖面图。在图4中,19是开孔型低介电常数低温烧结陶瓷体,15是高介电常数低温烧结陶瓷体,16是低介电常数低温烧结陶瓷体,17、18是结合树脂,2是多层配线导体,3是层间通路孔,4是半导体裸芯片,5是SAW滤波器,6是密封树脂,7是LGA。

与图3不同的是,替代了空腔型低温烧结陶瓷体,在最上层配置开孔型低介电常数低温烧结陶瓷体19,中间层配置高介电常数低温烧结陶瓷体15,下层配置低介电常数低温烧结陶瓷体16,在各低温烧结陶瓷体的结合面间配置有结合树脂17,在最下层上配置结合树脂18。

以下用图4说明上述结构的陶瓷叠层RF器件的工作原理。

多层配线导体2在开孔型低介电常数低温烧结陶瓷体19和高介电常数低温烧结陶瓷体15、低介电常数低温烧结陶瓷体16内形成内层电容和内层电感。在分别叠层一体烧结而成的各个低温烧结陶瓷体中形成的多层配线图形由铜或者银组成,在上述配线图形间需要的地方通过层间通路孔实现电气连接。

另外,结合树脂17、18是将包含无机填料和未硬化状态的热硬化性树脂的化合物加工成片状,再形成通孔,填入导电性树脂组成物的片状物体,将这些片状物体夹持入低温烧结陶瓷体19、15、16之间再通过热硬化形成一体。在陶瓷体的底面形成与外部连接的底面接头电极LGA7。

另外,半导体裸芯片4和SAW滤波器5在空腔内倒装,密封树脂6填入空腔内并覆盖这些半导体裸芯片4和SAW滤波器5。这些部件整体形成RF电路,具有例如RF叠层开关公用器等陶瓷叠层RF器件的功能。

这里和实施方式3最大的不同之处是,在最上层配置开孔型低介电常数低温烧结陶瓷体19,中层配置高介电常数低温烧结陶瓷体15,下层配置低介电常数低温烧结陶瓷体16,各低温烧结陶瓷体的结合面间配置有结合树脂17,最下层上配置有结合树脂18。

这样将低温烧结陶瓷体19、15、16分别叠层一体烧结,烧结后用结合树脂17连接,这样结合树脂可以吸收烧结时因热膨胀系数不同而引起的陶瓷体的弯曲。

空腔结构叠层一体烧结成型时,因为结构的上下不对称很容易弯曲。而本实施方式对提高腔体表面的平坦度非常有效,该平坦度对半导体裸芯片和SAW滤波器的装配是必不可少的。还有,在最下层上配置结合树脂可以提高接点强度,因此也可以减少坠落实验中的损伤。

另外,因为低介电常数低温烧结陶瓷体夹持住高介电常数低温烧结陶瓷体的结构,所以能根据电路的规模以最佳厚度形成适合形成高容量的电容或者低损失的共振器的高介电常数陶瓷体和适合形成低损耗的电感的低介电常数陶瓷体,使设计的自由度大幅度提高。

如上所述,实施方式4由相对介电常数不同的异类陶瓷体和结合树脂构成。即陶瓷体为相对介电常数不同的3种以上的异类陶瓷叠层体。最上层为相对介电常数小于10的空腔型低介电常数低温烧结陶瓷体,中间层是相对介电常数大于10的高介电常数低温烧结陶瓷体,下层的相对介电常数小于10的高介电常数低温烧结陶瓷体,低温烧结陶瓷体之间的结合面间和最下层上配有结合树脂这样的结构,这样提供了同时实现小型化和高性能化的陶瓷叠层RF器件。

另外,根据以上实施方式4,可以以各种形态统一移动电话等无线部的电路,例如,如果半导体芯片是复数个PIN二级管,SAW滤波器是不平衡输入平衡输出结构时,数字移动电话(全球移动通信系统,GSM)与DCS、或GSM与IMT2000的双波段机,或者在此机器上增加了用于个人移动通信系统(个人通信系统,PCS)的三波段机的天线开关可以和接受SAW滤波器统一在一起,从而实现器件的小型化以及通信机器本身的小型化。

另外,半导体芯片不限于PIN二级管,只要是开关,就可以和GaAs的FET等、或者低噪声放大器、混频器等调谐设备IC统一在一起。

实施方式5图5是本发明实施方式5的陶瓷叠层RF器件的剖面图。在图5中,1是低温烧结陶瓷体,2是多层配线导体,3是层间通路孔,4是半导体裸芯片,5是SAW滤波器,6是密封树脂,7是LGA接点电极。图6是实施方式5的陶瓷叠层RF器件的仰视立体图,图6中的7与图5是同一个LGA。

另外,图7是实施方式5的陶瓷叠层RF器件上装配的SAW滤波器的放大剖面图。

以下用图5、6、7说明上述结构的陶瓷叠层RF器件的工作原理。

这里,相对介电常数大于10的高介电常数系列的陶瓷体可以用Bi-Ca-Nb-O系(相对介电常数为58),但是不限于此,例如也可以用Ba-Ti-O系、Zr(Mg,Zn,Nb)-Ti-Mn-O系等陶瓷材料。另外,相对介电常数小于10的低介电常数系的陶瓷体,可以用硼硅酸铝玻璃系列(相对介电常数为7),但是不限于此,也可以用镁橄榄石系列的陶瓷材料。

多层配线导体2在低温烧结陶瓷体1内形成内层电容和内层电感。在叠层一体烧结而成的低温烧结陶瓷体中形成的多层配线图形由银或者铜组成,在上述配线图形间需要的地方通过层间通路孔3实现电气连接。多层配线图形的各层图形用丝网印刷等方法形成,层间通路孔在介电体片中用穿孔机开孔并通过印刷等方法填入导电浆而形成。

另外,半导体裸芯片和SAW滤波器等高频器件在上述陶瓷体上倒装,在陶瓷体上面涂有密封树脂以覆盖上述复数裸芯片。在陶瓷体的底面如图6所示,形成和外部连接的接头电极LGA7。这些部件整体形成RF回路。具有例如RF叠层开关公用器的陶瓷叠层RF器件的功能。

如图7的放大图所示,在SAW滤波器5底面形成电极9,利用气密封树脂10密封,并通过在其外侧形成的结合用突起电极8与陶瓷体实现电气连接。

这里和已有实施例的很大不同之处在于,在UHF频带以上频率工作的半导体裸芯片和SAW滤波器裸芯片在平板状的陶瓷体上面倒装,在陶瓷体上面涂有密封树脂以覆盖上述复数裸芯片。半导体裸芯片是双极晶体管、FET、二极管、IC等,由硅或其他的化合物半导体组成。SAW滤波器是水晶、LiTaO3、LiNbO3等单晶压电基片,这些元件可以通过SBB或者是GGI(Gold to Gold Interconection)等突起连接方法倒装而成。

一般在300MHz以上的所谓UHF频带以上的频率中,带有包装的半导体会因为包装结构特有的导线和模型树脂而产生寄生阻抗,所以在高频不能很好地发挥半导体特有的性能。即会出现增益降低、频率数偏差加大或噪声特性恶化等。而且为了阻抗匹配需要很多的外加附加部件,从而出现部件数量增加,电路整体变大等缺点。

在本实施方式的结构中,由于使用裸芯片的半导体,完全不受包装结构特有的导线和模型树脂产生的寄生阻抗的影响。在装配中,通过突起连接等方法进行倒装,使得寄生阻抗成分很小,可以得到很好的高频性能。

即可以提高增益,减少频率偏差,改善噪声特性。还有,由于安装裸芯片,可以无视包装的大小,一般可以减小装配面积,实现器件的小型化,也几乎不需要外加部件。

还有,为了保护半导体裸芯片,本实施方式组成的陶瓷体上面全部涂布了密封树脂。一般半导体裸芯片受到其表面的硅氧化物和硅氮化物等绝缘体薄膜的保护,这里再用密封树脂涂层,进一步提高了可靠性。

还有,在陶瓷体的上面用密封树脂涂层可以使陶瓷叠层RF器件的上面平坦。这样可以得到适合利用装配机进行自动安装的表面组装器件(SMD),作为高频部件非常容易操作。

另外,由于陶瓷体的底面的接头电极为LGA,所以容易实现多接点化,容易实现安装有上述半导体裸芯片和SAW滤波器的电路规模较大的复合器件。

还有,将利用树脂进行气密封的SAW滤波器倒装后,就可以将原来为了得到气密性而必须具备空腔结构包装的器件装配到平板上的基板上。如图5所示,这样很容易进行半导体裸芯片的一体化装配。

根据上述本实施方式,叠层一体烧结的低温烧结陶瓷体中,布有铜或者银形成的多层配线图形,各配线图形之间需要的地方配置有层间通路孔以实现电气连接。还有,在陶瓷叠层体低面形成LGA接点电极,在陶瓷体上面倒装有在UHF频带以上频率工作的半导体裸芯片和SAW滤波器,在陶瓷体上面涂有密封树脂以覆盖上述复数裸芯片。这样,作为器件可以得到很好的高频性能,实现器件的小型化,提高可靠性。而且可以提供适合利用装配机进行自动安装的表面组装器件(SMD)。

实施方式6图8是本发明实施方式6的陶瓷叠层RF器件的剖面图。在图8中,11是空腔型低温烧结陶瓷体,2是多层配线导体,3是层间通路孔,4是半导体裸芯片,5是SAW滤波器,6是密封树脂,7是LGA。和图5不同的是,低温烧结陶瓷体1被空腔型低温烧结陶瓷体11替换。

以下用图8说明上述结构的陶瓷叠层RF器件的工作原理。

多层配线导体2在空腔型低温烧结陶瓷体11形成内层电容和内层电感。在叠层一体烧结而成的陶瓷体中形成的多层配线图形由银或者铜组成,在上述配线图形间需要的地方通过层间通路孔3实现电气连接。

多层配线图形的各层图形采用例如丝网印刷等方法形成,层间通路孔在介电体片中用穿孔机开孔并用印刷等方法填入导电浆形成。空腔也同样用穿孔机在介电片上开孔形成。半导体裸芯片4和SAW滤波器5在腔体内倒装,在此空腔体内填入密封树脂6,将半导体裸芯片4和SAW滤波器覆盖。

另外,在陶瓷体的底面形成和外部连接的底面接头电极LGA7。这些部件整体形成RF电路。具有例如RF叠层开关等陶瓷叠层RF器件的功能。

这里和实施方式5的很大不同之处在于,低温烧结陶瓷体1被空腔型低温烧结陶瓷体11所替代。空腔型结构保证不会有密封树脂6进入周围侧面的情况,由树脂外溢引起的变形很少。这样,减低了装配时出现辨别错误的情况。

另外,由于陶瓷体具有空腔结构,安装了半导体的周缘部的陶瓷体上也可以形成电极图形12。由此可以在有限的体积内有效地形成内藏电路,可以提高器件性能以及实现器件的小型化。

根据以上实施方式6,半导体是上部为凹部的空腔型,密封树脂填入上述空腔部,密封树脂不会进入周围侧面,由树脂外溢引起的变形很少。这样,可以提供不会在装配时出现辨别错误的陶瓷叠层RF器件。

还有,如图9所示,可以在陶瓷体的上面中的一侧形成空腔的凹部,在另一侧没有空腔凹部的地方形成阵列天线13,从而提高作为无线部电路的器件性能。

实施方式7

图10是本发明的实施方式7的陶瓷叠层RF器件的剖面图。在图10中,14、16是低介电常数低温烧结陶瓷体,15是高介电常数低温烧结陶瓷体,2是多层配线导体,3是层间通路孔,4是半导体裸芯片,5是SAW滤波器,6是密封树脂,7是LGA。与图5不同之处在于,利用三层的叠层取代了单一的低温烧结陶瓷体1,最上层为低介电常数低温烧结陶瓷体14,中间层是高介电常数低温烧结陶瓷体15,最下层是低介电常数低温烧结陶瓷体16。

以下用图10说明上述结构的陶瓷叠层RF器件的工作原理。

多层配线导体2在低介电常数低温烧结陶瓷体14、16以及高介电常数低温烧结陶瓷体15内形成内层电容和内层电感。在叠层一体烧结而成的异类叠层低温烧结陶瓷体中形成的多层配线图形由银或者铜组成,在上述配线图形间需要的地方通过层间通路孔实现电气连接。半导体裸芯片4和SAW滤波器5在上述陶瓷体上面倒装,并在陶瓷体上面涂有密封树脂以覆盖此半导体裸芯片4和SAW滤波器5。

在陶瓷体的底面形成和外部连接的底面接头电极LGA7。这些部件整体形成RF电路。具有例如RF叠层开关等陶瓷叠层RF器件的功能。

一般来说,高介电常数的陶瓷体中形成的条状线因为波长可以缩短,所以可以使条状线共振器的共振器长度反比于相对介电常数的平方根而缩短。因此适合做小型高Q值的条状线共振器。但是,条状线的特性阻抗通常很低。例如利用丝网印刷形成的最小线幅为100um、屏蔽线间隔是2mm的条状线的特性阻抗是20到30欧姆,因此实际上不可能形成50欧姆的线路。另一方面,因为相对介电常数高,可以容易地在很窄的面积上制作大容量值的内层电容。

另外,低相对介电常数陶瓷体中形成的条状线的波长虽然不能缩短太多,却很容易实现50欧姆以上的高特性阻抗,也容易形成内层电感。因为相对介电常数低,邻间的条状线之间的电磁结合量比较小,适合形成配线层。

这样,由于结合了在各层中都配有最优化电路元件的并具有2种以上相对介电常数的陶瓷体,因此可以同时实现小型化和高性能。另外,根据条状线的特性阻抗的关系,对于各层陶瓷体的相对介电常数,上层的相对介电常数应小于10,中间层的相对介电常数应大于10,而且最好在40到60范围内,最下层的相对介电常数应小于10。

这里,高介电常数低温烧结陶瓷体15被低介电常数低温烧结陶瓷体14与低介电常数低温烧结陶瓷体16所夹持,所以可以防止烧结时由于热膨胀系数不同而出现的陶瓷体的弯曲。另外,中间的高介电常数低温烧结陶瓷体15比其上下的低介电常数低温烧结陶瓷体14和低介电常数低温烧结陶瓷体16要厚,所以可以在中间的高介电常数低温烧结陶瓷体15内形成高Q值的条状线,从而减少电路的损失。

另外,一般来说,在低温烧结陶瓷体中,低介电常数的元件强度要高一些。本实施方式中,可以在低介电常数低温烧结陶瓷体上形成底面LGA电极,所以能够得到接点强度很高的器件。

根据上述实施方式7,陶瓷体为具有不同介电常数的异类陶瓷体叠层。另外,陶瓷体为具有不同介电常数的3层以上的异类陶瓷体叠层,最上层为相对介电常数小于10的低介电常数低温烧结陶瓷体,中间层为相对介电常数大于10的高介电常数低温烧结陶瓷体,最下层为相对介电常数小于10的低介电常数低温烧结陶瓷体。这样,可以提供同时实现小型化和高性能化的陶瓷叠层RF器件。

实施方式8如图11所示,本发明的实施方式8的移动体通信机是安装有上述实施方式2的陶瓷叠层RF器件20的移动电话机等移动体通信机30。此移动电话机包括陶瓷叠层RF器件20,显示部32,以及通信部34。具体来说,在此移动电话机中安装的陶瓷叠层RF器件20如图1所示,上层为高介电常数系列的陶瓷体15,下面侧为低介电常数系列的陶瓷体14,在上下的陶瓷体14,15之间夹持热硬化性树脂的结合树脂17。还有,在2个陶瓷体14,15之间夹持的结合树脂17上,设有复数个填入了导电性树脂的穿通孔,以使上下的陶瓷体的各多层配线图之间实现电气连接。这样,与将2个具有不同介电常数的陶瓷体直接接触在一起的情况相比,可以减少2个陶瓷体之间产生的寄生电容。另外,下层侧的低介电常数的陶瓷体14的底面上设有插装栅列接点电极7。还有,在此陶瓷体14的底面与插装栅列接点电极7之间夹持有另一个热硬化性树脂的结合树脂18。这样可以提高器件的强度。

如上所述,移动电话机30中安装的陶瓷叠层RF器件20实现了小型化和高性能化,移动电话机也可以实现小型化和高性能化。还有,此移动电话机使用实施方式1的陶瓷叠层RF器件,但不限于此,也可以使用其他实施方式的陶瓷叠层RF器件。

根据以上的本发明,在各陶瓷体之间夹持热硬化性树脂片的结合树脂。与将具有不同介电常数的2个陶瓷体直接接触的情况相比,这样可以减少上下陶瓷体之间产生的寄生电容。另外,下层侧的陶瓷体的底面上设有插装栅列接点电极,在此陶瓷体的底面与插装栅列接点电极之间夹持另一热硬化性树脂片的结合树脂。这样可以提高器件的强度。

另外,根据本发明,可以将半导体裸芯片与SAW滤波器装入陶瓷叠层RF器件,从而可以实现器件的高性能化,小型化,低矮化,降低制造难度,提高可靠性,可以提供增大利用最优化电路设计组合多项功能时的综合性能的陶瓷叠层RF器件。

Claims (16)

1.一种陶瓷叠层器件,其特征在于:是由具有通过层间通路孔实现电气连接的多层配线图形的第1陶瓷体、具有通过层间通路孔实现电气连接的多层配线图形的第2陶瓷体、在上述第1和第2陶瓷体之间夹持的热硬化性树脂片组成;所述热硬化性树脂片上具有填入了导电性树脂的穿通孔以使所述第1陶瓷体的每个所述多层配线图形与所述第2陶瓷体的每个所述多层配线相互实现电气连接。
2.根据权利要求1所述的陶瓷叠层器件,其特征在于:所述陶瓷体是叠层一体烧结成的低温烧结陶瓷体。
3.根据权利要求1所述的陶瓷叠层器件,其特征在于:所述第1和第2陶瓷体与所述热硬化性树脂片通过热硬化形成一体。
4.根据权利要求1所述的陶瓷叠层器件,其特征在于:所述第1和第2陶瓷体的相对介电常数互不相同。
5.根据权利要求1所述的陶瓷叠层器件,其特征在于:增加了具有通过层间通路孔实现电气连接的多层配线图形的第3陶瓷体,以及在第2和第3陶瓷体之间夹持的热硬化性树脂片;所述第1陶瓷体的相对介电常数小于10,所述第2陶瓷体的相对介电常数大于10,所述第3陶瓷体的相对介电常数小于10。
6.根据权利要求5所述的陶瓷叠层器件,其特征在于:所述第1和第3陶瓷体的实际厚度相同,所述第2陶瓷体的厚度大于所述第1和第3陶瓷体。
7.根据权利要求1所述的陶瓷叠层器件,其特征在于:所述各陶瓷体的厚度互不相同。
8.根据权利要求1所述的陶瓷叠层器件,其特征在于:所述第2陶瓷体的与其他陶瓷体背向的面上设有插装栅列接点电极。
9.根据权利要求8所述的陶瓷叠层器件,其特征在于:所述第2陶瓷体与所述插装栅列接点电极之间夹持有热硬化性树脂片。
10.根据权利要求1所述的陶瓷叠层器件,其特征在于:半导体裸芯片和电极部与气密封装的表面弹性波滤波器在电极部相向配置状态下安装在所述第1陶瓷体的与所述第2陶瓷体背向的面内,上部涂有密封树脂。
11.根据权利要求1所述的陶瓷叠层器件,其特征在于:所述第1陶瓷体为上方带有凹部的空腔型陶瓷体;半导体裸芯片和表面弹性波滤波器在电极部相向配置状态下安装在所述第1陶瓷体的所述凹部的底面,上部涂有密封树脂。
12.根据权利要求1所述的陶瓷叠层器件,其特征在于:所述第1陶瓷体是带有开孔部的陶瓷;半导体裸芯片和表面弹性波滤波器在电极部相向配置状态下安装在组成所述第1陶瓷体的所述开孔部底面的所述热硬化性树脂片面内,上部涂有密封树脂。
13.根据权利要求12所述的陶瓷叠层器件,其特征在于:所述第1陶瓷体的相对介电常数小于10,所述第2陶瓷体的相对介电常数大于10。
14.根据权利要求10所述的陶瓷叠层器件,其特征在于:所述半导体裸芯片中包括有在超高频频带以上的频率工作的半导体裸芯片。
15.根据权利要求10所述的陶瓷叠层器件,其特征在于:所述半导体裸芯片中包括有PIN二极管。
16.根据权利要求10所述的陶瓷叠层器件,其特征在于:所述表面弹性波滤波器中有非平衡输入平衡输出的接点结构。
CNB011295678A 2000-06-27 2001-06-27 陶瓷叠层器件 CN1190113C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000192265 2000-06-27

Publications (2)

Publication Number Publication Date
CN1336787A CN1336787A (zh) 2002-02-20
CN1190113C true CN1190113C (zh) 2005-02-16

Family

ID=18691421

Family Applications (3)

Application Number Title Priority Date Filing Date
CNB011295678A CN1190113C (zh) 2000-06-27 2001-06-27 陶瓷叠层器件
CNA2004100458726A CN1543298A (zh) 2000-06-27 2001-06-27 陶瓷叠层器件
CNA2004100458730A CN1551720A (zh) 2000-06-27 2001-06-27 陶瓷叠层器件

Family Applications After (2)

Application Number Title Priority Date Filing Date
CNA2004100458726A CN1543298A (zh) 2000-06-27 2001-06-27 陶瓷叠层器件
CNA2004100458730A CN1551720A (zh) 2000-06-27 2001-06-27 陶瓷叠层器件

Country Status (3)

Country Link
US (2) US6570469B2 (zh)
KR (2) KR100463092B1 (zh)
CN (3) CN1190113C (zh)

Families Citing this family (81)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW401724B (en) * 1998-01-27 2000-08-11 Hitachi Cable Wiring board, semiconductor, electronic device, and circuit board for electronic parts
CN1190113C (zh) * 2000-06-27 2005-02-16 松下电器产业株式会社 陶瓷叠层器件
JP2002111222A (ja) * 2000-10-02 2002-04-12 Matsushita Electric Ind Co Ltd 多層基板
JP2002118486A (ja) * 2000-10-06 2002-04-19 Matsushita Electric Ind Co Ltd 高周波複合スイッチモジュール
JP2002118487A (ja) * 2000-10-06 2002-04-19 Matsushita Electric Ind Co Ltd 高周波複合スイッチモジュール
DE10102201C2 (de) * 2001-01-18 2003-05-08 Epcos Ag Elektrisches Schaltmodul, Schaltmodulanordnung und verwendung des Schaltmoduls und der Schaltmodulanordnung
TW511415B (en) * 2001-01-19 2002-11-21 Matsushita Electric Ind Co Ltd Component built-in module and its manufacturing method
DE10104574A1 (de) * 2001-02-01 2002-08-08 Epcos Ag Substrat für ein elektrisches Bauelement und Verfahren zur Herstellung
US6930364B2 (en) * 2001-09-13 2005-08-16 Silicon Light Machines Corporation Microelectronic mechanical system and methods
DE60229821D1 (de) * 2001-09-25 2008-12-24 Tdk Corp Gehäuse für integrierte Schaltung
US7492565B2 (en) * 2001-09-28 2009-02-17 Epcos Ag Bandpass filter electrostatic discharge protection device
US20050059371A1 (en) * 2001-09-28 2005-03-17 Christian Block Circuit arrangement, switching module comprising said circuit arrangement and use of switching module
TW550997B (en) * 2001-10-18 2003-09-01 Matsushita Electric Ind Co Ltd Module with built-in components and the manufacturing method thereof
EP1315297A3 (en) * 2001-10-29 2010-02-17 Panasonic Corporation Surface acoustic wave filter element, surface acoustic wave filter and communication device using the same
JP3861669B2 (ja) * 2001-11-22 2006-12-20 ソニー株式会社 マルチチップ回路モジュールの製造方法
TWI255001B (en) * 2001-12-13 2006-05-11 Matsushita Electric Ind Co Ltd Metal wiring substrate, semiconductor device and the manufacturing method thereof
JP4020644B2 (ja) * 2002-01-09 2007-12-12 アルプス電気株式会社 Sawフィルタモジュール
KR100850879B1 (ko) * 2002-05-15 2008-08-07 엘지이노텍 주식회사 저온 소성 세라믹을 이용한 안테나 스위치
CN1459811A (zh) * 2002-05-22 2003-12-03 松下电器产业株式会社 陶瓷层压器件、通信设备和制造陶瓷层压器件的方法
DE10228328A1 (de) * 2002-06-25 2004-01-22 Epcos Ag Elektronisches Bauelement mit einem Mehrlagensubstrat und Herstellungsverfahren
JP2004055965A (ja) * 2002-07-23 2004-02-19 Seiko Epson Corp 配線基板及び半導体装置並びにこれらの製造方法、回路基板並びに電子機器
KR100525343B1 (ko) * 2002-08-12 2005-11-02 학교법인 한국정보통신학원 3차원 초고주파 다층회로를 위한 공기 공동 제작방법
US6846423B1 (en) 2002-08-28 2005-01-25 Silicon Light Machines Corporation Wafer-level seal for non-silicon-based devices
US6877209B1 (en) 2002-08-28 2005-04-12 Silicon Light Machines, Inc. Method for sealing an active area of a surface acoustic wave device on a wafer
JP3789410B2 (ja) * 2002-08-29 2006-06-21 富士通メディアデバイス株式会社 表面実装型電子部品モジュールおよびその製造方法
DE10246098A1 (de) 2002-10-02 2004-04-22 Epcos Ag Schaltungsanordnung
US6873229B2 (en) * 2003-05-19 2005-03-29 Harris Corporation In line structure for agitation of fluid dielectrics in RF devices
US6982483B2 (en) * 2003-05-30 2006-01-03 Freescale Semiconductor, Inc. High impedance radio frequency power plastic package
US6982879B1 (en) * 2003-07-19 2006-01-03 Intel Corporation Apparatus to provide connection between a microelectronic device and an antenna
TWI224840B (en) * 2003-07-22 2004-12-01 Advanced Semiconductor Eng Method for fabricating flip chip ball grid array package
TWI345825B (zh) 2003-10-08 2011-07-21 Kyocera Corp
JP2005086603A (ja) * 2003-09-10 2005-03-31 Tdk Corp 電子部品モジュールおよびその製造方法
US20150124411A1 (en) * 2003-09-18 2015-05-07 Antti Iihola Method for manufacturing an electronic module and electronic module
JP4303563B2 (ja) * 2003-11-12 2009-07-29 大日本印刷株式会社 電子装置および電子装置の製造方法
US7122891B2 (en) * 2003-12-23 2006-10-17 Intel Corporation Ceramic embedded wireless antenna
KR100745359B1 (ko) * 2003-12-26 2007-08-02 가부시키가이샤 무라타 세이사쿠쇼 세라믹 다층기판
JP2005198051A (ja) * 2004-01-08 2005-07-21 Hitachi Ltd 高周波モジュール
US6906910B1 (en) * 2004-01-20 2005-06-14 International Business Machines Corporation Structures for implementing integrated conductor and capacitor in SMD packaging
DE102004003884A1 (de) * 2004-01-26 2005-08-11 Epcos Ag Chip-Bauelement mit Resonatoren und Verwendung dafür
CN100411155C (zh) * 2004-01-27 2008-08-13 株式会社村田制作所 层叠型电子元器件及其制造方法
US7321496B2 (en) * 2004-03-19 2008-01-22 Matsushita Electric Industrial Co., Ltd. Flexible substrate, multilayer flexible substrate and process for producing the same
US7750420B2 (en) * 2004-03-26 2010-07-06 Cypress Semiconductor Corporation Integrated circuit having one or more conductive devices formed over a SAW and/or MEMS device
US7659604B2 (en) * 2004-03-30 2010-02-09 Panasonic Corporation Module component and method for manufacturing the same
EP1734654A4 (en) * 2004-04-08 2009-12-23 Murata Manufacturing Co Surface acoustic wave filter and manufacturing method thereof
JP4082696B2 (ja) * 2004-04-09 2008-04-30 Tdk株式会社 積層型電子部品及びその製造方法
JP2005327932A (ja) * 2004-05-14 2005-11-24 Shinko Electric Ind Co Ltd 多層配線基板及びその製造方法
DE102004032928B4 (de) * 2004-07-07 2013-03-07 Epcos Ag RF-Modul mit verbesserter Integration
US7446629B2 (en) * 2004-08-04 2008-11-04 Matsushita Electric Industrial Co., Ltd. Antenna duplexer, and RF module and communication apparatus using the same
US7750247B2 (en) * 2004-10-29 2010-07-06 Murata Manufacturing Co., Ltd. Multilayer substrate with built-in-chip-type electronic component and method for manufacturing the same
TWI250629B (en) 2005-01-12 2006-03-01 Ind Tech Res Inst Electronic package and fabricating method thereof
US7648607B2 (en) * 2005-08-17 2010-01-19 Innegrity, Llc Methods of forming composite materials including high modulus polyolefin fibers
US7892633B2 (en) * 2005-08-17 2011-02-22 Innegrity, Llc Low dielectric composite materials including high modulus polyolefin fibers
US8057887B2 (en) * 2005-08-17 2011-11-15 Rampart Fibers, LLC Composite materials including high modulus polyolefin fibers
US20070069367A1 (en) * 2005-09-28 2007-03-29 Honeywell International Inc. Reduced stress on SAW die with surrounding support structures
CN101253825A (zh) * 2005-09-30 2008-08-27 松下电器产业株式会社 片状复合电子部件及其制造方法
JP2008016630A (ja) * 2006-07-06 2008-01-24 Matsushita Electric Ind Co Ltd プリント配線板およびその製造方法
JP4712632B2 (ja) * 2006-07-24 2011-06-29 太陽誘電株式会社 弾性波デバイス及びその製造方法
US7838976B2 (en) * 2006-07-28 2010-11-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having a semiconductor chip enclosed by a body structure and a base
US7868440B2 (en) * 2006-08-25 2011-01-11 Micron Technology, Inc. Packaged microdevices and methods for manufacturing packaged microdevices
TWI304719B (en) * 2006-10-25 2008-12-21 Phoenix Prec Technology Corp Circuit board structure having embedded compacitor and fabrication method thereof
JP5042591B2 (ja) * 2006-10-27 2012-10-03 新光電気工業株式会社 半導体パッケージおよび積層型半導体パッケージ
TWI334747B (en) * 2006-12-22 2010-12-11 Unimicron Technology Corp Circuit board structure having embedded electronic components
DE102007016229A1 (de) * 2007-04-04 2008-10-09 Litec Lll Gmbh Verfahren zur Herstellung von Leuchtstoffen basierend auf Orthosilikaten für pcLEDs
JP5012896B2 (ja) * 2007-06-26 2012-08-29 株式会社村田製作所 部品内蔵基板の製造方法
JP2010166025A (ja) * 2008-12-19 2010-07-29 Panasonic Corp 実装構造
WO2011074323A1 (ja) * 2009-12-18 2011-06-23 日本碍子株式会社 方向性結合器
JP4947156B2 (ja) * 2010-01-20 2012-06-06 株式会社村田製作所 弾性波デュプレクサ
CN102143647B (zh) * 2010-11-25 2014-08-20 华为机器有限公司 一种电路板及其制作方法
US8654537B2 (en) 2010-12-01 2014-02-18 Apple Inc. Printed circuit board with integral radio-frequency shields
US8482934B2 (en) * 2011-01-21 2013-07-09 International Business Machines Corporation Implementing surface mount components with symmetric reference balance
WO2012140805A1 (ja) * 2011-04-11 2012-10-18 株式会社村田製作所 積層型インダクタ素子およびその製造方法
US8860191B2 (en) * 2011-06-24 2014-10-14 International Business Machines Corporation On-chip transmission line structures with balanced phase delay
DE102011109338B3 (de) * 2011-08-03 2013-01-31 Dietrich Reichwein Vorrichtung zur Speicherung elektromagnetischer Energie
JP2014029944A (ja) * 2012-07-31 2014-02-13 Aisin Aw Co Ltd スイッチング素子ユニット
TWI581690B (zh) * 2014-12-30 2017-05-01 恆勁科技股份有限公司 封裝裝置及其製作方法
JP6606331B2 (ja) * 2015-02-16 2019-11-13 ローム株式会社 電子装置
JP6098842B2 (ja) * 2015-03-11 2017-03-22 Tdk株式会社 方向性結合器および無線通信装置
FR3037439A1 (fr) * 2015-06-12 2016-12-16 St Microelectronics Sa Dispositif electronique a plaque arriere evidee.
CN105244324B (zh) 2015-11-10 2017-09-29 河北中瓷电子科技有限公司 电子封装用陶瓷绝缘子及其制作方法
US10069474B2 (en) * 2015-11-17 2018-09-04 Qualcomm Incorporated Encapsulation of acoustic resonator devices
KR102023375B1 (ko) * 2017-03-31 2019-09-20 강릉원주대학교산학협력단 공진기 지지대용 유전체 세라믹 소재 및 그 제조방법

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5861670A (en) * 1979-10-04 1999-01-19 Fujitsu Limited Semiconductor device package
JPS62173814A (en) * 1986-01-28 1987-07-30 Alps Electric Co Ltd Mounting unit for surface acoustic wave element
JPH01273390A (en) * 1988-04-25 1989-11-01 Alps Electric Co Ltd Electric circuit part
JPH02186662A (en) * 1989-01-13 1990-07-20 Hitachi Ltd Elastic surface wave element package
JPH0479601A (en) 1990-07-23 1992-03-13 Tdk Corp Multilayered substrate with built-in strip line
JPH04217335A (en) * 1990-12-18 1992-08-07 Sumitomo Electric Ind Ltd Semiconductor element and fabrication thereof
DE69122748T2 (de) 1990-12-26 1997-05-07 Tdk Corp Hochfrequenzvorrichtung
JPH05235689A (ja) * 1992-02-25 1993-09-10 Soshin Denki Kk 高周波デバイス
JP3295997B2 (ja) * 1993-01-11 2002-06-24 株式会社村田製作所 セラミック多層基板
JPH06283619A (ja) * 1993-03-30 1994-10-07 Nippon Steel Corp 高周波回路素子およびその製造方法
US5459368A (en) * 1993-08-06 1995-10-17 Matsushita Electric Industrial Co., Ltd. Surface acoustic wave device mounted module
JPH08195645A (ja) * 1995-01-17 1996-07-30 Shinko Electric Ind Co Ltd 素子搭載用パッケージ
US5796165A (en) * 1996-03-19 1998-08-18 Matsushita Electronics Corporation High-frequency integrated circuit device having a multilayer structure
US5949654A (en) * 1996-07-03 1999-09-07 Kabushiki Kaisha Toshiba Multi-chip module, an electronic device, and production method thereof
JP3152138B2 (ja) * 1995-12-14 2001-04-03 株式会社村田製作所 弾性表面波装置
FR2742369B1 (fr) * 1995-12-18 1998-03-06 Framatome Sa Procede de raccordement par soudage heterogene de deux pieces et utilisation
DE69718693T2 (de) * 1996-03-08 2003-11-27 Matsushita Electric Ind Co Ltd Elektronisches Bauteil und Herstellungsverfahren
JPH1032521A (ja) * 1996-07-17 1998-02-03 Murata Mfg Co Ltd デュプレクサ
US5929510A (en) * 1996-10-31 1999-07-27 Sarnoff Corporation Integrated electronic circuit
US6038133A (en) 1997-11-25 2000-03-14 Matsushita Electric Industrial Co., Ltd. Circuit component built-in module and method for producing the same
JP3375555B2 (ja) 1997-11-25 2003-02-10 松下電器産業株式会社 回路部品内蔵モジュールおよびその製造方法
JP3514361B2 (ja) * 1998-02-27 2004-03-31 Tdk株式会社 チップ素子及びチップ素子の製造方法
JP3109477B2 (ja) 1998-05-26 2000-11-13 日本電気株式会社 マルチチップモジュール
JP3484090B2 (ja) * 1998-12-22 2004-01-06 株式会社日立メディアエレクトロニクス スイッチ型アンテナ共用器および移動無線端末
US6456172B1 (en) * 1999-10-21 2002-09-24 Matsushita Electric Industrial Co., Ltd. Multilayered ceramic RF device
JP2001189605A (ja) * 1999-10-21 2001-07-10 Matsushita Electric Ind Co Ltd セラミック積層rfデバイス
JP4320492B2 (ja) * 1999-12-08 2009-08-26 株式会社デンソー 半導体素子の実装構造および半導体素子の実装構造の製造方法
JP3407716B2 (ja) * 2000-06-08 2003-05-19 株式会社村田製作所 複合積層電子部品
CN1190113C (zh) * 2000-06-27 2005-02-16 松下电器产业株式会社 陶瓷叠层器件

Also Published As

Publication number Publication date
CN1551720A (zh) 2004-12-01
KR20020001626A (ko) 2002-01-09
CN1543298A (zh) 2004-11-03
KR100674793B1 (ko) 2007-01-26
US20030151471A1 (en) 2003-08-14
US20020011907A1 (en) 2002-01-31
US6784765B2 (en) 2004-08-31
KR20040060906A (ko) 2004-07-06
KR100463092B1 (ko) 2004-12-23
US6570469B2 (en) 2003-05-27
CN1336787A (zh) 2002-02-20

Similar Documents

Publication Publication Date Title
US8222734B2 (en) Hybrid integrated circuit device and electronic device
US10483209B2 (en) Impedance controlled electrical interconnection employing meta-materials
KR100367936B1 (ko) 적층체를구비한고주파집적회로장치
US6218729B1 (en) Apparatus and method for an integrated circuit having high Q reactive components
US5500556A (en) Packaging structure for microwave circuit
JP4778228B2 (ja) 多層基板を備えた電子部品
US6377464B1 (en) Multiple chip module with integrated RF capabilities
JP4606849B2 (ja) デカップリングコンデンサを有する半導体チップパッケージ及びその製造方法
KR100993277B1 (ko) 반도체장치 및 전자 장치
KR100917508B1 (ko) 고주파 모듈 기판 장치
US7940146B2 (en) Boundary acoustic wave element, boundary acoustic wave device, and manufacturing methods for the same
USRE44368E1 (en) Temperature-compensated crystal oscillator
US7061100B2 (en) Semiconductor built-in millimeter-wave band module
US6633005B2 (en) Multilayer RF amplifier module
US7268426B2 (en) High-frequency chip packages
JP3982876B2 (ja) 弾性表面波装置
US7304859B2 (en) Chip carrier and fabrication method
US7385463B2 (en) Surface acoustic wave device and electronic circuit device
US5859473A (en) Duplexer package
US8299572B2 (en) Semiconductor die with backside passive device integration
US6949835B2 (en) Semiconductor device
US6501344B2 (en) Duplexer device
US6627992B2 (en) Millimeter wave (MMW) transceiver module with transmitter, receiver and local oscillator frequency multiplier surface mounted chip set
US7149496B2 (en) High-frequency module and radio communication apparatus
US5656857A (en) Semiconductor device with insulating resin layer and substrate having low sheet resistance

Legal Events

Date Code Title Description
C10 Entry into substantive examination
C06 Publication
C14 Grant of patent or utility model
EXPY Termination of patent right or utility model