KR100677005B1 - 전자 집적 회로 - Google Patents

전자 집적 회로 Download PDF

Info

Publication number
KR100677005B1
KR100677005B1 KR1019997003713A KR19997003713A KR100677005B1 KR 100677005 B1 KR100677005 B1 KR 100677005B1 KR 1019997003713 A KR1019997003713 A KR 1019997003713A KR 19997003713 A KR19997003713 A KR 19997003713A KR 100677005 B1 KR100677005 B1 KR 100677005B1
Authority
KR
South Korea
Prior art keywords
dielectric
layer
conductive
thick
dielectric material
Prior art date
Application number
KR1019997003713A
Other languages
English (en)
Other versions
KR20000052867A (ko
Inventor
버너드 디. 겔러
알리 이. 패씨
스튜어트 퍼로우
아쇽 엔. 프랍후
엘렌 슈바르츠 토미
밸러리 앤 펜드릭
이스라엘 하임 카리시
Original Assignee
라미나 세라믹스, 인크.
샤프 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 라미나 세라믹스, 인크., 샤프 가부시키가이샤 filed Critical 라미나 세라믹스, 인크.
Publication of KR20000052867A publication Critical patent/KR20000052867A/ko
Application granted granted Critical
Publication of KR100677005B1 publication Critical patent/KR100677005B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]

Abstract

전자 집적 회로(10)는 요구된 회로에 접속되는 RF, 마이크로파, 디지털 및 아날로그 소자(62)중 적어도 하나를 포함한다. 상기 전자 집적 회로는 유전체 재료로 된 몸체를 가지는 도전성 재료로 된 기판(34)을 포함한다. 상기 유전체 몸체는 함께 본딩되는 유전체 재료로 된 다수의 층(16)으로 형성된다. 도전성 재료로 된 다수의 스트립이 RF, 아날로그 및 디지털 소자를 형성하기 위해 상기 몸체층의 표면에 제공된다. 도전성 재료로 된 비아가 상기 몸체층상의 도전성 재료로 된 다양한 스트립을 연결하기 위해 상기 몸체의 다양한 층을 통해 연장한다.

Description

전자 집적 회로 {INTEGRATED ELECTRONIC CIRCUIT}
본 발명은 전자 집적 회로에 관한 것으로, 특히 RF, 마이크로파, 아날로그 및 디지털 시스템을 포함하며 최소 크기로 이루어지는 전자 집적 회로에 관한 것이다.
개인 통신 분야의 새로운 소비 시장의 출현은 제조업자로 하여금 더 작고, 더 가볍고, 더 신뢰가능하며, 더 값싼 제품을 개발하도록 독려해 왔다. 이런 제품은 일반적으로 개인 통신 핸드셋과 같은 단일 유니트, 예를 들어 셀룰러 폰 핸드셋을 형성하기 위해 RF, 마이크로파, 아날로그 및 디지털 소자를 조합한다. 셀룰러 폰 핸드셋에는, (수신측) 다이플렉서 필터, 저잡음 증폭기, 이미지 제거 필터, 혼합기, 발진기, IF 증폭기 등과 같은 다양한 수동 및 능동 소자를 포함하는 RF 회로가 포함되어 있다. RF 전송측은 저주파수 디지털 회로에 부가적으로, 전력 증폭기와 결합 회로를 포함한다. 필요한 RF 필터, 특히 다이플렉서와 이미지 필터는 상대적으로 값비싼 표면 장착 소자이고 유용한 보드 표면 영역을 소모시킨다. 더욱이, 마이크로파 집적회로의 형성은 종종 내부에 장치가 형성되는 그라운드 평면을 요구하는 문제점을 갖는다.
현재 관례는 일반적으로 플라스틱 재료로 이루어진 저가의 가요성 인쇄회로 보드상에 다양한 RF, 마이크로파, 아날로그 및 (분리 소자와 같은)디지털 기능 블록의 조합에 기초하고 있다. 이런 보드는 하나 이상의 층을 가질 수 있지만, 매립층은 일반적으로 DC 또는 디지털 상호 접속부로서만 사용된다. 어떠한 RF 또는 마이크로 소자도 매립되지 않는다.
이러한 유니트의 크기와 중량을 감소시키기 위한 필요성은 개발자들로 하여금 저가의 다층 집적 구성을 연구하게 하였다. 신뢰성, 저비용, 소형 크기, 경량 및 성능은 이런 기술의 개발에 있어서 주요 관심사이다.
본 발명의 전자 집적 회로는 표면을 가지는 도전 재료로 구성된 기판 및 상기 기판의 표면상에 있으며 본딩되는 유리 또는 세라믹 유전체 재료로 된 몸체를 포함한다.
유전체 몸체는 함께 본딩된 유전체 재료로 된 다수 층으로 형성된다. 도전성 재료로 이루어진 다수의 스트립은 유전체 몸체의 적어도 일부층의 표면상에 위치하고 하나 이상의 RF, 마이크로파, 아날로그 및 디지털 소자, 및 원하는 회로를 형성하기 위해 서로 연결된 상호 접속부들을 형성한다.
도 1은 본 발명에 따른 집적 회로의 한가지 형태의 부분 단면도.
도 2는 본 발명에 따른 집적 회로의 다른 형태의 부분 단면도.
도 3은 본 발명에 따른 마이크로파 집적 회로 형태의 단면도.
도 1을 참조하면, 본 발명에 따른 집적 회로의 한가지 형태는 "10"으로서 표시된다. 집적 회로(10)는 도전성 금속 플레이트의 기판(12)을 포함한다. 상기 기판(12)의 표면(14)상에 본딩된 것은 유리 또는 세라믹과 같은 유전체 재료로 이루어진 몸체(13)이다. 상기 몸체(13)는 무기 유전체 재료, 예를 들어 세라믹 또는 유리로 이루어진 비교적 두꺼운 제1 층(16)으로 구성된다. 하기에 설명되는 바와 같이, 상기 유전체층(16)은 함께 본딩되는 유전체 재료로 된 다수의 박막층(18)으로 형성된다. 상기 유전체층(16) 표면의 상부에 있는 것은 금속과 같은 도전성 재료로 이루어진 다수의 스트립(22, 24, 26 및 28)이다. 각각의 스트립(22, 24, 26 및 28)은 유전체층(16)의 표면에 코팅되는 금속 박막층이다. 하기에 설명되는 바와 같이, 상기 도전성 스트립(22, 24, 26 및 28)은 전자 소자의 적어도 일부를 형성한다. 4개의 도전성 스트립(22, 24, 26 및 28)이 도시되었더라도, 형성되는 전자 소자에 따라 소정 수의 도전성 스트립이 있을 수 있다.
상기 제1 유전체층(16) 상부에 본딩된 것은 세라믹 또는 유리와 같은 무기 유전체 재료로 이루어진 비교적 두꺼운 제2 층(30)이다. 또한 상기 제2 유전체층(30)은 함께 본딩되는 유전체 재료로 이루어진 다수의 박막층(32)으로 형성된다. 상기 제2 유전체 재료(30)의 표면(34)은 도전성 금속으로 이루어진 다수의 스트립(36, 38)이다. 상기 도전성 스트립(36, 38)은 상기 표면(34)상에 코팅되는 금속층이다. 하기에 설명되는 바와 같이, 상기 도전성 스트립(36과 38)은 전자 소자의 적어도 일부를 형성한다. 2개의 도전성 스트립(36과 38)만이 도시되었더라도, 형성되는 요구된 전자 소자에 따라 소정 수의 도전성 스트립이 있을 수 있다.
유리 또는 세라믹과 같은 유전체 재료로 된 박막층(40)은 상기 제2 유전체층 (30) 위에 본딩되며, 유전체 재료로 된 다른 박막층(42)은 상기 박막층(40) 위에 본딩된다. 도전성 금속으로 이루어진 다수의 스트립(44, 46, 48, 50 및 52)이 박막 유전체층(40) 표면에 있고, 다수의 도전성 스트립(54, 56, 58 및 60)이 박막 유전체층(42)의 표면에 있다. 또한 상기 박막 유전체층(42)의 표면에는 저항, 캐패시터, 트랜지스터 등과 같은 다양한 개별 소자(62, 64 및 66)가 있다. 다수의 도전성 비아 (via)(68, 70, 72 및 74)가 다양한 유전체층상의 도전성 스트립을 전기적으로 상호 접속시키기 위해서 유전체층을 통해 연장된다. 예를 들면, 비아(68)는 박막 유전체층(42)상의 도전성 스트립(54)을 제1 유전체층(16)상의 도전성 스트립(22)에 연결하기 위해 박막 유전체층(42와 40) 및 두꺼운 제2 유전체층(30)을 통해 연장한다. 비아(70과 72)는 박막 유전체층(42)상의 도전성 스트립을 박막 유전체층(40)상의 도전성 스트립에 접속시키기 위해 박막 유전체층(42)을 통해 연장한다. 비아(74)는 기판(12)에 대한 접속을 제공하기 위하여 모든 유전체층(42, 40, 30 및 16)을 통해 연장한다.
집적 회로(10)에서, 상기 다양한 도전성 스트립은 다양한 전자 소자의 적어도 일부를 형성한다. 예를 들면, 상기 유전체층(42)의 표면상의 스트립(54, 56 58 및 60)은 RF 상호접속부, I/O 포트 및 인덕터를 형성할 수 있다. 상기 유전체층(40)의 표면상의 도전성 스트립(44, 46, 48, 50 및 52)은 직렬 캐패시터, 직렬 또는 병렬 저항, 크로스-언더(cross-unders) 및 상호접속부를 형성할 수 있다. 제2 유전체층(30)상의 도전성 스트립(36과 38)은 마이크로스트립 그라운드 평면, 스트립라인 그라운드 평면, 또는 병렬 캐패시터를 형성할 수 있다. 제1 유전체층(16)의 표면상의 도전성 스트립(22, 24, 26 및 28)은 RF 필터 중심 컨덕터를 형성할 수 있고, 금속 기판(12)은 제2 스트립라인 그라운드 평면을 형성할 수 있다. 상기 도전성 스트립에 의해 형성된 다양한 전자 소자는 도전성 스트립을 접촉시키기 위해 유전체층을 통해 연장하는 도전성 비아에 의해 함께 전기적으로 연결될 수 있다. 또한, 상기 도전성 스트립의 일부는 다양한 전자 소자를 연결하는 상호접속부를 형성하도록 패턴화될 수 있다. 또한 상기 유전체층(42)상에 장착된 개별 소자(62, 64 및 66)는 일부의 도전성 스트립에 의해 요구된 회로내에 연결된다.
이전에 언급된 바와 같이, 집적 회로(10)는 RF 소자, 마이크로파 소자, 아날로그 소자 및 디지털 소자를 가질 수 있다. 적당한 동작을 위해, RF 스트립 라인 필터는 제1 및 제2 유전체층(16과 30)과 관련하여 형성되어야 한다. 이것은 필터의 중심 컨덕터가 기판(12)에 의해 제공되는 2개의 그라운드 평면과 제2 유전체층(30)상의 도전성 스트립 사이에 있어야 하기 때문이다. 또한, 인덕터가 그라운드 평면으로부터 멀리 있으면서 기생 캐패시턴스를 감소시키기 위해 박막 유전체층(42)의 표면상에 형성되어야 한다. 유사하게, 하나의 소자가 이웃하는 소자와 간섭하지 않도록 다른 전자 소자의 위치는 다른 소자와 이들의 상호관계에 의해 결정될 수 있다.
상기 집적 회로(10)는 박막 그린 테이프, 또는 경화되지 않은 세라믹 또는 유리로 된 복수의 얇은 테이프를 사용하여 제조된다. 상기 그린 테이프는 액체 매개물의 유리 입자와 고분자 바인더를 혼합함으로써 형성된다. 금속 베이스의 표면상에 분사되어, 상기 혼합물은 건조될 수 있는 상기 혼합물의 층을 형성한다. 이것은 바인더에서 유리 입자의 그린 테이프를 형성한다. 두꺼운 제1 및 제2 유전체층(16과 30)을 형성하기 위하여, 다수의 미가공 테이프가 원하는 두께까지 적층된다. 상기 박막층(40과 42)은 각각 그린 테이프의 단일 스트립이다. 그후에 상기 그린 테이프는 다양한 도전성 스트립을 형성하기 위해 금속층으로 코팅된다. 다음에 상기 도전성 스트립을 갖는 그린 테이프는 적당한 순서로 금속 기판(12)의 표면(14)상에 적층되며, 바인더가 휘발되고 유리 입자가 용융되는 온도로 가열된다. 냉각될 때, 용융된 유리는 다양한 층을 형성하기 위해 그리고 기판(12)에 고정된 몸체(13)를 형성하기 위해 상기 층을 함께 기판에 본딩시키도록 서로 융합된다. 적당한 온도에서의 그린 테이프 가열에 의해, 유리 입자는 세라믹 재료로 된 층을 형성하기 위해 불투명화된다. 그린 테이프의 가열 이전에, 비아가 제공되어야 하는 위치에 홀이 형성될 수 있다. 상기 홀은 그린 테이프의 가열 이전에 또는 테이프가 가열된 후에 도전성 재료로 채워질 수 있고 상기 몸체(13)내에 형성된다.
도 2를 참조하면, 본 발명을 사용하는 집적 회로의 다른 형태가 일반적으로 "100"으로서 도시되어 있다. 집적 회로(100)는 하나의 표면(114)을 갖는 도전성 금속 기판(112)을 포함한다. 상기 기판(112)의 표면(114)의 일부에 본딩된 것은 유리 또는 세라믹과 같은 유전체 재료로 된 제1 몸체(113)이다. 제 1 몸체(113)는 다수의 박막층(118)으로 구성된 유전체 재료로 된 제 1 두꺼운 층(116)으로 형성될 수 있다. 상기 제1 유전체 층(116)의 표면(120)위에 있는 것은 다수의 도전성 스트립(122, 124, 126 및 128)이다. 유전체 재료로 된 두꺼운 제2 층(130)은 상기 제1 유전체층(130)의 표면(120) 위에 본딩된다. 상기 제2 유전체층(130)은 또한 유전체 재료로 된 다수의 박막층(132)으로 형성된다. 상기 제2 유전체층(132)의 표면(134) 위에 있는 것은 도전성 금속의 적어도 하나의 스트립(136)이다. 유전체 재료로 된 한 쌍의 박막층(140와 142)은 상기 제2 유전체층(130)의 표면(134) 위에 적층되고 본딩된다. 도전성 금속의 다수의 스트립(144, 146, 148 및 150)은 유전체층(140)상에 있으며, 다수의 스트립(154, 156, 158 및 160)은 유전체층(142)상에 있다. 저항, 캐패시터, 트랜지스터 등과 같은 다수의 개별 소자(162, 164 및 166)는 유전체층(142)상에 있고 상기 도전성 스트립의 일부에 전기적으로 연결된다. 도전성 금속의 비아(168, 170, 172 및 174)는 원하는 회로를 형성하기 위해 도전성 스트립을 전기적으로 연결하도록 다양한 유전체층을 통해 연장한다.
유전체 재료로 된 제2 몸체(176)가 제1 몸체(113)에 인접한 기판(112)의 표면(114)의 일부에 본딩된다. 상기 제2 몸체(176)는 상기 제1 몸체(113)의 전체 두께와 동일한 두께로 적층되는 유전체 재료로 된 다수의 층(178)으로 형성된다. 상기 제2 몸체(176)의 표면에는 도전성 금속의 스트립(180)이 있다. 유전체 재료로 된 박막층(182)이 상기 제2 몸체(176)의 표면상에 있고 도전성 스트립(180)을 커버한다. 도전성 금속의 비아(184)는 제2 몸체(176)와 제1 몸체(113) 사이로 연장한다.
집적 회로(100)에서, 도 1에 도시된 집적 회로와 같이, 상기 다양한 도전성 스트립은 다양한 전자 소자 및 상호 접속부 중 적어도 일부를 형성한다. 상기 전자 소자는 서로 연결되고, 원하는 전자 회로를 형성하도록 비아와 상호접속부에 의해 유전체층(142)상의 개별 소자에 전기적으로 연결된다. 상기 전자 회로는 RF, 마이크로파, 아날로그 및 디지털 소자를 포함할 수 있다. 집적 회로(100)에서, 다이플렉서 필터와 같은 RF 소자는 제2 몸체(176)에 형성될 수 있다. 이것은 최소 RF 손실이 요구되는 다이플렉서 필터가 스트립 라인 형태보다는 마이크로스트립으로 실현된다는 장점을 가진다. 이것은 필터가 더 우수하게 동작되고 더 얇으면서 가벼운 회로를 발생시키도록 한다. 상기 집적 회로(100)는 집적 회로(10)와 관련하여 이미 개시된 바와 같은 동일한 방식으로 제조된다.
도 3을 참조하면, 본 발명의 실시예에 따른 마이크로파 집적 회로가 310으로서 표시된다. 마이크로파 집적 회로(310)는 도전성 금속의 플레이트로 이루어진 기판(312)을 포함한다. 상기 기판(312)의 표면(314)에 장착되어 고정된 것은 세라믹 또는 유리와 같은 유전체 재료로 된 몸체(316)이다. 상기 몸체(316)는 함께 본딩된 2개의 층(318과 320)으로 형성된다. 상기 몸체(316)는 기판(312)까지 통하는 개구부(322)를 갖는다. 상기 개구부(322) 한 측의 층들(318과 320) 사이에는 상기 층(318)의 표면상에 코팅되는 도전성 금속 층(324)이 있다. 또한 개구부(322) 다른 측의 층들(318과 320) 사이에는 층(318)의 표면에 코팅되는 도전성 금속의 좁은 층(326)이 있다. 층(320) 상부 및 금속층(326) 바로 상부에는 도전성 금속의 좁은 층(328)이 있다.
커버(330)는 몸체(316)위로 연장되어 상기 몸체상에 장착되고 개구부(322) 위로 연장한다. 상기 커버(330)는 함께 본딩되는 유리 또는 세라믹과 같은 유전체 재료로 된 다수의 층(332, 334 및 336)으로 형성된다. 금속과 같은 도전성 재료로 된 스트립(338)은 상기 커버(330)의 한 에지를 따라 중간층(334)과 상부층(336) 사이에 있다. 도전성 재료로 된 스트립(340)은 상부층(336)상에 있고 도전성 스트립(338)위로 연장한다. 상기 층(332, 334 및 336)은 그 위에 상호접속부(도시 안됨)를 형성하는 도전성 재료로 된 패턴을 가질 수 있다. 도전성 재료로 된 비아(341)는 상기 상부층(336)상의 상호접속 패턴을 하부층(332)상의 상호접속 패턴에 전기적으로 연결하기 위해 상기 층(332, 334 및 336)을 통해 연장한다. 도전성 재료로 된 비아(342)는 상기 상부층(336)상의 상호접속 패턴을 중간층(334)상의 상호접속 패턴에 연결하기 위해 상기 상부층 및 중간층(336과 334)을 통해 연장한다. 다른 비아가 상기 층(332, 334, 336)상에 다양한 상호접속 패턴을 연결하기 위해 제공될 수 있다.
개별 마이크로파 소자와 같은 개별 반도체 소자(344)는 기판(312)상의 몸체(316)내의 개구부(322)에 장착된다. 상기 개별 소자(344)는 상기 소자(344)를 기판(312)상의 다른 장치에 연결하기 위해 몸체(316)의 층상의 다양한 도전성 패턴에 연결된다. 다른 개별 소자(346, 348 및 350)가 커버(330)의 상부층(336)상에 장착되고, 집적 회로를 형성하기 위해 상호 접속부와 비아에 의해 집적회로(310)내의 다른 소자에 그리고 함께 연결된다. 도시된 바와 같이, 안테나(352)가 상기 커버(330)의 일측에서 상기 몸체(316)의 상부에 장착되며, 배터리(354)가 상기 몸체(316)의 다른 측에 인접한 상기 기판(312)상에 장착된다.
마이크로파 집적 회로(310)에서, 상기 도전성 스트립(326, 328, 338 및 340)은 지연 라인, 필터, 캐패시터 등과 같은 마이크로파 소자의 여러 타입을 형성한다. 이런 장치는 요구된 마이크로파 집적 회로를 형성하기 위해 상호접속 패턴 및 비아(341과 342)를 통해 함께 그리고 개별 소자(344, 346, 348 및 350)에 전기적으로 연결된다. 상기 도전성 기판(312)은 집적 회로를 위한 그라운드 평면으로서 이용된다. 또한 상기 안테나(352)와 배터리(354)가 상호접속 패턴을 통해 집적 회로에 연결된다. 몇몇 타입의 전기 소자만이 도시되었더라도, 소정의 공지된 타입의 전기 소자가 몸체(316) 층들 또는 커버(330) 위에 형성될 수 있거나, 또는 몸체(316)와 커버(330)의 내부 또는 상부에 장착되는 개별 소자에 의해 제공될 수 있다. 또한 다른 그라운드 평면이 몸체(316) 또는 커버(330)의 다양한 층상에 도전성 스트립에 의해 제공될 수 있다.
상기 몸체(316)와 커버(330)는 플라스틱 같은 기구에서 유리 또는 세라믹과 같은 유전체 재료의 입자를 혼합함으로써 형성될 수 있다. 상기 혼합물은 요구된 크기, 모양 및 두께의 층을 형성하기 위해 표면위에 확산된다. 상기 층은 유전체 재료의 그린 테이프를 형성하기 위해 건조된다. 다음에 다양한 도전성 스트립과 패턴이 그린 테이프 층의 표면위에 코팅된다. 상기 몸체(316)를 형성하는 층은 개구부(322)를 형성하기 위해 절단된다. 도전성 스트립과 패턴을 갖는 그린 테이프 층이 상기 몸체(316)와 커버(330)를 형성하기 위해 적층된다. 상기 몸체(316)를 형성하는 층이 금속 기판상에 적층된다. 다음에 상기 그린 테이프의 적층은 유전체 재료의 입자를 용융하여 입자를 함께 본딩하기 위해 가열된다. 냉각될 때, 이는 고체 몸체(316)와 커버(330)를 형성한다. 상기 커버(330)는 몸체(316) 위에 배치될 수 있고 적당한 본딩 재료로 고정될 수 있다.
그러므로, 본 발명에 의해 특히 통신 분야에서 사용되는 다양한 회로의 형성을 허용하도록 RF, 마이크로파, 아날로그 및 디지털 소자를 포함할 수 있는 집적회로가 제공된다. 본 발명의 집적 회로는 다양한 전자 장치에서 사용하기에 이상적이다. 본 발명의 집적 회로는 작은 크기가 바람직하거나 요구되는 통신 핸드셋과 기지국, 특히 무선 통신 핸드셋과 기지국에서 사용하기에 가장 적당하다. 본 발명은 일반적으로 RADAR 시스템을 포함하는, RF 수신기와 전송기에 사용될 수 있다. RF와 디지털 소자의 패키지 조합 가능성에 의해, 본 발명은 PCMCIA 모듈 등에 사용가능하다는 것을 증명한다. 본 발명은 디지털 시스템을 포함하는 많은 시스템의 소형화를 허용하므로, 컴퓨터와 디지털 처리 장치의 분야에서 이용될 수 있을 것이다. 마이크로파 응용에서, 본 발명은 다양한 마이크로파 소자가 기판에 의해, 또는 몸체 또는 커버상의 도전성 스트립에 의해 형성되는 그라운드 평면에 밀접하게 배치될 수 있도록 한다.
상기 소자는 몸체내에 매립되는 적어도 일부의 소자와 함께 유리 또는 세라믹 몸체의 내부 또는 그 위에 형성된다. 이것은 용이하며 저렴하게 제조될 수 있는 더욱 소형이고 견고한 장치를 제공한다. 도시되고 개시된 집적 회로의 형태가 약 4개의 유전체층을 가지더라도, 상기 집적 회로는 요구된 회로를 형성하는데 요구되는 소정 수의 층으로 제조될 수 있다. 또한, 상기 층의 두께는 요구된 바와 같이 변경될 수 있고, 상기 층상의 도전성 스트립의 수와 크기는 형성되어지는 특정 회로에 따라 변경될 수 있다.

Claims (15)

  1. 제1 및 제2 대향 표면을 갖는 도전성 재료로 된 기판;
    상기 기판의 제1 표면에만 위치하고 본딩된 유전체 재료로 된 몸체를 포함하는데, 상기 몸체는, 상기 기판의 상기 제1 표면상에 유전체 재료로 된 제1 두꺼운 층, 상기 제1 두꺼운 층의 상기 제1 표면에만 위치한 적어도 하나의 도전성 재료로된 스트립, 상기 제1 두꺼운 층 상에 상기 유전체 재료로된 제2 두꺼운층, 상기 제2 두꺼운 유전체 층 상에만 위치한 도전성 재료로된 스트립, 및 상기 제2 두꺼운 유전체 층 상의 상기 유전체 재료료된 부가층을 포함하며, 상기 층들은 서로 적층되어 본딩되며;
    상기 회로에 전기적으로 연결되는 적어도 하나의 개별 소자;
    상기 몸체의 부가층의 적어도 일부의 표면 상의 도전성 재료로된 다수의 스트립을 포함하는데, 상기 제1 두꺼운 유전층 상의 상기 도전성 스트립은 필터를 형성하며, 상기 제2 두꺼운 유전층 상의 도전성 스트립 및 상기 기판은 상기 필터의 그라운드 평면이며, 다른 도전성 스트립들은 원하는 회로를 형성하기 위해, RF 소자, 마이크로파 소자, 아날로그 소자 및 디지털 소자 중 적어도 하나를 형성하며; 및
    상기 몸체상에 장착 및 고정되고 상기 몸체내의 개구부 위로 연장하는 유전체 재료로 된 커버를 포함하며, 상기 커버는 함께 본딩된 유전체 재료로 된 다수의 층으로 형성되며, 다른 도전성 스트립이 마이크로파 장치를 형성하는 상기 커버 층의 표면상에 있는,
    전자 집적 회로.
  2. 삭제
  3. 제 1항에 있어서, 상기 몸체는 상기 기판까지 관통하는 개구부를 가지며 상기 개별 소자는 상기 몸체의 개구내의 상기 기판상에 장착되는 것을 특징으로 하는 전자 집적 회로.
  4. 삭제
  5. 제 1항에 있어서, 상기 유전체 몸체를 형성하는 다수의 유전체 재료층상의 도전성 스트립들을 전기적으로 연결하기 위해 상기 유전체 몸체를 형성하는 다수의 유전체 재료층을 통해 연장하는 도전성 재료로 된 비아를 더 포함하는 것을 특징으로 하는 전자 집적 회로.
  6. 제 1항에 있어서, 상기 몸체는,
    상기 기판 표면상의 상기 유전체 재료로 이루어진 제1 두꺼운 층;
    상기 제1 두꺼운 층의 표면상의 상기 도전성 재료로 이루어진 적어도 하나의 스트립;
    상기 제1 두꺼운 층상의 상기 유전체 재료로 이루어진 제2 두꺼운 층;
    상기 제2 두꺼운 유전성 층상의 도전성 재료로 이루어진 스트립; 및
    상기 제2 두꺼운 유전성 층상의 유전체 재료로 이루어진 부가 층을 포함하며, 상기 제1 유전체층상의 도전성 스트립은 필터를 형성하며, 상기 제2 유전체 층상의 도전성 스트립과 상기 기판은 상기 필터의 그라운드 평면인 것을 특징으로 하는 전자 집적 회로.
  7. 제 6항에 있어서, 상기 제1 및 제2 두꺼운 유전체 층 각각은 함께 본딩된 상기 다수의 유전체 재료 박층들로 형성되는 것을 특징으로 하는 전자 집적 회로.
  8. 제 7항에 있어서, 상기 부가의 유전체 층들 중 적어도 한 층의 표면상에 도전성 재료로 된 스트립을 포함하며, 상기 도전성 스트립은 RF, 마이크로파, 아날로그 및 디지털 소자, 및 원하는 회로에서 상기 소자들을 연결하는 상호 접속부중 적어도 하나를 형성하는 것을 특징으로 하는 전자 집적 회로.
  9. 제 8항에 있어서, 상기 회로내에 전기적으로 연결되는 적어도 하나의 개별 소자를 더 포함하는 것을 특징으로 하는 전자 집적 회로.
  10. 제 9항에 있어서, 상기 다양한 유전체 재료층상의 도전성 스트립을 전기적으로 연결하기 위해 상기 몸체의 다양한 유전체 재료층을 통해 연장하는 도전성 재료로 된 비아를 더 포함하는 것을 특징으로 하는 전자 집적 회로.
  11. 제 1항에 있어서, 상기 유전체 몸체는 상기 기판 표면의 일부분에만 위치하고, 상기 유전체 재료로 된 제2 몸체는 상기 기판 표면의 다른 부분상에 위치하고 본딩되며, 도전성 재료로 된 스트립은 필터를 형성하는 상기 제2 몸체 위에 위치한 것을 특징으로 하는 전자 집적 회로.
  12. 제 11항에 있어서, 실드(shield)로서 사용되도록 상기 제1 유전체 몸체와 상기 제2 유전체 몸체 사이로 연장하는 도전성 재료로 된 비아를 더 포함하는 것을 특징으로 하는 전자 집적 회로.
  13. 제 12항에 있어서, 상기 제2 유전체 몸체상에, 그리고 상기 제2 유전체 몸체상의 상기 도전성 스트립 위에 유전체 재료로 된 층을 더 포함하는 것을 특징으로 하는 전자 집적 회로.
  14. 전자 집적 회로; 및
    적어도 하나의 개별 소자를 포함하며, 상기 전자 집적 회로는,
    제1 및 제2 대향 표면을 갖는 도전성 재료로 된 기판;
    상기 기판의 제1 표면에만 위치하고 본딩된 유전체 재료로 된 몸체를 포함하는데, 상기 몸체는, 상기 기판의 상기 제1 표면상에 유전체 재료로 된 제1 두꺼운 층, 상기 제1 두꺼운 층의 상기 제1 표면에만 위치한 적어도 하나의 도전성 재료로된 스트립, 상기 제1 두꺼운 층 상에 상기 유전체 재료로된 제2 두꺼운층, 상기 제2 두꺼운 유전체 층 상에만 위치한 도전성 재료로된 스트립, 및 상기 제2 두꺼운 유전체 층 상의 상기 유전체 재료료된 부가층을 포함하며, 상기 층들은 서로 적층되어 본딩되며;
    상기 회로에 전기적으로 연결되는 적어도 하나의 개별 소자;
    상기 몸체의 부가층의 적어도 일부의 표면 상의 도전성 재료로된 다수의 스트립을 포함하는데, 상기 제1 두꺼운 유전층 상의 상기 도전성 스트립은 필터를 형성하며, 상기 제2 두꺼운 유전층 상의 도전성 스트립 및 상기 기판은 상기 필터의 그라운드 평면이며, 다른 도전성 스트립들은 원하는 회로를 형성하기 위해, RF 소자, 마이크로파 소자, 아날로그 소자 및 디지털 소자 중 적어도 하나를 형성하며; 및
    상기 몸체상에 장착 및 고정되고 상기 몸체내의 개구부 위로 연장하는 유전체 재료로 된 커버를 포함하며, 상기 커버는 함께 본딩된 유전체 재료로 된 다수의 층으로 형성되며, 다른 도전성 스트립이 마이크로파 장치를 형성하는 상기 커버 층의 표면상에 있는,
    전자 장치.
  15. 제 14항에 있어서, 상기 장치는 통신 전송기, 통신 수신기, RADAR 시스템 및 컴퓨터 중 하나인 것을 특징으로 하는 전자 장치.
KR1019997003713A 1996-10-31 1997-10-30 전자 집적 회로 KR100677005B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US2941796P 1996-10-31 1996-10-31
US74180996A 1996-10-31 1996-10-31
US60/029,417 1996-10-31
US08/741,809 1996-10-31
US8/741,809 1996-10-31

Publications (2)

Publication Number Publication Date
KR20000052867A KR20000052867A (ko) 2000-08-25
KR100677005B1 true KR100677005B1 (ko) 2007-01-31

Family

ID=26704924

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019997003713A KR100677005B1 (ko) 1996-10-31 1997-10-30 전자 집적 회로

Country Status (6)

Country Link
US (1) US5929510A (ko)
EP (1) EP0943157A4 (ko)
JP (1) JP3405545B2 (ko)
KR (1) KR100677005B1 (ko)
TW (1) TW424321B (ko)
WO (1) WO1998019339A1 (ko)

Families Citing this family (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5906310A (en) * 1994-11-10 1999-05-25 Vlt Corporation Packaging electrical circuits
US6057600A (en) * 1997-11-27 2000-05-02 Kyocera Corporation Structure for mounting a high-frequency package
US6180426B1 (en) 1999-03-01 2001-01-30 Mou-Shiung Lin High performance sub-system design and assembly
FR2792775B1 (fr) * 1999-04-20 2001-11-23 France Telecom Dispositif de circuit integre comprenant une inductance a haut coefficient de qualite
EP1069639B1 (en) * 1999-06-29 2006-04-26 Mitsubishi Denki Kabushiki Kaisha Radio-frequency circuit module
US6316737B1 (en) 1999-09-09 2001-11-13 Vlt Corporation Making a connection between a component and a circuit board
US6456172B1 (en) * 1999-10-21 2002-09-24 Matsushita Electric Industrial Co., Ltd. Multilayered ceramic RF device
JP3617399B2 (ja) * 2000-01-21 2005-02-02 株式会社村田製作所 高周波スイッチ
US6362972B1 (en) 2000-04-13 2002-03-26 Molex Incorporated Contactless interconnection system
US6612852B1 (en) 2000-04-13 2003-09-02 Molex Incorporated Contactless interconnection system
CN1543298A (zh) * 2000-06-27 2004-11-03 ���µ�����ҵ��ʽ���� 陶瓷叠层器件
US6611419B1 (en) * 2000-07-31 2003-08-26 Intel Corporation Electronic assembly comprising substrate with embedded capacitors
US6970362B1 (en) 2000-07-31 2005-11-29 Intel Corporation Electronic assemblies and systems comprising interposer with embedded capacitors
US6775150B1 (en) * 2000-08-30 2004-08-10 Intel Corporation Electronic assembly comprising ceramic/organic hybrid substrate with embedded capacitors and methods of manufacture
US6614325B1 (en) * 2000-08-31 2003-09-02 Northrop Grumman Corporation RF/IF signal distribution network utilizing broadside coupled stripline
JP4529262B2 (ja) * 2000-09-14 2010-08-25 ソニー株式会社 高周波モジュール装置及びその製造方法
JP3857042B2 (ja) * 2000-11-27 2006-12-13 富士通テン株式会社 基板構造
US6525922B2 (en) * 2000-12-29 2003-02-25 Intel Corporation High performance via capacitor and method for manufacturing same
TWI313507B (en) 2002-10-25 2009-08-11 Megica Corporatio Method for assembling chips
US6943414B2 (en) * 2001-03-15 2005-09-13 Newport Fab, Llc Method for fabricating a metal resistor in an IC chip and related structure
JP3458120B2 (ja) * 2001-03-30 2003-10-20 富士通カンタムデバイス株式会社 高周波半導体装置
US7443229B1 (en) 2001-04-24 2008-10-28 Picor Corporation Active filtering
US6985341B2 (en) * 2001-04-24 2006-01-10 Vlt, Inc. Components having actively controlled circuit elements
JP3941416B2 (ja) * 2001-04-26 2007-07-04 ソニー株式会社 高周波モジュール装置及びその製造方法
JP3666411B2 (ja) * 2001-05-07 2005-06-29 ソニー株式会社 高周波モジュール装置
US6553662B2 (en) 2001-07-03 2003-04-29 Max Levy Autograph, Inc. Method of making a high-density electronic circuit
US6555914B1 (en) * 2001-10-12 2003-04-29 Lsi Logic Corporation Integrated circuit package via
JP2003188338A (ja) * 2001-12-13 2003-07-04 Sony Corp 回路基板装置及びその製造方法
TW544882B (en) 2001-12-31 2003-08-01 Megic Corp Chip package structure and process thereof
TW584950B (en) * 2001-12-31 2004-04-21 Megic Corp Chip packaging structure and process thereof
US6673698B1 (en) 2002-01-19 2004-01-06 Megic Corporation Thin film semiconductor package utilizing a glass substrate with composite polymer/metal interconnect layers
TW503496B (en) 2001-12-31 2002-09-21 Megic Corp Chip packaging structure and manufacturing process of the same
JP2003218272A (ja) * 2002-01-25 2003-07-31 Sony Corp 高周波モジュール及びその製造方法
EP1518275B1 (de) * 2002-05-23 2015-05-06 Schott AG Verfahren zur herstellung eines bauelements mit hochfrequenztauglicher leiteranorndnung und entsprechendes bauelement
US8273671B2 (en) * 2002-05-23 2012-09-25 Schott Ag Glass material for radio-frequency applications
US6865725B2 (en) * 2003-04-28 2005-03-08 International Business Machines Corporation Method and system for integrated circuit design
DE10340438B4 (de) * 2003-09-02 2005-08-04 Epcos Ag Sendemodul mit verbesserter Wärmeabführung
FI20031341A (fi) * 2003-09-18 2005-03-19 Imbera Electronics Oy Menetelmä elektroniikkamoduulin valmistamiseksi
US6881895B1 (en) * 2003-09-30 2005-04-19 National Semiconductor Corporation Radio frequency (RF) filter within multilayered low temperature co-fired ceramic (LTCC) substrate
US8569142B2 (en) * 2003-11-28 2013-10-29 Blackberry Limited Multi-level thin film capacitor on a ceramic substrate and method of manufacturing the same
US7342804B2 (en) * 2004-08-09 2008-03-11 Cts Corporation Ball grid array resistor capacitor network
TWI269420B (en) 2005-05-03 2006-12-21 Megica Corp Stacked chip package and process thereof
US7755457B2 (en) * 2006-02-07 2010-07-13 Harris Corporation Stacked stripline circuits
KR100846207B1 (ko) * 2006-12-01 2008-07-15 (주)카이로넷 다층 인쇄회로기판 및 이의 제조 방법
US8179304B2 (en) * 2007-06-14 2012-05-15 Kyocera Corporation Direct-current blocking circuit, hybrid circuit device, transmitter, receiver, transmitter-receiver, and radar device
DE102008044938B4 (de) 2008-08-29 2013-10-10 Schott Ag Verfahren zur Terminierung von lichtleitenden Faserbündeln sowie Hülse mit einem Faserbündel
US20100226139A1 (en) 2008-12-05 2010-09-09 Permlight Products, Inc. Led-based light engine
CN103119703B (zh) 2010-09-23 2016-01-20 高通Mems科技公司 集成的无源器件和功率放大器
KR102127827B1 (ko) * 2013-06-05 2020-06-30 삼성전자주식회사 인덕터를 포함하는 인쇄 회로 기판
KR102441838B1 (ko) * 2018-02-14 2022-09-08 삼성전자주식회사 브라켓의 개구부에서 발생되는 공진을 조정하기 위해 개구부에 전기적으로 연결된 도전성 부재를 포함하는 전자 장치

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5206712A (en) * 1990-04-05 1993-04-27 General Electric Company Building block approach to microwave modules
EP0459179B1 (de) * 1990-05-28 1995-04-05 Siemens Aktiengesellschaft IC-Gehäuse, bestehend aus drei beschichteten dielektrischen Platten
JP3058898B2 (ja) * 1990-09-03 2000-07-04 三菱電機株式会社 半導体装置及びその評価方法
EP0563873B1 (en) * 1992-04-03 1998-06-03 Matsushita Electric Industrial Co., Ltd. High frequency ceramic multi-layer substrate
DE4319878A1 (de) * 1992-06-17 1993-12-23 Micron Technology Inc Hochfrequenz-Identifikationseinrichtung (HFID) und Verfahren zu ihrer Herstellung
JP3267409B2 (ja) * 1992-11-24 2002-03-18 株式会社日立製作所 半導体集積回路装置
US5479141A (en) * 1993-03-25 1995-12-26 Matsushita Electric Industrial Co., Ltd. Laminated dielectric resonator and dielectric filter
JP3031178B2 (ja) * 1994-09-28 2000-04-10 株式会社村田製作所 複合高周波部品
US5559363A (en) * 1995-06-06 1996-09-24 Martin Marietta Corporation Off-chip impedance matching utilizing a dielectric element and high density interconnect technology

Also Published As

Publication number Publication date
KR20000052867A (ko) 2000-08-25
WO1998019339A1 (en) 1998-05-07
JP2001503202A (ja) 2001-03-06
JP3405545B2 (ja) 2003-05-12
TW424321B (en) 2001-03-01
US5929510A (en) 1999-07-27
EP0943157A4 (en) 2000-05-24
EP0943157A1 (en) 1999-09-22

Similar Documents

Publication Publication Date Title
KR100677005B1 (ko) 전자 집적 회로
WO1998019339A9 (en) Integrated electronic circuit
US6424233B1 (en) Complex electronic component with a first multilayer filter having a cavity in which a second filter is mounted
US6714422B2 (en) High frequency module device and method for its preparation
KR100917508B1 (ko) 고주파 모듈 기판 장치
KR100862544B1 (ko) 고주파 모듈 장치
KR100971815B1 (ko) 고주파 모듈
KR100895208B1 (ko) 고주파 모듈 기판 장치
US7064630B2 (en) High-frequency module and its manufacturing method
JPH09134981A (ja) マイクロ波・ミリ波帯の機能モジュールパッケージ
JP2001345419A (ja) 一体型高周波無線回路モジュール
US7202419B2 (en) Multi-layer integrated RF/IF circuit board including a central non-conductive layer
JP2003332517A (ja) マイクロ波集積回路及びその製造方法並びに無線装置
JP4595240B2 (ja) 高周波モジュール基板装置及びその製造方法
KR100430824B1 (ko) 커플러 내장형 안테나 스위치 모듈 및 그 제조방법
US6881895B1 (en) Radio frequency (RF) filter within multilayered low temperature co-fired ceramic (LTCC) substrate
JP2003023370A (ja) 高周波スイッチモジュール
JPH0681104U (ja) 多層ストリップ線路
JPH05315835A (ja) 電圧制御発振器及びその製造方法
JP2003046301A (ja) 高周波用配線基板
JPH09214202A (ja) 誘電体フィルタ

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
N231 Notification of change of applicant
E902 Notification of reason for refusal
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
E902 Notification of reason for refusal
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120629

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20130107

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee