CN1525593A - 天线开关模块及其制造方法、一体化通信模块和通信装置 - Google Patents

天线开关模块及其制造方法、一体化通信模块和通信装置 Download PDF

Info

Publication number
CN1525593A
CN1525593A CNA2004100070424A CN200410007042A CN1525593A CN 1525593 A CN1525593 A CN 1525593A CN A2004100070424 A CNA2004100070424 A CN A2004100070424A CN 200410007042 A CN200410007042 A CN 200410007042A CN 1525593 A CN1525593 A CN 1525593A
Authority
CN
China
Prior art keywords
electrode pattern
antenna switch
body ply
switch module
dielectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2004100070424A
Other languages
English (en)
Other versions
CN1316673C (zh
Inventor
�ź㴫
足立雅和
瓜生一英
石崎俊雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1525593A publication Critical patent/CN1525593A/zh
Application granted granted Critical
Publication of CN1316673C publication Critical patent/CN1316673C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P1/00—Auxiliary devices
    • H01P1/10—Auxiliary devices for switching or interrupting
    • H01P1/15—Auxiliary devices for switching or interrupting by semiconductor devices
    • A—HUMAN NECESSITIES
    • A01—AGRICULTURE; FORESTRY; ANIMAL HUSBANDRY; HUNTING; TRAPPING; FISHING
    • A01C—PLANTING; SOWING; FERTILISING
    • A01C3/00—Treating manure; Manuring
    • A01C3/04—Manure loaders
    • A—HUMAN NECESSITIES
    • A01—AGRICULTURE; FORESTRY; ANIMAL HUSBANDRY; HUNTING; TRAPPING; FISHING
    • A01B—SOIL WORKING IN AGRICULTURE OR FORESTRY; PARTS, DETAILS, OR ACCESSORIES OF AGRICULTURAL MACHINES OR IMPLEMENTS, IN GENERAL
    • A01B63/00—Lifting or adjusting devices or arrangements for agricultural machines or implements
    • A01B63/02—Lifting or adjusting devices or arrangements for agricultural machines or implements for implements mounted on tractors
    • A01B63/10—Lifting or adjusting devices or arrangements for agricultural machines or implements for implements mounted on tractors operated by hydraulic or pneumatic means
    • A01B63/102—Lifting or adjusting devices or arrangements for agricultural machines or implements for implements mounted on tractors operated by hydraulic or pneumatic means characterised by the location of the mounting on the tractor, e.g. on the rear part
    • A01B63/108—Lifting or adjusting devices or arrangements for agricultural machines or implements for implements mounted on tractors operated by hydraulic or pneumatic means characterised by the location of the mounting on the tractor, e.g. on the rear part on the front part
    • A—HUMAN NECESSITIES
    • A01—AGRICULTURE; FORESTRY; ANIMAL HUSBANDRY; HUNTING; TRAPPING; FISHING
    • A01C—PLANTING; SOWING; FERTILISING
    • A01C3/00—Treating manure; Manuring
    • A01C3/06—Manure distributors, e.g. dung distributors
    • A01C3/066—Spreading by using worm or screw conveyors

Landscapes

  • Life Sciences & Earth Sciences (AREA)
  • Soil Sciences (AREA)
  • Environmental Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Transceivers (AREA)
  • Waveguide Switches, Polarizers, And Phase Shifters (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

为了实现高耐压紧密度和由于FET开关电路的并联FET和地线之间的低阻抗造成的高频特征的改善。天线开关模块包括开关电路，用于在天线和发送部分和/或接收部分之间发送和接收信号之间切换，并具有并联电路，其中开关电路的并联电路的电容器设置到电介质分层体上，且开关电路的剩余元件设置到安装在电介质分层体上的半导体芯片上。

Description

天线开关模块及其制造方法、一体化通信模块和通信装置
技术领域
本发明涉及天线开关模块、一体化通信模块、通信装置以及用于制造天线开关模块的方法。例如，本发明涉及用于高频和高功率信号的天线开关模块。
背景技术
近年来，由于如便携式电话等的移动通信的用户基础的扩大及其系统的全球化，需要能使用多种方法支持多频带的便携式电话。例如，对主要在欧洲使用的ESGM(移动通信增强型全球系统)方法、逐渐与携带式电话的扩大用户基础结合使用的DCS(数字蜂窝系统)方法、以及主要在美国使用的PCS(个人通信业务)方法的不同频带的三种通信方法的三频带便携式电话存在需求。而且，对将用于实现下一代高速通信的UMT(通用移动通信系统)添加到其中的四频带携带式电话存在需求。
为此原因，关于使用包括能够容易地支持多频带趋势的GaAs场效应管(GaAs-field-effect transistor，下文中称为FET)等的FET开关的天线开关的发展正在进行中。
如图19所示，现有技术中的天线开关40具有装配在电介质分层体45表面上的半导体芯片46，且半导体芯片46装配在用于在电介质分层体45上形成的用于芯片焊接(dies bond)的焊盘电极图案(land electrode pattern)上(例如参看日本专利公开No.2001-2851112第3页到第4页、图1和图4)。上述文件所披露的全部内容结合于此作为参考。用图19中的电介质分层体45的上部中的虚线表示的部分是待用树脂密封的部分，图19是看透此树脂44部分的图示。此外，半导体芯片46由一个半导体芯片构成。然而，其也可由两个或更多个用于开关部分和逻辑部分的单独半导体芯片构成。
图7是SPST(单刀单掷)的FET开关的等效电路图，其中FET开关是天线开关电路的基础。在由图7中的交替长短虚线围起的部分表示的SPST(单刀单掷)FET开关10中，并联电路的FET 16经由电容器17接地。现有技术中的FET开关10将在半导体芯片中形成的MIM(金属-绝缘体-金属)电容器用作电容器17，。
由于下述原因，通过使用MIM电容器在半导体芯片中形成电容器17。更具体地，如果并联电路的FET与天线开关电路中的地线之间的阻抗变得较高，则并联电路的FET的接地电位在工作时变得较高且高频特征变坏。因此，如图7所示，为了防止阻抗变得较高，使FET 16与电容器17之间的布线Ls1变得尽可能小，以减少由于FET和地线之间的布线Ls造成阻抗的寄生电感。在将电容器17装配到电介质分层体45上的情况下，在电介质分层体45上路由布线变得很长，以致距离L1不可能短。为此原因，在半导体芯片中形成电容器17，其中在半导体芯片中形成FET以使得布线Ls1最短，从而布线L最短。
现有技术中的上述天线开关将在半导体芯片中形成的MIM电容器用作将并联电路的FET连接到地线的电容器。MIM电容器通常是将诸如Au等导电材料夹在诸如厚度为0.2μm到0.3μm的SiO2或SiN等绝缘体之间的平行板型电容器。因此，存在这样的问题，如果约为300V的静电电涌从外部进入，则连接到并联电路的FET的电容器被毁坏，从而不再起开关的作用。
发明内容
本发明解决了现有技术中的问题，且其目的是提供一种天线开关模块、一体化通信模块、通信装置以及制造天线开关模块的方法，其中即使在诸如静电电涌等的高压信号流入时，电容器也不会毁坏且高频特征也不变坏。
根据本发明的第一方面，提供一种天线开关模块，包括开关电路，用于在天线与发送部分和/或接收部分之间的发送和/或接收信号之间进行切换，且所述开关电路具有并联电路，其中所述开关电路的并联电路的电容器被设置到电介质分层体，且所述开关电路的其它元件被设置到安装在所述电介质分层体上的半导体芯片。
根据本发明的第二方面，所述半导体芯片朝下安装在所述电介质分层体的顶面上。
根据本发明的第三方面，如果从所述电介质分层体的顶面进行投影观察，则所述半导体芯片与所述电介质分层体之间的电连接在所述半导体芯片的表面中制成。
根据本发明的第四方面，所述半导体芯片通过引线结合安装。
根据本发明的第五方面，所述电介质分层体具有多个电介质层，所述多个电介质层包括第一电介质层和第二电介质层，在所述第一电介质层上形成连接到接地电位的第一电极图案，在所述第二电介质层上形成与所述第一电极图案相对设置的第二电极图案，且所述电容器在所述第一电极图案和所述第二电极图案之间形成。
根据本发明的第六方面，所述第一电极图案比所述电介质分层体中的所述第二电极图案更靠近所述半导体芯片设置。
根据本发明的第七方面，所述第二电极图案比所述电介质分层体中的所述第一电极图案更靠近所述半导体芯片设置。
根据本发明的第八方面，除了所述电介质分层体的顶层外，所述电介质分层体上均设置有所述第一电介质层，如果从所述电介质分层体的顶面投影观察，则所述第一电极图案具有至少包括所述半导体芯片的整个轮廓的形状。
根据本发明的第九方面，在所述电介质分层体上，在第三电介质层上形成的第三电极图案连接到在第四电介质层上形成的第四电极图案，其中如果从顶面投影观察，所述第三电介质层放置在重叠所述第一电极图案的所述第一电介质层上，所述第四电介质层穿过在所述第一电极图案上形成的开口设置在所述第一电介质层下面，从而避免短路接地。
根据本发明的第十方面，所述第三电极图案连接到所述半导体芯片的任意端子，所述第四电极图案与所述第二电极图案相同。
根据本发明的第十一方面，所述开关电路具有一对或多对第一场效应管和第二场效应管，每对都具有连接到所述第二场效应管的源极端子的所述第一场效应管的漏极端子和经由所述电容器接地的所述第二场效应管的漏极端子。
根据本发明的第十二方面，所述开关电路具有一对或多对第一场效应管和第二场效应管，每对都具有连接到所述第二场效应管的漏极端子的所述第一场效应管的源极端子和经由所述电容器接地的所述第二场效应管的源极端子。
根据本发明的第十三方面，形成所述电介质分层体的所述多个电介质层的某些电介质层的电极图案组合形成一个高频滤波器或多个高频滤波器。
根据本发明的第十四方面，如果从所述电介质分层体的顶面投影观察，所述第一电极图案具有包括形成所述高频滤波器的所述半导体芯片的全部电极图案的形状。
根据本发明的第十五方面，提供一种一体化通信模块，包括：根据根据本发明的第一方面所述的天线开关模块；设置在所述电介质分层体中的所述发送部分的低通滤波器；以及功率放大器，用于将发送信号供给设置在所述电介质分层体上的所述低通滤波器。
根据本发明的第十六方面，一体化通信模块还包括：设置在所述电介质分层体中的所述接收部分的带通滤波器；以及压控振荡器，用于将发送信号供给设置在所述电介质分层体上的发送侧上的所述功率放大器。
根据本发明的第十七方面，提供一种通信设备，包括：根据本发明的第一方面所述的天线开关模块；连接到所述天线开关模块的天线；发送部分，用于将所述发送信号供给所述天线开关模块；以及接收部分。
根据本发明的第十八方面，提供一种通信设备，包括：根据本发明的第十五方面和本发明的第十六方面中任一项所述的一体化通信模块；以及连接到所述低通滤波器和/或所述带通滤波器的天线。
根据本发明的第十九方面，提供一种制造天线开关模块的方法，所述天线开关模块包括在天线与发送部分或接收部分之间的发送和接收信号之间切换的开关电路，并具有并联电路，其中所述方法具有以下步骤：在电介质分层体上设置所述开关电路的并联电路的电容器；以及在安装在所述电介质分层体上的半导体芯片上设置所述开关电路的其它元件。
根据本发明的第二十方面，所述半导体芯片朝向所述电介质分层体的顶面安装。
根据本发明的第二十一方面，通过层压包括第一电介质层和第二电介质层的多个电介质层制造所述电介质分层体，在所述第一电介质层上形成连接到接地电位的第一电极图案，在所述第二电介质层上形成与所述第一电极图案相对的第二电极图案，且在所述第一电极图案和所述第二电极图案之间形成电容器。
通过下面参照附图对本发明的优选实施例进行详细说明，本发明的其他特征、元素、特征和优势将变得更为明显。
附图说明
图1是根据本发明的第一实施例的天线开关模块的透视图。
图2是根据本发明的第一实施例的天线开关模块的框图。
图3是根据本发明的第一实施例的天线开关模块的分解透视图。
图4示出根据本发明的第一实施例的天线开关模块的电介质层L1和L2的图示。
图5是根据本发明的第一实施例的天线开关模块的电介质层L2和L3的图示。
图6示出根据本发明的第一实施例的天线开关模块的电介质层L4和L5的图示。
图7是SPST开关的等效电路图，其中所述SPST开关是根据本发明的第一实施例的天线开关模块的基础。
图8是根据本发明的第一实施例的天线开关模块的等效电路图。
图9是根据本发明的第二实施例的天线开关模块的透视图。
图10是根据本发明的第二实施例的天线开关模块的顶部透视图。
图11示出根据本发明的第二实施例的天线开关模块的电介质层L101至L103的图示。
图12是SPST开关的等效电路图，其中所述SPST开关是根据本发明的第二实施例的天线开关模块的基础。
图13是根据本发明的第二实施例的天线开关模块的等效电路图。
图14是根据本发明的第二实施例的天线开关模块的另一实例的透视图。
图15是单频带便携式电话的RF框图。
图16是单频带便携式电话的RF框图，其中所述单频带便携式电话包括根据本发明实施例的Tx模块。
图17是根据本发明实施例的Tx模块的透视图。
图18是单频带便携式电话的RF框图，其中所述单频带便携式电话包括根据本发明实施例的前端模块。
图19是现有技术中天线开关模块的透视图。
附图标记的名称
10、22  开关电路
13、23  天线
15、16、24a至24d、25a至25d  FET
17、18、19、47、48、49  DC切断电容器
20、21  接收部分
24、25  FET组
30、40、50  天线开关模块
31、45、51  电介质分层体
32、33、46、52、53  半导体芯片
34、44  树脂
35  电极图案
36、V1、V2  通孔电极图案
37  高频滤波器
Dp1  用于芯片焊接的焊盘电极图案
Cp1至Cp6、Cp11至Cp16  电容器电极图案
Gp1、Gp2、Gp5  接地电极图案
G11、G12、G21、G22  门极端子
L1至L5、L101至L103  电介质层
Lp1至17、Lp20  条状线电极图案
P1至P3、P11至P13  高频信号输入输出端子
Sp1至Sp7、Sp10  间隔图案
T1、TG、TS、TR  底面地线电极图案
具体实施方式
下文中，将根据附图描述本发明的优选实施例。
(第一实施例)
图1是根据本发明的第一实施例的天线开关模块30的透视图。根据本发明的第一实施例的天线开关模块30包括：通过层压和整体焙烧多个电介质层而获得的电介质分层体31；以及安装在电介质分层体31顶面上的开关半导体芯片32和逻辑半导体芯片33。电极图案分别在电介质分层体31的顶面、底面、和内部形成。在用图1中的电介质分层体31的上部中的虚线表示的部分是待用树脂密封的部分，而图1是看透此树脂34部分的图示。
图2是根据第一实施例的天线开关模块30的SP6T(单刀6掷)天线开关的框图。图2中的SP6T天线开关具有从两类发送信号和四类接受信号到天线11切换路线的功能。通过Vc1、Vc2、Vc3电压的组合可切换六种切换条件。例如，SP6T天线开关可在GSM(全球移动通信系统)850和GSM 900频带中的发送信号、GSM 850频带中的接收信号、GSM 900频带中的接收信号、DCS(数字蜂窝系统)频带和PCS(个人通信业务)中的发送信号、DCS频带中的接收信号和PCS频带中的接收信号所构成的六条路线中切换。在图1中，天线开关模块30包括开关半导体模块32、逻辑半导体芯片33、电介质分层体31，所述电介质分层体31包括用于将开关半导体模块32接地的电容器和用于树脂密封的树脂34。
此处，将描述制造电介质分层体31的方法的实例。此处，将使用Al-Mg-Si-Gd-O系统的电介质材料制造电介质分层体。首先，通过将陶瓷粉末与有机粘结剂和有机溶剂混合而获得的浆体模压制成印刷电路基板，在印刷电路基板上使用机械冲孔或激光加工制成多个通孔。接着，在用于在印刷电路基板上形成的夹层连接布线图案的通孔中填充主成分为Ag(或诸如Au或Cu等具有低电阻的导电材料)的导电性胶。且通过丝网印刷法在印刷电路基板上形成布线图案，以便形成条状线电极图案和电容器电极图案。
接着，在预定条件下将如上所述获得的多个印刷电路基板进行恰当地排列、按次序层压、加热、和增压，以便获得整体的电介质分层体。使所述电介质分层体变干，然后在氧化空气中在燃烧炉中以400℃到500℃的温度进行燃烧，以便烧尽印刷电路基板中的有机粘结剂。然后，通过在将Au或Ag粉末用作导电材料的主成分下在正常的空气中或在使用Cu粉末的情况下在惰性气体或还原空气中在约为850℃到950℃的温度范围内燃烧电介质分层体，获得最终的电介质分层体31。
接着，将描述在电介质层中形成的电极图案。
图3示出根据第一实施例的天线开关模块的具体结构的分解透视图。电介质分层体31由作为本发明的多个电介质层的实例的包括电介质层L1到L5的五个电介质层形成。在图3中，电介质层L1到L4是从顶面进行观看的图示，还示出了电介质层L5的顶面和底面的图示。图3中的电介质层L5的底面图示中的电介质图案示出从顶面看透的位置。
图4是透视图，示出作为形成电介质分层体31的最上电极层的电介质层L1和作为从顶部数为第二电极层的电介质层L2。
在图4中，在电介质层L1的顶面上形成有：用于芯片焊接(dies bond)的焊盘电极图案Dp1，用于装配开关半导体芯片32和逻辑半导体芯片33；以及条状线电极图案Lp1到Lp17，其中所述条状线电极图案Lp1到Lp17包括用于布线接合的焊盘电极图案和通孔(via)焊盘电极图案。用于芯片焊接的焊盘电极图案Dp1和条状线电极图案Lp1到Lp17通过印刷和图案化上述导电性胶而形成。
条状线电极图案Lp1到Lp17和用于芯片焊接的焊盘电极图案Dp1分别具有在其上冲孔的通孔电极。在电介质层L2的顶面上，通过印刷形成接地的电极图案Gp1，其比在电介质层L1的顶面上形成的用于芯片焊接的焊盘电极图案Dp1要大。在接地的电极图案Gp1上，为了避免短路接地的电极图案Gp1做出通孔电极，间隔图案Sp1到Sp7在其电极表面上形成。电介质层L1的用于芯片焊接的焊盘电极图案Dp1经由多个通孔电极连接到电介质层L2的接地电极图案Gp1。
图5是分解透视图，示出作为从顶部往下为第二电介质层的电介质层L2、以及从顶部往下为第三电介质层的电介质层L3，其中电介质层L2和电介质层L3形成电介质分层体31。
在图5中，在电介质层L3的顶面上，存在将在电介质层L1的顶面上形成的条状线电极图案连接到随后所述的通过印刷形成的底面电极图案T1所必需的电容器电极图案Cp1至Cp6和布线电极图案Wp1到Wp3。电容器电极图案Cp1至Cp6通过通孔电极连接到在电介质层L1的顶面上分别形成的条状线电极图案Lp1、Lp3、Lp10、Lp12、Lp14、和Lp16。
举例来说，将参照图4和图5对条状线电极图案Lp12和电容器电极图案Cp4之间的连接进行描述。条状线电极图案Lp12包括半径为125μm的通孔焊盘电极图案V11，电容器电极图案Cp4包括半径为125μm的通孔焊盘电极图案V12。在接地电极图案Gp1上形成的间隔图案Sp1具有在其上冲孔的半径为150μm的通孔电极图案V1。通孔焊盘电极图案V11经由通孔电极图案V1连接到通孔焊盘电极图案V12，从而将条状线电极图案Lp12连接到电容器电极图案Cp4。
间隔图案Sp1形状为一排以通孔焊盘电极图案为中心、半径为300μm的环状间隔图案。除投影重叠间隔图案Sp1的区域之外，电容器电极图案Cp4与接地电极图案Gp1相对设置。这样，电容器C4由电容器电极图案Cp4和接地电极图案Gp1形成。同样，电容器C1至C6由电容器电极图案Cp1至Cp6和相对的接地电极图案Gp1分别形成。
此处，电介质层L2是本发明的第一电介质层的实例，在电介质层L2上形成的接地电极图案Gp1是本发明的第一电极图案的实例。电介质层L3是本发明的第二电介质层的实例，在电介质层L3上形成的电容器电极图案Cp1至Cp6是本发明的第二电极图案的实例。电容器C1至C6是设置到本发明的电介质分层体的并联电路的电容器的实例。间隔图案Sp1至Sp7是在本发明的第一电极图案上形成的开口的实例。
图6是分解透视图，示出作为形成电介质分层体31的最低电极层的电介质层L5和作为从顶部数为第四电极层的电介质层L4。电介质层L5是两个表面上都有电极图案的电极层，示出电介质层L5的顶面和底面的图示。在图6中的电介质层L5的底面的图示中的电极图案示出从顶面看透的位置。
在图6中，接地电极图案Gp2在电介质层L5的顶面上形成，包含多个底面电极图案的T1通过在其底面上印刷而形成，其中所述底面电极图案用于在主基板上表面安装电介质分层体31。底面电极图案T1由多个底面地线电极图案TG、RF信号底面电极图案TR、和控制信号底面电极图案TS组成。
在电介质层L4的顶面上，存在将在电介质层L1的顶面上形成的电极图案连接到通过印刷形成的底面电极图案T1所必需的布线电极图案。接地电极图案Gp2具有在其上冲孔的通孔电极，且通孔电极分别连接到底面接地电极图案TG。接地电极图案Gp2经由多个通孔电极连接到在电介质层L2的顶面上形成的接地电极图案Gp1。
RF信号底面电极图案TR经由分别在构成通孔电极和电介质分层体31的电介质层上形成的布线电极图案连接到条状线电极图案Lp2、Lp4、Lp9、Lp11、Lp13、Lp15、和Lp17。控制信号底面电极图案TS经由分别在构成电介质分层体31的电介质层上形成的布线电极图案连接到在电介质层L1顶面上形成的条状线电极图案Lp5到Lp8。
在图7中由虚线围住的部分的电路是在构成第一实施例的天线开关模块30中为最基本开关电路的SPST(单刀单掷)的等效电路。将参照图7描述基本的天线开关电路的配置和操作，并将其作为诸如便携式电话等电子装置接收来自天线的信号的情况的实例。
SPST开关电路包括SPST开关10、第二DC切断电容器18、和第三DC切断电容器19，其中第二DC切断电容器18和第三DC切断电容器19都连接在SPST开关10的外部。SPST开关10的第一高频信号输入输出端子P1经由第二DC切断电容器18连接到天线13，第二高频信号输入输出端子P2经由第三DC切断电容器19连接到接收部分20，且第三高频信号输入输出端子P3连接到地线。
在SPST开关10中，第一高频信号输入输出端子P1连接到第一FET 15的漏极端子，第一FET 15的源极端子连接到第二高频信号输入输出端子P2。第一FET 15的源极端子连接到第二FET 16的漏极端子，第二FET 16的源极端子经由第一DC切断电容器17连接到第三高频信号输入输出端子P3。此处，连接到这里的第二FET 16和第一DC切断电容器17、第二高频信号输入输出端子P2、第三高频信号输入输出端子P3、和门极端子G12形成SPST开关10的并联电路。
下面将描述如上所述构成的SPST开关10的操作。
将与地线的+VG[V]、0[V]的偏压分别施加到第一FET 15的门极端子G11和第二FET 16的门极端子G12。在此情形下，在第一FET 15的门极端子G11处与地线的电位(下文中称之为VS1)与在第二FET 16的漏极端子处与地线的电位(下文中称之为VD2)是相同的，从而这些端子的电位关系如公式1所示。此处，VG1和VG2分别是在第一FET 15和第二FET 16的门极端子处与地线之间的电位。
(公式1)
+VG＝VG1＞VS1＝VD2＞VG2＝0[V]
当在这种偏压条件下看到第一FET 15时，其为门极端子与源极端子之间的正向偏压。当看到第二FET 16时，其为漏极端子与门极端子之间的逆向偏压。当第三DC切断电容器19连接到第二高频信号输入输出端子P2时，考虑到其正向电流和逆向电流相同，第一FET 15的门极端子与源极端子之间的电势差VG1-VS1和第二FET 16的漏极端子与源极端子之间的电势差VD2-VG2之间的关系如公式2所示。
(公式2)
VG1-VS1《VD2-VG2
由于其为第二FET 16的漏极端子与源极端子之间的逆向偏压，所以运行电流很小。因此，第一FET 15的源极端子的电位VS1和第二FET 16的漏极端子的电位VD2如公式3所示，从而它们有如公式4所示的关系。
(公式3)
VS1＝VD2
(公式4)
VD2VG
因此，第一FET 15处于开启状态，第二FET 16处于关闭状态，从而从天线13输入的信号被输出到接收部分20。
同样，在分别将0[V]、+VG[V]的偏压施加到第一FET 15的门极端子G11和第二FET 16的G12的情况下，第一FET 15进入关闭状态，第二FET 16进入开启状态。因此，从天线13输入的信号主要在第一FET 15处减弱，且穿过其的少量信号经由第二FET 16流向地线，从而没有信号从天线13流向接收部分20。
因此，如上所述，可能控制第一FET 15的门极端子G11的电位VG1和第二FET 16的门极端子G12的电位VG2，以便使SPST开关10起天线开关的作用。
在诸如静电电涌等高压信号经由天线13等从外部流入的情况下，SPST开关10的第一DC切断电容器17起电涌吸收电容器的作用，以便保护SPST开关10。
通过将电子器件接收来自天线的信号的情况作为实例描述了天线开关电路的上述构造和操作。然而，天线开关电路的构造和操作与用于发送来自天线的信号的电子器件的构造和操作是相同的。在发送来自天线的信号的情况下，第二高频信号输入输出端子P2经由图7中的第三DC切断电容器19连接到发送部分而不是接收部分20。它也可以是用于接收来自发送部分和接收部分的输入和输出的双重构造。
根据第一实施例的天线开关模块30是图8中用虚线围住的部分，其是电路构造，其中六个SPST开关10并联连接，同时共用第一高频信号输入输出端子P1。构成每个SPST开关10的图7中的并联电路的DC切断电容器17在电介质分层体31中形成。
每个SPST开关10的其它元件，即除了DC切断电容器17之外的诸如第一FET 15和第二FET 16等电路部分，设置到开关半导体芯片32和逻辑半导体芯片33。在第二高频信号输入输出端子P2通过第三DC切断电容器19之后，端子P4分别连接到不同的接收部分或发送部分。
对于每条路线，可能控制待施加给SPST开关10的第一FET 15的门极端子G11和第二FET 16的门极端子G12，以便切换路线到将连接到天线13的接收部分或发送部分，并使根据第一实施例的天线开关模块30起到与SP6T天线开关模块相同的作用。
在电介质分层体31内部形成的电容器C1至C6起到构成根据第一实施例的天线开关模块30的并联电路的作用。
在电介质分层体31内部形成的电容器C1至C6的介电薄膜厚度约为12.5μm，比通过在使用以前的GaAs材料制造的半导体芯片内形成的电容器的约为0.3μm的薄膜厚度要厚。因此，存在这样一实验结果，静电电涌经受压力(withstand pressure)与现有技术中的天线开关模块相比提高了两到三倍。在此情形下，根据第一实施例的天线开关模块30中的静电电涌经受压力由FET的经受压力确定，而不是由电容器的经受压力确定。
根据本实施例，通过使用通孔电极并利用电介质分层体的厚度方向，SPST开关的FET电连接到电容器。作为具有这样的构造的结果，图7中所示的布线Ls1变得比使用现有技术中的MIM电容器的布线Ls1稍长。然而，条状线电极图案Lp1至Lp17的布线此后可比如现有技术中在电介质分层体31的顶面上发送它们的情况要短得多。为此原因，可能控制FET与地线之间的寄生感应分量并实现阻抗的减少，以便充分维持高频特征。
根据第一实施例的天线开关模块30具有在从电介质分层体31顶部数为第二电极层的电介质层L2上形成的大面积接地电极图案Gp1。且通过包含在电介质分层体31内的大面积接地电极图案Gp1而形成第一DC切断电容器17。
而且，诸如本实施例的SPST开关等的SPnT(n为任意自然数)开关要求将n片电容器用于并联电路。然而，采用上述构造，可能用接地电极图案Gp1和Gp2的两个地线电极将电容器夹在之间，以便使得电极区域较小。更具体地，在电介质分层体31中，为了保持其强度，将第一电介质层L1设置为具有比其它层要厚的薄膜厚度。因此，为了使得所述区域较小，更有利的是在第一电介质层L1的地线电极与第三电介质层L3之间形成电容器电极，而不是形成具有地线电极、用于芯片焊接的焊盘电极图案Dp1等的电容器。
此外，芯片焊接电极必须具有放置在其周围的引线结合电极，因此其受第一电介质层L1的地线电极的面积方面(area-wise)限制。
因此，通过形成具有第一电介质层L1的地线电极的电容器，易于形成大量大面积电容器并获得必要的容量。
此外，接地电极图案Gp1通过多个通孔电极连接到多个底面地线电极图案TG，从而可能控制FET开关的第二FET 16和地线之间的寄生感应分量。因此，可能在开关工作时实现FET开关的第二FET 16与地线之间的阻抗的减少，且根据第一实施例的天线开关模块30可改善高频特征。
电介质层L1上的条状线电极图案经由设置到在接地电极图案内部形成的间隔图案Sp1到Sp7的通孔电极连接到诸如电介质层L3上的电容器电极图案Cp1到Cp6的电极图案。这样，可能使得线路长度比现有技术中经由设置在接地电极图案外部的通孔电极连接的情况下的线路长度更短，以便减少阻抗。更具体地，这种构造也具有减少开关工作时FET开关的FET 16与地线之间的阻抗的效果，从而根据第一实施例的天线开关模块30可进一步改善高频特征。
这样，就根据第一实施例的天线开关模块而言，即使在诸如静电电涌等高压信号流入的情况下电容器也不会毁坏，且其可防止开关工作时并联电路的FET的接地电位升高。因此，可能提供具有优良的高频特征的天线开关模块。
开关半导体芯片32和逻辑半导体芯片33芯片焊接安装在电介质分层体的顶面上，且具有比用于芯片焊接的焊盘电极图案Dp1更大的接地电极图案Gp1。因此，开关半导体芯片32和逻辑半导体芯片33的接地电位变得稳定。为此原因，可能提供具有稳定的开关操作的天线开关模块。
就过去的FET开关(包含图14中半导体芯片46内部的第一DC切断电容器17)而言，起第一DC切断电容器17的作用的MIM电容器的大小约为100μm。在使用根据第一实施例的天线开关模块30的情况下，可能从过去的半导体芯片内部除去MIM电容器，以便减少半导体芯片的大小。由于现有技术中其中放置有MIM电容器的开关半导体芯片使用诸如GaAs等昂贵的半导体芯片，所以可通过减小芯片大小提高一个晶圆可生产的半导体芯片数，从而使得半导体芯片成本得以降低。
根据第一实施例，将制造Al-Mg-Si-Gd-O系统的电介质材料用作制造电介质分层体的材料。然而，通过使用另一具有较高介电常数的电介质材料，可能获得相同效果。在此情形下，可能减少放置在电介质分层体内的电容器所占用的区域，以便实现天线开关模块的微型化。
在与第一实施例相反连接第一FET 15和第二FET 16的漏极端子和源极端子的情况下也可获得相同效果。
根据第一实施例，电介质分层体31由五个电介质层L1到L5形成。然而，形成电介质分层体的电介质层的数量不受限制，可以多于或少于五层。
(第二实施例)
参看附图描述根据第二实施例的天线开关模块。
图9是根据第二实施例的天线开关模块的透视图，且其部分示出剖面图。根据第二实施例的天线开关模块50几乎与根据第一实施例的天线开关模块30一样产生。与第一实施例的电介质分层体31一样，电介质分层体51由与本发明的电介质层一样的多个电介质层组成。
电介质分层体51具有由内部电极图案35形成的高频滤波器37和通过印刷放置在接地电极图案Gp5和电容器电极图案Cp11到Cp16下面的高频滤波器37而形成的通孔电极36。例如，此处提到的高频滤波器37是连接在天线开关和发送部分之间的低通滤波器。通过接地电极图案Gp5和电容器电极图案Cp11至Cp16将电容器C11至C16连接到FET开关电路的并联电路。
具有FET开关功能的开关半导体芯片52和逻辑半导体芯片53朝下安装在电介质分层体51的顶面上。在此情形下，如果从电介质分层体51的顶面投影观看，则通过使用每个半导体芯片表面内的凸起进行倒装芯片安装，将开关半导体芯片52和逻辑半导体芯片53点连接到电介质分层体51。
图10是顶部透视图，仅示出构成根据第二实施例的天线开关模块50的电介质分层体51的电介质层L102和电介质层L103的电极图案，其中电介质层L102从顶部数为第二电极层，电介质层L103从顶部数为第三电极层，其中电介质层L102和电介质层L103如图11所示。图10中的阴影区表示在电介质层L102中形成的电极图案，网点区表示在电介质层L103中形成的电极图案。通过结合低于电介质层L103的电介质层形成高频滤波器37。通过将其中放置形成高频滤波器37的电极图案的范围用虚线围住，将其表示为高频滤波器区55。
电介质层L102的接地电极图案Gp5通过印刷形成。诸如感应器电极、电容器电极、和条状线电极等通过结合低于电介质层L103的电介质层而形成的电极图案构成高频滤波器37。接地电极图案Gp5的区域大得足以覆盖其中形成用于构成高频滤波器的电极图案的高频滤波器区55。
图11是分解透视图，示出为从构成电介质分层体51的多个电介质层的最上层数从第一层到第三层的电介质层L101至L103。电介质分层体51由这三个电介质层和低于电介质层L103的多个电介质层形成。
在电介质层L102上形成的接地电极图案Gp5的电极表面中形成用于打出通孔电极而不短路接地的电极图案Gp5的间隔图案。电介质层L101具有用于安装开关半导体芯片52和逻辑半导体芯片53的电极图案和包含在其顶面上形成的焊盘电极的条状线电极图案。
条状线电极图案连接到在电介质层L103上形成的电容器电极图案Cp11至Cp16和用于形成高频滤波器37等的内部电极图案35或在电介质分层体51的底面上形成的底面电极图案，其中内部电极图案35放置在电介质层L103中、或低于电介质层L103的电介质层中。在电介质层L102上的接地电极图案Gp5的电极表面中形成的间隔图案上打出用于将在电介质层L101上形成的条状线电极图案连接到在低于电介质层L102的层形成中的电极图案的通孔电极。
举例来说，使用图11对条状线电极图案Lp20与电容器电极图案Cp11之间的连接进行描述。条状线电极图案Lp20包括半径为125μm的通孔焊盘电极图案V21，电容器电极图案Cp11包括半径为125μm的通孔焊盘电极图案V22。在接地电极图案Gp5上形成的间隔图案Sp10具有在其上冲孔的半径为150μm的通孔电极图案V2。通孔焊盘电极图案V21经由通孔电极图案V2连接到通孔焊盘电极图案V22，从而条状线电极图案Lp20连接到电容器电极图案Cp11。
间隔图案Sp10形状为一排以通孔焊盘电极图案为中心、半径为300μm的环状间隔图案。除投影重叠间隔图案Sp10的区域之外，电容器电极图案Cp11在接地电极图案Gp5对面放置。这样，电容器C11由电容器电极图案Cp11和接地电极图案Gp5形成。同样，电容器C12至C16由电容器电极图案Cp12至Cp16和相对的接地电极图案Gp5分别形成。
在图12中由交替的长虚线和短虚线围住的部分的电路是在构成第二实施例的天线开关模块中为最基本开关电路的SPST(单刀单掷)22的等效电路。将参看图12描述用于接收来自天线的信号的基本天线开关电路的构造，其用于诸如携带式电话等电子设备。
SPST开关电路包括SPST开关22、第二DC切断电容器48和第三DC切断电容器49，其中第二DC切断电容器48和第三DC切断电容器49都连接到SPST开关22外部。SPST开关22的第一高频信号输入输出端子P11经由第二DC切断电容器48连接到天线23，第二高频信号输入输出端子P12经由第三DC切断电容器49连接到接收部分21，且第三高频信号输入输出端子P13连接到地线。SPST开关22包括：第一FET组24，包括在四个阶段(stage)中并联连接的FET 24a、24b、24c、和24d；第二FET组25，包括同样在四个阶段中并联连接的FET 25a、25b、25c、和25d和第一DC切断电容器47。
第一高频信号输入输出端子P11连接到第一FET组24的第一阶段上的FET 24a的漏极端子，第一FET组的第一阶段上的FET 24a的源极端子连接到第一FET组24的第二阶段上的第二FET 24b的漏极端子。第一FET组24的第二阶段上的FET 24b的源极端子连接到第一FET组24的第三阶段上的FET 24c的漏极端子，第一FET组24的第三阶段上的FET 24c连接到第一FET组24的第四阶段上的FET 24d的漏极端子。第一FET组24的第四阶段上的FET 24d的源极端子连接到第二高频信号输入输出端子P12。第一FET组24的第四阶段上的FET 24d的源极端子连接到第二FET组25的第一阶段上的FET 25a的漏极端子。第二FET组25和第一FET组24一样平行连接，第二FET组25的第四阶段上的FET 25d的源极端子经由第一DC切断电容器47连接到第三高频信号输入输出端子P13。
下面将描述如上所述构成的SPST开关22的操作。
形成第一FET组24的FET 24a、24b、24c、和24d的门极端子相互连接，形成第二FET组25的FET 25a、25b、25c、和25d的门极端子同样相互连接。更具体地，将相同的偏压施加给形成第一FET组24的FET 24a、24b、24c、和24d的门极端子，同样，将相同的偏压施加给形成第二FET组25的FET 25a、25b、25c、和25d的门极端子。因此，可能将第二实施例的天线开关模块的操作看作其中图7所示第一实施例的第一FET 15和第二FET 16用第二实施例的天线开关模块的第一FET组24和第二FET组25替换的操作。
在将+VG[V]、0[V]的偏压分别施加给第一FET组24的门极端子G21和第二FET组25的门极端子G22的情况下，使第一FET组24进入开启状态，第二FET组25进入关闭状态。因此，从天线23输入的信号输出到接收部分21。
相反地，在将0[V]、+VG[V]的偏压分别施加给第一FET组24的门极端子G21和第二FET组25的门极端子G22的情况下，使第一FET组24进入关闭状态，第二FET组25进入开启状态。因此，从天线23输入的信号主要在第一FET组24中减弱，且穿过其的少量信号经由第二FET组25流向地线，从而没有信号从天线23流向接收部分21。
在诸如静电电涌等高压信号经由天线23等从外部流入的情况下，第一DC切断电容器47起电涌吸收电容器的作用，以便保护SPST开关22。
通过将电子器件接收来自天线的信号的情况作为实例描述了天线开关电路的上述构造和操作。然而，天线开关电路的构造和操作与用于发送来自天线的信号的电子器件的构造和操作是相同的。在发送来自天线的信号的情况下，第二高频信号输入输出端子P12经由图12中的第三DC切断电容器49连接到发送部分而不是接收部分21。
根据第二实施例的天线开关模块50是天线开关模块，并且是图13中用虚线围住的部分，在天线开关模块中图12所示的六个SPST开关22并联连接同时共用第一高频信号输入输出端子P11。可能控制待施加给FET组的门极端子G21和G22，以便切换路线到待连接到天线23的接收部分或发送部分，且使根据第二实施例的天线开关模块50起SP6T天线开关模块的作用。
在电介质分层体51内部形成的电容器C1至C6起根据第二实施例的天线开关模块50的第一DC切断电容器47的作用。与根据第一实施例的天线开关模块30相同，通过使用在电介质分层体510内部形成的电容器C11至C16，根据第二实施例的天线开关模块50的静电电涌经受压力与现有技术中的天线开关模块相比提高两到三倍是可能的。
如图9所示，根据第二实施例的天线开关模块50具有面朝下安装在电介质分层体51的顶面上的开关半导体芯片52和逻辑半导体芯片53。且与第一实施例相比，通过使用凸起进行倒装芯片安装，可能进一步缩短第二FET组25和形成第一DC切断电容器47的电容器C11至C16之间的距离，即图7所示位于每个半导体芯片的表面内的布线Ls1。如图11所示，从电介质分层体51顶部数为第二层的电介质层L102具有与电介质层L102相比充分大的接地电极图案Gp5。且电容器电极图案Cp11至Cp16在低于电介质层L102的层上形成，并经由在接地电极图案Gp5的电极表面内的间隔图案上冲孔的通孔电极连接到开关半导体芯片52的并联电路，以便在它与接地电极图案Gp5之间形成第一DC切断电容器47。此外，接地电极图案Gp5经由多个通孔电极连接到位于电介质分层体51的底面上的电极图案。
因此，可能控制将FET开关的第二FET组25连接到地线的线路长度中的寄生感应分量，从而减少开关工作时FET开关的第二FET组25与地线之间的阻抗，并实现高频特征的改善。
这样，根据第二实施例的天线开关模块50，可能提供具有优良的高频特征的天线开关模块，其中即使在诸如静电电涌等高压信号流入的情况下电容器也不会毁坏，且其起开关的作用，还阻止开关工作时并联电路的FET的接地电位升高。
如图10所示，将在电介质层L103的顶面上形成的电容器电极图案Cp12放置以覆盖在接地电极图案Gp5上形成的全部间隔图案。因此，在此处形成的并联电路的电容器C12的电容值一点也不受电介质分层体51产生时出现的迭片移动的影响，从而可能提供具有理想的电容值的并联电路的电容器。同样，对于在电介质层L103顶面上形成的其它电容器电极图案，通过放置它们以覆盖在接地电极图案Gp5上形成的全部间隔图案，可能提供具有理想的电容值的并联电路的电容器。
此外，为了防止电容器电极图案Cp11至Cp16由于迭片移动离开(off)接地电极图案Gp5覆盖的区域，在接地电极图案Gp5的表面位置内部距表面位置约为50μm的位置处放置电容器电极图案Cp11至Cp16，如图10所示。
还可能屏蔽由开关半导体芯片52和带有接地电极图案Gp5的高频滤波器37产生的电磁波，以便从开关半导体芯片52和高频滤波器37获得理想的高频特征：
由于通过结合低于接地电极图案Gp5的电介质层同时将电容器电极图案Cp11至Cp16夹在中间形成高频滤波器37，所以还可能减少在接地电极图案Gp5与高频滤波器37之间产生的寄生电容，尤其是用于实现感应器的条状线电极图案。因此，高频滤波器37使得高频特征得以改进。
由于电介质层L101上的条状线电极图案经由设置到在接地电极图案Gp5内部形成的间隔图案的通孔电极连接到电介质层L103以及更低层上的电极图案，所以可能缩短电介质层L101顶面上的条状线电极的线路长度。如果电介质层L101顶面上的条状线电极的线路长度得以缩短，则可能减少FET开关电路的分流器的FET和与其结合的地线之间的阻抗，以便进一步改善高频特征。
根据第二实施例，即使在电介质分层体51中形成的高频滤波器37不是低通滤波器而是高通滤波器，也可能获得同样的效果。
根据第二实施例，在FET开关具有分流器中的FET和位于FET和地线之间的电容器的电路构造的情况下，可能获得同样的效果，而不受任何其它电路构造(例如连接到门极端子的电阻等)的影响。
根据第二实施例，一个FET组是包括在四个阶段中平行连接的FET的FET开关。然而，构成一个FET组的FET不受四个阶段的限制，无论构成一个FET组的FET处于多少阶段中，也可能获得同样的效果。
即使第一FET 24和第二FET 25的FET的漏极端子和源极端子分别与第二实施例相反连接，也可能获得同样的效果。
这两个实施例都限定了具有SP6T开关的构造的天线开关电路。然而，即使在诸如SPST、SPDT、SP4T、和SP7T等的其它构造的情况下，也可能获得同样的效果。
根据第二实施例，如果从电介质分层体51顶面投影观看，则在每个半导体芯片表面内部形成开关半导体芯片52、逻辑半导体芯片53、和电介质分层体51之间的连接。然而，如图14所示，还可能提供离开每个半导体芯片表面延伸的印刷布线图案56，以便将凸起电连接到印刷布线图案的两端。在此情形下，图7所示的布线Ls1变得比图9所示的实例要长，但是可提高电路设计的自由度。根据需要，可能通过离开表面延伸混合电连接到每个半导体芯片内部的电介质分层体51的布线图案和电连接到电介质分层体51的布线图案。
用于构成天线开关模块的开关半导体芯片不限于使用GaAs的半导体芯片。并且用于控制开关半导体芯片的操作的逻辑半导体芯片不限于使用Si的半导体芯片。即使在天线开关模块使用单独的半导体芯片而不是包含如实施例中所示的多个半导体芯片的情况下，也可能获得同样的效果。
如对实施例的操作实例所描述的，本发明的天线开关模块可用于包括多个接收部分或发送部分的通信设备。
此处，图15示出本发明的通信设备的单频带便携式电话的RF框图。如图15所示，单频带便携式电话140包括天线141和天线142，用于在经由天线输入和接收的发送信号和接收信号之间切换。其还包括低通滤波器(LPF)143、用于将发送信号供给低通滤波器(LPF)143的功率放大器(PA)144、和用于供应由作为发送端的功率放大器144放大的高频信号的压控振荡器(VCO)145，作为接收端同时包括集成低噪声放大器(LNA)147a的RFIC 147的带通滤波器(BPF)146、混频器等、和将被发送部分和接收部分共用的基本频带(BB)部分148。在这些中，天线开关142可由每个实施例的天线开关模块执行，以便获得具有微型化且高度气密的(highly pressure tight)天线开关的便携式电话。还可能在天线开关模块的电介质分层体中设置LPF143和BPF 146。
而且，如图16所示，易于实现作为除LPF143外将功率放大器144集成到天线开关模块中的Tx模块150的每个实施例的天线开关模块。在这种情形下，如图17所示，在与其上放置有逻辑半导体芯片33和开关半导体芯片32的电介质分层体的表面相同的表面上执行功率放大器144。尽管LPF 143没有示出，但其设置在电介质分层体31内部。
此外，如图18所示，易于实现作为进一步在接收端上集成BPF 146和在发送端上集成压控振荡器145的前端模块170的每个实施例的天线开关模块。在此情形下，VCO 145安装到其上放置有逻辑半导体芯片33、开关半导体芯片32、和PA 144的表面相同的表面上，且将BPF 146像LPF 143一样设置在电介质分层体31内部。而且，上面安装有Tx模块150和前端模块170的便携式电话包含在本发明的通信设备中。上面的描述将单频带便携式电话作为实例。以上描述中的Tx模块150和前端模块170等同于本发明的一体化通信模块。
根据上述显而易见的是，本发明具有如此效果，即使在诸如静电电涌等高压信号流入的情况下电容器也不会毁坏，高频特征也不会变坏。
天线开关模块、一体化通信模块、通信设备以及制造根据本发明的天线开关模块的方法具有如此效果，即使在诸如静电电涌等高压信号流入的情况下电容器也不会毁坏，高频特征也不会变坏，且举例来说对于用于高频和高功率信号的天线开关模块及其应用的产品是有用的。

Claims (21)

1、一种天线开关模块，包括开关电路，用于在天线与发送部分和/或接收部分之间的发送和/或接收信号之间进行切换，且所述开关电路具有并联电路，其中所述开关电路的并联电路的电容器被设置到电介质分层体，且所述开关电路的其它元件被设置到安装在所述电介质分层体上的半导体芯片。
2、根据权利要求1所述的天线开关模块，其中所述半导体芯片朝下安装在所述电介质分层体的顶面上。
3、根据权利要求2所述的天线开关模块，其中如果从所述电介质分层体的顶面进行投影观察，则所述半导体芯片与所述电介质分层体之间的电连接在所述半导体芯片的表面中制成。
4、根据权利要求1所述的天线开关模块，其中所述半导体芯片通过引线结合安装。
5、根据权利要求2或4所述的天线开关模块，其中所述电介质分层体具有多个电介质层，所述多个电介质层包括第一电介质层和第二电介质层，在所述第一电介质层上形成连接到接地电位的第一电极图案，在所述第二电介质层上形成与所述第一电极图案相对设置的第二电极图案，且所述电容器在所述第一电极图案和所述第二电极图案之间形成。
6、根据权利要求5所述的天线开关模块，其中所述第一电极图案比所述电介质分层体中的所述第二电极图案更靠近所述半导体芯片设置。
7、根据权利要求5所述的天线开关模块，其中所述第二电极图案比所述电介质分层体中的所述第一电极图案更靠近所述半导体芯片设置。
8、根据权利要求2或4所述的天线开关模块，其中除了所述电介质分层体的顶层外，所述电介质分层体上均设置有所述第一电介质层，如果从所述电介质分层体的顶面投影观察，则所述第一电极图案具有至少包括所述半导体芯片的整个轮廓的形状。
9、根据权利要求8所述的天线开关模块，其中，在所述电介质分层体上，在第三电介质层上形成的第三电极图案连接到在第四电介质层上形成的第四电极图案，其中如果从顶面投影观察，所述第三电介质层放置在重叠所述第一电极图案的所述第一电介质层上，所述第四电介质层穿过在所述第一电极图案上形成的开口设置在所述第一电介质层下面，从而避免短路接地。
10、根据权利要求7所述的天线开关模块，其中所述第三电极图案连接到所述半导体芯片的任意端子，所述第四电极图案与所述第二电极图案相同。
11、根据权利要求1所述的天线开关模块，其中所述开关电路具有一对或多对第一场效应管和第二场效应管，每对都具有连接到所述第二场效应管的源极端子的所述第一场效应管的漏极端子和经由所述电容器接地的所述第二场效应管的漏极端子。
12、根据权利要求1所述的天线开关模块，其中所述开关电路具有一对或多对第一场效应管和第二场效应管，每对都具有连接到所述第二场效应管的漏极端子的所述第一场效应管的源极端子和经由所述电容器接地的所述第二场效应管的源极端子。
13、根据权利要求5所述的天线开关模块，其中形成所述电介质分层体的所述多个电介质层的某些电介质层的电极图案组合形成一个高频滤波器或多个高频滤波器。
14、根据权利要求13所述的天线开关模块，其中如果从所述电介质分层体的顶面投影观察，所述第一电极图案具有包括形成所述高频滤波器的所述半导体芯片的全部电极图案的形状。
15、一种一体化通信模块，包括：
根据权利要求1所述的天线开关模块；
设置在所述电介质分层体中的所述发送部分的低通滤波器；以及
功率放大器，用于将发送信号供给设置在所述电介质分层体上的所述低通滤波器。
16、根据权利要求15所述的一体化通信模块，还包括：
设置在所述电介质分层体中的所述接收部分的带通滤波器；以及
压控振荡器，用于将发送信号供给设置在所述电介质分层体上的发送侧上的所述功率放大器。
17、一种通信设备，包括：
根据权利要求1所述的天线开关模块；
连接到所述天线开关模块的天线；
发送部分，用于将所述发送信号供给所述天线开关模块；以及
接收部分。
18、一种通信设备，包括：
根据权利要求15和16中任一项所述的一体化通信模块；以及
连接到所述低通滤波器和/或所述带通滤波器的天线。
19、一种制造天线开关模块的方法，所述天线开关模块包括在天线与发送部分或接收部分之间的发送和接收信号之间切换的开关电路，并具有并联电路，其中所述方法具有以下步骤：
在电介质分层体上设置所述开关电路的并联电路的电容器；以及
在安装在所述电介质分层体上的半导体芯片上设置所述开关电路的其它元件。
20、根据权利要求19所述的制造天线开关模块的方法，其中，所述半导体芯片朝向所述电介质分层体的顶面安装。
21、根据权利要求19或20所述的制造天线开关模块的方法，其中通过层压包括第一电介质层和第二电介质层的多个电介质层制造所述电介质分层体，在所述第一电介质层上形成连接到接地电位的第一电极图案，在所述第二电介质层上形成与所述第一电极图案相对的第二电极图案，且在所述第一电极图案和所述第二电极图案之间形成电容器。
CNB2004100070424A 2003-02-26 2004-02-26 天线开关模块及其制造方法、一体化通信模块和通信装置 Expired - Fee Related CN1316673C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003049803 2003-02-26
JP2003049803 2003-02-26

Publications (2)

Publication Number Publication Date
CN1525593A true CN1525593A (zh) 2004-09-01
CN1316673C CN1316673C (zh) 2007-05-16

Family

ID=32767771

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100070424A Expired - Fee Related CN1316673C (zh) 2003-02-26 2004-02-26 天线开关模块及其制造方法、一体化通信模块和通信装置

Country Status (4)

Country Link
US (1) US6975271B2 (zh)
EP (1) EP1453135A1 (zh)
KR (1) KR100614350B1 (zh)
CN (1) CN1316673C (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102959863A (zh) * 2010-06-28 2013-03-06 飞思卡尔半导体公司 用于高压端子的传输门电路

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6804502B2 (en) 2001-10-10 2004-10-12 Peregrine Semiconductor Corporation Switch circuit and method of switching radio frequency signals
EP3570374B1 (en) 2004-06-23 2022-04-20 pSemi Corporation Integrated rf front end
JP4591886B2 (ja) 2004-07-21 2010-12-01 ローム株式会社 半導体装置を用いた電源回路装置
DE102004049684B4 (de) * 2004-10-12 2019-01-03 Snaptrack, Inc. Frontendmodul mit einem Antennenschalter
JP4432973B2 (ja) * 2004-12-20 2010-03-17 株式会社村田製作所 積層セラミック電子部品の製造方法
JP2006310658A (ja) * 2005-04-28 2006-11-09 Fuji Electric Device Technology Co Ltd 半導体装置および物理量センサ装置
US7359677B2 (en) * 2005-06-10 2008-04-15 Sige Semiconductor Inc. Device and methods for high isolation and interference suppression switch-filter
US7890891B2 (en) 2005-07-11 2011-02-15 Peregrine Semiconductor Corporation Method and apparatus improving gate oxide reliability by controlling accumulated charge
US20080076371A1 (en) 2005-07-11 2008-03-27 Alexander Dribinsky Circuit and method for controlling charge injection in radio frequency switches
US8742502B2 (en) 2005-07-11 2014-06-03 Peregrine Semiconductor Corporation Method and apparatus for use in improving linearity of MOSFETs using an accumulated charge sink-harmonic wrinkle reduction
USRE48965E1 (en) 2005-07-11 2022-03-08 Psemi Corporation Method and apparatus improving gate oxide reliability by controlling accumulated charge
US9653601B2 (en) 2005-07-11 2017-05-16 Peregrine Semiconductor Corporation Method and apparatus for use in improving linearity of MOSFETs using an accumulated charge sink-harmonic wrinkle reduction
US7910993B2 (en) 2005-07-11 2011-03-22 Peregrine Semiconductor Corporation Method and apparatus for use in improving linearity of MOSFET's using an accumulated charge sink
US7512388B2 (en) * 2005-09-22 2009-03-31 Skyworks Solutions, Inc. Multiband or multimode front end antenna switch
JP4866625B2 (ja) * 2006-02-15 2012-02-01 ルネサスエレクトロニクス株式会社 半導体装置
KR100714562B1 (ko) * 2006-04-21 2007-05-07 삼성전기주식회사 멀티칩 패키지
JP5151145B2 (ja) * 2006-12-26 2013-02-27 ソニー株式会社 スイッチ回路、可変コンデンサ回路およびそのｉｃ
US7960772B2 (en) 2007-04-26 2011-06-14 Peregrine Semiconductor Corporation Tuning capacitance to enhance FET stack voltage withstand
JP2009159059A (ja) * 2007-12-25 2009-07-16 Samsung Electro Mech Co Ltd 高周波スイッチ回路
EP2255443B1 (en) 2008-02-28 2012-11-28 Peregrine Semiconductor Corporation Method and apparatus for use in digitally tuning a capacitor in an integrated circuit device
US8099064B2 (en) * 2008-05-08 2012-01-17 Research In Motion Limited Mobile wireless communications device with reduced harmonics resulting from metal shield coupling
JP2010114719A (ja) * 2008-11-07 2010-05-20 Nec Electronics Corp スイッチング回路
US8723260B1 (en) 2009-03-12 2014-05-13 Rf Micro Devices, Inc. Semiconductor radio frequency switch with body contact
JP2012065186A (ja) * 2010-09-16 2012-03-29 Toshiba Corp 半導体装置
US9590674B2 (en) 2012-12-14 2017-03-07 Peregrine Semiconductor Corporation Semiconductor devices with switchable ground-body connection
US20150236748A1 (en) 2013-03-14 2015-08-20 Peregrine Semiconductor Corporation Devices and Methods for Duplexer Loss Reduction
US9406695B2 (en) 2013-11-20 2016-08-02 Peregrine Semiconductor Corporation Circuit and method for improving ESD tolerance and switching speed
JP2015109496A (ja) * 2013-12-03 2015-06-11 株式会社東芝 半導体装置
US9831857B2 (en) 2015-03-11 2017-11-28 Peregrine Semiconductor Corporation Power splitter with programmable output phase shift
CN106160717B (zh) 2015-04-03 2020-08-18 恩智浦美国有限公司 传输门电路
JP6443263B2 (ja) 2015-08-10 2018-12-26 株式会社村田製作所 高周波モジュール
US9948281B2 (en) 2016-09-02 2018-04-17 Peregrine Semiconductor Corporation Positive logic digitally tunable capacitor
JP2018050127A (ja) * 2016-09-20 2018-03-29 株式会社東芝 半導体スイッチ
WO2019026752A1 (ja) * 2017-08-01 2019-02-07 株式会社村田製作所 高周波スイッチ
DE112017008333T5 (de) 2017-12-29 2020-09-10 Intel Corporation Mikroelektronische anordnungen
US10886911B2 (en) 2018-03-28 2021-01-05 Psemi Corporation Stacked FET switch bias ladders
US10505530B2 (en) 2018-03-28 2019-12-10 Psemi Corporation Positive logic switch with selectable DC blocking circuit
US10236872B1 (en) 2018-03-28 2019-03-19 Psemi Corporation AC coupling modules for bias ladders
US11476849B2 (en) 2020-01-06 2022-10-18 Psemi Corporation High power positive logic switch
JP2021129194A (ja) * 2020-02-13 2021-09-02 株式会社村田製作所 高周波モジュール及び通信装置
CN115986433B (zh) * 2023-03-21 2023-08-04 成都雷电微力科技股份有限公司 一种tr模块架构及其工艺方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0621653B1 (en) * 1993-04-23 1999-12-29 Murata Manufacturing Co., Ltd. Surface-mountable antenna unit
JPH07202502A (ja) 1993-12-27 1995-08-04 Murata Mfg Co Ltd 高周波スイッチ
JP3186397B2 (ja) 1993-12-28 2001-07-11 株式会社村田製作所 高周波スイッチ
JP3169775B2 (ja) * 1994-08-29 2001-05-28 株式会社日立製作所 半導体回路、スイッチ及びそれを用いた通信機
EP0700169B1 (en) * 1994-08-30 2003-03-12 Matsushita Electric Industrial Co., Ltd. Transmit-receive switch circuit for radiocommunication apparatus
US5767721A (en) * 1996-06-06 1998-06-16 Itt Industries, Inc. Switch circuit for FET devices having negative threshold voltages which utilize a positive voltage only
JPH10126307A (ja) * 1996-10-21 1998-05-15 Murata Mfg Co Ltd 高周波複合部品
JP3887805B2 (ja) 1997-03-28 2007-02-28 日立金属株式会社 ダイオードスイッチ
JP2001285112A (ja) 2000-03-31 2001-10-12 Murata Mfg Co Ltd 移動体通信装置
JP3831575B2 (ja) * 2000-05-15 2006-10-11 三洋電機株式会社 化合物半導体スイッチ回路装置
JP2001352271A (ja) 2000-06-09 2001-12-21 Hitachi Metals Ltd 高周波スイッチモジュール
JP4532825B2 (ja) * 2000-11-01 2010-08-25 日立金属株式会社 高周波スイッチモジュール
EP1223634A3 (en) 2000-12-26 2003-08-13 Matsushita Electric Industrial Co., Ltd. High-frequency switch, laminated high-frequency switch, high-frequency radio unit, and high-frequency switching method
KR100666762B1 (ko) * 2001-02-27 2007-01-09 엔지케이 스파크 플러그 캄파니 리미티드 고주파회로 기판 및 그것을 이용한 고주파용 안테나스위치 모듈
JP2003087149A (ja) * 2001-09-14 2003-03-20 Matsushita Electric Ind Co Ltd 高周波複合スイッチモジュール
US6940363B2 (en) * 2002-12-17 2005-09-06 Intel Corporation Switch architecture using MEMS switches and solid state switches in parallel

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102959863A (zh) * 2010-06-28 2013-03-06 飞思卡尔半导体公司 用于高压端子的传输门电路
CN102959863B (zh) * 2010-06-28 2015-09-23 飞思卡尔半导体公司 用于高压端子的传输门电路

Also Published As

Publication number Publication date
US6975271B2 (en) 2005-12-13
KR20040076817A (ko) 2004-09-03
CN1316673C (zh) 2007-05-16
KR100614350B1 (ko) 2006-08-18
EP1453135A1 (en) 2004-09-01
US20040227666A1 (en) 2004-11-18

Similar Documents

Publication Publication Date Title
CN1525593A (zh) 天线开关模块及其制造方法、一体化通信模块和通信装置
CN1320778C (zh) 高频开关模块
CN1241325C (zh) 高频开关、叠层高频开关片、高频无线电装置和高频切换方法
CN1233100C (zh) 高频开关、双频带高频开关、三频带高频开关和无线电通信设备
CN1190113C (zh) 陶瓷叠层器件
CN1226803C (zh) 射频（rf）器件和采用它的通信装置
CN1258939C (zh) 分波器、通信装置
CN1949663A (zh) 复合滤波器芯片
CN1309178C (zh) 高通滤波器和多频带天线开关电路、使用它们的通信仪器
CN1661915A (zh) 高频选择电路、高频模块以及无线通信装置
CN1625845A (zh) 开关电路以及复合高频器件
CN101047398A (zh) 高频模块
CN1494771A (zh) 高频复合开关模块和用它的通信终端
CN1574664A (zh) 多频带用收发器以及使用该收发器的无线电通信设备
US20130037924A1 (en) Antenna switch modules and methods of making the same
CN1221061C (zh) 天线装置
US20080142935A1 (en) Lead-Frame Circuit Package
CN1708899A (zh) 平衡－不平衡型多频带滤波模块
CN1516927A (zh) 高频复合开关模块和使用该模块的移动通信设备
CN1421927A (zh) 半导体器件
CN1476633A (zh) 高频模件板装置
CN1871780A (zh) 多频带多模式通信引擎
CN1783710A (zh) 高频模块
TW201433104A (zh) 模組基板及模組
CN1528056A (zh) 高频开关、无线电通信装置和高频转换方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20070516

Termination date: 20100226