CN1421927A - 半导体器件 - Google Patents

半导体器件 Download PDF

Info

Publication number
CN1421927A
CN1421927A CN02152669A CN02152669A CN1421927A CN 1421927 A CN1421927 A CN 1421927A CN 02152669 A CN02152669 A CN 02152669A CN 02152669 A CN02152669 A CN 02152669A CN 1421927 A CN1421927 A CN 1421927A
Authority
CN
China
Prior art keywords
electrode
transistor
semiconductor device
electrode tip
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN02152669A
Other languages
English (en)
Inventor
赤岭均
铃木将司
山根正雄
安逹徹朗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Publication of CN1421927A publication Critical patent/CN1421927A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41758—Source or drain electrodes for field effect devices for lateral devices with structured layout for source or drain region, i.e. the source or drain region having cellular, interdigitated or ring structure or being curved or angular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/211—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/60—Amplifiers in which coupling networks have distributed constants, e.g. with waveguide resonators
    • H03F3/601—Amplifiers in which coupling networks have distributed constants, e.g. with waveguide resonators using FET's, e.g. GaAs FET's
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/68—Combinations of amplifiers, e.g. multi-channel amplifiers for stereophonics
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/72—Gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6688—Mixed frequency adaptations, i.e. for operation at different frequencies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1083—Substrate region of field-effect devices of field-effect transistors with insulated gate with an inactive supplementary region, e.g. for preventing punch-through, improving capacity effect or leakage current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/4175—Source or drain electrodes for field effect devices for lateral devices where the connection to the source or drain region is done through at least one part of the semiconductor substrate thickness, e.g. with connecting sink or with via-hole
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/294—Indexing scheme relating to amplifiers the amplifier being a low noise amplifier [LNA]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/372—Noise reduction and elimination in amplifier

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Amplifiers (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明给出了一种半导体器件，包含半导体衬底和形成于该半导体衬底上的晶体管；其中构成晶体管外部电极端的控制电极端和传送输出信号的第一电极端置于半导体衬底的主表面上，其中控制电极端至少有一个，并且大量第一电极端排列在一侧，而大量第一电极端排列在另一侧，控制电极端插于其间，其中包括控制电极端和位于控制电极端某侧的大量第一电极端的部分构成第一晶体管部分，而其中包括控制电极端和位于另一侧的大量第一电极端的部分构成第二晶体管部分。该半导体器件是四边形的。

Description

半导体器件
技术领域
本发明涉及半导体器件、高频功率放大器件(高频功率放大模块)以及内装高频功率放大器件的无线通信设备。本发明涉及，例如，一种可有效应用于多波段通信系统的移动电话上的技术，多波段通信系统具有大量不同通信波段的通信功能。
背景技术
至今一直在使用并覆盖整个北美的模拟系统的AMPS(高级移动电话服务)，以及在一部移动电话中内装像TDMA(时分多址)、CDMA(码分多址)等数字系统的所谓双模移动电话最近已经在北美移动市场上使用了。
另一方面，使用TDMA技术和FDD(频分双工)技术的GSM系统(全球移动通信系统)和DCS系统(数字蜂窝系统)已经在欧洲等地区使用了。
Nikkei商业出版公司发行的“Nikkei电子”1999年的6月26日刊[No.748]的140页至153页描述了一种双模移动电话，其中集成了一个使用频率段从800MHz至900MHz的GSM和一个使用频率段从1.7GHz至1.8GHz的PCN(DSC的另一个名称)。它还描述了一种多层陶瓷器件，其中集成了无源部分以缩小整个电路的尺寸。
在日立公司半导体集团出版的“GAIN”2000.1第131号中描述了一种双波段定向的RF功率模块。
随着信息通信的发展，移动电话也变得更加多功能化。因此，在移动电话中内装的高频功率放大器件(高频功率放大模块)也随之多功能化。特别是在具有大量通信模式(包括通信波段)的高频功率放大器件中，装配件的数目与单通信模式产品比较起来增加了，且器件尺寸增大，从而产品成本上涨。
因此，本发明讨论了内装有场效应晶体管(MOSFET：金属氧化物半导体场效应晶体管)的半导体芯片的尺寸缩减，以使该高频功率放大器件具有更小的尺寸。
图16至图20分别涉及在本发明之前所讨论的高频功率放大器件(高频功率放大模块)20，以及装有构成每个末端放大级的晶体管的半导体芯片。图19为该高频功率放大器件的等效电路图，而图20为一典型的平面图，示出高频功率放大器件20中布线板上电子零件的布局。
该高频功率放大器件为双波段型高频功率放大模块。如图19的电路图所示，该高频放大器件具有代表PCN(个人通信网络)的放大系统P作为第一放大系统，以及代表GSM系统的放大系统G作为第二放大系统。这样，图19和20所示的包括像PCN放大系统P中CP1(电容)和RP1(电阻)——它们是表示构成整流电路等的电容和电阻的符号——情形中的P和像GSM放大系统G中CG1(电容)和RG1(电阻)的G。
如图19和20所示，放大系统P的外部电极端相应于输入端Pin1、输出端Pout1和源电位Vdd1，而放大系统G中的外部电极端相应于输入端Pin2、输出端Pout2和源电位Vdd2。参考电位(接地：GND)和控制端Vapc是共用的。关于GSM放大系统G工作还是PCN放大系统P工作的选择由开关SW1的转换来进行。开关SW1根据加到选择端Vct1的信号来进行改变。控制端Vapc与开关SW1相连。在控制端Vapc上加偏压信号，以根据开关SW1的转换对GSM放大系统G的各个晶体管施加偏压电位。图19所示的电路图中细长的方形部分分别示出微带线。
PCN放大系统P和GSM放大系统G都是三级结构[第一放大级、第二放大级和第三放大级(末端放大级)]，其中的晶体管顺序串连。进一步，末端放大级具有功率混合结构，其中两个晶体管并连以提高输出。这些晶体管都用的是MOSFET(金属氧化物半导体场效应晶体管)。
这样，PCN放大系统P具有这样的结构，其中晶体管Q1、晶体管Q2以及并连着的晶体管Q3和Q4顺序串连在输入端Pin1和输出端Pout1之间，分别作为第一放大级、第二放大级和末端放大级，并且构成了输入侧整流电路、输出侧整流电路以及像噪声过滤器之类的电路。因此，在不同位置排列了电容(CP1至CP13)、旁路电容(CB1和CB2)、电阻(RP1至RP4)以及电感L1作为分立元件。
用作晶体管Q1至Q4的控制电极端的栅电极被分别加上要放大的信号和偏压电位。偏压电位是上述加到控制端Vapc上的信号。该信号由开关SW1选择加到PCN放大P还是GSM放大G上。开关SW1根据加到选择端Vct1的信号而转换以进行这样的选择。加到各个栅电极上的电位分别根据预定的偏压电阻来确定。
晶体管Q1至Q4的第一电极端(漏电极)与源电位Vdd1相连。放大了的信号被输出至每个晶体管的第一电极端。各个晶体管的第二电极端(源电极)分别与参考电位(GND)相连。
GSM放大系统G具有这样的结构，其中其中晶体管Q5、晶体管Q6以及并连着的晶体管Q7和Q8顺序串连在输入端Pin2和输出端Pout2之间，分别作为第一放大级、第二放大级和末端放大级，并且构成了输入侧整流电路、输出侧整流电路以及像噪声过滤器之类的电路。因此，在不同位置排列了电容(CG1至CG13)、旁路电容(CB3和CB4)、电阻(RG1至RG4)以及电感L2作为分立元件。
用作晶体管Q5至Q8的控制电极端的栅电极被分别加上要放大的信号和偏压电位。晶体管Q5至Q8的第一电极端(漏电极)与源电位Vdd2相连。放大了的信号被输出至每个晶体管的第一电极端。各个晶体管的第二电极端(源电极)分别与参考电位(GND)相连。
晶体管Q1、Q2、Q5和Q6整体形成于芯片1中。构成放大系统P末端放大级的晶体管Q3和Q4整体形成于芯片2中。构成放大系统G末端放大级的晶体管Q6和Q8整体形成于芯片3中。
各个芯片的电极和布线板21主表面上布线21W的导线焊垫21D通过导线14建立电连接。各个芯片下表面上的电极分别与导电的固定部分电相连，这些部分在固定到布线板21上时与布线持续连接。这样，就形成了图19中所示的电路。尽管没有特别描述，构成电容、电阻和电感等的无源部分导致了可表面安装的芯片部分。通过焊接，各个电极与它们相应的电极连接部分电相连，而这些连接部分与它们相应的布线持续连接。
同时，装有构成末端放大级的晶体管的半导体器件(半导体芯片)10具有如图16和18所示的布局结构。图16为包含构成末端放大级的晶体管的半导体器件(半导体芯片)10的一幅典型的平面图。图17为该半导体器件的等效电路图，而图18为示出晶体管电极图形的典型的平面图。半导体芯片10构成图19和20中所示芯片2和3中的每一个。半导体芯片10示出了芯片3的一个例子，下面将利用图18对其进行说明。
半导体芯片10被做成长方形。在半导体芯片10中，栅电极垫11沿长方形的一条长边排列，而漏电极垫12沿长方形的另一条长边排列，源电极垫13位于一条长边的中间部分。在附图中，栅电极垫11和漏电极垫12分别为八个排成一排，并分成四个一组的两组。电阻R5连在分成两组的栅电极垫11之间，而电阻R6连在分成两组的漏电极垫12之间。在芯片2情形中，漏电极垫为六个一排，分成三个一组的两组。
如图16所示，位于电阻R5和R6左侧，包括源电极垫13、栅电极垫11和漏电极垫12的部分构成第一晶体管部分(FET1)；而位于电阻R5和R6右侧，包括源电极垫13、栅电极垫11和漏电极垫12的部分构成第二晶体管部分(FET2)。FET1和FET2构成图19和20中所示的芯片2中的晶体管Q3和Q4，并构成图19和20中所示的芯片3中的晶体管Q7和Q8。
如图18所示，电极图形做成手指形结构，其中各个电极的手指以梳齿形式互相啮合。这样的电极图形结构导致这样的结构，可缩短手指以避免信号位相的延迟。这样，当栅电极垫和漏电极垫互相面对时采用这样结构以缩短手指的结果就是，半导体芯片10成为图16中所示的细长结构。例如，该半导体芯片10的尺寸为2mm长、1mm宽。
然而，在半导体芯片10以这种方式变细长时，安装半导体芯片10的布线板的尺寸同样增加，从而高频功率放大器件的尺寸也增大了。
发明内容
本发明的一个目的就是给出一种内装放大器的半导体器件，其长宽尺寸差别不大。
本发明的另一目的就是给出一种可小型化的高频功率放大器件。
本发明进一步的目的即使给出能够缩小尺寸的无线通信设备。
从本说明书和附图的描述中，可以很明白地看出本发明的上面这些和其它的目的以及新颖特点。
本申请中所公开的发明的一些典型例子将简要说明如下：
(1)一种半导体器件，包括：
半导体衬底；以及
形成于半导体衬底上的晶体管，
其中构成晶体管外部电极端的控制电极端以及传送输出信号的第一电极端位于半导体衬底的主表面上，
其中有一个或多个控制电极端，大量第一电极端排列于一侧，而大量第一电极端排列于另外一侧，控制电极端放入它们之间；
其中包括控制电极端和位于控制电极端一侧的大量第一电极端的一个部分构成第一晶体管部分，以及
其中包括控制电极端和位于控制电极端另一侧的大量第一电极端的一个部分构成第二晶体管部分。
该半导体器件可以近似于方形。第一电极端分别沿半导体衬底一对平面侧排成一排，控制电极端置于两排之间。每个形成于半导体衬底上的半导体区域分别与控制电极端、第一电极端和第二电极端电相连，因为晶体管具有手指结构。每指的长度小于或等于300μm。晶体管为分别形成于硅衬底上的场效应晶体管。其栅电极用作控制电极端，其漏电极用作第一电极端，而其源电极用作第二电极端。
这样的半导体器件是这样组成的：高频功率放大器件的每个末端放大级具有下面的结构。高频功率放大器包含一个或几个形成在布线板上的放大系统，其中的每个都包括：
输入端，施加要放大的信号；
输出端；
控制端，接收其中的功率控制信号；
大量放大级，顺序串连在输入端和输出端之间；以及
第一功率端和第二功率端，分别对放大级施加预定电位，
其中放大级中的每个都包括：控制电极端，接收施加到其上的输入信号和功率控制信号；第一电极端，其中的每个都传送该放大级的输出信号；第二电极端，都与第二功率端相连。
晶体管以多级形式形成在半导体衬底上。
该半导体器件是方形的，而且第一电极端分别沿半导体衬底一对平面侧排成一排。进一步，控制电极端位于两排之间。
形成于半导体衬底上的各个半导体区域呈手指形结构，它们分别与该半导体器件中的晶体管的控制电极端、第一电极端和第二电极端电相连。进一笔，手指形结构每指的长度设定为小于或等于300μm，以避免信号相移的增大。
该半导体器件的晶体管的第一电极端和第二电极端构成导线焊垫，导线可与之相连。用作外部电极端的第二电极端处在半导体衬底的背表面。控制电极端用作长延伸条形电极，导线的一端与该条形电极的期望点相连。
第一电极端、控制电极端以及构成晶体管外部电极端的第二电极端处在构成半导体器件的半导体衬底的主表面上。进一步，各个电极端用作突出电极。它们通过突出电极与布线板上相应的布线相连。
用于半导体器件中的第一晶体管部分的第一电极端和用于其中的第二晶体管部分的第一电极端分别通过构成该半导体器件的半导体沉地上的一个电阻互相电相连。
晶体管分别是形成于硅衬底上的场效应晶体管，其栅电极端用作控制电极端，其漏电极端用作第一电极端，而其源电极端用作第二电极端。
每个放大系统的第一放大级和第二放大级整体形成于单个半导体芯片上。
在具有至少两个放大系统的高频功率放大器件中，各个放大系统中构成不同末端放大级的各晶体管内建在单个半导体衬底中。连接各晶体管控制电极端和布线板上的布线的导线，以及连接各晶体管第一电极端和布线板上的布线的导线分别向某个方向延伸，以在相邻晶体管和相邻导线之间交叉。
导线交叉的角度为30°或更大。
该半导体器件是方形的。
一种无线通信设备具有上面所涉及的高频功率放大器件。
该高频功率放大器件内装于无线通信设备中。
根据上面(1)的方法，(a)给出一种结构，其中大量漏电极垫沿半导体芯片一侧布置，栅电极垫置于其间；而大量漏电极垫沿该半导体芯片另一侧布置。因此，该半导体芯片可近似于方形。结果，当该半导体芯片内装于一高频功率放大器件中时，与组装条形半导体芯片的情形相比，该高频功率放大器件的布线板可得以缩小，并且该高频功率放大器件可做成小尺寸的。归功于该高频功率放大器件的尺寸缩小，内装该高频功率放大器件的无线通信设备尺寸也可得以减小。
(b)由于晶体管的电极图形为手指形结构，并且每指的长度设为小于或等于300μm，所以信号中的相移不会增大。
附图说明
图1为一内装有FET的半导体器件的典型平面图，示出本发明的一个实施方案(第一实施方案)；
图2为该半导体器件的等效电路图；
图3为示出该半导体器件电极图形的典型图；
图4为用于该半导体器件中的每个FET的单个手指部分的横截面图；
图5为根据第一实施方案的高频功率放大器件的平面图；
图6为根据第一实施方案的高频功率放大器件的侧视图；
图7为根据第一实施方案的高频功率放大器件的前视图；
图8为一典型的平面图，以透明形式示出根据第一实施方案的高频功率放大器件的底部电极图形；
图9为根据第一实施方案的高频功率放大器件的等效电路图；
图10为一平面图，示出用于该高频功率放大器件中的布线板表面上电子元件的布局轮廓；
图11为一框图，显示具有根据第一实施方案的高频功率放大器件的无线通信设备的功能配置；
图12(a)和12(b)为典型的平面图，显示了说明第一实施方案一个修改的半导体器件中导线连接位置的改变而引起的导线长度的差别；
图13为说明本发明另一实施方案(第二实施方案)的半导体器件的典型平面图；
图14(a)至14(c)为典型图，示出了说明本发明进一实施方案(第三实施方案)的半导体器件；
图15(a)b和15(b)为一半导体器件的平面图，示出第三实施方案的一个修改；
图16为在本发明之前所讨论的高频功率放大器件中半导体器件的典型平面图，该半导体器件中内装有构成末端放大级的晶体管；
图17为图16中所示半导体器件的等效电路图；
图18为一典型平面图，示出图16中所示晶体管的电极图形；
图19为在本发明之前所讨论的高频功率放大器件的等效电路图；以及
图20为一典型平面图，示出在本发明之前所讨论的高频功率放大器件中布线板上电子零件的布局。
具体实施方式
以下将参考附图详细描述本发明的具体实施方案。附带地，在描述本发明实施方案地所有附图中具有相同功能的元件将以相同的引用号标识，并且省略它们各自的描述。
(第一实施方案)
在第一实施方案中，将描述这样的实施例，其中本发明被用于一半导体器件(半导体芯片)中，该器件构成了具有GSM放大系统和PCN放大系统的高频功率放大器件的末端放大级。还要描述内装该高频功率放大器件的双波段型无线通信设备。
高频功率放大器件(高频功率放大模块)20被制成平面长方形，主体结构示于图5的平面图、图6的侧视图和图7的前视图中。该高频功率放大器件底部的电极图形表现为图8中以透明形式显示的典型平面图中所示的图形。打点的区域相应于电极部分。
该高频功率放大器件20具有这样的结构，具有宽矩形主体结构的插件23由盘状布线板(模块衬底)21和附于布线板21某一表面侧(主表面侧)以覆盖它的盖帽22组成。盖帽22由起电磁屏蔽作用的金属制成。如图10所示，图9中所示的电路由布线板21的布线图和装在布线板21上包括半导体元件或芯片在内的电子元件或零件组成。
如图7和8所示，外部电极端从布线板21周围表面至其底部布置。每个外部电极端都是表面贴装型的，由形成于模块衬底21上的布线和形成于布线表面的焊剂形成。
外部电极端的引用号1至8如下：终端1相应于GSM放大系统G的输入端Pin2，终端2相应于控制端Vapc，终端3相应于源或功率供应电位Vdd2，终端4相应于放大系统G的输出端Pout2，终端5相应于PCN放大系统P的输出端Pout1，终端6相应于放大系统P的源电位Vdd1，终端7相应于选择端Vct1，终端8相应于放大P的输入端Pin1。尽管没有用引用号标出，GND还是表示提供参考电位的接地端。
如图9和10所示，高频功率放大器件20为具有PCN放大系统P和GSM放大系统G地双波段型高频功率放大模块。放大系统P和放大系统G在电路结构上基本相同，尽管它们所用电子零件的性能不同。
如图9中的电路图所示，代表PCN系统的放大系统P作为第一放大系统给出，而代表GSM系统的放大系统G作为第二放大系统给出。这样，图9和10所示的包括像PCN放大系统P中CP1(电容)和RP1(电阻)——它们是表示构成整流电路等的电容和电阻的符号——情形中的P和像GSM放大系统G中CG1(电容)和RG1(电阻)的G。
如图9和10所示，放大系统P的外部电极端相应于输入端Pin1、输出端Pout1和源电位Vdd1，而放大系统G中的外部电极端相应于输入端Pin2、输出端Pout2和源电位Vdd2。参考电位(接地：GND)和控制端Vapc是共用的。
关于GSM放大系统G工作还是PCN放大系统P工作的选择由开关SW1的转换来进行。开关SW1根据加到选择端Vct1的信号来进行改变。控制端Vapc与开关SW1相连。在控制端Vapc上加偏压信号，以根据开关SW1的转换对GSM放大系统G的各个晶体管施加偏压电位，或对PCN放大系统P的各个晶体管施加偏压电位。图19所示的电路图中细长的方形部分分别示出微带线。
PCN放大系统P和GSM放大系统G都为三级结构[第一放大级、第二放大级和第三放大级(末端放大级)]，其中的晶体管顺序串连。进一步，末端放大级具有功率混合结构，其中两个晶体管并连以提高输出。这些晶体管都用的是MOSFET。
这样，PCN放大系统P具有这样的结构，其中晶体管Q1、晶体管Q2以及并连着的晶体管Q3和Q4顺序串连在输入端Pin1和输出端Pout1之间，分别作为第一放大级、第二放大级和末端放大级，并且构成了输入侧整流电路、输出侧整流电路以及像噪声过滤器之类的电路。因此，在不同位置排列了电容(CP1至CP13)、旁路电容(CB1和CB2)、电阻(RP1至RP4)以及电感L1作为分立元件。
类似地，GSM放大系统G具有这样的结构，其中其中晶体管Q5、晶体管Q6以及并连着的晶体管Q7和Q8顺序串连在输入端Pin2和输出端Pout2之间，分别作为第一放大级、第二放大级和末端放大级，并且构成了输入侧整流电路、输出侧整流电路以及像噪声过滤器之类的电路。因此，在不同位置排列了电容(CG1至CG13)、旁路电容(CB3和CB4)、电阻(RG1至RG4)以及电感L2作为分立元件。
芯片1与构成放大系统P和G的第一和第二放大级的晶体管Q1、Q2、Q5和Q6整体形成。芯片2与构成放大系统P的末端放大级的晶体管Q3和Q4整体形成。构成放大系统G的末端放大级的晶体管Q6和Q8在芯片3中整体形成。
如图10所示，布线板21主表面上单个芯片的电极和布线21W的导线焊垫21D通过导线14互相之间电连接。进一步，各个芯片下表面上的电极与它们相应的导电固定部分电相连，这些固定部分在固定到布线板21上时与其相应的布线相连。这样，就构成了图9所示的电路。尽管没有特别描述，构成电容、电阻和电感等的无源部分被用作可表面安装的芯片部分。通过焊接，各个电极与它们相应的电极连接部分电相连，而这些连接部分与它们相应的布线连接。
用作晶体管Q1至Q8的控制电极端的栅电极被分别加上要放大的信号和偏压电位。偏压电位是上述加到控制端Vapc上的信号。该信号由开关SW1根据加到选择端Vct1上的信号而转换来进行选择。在某个时候，放大系统P的晶体管Q1至Q4被控制，而另一个时候，放大系统G的晶体管Q5至Q8被控制。
放大系统P中晶体管Q1至Q4的第一电极端(漏电极)与源电位Vdd1相连，而放大系统G中晶体管Q5至Q8的第一电极端(漏电极)与源电位Vdd2相连。放大了的信号被输出至每个晶体管的第一电极端。各个晶体管的第二电极端(源电极)分别与参考电位(GND)相连。
另一方面，让我们来看放大系统P中包含晶体管Q3和Q4的输入整流电路。在图19所示的电路的情形中，一端与GND相连或相联系的电容元件CP7与晶体管Q3的栅电极相连，一端与GND相连的电容元件CP8与晶体管Q4的栅电极相连，而电阻R5(见图17)连在晶体管Q3和Q4的栅电极之间。然而，因为晶体管Q3和Q4的栅电极在第一实施方案情形中是通用的，所以电容元件CP8和电阻R5可去掉(见图2)。
电容和电阻的省略对放大系统G来说也是类似的。结果，图19中所示的电容元件CG8和图17中所示的电阻R5也可省略，如图9和2所示。因此，从高频功率放大器件20中移去电容元件CP8和CG8使高频功率放大器件20的尺寸更小了。
尽管将在下面详细描述，也可以使与构成每个末端放大级同时形成的半导体芯片10尺寸更小，即，由于该半导体芯片成为方形，从而减小了其装配面积，因此得以减小高频功率放大器件20的尺寸。从图10我们可以理解，当根据第一实施方案的布线板21和图20中所示的布线板21B互相重叠以使它们的左端重合时，图20中所示的布线板21B的右端向外延伸，如图中双点划线(chain double-dashed line)所示，由此根据第一实施方案的布线板21尺寸减小。由于盖帽的外部尺寸比布线板的稍小且与之重叠，布线板尺寸的减小导致了高频功率放大器件尺寸的减小。这个尺寸的减小来自于根据第一实施方案的半导体芯片10尺寸的减小以及电容元件CP8和CG8的移除。
由于放大系统P和放大系统G的第一放大级和第二放大级在单个半导体芯片(芯片1)上整体形成，高频功率放大器件可做成小尺寸的。
与构成末端放大级的两个晶体管同时整体形成的半导体器件(半导体芯片)10将在下面参考图1至图4给出说明。图1为内装FET的半导体器件的典型平面图，示出本发明的一个实施方案(第一实施方案)，图2为该半导体器件的等效电路图，图3为示出该半导体电极图形的典型图，图4为每个FET单个指形部分或区域的横截面图。
根据第一实施方案的半导体器件(半导体芯片)10具有这样的结构，其中在硅衬底上整体形成了场效应晶体管(FET)等等。每个FET被构造成具有一个栅电极端(控制电极端)、一个漏电极端(第一电极端)和一个源电极端(第二电极端)。半导体芯片10的形状近似为方形，如图1所示。例如，半导体芯片10形状近似方形，其一边为1.2mm，而另一边为1.0mm。
如图1所示，栅电极垫11处在半导体芯片10主表面的中央。栅电极垫11的宽度和长度都足以与导线相连。例如，在导线直径约为25μm的情形中，需要一个边长为80μm的方形作为导线焊垫。
漏电极垫12并肩排列成一排，栅电极垫11插入其间。即，漏电极垫12在栅电极垫11一侧排成一排，而漏电极垫12在栅电极垫11的另一侧排成一派。
在各排中的漏电极垫12沿半导体芯片10的一对对应侧(在图1中相应于上侧和下侧)并肩放置。在此附图中，漏电极垫12在每侧分别有四个并肩排列。在图1中，一个源电极垫13位于中间部分的左边。源电极垫13和漏电极垫12是导线可与之相连的区域，在上面已分别描述过。
不同电极垫形成在不同电极层的部分上。即，栅电极垫11形成在栅电极层11a的一部分上，漏电极垫12形成在漏电极层12a的几部分上，而源电极垫13形成在源电极层13a的一部分上。虽然不用说明不同电极层具有按预定图形分别形成的图形，例如，在预定地点移除用来覆盖各电极层表面的绝缘保护膜以暴露电极层，由此形成暴露的电极层作为它们的相应垫。
另一方面，在图1所示的典型图中，当在栅电极垫11和漏电极垫12阵列之间显现出四个矩形时，这个部分被制作成梳齿形电极图形结构(手指形结构)。如图3所示，手指形结构被制作成梳齿形电极图形的形式，其中含有栅电极层11a、漏电极层12a和源电极层13a，栅电极层11a位于漏电极层12a和源电极层13a之间。这样的单指沿每个漏电极垫12的列方向放置，以形成多指。这些指分别位于栅电极垫11的一侧和另一侧。单指的长度小于或等于300μm，用上单指以免导致信号的相移(不增加)。
一个处在一侧包括栅电极垫11、源电极垫13和大量漏电极垫12的区域形成了第一场效应晶体管部分(FET1)，而一个处在另一侧包括栅电极垫11、源电极垫13和大量漏电极垫12的区域形成了第二场效应晶体管部分(FET2)。如图9所示，在放大系统P中，FET1构成晶体管Q3而FET2构成晶体管Q4。在放大系统G中，FET1构成晶体管Q7而FET2构成晶体管Q8。然而，放大系统P中具有晶体管Q3和Q4的芯片2具有这样的结构，漏电极垫12每排由三个垫并肩排列而成，如图10所示。
FET1的漏电极垫12和FET2的漏电极垫12通过电阻6互相连接。电阻6用以使各FET的输出互相匹配。源电极位于半导体芯片10的背表面。
图4为半导体芯片10的横截面图，也是示出单指部分的图。由高阻P型组成的外延层31处在包含低阻P型硅的半导体衬底30的主表面上。P型P阱区32和33处于外延层31的表面层部分，之间相距预定间距。该层用作穿通阻挡层。
位于P阱区32和33之间的外延层31表面层部分用作N型漏补偿区34。N型漏区35处在位于P阱区32和33之间N型漏补偿区34中间。漏区35的底部穿透N型漏补偿区34延伸到外延层31中。
另一方面，深度达到半导体衬底30中的P+型区39处在P阱区32和33外侧，以围绕P阱区32和33等。进一步，表面暴露的P+型P型接触区40处在P+型区39之上。N型源区41处在P阱区32和33的表面层部分上，与N型漏补偿区34的末端相距预定间隔。
位于N型漏补偿区34和每个源区41之间的阱区部分用作沟道层。每个栅电极43形成在沟道层之上，与之相隔一层栅绝缘膜(氧化膜)42。外延层31的整个主表面被层间绝缘膜47覆盖。层间绝缘膜47也覆盖栅电极43。
层间绝缘膜47的一些部分有孔以用作接触。电极层选择形成于层间绝缘膜47上。电极层甚至填充进接触孔并与位于它们底部的半导体区(层)电相连。与漏区35相连的电极层造成了漏电极层12a，与源电极区41和P型接触区40相连的电极层用作源电极层13a，而与每个栅电极43相连的电极层(尽管没有在图中示出)用作栅电极层11a。尽管没有在图中示出，层间绝缘膜47和从层间绝缘膜47暴露出来的电极层被绝缘保护膜(钝化膜)覆盖，移除预定的保护膜，从而分别形成栅电极垫11、漏电极垫12和源电极垫13。源电极13c形成在半导体衬底30的背表面上。
根据第一实施方案的半导体芯片10具有这样的结构，漏电极垫12以复数形式沿半导体芯片10的一侧放置，栅电极垫11插入其间，而漏电极垫12以复数形式沿半导体芯片10的另一侧放置。因此，半导体芯片10的纵横比可近似于1，在第一实施方案中半导体芯片10可做成近似于方形。因此，在往布线板上装配时，无需细长半导体芯片情形中延伸很长距离的固定部分。进一步，高频功率放大器件20的布线板21可减小尺寸，如上所述。
归功于栅的共用，导线数目减少了，并且栅电极垫所占面积减小了。
下面将说明内装有根据第一实施方案的高频功率放大器件20的无线通信设备。图11为示出一双波段无线通信设备一部分的框图，示出了从高频信号处理IC(RF线性)50到天线(天线)51的部分。附带地，当以PCN放大P和GSM放大系统G这两个的形式部分示出高频功率放大器件的放大系统时，被双点划线包围的部分相应于高频功率放大器件20。PCN放大系统(放大器)表示为P，GSM放大系统(放大器)表示为G。
天线51与天线发射/接收选择器52的天线接头相连。天线发射/接收选择器52具有将高频功率放大器件20的输出输入的输出端Pout1和Pout2、接收端Rx1和Rx2以及控制端contorol1和contorol2。
从高频信号处理IC50送出的GSM信号被送至PA(P)并输出至Pout1。PA(P)的输出由耦合器54a探测。探测到的信号反馈给自动功率控制电路(APC电路)53。APC电路53根据探测到信号工作来控制PA(P)。
类似地，从高频信号处理IC50送出的GSM信号被送至PA(G)并输出至Pout2。PA(G)的输出由耦合器54b探测。探测到的信号反馈给自动功率控制电路(APC电路)53。APC电路53根据探测到信号工作来控制PA(G)。
天线发射/接收选择器52具有双工器55。双工器55具有几个接头，其中一端与天线接头相连。另两端中的一个与PCN的发射/接收器选择开关56a相连，另一个与GSM的发射/接收选择器开关56b相连。
发射/接收选择器开关56a的触点a通过滤波器57a与Pout1相连。发射/接收选择器开关56a的触点b通过电容C1与接收端Rx1相连。发射/接收选择器开关56a根据输入到控制端contorol1的控制信号进行切换与触点a或b电接触。
发射/接收选择器开关56b的触点a通过滤波器57b与Pout2相连。发射/接收选择器开关56b的触点b通过电容C2与接收端Rx2相连。发射/接收选择器开关56b根据输入到控制端contorol2的控制信号进行切换与触点a或b电接触。
滤波器60a和低噪声放大器(LNA)61a串连在接收端Rx1和高频信号处理IC50之间。滤波器60b和低噪声放大器(LNA)61b串连在接收端Rx2和高频信号处理IC50之间。
这个无线通信设备可进行PCN通信和GSM通信。
图12(a)和12(b)分别是示出第一实施方案一个修改的典型图。在本修改中，漏电极垫12形成条电极25从而导线14可连到几个点上。在第一实施方案中，源电极垫13处在半导体芯片10中部的左侧，然而在本修改中，位于其另一侧的源电极垫13靠近半导体芯片10的侧面，以长条电极25形式形成的栅电极垫11从其隔开的部分一直到半导体芯片10的中央。
即，条电极25至少从每个栅电极垫行(第一电极端行)——它们分别沿半导体衬底30两侧放置——每一行的中间位置部分延伸到互相关联的每行的一个端部(半导体芯片10的左端)。
如此放置条电极25使得可以在导线焊接时将导线14连到关于栅电极垫11的预想位置上。图12(a)示出一个实施例，其中导线14固定到条电极25的左端。在此情形中，导线14的长度可以最短，并且可使导线14的电感最小化。
图12(b)也是一个实施例，其中导线14固定到条电极25的右端。可在半导体芯片10的中央设置一个电学馈电点，从而可对整个栅电极层均匀供电。
换句话说，相当于外部电极端的栅电极垫11形成条电极25使得导线14的连接位置有一个变化。这样，每根导线的连接位置根据半导体器件的加工变化而进行选择，布线板21上微带线的加工中的变化和在其上装配的芯片部分加工中的变化允许了每根导线电感值的选择，于是可以制造高质量的高频功率放大模块。
根据第一实施方案，有下面这些有利效果。
(1)给出这样的结构，其中漏电极垫12沿半导体芯片10一侧以复数形式放置，栅电极垫11插入其间；漏电极垫12沿半导体芯片10的另一侧以复数形式放置。因此，半导体芯片10可近似于方形。结果，当半导体芯片10装入高频功率放大器件20中时，与内装细长半导体芯片的情形相比，高频功率放大器件20的布线板21可得以缩小，并且高频功率放大器件20可做成小尺寸的。归功于高频功率放大器件20的尺寸缩小，内装高频功率放大器件的无线通信设备也可做成小尺寸。
(2)由于晶体管的电极图形为手指形结构，并且每指的长度设置为小于或等于300μm，信号的相移变得很难发生，通信性能的退化得以抑制。
(3)以条电极25形式使用的栅电极垫11置于半导体芯片10的中央，从而从半导体芯片10的一端侧延伸至半导体芯片10的中央。因此，导线14与栅电极垫11相连的位置就可改变，使得调节导线电感和对高频功率放大器件20的输出进行调节等成为可能。进一步，电学馈电点也可设置到预想的位置。
(4)与图20中所示长2mm、宽1mm的例子比较，根据第一实施方案的半导体芯片10——形状为方形，一边1.2mm，另一边1.0mm——尺寸更小且面积减小。因此，在将高频功率放大器件20封装或装配到布线板21上时，无需宽的位置和长的位置。于是，归功于布线板21的尺寸减小，使得高频功率放大器件20尺寸的减小成为可能。同时还能减小高频功率放大器件20的重量。
(5)装备了小尺寸的轻高频功率放大器件20的无线通信设备也可减小尺寸和重量。尤其在第一实施方案情形中，可以减少电容元件的数目，从而第一实施方案在尺寸和重量上都可做得更小。
(6)可以得到：高频功率放大器件20的布线板21中的尺寸缩小、电容元件装配数目的减少而导致的高频功率放大器件20的成本降低，以及无线通信设备成本的降低。
(第二实施方案)
图13为示出本发明另一实施方案(第二实施方案)的半导体器件的典型平面图。在第二实施方案中，大量构成末端放大级的晶体管装在单个半导体芯片10(半导体衬底30)中。用以连接各晶体管的栅电极垫(控制电极端)11的导线14，以及相应于布线板21部分布线的导线焊垫21D是这样放置的，它们向某个方向延伸以在相邻晶体管之间和在相邻且互相靠近的导线之间互相交叉。
在图13中，分别构成末端放大级的两个晶体管——例如，晶体管Q3和Q4以及晶体管Q7和Q8——整体形成于半导体衬底30上。位于晶体管Q3和Q4底部的导线14以及位于晶体管Q7和Q8底部的导线14沿互相交叉的方向延伸。位于晶体管Q3和Q4上面的导线14和位于晶体管Q7和Q8上面的导线14沿互相交叉的方向延伸。其交叉角度设为大于或等于30°。
这意味着，当某个放大系统工作时，另一个放大系统不工作。然而，要避免这样的情况：在从相同方向和平行方向观察时，当两根导线在两个不同系统的晶体管之间互相靠近时，对非工作放大系统中的晶体管来说，每根导线中都会产生由互感引入的电流，此电流会造成噪声，从而在工作放大系统中导致故障。
内装有具有根据第一实施方案的半导体芯片10的高频功率放大器件20的无线通信设备可进行低噪声电话通讯。
(第三实施方案)
图14(a)至14(c)为利用外部电极端作为突出电极的半导体器件的典型图，示出本发明进一步的实施方案(第三实施方案)。图14(a)为该半导体器件的平面图。图14(b)为沿图14(a)的A-A线剖开的横截面图，图14(c)为沿图14(a)的B-B线剖开的横截面图。附带地，用以固定半导体芯片10的布线板21在图14(b)和14(c)中用双点划线显示。
突出电极(凸起电极)16分别置于基底上或位于电极(凸起垫)15之下。在图中，布线板21显示为与突出电极(凸起电极)16相接触。
通过将半导体芯片10的外部电极端用作突出电极，与以导线接触相比，电感可得以减小。这样，高频功率放大器件20能够减小漏侧每个导线上的损耗，并提高自身性能。例如，高频功率放大器件20的效率提高了1％至2％，其输出提高了大约0.1dBD。
图15(a)和15(b)为一个半导体器件的平面图，示出第三实施方案的一个修改。图15(a)中，在图13所示的半导体芯片10中，给出外部电极端作为突出电极(凸起电极)16。即，构成末端放大级的两个晶体管——例如，晶体管Q3和Q4以及晶体管Q7和Q8——的各个电极置于半导体芯片10的主表面上，以用作突出电极(凸起电极)16。
图15(b)示出图15(a)中的晶体管Q3和Q4旋转90°的布局结构。这造成了一种有利效果，在晶体管Q3和Q4不工作而晶体管Q7和Q8工作时，由于互感而产生的从晶体管Q7和Q8流向晶体管Q3和Q4的电流减小了，并且减小了内装该高频功率放大器件20的无线通信设备的噪声。
尽管根据所示实施方案明确描述了本发明者所作出的上述发明，本发明并不局限于这些实施方案。无需说明，只要范围不偏离其主旨，作出各种改变都是可以的。即，尽管本实施方案描述了使用MOSFET作为晶体管的实施例——例如，使用MOSFET作为半导体放大元件(晶体管)的实施例——也可使用其它类型的晶体管。例如，可能提到的晶体管可以是GaAs-MES(金属-半导体)FET、HEMT(高电子迁移率晶体管)、Si-Ge FET等。它们可以以类似于上述实施方案的方式应用，可获得类似的有利效果。
尽管在上面的实施方案中描述了双波段型，本发明可类似地应用于多模通信系统和多波段多模通信系统，可获得类似的有利效果。
本申请中公开的发明中典型的例子所获得的有利效果简述如下：
(1)可给出内装放大级的小尺寸半导体器件，其中长宽尺寸差别较小。
(2)可实现高频功率放大器件尺寸的缩小。
(3)可实现无线通信设备尺寸的缩小。

Claims (13)

1.半导体器件，包含：
半导体衬底；以及
形成在所述半导体衬底上的晶体管，
其中构成所述晶体管外部电极端的控制电极端和传送输出信号的第一电极端置于所述半导体衬底的主表面上，
其中给出一个或多个控制电极端，并且多个第一电极端在一侧排列，而多个第一电极端在另一侧排列，控制电极端插入其间，
其中包括一个或多个控制电极端以及位于控制电极端某侧的多个第一电极端的部分构成第一晶体管部分，以及
其中包括一个或多个控制电极端以及位于控制电极端另一侧的多个第一电极端的部分构成第二晶体管部分。
2.根据权利要求1的半导体器件，其中所述晶体管以复数形式提供在半导体衬底上。
3.根据权利要求1的半导体器件，它为方形，且其中第一电极端沿所述半导体衬底的一对相对侧分别排成行，控制电极端位于两行之间。
4.根据权利要求1的半导体器件，其中形成在所述半导体衬底上的各半导体区域做成指形结构，它们分别与晶体管的控制电极端和第一电极端以及第二电极端电相连。
5.根据权利要求4的半导体器件，其中指形结构每指的长度小于或等于300μm以避免信号相移的增大。
6.根据权利要求1的半导体器件，其中第一电极端和控制电极端构成导线焊垫，导线可与之相连，用作外部电极端的第二电极端置于所述半导体衬底的背表面上。
7.根据权利要求6的半导体器件，其中控制电极端用作条电极，它们延伸较长以能与多个点的位置相连。
8.根据权利要求7的半导体器件，其中条电极至少从每个第一电极端行每一行的中间位置部分延伸到互相关联的每行的一个端部，所述第一电极端行分别沿所述半导体衬底两侧放置。
9.根据权利要求6的半导体器件，其中构成所述晶体管外部电极端的第二电极端置于半导体衬底的主表面上，且第二电极端构成导线焊垫，导线可与之相连。
10.根据权利要求1的半导体器件，其中第一电极端、控制电极端和构成所述晶体管外部电极端的第二电极端置于半导体衬底的主表面上，这些电极端用作可表面贴装的突出电极。
11.根据权利要求1的半导体器件，其中第一晶体管部分的第一电极端和第二晶体管部分的第一电极端分别通过提供在所述半导体衬底上的一个电阻互相电相连。
12.根据权利要求1的半导体器件，其中所述晶体管分别是形成在硅衬底上的场效应晶体管，其栅电极端用作控制电极端，其漏电极端用作第一电极端，其源电极端用作第二电极端。
13.根据权利要求1的半导体器件，其中所述的半导体衬底是方形的。
CN02152669A 2001-11-30 2002-11-29 半导体器件 Pending CN1421927A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP366351/2001 2001-11-30
JP2001366351A JP2003168736A (ja) 2001-11-30 2001-11-30 半導体素子及び高周波電力増幅装置並びに無線通信機

Publications (1)

Publication Number Publication Date
CN1421927A true CN1421927A (zh) 2003-06-04

Family

ID=19176263

Family Applications (1)

Application Number Title Priority Date Filing Date
CN02152669A Pending CN1421927A (zh) 2001-11-30 2002-11-29 半导体器件

Country Status (3)

Country Link
US (5) US6765268B2 (zh)
JP (1) JP2003168736A (zh)
CN (1) CN1421927A (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104485361A (zh) * 2014-12-25 2015-04-01 上海华虹宏力半导体制造有限公司 绝缘体上硅射频开关器件结构
CN105075286A (zh) * 2012-12-17 2015-11-18 微软技术许可有限责任公司 设备的充分刚性互连结构
US9893015B2 (en) 2015-09-24 2018-02-13 Delta Electronics, Inc. Semiconductor device
CN109494204A (zh) * 2018-10-19 2019-03-19 隔空微电子（广州）有限公司 低噪声放大器芯片封装结构和卫星高频头电路
CN112420841A (zh) * 2020-11-09 2021-02-26 佛山立正不锈钢工业管有限公司 负微分电阻电路以及神经元晶体管结构
CN108292907B (zh) * 2015-12-08 2021-07-16 三菱电机株式会社 功率放大器

Families Citing this family (59)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6856006B2 (en) * 2002-03-28 2005-02-15 Siliconix Taiwan Ltd Encapsulation method and leadframe for leadless semiconductor packages
JP2003168736A (ja) * 2001-11-30 2003-06-13 Hitachi Ltd 半導体素子及び高周波電力増幅装置並びに無線通信機
US6825559B2 (en) 2003-01-02 2004-11-30 Cree, Inc. Group III nitride based flip-chip intergrated circuit and method for fabricating
JP2004260364A (ja) * 2003-02-25 2004-09-16 Renesas Technology Corp 半導体装置及び高出力電力増幅装置並びにパソコンカード
JP4146290B2 (ja) * 2003-06-06 2008-09-10 株式会社ルネサステクノロジ 半導体装置
TW200518345A (en) * 2003-08-08 2005-06-01 Renesas Tech Corp Semiconductor device
US7211840B2 (en) * 2003-10-31 2007-05-01 Semiconductor Energy Laboratory Co., Ltd. Transistor
US7166867B2 (en) 2003-12-05 2007-01-23 International Rectifier Corporation III-nitride device with improved layout geometry
US20050134410A1 (en) * 2003-12-18 2005-06-23 Intel Corporation Power addition apparatus, systems, and methods
JP3999759B2 (ja) * 2004-04-02 2007-10-31 富士通株式会社 基板及び電子機器
US7135748B2 (en) * 2004-10-26 2006-11-14 Power Integrations, Inc. Integrated circuit with multi-length output transistor segment
US7508261B2 (en) * 2005-01-19 2009-03-24 Micro-Mobio, Inc. Systems of miniaturized compatible radio frequency wireless devices
US7548111B2 (en) * 2005-01-19 2009-06-16 Micro Mobio Corporation Miniature dual band power amplifier with reserved pins
US8471381B2 (en) * 2005-07-01 2013-06-25 Vishay-Siliconix Complete power management system implemented in a single surface mount package
US7385263B2 (en) * 2006-05-02 2008-06-10 Atmel Corporation Low resistance integrated MOS structure
US7834662B2 (en) * 2006-12-13 2010-11-16 Apple Inc. Level shifter with embedded logic and low minimum voltage
US8111001B2 (en) 2007-07-17 2012-02-07 Cree, Inc. LED with integrated constant current driver
JP4655083B2 (ja) * 2007-11-16 2011-03-23 セイコーエプソン株式会社 微小電気機械装置
US8629495B2 (en) * 2008-04-15 2014-01-14 Nxp, B.V. High frequency field-effect transistor
JP5644042B2 (ja) * 2008-10-20 2014-12-24 株式会社村田製作所 半導体装置
GB2466313A (en) * 2008-12-22 2010-06-23 Cambridge Silicon Radio Ltd Radio Frequency CMOS Transistor
JP2010171114A (ja) * 2009-01-21 2010-08-05 Renesas Technology Corp 半導体装置
US8798564B2 (en) * 2009-03-17 2014-08-05 Provigent Ltd. Transmitter with replaceable power amplifier
US8139370B2 (en) * 2009-03-24 2012-03-20 Viasat, Inc. Electronic system having field effect transistors and interconnect bumps on a semiconductor substrate
US8102728B2 (en) 2009-04-07 2012-01-24 Apple Inc. Cache optimizations using multiple threshold voltage transistors
JP5397289B2 (ja) * 2010-03-29 2014-01-22 住友電気工業株式会社 電界効果トランジスタ
US8319256B2 (en) 2010-06-23 2012-11-27 Power Integrations, Inc. Layout design for a high power, GaN-based FET
TW201310585A (zh) * 2011-08-29 2013-03-01 Fortune Semiconductor Corp 封裝結構
KR101262643B1 (ko) * 2011-10-17 2013-05-08 숭실대학교산학협력단 멀티 트랜지스터
CN102867753B (zh) * 2012-09-07 2015-10-28 清华大学 基于倒置工艺的射频功率管及其形成方法
RU2504897C1 (ru) * 2012-10-04 2014-01-20 Открытое акционерное общество "Омский научно-исследовательский институт приборостроения" (ОАО "ОНИИП") Полосовой высокоизбирательный перестраиваемый lс-фильтр
US9078380B2 (en) * 2012-10-19 2015-07-07 Nvidia Corporation MOSFET stack package
DE102013202220A1 (de) 2013-02-12 2014-08-14 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Strahlungsquelle und Verfahren zu deren Betrieb
US9214423B2 (en) * 2013-03-15 2015-12-15 Semiconductor Components Industries, Llc Method of forming a HEMT semiconductor device and structure therefor
EP2869339B1 (en) 2013-10-31 2016-07-27 Ampleon Netherlands B.V. Transistor arrangement
KR101566155B1 (ko) * 2013-12-17 2015-11-05 전자부품연구원 나노크기의 이산화티탄으로 표면이 코팅된 구형의 전이금속복합탄산물을 이용한 고전압용 비수계 리튬이차전지용 고용량 양극재료 및 그의 제조 방법
US9712117B2 (en) 2014-12-30 2017-07-18 Skyworks Solutions, Inc. Cascode switch for power amplifier
JP6488720B2 (ja) * 2015-01-23 2019-03-27 三菱電機株式会社 半導体装置
JP6787908B2 (ja) * 2015-02-20 2020-11-18 ヴィシェイ ジェネラル セミコンダクター，エルエルシーＶｉｓｈａｙ Ｇｅｎｅｒａｌ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ，Ｌｌｃ 大きな結合パッド及び低下した接触抵抗を有するＧａＮベースのショットキーダイオード
US10211861B2 (en) 2015-03-17 2019-02-19 Skyworks Solutions, Inc. Multi-mode integrated front end module
KR20170056391A (ko) * 2015-11-13 2017-05-23 삼성전기주식회사 프론트 엔드 모듈
DE102015223599A1 (de) * 2015-11-27 2017-06-01 Robert Bosch Gmbh Leistungsmodul für einen Elektromotor
US10153306B2 (en) * 2016-02-29 2018-12-11 Skyworks Solutions, Inc. Transistor layout with low aspect ratio
US10128365B2 (en) 2016-03-17 2018-11-13 Cree, Inc. Bypassed gate transistors having improved stability
US9947616B2 (en) 2016-03-17 2018-04-17 Cree, Inc. High power MMIC devices having bypassed gate transistors
US9786660B1 (en) * 2016-03-17 2017-10-10 Cree, Inc. Transistor with bypassed gate structure field
US9960127B2 (en) 2016-05-18 2018-05-01 Macom Technology Solutions Holdings, Inc. High-power amplifier package
US10134658B2 (en) * 2016-08-10 2018-11-20 Macom Technology Solutions Holdings, Inc. High power transistors
CN106501340B (zh) * 2016-09-23 2019-07-09 上海小海龟科技有限公司 电极、离子敏感传感器、电容和离子活度的检测方法
US10692863B2 (en) * 2016-09-30 2020-06-23 Rohm Co., Ltd. Semiconductor device and semiconductor package
JP6812764B2 (ja) * 2016-11-29 2021-01-13 日亜化学工業株式会社 電界効果トランジスタ
WO2018110393A1 (ja) * 2016-12-14 2018-06-21 株式会社村田製作所 スイッチｉｃ、フロントエンドモジュール及び通信装置
US10763334B2 (en) 2018-07-11 2020-09-01 Cree, Inc. Drain and/or gate interconnect and finger structure
US10483352B1 (en) * 2018-07-11 2019-11-19 Cree, Inc. High power transistor with interior-fed gate fingers
US10600746B2 (en) 2018-07-19 2020-03-24 Cree, Inc. Radio frequency transistor amplifiers and other multi-cell transistors having gaps and/or isolation structures between groups of unit cell transistors
US10770415B2 (en) 2018-12-04 2020-09-08 Cree, Inc. Packaged transistor devices with input-output isolation and methods of forming packaged transistor devices with input-output isolation
US11417746B2 (en) 2019-04-24 2022-08-16 Wolfspeed, Inc. High power transistor with interior-fed fingers
US11574854B2 (en) 2020-04-08 2023-02-07 National Research Council Of Canada Distributed inductance integrated field effect transistor structure
US11804527B2 (en) 2021-07-14 2023-10-31 Nxp Usa, Inc. Transistor with center fed gate

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5025296A (en) 1988-02-29 1991-06-18 Motorola, Inc. Center tapped FET
JPH02114561A (ja) 1988-10-24 1990-04-26 Mitsubishi Electric Corp 半導体装置
JP2878137B2 (ja) * 1994-06-29 1999-04-05 シャープ株式会社 増幅型光電変換素子、それを用いた増幅型固体撮像装置、及び増幅型光電変換素子の製造方法
US5689209A (en) * 1994-12-30 1997-11-18 Siliconix Incorporated Low-side bidirectional battery disconnect switch
JP2669392B2 (ja) 1995-03-10 1997-10-27 日本電気株式会社 半導体装置およびその実装構造
US5613861A (en) * 1995-06-07 1997-03-25 Xerox Corporation Photolithographically patterned spring contact
DE19914305B4 (de) * 1998-03-31 2004-11-25 Kanji Higashiyamato Otsuka Elektronische Vorrichtung
US6320548B1 (en) * 2000-01-26 2001-11-20 Integral Technologies, Inc. Dual disk active antenna
JP4536942B2 (ja) * 2001-02-09 2010-09-01 三菱電機株式会社 高周波用集積回路及びこれを用いた高周波回路装置
JP2003168736A (ja) * 2001-11-30 2003-06-13 Hitachi Ltd 半導体素子及び高周波電力増幅装置並びに無線通信機
US6774718B2 (en) * 2002-07-19 2004-08-10 Micro Mobio Inc. Power amplifier module for wireless communication devices

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105075286A (zh) * 2012-12-17 2015-11-18 微软技术许可有限责任公司 设备的充分刚性互连结构
CN105075286B (zh) * 2012-12-17 2018-10-12 微软技术许可有限责任公司 印刷电路板系统及互连将印刷电路板系统互连的方法
CN104485361A (zh) * 2014-12-25 2015-04-01 上海华虹宏力半导体制造有限公司 绝缘体上硅射频开关器件结构
CN104485361B (zh) * 2014-12-25 2018-03-30 上海华虹宏力半导体制造有限公司 绝缘体上硅射频开关器件结构
US9893015B2 (en) 2015-09-24 2018-02-13 Delta Electronics, Inc. Semiconductor device
CN108292907B (zh) * 2015-12-08 2021-07-16 三菱电机株式会社 功率放大器
CN109494204A (zh) * 2018-10-19 2019-03-19 隔空微电子（广州）有限公司 低噪声放大器芯片封装结构和卫星高频头电路
CN112420841A (zh) * 2020-11-09 2021-02-26 佛山立正不锈钢工业管有限公司 负微分电阻电路以及神经元晶体管结构
CN112420841B (zh) * 2020-11-09 2023-12-01 深圳必特跨境科技有限公司 负微分电阻电路以及神经元晶体管结构

Also Published As

Publication number Publication date
US20030102494A1 (en) 2003-06-05
US8022537B2 (en) 2011-09-20
US20070034946A1 (en) 2007-02-15
US6765268B2 (en) 2004-07-20
US20040232485A1 (en) 2004-11-25
US20090008774A1 (en) 2009-01-08
US20060076620A1 (en) 2006-04-13
JP2003168736A (ja) 2003-06-13
US7141876B2 (en) 2006-11-28
US6992528B2 (en) 2006-01-31
US7439622B2 (en) 2008-10-21

Similar Documents

Publication Publication Date Title
CN1421927A (zh) 半导体器件
CN1226803C (zh) 射频（rf）器件和采用它的通信装置
JP5199307B2 (ja) 半導体装置
CN1512579A (zh) 半导体模块
US20080135960A1 (en) Semiconductor device and electronic device
CN1224301C (zh) 高频模块
CN1512578A (zh) 半导体模块
CN1748306A (zh) 半导体装置
CN1661915A (zh) 高频选择电路、高频模块以及无线通信装置
JP2010267944A (ja) 半導体装置およびその製造方法
CN1093565C (zh) 复合材料及其应用
CN1442902A (zh) 半导体器件及其制造方法
JP4828235B2 (ja) 半導体装置
CN104465566A (zh) 半导体装置、制造多个芯片组件和制造半导体装置的方法
WO2013024677A1 (ja) 半導体装置およびその製造方法ならびに携帯電話機
CN1507053A (zh) 半导体集成电路器件
CN100382258C (zh) 高阻抗射频功率塑料封装
JP2006180151A (ja) 電力増幅モジュールおよびその製造方法
JP2005064248A (ja) 半導体装置およびその製造方法
WO2013051599A1 (ja) 半導体装置およびその製造方法
JP2010171037A (ja) 半導体装置
JP2008258369A (ja) 半導体装置およびその製造方法
JP2006332096A (ja) 半導体装置
CN1197151C (zh) 半导体器件
JPWO2006048932A1 (ja) 電子装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication