CN109494204A - 低噪声放大器芯片封装结构和卫星高频头电路 - Google Patents

低噪声放大器芯片封装结构和卫星高频头电路 Download PDF

Info

Publication number
CN109494204A
CN109494204A CN201811223998.6A CN201811223998A CN109494204A CN 109494204 A CN109494204 A CN 109494204A CN 201811223998 A CN201811223998 A CN 201811223998A CN 109494204 A CN109494204 A CN 109494204A
Authority
CN
China
Prior art keywords
low noise
bare die
amplifier chip
noise amplifier
fet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811223998.6A
Other languages
English (en)
Other versions
CN109494204B (zh
Inventor
林水洋
宋颖
徐乃昊
周智
何德宽
王志高
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Air Touching Microelectronic Guangzhou Co ltd
Original Assignee
Air Touching Microelectronic Guangzhou Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Air Touching Microelectronic Guangzhou Co ltd filed Critical Air Touching Microelectronic Guangzhou Co ltd
Priority to CN201811223998.6A priority Critical patent/CN109494204B/zh
Publication of CN109494204A publication Critical patent/CN109494204A/zh
Application granted granted Critical
Publication of CN109494204B publication Critical patent/CN109494204B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/50—Tuning indicators; Automatic tuning control
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/20—Adaptations for transmission via a GHz frequency band, e.g. via satellite
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Astronomy & Astrophysics (AREA)
  • Amplifiers (AREA)

Abstract

本发明涉及一种低噪声放大器芯片封装结构和一种卫星高频头电路，所述封装结构包括：导线框架，包括裸片布局区和至少六个引脚，所述至少六个引脚围绕所述裸片布局区放置；第一裸片和第二裸片，置于所述裸片布局区，所述裸片布局区与至少两个引脚电连接，所述第一裸片包括第一FET结构，所述第二裸片包括第二FET结构，且所述第一FET结构和第二FET结构的源极均通过导线电连接至所述裸片布局区，所述第一FET结构和第二FET结构的栅极和漏极分别通过导线电连接至与所述裸片布局区隔离的不同的引脚。所述低噪声放大器芯片封装结构能够提高卫星高频头电路的集成度。

Description

低噪声放大器芯片封装结构和卫星高频头电路
技术领域
本发明涉及芯片封装技术领域，尤其涉及一种低噪声放大器芯片封装结构和卫星高频头电路。
背景技术
随着信息科技发展的突飞猛进和集成电路高度集成化的迅速发展，作为集成电路中最重要和最核心的低噪声放大器技术也得到了极大地发展。近年来随着卫星技术的迅速发展，Ku波段卫星电视随处可见并在人们的日常娱乐生活中起到越来越大的作用，人们越来越离不开卫星电视的丰富多彩。
低噪声放大器位于接收机的前端，放大微弱信号是其主要作用，对于降低噪声干扰，提高整个接收机的性能起着至关重要的作用。因此低噪声放大器一直是雷达、通信和电子对抗等电子系统中的关键微波部件，有着广泛的军用和民用价值。低噪声放大器技术已经从过去的单一化逐渐向集成化、微型化和网络化发展，对于Ku波段卫星电视高频头的低噪声放大器而言，最重要的研究领域便是如何实现接收机的低噪声和高集成。低噪声放大器是卫星通信、雷达通信等领域中高灵敏度接收机的关键部件，是射频前端的关键模块，其性能对整个系统起着决定性的作用，因此如何实现低噪声放大器的低噪声和高集成度便是当前研究的重点。
应用于Ku波段卫星电视高频头的低噪声放大器芯片封装方法比较单一，主要采用日本CDK(全称：Chuo Denshi Kogyo Co.)公司的封装方法。主要与CDK公司的封装方法(SOD-4封装)类似，具有4个引脚(PIN)，大小为2.05×2.00×0.59mm3。目前，传统低噪声放大器芯片SOD-4封装方法存在封装面积大，成本高，噪声较大的缺陷。并且，传统的低噪声放大器芯片SOD-4封装方法在Ku波段卫星电视高频头的应用中，需要使用两颗低噪声放大器芯片封装结构分别对垂直极化信号和水平极化信号进行处理，而且需要为垂直极化和水平极化分别设计外围电路，这大大增加了设计成本和设计时间，而且极大的增加了接收机的面积，阻碍了集成电路的小型化，带来很多弊端。
为提高卫星电视的信号质量与卫星电视带给人们的精彩体验，相对于传统的低噪声放大器芯片封装集成设计方法，有必要提出一种更加高度集成化、噪声更低，增益更大的封装集成设计方法。
发明内容
本发明所要解决的技术问题是，提供一种低噪声放大器芯片封装结构和一种卫星高频头电路。
为了解决上述问题，本发明提供了一种低噪声放大器芯片封装结构，包括：导线框架，包括裸片布局区和至少六个引脚，所述至少六个引脚围绕所述裸片布局区放置；第一裸片和第二裸片，置于所述裸片布局区，所述裸片布局区与至少两个引脚电连接，所述第一裸片包括第一FET结构，所述第二裸片包括第二FET结构，且所述第一FET结构和第二FET结构的源极均通过导线电连接至所述裸片布局区，所述第一FET结构和第二FET结构的栅极和漏极分别通过导线电连接至与所述裸片布局区隔离的不同的引脚。
可选的，所述第一FET结构和第二FET结构的源极均包括第一端和第二端，所述第一端和第二端均通过至少两根导线与所述裸片布局区电连接。
可选的，所述至少六个引脚分布于所述裸片布局区的相对两侧，连接所述第一FET结构的栅极和第二FET结构的栅极的两个引脚位于同一侧，连接所述第一FET结构的漏极和第二FET结构的漏极的两个引脚位于另一侧。
可选的，所述第一裸片和第二裸片的结构和规格相同。
可选的，所述裸片布局区以及与所述裸片布局区电连接的引脚位于同一导电层内。
为解决上述问题，本发明的具体实施方式还提供一种卫星高频头电路，包括：天线模块，包括垂直极化天线单元和水平极化天线单元，所述垂直极化天线单元用于输出垂直极化信号，所述水平极化天线单元用于输出水平极化信号；上述任一项所述的低噪声放大器芯片封装结构，与所述天线模块连接，用于对所述天线模块输出的垂直极化信号和水平极化信号分别进行放大处理和输出；处理模块，连接至所述低噪声放大器芯片封装结构，用于对经所述低噪声放大器芯片封装结构放大处理后的信号进行后续处理。
可选的，所述天线模块中的垂直极化天线单元连接至所述低噪声放大器芯片封装结构中与所述第二FET结构的栅极连接的引脚；所述水平极化天线单元连接至所述低噪声放大器芯片封装结构中与第一FET结构的栅极连接的引脚。
可选的，所述处理模块连接至所述低噪声放大器芯片封装结构中与所述第二FET结构的漏极连接的引脚，用于接收放大处理后的垂直极化信号；所述处理模块连接至所述低噪声放大器芯片封装结构中与所述第一FET结构的漏极连接的引脚，用于接收放大处理后的水平极化信号。
可选的，所述低噪声放大器芯片封装结构中与所述裸片布局区电连接的至少两个引脚接地。
本发明的低噪声放大器芯片封装结构尺寸较小，且内部包括两颗芯片，应用于高频头电路中，能够极大的降低外围电路设计成本和设计时间，而且极大的减少了接收机的面积，实现了集成电路的小型化。
本发明的卫星高频头电路中，仅采用一颗低噪声放大器芯片封装结构就能够实现对水平极化信号和垂直极化信号的放大，芯片的面积和成本降低，相应的外围电路设计面积和成本以及设计时间也相应降低，最终极大的减少了接收机的面积，实现了集成电路的小型化，最终实现卫星电视性能的提高，面积和成本的减少，性价比的提高，从而为大众提供更加丰富的娱乐生活。
附图说明
图1为本发明一具体实施方式的低噪声放大器芯片封装结构的结构示意图；
图2为本发明一具体实施方式中第一FET结构以及与导线框架连接的具体结构示意图；
图3为本发明一具体实施方式中所述低噪声放大器芯片封装结构的背面示意图；
图4为本发明一具体实施方式中所述低噪声放大器芯片封装结构的侧面示意图；
图5为本发明一具体实施方式的卫星高频头电路的模块结构示意图；
图6为本发明一具体实施方式的高频头电路的具体电路连接示意图。
具体实施方式
下面结合附图对本发明提供的低噪声放大器芯片封装结构10和卫星高频头电路的具体实施方式做详细说明。
请参考图1，为本发明一具体实施方式的低噪声放大器芯片封装结构10的结构示意图。
所述低噪声放大器芯片封装结构10包括：导线框架、第一裸片121和第二裸片122以及封装胶体100。
所述导线框架包括裸片布局区110和至少六个引脚，所述至少六个引脚围绕所述裸片布局区110放置。该具体实施方式中，所述低噪声放大器芯片封装结构10包括6个引脚，分别为引脚1～引脚6，对称分布于所述裸片布局区110的相对两侧。在其他具体实施方式中，根据所述低噪声放大器芯片封装结构10内部封装芯片的结构、以及低噪声放大器芯片封装结构10的功能设计，所述低噪声放大器芯片封装结构10还可以包括更多数量的引脚，按照一定规律围绕所述裸片布局区110设置，可以分布于所述裸片布局区110的两侧或者四周。
所述裸片布局区110与其中至少两个引脚电连接。该具体实施方式中，所述裸片布局区110与引脚2和引脚5电连接。具体的，所述裸片布局区110与所述引脚2和引脚5为一体结构，位于同一导电层内。在其他具体实施方式中，所述引脚2和引脚5也可以与所述裸片布局区110分离，通过导电或其他导电结构与所述裸片布局区110形成电连接。该具体实施方式中，其余四个引脚与所述裸片布局区110隔离。
所述第一裸片121和第二裸片122置于所述裸片布局区110，所述第一裸片121和第二裸片122包括相对的电连接面与固定面，所述固定面可以通过银浆或其他粘结层固定于所述裸片布局区110表面。所述电连接表面具有焊盘，用于通过打线与所述导线框架形成电连接。
所述第一裸片121和第二裸片122均为放大器芯片。该具体实施方式中，所述第一裸片121包括第一FET结构1210，所述第二裸片122包括第二FET结构1220。在其他具体实施方式中，所述第一裸片121和第二裸片122还可以包括其他电子元件结构，例如MOS管、三极管、二极管等，根据所述第一裸片121和第二裸片122的功能需求进行合理设计。
该具体实施方式中，所述第一裸片121和第二裸片122的结构和规格相同，所述第一FET结构1210和第二FET结构1220完全相同，具有相同的电学参数，所述第一裸片121和第二裸片122可以相互替换。在其他具体实施方式中，所述第一裸片121和第二裸片122还可以分别包括不同规格或不同结构的电子元件，例如所述第一FET结构1210和第二FET结构1220的电学参数不同。
所述第一FET结构1210和第二FET结构1220均包括源极、漏极以及栅极，所述源极、漏极以及栅极均连接至对应的焊盘。所述第一FET结构1210的源极通过导线电连接至所述裸片布局区110，所述第二FET结构1220的源极也通过导线电连接至所述裸片布局区110。所述第一FET结构1210和第二FET结构1220的栅极和漏极分别通过导线电连接至与所述裸片布局区110隔离的不同的引脚。
该具体实施方式中，所述第一FET结构1210的漏极通过导线11连接至引脚1，所述第一FET结构1210的栅极通过导线12连接至引脚6；所述第二FET结构1220的漏极通过导线21连接至引脚3，所述第二FET结构1220的栅极通过导线22连接至引脚4。所述第一FET结构1210的源极通过导线13连接至所述裸片布局区110，所述第二FET结构1220的源极通过导线23连接至所述裸片布局区110。
该具体实施方式中，分别连接所述第一FET结构1210的栅极和第二FET结构1220的栅极的引脚6和引脚4位于同一侧，分别连接所述第一FET结构1210的漏极和第二FET结构1220的漏极的引脚1和引脚3位于相对的另一侧，引脚5位于引脚4和引脚6之间，引脚2位于所述引脚1和引脚3之间，这种排列方式便于减少连接导线的长度，使得连线方式简单。
请参考图2，为图1中第一裸片121的第一FET结构1210的结构示意图以及所述第一FET结构1210与导线框架连接的具体结构示意图。
所述第一FET结构1210的漏极1214通过导线11连接至引脚1，所述第一FET结构1210的栅极1213通过导线12连接至引脚6。
所述第一FET结构1210和第二FET结构1220的源极，均通过双线接法，连接至所述裸片布局区110。具体的，所述第一FET结构1210的源极包括第一端1211和第二端1212，所述第一端1211和第二端1212分别通过两根导线13与所述裸片布局区110电连接，进而连接至所述引脚2和引脚5。该具体实施方式中，所述源极的第一端1211和第二端1212、漏极1214以及栅极1213均包括焊盘，通过焊盘与各个导线连接。
该具体实施方式中，所述第二FET结构1220的具体结构与所述第一FET结构1210相同，再次不作赘述。
在其他具体实施方式中，所述第一FET结构1210的源极和第二FET结构1220的源极各端还可以通过三根以上的导线连接至所述裸片布局区110。
根据场效应管理论，在所述第一FET结构1210和第二FET结构1220的源极采用双线接法，会使得第一FET结构1210和第二FET结构1220的源极连接电阻降低。所述源极连接电阻减小，使得所述第一FET结构1210和第二FET结构1220的增益将增大。所以相对现有传统的单线接线方法，本发明的具体实施方式中，第一裸片121和第二裸片122作为放大器具有更高的增益，有利于低噪声放大器性能的提高。
所述封装胶体100，包埋所述第一裸片121、第二裸片122以及各个导线，并裸露所述至少六个引脚和裸片布局区110的一侧表面。请参考图3，为所述低噪声放大器芯片封装结构10的背面示意图。所述引脚1～引脚6的背面以及上述裸片布局区110的背面均裸露。请参考图4，为所述低噪声放大器芯片封装结构10的侧视示意图，所述引脚1～引脚3的侧面也裸露，便于连接至电路中。相应的，引脚4～引脚6的侧面也裸露。
该具体实施方式中，通过合理放置所述第一裸片121和第二裸片122的位置，以及合理设计导线框架的尺寸，所述低噪声放大器芯片封装结构10的尺寸可以尽可能的缩小，以减小所述低噪声放大器芯片封装结构10占用的PCB电路板的尺寸，提高其所应用的电路的集成度。
在一个具体实施方式中，所述低噪声放大器芯片封装结构10的长度和宽度均为1.55mm～1.65mm范围内，所述低噪声放大器芯片封装结构10的高度为0.5mm～0.6mm内。现有的单个芯片的SOD-4封装结构的封装尺寸为2.05mm×2.00mm×0.59mm，与所述SOD-4封装结构相比，本发明的具体实施方式的低噪声放大器芯片封装结构10极大的缩减了尺寸，成本也急剧减少。并且所述低噪声放大器芯片封装结构10内部包括两颗芯片，应用于高频头电路中，能够极大的降低外围电路设计成本和设计时间，而且极大的减少了接收机的面积，实现了集成电路的小型化。
本发明的具体实施方式，还提供一种卫星高频头电路。
请参考图5，为本发明一具体实施方式的卫星高频头电路的结构示意图。
所述卫星高频头电路包括：天线模块501、低噪声放大器芯片封装结构10以及处理模块502。
所述天线模块501包括垂直极化天线单元5011和水平极化天线单元5012。所述垂直自己极化天线用于输出垂直极化信号，所述水平极化天线单元5012用于输出水平极化信号，所述垂直极化信号和水平极化信号需要分别进行处理。
所述低噪声放大器芯片封装结构10的具体结构请参考图1及前述具体实施方式，在此不再赘述。所述低噪声放大器芯片封装结构10与所述天线模块501连接，用于对所述天线模块501输出的信号进行放大处理。
所述处理模块502，连接至所述低噪声放大器芯片封装结构10，用于对所述低噪声放大器芯片封装结构10放大处理后的信号进行后续处理，例如滤波、模数转换等。
具体的，所述天线模块501中的垂直极化天线单元5011连接至所述低噪声放大器芯片封装结构10中与第二裸片122的第二FET结构1220的栅极连接的引脚4；所述水平极化天线单元5012连接至所述低噪声放大器芯片封装结构10中与第一裸片121的第一FET结构1210的栅极连接的引脚6。
所述处理模块502与所述第二裸片122的第二FET结构1220的漏极通过引脚3连接，用于接收放大后的垂直极化信号；所述处理模块502与所述第一裸片121的第一FET结构1210的漏极通过引脚1连接，用于接收放大后的水平极化信号。所述低噪声放大器芯片封装结构10中与所述裸片布局区110电连接的两个引脚2和引脚5接地，由于所述第一FET结构1210和第二FET结构1220的源极均连接至所述裸片布局区110，即所述第一FET结构1210和第二FET结构1220的源极接地。
所述天线模块501接收卫星信号，将垂直极化信号和水平极化信号分别输入到低噪声放大器芯片封装结构10的引脚4和引脚6，垂直极化信号经过第二裸片122进行放大处理后通过引脚3输出至处理模块502，水平极化信号通过第一裸片121进行放大处理后通过引脚1输出至处理模块502。
请参考图6，为本发明一具体实施方式的高频头电路的具体电路连接示意图。
其中，FET管T1和FET管T2分别为上述具体实施方式中，所述低噪声放大器芯片封装结构内置的第一裸片和第二裸片上的FET结构。
当应用于Ku波段卫星电视高频头的电路中时，将垂直极化信号RF_V接到FET管T2的栅极，将水平极化信号RF_H接到FET管T1的栅极，输出信号out分别从FET管T2和FET管T1的漏极输出。
并且，所述高频头电路还包括偏置电路，用于分别提供栅极控制电压vg_v和vg_h给FET管T2和FET管T1的栅极，以及分别提供漏极控制电压vd_v和vd_h给FET管T2和FET管T1的漏极。
综上所述，本发明的卫星高频头电路中，仅需要采用一颗低噪声放大器芯片封装结构就能够实现对水平极化信号和垂直极化信号的放大，芯片的面积和成本降低，相应的外围电路设计面积和成本以及设计时间也相应降低，最终极大的减少了接收机的面积，实现了集成电路的小型化，最终实现卫星电视性能的提高，面积和成本的减少，性价比的提高，从而为大众提供更加丰富的娱乐生活。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (9)

1.一种低噪声放大器芯片封装结构，其特征在于，包括：
导线框架，包括裸片布局区和至少六个引脚，所述至少六个引脚围绕所述裸片布局区放置；
第一裸片和第二裸片，置于所述裸片布局区，所述裸片布局区与至少两个引脚电连接，所述第一裸片包括第一FET结构，所述第二裸片包括第二FET结构，且所述第一FET结构和第二FET结构的源极均通过导线电连接至所述裸片布局区，所述第一FET结构和第二FET结构的栅极和漏极分别通过导线电连接至与所述裸片布局区隔离的不同的引脚。
2.根据权利要求1所述的低噪声放大器芯片封装结构，其特征在于，所述第一FET结构和第二FET结构的源极均包括第一端和第二端，所述第一端和第二端均通过至少两根导线与所述裸片布局区电连接。
3.根据权利要求1所述的低噪声放大器芯片封装结构，其特征在于，所述至少六个引脚分布于所述裸片布局区的相对两侧，连接所述第一FET结构的栅极和第二FET结构的栅极的两个引脚位于同一侧，连接所述第一FET结构的漏极和第二FET结构的漏极的两个引脚位于另一侧。
4.根据权利要求1所述的低噪声放大器芯片封装结构，其特征在于，所述第一裸片和第二裸片的结构和规格相同。
5.根据权利要求1所述的低噪声放大器芯片封装结构，其特征在于，所述裸片布局区以及与所述裸片布局区电连接的引脚位于同一导电层内。
6.一种卫星高频头电路，其特征在于，包括：
天线模块，包括垂直极化天线单元和水平极化天线单元，所述垂直极化天线单元用于输出垂直极化信号，所述水平极化天线单元用于输出水平极化信号；
如权利要求1至5中任一项所述的低噪声放大器芯片封装结构，与所述天线模块连接，用于对所述天线模块输出的垂直极化信号和水平极化信号分别进行放大处理和输出；
处理模块，连接至所述低噪声放大器芯片封装结构，用于对经所述低噪声放大器芯片封装结构放大处理后的信号进行后续处理。
7.根据权利要求6所述的卫星高频头电路，其特征在于，所述天线模块中的垂直极化天线单元连接至所述低噪声放大器芯片封装结构中与所述第二FET结构的栅极连接的引脚；所述水平极化天线单元连接至所述低噪声放大器芯片封装结构中与第一FET结构的栅极连接的引脚。
8.根据权利要求6所述的卫星高频头电路，其特征在于，所述处理模块连接至所述低噪声放大器芯片封装结构中与所述第二FET结构的漏极连接的引脚，用于接收放大处理后的垂直极化信号；所述处理模块连接至所述低噪声放大器芯片封装结构中与所述第一FET结构的漏极连接的引脚，用于接收放大处理后的水平极化信号。
9.根据权利要求6所述的卫星高频头电路，其特征在于，所述低噪声放大器芯片封装结构中与所述裸片布局区电连接的至少两个引脚接地。
CN201811223998.6A 2018-10-19 2018-10-19 低噪声放大器芯片封装结构和卫星高频头电路 Active CN109494204B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811223998.6A CN109494204B (zh) 2018-10-19 2018-10-19 低噪声放大器芯片封装结构和卫星高频头电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811223998.6A CN109494204B (zh) 2018-10-19 2018-10-19 低噪声放大器芯片封装结构和卫星高频头电路

Publications (2)

Publication Number Publication Date
CN109494204A true CN109494204A (zh) 2019-03-19
CN109494204B CN109494204B (zh) 2020-11-27

Family

ID=65692322

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811223998.6A Active CN109494204B (zh) 2018-10-19 2018-10-19 低噪声放大器芯片封装结构和卫星高频头电路

Country Status (1)

Country Link
CN (1) CN109494204B (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05226426A (ja) * 1992-02-10 1993-09-03 Rohm Co Ltd 低雑音半導体装置
CN1421927A (zh) * 2001-11-30 2003-06-04 株式会社日立制作所 半导体器件
CN102332414A (zh) * 2011-09-01 2012-01-25 安徽四创电子股份有限公司 一种薄膜限幅低噪声放大器小型化方法和工艺
US20130336143A1 (en) * 2007-12-18 2013-12-19 Qualcomm Incorporated I-q mismatch calibration and method
CN104064872A (zh) * 2014-06-10 2014-09-24 北京遥测技术研究所 一种高精度低噪声Ku频段有源极化跟踪器
CN107039426A (zh) * 2015-10-19 2017-08-11 飞思卡尔半导体公司 具有交错的晶体管元件的集成电路和装置，以及其制造方法
CN206422770U (zh) * 2016-12-22 2017-08-18 华讯方舟科技（湖北）有限公司 一种微波变频器及其微波变频电路

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05226426A (ja) * 1992-02-10 1993-09-03 Rohm Co Ltd 低雑音半導体装置
CN1421927A (zh) * 2001-11-30 2003-06-04 株式会社日立制作所 半导体器件
US20130336143A1 (en) * 2007-12-18 2013-12-19 Qualcomm Incorporated I-q mismatch calibration and method
CN102332414A (zh) * 2011-09-01 2012-01-25 安徽四创电子股份有限公司 一种薄膜限幅低噪声放大器小型化方法和工艺
CN104064872A (zh) * 2014-06-10 2014-09-24 北京遥测技术研究所 一种高精度低噪声Ku频段有源极化跟踪器
CN107039426A (zh) * 2015-10-19 2017-08-11 飞思卡尔半导体公司 具有交错的晶体管元件的集成电路和装置，以及其制造方法
CN206422770U (zh) * 2016-12-22 2017-08-18 华讯方舟科技（湖北）有限公司 一种微波变频器及其微波变频电路

Also Published As

Publication number Publication date
CN109494204B (zh) 2020-11-27

Similar Documents

Publication Publication Date Title
US10630243B2 (en) Semiconductor package having an isolation wall to reduce electromagnetic coupling
JP6530893B2 (ja) 結合を低減するためのワイヤボンド壁を有する半導体パッケージ
CN110504923A (zh) 晶体管装置和具有谐波终止电路的放大器和其制造方法
US9240390B2 (en) Semiconductor packages having wire bond wall to reduce coupling
US20140145898A1 (en) High-frequency module
TWI268583B (en) High-frequency device
CN103824853B (zh) 应用于开关型调节器的集成电路组件
WO2004049394A3 (en) Digital and rf system and method therefor
US9503030B2 (en) Radio frequency power amplifier
WO2012100477A1 (zh) 射频功率放大器、射频功率放大器的封装方法和生成方法
JP2003332518A5 (zh)
TW200507207A (en) Chip package structure
CN109155361A (zh) 用于耦合器线性度改进和重新配置的可调节活性硅
US9379088B2 (en) Stacked package of voltage regulator and method for fabricating the same
JP2003115732A (ja) 半導体装置
CN109494204A (zh) 低噪声放大器芯片封装结构和卫星高频头电路
CN210866177U (zh) 一种集成封装电子器件结构
CN109257551A (zh) 下变频芯片封装结构和卫星高频头电路
CN105743451A (zh) 一种射频功率放大器版图及射频功率放大器
CN202564280U (zh) 引线框架及半导体模块
CN219658694U (zh) 一种芯片封装管壳
JPS59112701A (ja) マイクロ波集積回路
WO2018205625A1 (zh) 薄型化双芯片的叠接封装结构
WO2021032189A1 (zh) 集成封装电子器件结构
CN111835302A (zh) 一种射频偏置电路封装结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant