JPS59112701A - マイクロ波集積回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明はレーダ、マイクロ波回腺、衛生通信等の通信機
器の高周波回路に用いられるマイクロ波集積回路に関す
る。” 従来例の構成とその問題点 近年、マイクロ波半導体デバイスの発達とともにマイク
ロ波回路の固体化が進み、集積回路化されてきている。

このマイクロ波集積回路はアルミナ等の誘電体基板上に
導体パターンをメタライズし、裏面にメタライズされた
グランドプレーンとともに分布定数回路を構成する。さ
らに半導体デバイス等を接続することによって優れた性
能を得ることができ、小型で信頼性の高いマイクロ波回
路を得ることができる。マイクロ波集積回路にデバイス
を接続する際の問題の一つにデバイスの接地がある。こ
れはデバイスの希望の端子をアース電位、すなわちグラ
ンドプレーンと同一の電位にすることである。デバイス
は基板の表面側に存在し、グランドプレーンは裏面に存
在し、それぞれ基板の厚さ分は離れており、単にリード
線で接続した場合、その長さに相当するインダクタンス
が存在して良好なアース電位を得ることがむずかしい。

第１図は従来のマイクロ波集積回路のアース回路の一例
を示す。この第１図は主要部の斜視図で、誘電体基板（
１）　（１′）は図のように２つに分割され、アース電
極用に凸部をもった金属台（２）の両側に配置されてい
る。基板（１）、（１’）の表面にはストリップライン
（３）、（８’）があり、このストリップライン（３）
。

（３′）は金属台（２）の凸部にダイスボンドされたト
ランジスタチップ（４）の入出力用伝送線路になる。ト
ランジスタチップ（４）の端子とストリップライン（３
）。

（３′）および金属台（２）の凸部はワイヤボンデング
等の手段によりリード線（５）〜（５”）で接続される
。金属台（２）の凸部の高さは基板（１）の厚みとほぼ
等しく、グランドプレーン（６）、（６’）は金属台（
２）と圧着や半田付は等により接続される。また、一般
に金属台（２）はこのマイクロ波集積回路を保護するケ
ースの一部を構成する。この例におけるアース回路は金
属台（幻の凸部の占める体積も大きく、かつグランドプ
レーンに接近しているため、アース回路としての電気的
特性は良い。しかし、この構造は誘電体基板（ＩＸＩ’
）　　を分離し、なおかつ、基板（ＩＸＩ’）とアース
回路の金属台（２）が個々の部品となるため、基板（１
）（１′）の金属台（２）への装着とトランジスタチッ
プ（４）メ金属台（２）への装着及びストリップライン
（３）（８′）へのワイヤ接続が別々の作業となるなど
製造工程を複雑にする欠点があった。

第２図は別の従来例のアース回路の主要部の断面図であ
る。誘電体基板（７）に設けたスルーホール（８）の内
周を導体（９）でメタライズして基板（７）の裏面のグ
ランドプレーン（ｌ・と表面の電極（１）とを接続する
。これにより、電極αυを誘電体基板（７）に接着され
たデバイスθ陣のアース端子として用いる。たとえばデ
バイス（６）からのリード線θ４を半田ｏＩＯによって
接続する。このアース回路は基板が一枚だけの構成のた
め、デバイス（ロ）の接続工程が簡単になるが、接続導
体（９）が基板（７）の厚みと同じ長さをもちこれがイ
ンダクタの働きをして良好なアースを得ることがむづか
しかった。そして基板（７）の厚みを小さくしてこれを
改善しようとすると、表面の回路パターンを小さくさせ
ねばならず、回路の損失やパターンの精度等にも問題を
生じた。

発明の目的 本発明は性能が優れ、かつマイクロ波集積回路の製造の
作業性に優れたマイクロ波集積回路を提供することを目
的とする。

発明の構成 本発明のマイクロ波集積回路は、一方の面にメタライズ
した導体パターンによって高周波回路が形成された誘電
体基板にマルーホールを設け、このスルーホールの近傍
は前記誘電体基板の他方の面側か凹部になるよう誘電体
基板を薄くして誘電体基板の前記他方の面に前記凹部の
部分を含めてメタライズした導体でグランドプレーンを
形成し、かつ前記スルーホールの内側に前記グランドプ
レーンと前記一方の面側の導体パターンとを電気的に接
続する電極を設け、前記一方の面側の導電パターンの前
記スルーホールの近傍をアース端子としたことを特徴と
する。

実施例 以下本発明の一実施例を第３図と第４図に基づいて説明
する。

第３図は本発明によるマイクロ波集積回路の主要部を回
路パターン側からみた平面図を示し、第４図は第３図の
Ａ　−Ａ’に沿う断面図である。すなわち誘電体基板α
９にスルーホール（１６）、（１６’）を設け、基板＠
の裏側ではスルーホール（１６）（１６’）のまわりで
くぼみ０を設けており、スルーホール（１６）（１６’
）の近傍の基板Ｑ９の厚みは他の部分より薄く構成され
ている。更に、基板Ｑ９の裏側はくぼみ０７１の部分も
含めてメタライズされてグランドプレーンα８）となっ
ている。基板ａθの表面の導体電極（１９）、（１９’
）は、スルーホール（１６）（１６’）の内周にメタラ
イズされた電極（イ）。

（２）’）でグランドプレーンα樽と接続されアース端
子となる。基板ａ凶の表面側でスルーホール（１６）、
（１６’）の中央に装着されたＦＥＴチップデバイス（
イ）の各端子は、それぞれリード線＠）、　＜２１’）
で前記アース電極（鴎（１９’）に、リードに泉（イ）
、（ハ）で人出力のストリップライン（ハ）、（イ）が
接続され−ている。

なお、スルーホール（１６Ｘ１６’）のまわりのくぼみ
ａ’ｉｒの大きさは、例えば誘電基板ｑ９の厚さに対し
て２〜３倍以上の直径の円と同等の面積に形成される。

これは表面の回路パターンに影響を与えない範囲であれ
ばさらに大きくすることができる。くぼみりの部分の基
板（１，Ｆｌ＋の厚みは機械強度の許す範囲で薄くする
のが良いが、基板（ｌｄの平均厚みの１／２以下にすれ
ば本発明の効果をより明確に得ることができる。くぼみ
（１７）の面積を上記のようにすることによって、グラ
ンドプレーンσ８）の電位はくぼみの部分においても完
全なアース電位を保つことができる。従って、アース端
子（１９）、　（１９’）での電位はスルーホール（１
６Ｘ１６’）近傍の基板Ｏθの厚みが小さくなるに従っ
てグランドプレーン（［８）の電位に近くなり、くぼみ
（１７）の無い時とくらべ、特に半導体デバイスを用い
た高周波僧都回路等において非常に良好な結果を得るこ
とができる。これは、一般に半導体増幅回路の場合、た
とえばトランジスタのエミッタあるいはＦＥＴのソース
をアース１１位にするとき、アース回路に寄生素子とし
てインダクタンス成分をもつと回路動作が不安定になり
、これはその寄生素子の少しの減少でもその改善がみら
れることにある。第３図ではトランジスタのチップを実
装したときの図を示しており、デバイス（７）のアース
をより完全にするため、スルーポールを２つ設け、くぼ
みも大きくした実施例になっている。

発明の詳細 な説明したように、本発明のマイクロ波集積回路による
と、誘電体基板の一方の面のアース電極を他方の面のグ
ランドプレーンと最も近くなるような形で接続できるた
め、良好なアース回路となり、寄生素子成分の非常に少
ないアース回路を得ることができる。またアース電極が
前記誘電）本基板の表面上に存在していることから、半
導体≠バイス等の接続が容易であり、製造上の作業性に
優れたものである。

【図面の簡単な説明】

第１図は従来のマイクロ波集積回路の主要部の斜視図、
第２図は従来の別のマイクロ波集積回路の主要部の断面
図、第３図は本発明のマイクロ波集積回路の一実施例の
主要部の平面図、第４図は第３図のＡ−Ｎ断面図である
。 ０玲・・・誘電体基板、（１６Ｘ１６’）・・・スルー
ホール、ａＶ・・・くぼみ〔凹部〕、α８）・・・グラ
ンドプレーン、（１９Ｘ１９’）　・・・導体箱、４”
ｉ！　％　ｔ”Ｊ−・・電極、（２１Ｘ２１’Ｘ２２Ｘ
２８）−・・リード線、１２４１　輸・・・ストリップ
ライン、（（ハ）・・・ＦＥＴチップデバイス 代理人　　轟　本　義　弘 第１図 ／Ｕ　　　ｉｆ）　　　　　γ　　　ｌす第３図 第４図

Claims (1)

【特許請求の範囲】
1. １、一方の面にメタライズした導体パターンによって高
   Ｊ１波回路が形成された誘電体基板にスルーホールを設
   け、このスルーホールの近傍は前記誘電体基板の他方の
   面側が凹部になるよう誘電体基板を薄くシて誘電体基板
   の前記他方あ面に前記凹部の部分を含めてメタライズし
   た導体でグランドプレーンを形成し、かつ前記スルーホ
   ールの内側に前記グランドプレーンと前記一方の面側の
   導体パターンとを電気的に接続する電極を設け、前記一
   方の面側の導電パターンの前記スルーホールの近傍をア
   ース端子としたマイクロ波集積回路。