JPH0774517A - マイクロ波半導体装置 - Google Patents
マイクロ波半導体装置Info
- Publication number
- JPH0774517A JPH0774517A JP21939793A JP21939793A JPH0774517A JP H0774517 A JPH0774517 A JP H0774517A JP 21939793 A JP21939793 A JP 21939793A JP 21939793 A JP21939793 A JP 21939793A JP H0774517 A JPH0774517 A JP H0774517A
- Authority
- JP
- Japan
- Prior art keywords
- dielectric substrate
- metal
- semiconductor chip
- microwave
- input side
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
Landscapes
- Microwave Amplifiers (AREA)
Abstract
(57)【要約】
【目的】 マイクロ波特性の優れたマイクロ波半導体装
置を提供することを目的とする。 【構成】 マイクロ波半導体チップ２の入力側あるいは
出力側の少なくとも一方の側に、第１の誘電体基板３を
配置する。また、第１の誘電体基板３の一部に低く形成
された段差部分を形成する。そして、第２の誘電体基板
１０の両面に金属電極１１、１２を形成してキャパシタ
を構成し、第２の誘電体基板１０を第１の誘電体基板３
の段差部分に配置する。
置を提供することを目的とする。 【構成】 マイクロ波半導体チップ２の入力側あるいは
出力側の少なくとも一方の側に、第１の誘電体基板３を
配置する。また、第１の誘電体基板３の一部に低く形成
された段差部分を形成する。そして、第２の誘電体基板
１０の両面に金属電極１１、１２を形成してキャパシタ
を構成し、第２の誘電体基板１０を第１の誘電体基板３
の段差部分に配置する。
Description
【０００１】
【産業上の利用分野】本発明は、マイクロ波通信機器な
どに用いられるマイクロ波半導体装置、例えば電力増幅
用のマイクロ波半導体装置に関する。
どに用いられるマイクロ波半導体装置、例えば電力増幅
用のマイクロ波半導体装置に関する。
【０００２】
【従来の技術】従来のマイクロ波半導体装置について、
図２を参照して説明する。なお、図２（ａ）は上面図
で、同図（ｂ）は（ａ）図のＡ−Ａで断面した図であ
る。
図２を参照して説明する。なお、図２（ａ）は上面図
で、同図（ｂ）は（ａ）図のＡ−Ａで断面した図であ
る。
【０００３】２１は金属プレートで、金属プレート２１
のほぼ中央に、例えば電力増幅用電界効果トランジスタ
の半導体チップ２２が２個、金系半田（図示せず）で固
着されている。そして、半導体チップ２２の左側には入
力側誘電体基板２３が、また右側には出力側誘電体基板
２４が、それぞれ金系半田（図示せず）で金属プレート
２１に固着される。
のほぼ中央に、例えば電力増幅用電界効果トランジスタ
の半導体チップ２２が２個、金系半田（図示せず）で固
着されている。そして、半導体チップ２２の左側には入
力側誘電体基板２３が、また右側には出力側誘電体基板
２４が、それぞれ金系半田（図示せず）で金属プレート
２１に固着される。
【０００４】また、入力側誘電体基板２３と半導体チッ
プ２２の間に、チップキャパシタ２５が金属プレート２
１上に配置される。なお、入力側誘電体基板２３上には
金属線路２６が形成され、分布定数回路を構成してい
る。また、半導体チップ２２とチップキャパシタ２５、
そして、チップキャパシタ２５と金属線路２６は、それ
ぞれ複数の金属細線２８、２９で接続されている。な
お、上記した金属線路２６やチップキャパシタ２５、金
属細線２８、２９は入力側インピーダンス整合回路を構
成している。
プ２２の間に、チップキャパシタ２５が金属プレート２
１上に配置される。なお、入力側誘電体基板２３上には
金属線路２６が形成され、分布定数回路を構成してい
る。また、半導体チップ２２とチップキャパシタ２５、
そして、チップキャパシタ２５と金属線路２６は、それ
ぞれ複数の金属細線２８、２９で接続されている。な
お、上記した金属線路２６やチップキャパシタ２５、金
属細線２８、２９は入力側インピーダンス整合回路を構
成している。
【０００５】また、出力側誘電体基板２４上には金属線
路３０が形成され、分布定数回路を構成している。そし
て、半導体チップ２２と金属線路３０は、複数の金属細
線３２で接続される。なお、半導体チップ２２の出力側
に位置する金属線路３０や金属細線３２は、出力側イン
ピーダンス整合回路を構成している。
路３０が形成され、分布定数回路を構成している。そし
て、半導体チップ２２と金属線路３０は、複数の金属細
線３２で接続される。なお、半導体チップ２２の出力側
に位置する金属線路３０や金属細線３２は、出力側イン
ピーダンス整合回路を構成している。
【０００６】
【発明が解決しようとする課題】上記したマイクロ波半
導体装置では、入力側誘電体基板２３やチップキャパシ
タ２５、半導体チップ２２は、それぞれ金系半田で金属
プレート２１に固着される。したがって、入力側誘電体
基板２３などを固着する場合に、例えば入力側誘電体基
板２３とチップキャパシタ２５の位置関係がずれ両者の
間隔が一様でなくなると、入力側誘電体基板２３上の金
属線路２６とチップキャパシタ２５を接続する金属細線
２９の長さが不均一になり回路特性にばらつきが発生す
る。
導体装置では、入力側誘電体基板２３やチップキャパシ
タ２５、半導体チップ２２は、それぞれ金系半田で金属
プレート２１に固着される。したがって、入力側誘電体
基板２３などを固着する場合に、例えば入力側誘電体基
板２３とチップキャパシタ２５の位置関係がずれ両者の
間隔が一様でなくなると、入力側誘電体基板２３上の金
属線路２６とチップキャパシタ２５を接続する金属細線
２９の長さが不均一になり回路特性にばらつきが発生す
る。
【０００７】各金属細線２９の長さが不均一になると、
それぞれの金属細線２９が持つインダクタンスの値が相
違し、入力側インピーダンス整合回路などの特性のばら
つきになって現れる。
それぞれの金属細線２９が持つインダクタンスの値が相
違し、入力側インピーダンス整合回路などの特性のばら
つきになって現れる。
【０００８】入力側インピーダンス整合回路の特性にば
らつきがあると、例えば、１つの金属プレート２１上に
複数（図２の場合は２個）の半導体チップを配置し、各
半導体チップの出力を合成する際に、悪い影響を与えマ
イクロ波特性が劣化する。特に、８ＧＨｚ以上のマイク
ロ波帯になると、特性の劣化が顕著になる。
らつきがあると、例えば、１つの金属プレート２１上に
複数（図２の場合は２個）の半導体チップを配置し、各
半導体チップの出力を合成する際に、悪い影響を与えマ
イクロ波特性が劣化する。特に、８ＧＨｚ以上のマイク
ロ波帯になると、特性の劣化が顕著になる。
【０００９】本発明は、上記した欠点を解決し、マイク
ロ波特性の優れたマイクロ波半導体装置を提供すること
を目的とする。
ロ波特性の優れたマイクロ波半導体装置を提供すること
を目的とする。
【００１０】
【課題を解決するための手段】本発明は、金属プレート
上に配置されるマイクロ波半導体チップと、このマイク
ロ波半導体チップの入力側あるいは出力側の少なくとも
一方の側で、前記金属プレート上に配置される第１の誘
電体基板と、この第１の誘電体基板上に形成される金属
線路と、この金属線路と前記マイクロ波半導体チップと
の間に接続され、一方の電極が接地されるキャパシタと
を具備したマイクロ波半導体装置において、前記キャパ
シタを、金属電極が両面に形成された第２の誘電体基板
で構成し、この第２の誘電体基板を、前記第１の誘電体
基板の一部に低く形成された段差部分に配置している。
上に配置されるマイクロ波半導体チップと、このマイク
ロ波半導体チップの入力側あるいは出力側の少なくとも
一方の側で、前記金属プレート上に配置される第１の誘
電体基板と、この第１の誘電体基板上に形成される金属
線路と、この金属線路と前記マイクロ波半導体チップと
の間に接続され、一方の電極が接地されるキャパシタと
を具備したマイクロ波半導体装置において、前記キャパ
シタを、金属電極が両面に形成された第２の誘電体基板
で構成し、この第２の誘電体基板を、前記第１の誘電体
基板の一部に低く形成された段差部分に配置している。
【００１１】
【作用】上記の構成によれば、第１の誘電体基板の半導
体チップ側の一部に段差を設け、そして、その段差部分
に、チップキャパシタを構成する第２の誘電体基板を固
着している。このため、チップキャパシタと第１の誘電
体基板との位置関係を正確に設定でき、また、位置関係
のずれも防げる。したがって、第１の誘電体基板上に形
成された金属線路とキャパシタを接続する金属細線の長
さ、あるいは、キャパシタと半導体チップとを接続する
金属細線の長さを、それぞれ均一なものにでき特性が安
定化する。
体チップ側の一部に段差を設け、そして、その段差部分
に、チップキャパシタを構成する第２の誘電体基板を固
着している。このため、チップキャパシタと第１の誘電
体基板との位置関係を正確に設定でき、また、位置関係
のずれも防げる。したがって、第１の誘電体基板上に形
成された金属線路とキャパシタを接続する金属細線の長
さ、あるいは、キャパシタと半導体チップとを接続する
金属細線の長さを、それぞれ均一なものにでき特性が安
定化する。
【００１２】また、金属細線の長さが均一にできるた
め、各半導体チップに対するインピーダンス整合回路の
回路特性を均一にできる。したがって、１つのマイクロ
波半導体装置を複数の半導体チップで構成し、各半導体
チップの出力を合成する際のマイクロ波特性が改善され
る。
め、各半導体チップに対するインピーダンス整合回路の
回路特性を均一にできる。したがって、１つのマイクロ
波半導体装置を複数の半導体チップで構成し、各半導体
チップの出力を合成する際のマイクロ波特性が改善され
る。
【００１３】
【実施例】本発明の一実施例について図１を参照して説
明する。
明する。
【００１４】図１（ａ）は上面図で、同図（ｂ）は
（ａ）図をＡ−Ａで断面した図、そして同図（ｃ）は
（ａ）図をＢ−Ｂで断面した図である。
（ａ）図をＡ−Ａで断面した図、そして同図（ｃ）は
（ａ）図をＢ−Ｂで断面した図である。
【００１５】１は金属プレートで、金属プレート１のほ
ぼ中央に、電界効果トランジスタなどの電力増幅用の半
導体チップ２が２個、金系半田（図示せず）で固着され
る。そして、半導体チップ２の入力側例えば左側には入
力側誘電体基板３が、また、出力側例えば右側には出力
側誘電体基板４が、それぞれ金属プレート１上に金系半
田（図示せず）で固着される。また、入力側誘電体基板
３や出力側誘電体基板４には、斜線で示した形状に金属
線路６、７が形成され、分布定数回路を構成している。
ぼ中央に、電界効果トランジスタなどの電力増幅用の半
導体チップ２が２個、金系半田（図示せず）で固着され
る。そして、半導体チップ２の入力側例えば左側には入
力側誘電体基板３が、また、出力側例えば右側には出力
側誘電体基板４が、それぞれ金属プレート１上に金系半
田（図示せず）で固着される。また、入力側誘電体基板
３や出力側誘電体基板４には、斜線で示した形状に金属
線路６、７が形成され、分布定数回路を構成している。
【００１６】また、入力側誘電体基板３の半導体チップ
２側には、段差が形成され表面の一部が低くくなってい
る。そして、その段差部分を補うような形状の高誘電体
基板１０が段差部分に固着される。高誘電体基板１０
は、その表面に金属電極１１が形成され、また、裏面は
全体に金属膜１２が形成され、キャパシタを構成してい
る。また、高誘電体基板１０裏面の金属膜１２は、入力
側誘電体基板３の段差部分に設けられたスルーホール１
３によって金属プレート１と電気的に接続され接地され
る。
２側には、段差が形成され表面の一部が低くくなってい
る。そして、その段差部分を補うような形状の高誘電体
基板１０が段差部分に固着される。高誘電体基板１０
は、その表面に金属電極１１が形成され、また、裏面は
全体に金属膜１２が形成され、キャパシタを構成してい
る。また、高誘電体基板１０裏面の金属膜１２は、入力
側誘電体基板３の段差部分に設けられたスルーホール１
３によって金属プレート１と電気的に接続され接地され
る。
【００１７】また、高誘電体基板１０上の金属電極１１
と半導体チップ２、金属電極１１と金属線路６は、それ
ぞれ複数の金属細線１４、１５で接続される。なお、高
誘電体基板１０で構成されたキャパシタや金属線路６、
そして、それらを接続する金属細線１４、１５は入力側
インピーダンス整合回路を形成している。
と半導体チップ２、金属電極１１と金属線路６は、それ
ぞれ複数の金属細線１４、１５で接続される。なお、高
誘電体基板１０で構成されたキャパシタや金属線路６、
そして、それらを接続する金属細線１４、１５は入力側
インピーダンス整合回路を形成している。
【００１８】また、半導体チップ２と金属線路７は複数
の金属細線１６で接続され、半導体チップ２の出力側に
接続される金属線路７や金属細線１６は、出力側インピ
ーダンス整合回路を形成している。
の金属細線１６で接続され、半導体チップ２の出力側に
接続される金属線路７や金属細線１６は、出力側インピ
ーダンス整合回路を形成している。
【００１９】ところで、高誘電体基板１０は、入力側誘
電体基板３の段差部分の壁に例えば接するように配置さ
れる。したがって、入力側誘電体基板３と高誘電体基板
１０は図の矢印Ａ−Ｂ方向に精度よく配置できる。ま
た、入力側誘電体基板３と高誘電体基板１０の幅（図１
ａのｌ）を等しく形成し、両者が丁度重なるように幅方
向を一致させれば、図の矢印Ｃ−Ｄ方向も精度よく配置
できる。
電体基板３の段差部分の壁に例えば接するように配置さ
れる。したがって、入力側誘電体基板３と高誘電体基板
１０は図の矢印Ａ−Ｂ方向に精度よく配置できる。ま
た、入力側誘電体基板３と高誘電体基板１０の幅（図１
ａのｌ）を等しく形成し、両者が丁度重なるように幅方
向を一致させれば、図の矢印Ｃ−Ｄ方向も精度よく配置
できる。
【００２０】このため、入力側誘電体基板３の高誘電体
基板１０側の端面に沿って形成されている例えば金属線
路部分６ａと高誘電体基板１０上の金属電極１１は、幅
方向に同一間隔になり、金属線路６と金属電極１１を接
続する金属細線１５は、その長さが均一になる。
基板１０側の端面に沿って形成されている例えば金属線
路部分６ａと高誘電体基板１０上の金属電極１１は、幅
方向に同一間隔になり、金属線路６と金属電極１１を接
続する金属細線１５は、その長さが均一になる。
【００２１】なお、上記した実施例では、高誘電体基板
１０裏面の金属膜１２と金属プレート１の電気的接続
を、スルーホール１３を通して行っている。しかし、段
差の形成で高さが低くなっている入力側誘電体基板３の
側面に導体膜（図示せず）を形成し、この導体膜を利用
して金属プレート１と接続してもよい。
１０裏面の金属膜１２と金属プレート１の電気的接続
を、スルーホール１３を通して行っている。しかし、段
差の形成で高さが低くなっている入力側誘電体基板３の
側面に導体膜（図示せず）を形成し、この導体膜を利用
して金属プレート１と接続してもよい。
【００２２】また、入力側誘電体基板３に段差を形成す
る例で説明しているが、半導体チップの特性によっては
出力側誘電体基板４に段差を形成し、その部分にキャパ
シタなどを形成した誘電体基板を配置する構成にしても
よい。
る例で説明しているが、半導体チップの特性によっては
出力側誘電体基板４に段差を形成し、その部分にキャパ
シタなどを形成した誘電体基板を配置する構成にしても
よい。
【００２３】上記した構成によれば、入力側誘電体基板
３の一部に段差を形成し、その段差部分に高誘電体基板
１０を配置しているので、入力側誘電体基板３と高誘電
体基板１０の位置関係の精度がよくなり、両者の表面に
形成される金属線路６や金属電極１１の間隔が均一にな
る。このため、両者を接続する複数の金属細線１５の長
さを均一にでき、インピーダンス整合回路の特性のばら
つきが少なくなる。この結果、マイクロ波半導体装置の
特性が向上し、また、回路特性も均一化する。したがっ
て、歩留まりも向上し、低価格にできる。
３の一部に段差を形成し、その段差部分に高誘電体基板
１０を配置しているので、入力側誘電体基板３と高誘電
体基板１０の位置関係の精度がよくなり、両者の表面に
形成される金属線路６や金属電極１１の間隔が均一にな
る。このため、両者を接続する複数の金属細線１５の長
さを均一にでき、インピーダンス整合回路の特性のばら
つきが少なくなる。この結果、マイクロ波半導体装置の
特性が向上し、また、回路特性も均一化する。したがっ
て、歩留まりも向上し、低価格にできる。
【００２４】また、キャパシタを構成する高誘電体基板
１０を、入力側誘電体基板３の段差部分に合わせて配置
しているので、位置決めの作業が容易になる。なお、入
力側誘電体基板３や高誘電体基板１０に形成される金属
線路６と金属電極１１を同じ高さにすれば、両者を結ぶ
金属細線１５の長さを短くでき、また、長さの均一化も
図れる。
１０を、入力側誘電体基板３の段差部分に合わせて配置
しているので、位置決めの作業が容易になる。なお、入
力側誘電体基板３や高誘電体基板１０に形成される金属
線路６と金属電極１１を同じ高さにすれば、両者を結ぶ
金属細線１５の長さを短くでき、また、長さの均一化も
図れる。
【００２５】
【発明の効果】本発明によれば、半導体チップに対する
インピーダンス整合回路の特性のばらつきが小さいマイ
クロ波半導体装置を実現できる。
インピーダンス整合回路の特性のばらつきが小さいマイ
クロ波半導体装置を実現できる。
【図１】本発明の一実施例を示す図である。
【図２】従来例を説明する図である。
１…金属プレート ２…半導体チップ ３…入力側誘電体基板 ４…出力側誘電体基板 ６、７…金属線路 １０…高誘電体基板 １１…金属電極 １２…金属膜 １３…スルーホール １４、１５、１６…金属細線
Claims (1)
- 【請求項１】 金属プレート上に配置されるマイクロ波
半導体チップと、このマイクロ波半導体チップの入力側
あるいは出力側の少なくとも一方の側で、前記金属プレ
ート上に配置される第１の誘電体基板と、この第１の誘
電体基板上に形成される金属線路と、この金属線路と前
記マイクロ波半導体チップとの間に接続され、一方の電
極が接地されるキャパシタとを具備したマイクロ波半導
体装置において、前記キャパシタを、金属電極が両面に
形成された第２の誘電体基板で構成し、この第２の誘電
体基板を、前記第１の誘電体基板の一部に低く形成され
た段差部分に配置したことを特徴とするマイクロ波半導
体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21939793A JPH0774517A (ja) | 1993-09-03 | 1993-09-03 | マイクロ波半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21939793A JPH0774517A (ja) | 1993-09-03 | 1993-09-03 | マイクロ波半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0774517A true JPH0774517A (ja) | 1995-03-17 |
Family
ID=16734778
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21939793A Pending JPH0774517A (ja) | 1993-09-03 | 1993-09-03 | マイクロ波半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0774517A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2014155974A1 (ja) * | 2013-03-27 | 2014-10-02 | パナソニック株式会社 | 半導体デバイス |
-
1993
- 1993-09-03 JP JP21939793A patent/JPH0774517A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2014155974A1 (ja) * | 2013-03-27 | 2014-10-02 | パナソニック株式会社 | 半導体デバイス |
| JPWO2014155974A1 (ja) * | 2013-03-27 | 2017-02-16 | パナソニックＩｐマネジメント株式会社 | 半導体デバイス |
| US9668338B2 (en) | 2013-03-27 | 2017-05-30 | Panasonic Intellectual Property Management Co., Ltd. | Semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5352998A (en) | Microwave integrated circuit having a passive circuit substrate mounted on a semiconductor circuit substrate | |
| JP3487639B2 (ja) | 半導体装置 | |
| JP3036233B2 (ja) | 半導体装置およびその製造方法 | |
| US6177834B1 (en) | Output matched LDMOS power transistor device | |
| KR100372845B1 (ko) | 반도체 장치 | |
| US6023080A (en) | Input/output connection structure of a semiconductor device | |
| JPH07297609A (ja) | 半導体装置 | |
| JP2003163310A (ja) | 高周波半導体装置 | |
| JPH11238851A (ja) | 集積回路装置およびそれを用いた通信機 | |
| US6049126A (en) | Semiconductor package and amplifier employing the same | |
| JPH0774517A (ja) | マイクロ波半導体装置 | |
| JPH0522001A (ja) | 伝送線路構造 | |
| US6094114A (en) | Slotline-to-slotline mounted flip chip | |
| JPS59112701A (ja) | マイクロ波集積回路 | |
| JP2001044717A (ja) | マイクロ波用半導体装置 | |
| JPS63197346A (ja) | 高周波半導体装置 | |
| JPH03286611A (ja) | 高周波増幅器 | |
| JP2002246705A (ja) | 回路基板装置 | |
| JP3667136B2 (ja) | 高周波電力増幅器モジュール | |
| JPH0249733Y2 (ja) | ||
| JPS62274806A (ja) | マイクロ波電界効果トランジスタ | |
| JP3096046B2 (ja) | マイクロ波半導体装置 | |
| JPH02140969A (ja) | 半導体集積回路装置 | |
| JPS58213456A (ja) | 半導体装置 | |
| JP2570638B2 (ja) | 半導体用パッケージ |