JPH0249733Y2 - - Google Patents

Description

【考案の詳細な説明】 〔考案の技術分野〕 この考案は例えばモノリシツクマイクロ波集積
回路を接地基体に対し接地させてなるマイクロ波
集積回路装置に関する。

〔考案の技術的背景とその問題点〕

従来より、複数の能動素子たとえばトランジス
タを用いたモノリシツクマイクロ波集積回路（以
下MMICと称す）において、トランジスタの接
地電極を接地基体に対し接地させる場合第１図及
び第２図に示すように構成される。

すなわち、半絶縁性ガリユーム・ヒ素基板（以
下G_aA_s基板と称す）１の一方の面には第１及び
第２の電界効果トランジスタ（以下第１及び第２
のFETと称す）２，３や導体パターン４，５が
形成される。また、他方の面には金属薄膜でなる
接地導体６が形成される。その接地導体６は接地
基体７と対向し、半田８付けされる。また、接地
基体７は上記第１及び第２のFET２，３の各接
地電極９，１０に接続された各導体パターン４，
５と金等でなるボンデイング線１１，１２で接続
される。

上記マイクロ波集積回路装置ではG_aA_s基板１
に形成された第１及び第２のFET２，３の各接
地電極９，１０はそれぞれボンデイング線１１，
１２を介して接地基体７に接続されている。その
ため、FETの数に対応してボンデイング作業が
多くなる。また製造工程が煩雑となり、製品の歩
留り、信頼性が低下し、高価となる要因となつて
いた。

また、上記マイクロ波集積回路装置においては
導体パターン４，５と接地導体６との接続をボン
デイング線に換えてG_aA_s基板１に接続用の穴を
穿設するいわゆるスルーホール接続やビアホール
接続を行なうものがあるが、いずれも製造工程が
複雑になる問題があつた。

このため、第３図に示すように第１及び第２の
FET２，３の各接地電極９，１０を共通の導体
パターン１３に接続し、この導体パターン１３を
１本のボンデイング線１４で接地基体７に接続す
る方法もある。

しかし、このように構成されたマイクロ波集積
回路装置にあつてはその導体パターン１３が等価
回路上、第４図に示すように接地電極９，１０
間、一方の接地電極９とボンデイング接続部及び
他方の接地電極１０とボンデイング接続部との各
間にそれぞれインダクタンス１５，１６及び１７
が生じる。このため第１図に示すマイクロ波集積
回路装置に比べて電気的特性が劣つたものにな
る。

例えば、第１のFET２の出力信号が第２の
FET３に入力されると、第２のFET３のソース
に信号電圧が現われ、これが上記インダクタンス
１５を介して、上記第１のFET２に帰還される。
この帰還が負帰還であると上記第１及び第２の
FET２，３間の信号経路の利得を減少させ、ま
た正帰還であると、利得の周波数特性を悪化さ
せ、発振を起す要因となる。

〔考案の目的〕

この考案は上記の事情に鑑みなされたもので簡
易な構成で、しかも接地箇所が減少されて生産性
を向上し得、かつ電気的特性の優れた極めて良好
なマイクロ波集積回路装置を提供することを目的
とする。

〔考案の概要〕

すなわち、この考案は一方の面に複数の能動素
子及び回路導体パターンが形成され、他方の面に
接地導体が形成された半絶縁性半導体基板または
絶縁体基板の前記接地導体を接地基体に対し電気
的に導通させた状態で固定してなるマイクロ波集
積回路装置において、前記複数個の能動素子の各
接地電極が共通に接続される導体パターンに使用
周波数における線路波長の略1/200以下の幅のパ
ッド導体を構成する切欠部を設け、前記パツド導
体と前記接地基体とを使用周波数における空間波
長の略1/200以下の長さを有する導体で接続させ
るように構成したことを特徴とするものである。

〔考案の実施例〕

以下、この考案の実施例について図面を参照し
て詳細に説明する。

第５図及び第６図において、２０はG_aA_s基板
で、このG_aA_s基板２０はその一方の面には第１
及び第２のFET２１，２２が形成され、その各
接地電極２３，２４は導体パターン２５で共通に
接続されている。G_aA_s基板２０の他方の面には
接地導体２６が形成されている。上記G_aA_s基板
２０の接地導体２６は導電性を有した接地基体２
７と半田２８によつて電気的に導通され固着され
る。

上記導体パターン２５にはボンデイング線接続
用のパツド導体２９が上記接地電極２３，２４の
中間部に形成される。このパツド導体２９はその
幅Ｗは上記G_aA_s基板２０のマイクロストツリプ
線路の線路波長の略1/200以下で、上記導体パタ
ーン２５の中間部に略凹形状の切欠部３０によつ
て形成される。また、上記接地基体２７に対して
はボンデイング線３１で電気的に導通される。

上記ボンデイング線３１はそのインダクタンス
を小さくするために、その全長寸法を使用周波数
における真空中の波長の略1/200以下とし、上記
第１及び第２のFET２１，２２間の帰還量を極
力小さくするように構成する。

例えば、上記G_aA_s基板２０の厚さ寸法が
300μmで、しかも使用周波数が2GHzの場合、上
記パツド導体２９はその幅Ｗ寸法を略260μm以下
に、また上記ボンデイング線３１はその全長寸法
を略750μm以下に設定する。

このように、ボンデイング線接続用のパツド導
体２９の幅Ｗ寸法をG_aA_s基板２０上のマイクロ
ストリツプ線路の線路波長の略1/200以下に、ボ
ンデイング線３１の全長寸法を使用周波数におけ
る真空中の波長の略1/200以下に設定することに
より、第１及び第２のFET２１，２２間の帰還
を極力小さく押えることができる。このような構
成によれば上記第１及び第２のFET２１，２２
は１本のボンデイング線３１を共通して使用し得
ることになりボンデイング作業が簡易になり、電
気的特性も劣化することがない。

また、この考案は上記実施例に限ることなく第
７図に示すように接地電極２３，２４とパツド導
体２９との接続を使用周波数で高周波的に接続す
るよう構成しても同様に有効である。但し第７図
中において第５図と同一部分については同一符号
を付してその説明を省略する。

すなわち、接地電極２３，２４は例えば金属−
絶縁体−金属（以下MIMと称す）の３層構造の
キヤパシタ（図示せず）によつてパツド導体２９
に接続される。このMIMキヤパシタはその上部
電極３２，３３がそれぞれ第１及び第２のFET
２１，２２の各接地電極２３，２４に接続され、
その下部電極はパツド導体２９を含む導体パター
ン３４で形成される。そして、上記MIMキヤパ
シタはその上部及び下部電極間に抵抗３５，３６
が接続され、上記第１及び第２のFET２１，２
２がオートバイアスの働きで安定動作を行なうよ
うになつている。

また、上記各実施例においてはボンデイング線
３１を使用した場合で説明したがこれに限ること
なく金等の金属リボン及び金属網等の接続用導体
を用い、その全長寸法を使用周波数における真空
中の波長の略1/200以下に設定することにより同
様の効果が期待できる。

なお、上記各実施例においては第１及び第２の
FET２１，２２及びG_aA_s基板２０を用いた場合
で説明してきたが、FET２１，２２に換えて複
数のバイポーラトランジスタの場合でも同様であ
る。また、G_aA_s基板２０に換えてインンジユー
ム・リン（In・Ｐ）等の半絶縁性基板あるいは絶
縁体基板を用いても同様に有効である。

〔考案の効果〕

以上詳述したように、この考案によれば接地箇
所の減少により生産性を向上し得、電気的特性の
優れたマイクロ波集積回路装置を提供することが
できる。

【図面の簡単な説明】

第１図，第２図及び第３図はそれぞれ従来のマ
イクロ波集積回路装置を示す平面図、断面図、及
び平面図、第４図は第３図の等価回路を示す図、
第５図はこの考案の一実施例に係るマイクロ波集
積回路装置を示す平面図、第６図は第５図のＢ−
Ｂ断面図、第７図はこの考案の他の実施例を示す
平面図である。 ２０……G_aA_s基板、２１……第１のFET、２
２……第２のFET、２３，２４……接地電極、
２５……導体パターン、２６……接地導体、２７
……接地基体、２８……半田、２９……パツド導
体、３０……切欠部、３１……ボンデイング線、
３２，３３……上部電極、３４……導体パター
ン、３５，３６……抵抗。

Claims (1)

【実用新案登録請求の範囲】
1. 一方の面に複数の能動素子及び回路導体パター
   ンが形成され、他方の面に接地導体が形成された
   半絶縁性半導体基板または絶縁体基板の前記接地
   導体を接地基体に対し電気的に導通させた状態で
   固定してなるマイクロ波集積回路装置において、
   前記複数個の能動素子の各接地電極が共通に接続
   される導体パターンに使用周波数における線路波
   長の略1/200以下の幅のパツド導体を構成する切
   欠部を設け、前記パツド導体と前記接地基体とを
   使用周波数における空間波長の略1/200以下の長
   さを有する導体で接続させるように構成したこと
   を特徴とするマイクロ波集積回路装置。