JPH01158801A - マイクロストリップライン - Google Patents
マイクロストリップラインInfo
- Publication number
- JPH01158801A JPH01158801A JP62316319A JP31631987A JPH01158801A JP H01158801 A JPH01158801 A JP H01158801A JP 62316319 A JP62316319 A JP 62316319A JP 31631987 A JP31631987 A JP 31631987A JP H01158801 A JPH01158801 A JP H01158801A
- Authority
- JP
- Japan
- Prior art keywords
- width
- conductor
- base
- microstrip line
- impedance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004020 conductor Substances 0.000 claims abstract description 41
- 239000000758 substrate Substances 0.000 claims description 25
- 238000010586 diagram Methods 0.000 description 10
- 239000002184 metal Substances 0.000 description 9
- 229910052751 metal Inorganic materials 0.000 description 9
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 5
- 239000010931 gold Substances 0.000 description 5
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 4
- 230000003321 amplification Effects 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 230000005669 field effect Effects 0.000 description 4
- 238000003199 nucleic acid amplification method Methods 0.000 description 4
- 238000001259 photo etching Methods 0.000 description 4
- 238000007747 plating Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 239000000919 ceramic Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 229910017401 Au—Ge Inorganic materials 0.000 description 1
- 210000000988 bone and bone Anatomy 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Waveguides (AREA)
- Microwave Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
マイクロ波集積回路等に於けるマイクロストリップライ
ンに関し、 マイクロストリップラインの損失の低減及び電流容量の
増大を図ることを目的とし、 下面に接地導体を有する誘電体基板上に、上部の幅を基
部の幅の２倍以上とした断面Ｔ字状の導体を設けて構成
した。
ンに関し、 マイクロストリップラインの損失の低減及び電流容量の
増大を図ることを目的とし、 下面に接地導体を有する誘電体基板上に、上部の幅を基
部の幅の２倍以上とした断面Ｔ字状の導体を設けて構成
した。
本発明は、マイクロ波集積回路等に於けるマイクロスト
リップラインに関するものである。
リップラインに関するものである。
マイクロ波集積回路（ＭＩＣ）は、セラミック等の誘電
体基板上に、トランジスタチップや回路素子チップ等を
搭載して構成するハイブリッド型と、ＧａＡｓ等の半導
体基板上にトランジスタ等の能動素子と共に整合回路等
を形成して構成するモノリシック型とに大別される。こ
のようなマイクロ波集積回路に於ける配線は、通常マイ
クロストリップラインが用いられている。
体基板上に、トランジスタチップや回路素子チップ等を
搭載して構成するハイブリッド型と、ＧａＡｓ等の半導
体基板上にトランジスタ等の能動素子と共に整合回路等
を形成して構成するモノリシック型とに大別される。こ
のようなマイクロ波集積回路に於ける配線は、通常マイ
クロストリップラインが用いられている。
従来のマイクロストリップラインは、例えば、第４図に
示す構成を有するものであり、２１は誘電体基板、２２
は導体、２３は接地導体である。
示す構成を有するものであり、２１は誘電体基板、２２
は導体、２３は接地導体である。
誘電体基板２１は、ハイブリッド型のマイクロ波集積回
路を形成する場合に、厚さが２５０μｍ〜６５０ μｍ
のアルミナ（Ａ １２２０３ ） （比誘電率ε、＝
９．５〜９．９）が比較的多く使用され、モノリシック
型のマイクロ波集積回路を形成する場合は、厚さが５０
μｍ〜１５０μｍのＧａＡｓ （比誘電率εｒ−１３）
が比較的多く使用される。
路を形成する場合に、厚さが２５０μｍ〜６５０ μｍ
のアルミナ（Ａ １２２０３ ） （比誘電率ε、＝
９．５〜９．９）が比較的多く使用され、モノリシック
型のマイクロ波集積回路を形成する場合は、厚さが５０
μｍ〜１５０μｍのＧａＡｓ （比誘電率εｒ−１３）
が比較的多く使用される。
前述のマイクロストリップラインのインピーダンスＺ。
は、誘電体基板２１の比誘電率ε１、厚さ、導体２２の
幅等により定まるものであり、誘電体基板２１の比誘電
率ε、が大きいと、インピーダンスＺｏは小さくなり、
又導体２２の幅を広くすると、インピーダンスＺ。は小
さくなる。従って、５０Ω等の所望のインピーダンスＺ
ｏを得る為の導体２２の幅は、誘電体基板２１としてア
ルミナを用いた場合よりも、比誘電率ε１が大きいＧａ
Ａｓを用いた場合に狭くすることができ、小型化を図る
ことができる。又導体２２の厚さは一般には幅に対して
無視し得る程度に選定されている。
幅等により定まるものであり、誘電体基板２１の比誘電
率ε、が大きいと、インピーダンスＺｏは小さくなり、
又導体２２の幅を広くすると、インピーダンスＺ。は小
さくなる。従って、５０Ω等の所望のインピーダンスＺ
ｏを得る為の導体２２の幅は、誘電体基板２１としてア
ルミナを用いた場合よりも、比誘電率ε１が大きいＧａ
Ａｓを用いた場合に狭くすることができ、小型化を図る
ことができる。又導体２２の厚さは一般には幅に対して
無視し得る程度に選定されている。
第５図はマイクロ波増幅回路の説明図であり、３１は入
力端子、３２は出力端子、３３．３４は電界効果トラン
ジスタ、３５〜３９はコンデンサ、４０〜４３はバイア
ス電圧印加用の端子、４４〜５１はマイクロストリップ
ラインからなる整合回路等の回路素子ある。
力端子、３２は出力端子、３３．３４は電界効果トラン
ジスタ、３５〜３９はコンデンサ、４０〜４３はバイア
ス電圧印加用の端子、４４〜５１はマイクロストリップ
ラインからなる整合回路等の回路素子ある。
回路素子４４〜４１を含めて、各部はマイクロストリッ
プラインにより接続されており、又電界効果トランジス
タ３３．３４は、端子４０．４２からゲートバイアス電
圧が印加され、端子４１゜４３からドレインバイアス電
圧が印加されて、入力端子３１に加えられたマイクロ波
信号が並列接続のトランジスタ３３．３４により増幅さ
れ、出力端子３２から出力される。
プラインにより接続されており、又電界効果トランジス
タ３３．３４は、端子４０．４２からゲートバイアス電
圧が印加され、端子４１゜４３からドレインバイアス電
圧が印加されて、入力端子３１に加えられたマイクロ波
信号が並列接続のトランジスタ３３．３４により増幅さ
れ、出力端子３２から出力される。
ドレインバイアス電圧を印加する為の回路素子４７．５
１は、比較的高インピーダンスとするものであり、従っ
て、この回路素子４７．５１を構成するマイクロストリ
ップラインの導体２２ （第４図参照）の幅は狭く形成
されている。
１は、比較的高インピーダンスとするものであり、従っ
て、この回路素子４７．５１を構成するマイクロストリ
ップラインの導体２２ （第４図参照）の幅は狭く形成
されている。
Ｃ発明が解決しようとする問題点〕
モノリシック型のマイクロ波集積回路に於いては、前述
のように、アルミナ基板（例えば、厚さ２５０〜６５０
μｍ）に比べて一般に板厚が薄く（例えば、厚さ５０〜
１５０μｍ）、且つ誘電率の高いＧａＡｓ基板を用いる
ものであるから、アルミナ基板を用いた場合よりも、同
一のインピーダンスを得る為のマイクロストリップライ
ンの導体２２０幅を狭くする必要がある。その為に、マ
イクロストリソプラインによる損失が大きくなり、増幅
回路としての利得を大きくすることができないことにな
る。
のように、アルミナ基板（例えば、厚さ２５０〜６５０
μｍ）に比べて一般に板厚が薄く（例えば、厚さ５０〜
１５０μｍ）、且つ誘電率の高いＧａＡｓ基板を用いる
ものであるから、アルミナ基板を用いた場合よりも、同
一のインピーダンスを得る為のマイクロストリップライ
ンの導体２２０幅を狭くする必要がある。その為に、マ
イクロストリソプラインによる損失が大きくなり、増幅
回路としての利得を大きくすることができないことにな
る。
又マイクロストリップラインの幅を狭くすることにより
、電流容量が小さくなり、比較的大きい電流を供給する
必要がある電力増幅回路に於いては、充分な電流が供給
できない欠点が生じる。
、電流容量が小さくなり、比較的大きい電流を供給する
必要がある電力増幅回路に於いては、充分な電流が供給
できない欠点が生じる。
又第５図に示すような増幅回路に於いては、整合回路や
スタブを含めてマイクロストリップラインのバターニン
グを行った後、最終配線工程として金（Ａｕ）等を鍍金
するものであるが、これによって、マイクロストリップ
ラインの導体２２ （第４図参照）の幅の精度が低下し
、数μｍの導体２２の幅に対する誤差が大きくなるから
、所望のインピーダンスからずれる欠点があった。
スタブを含めてマイクロストリップラインのバターニン
グを行った後、最終配線工程として金（Ａｕ）等を鍍金
するものであるが、これによって、マイクロストリップ
ラインの導体２２ （第４図参照）の幅の精度が低下し
、数μｍの導体２２の幅に対する誤差が大きくなるから
、所望のインピーダンスからずれる欠点があった。
本発明は、マイクロストリップラインの損失の低減及び
電流容量の増大を図ることを目的とするものである。
電流容量の増大を図ることを目的とするものである。
本発明のマイクロストリップラインは、断面Ｔ字状とし
たものであり、第１図を参照して説明する。下面に接地
導体３を有する誘電体基板１上に、上部２ｂの幅を基部
２ａの幅の２倍以上とした断面Ｔ字状の導体２を設けた
ものである。
たものであり、第１図を参照して説明する。下面に接地
導体３を有する誘電体基板１上に、上部２ｂの幅を基部
２ａの幅の２倍以上とした断面Ｔ字状の導体２を設けた
ものである。
マイクロストリップラインを構成する断面Ｔ字状の導体
２の上部２ｂは、その周囲が空気（誘電率ε、＝１）で
あるから、インピーダンスには殆ど寄与しないものとな
り、マイクロストリップラインのインピーダンスとして
は、基部２ａの幅でほぼ決定される。従って、高インピ
ーダンスで低損失のマイクロストリップラインを容易に
形成することができる。又断面積が大きくなるから、電
流容量を大きくすることができる。
２の上部２ｂは、その周囲が空気（誘電率ε、＝１）で
あるから、インピーダンスには殆ど寄与しないものとな
り、マイクロストリップラインのインピーダンスとして
は、基部２ａの幅でほぼ決定される。従って、高インピ
ーダンスで低損失のマイクロストリップラインを容易に
形成することができる。又断面積が大きくなるから、電
流容量を大きくすることができる。
以下図面を参照して本発明の実施例について詳細に説明
する。
する。
第１図は本発明の詳細な説明図であり、接地導体３を下
面に形成した誘電体基板１上に、断面Ｔ字状の導体２を
設けたものである。この導体２の上部２ｂの幅Ｗ２を、
基部２ａの幅Ｗ１の２倍以上とするものある。例えば、
ＧａＡｓを誘電体基板１とし、３０ＧＨｚ帯に於いて、
高インピーダンスが要求されるマイクロストリップライ
ンの導体２の基部２ａの幅Ｗ１を５μｍ、厚さｔｌを２
ｐｍ、上部２ｂの幅Ｗ２を１０．ｃｒｍ、厚さｔ２を２
μｍとすることができる。
面に形成した誘電体基板１上に、断面Ｔ字状の導体２を
設けたものである。この導体２の上部２ｂの幅Ｗ２を、
基部２ａの幅Ｗ１の２倍以上とするものある。例えば、
ＧａＡｓを誘電体基板１とし、３０ＧＨｚ帯に於いて、
高インピーダンスが要求されるマイクロストリップライ
ンの導体２の基部２ａの幅Ｗ１を５μｍ、厚さｔｌを２
ｐｍ、上部２ｂの幅Ｗ２を１０．ｃｒｍ、厚さｔ２を２
μｍとすることができる。
マイクロストリップラインのインピーダンスとしては、
前述のように、導体２の上部２ｂの周囲が比誘電率ε、
の空気であるから、誘電体基板１上の導体２の基部２ａ
の幅Ｗ１によりほぼ決まるものであり、この幅Ｗ１をエ
ツチング等により正確に形成することができるから、所
望のインピーダンスを正確に得ることができる。又上部
２ｂは基部２ａ上に形成し、インピーダンスに与える影
響は殆どないから、鍍金等により容易に形成することが
できる。
前述のように、導体２の上部２ｂの周囲が比誘電率ε、
の空気であるから、誘電体基板１上の導体２の基部２ａ
の幅Ｗ１によりほぼ決まるものであり、この幅Ｗ１をエ
ツチング等により正確に形成することができるから、所
望のインピーダンスを正確に得ることができる。又上部
２ｂは基部２ａ上に形成し、インピーダンスに与える影
響は殆どないから、鍍金等により容易に形成することが
できる。
第２図は本発明の実施例の製造工程説明図であり、（ａ
）に示すように、誘電体基板１１上に、所望のインピー
ダンスが得られるように決定された幅の導体の基部１２
を形成する。厚さは０．３μｍ〜３μｍとすることがで
きる。この基部１２は、誘電体基板１１の全面に金属層
を形成し、ホトエツチングにより形成することができる
ものであり、幅５μｍ程度の基部１２を正確に形成する
ことができる。
）に示すように、誘電体基板１１上に、所望のインピー
ダンスが得られるように決定された幅の導体の基部１２
を形成する。厚さは０．３μｍ〜３μｍとすることがで
きる。この基部１２は、誘電体基板１１の全面に金属層
を形成し、ホトエツチングにより形成することができる
ものであり、幅５μｍ程度の基部１２を正確に形成する
ことができる。
又モノリシック型のマイクロ波集積回路のマイクロスト
リップラインを形成する場合、Ｇ ａ Ａ ｓ基板に形
成した電界効果トランジスタのソース及びドレインの配
線形成時の金属層を利用することができる。例えば、ソ
ースとドレインとのオーミックコンタクトをとる為のＡ
ｕ−Ｇｅ層を形成し、その上にＡｕ層を形成して、全体
で０．３μｍ〜０．５μｍの厚さとし、ソース及びドレ
インの配線のパターニングと同時にマイクロストリップ
ラインの基部１２のパターニングをホトエツチング工程
により行うことができる。なお、前述のオーミックコン
タクトをとる為のＡｕ−Ｇｅ層はｎ型に対するものであ
るが、ｐ型の場合は、Ａｕ−Ｚｎ層を形成するものであ
る。
リップラインを形成する場合、Ｇ ａ Ａ ｓ基板に形
成した電界効果トランジスタのソース及びドレインの配
線形成時の金属層を利用することができる。例えば、ソ
ースとドレインとのオーミックコンタクトをとる為のＡ
ｕ−Ｇｅ層を形成し、その上にＡｕ層を形成して、全体
で０．３μｍ〜０．５μｍの厚さとし、ソース及びドレ
インの配線のパターニングと同時にマイクロストリップ
ラインの基部１２のパターニングをホトエツチング工程
により行うことができる。なお、前述のオーミックコン
タクトをとる為のＡｕ−Ｇｅ層はｎ型に対するものであ
るが、ｐ型の場合は、Ａｕ−Ｚｎ層を形成するものであ
る。
次に（ｂｌに示すように、５ｉｚＯやＳ ｉ ３ Ｎ
４等の絶縁層１３を形成し、基部１２の上に、ホトエツ
チング工程等により接続用穴１４を形成して、基部１２
の一部を露出させる。この絶縁層１３の厚さは、基部１
２の厚さと同程度以上とする。
４等の絶縁層１３を形成し、基部１２の上に、ホトエツ
チング工程等により接続用穴１４を形成して、基部１２
の一部を露出させる。この絶縁層１３の厚さは、基部１
２の厚さと同程度以上とする。
次に（Ｃ）に示すように、Ａｕ等の金属層１５を全面に
形成し、この金属層１５と基部１２とを接続用穴１４に
於いて接続した構成とする。
形成し、この金属層１５と基部１２とを接続用穴１４に
於いて接続した構成とする。
次に＋ｄ）に示すように、レジスト等をマスクとし、金
属層１５を電極としてＡｕ等の金属を、厚さ１〜３μｍ
に鍍金して、マイクロストリップラインの導体の上部１
６を形成する。
属層１５を電極としてＡｕ等の金属を、厚さ１〜３μｍ
に鍍金して、マイクロストリップラインの導体の上部１
６を形成する。
次にｔｅｌに示すように、イオンミーリング等により、
上部１６の直下以外の金属層１５を除去し、絶縁層１３
もエツチング液等により除去する。従って、基部１２上
に金属層１５を介した上部１６が形成された断面Ｔ字状
のマイクロストリップラインの導体が形成される。
上部１６の直下以外の金属層１５を除去し、絶縁層１３
もエツチング液等により除去する。従って、基部１２上
に金属層１５を介した上部１６が形成された断面Ｔ字状
のマイクロストリップラインの導体が形成される。
理想的には、（ｂｌに於ける工程に於いて、絶縁層１３
の厚さを基部１２の厚さと同一とし、エッチング等によ
り基部１２の上面を露出させて金属層１５を形成すれば
良いことになるが、基部１２の厚さ１μｍ程度以下の場
合は、上部１６の先端が誘電体基板１１に接触しないよ
うに、絶縁層１３の厚さは図示のように基部１２の厚さ
より厚くした方が好適である。又図示を省略した工程に
より接地導体が形成される。
の厚さを基部１２の厚さと同一とし、エッチング等によ
り基部１２の上面を露出させて金属層１５を形成すれば
良いことになるが、基部１２の厚さ１μｍ程度以下の場
合は、上部１６の先端が誘電体基板１１に接触しないよ
うに、絶縁層１３の厚さは図示のように基部１２の厚さ
より厚くした方が好適である。又図示を省略した工程に
より接地導体が形成される。
前述の断面Ｔ字状の導体の構成に於いて、基部１２の幅
は、エツチングにより正確に形成することができ、又上
部１６は鍍金により充分な厚さに形成することができる
から、所望のインピーダンスを正確に得ることができ、
且つ抵抗骨が小さくなるから、損失を低減することがで
きると共に、電流容量を増大することができる。
は、エツチングにより正確に形成することができ、又上
部１６は鍍金により充分な厚さに形成することができる
から、所望のインピーダンスを正確に得ることができ、
且つ抵抗骨が小さくなるから、損失を低減することがで
きると共に、電流容量を増大することができる。
第３図は周波数利得特性曲線図であり、第５図に示ス構
成で、３４〜３９ＧＨｚのマイクロ波増幅回路を、厚さ
５０μｍのＧａＡｓ基板上に形成し、マイクロストリッ
プラインとして、第４図に示す従来例（曲線ａ）、第１
図に示す断面Ｔ字状の導体２の基部２ａの幅Ｗ１に対す
る上部２ｂの幅Ｗ２を、１．２倍（曲線ｂ）、２倍（曲
線Ｃ）、３倍（曲線ｄ）を用いた場合を示す。曲線ａ、
ｂを比較すると判るように、断面Ｔ字状の導体２の
基部２ａの幅Ｗ１に対して、上部２ｂの幅Ｗ２を１．２
倍とした場合は、利得の増加は極く僅かであるが、２倍
とした場合は、曲線Ｃで示すように、０、３ ｄ Ｂ程
度利得を増大することができ、又３倍とした場合は、曲
線ｄで示すように、０．５ ｄ Ｂ程度利得を増大する
ことができた。即ち、マイクロストリップラインによる
損失を低減することができた。
成で、３４〜３９ＧＨｚのマイクロ波増幅回路を、厚さ
５０μｍのＧａＡｓ基板上に形成し、マイクロストリッ
プラインとして、第４図に示す従来例（曲線ａ）、第１
図に示す断面Ｔ字状の導体２の基部２ａの幅Ｗ１に対す
る上部２ｂの幅Ｗ２を、１．２倍（曲線ｂ）、２倍（曲
線Ｃ）、３倍（曲線ｄ）を用いた場合を示す。曲線ａ、
ｂを比較すると判るように、断面Ｔ字状の導体２の
基部２ａの幅Ｗ１に対して、上部２ｂの幅Ｗ２を１．２
倍とした場合は、利得の増加は極く僅かであるが、２倍
とした場合は、曲線Ｃで示すように、０、３ ｄ Ｂ程
度利得を増大することができ、又３倍とした場合は、曲
線ｄで示すように、０．５ ｄ Ｂ程度利得を増大する
ことができた。即ち、マイクロストリップラインによる
損失を低減することができた。
又第５図に於ける端子４１．４３からドレイン電流を供
給する場合の回路素子４７．５１のインピーダンスを高
くするように、その導体２の基部２ａの幅を狭くしても
、上部２ｂが付加されているので、電界効果トランジス
タ３３．３４に充分なドレイン電流を供給することが可
能となる。
給する場合の回路素子４７．５１のインピーダンスを高
くするように、その導体２の基部２ａの幅を狭くしても
、上部２ｂが付加されているので、電界効果トランジス
タ３３．３４に充分なドレイン電流を供給することが可
能となる。
以上説明したように、本発明は、基部２ａの幅ｗ１の２
倍以上の幅の上部２ｂを有する断面丁字状の導体２を誘
電体基板１上に設けたもので、誘電体基板１上の基部２
ａの幅ｗ１により、マイクロストリップラインに要求さ
れるインピーダンスをほぼ決めることができ、その基部
２ａはホトエツチング等により形成することができるか
ら、高精度でバクーニングすることができる。即ち、要
求されるインピーダンスを容易に実現することができる
。
倍以上の幅の上部２ｂを有する断面丁字状の導体２を誘
電体基板１上に設けたもので、誘電体基板１上の基部２
ａの幅ｗ１により、マイクロストリップラインに要求さ
れるインピーダンスをほぼ決めることができ、その基部
２ａはホトエツチング等により形成することができるか
ら、高精度でバクーニングすることができる。即ち、要
求されるインピーダンスを容易に実現することができる
。
又上部２ｂの断面積が基部２ａの断面積に付加された導
体２の断面積となり、損失を低減できると共に電流容量
を増大することができる。従って、マイクロ波の大電力
増幅回路も容易に製作することが可能となる利点がある
。
体２の断面積となり、損失を低減できると共に電流容量
を増大することができる。従って、マイクロ波の大電力
増幅回路も容易に製作することが可能となる利点がある
。
第１図は本発明の詳細な説明図、第２図（ａ）〜（ｅｌ
は本発明の実施例の製造工程説明図、第３図は周波数利
得特性曲線図、第４図は従来例の説明図、第５図はマイ
クロ波増幅回路の説明図である。 １は誘電体基板、２は導体、２ａは基部、２ｂは上部、
３は接地導体である。 ぐ （ｒ） Ｎ− 従来例の説明図 第４図 １ ／ ヘハ／７Ｔ Ｔ′ＸＡ１ □已試じ源 −昌−−
は本発明の実施例の製造工程説明図、第３図は周波数利
得特性曲線図、第４図は従来例の説明図、第５図はマイ
クロ波増幅回路の説明図である。 １は誘電体基板、２は導体、２ａは基部、２ｂは上部、
３は接地導体である。 ぐ （ｒ） Ｎ− 従来例の説明図 第４図 １ ／ ヘハ／７Ｔ Ｔ′ＸＡ１ □已試じ源 −昌−−
Claims (1)
- 下面に接地導体（３）を有する誘電体基板（１）上に、
上部（２ｂ）の幅を基部（２ａ）の幅の２倍以上とした
断面Ｔ字状の導体（２）を設けたことを特徴とするマイ
クロストリップライン。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62316319A JPH01158801A (ja) | 1987-12-16 | 1987-12-16 | マイクロストリップライン |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62316319A JPH01158801A (ja) | 1987-12-16 | 1987-12-16 | マイクロストリップライン |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01158801A true JPH01158801A (ja) | 1989-06-21 |
Family
ID=18075809
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62316319A Pending JPH01158801A (ja) | 1987-12-16 | 1987-12-16 | マイクロストリップライン |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01158801A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1993002485A1 (en) * | 1991-07-19 | 1993-02-04 | Fujitsu Limited | Microstrip line and manufacturing method therefor |
| JP2008205981A (ja) * | 2007-02-22 | 2008-09-04 | Hitachi Ltd | 信号分離装置 |
| JP2008245101A (ja) * | 2007-03-28 | 2008-10-09 | Brother Ind Ltd | パターンアンテナ、タグアンテナ、及びパターン伝送路 |
| US7605676B2 (en) | 2003-04-25 | 2009-10-20 | Telefonaktiebolaget Lm Ericsson (Publ) | Directional coupler |
| JP2010114502A (ja) * | 2008-11-04 | 2010-05-20 | Toshiba Corp | バイアス回路 |
| WO2011058691A1 (ja) * | 2009-11-11 | 2011-05-19 | パナソニック株式会社 | 伝送線路、高周波デバイスおよび伝送線路の製造方法 |
| JP2020060742A (ja) * | 2018-10-12 | 2020-04-16 | 住友大阪セメント株式会社 | 光導波路素子および光変調器 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5332670A (en) * | 1976-09-07 | 1978-03-28 | Handotai Kenkyu Shinkokai | Method of wiring electrodes |
-
1987
- 1987-12-16 JP JP62316319A patent/JPH01158801A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5332670A (en) * | 1976-09-07 | 1978-03-28 | Handotai Kenkyu Shinkokai | Method of wiring electrodes |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1993002485A1 (en) * | 1991-07-19 | 1993-02-04 | Fujitsu Limited | Microstrip line and manufacturing method therefor |
| US5493263A (en) * | 1991-07-19 | 1996-02-20 | Fujitsu Limited | Microstrip which is able to supply DC bias current |
| US7605676B2 (en) | 2003-04-25 | 2009-10-20 | Telefonaktiebolaget Lm Ericsson (Publ) | Directional coupler |
| JP2008205981A (ja) * | 2007-02-22 | 2008-09-04 | Hitachi Ltd | 信号分離装置 |
| JP2008245101A (ja) * | 2007-03-28 | 2008-10-09 | Brother Ind Ltd | パターンアンテナ、タグアンテナ、及びパターン伝送路 |
| US7782259B2 (en) | 2007-03-28 | 2010-08-24 | Brother Kogyo Kabushiki Kaisha | Pattern antenna, tag antenna and pattern transmission path |
| JP4561765B2 (ja) * | 2007-03-28 | 2010-10-13 | ブラザー工業株式会社 | パターンアンテナ及びタグアンテナ |
| JP2010114502A (ja) * | 2008-11-04 | 2010-05-20 | Toshiba Corp | バイアス回路 |
| WO2011058691A1 (ja) * | 2009-11-11 | 2011-05-19 | パナソニック株式会社 | 伝送線路、高周波デバイスおよび伝送線路の製造方法 |
| JP2020060742A (ja) * | 2018-10-12 | 2020-04-16 | 住友大阪セメント株式会社 | 光導波路素子および光変調器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4107720A (en) | Overlay metallization multi-channel high frequency field effect transistor | |
| US4996582A (en) | Field effect transistor for microstrip mounting and microstrip-mounted transistor assembly | |
| US4016643A (en) | Overlay metallization field effect transistor | |
| JPH0514069A (ja) | 高出力電界効果トランジスタ増幅器 | |
| JPH01158801A (ja) | マイクロストリップライン | |
| US6249013B1 (en) | Microwave-millimeter wave circuit device and method for manufacturing the same | |
| US4646028A (en) | GaAs monolithic medium power amplifier | |
| JPS6271256A (ja) | 化合物半導体集積回路 | |
| JPH05335487A (ja) | 伝送回路素子 | |
| KR20010105162A (ko) | 반도체장치의 제조방법 | |
| JPS5892277A (ja) | 電界効果トランジスタの製造方法 | |
| US6706967B2 (en) | Lead-less semiconductor device with improved electrode pattern structure | |
| JP2878049B2 (ja) | 高周波用トランジスタ | |
| JPH0249733Y2 (ja) | ||
| JPS62294303A (ja) | 半導体装置およびその製造方法 | |
| JPS63244761A (ja) | 高周波平面回路装置 | |
| JPS5915083Y2 (ja) | ＧａＡｓシヨツトキ−バリアゲ−ト電界効果トランジスタ電力増幅装置 | |
| JP3128820B2 (ja) | 半導体装置の製造方法 | |
| JP2965638B2 (ja) | 半導体装置 | |
| JPH07321130A (ja) | 半導体装置 | |
| KR0132486B1 (ko) | 엠엠아이씨용 귀환증폭기의 제조방법 | |
| JPS5892272A (ja) | 負帰還型ＧａＡｓマイクロ波モノリシツク増幅回路装置 | |
| JPS6056306B2 (ja) | マイクロ波ｉｃ装置とその製造方法 | |
| JPH0812929B2 (ja) | マイクロ波集積回路の製造方法 | |
| JPH02168632A (ja) | 電界効果トランジスタ及び信号伝送線路 |