JP2878049B2 - 高周波用トランジスタ - Google Patents
高周波用トランジスタInfo
- Publication number
- JP2878049B2 JP2878049B2 JP29586092A JP29586092A JP2878049B2 JP 2878049 B2 JP2878049 B2 JP 2878049B2 JP 29586092 A JP29586092 A JP 29586092A JP 29586092 A JP29586092 A JP 29586092A JP 2878049 B2 JP2878049 B2 JP 2878049B2
- Authority
- JP
- Japan
- Prior art keywords
- unit
- fet
- electrode
- gate
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は、高周波用トランジス
タに関し、その電力効率向上に関するものである。
タに関し、その電力効率向上に関するものである。
【０００２】
【従来の技術】大電力の高周波信号を扱うため、高周波
電力用のＦＥＴ（電界効果トランジスタ）が用いられ
る。この高周波電力用ＦＥＴは、移動体通信（例えば携
帯電話），ステレオなどのアナログ回路の増幅などに使
用されている。
電力用のＦＥＴ（電界効果トランジスタ）が用いられ
る。この高周波電力用ＦＥＴは、移動体通信（例えば携
帯電話），ステレオなどのアナログ回路の増幅などに使
用されている。
【０００３】図６に、ＦＥＴ（電界効果トランジスタ）
の基本構造を示す。図６ａの断面図に示すように、Ｇａ
Ａｓ（ガリウムひ素）基板５上に、ゲート電極２P，ソ
ース電極４P，ドレイン電極６Pの各電極が設けられてい
る。ゲート電極２Pの下にゲート領域２のＮＤ層（活性
層）が、ソース電極４P，ドレイン電極６Pの下にソース
領域４，ドレイン領域６のＮ層が形成されている。
の基本構造を示す。図６ａの断面図に示すように、Ｇａ
Ａｓ（ガリウムひ素）基板５上に、ゲート電極２P，ソ
ース電極４P，ドレイン電極６Pの各電極が設けられてい
る。ゲート電極２Pの下にゲート領域２のＮＤ層（活性
層）が、ソース電極４P，ドレイン電極６Pの下にソース
領域４，ドレイン領域６のＮ層が形成されている。
【０００４】ここで、このＦＥＴにより高出力を得よう
とするならば、図６ｂの平面図に示すように、ＦＥＴ素
子としての長さＫを長くすればよい。しかしながら、こ
の長さＫをあまり長くすると、電力入力側に対して末端
側の各領域２1，４1，６1において電極などの抵抗値が
大きくなってしまい、ＦＥＴの特性を得ることができな
い場合が生じる。特に、高周波信号の場合にはこの影響
を強く受ける。従って、ＦＥＴ素子としての長さに制限
がある。
とするならば、図６ｂの平面図に示すように、ＦＥＴ素
子としての長さＫを長くすればよい。しかしながら、こ
の長さＫをあまり長くすると、電力入力側に対して末端
側の各領域２1，４1，６1において電極などの抵抗値が
大きくなってしまい、ＦＥＴの特性を得ることができな
い場合が生じる。特に、高周波信号の場合にはこの影響
を強く受ける。従って、ＦＥＴ素子としての長さに制限
がある。
【０００５】そこで、図７に示すように、従来の高周波
用ＦＥＴは、単位ＦＥＴを複数個並列に配置して、実質
的にＦＥＴ素子としての長さを長くするようにしてい
る。ゲート電極２Pは、線状に互いにほぼ平行に配置さ
れ、ソース電極４P，ドレイン電極６Pが各ゲート電極２
Pの間に配置されている。各ゲート電極２Pは、これとほ
ぼ垂直に配置されたゲートフィード電極８によって電気
的に接続されている。このように、高周波用ＦＥＴは、
単位ＦＥＴが複数集まって構成され、各単位ＦＥＴの出
力が合成される。
用ＦＥＴは、単位ＦＥＴを複数個並列に配置して、実質
的にＦＥＴ素子としての長さを長くするようにしてい
る。ゲート電極２Pは、線状に互いにほぼ平行に配置さ
れ、ソース電極４P，ドレイン電極６Pが各ゲート電極２
Pの間に配置されている。各ゲート電極２Pは、これとほ
ぼ垂直に配置されたゲートフィード電極８によって電気
的に接続されている。このように、高周波用ＦＥＴは、
単位ＦＥＴが複数集まって構成され、各単位ＦＥＴの出
力が合成される。
【０００６】従来は、このような高周波電力用ＦＥＴに
より高出力を得ていた。
より高出力を得ていた。
【０００７】
【発明が解決しようとする課題】しかしながら、従来の
高周波電力用ＦＥＴにおいては、次のような問題点があ
った。
高周波電力用ＦＥＴにおいては、次のような問題点があ
った。
【０００８】上記のように、高出力を得るためには、ゲ
ートフィード電極８の長さＬを長くして単位ＦＥＴの数
をさらに増やすことが考えられる。
ートフィード電極８の長さＬを長くして単位ＦＥＴの数
をさらに増やすことが考えられる。
【０００９】しかし、長さＬを無制限に長くすると、電
力入力から各単位ＦＥＴのゲート電極２Pまでの距離に
差が生じることになり、単位ＦＥＴ間に位相差が生じ、
単位ＦＥＴ間で逆位相になる場合もある。この場合、各
単位ＦＥＴの出力を合成しても高出力を得ることができ
ない。すなわち、各単位ＦＥＴ間の位相差による影響が
出ないよう長さＬが制限されるため、単位ＦＥＴの数も
所定以上増やすことができず高出力を得ることが困難で
あるという問題があった。
力入力から各単位ＦＥＴのゲート電極２Pまでの距離に
差が生じることになり、単位ＦＥＴ間に位相差が生じ、
単位ＦＥＴ間で逆位相になる場合もある。この場合、各
単位ＦＥＴの出力を合成しても高出力を得ることができ
ない。すなわち、各単位ＦＥＴ間の位相差による影響が
出ないよう長さＬが制限されるため、単位ＦＥＴの数も
所定以上増やすことができず高出力を得ることが困難で
あるという問題があった。
【００１０】また、単位ＦＥＴ間の位相差は、信号の周
波数によって大きく影響され、信号の周波数が高ければ
高いほど大きくなる。このため、超高周波数の信号の場
合、長さＬをさらに短くしなければならず、単位ＦＥＴ
の数が減ることにより高出力を得ることが困難であると
いう問題もあった。
波数によって大きく影響され、信号の周波数が高ければ
高いほど大きくなる。このため、超高周波数の信号の場
合、長さＬをさらに短くしなければならず、単位ＦＥＴ
の数が減ることにより高出力を得ることが困難であると
いう問題もあった。
【００１１】以下に、長さＬが制限される例を示す。こ
の例では、絶縁体中の高周波信号の波長λにおいてλ／
３２としている。
の例では、絶縁体中の高周波信号の波長λにおいてλ／
３２としている。
【００１２】例えば、１２ＧＨｚの高周波信号であれ
ば、空気中の波長λAは、３×１０8÷１２×１０9＝２
５（ｍｍ）である。一方、誘電体中の波長λDは、誘電
体の誘電率をεrとすると、λD＝λA÷εr 1/2により求
められる。ＧａＡｓの誘電率は約１２．５であるので、
ＧａＡｓ内の波長は２５÷（１２．５）1/2＝約７（ｍ
ｍ）となる。従って、ゲートフィード電極８の長さＬの
制限値は、７÷３２＝２２０（μｍ）になる。
ば、空気中の波長λAは、３×１０8÷１２×１０9＝２
５（ｍｍ）である。一方、誘電体中の波長λDは、誘電
体の誘電率をεrとすると、λD＝λA÷εr 1/2により求
められる。ＧａＡｓの誘電率は約１２．５であるので、
ＧａＡｓ内の波長は２５÷（１２．５）1/2＝約７（ｍ
ｍ）となる。従って、ゲートフィード電極８の長さＬの
制限値は、７÷３２＝２２０（μｍ）になる。
【００１３】さらに周波数の高い２０ＧＨｚの高周波信
号であれば、同様に計算して、ＧａＡｓ内の波長は１５
÷（１２．５）1/2＝約４（ｍｍ）となり、長さＬの制
限値は約１３２μｍとなる。
号であれば、同様に計算して、ＧａＡｓ内の波長は１５
÷（１２．５）1/2＝約４（ｍｍ）となり、長さＬの制
限値は約１３２μｍとなる。
【００１４】この発明は、上記の問題点を解決して、各
単位ＦＥＴ間の位相差の影響を受けることなく、高出力
を得ることができる高周波電力用ＦＥＴを提供すること
を目的とする。
単位ＦＥＴ間の位相差の影響を受けることなく、高出力
を得ることができる高周波電力用ＦＥＴを提供すること
を目的とする。
【００１５】
【課題を解決するための手段】請求項１にかかる高周波
用トランジスタは、 ゲート領域、ソース領域、ドレイン
領域を有する単位トランジスタ、 各単位トランジスタの
ゲート領域を電気的に接続するゲートフィード電極、 を
備えた高周波用トランジスタにおいて、 各単位トランジ
スタのゲート領域をゲートフィード電極を中心に放射状
に配置し、 ゲートフィード電極を中心に対向して位置す
る単位トランジスタ同志では、両単位トランジスタのソ
ース領域とドレイン領域との間を流れる電流の方向が一
致するように、各単位トランジスタのソース領域および
ドレイン領域を配置した、 ことを特徴とする。
用トランジスタは、 ゲート領域、ソース領域、ドレイン
領域を有する単位トランジスタ、 各単位トランジスタの
ゲート領域を電気的に接続するゲートフィード電極、 を
備えた高周波用トランジスタにおいて、 各単位トランジ
スタのゲート領域をゲートフィード電極を中心に放射状
に配置し、 ゲートフィード電極を中心に対向して位置す
る単位トランジスタ同志では、両単位トランジスタのソ
ース領域とドレイン領域との間を流れる電流の方向が一
致するように、各単位トランジスタのソース領域および
ドレイン領域を配置した、 ことを特徴とする。
【００１６】
【作用】請求項１の高周波用トランジスタは、各単位ト
ランジスタのゲート領域をゲートフィード電極を中心に
放射状に配置した。また、ゲートフィード電極を中心に
対向して位置する単位トランジスタ同志では、両単位ト
ランジスタのソース領域とドレイン領域との間を流れる
電流の方向が一致するように、各単位トランジスタのソ
ース領域およびドレイン領域を配置した。 したがって、
各単位トランジスタ間に生じる出力の位相差を小さくす
ることができるので、各出力の合成の際には、より高出
力を得ることができる。
ランジスタのゲート領域をゲートフィード電極を中心に
放射状に配置した。また、ゲートフィード電極を中心に
対向して位置する単位トランジスタ同志では、両単位ト
ランジスタのソース領域とドレイン領域との間を流れる
電流の方向が一致するように、各単位トランジスタのソ
ース領域およびドレイン領域を配置した。 したがって、
各単位トランジスタ間に生じる出力の位相差を小さくす
ることができるので、各出力の合成の際には、より高出
力を得ることができる。
【００１７】
【実施例】図１に、この発明の一実施例による高周波電
力用ＦＥＴ（高周波用トランジスタ）１８の平面図を示
す。図２に、この高周波電力用ＦＥＴ１８の断面図（図
１のＡ−Ａ断面図）を示す。このＦＥＴ１８は、複数の
単位ＦＥＴ１８1〜１８4（この例では４個），ゲートフ
ィード電極１６，２次配線（ＰＡＤ）７４を備えてい
る。
力用ＦＥＴ（高周波用トランジスタ）１８の平面図を示
す。図２に、この高周波電力用ＦＥＴ１８の断面図（図
１のＡ−Ａ断面図）を示す。このＦＥＴ１８は、複数の
単位ＦＥＴ１８1〜１８4（この例では４個），ゲートフ
ィード電極１６，２次配線（ＰＡＤ）７４を備えてい
る。
【００１８】各単位ＦＥＴは、図６に示すように、Ｇａ
Ａｓ（ガリウムひ素）基板５上に、ゲート電極２P，ソ
ース電極４P，ドレイン電極６Pの各電極が設けられてい
る。ゲート電極２Pの下にゲート領域２のＮＤ層（活性
層）が、ソース電極４P，ドレイン電極６Pの下にソース
領域４，ドレイン領域６のＮ層が形成されている。
Ａｓ（ガリウムひ素）基板５上に、ゲート電極２P，ソ
ース電極４P，ドレイン電極６Pの各電極が設けられてい
る。ゲート電極２Pの下にゲート領域２のＮＤ層（活性
層）が、ソース電極４P，ドレイン電極６Pの下にソース
領域４，ドレイン領域６のＮ層が形成されている。
【００１９】そして、図１に示すように、各単位ＦＥＴ
のゲート電極２Pは、ゲートフィード電極１６に接続さ
れ、電力が入力される。そして、ゲート電極２Pの入力
に応じて、ソース電極４Pからドレイン電極６Pへ電力が
出力される。この各単位ＦＥＴから出力される電力が合
成される。
のゲート電極２Pは、ゲートフィード電極１６に接続さ
れ、電力が入力される。そして、ゲート電極２Pの入力
に応じて、ソース電極４Pからドレイン電極６Pへ電力が
出力される。この各単位ＦＥＴから出力される電力が合
成される。
【００２０】ここで、本発明に係る高周波電力用ＦＥＴ
１８は、各単位ＦＥＴのゲート電極２Pがゲートフィー
ド電極１６を中心に放射状になるように配置されてい
る。
１８は、各単位ＦＥＴのゲート電極２Pがゲートフィー
ド電極１６を中心に放射状になるように配置されてい
る。
【００２１】すなわち、ゲートフィード電極１６から各
単位ＦＥＴのゲート電極２Pまでの距離は等しくなって
おり、各単位ＦＥＴのゲート電極２Pに入力する電力の
位相は全く同じになる。このため、入力電力の位相のず
れによる出力電力の位相のずれが生じなくなり、各単位
ＦＥＴの電力が効率よく合成され、ＦＥＴ１８は高出力
を得ることができる。特に、超高周波数信号の場合、従
来のＦＥＴの形状では、電力入力から各単位ＦＥＴのゲ
ート電極２Pまでの距離が必ず異なったため、距離の影
響を大きく受けて位相のずれが生じていたが、本発明に
おいては超高周波数信号でも位相のずれが生じない。
単位ＦＥＴのゲート電極２Pまでの距離は等しくなって
おり、各単位ＦＥＴのゲート電極２Pに入力する電力の
位相は全く同じになる。このため、入力電力の位相のず
れによる出力電力の位相のずれが生じなくなり、各単位
ＦＥＴの電力が効率よく合成され、ＦＥＴ１８は高出力
を得ることができる。特に、超高周波数信号の場合、従
来のＦＥＴの形状では、電力入力から各単位ＦＥＴのゲ
ート電極２Pまでの距離が必ず異なったため、距離の影
響を大きく受けて位相のずれが生じていたが、本発明に
おいては超高周波数信号でも位相のずれが生じない。
【００２２】これと同時に、このＦＥＴ１８は、各単位
ＦＥＴのソース電極４P同士，ドレイン電極６P同士が２
次配線（ＰＡＤ）７４によってほぼ同一の距離で接続さ
れている。以下、図２の断面図も参照して、この接続の
状態を説明する。
ＦＥＴのソース電極４P同士，ドレイン電極６P同士が２
次配線（ＰＡＤ）７４によってほぼ同一の距離で接続さ
れている。以下、図２の断面図も参照して、この接続の
状態を説明する。
【００２３】単位ＦＥＴ１８1と２次配線７４とは、ソ
ース電極４Pにおいて点Ｖ1、ドレイン電極６Pにおいて
点Ｗ1で接続されている。単位ＦＥＴ１８2と２次配線７
４とは、ソース電極４Pにおいて点Ｖ2、ドレイン電極６
Pにおいて点Ｗ2で接続されている。単位ＦＥＴ１８3，
単位ＦＥＴ１８4においても同様に接続されている。
ース電極４Pにおいて点Ｖ1、ドレイン電極６Pにおいて
点Ｗ1で接続されている。単位ＦＥＴ１８2と２次配線７
４とは、ソース電極４Pにおいて点Ｖ2、ドレイン電極６
Pにおいて点Ｗ2で接続されている。単位ＦＥＴ１８3，
単位ＦＥＴ１８4においても同様に接続されている。
【００２４】そして、点Ｖ1と点Ｖ2との距離，点Ｖ2と
点Ｖ3との距離，点Ｖ3と点Ｖ4との距離，点Ｖ4と点Ｖ1
との距離はほぼ等しくなっている。また、点Ｗ1と点Ｗ2
との距離，点Ｗ2と点Ｗ3との距離，点Ｗ3と点Ｗ4との距
離，点Ｗ4と点Ｗ1との距離もほぼ等しくなっている。こ
のように、各単位ＦＥＴのソース電極同士，ドレイン電
極同士を接続する２次配線の距離がほぼ等しくなってい
るので、各単位ＦＥＴの出力の位相がずれることなく電
力合成ができる。
点Ｖ3との距離，点Ｖ3と点Ｖ4との距離，点Ｖ4と点Ｖ1
との距離はほぼ等しくなっている。また、点Ｗ1と点Ｗ2
との距離，点Ｗ2と点Ｗ3との距離，点Ｗ3と点Ｗ4との距
離，点Ｗ4と点Ｗ1との距離もほぼ等しくなっている。こ
のように、各単位ＦＥＴのソース電極同士，ドレイン電
極同士を接続する２次配線の距離がほぼ等しくなってい
るので、各単位ＦＥＴの出力の位相がずれることなく電
力合成ができる。
【００２５】図３〜図５に、このＦＥＴ１８の製造フロ
ーを示す。以下、この製造工程について説明する。
ーを示す。以下、この製造工程について説明する。
【００２６】まず、図３において、ＧａＡｓ基板５上
で、パターンニングされたフォトレジスト５０を塗布し
これをマスクにして（以下、フォトレジスト工程とい
う）、イオン注入によりＮ+領域５２を形成する（図３
ａ）。
で、パターンニングされたフォトレジスト５０を塗布し
これをマスクにして（以下、フォトレジスト工程とい
う）、イオン注入によりＮ+領域５２を形成する（図３
ａ）。
【００２７】その後、フォトレジスト５０を取り除き、
新たなフォトレジスト５８工程を行なって、イオン注入
によりＮ1領域５４を形成する（図３ｂ）。次に同様に
して、ＮＤ領域５６を形成する（図３ｃ）。これによ
り、ゲート領域２のＮＤ層５６、ソース領域４のＮ層５
２，５４、ドレイン領域６のＮ層５２，５４が形成され
る。そして、フォトレジストを取り除き、熱工程により
各領域をアニールする（図３ｄ）。
新たなフォトレジスト５８工程を行なって、イオン注入
によりＮ1領域５４を形成する（図３ｂ）。次に同様に
して、ＮＤ領域５６を形成する（図３ｃ）。これによ
り、ゲート領域２のＮＤ層５６、ソース領域４のＮ層５
２，５４、ドレイン領域６のＮ層５２，５４が形成され
る。そして、フォトレジストを取り除き、熱工程により
各領域をアニールする（図３ｄ）。
【００２８】次に、図４において、フォトレジスト６２
工程を行ない、パターンに基づいてエッチングして、穴
１０２，１０４を形成する（図４ａ）。その後、ＯＨＭ
ＩＣ（材質ＡｕＧｅ／Ｎｉ）６４が基板５上の全面に蒸
着される。そして、フォトレジスト６２を取り除いてリ
フト・オフすると、穴９２，９４に蒸着されたＯＨＭＩ
Ｃ６４が残る。これにより、ソース電極４P，ドレイン
電極６Pにおいて、まずＯＨＭＩＣ６４が形成される
（図４ｂ）。まず、ＯＨＭＩＣ６４を形成させたのは、
電極の抵抗を低くするためである。
工程を行ない、パターンに基づいてエッチングして、穴
１０２，１０４を形成する（図４ａ）。その後、ＯＨＭ
ＩＣ（材質ＡｕＧｅ／Ｎｉ）６４が基板５上の全面に蒸
着される。そして、フォトレジスト６２を取り除いてリ
フト・オフすると、穴９２，９４に蒸着されたＯＨＭＩ
Ｃ６４が残る。これにより、ソース電極４P，ドレイン
電極６Pにおいて、まずＯＨＭＩＣ６４が形成される
（図４ｂ）。まず、ＯＨＭＩＣ６４を形成させたのは、
電極の抵抗を低くするためである。
【００２９】次に、フォトレジスト６６工程を行ない、
パターンに基づいてエッチングして、穴１０６を形成す
る（図４ｃ）。その後、ゲートメタル（材質Ｔｉ／Ｐｔ
／Ａｕ）６８が基板５上の全面に蒸着される。同様にリ
フト・オフすると、穴１０６に蒸着されたゲートメタル
６８が残る。これにより、ゲート電極２Pが形成される
（図４ｄ）。
パターンに基づいてエッチングして、穴１０６を形成す
る（図４ｃ）。その後、ゲートメタル（材質Ｔｉ／Ｐｔ
／Ａｕ）６８が基板５上の全面に蒸着される。同様にリ
フト・オフすると、穴１０６に蒸着されたゲートメタル
６８が残る。これにより、ゲート電極２Pが形成される
（図４ｄ）。
【００３０】次に、図５において、ＳｉＯＮを成長（層
間膜８２）させた後、フォトレジスト７０工程を行な
い、パターンに基づいてエッチングして、穴１０８を形
成する（図５ａ）。その後、ＶＩＡメタル（材質Ｔｉ／
Ｐｔ／Ａｕ）７２が基板５上の全面に蒸着される。同様
にリフト・オフすると、穴１０８に蒸着されたＶＩＡメ
タル７２が残る。これにより、ＯＨＭＩＣ６４の上にＶ
ＩＡメタル７２がのってソース電極４P，ドレイン電極
６Pが形成される（図５ｂ）。
間膜８２）させた後、フォトレジスト７０工程を行な
い、パターンに基づいてエッチングして、穴１０８を形
成する（図５ａ）。その後、ＶＩＡメタル（材質Ｔｉ／
Ｐｔ／Ａｕ）７２が基板５上の全面に蒸着される。同様
にリフト・オフすると、穴１０８に蒸着されたＶＩＡメ
タル７２が残る。これにより、ＯＨＭＩＣ６４の上にＶ
ＩＡメタル７２がのってソース電極４P，ドレイン電極
６Pが形成される（図５ｂ）。
【００３１】次に、ゲート電極２P，ソース電極４P，ド
レイン電極６Pの上に２次配線（ＰＡＤ）７４が蒸着さ
れる（図５ｃ）。このようにして、ＦＥＴ１８の各単位
ＦＥＴが形成される。
レイン電極６Pの上に２次配線（ＰＡＤ）７４が蒸着さ
れる（図５ｃ）。このようにして、ＦＥＴ１８の各単位
ＦＥＴが形成される。
【００３２】なお、この単位ＦＥＴは放射状に配置さ
れ、各ゲート電極２Pの延長線上で各ゲート電極２Pは相
互に接続される。そして、各ゲート電極２Pから同一距
離であって、相互に接続された各ゲート電極２Pの上に
ゲートフィード電極１６が形成される。
れ、各ゲート電極２Pの延長線上で各ゲート電極２Pは相
互に接続される。そして、各ゲート電極２Pから同一距
離であって、相互に接続された各ゲート電極２Pの上に
ゲートフィード電極１６が形成される。
【００３３】なお、この実施例では、２次配線７４を四
角状に配置しているが、配線距離を短くするために円状
に配置してもよい。さらに、誘電率を下げるためにエア
ーブリッジ配線にしてもよい。
角状に配置しているが、配線距離を短くするために円状
に配置してもよい。さらに、誘電率を下げるためにエア
ーブリッジ配線にしてもよい。
【００３４】
【発明の効果】請求項１の高周波用トランジスタ（高周
波電力用ＦＥＴ）は、各単位トランジスタのゲート領域
をゲートフィード電極を中心に放射状に配置した。ま
た、ゲートフィード電極を中心に対向して位置する単位
トランジスタ同志では、両単位トランジスタのソース領
域とドレイン領域との間を流れる電流の方向が一致する
ように、各単位トランジスタのソース領域およびドレイ
ン領域を配置した。従って、各単位トランジスタの電力
が位相差を生じることなく合成されるので、高出力を得
ることができる。これにより、各単位トランジスタ間の
位相差の影響を受けることなく、高出力を得る高周波用
トランジスタを提供することができる。
波電力用ＦＥＴ）は、各単位トランジスタのゲート領域
をゲートフィード電極を中心に放射状に配置した。ま
た、ゲートフィード電極を中心に対向して位置する単位
トランジスタ同志では、両単位トランジスタのソース領
域とドレイン領域との間を流れる電流の方向が一致する
ように、各単位トランジスタのソース領域およびドレイ
ン領域を配置した。従って、各単位トランジスタの電力
が位相差を生じることなく合成されるので、高出力を得
ることができる。これにより、各単位トランジスタ間の
位相差の影響を受けることなく、高出力を得る高周波用
トランジスタを提供することができる。
【図１】この発明の一実施例による高周波電力用ＦＥＴ
（高周波トランジスタ）の平面図を示す。
（高周波トランジスタ）の平面図を示す。
【図２】上記の高周波電力用ＦＥＴの断面図を示す。
【図３】上記の高周波電力用ＦＥＴの製造フローを示す
図である。
図である。
【図４】上記の高周波電力用ＦＥＴの製造フローを示す
図である。
図である。
【図５】上記の高周波電力用ＦＥＴの製造フローを示す
図である。
図である。
【図６】ＦＥＴ（電界効果トランジスタ）の基本構成を
示す図である。
示す図である。
【図７】従来の高周波電力用ＦＥＴの平面図を示す。
２P・・・ゲート電極 ４P・・・ソース電極 ６P・・・ドレイン電極 １６・・・ゲートフィード電極 １８1〜１８4・・・単位ＦＥＴ １８・・・高周波電力用ＦＥＴ ７４・・・２次配線（ＰＡＤ）
フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/337 - 21/338 H01L 27/095 - 27/098 H01L 29/775 - 29/778 H01L 29/80 - 29/812
Claims (1)
- 【請求項１】ゲート領域、ソース領域、ドレイン領域を
有する単位トランジスタ、 各単位トランジスタのゲート領域を電気的に接続するゲ
ートフィード電極、 を備えた高周波用トランジスタにおいて、 各単位トランジスタのゲート領域をゲートフィード電極
を中心に放射状に配置し、 ゲートフィード電極を中心に対向して位置する単位トラ
ンジスタ同志では、両単位トランジスタのソース領域と
ドレイン領域との間を流れる電流の方向が一致するよう
に、各単位トランジスタのソース領域およびドレイン領
域を配置した、 ことを特徴とする高周波用トランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29586092A JP2878049B2 (ja) | 1992-11-05 | 1992-11-05 | 高周波用トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29586092A JP2878049B2 (ja) | 1992-11-05 | 1992-11-05 | 高周波用トランジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06151470A JPH06151470A (ja) | 1994-05-31 |
| JP2878049B2 true JP2878049B2 (ja) | 1999-04-05 |
Family
ID=17826130
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29586092A Expired - Fee Related JP2878049B2 (ja) | 1992-11-05 | 1992-11-05 | 高周波用トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2878049B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4679041B2 (ja) * | 2003-06-20 | 2011-04-27 | 株式会社東芝 | 高周波増幅装置 |
-
1992
- 1992-11-05 JP JP29586092A patent/JP2878049B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06151470A (ja) | 1994-05-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0897375A (ja) | マイクロ波集積回路装置及びその製造方法 | |
| US4107720A (en) | Overlay metallization multi-channel high frequency field effect transistor | |
| Xu et al. | A 3-10-GHz GaN-based flip-chip integrated broad-band power amplifier | |
| US4996582A (en) | Field effect transistor for microstrip mounting and microstrip-mounted transistor assembly | |
| US4016643A (en) | Overlay metallization field effect transistor | |
| JPH04103138A (ja) | 半導体集積回路 | |
| JP2878049B2 (ja) | 高周波用トランジスタ | |
| JPH0661058A (ja) | 半導体集積回路装置 | |
| US4251784A (en) | Apparatus for parallel combining an odd number of semiconductor devices | |
| JPH01158801A (ja) | マイクロストリップライン | |
| JPS6228788Y2 (ja) | ||
| JP3448833B2 (ja) | 伝送線路及び半導体装置 | |
| JPS5892277A (ja) | 電界効果トランジスタの製造方法 | |
| JPS5915083Y2 (ja) | ＧａＡｓシヨツトキ−バリアゲ−ト電界効果トランジスタ電力増幅装置 | |
| US4786881A (en) | Amplifier with integrated feedback network | |
| JPS6349922B2 (ja) | ||
| JPH10200312A (ja) | マイクロ波集積回路 | |
| JPS6056306B2 (ja) | マイクロ波ｉｃ装置とその製造方法 | |
| JP3631428B2 (ja) | フリップチップ実装構造を持つ半導体装置 | |
| JPH0249733Y2 (ja) | ||
| JPS60106202A (ja) | モノリシツクマイクロ波集積回路 | |
| JP2746240B2 (ja) | 半導体装置及びその製造方法 | |
| JP3033704B2 (ja) | マイクロ波回路 | |
| JPH06140438A (ja) | 高周波用トランジスタ | |
| JP2869902B2 (ja) | 半波長側結合フィルタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 10 Free format text: PAYMENT UNTIL: 20090122 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 10 Free format text: PAYMENT UNTIL: 20090122 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 11 Free format text: PAYMENT UNTIL: 20100122 |
|
| LAPS | Cancellation because of no payment of annual fees |